JP2002272135A

JP2002272135A - 共振型インバータ装置

Info

Publication number: JP2002272135A
Application number: JP2001068396A
Authority: JP
Inventors: Manabu Soda; 学左右田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-03-12
Filing date: 2001-03-12
Publication date: 2002-09-20

Abstract

(57)【要約】【課題】インバータ回路を構成するスイッチング素子
に電流が流れている間にこのスイッチング素子がオフ状
態になって電流を遮断したとしても、スイッチング素子
の破壊を未然に防止することのできる共振型インバータ
装置を提供する。【解決手段】第１のスイッチング素子及び第２のスイ
ッチング素子の直列接続回路と、第３のスイッチング素
子及び第４のスイッチング素子の直列接続回路とが直流
電源に並列接続され、各直列接続回路のスイッチの相互
接続点間に、コンデンサを介して、トランスの一次巻線
が接続され、その二次巻線に整流回路が接続されものを
対象として、各スイッチング素子に、それぞれのターン
オフ時に発生する過電圧を抑制するスナバ回路を接続し
たことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、排ガス中
の有害物質を、パルスコロナ放電を用いて分解処理する
排ガス処理装置や、各種加工に用いるパルスレーザ装置
等のパルスパワー装置に組み込まれる、キャパシタ充電
電源用の共振型インバータ装置に関する。

【０００２】

【従来の技術】近年、排ガス中のダイオキシン等の有害
物質をパルスコロナ放電を用いて分解処理する排ガス処
理装置、物質の超精密加工に用いるパルスレーザ装置、
加速器等のパルスパワー応用装置に対する需要が高まっ
てきている。この種のパルスパワー装置を駆動するに
は、キャパシタにエネルギーを供給する高効率の充電電
源が必要である。この高効率の充電電源を実現するため
に、従来は、直流電源、インバータ回路、共振コンデン
サ、トランス及び整流回路からなる共振型インバータ装
置が用いられていた。

【０００３】以下、図７を用いて従来の共振型インバー
タ装置の概要を説明する。この装置は、直流電源１の正
極と負極との間に、ＩＧＢＴでなるスイッチング素子２
ａ及び２ｂの直列接続回路と、スイッチング素子２ｃ及
び２ｄの直列接続回路とが並列に接続され、これらのス
イッチング素子２ａ〜２ｄにそれぞれ還流用のダイオー
ド３ａ〜３ｄが逆並列接続され、これらがインバータ回
路を構成している。このインバータ回路を構成するスイ
ッチング素子２ａ及び２ｂの相互接続点とスイッチング
素子２ｃ及び２ｄの相互接続点との間に、共振用コンデ
ンサＣＲを介して、トランスＴＲの一次巻線が接続され
ている。このトランスＴＲの二次巻線には、例えば、全
波整流を行う整流回路ＲＥＣの交流入力端子ＲＥＣＩＮ
１及びＲＥＣＩＮ２が接続されている。そして、この整
流回路ＲＥＣの直流出力端子ＲＥＣＰ及びＲＥＣＮ間に
負荷キャパシタＣ１が接続されている。なお、直流電源
１からインバータ回路までの正極側のインダクタンスを
Ｌ１，負極側のインダクタンスをＬ２とする。そして、
トランスＴＲは漏れインダクタンスＬＲを有しているも
のとする。

【０００４】次に、この共振型インバータ装置の動作を
説明する。スイッチング素子２ａ及びスイッチング素子
２ｄをオン状態にすると、共振用コンデンサＣＲ、漏れ
インダクタンスＬＲ及び回路のインダクタンスＬ１，Ｌ
２とで決定される共振条件によって共振電流が直流電源
１の正極→インダクタンスＬ１→スイッチング素子２ａ
→共振用コンデンサＣＲ→トランスＴＲ→交流入力端子
ＲＥＣＩＮ１→直流出力端子ＲＥＣＰ→負荷キャパシタ
Ｃ１→直流出力端子ＲＥＣＮ→交流入力端子ＲＥＣＩＮ
２→スイッチング素子２ｄ→インダクタンスＬ２→直流
電源１の負極の経路で流れ、逆向きの共振電流が直流電
源１の負極→インダクタンスＬ２→ダイオード３ｄ→ト
ランスＴＲ→交流入力端子ＲＥＣＩＮ２→直流出力端子
ＲＥＣＰ→負荷キャパシタＣ１→直流出力端子ＲＥＣＮ
→交流入力端子ＲＥＣＩＮ１→トランスＴＲ→共振用コ
ンデンサＣＲ→ダイオード３ａ→インダクタンスＬ１→
直流電源１の正極の経路で流れて負荷キャパシタＣ１を
充電する。

【０００５】続いて、スイッチング素子２ｂ及びスイッ
チング素子２ｃをオン状態にすると、共振電流が直流電
源１の正極→インダクタンスＬ１→スイッチング素子２
ｃ→トランスＴＲ→交流入力端子ＲＥＣＩＮ２→直流出
力端子ＲＥＣＰ→負荷キャパシタＣ１→直流出力端子Ｒ
ＥＣＮ→交流入力端子ＲＥＣＩＮ１→トランスＴＲ→共
振用コンデンサＣＲ→スイッチング素子２ｂ→インダク
タンスＬ２→直流電源１の負極の経路で流れ、逆向きの
共振電流が直流電源１の負極→インダクタンスＬ２→ダ
イオード３ｂ→共振用コンデンサＣＲ→トランスＴＲ→
交流入力端子ＲＥＣＩＮ１→直流出力端子ＲＥＣＰ→負
荷キャパシタＣ１→直流出力端子ＲＥＣＮ→交流入力端
子ＲＥＣＩＮ２→トランスＴＲ→ダイオード３ｃ→イン
ダクタンスＬ１→直流電源１の正極の経路で流れて負荷
キャパシタＣ１を充電する。

【０００６】上述した逆向きの電流が流れている間に、
スイッチング素子２ａ及び２ｄや、スイッチング素子２
ｂ及び２ｃをオフ状態にするため、ターンオフ時の過電
圧は発生しない。このため、この共振型インバータ装置
では、電流遮断時に発生する過電圧を抑制する回路、す
なわち、スナバ回路は用いられていない。

【０００７】

【発明が解決しようとする課題】しかるに、上述したよ
うなスナバ回路を持たない従来の共振型インバータ装置
は、誤動作や共振条件の温度変化などの予期せぬ事態に
よってゲートオン時間が短くなり、例えば、スイッチン
グ素子２ａからスイッチング素子２ｄに電流が流れてい
る間にスイッチング素子がオフ状態になってしまうとい
う不正動作が発生することがある。この時、電流が遮断
されることによってスイッチング素子の両端に過電圧が
発生し、場合によってはスイッチング素子が破壊され、
装置の信頼性が著しく損なわれるという問題があった。

【０００８】本発明は上記の課題を解決するためになさ
れたもので、第１の目的はインバータ回路を構成するス
イッチング素子に電流が流れている間にこのスイッチン
グ素子がオフ状態になって電流を遮断したとしても、ス
イッチング素子の破壊を未然に防止することのできる共
振型インバータ装置を提供するにある。

【０００９】本発明の第２の目的は、過電圧を抑制する
ための回路自体で発生する電力損失を低減し高効率の共
振型インバータ装置を提供するにある。

【００１０】

【課題を解決するための手段】請求項１に係る発明は、
直流電源と、第１のスイッチング素子を正極側、第２の
スイッチング素子を負極側とするスイッチ直列接続回路
と第３のスイッチング素子を正極側、第４のスイッチン
グ素子を負極側とするスイッチ直列接続回路とが並列接
続され、各スイッチ直列接続回路の正極側端子が直流電
源の正極に接続され、各スイッチ直列接続回路の負極側
端子が直流電源の負極に接続され、第１乃至第４の各ス
イッチング素子にそれぞれ還流用ダイオードが逆並列接
続されたインバータ回路と、第１及び第２のスイッチン
グ素子の相互接続点と第３及び第４のスイッチング素子
の相互接続点との間に、コンデンサを介して、一次巻線
が接続されたトランスと、トランスの二次巻線に接続さ
れた整流回路とを備える共振型インバータ装置におい
て、第１乃至第４の各スイッチング素子に、それぞれの
ターンオフ時に発生する過電圧を抑制するスナバ回路を
接続したことを特徴とする。

【００１１】請求項２に係る発明は、請求項１に記載の
共振型インバータ装置において、スナバ回路は、一端が
スイッチング素子の一端に接続されたコンデンサと、一
端がそれぞれコンデンサの他端に接続され、他端がそれ
ぞれスイッチング素子の他端に接続されたダイオード及
び抵抗とでなり、ダイオードはスイッチング素子と同じ
方向に電流を流す極性で接続された、ことを特徴とす
る。

【００１２】請求項３に係る発明は、請求項２に記載の
共振型インバータ装置において、スナバ回路を構成する
コンデンサの放電時の時定数をスイッチング素子のオン
期間よりも短くした、ことを特徴とする。

【００１３】請求項４に係る発明は、請求項２に記載の
共振型インバータ装置において、スナバ回路を構成する
各コンデンサの両端電圧を検出する電圧検出手段と、こ
の電圧検出手段の検出電圧が所定値を超えたとき、所定
の休止期間だけインバータ動作を停止させる運転休止手
段を備え、スナバ回路を構成するコンデンサの放電時の
時定数をスイッチング素子のオン期間よりも長くし、か
つ、休止期間を時定数よりも長くした、ことを特徴とす
る。

【００１４】請求項５に係る発明は、請求項１に記載の
共振型インバータ装置において、第１及び第３のスイッ
チング素子にそれぞれ接続されるスナバ回路は、一端が
スイッチング素子の正極側に接続された第１のコンデン
サと、アノードが第１のコンデンサの他端に接続され、
カソードがスイッチング素子の負極側に接続された第１
のダイオードと、第１のコンデンサ及び第１のダイオー
ドの相互接続点と直流電源の負極との間に接続された第
１の抵抗とでなり、第２及び第４のスイッチング素子に
それぞれ接続されるスナバ回路は、アノードがスイッチ
ング素子の正極側に接続された第２のダイオードと、一
端が第２のダイオードのカソードに接続され、他端がス
イッチング素子の負極側に接続された第２のコンデンサ
と、第２のダイオード及び第２のコンデンサの相互接続
点と直流電源の正極との間に接続された第２の抵抗とで
なる、ことを特徴とする。

【００１５】請求項６に係る発明は、請求項５に記載の
共振型インバータ装置において、スナバ回路を構成する
各コンデンサの両端電圧を検出する電圧検出手段と、こ
の電圧検出手段の検出電圧が所定値を超えたとき、所定
の休止期間だけインバータ動作を停止させる運転休止手
段を備え、スナバ回路を構成するコンデンサの放電時の
時定数をスイッチング素子のオン期間よりも長くし、か
つ、休止期間を時定数よりも長くした、ことを特徴とす
る。

【００１６】請求項７に係る発明は、請求項５に記載の
共振型インバータ装置において、第１及び第３のスイッ
チング素子にそれぞれ接続されるスナバ回路は、直流電
源の負極方向に電流を流す極性で第１の抵抗に直列接続
された第３のダイオードと、第１の抵抗及び第３のダイ
オードの直列接続回路に対して逆並列接続された第４の
ダイオードとを備え、第２及び第４のスイッチング素子
にそれぞれ接続されるスナバ回路は、直流電源の正極方
向に電流を流す極性で第２の抵抗に直列接続された第５
のダイオードと、第２の抵抗及び第５のダイオードの直
列接続回路に対して逆並列接続された第６のダイオード
とを備えた、ことを特徴とする。

【００１７】

【発明の実施の形態】以下、本発明を図面に示す好適な
実施形態に基づいて詳細に説明する。図１は本発明に係
る共振型インバータ装置の第１の実施形態の構成を示す
回路図である。図中、従来装置を示す図７と同一の要素
には同一の符号を付してその説明を省略する。この実施
形態は一端がスイッチング素子２ａの正極側に接続され
たコンデンサ４ａと、このコンデンサ４ａの他端にアノ
ードが接続され、スイッチング素子２ａの負極側にカソ
ードが接続されたダイオード５ａと、このダイオード５
ａに並列接続された抵抗６ａとによって、スイッチング
素子２ａの過電圧を抑制するスナバ回路を構成してい
る。

【００１８】また、アノードがスイッチング素子２ｂの
正極側に接続されたダイオード５ｂと、ダイオード５ｂ
のカソードに一端が接続され、他端がスイッチング素子
２ｂの負極側に接続されたコンデンサ４ｂと、ダイオー
ド５ｂに並列接続された抵抗６ｂとによって、スイッチ
ング素子２ｂの過電圧を抑制するスナバ回路を構成して
いる。

【００１９】さらに、一端がスイッチング素子２ｃの正
極側に接続されたコンデンサ４ｃと、このコンデンサ４
ｃの他端にアノードが接続され、スイッチング素子２ｃ
の負極側にカソードが接続されたダイオード５ｃと、こ
のダイオード５ｃに並列接続された抵抗６ｃとによっ
て、スイッチング素子２ｃの過電圧を抑制するスナバ回
路を構成している。

【００２０】また、アノードがスイッチング素子２ｄの
正極側に接続されたダイオード５ｄと、ダイオード５ｄ
のカソードに一端が接続され、他端がスイッチング素子
２ｄの負極側に接続されたコンデンサ４ｄと、ダイオー
ド５ｄに並列接続された抵抗６ｄとによって、スイッチ
ング素子２ｄの過電圧を抑制するスナバ回路を構成して
いる。

【００２１】以下コンデンサ４ａ〜４ｄをスナバコンデ
ンサ、ダイオード５ａ〜５ｄをスナバダイオードと称す
ることとする。また、スイッチング素子２ａ〜２ｄとし
てＩＧＢＴやトランジスタを用いることができるが、こ
の実施形態ではＩＧＢＴを用いるものとして説明する。

【００２２】上記のように構成された第１の実施形態の
動作を、特に、従来装置と構成を異にする部分を中心に
して以下に説明する。スイッチング素子２ａ〜２ｄに対
応してそれぞれ設けられる各スナバ回路は、実質的に同
一に構成されている。従って、このうちの一つについて
説明すれば、他も同様にして説明できるので、スイッチ
ング素子２ａに対応して設けられるスナバ回路について
のみ説明することとする。

【００２３】スイッチング素子２ａ及びスイッチング素
子２ｄを介して共振電流が流れている状態で、スイッチ
ング素子２ａをオフ状態にすると、その両端に過電圧が
発生する。この過電圧はスナバコンデンサ４ａとスナバ
ダイオード５ａとの直列接続回路に印加され、スナバコ
ンデンサ４ａを充電する。ここで、共振電流の最大値で
スイッチング素子２ａがオフ状態になった時に、スイッ
チング素子２ａの両端に発生する電圧がスイッチング素
子２ａの許容電圧以下となるように、スナバコンデンサ
４ａのキャパシタンスを選定する。そして、スイッチン
グ素子２ａをオフ状態する期間にスナバコンデンサ４ａ
に充電された電荷を、抵抗６ａを介して完全に放電させ
れば、スイッチング素子２ａの破壊を防ぐことができ
る。そこで、この実施形態では、スナバコンデンサ４ａ
のキャパシタンスをＣｓ、抵抗６ａの抵抗値をＲｓと
し、これらの積として求められる時定数をτｓとし、ス
イッチング素子２ａをオン状態にする時間をＴ_ＯＮとし
たとき、これらの間にτｓ＜Ｔ _ＯＮの関係が成立するよ
うなスナバコンデンサ４ａと抵抗６ａとが用いられてい
る。なお、他のスイッチング素子２ｂ，２ｃ，２ｄに対
応して設けられるスナバ回路に置いても、スイッチング
素子２ａに対応して設けられるスナバ回路と同様な関係
が成り立つようにスナバコンデンサ４ｂ，４ｃ，４ｄ及
び抵抗６ｂ，６ｃ，６ｄが用いられている。

【００２４】かくして、図１に示した第１の実施形態に
よれば、スイッチング素子２ａ〜２ｄのいずれにおいて
も、それぞれ最大電流が流れている状態でオフ状態にな
ったとしても、その両端に発生する電圧を許容電圧以下
に抑えることができ、これによってスイッチング素子の
破壊を未然に防止することが可能になると同時に、装置
の信頼性を向上させることができる。

【００２５】なお、図１に示した第１の実施形態では、
スイッチング素子２ａ及び２ｃの正極側にスナバコンデ
ンサ４ａ及び４ｃを配置し、スイッチング素子２ｂ及び
２ｄの負極側にスナバコンデンサ４ｂ及び４ｄを配置し
ているが、スナバダイオード及び抵抗の並列接続回路と
直列接続されておれば、スナバコンデンサ４ａ〜４ｄは
スイッチング素子２ａ〜２ｄから見て正極側及び負極側
にいずれに配置しても、上述したと同様な動作をするこ
とは明らかである。

【００２６】図２は本発明に係る共振型インバータ装置
の第２の実施形態の構成を示す回路図である。図中、第
１の実施形態を示す図１と同一の要素には同一の符号を
付してその説明を省略する。この実施形態は、スイッチ
ング素子２ａに対応して設けられるスナバ回路中、スナ
バコンデンサ４ａとスナバダイオード５ａの相互接続点
に一端が接続された抵抗６ａ′の他端を直流電源１の負
極に接続し、同様に、スイッチング素子２ｃに対応して
設けられるスナバ回路中、スナバコンデンサ４ｃとスナ
バダイオード５ｃの相互接続点に一端が接続された抵抗
６ｃ′の他端を直流電源１の負極に接続した点と、スイ
ッチング素子２ｂに対応して設けられるスナバ回路中、
スナバコンデンサ４ｂとスナバダイオード５ｂの相互接
続点に一端が接続された抵抗６ｂ′の他端を直流電源１
の正極に接続し、同様に、スイッチング素子２ｄに対応
して設けられるスナバ回路中、スナバコンデンサ４ｄと
スナバダイオード５ｄの相互接続点に一端が接続された
抵抗６ｄ′の他端を直流電源１の正極に接続した点が図
１と構成上異なっている。なお、ここに示したスナバ回
路はクランプ型スナバ回路と称され、以下、抵抗６ａ′
〜６ｄ′をクランプ抵抗と称することとする。

【００２７】この第２の実施形態においても、スイッチ
ング素子２ａ〜２ｄにそれぞれ対応して設けられるスナ
バコンデンサ４ａ，４ｂ，４ｃ，４ｄとクランプ抵抗６
ａ′，６ｂ′，６ｃ′，６ｄ′との間にτｓ＜Ｔ_ＯＮの
関係が成立するものを用いることにより、スイッチング
素子２ａ〜２ｄの両端に発生する電圧を許容電圧以下に
抑えることができ、これによってスイッチング素子の破
壊を未然に防止することが可能になると同時に、装置の
信頼性を向上させることができる。

【００２８】なお、図１に示した第１の実施形態では、
例えば、スイッチング素子２ａのオン、オフに応じてス
ナバコンデンサ４ａの充、放電が繰り返されるため、そ
の度毎に抵抗６ａに放電電流が流れるのに対して、この
実施形態は、スナバコンデンサ４ａの両端電圧が直流電
源１の電圧を超過した場合に、その超過期間だけしか電
流は流れないので、スナバ回路自体で発生する電力損失
を低減して高効率の共振型インバータ装置とすることが
できる。

【００２９】ところで、第１の実施形態で説明したとお
り、直流電源１の正極からスイッチング素子２ａ及び２
ｃまでの配線にインダクタンスＬ１が存在し、直流電源
１の負極からスイッチング素子２ｂ及び２ｄまでの配線
にインダクタンスＬ２が存在する。スイッチング素子２
ａ〜２ｄをオン状態にしたことによって共振電流が流れ
ると、インダクタンスＬ１やＬ２の両端に電圧が誘起さ
れ、スナバコンデンサ４ａ〜４ｄの両端電圧も変動す
る。このとき、抵抗６ａ〜６ｄに電流が流れてジュール
熱による電力損失が発生する。クランプ抵抗６ａ〜６ｄ
の抵抗値と電力損失とは図３の特性曲線Ａに示すように
抵抗値が大きくなるほど電力損失は減少する。

【００３０】前述した第１の実施形態はτｓ＜Ｔ_ＯＮの
関係を満たすべく抵抗６ａ〜６ｄとして値の小さいもの
を用いることを余儀なくされた。しかるに、電力損失を
低減するためにクランプ抵抗６ａ〜６ｄの値を大きくす
るとτｓ＞Ｔ_ＯＮの関係になり、スイッチング素子２ａ
〜２ｄの両端電圧の増大に対応してスナバコンデンサ４
ａ〜４ｄの両端電圧も増大する。このとき、スナバコン
デンサ４ａ〜４ｄの両端電圧を検出し、この電圧がスイ
ッチング素子２ａ〜２ｄの許容電圧以下に設定された基
準電圧を超えたとき、インバータ回路の動作を時定数τ
ｓよりも長い時間休止させればスイッチング素子２ａ〜
２ｄの破壊を防止することができる。このインバータ回
路の動作を停止させる期間を明細書では休止期間Ｔ_Ｒと
称する。

【００３１】図４はこの考えに基づいてなされた第３の
実施形態の構成を示す回路図であり、図中、第１の実施
形態を示す図１と同一の要素には同一の符号を付してそ
の説明を省略する。ここでは、スイッチング素子２ａの
両端に、スナバコンデンサ４ａとスナバダイオード５ａ
の直列接続回路が接続され、このうち、スナバダイオー
ド５ａに抵抗６ａが並列接続されたスナバ回路を備えて
いる。これ以外のスイッチング素子２ｂ〜２ｄにおいて
もこれと同様な構成のスナバ回路が接続されている。

【００３２】そして、スナバコンデンサ４ａのキャパシ
タンスをＣｓ、抵抗６ａの抵抗値をＲｓ、これらの積と
して求められる時定数をτｓとし、スイッチング素子２
ａをオン状態にする時間をＴ_ＯＮとしたとき、これらの
間にτｓ>>Ｔ_ＯＮの関係が成立するような抵抗値の大き
い抵抗６ａを用いた点が図１の実施形態と構成を異にし
ている。また、この相違に応じて、スナバコンデンサ４
ａ〜４ｄの両端電圧を検出する電圧検出回路７ａ〜７ｄ
を設け、その検出値をインバータ制御回路８に加える構
成になっている。

【００３３】ここで、インバータ回路の動作期間中に、
スイッチング素子２ａ〜２ｄのいずれか、例えば、スイ
ッチング素子２ａがオフ状態になったとき、対応するス
ナバコンデンサ４ａの両端電圧が電圧検出回路７ａによ
って検出され、その検出値がインバータ制御回路８に加
えられる。インバータ制御回路８はスナバコンデンサ４
ａの両端電圧がスイッチング素子２ａの許容電圧以下に
設定された基準値以上になったときインバータ装置の動
作を期間Ｔ_Ｒだけ休止させる運転休止手段を備えてい
る。なお、休止期間Ｔ_Ｒはτｓ＜Ｔ_Ｒのように設定され
る。また、インバータ制御回路８はスイッチング素子２
ｂ〜２ｄに対応して設けられた電圧検出回路７ｂ〜７ｄ
の検出値がこれに加えられたときも同様な動作を行う。
なお、τｓ>>Ｔ_ＯＮの関係が成立するように抵抗６ａ〜
６ｄの抵抗値を選定するに当たり、スイッチング素子２
ａ〜２ｄの保護の観点から、インバータ回路の動作期間
中、共振電流の最大値で全てのスイッチング素子２ａ〜
２ｄがオフ状態になった時も、スイッチング素子の両端
電圧がその許容電圧以内になるようにすることが望まし
い。

【００３４】かくして、第３の実施形態によれば、スイ
ッチング素子に電流が流れている間にこのスイッチング
素子がオフ状態になって電流を遮断したとしても、過電
圧の発生が抑制されてスイッチング素子の破壊を未然に
防止することができ、さらに、過電圧を抑制するための
回路自体で発生する電力損失を低減してインバータ装置
の効率を高めることができる。

【００３５】図５は本発明に係る共振型インバータ装置
の第４の実施形態の構成を示す回路図である。図中、第
２の実施形態を示す図２又は第３の実施形態を示す図４
と同一の要素には同一の符号を付してその説明を省略す
る。この実施形態は、図２に示す共振型インバータ装置
に、図４に示す第３の実施形態で説明した過電圧検出及
びインバータ動作の運転休止手段を適用したものであ
る。そこで、図２に示した実施形態に対して、スナバコ
ンデンサ４ａ〜４ｄの両端電圧を検出する電圧検出回路
７ａ〜７ｄを設け、その検出値をインバータ制御回路８
に加えるように構成した点が異なっている。

【００３６】この第４の実施形態においても、スイッチ
ング素子２ａ〜２ｄに対応して設けられた電圧検出回路
７ａ〜７ｄの検出値がインバータ制御回路８に加えら
れ、インバータ制御回路８はスナバコンデンサの両端電
圧がスイッチング素子の許容電圧以下に設定された基準
値以上になったときインバータ装置の動作を期間Ｔ_Ｒだ
け休止させる。

【００３７】かくして、第４の実施形態においても、ス
イッチング素子に電流が流れている間にこのスイッチン
グ素子がオフ状態になって電流を遮断したとしても、過
電圧の発生が抑制されてスイッチング素子の破壊を未然
に防止することができ、さらに、過電圧を抑制するため
の回路自体で発生する電力損失を低減してインバータ装
置の効率を高めることができる。

【００３８】図６は本発明に係る第５の実施形態の構成
を示す回路図であり、図中、図２と同一の要素には同一
の符号を付してその説明を省略する。この実施形態は、
スイッチング素子２ａに対応して設けられるスナバ回路
中、スナバコンデンサ４ａとスナバダイオード５ａとの
相互接続点に一端が接続されたクランプ抵抗６ａ′の他
端にアノードが接続され、そのカソードが直流電源１の
負極側に接続されたダイオード９ａと、直流電源１の負
極側にアノードが接続され、カソードがスナバコンデン
サ４ａとスナバダイオード５ａとの相互接続点に接続さ
れたダイオード１０ａとが付加され、同様に、スイッチ
ング素子２ｃに対応して設けられるスナバ回路中、スナ
バコンデンサ４ｃとスナバダイオード５ｃとの相互接続
点に一端が接続されたクランプ抵抗６ｃ′の他端にアノ
ードが接続され、そのカソードが直流電源１の負極側に
接続されたダイオード９ｃと、直流電源１の負極側にア
ノードが接続され、カソードがスナバコンデンサ４ｃと
スナバダイオード５ｃとの相互接続点に接続されたダイ
オード１０ｃとが付加されている。

【００３９】また、スイッチング素子２ｂに対応して設
けられるスナバ回路中、スナバコンデンサ４ｂとスナバ
ダイオード５ｂとの相互接続点に一端が接続されたクラ
ンプ抵抗６ｂ′の他端にアノードが接続され、そのカソ
ードが直流電源１の正極側に接続されたダイオード９ｂ
と、直流電源１の正極側にアノードが接続され、カソー
ドがスナバコンデンサ４ｂとスナバダイオード５ｂとの
相互接続点に接続されたダイオード１０ｂとが付加さ
れ、同様に、スイッチング素子２ｄに対応して設けられ
るスナバ回路中、スナバコンデンサ４ｄとスナバダイオ
ード５ｄとの相互接続点に一端が接続されたクランプ抵
抗６ｄ′の他端にアノードが接続され、そのカソードが
直流電源１の正極側に接続されたダイオード９ｄと、直
流電源１の正極側にアノードが接続され、カソードがス
ナバコンデンサ４ｄとスナバダイオード５ｄとの相互接
続点に接続されたダイオード１０ｄとが付加されてい
る。

【００４０】上記のように構成された第５の実施形態の
動作について説明する。スイッチング素子２ａに対応し
て設けられるスナバ回路において、定常時スナバコンデ
ンサ４ａが充電されてその両端電圧は上昇する。このと
き、スナバコンデンサ４ａの充電電流はクランプ抵抗６
ａ′及びダイオード９ａの直列接続回路を通して流れ
る。このとき、クランプ抵抗６ａ′の抵抗値を大きくす
ることによって、このクランプ抵抗６ａ′に流れる電流
を抑制することができる。一方、スナバコンデンサ４ａ
の放電時には、クランプ抵抗６ａ′に電流が流れること
をダイオード９ａによって阻止し、ダイオード１０ａを
通して放電電流が流れる。これによって、充電時にクラ
ンプ抵抗６ａに流れる電流を低減し、放電時におけるク
ランプ抵抗６ａ′に電流が流れることを阻止することが
できる。これと同様な動作が、スイッチング素子２ｂに
対応して設けられるスナバ回路においては、クランプ抵
抗６ｂ′、ダイオード９ｂ及びダイオード１０ｂによっ
て行われる。さらに、これと同様な動作が、スイッチン
グ素子２ｃに対応して設けられるスナバ回路において
は、クランプ抵抗６ｃ′、ダイオード９ｃ及びダイオー
ド１０ｃによって行われ、スイッチング素子２ｄに対応
して設けられるスナバ回路においては、クランプ抵抗６
ｄ′、ダイオード９ｄ及びダイオード１０ｄによって行
われる。

【００４１】かくして、図６に示した第５の実施形態に
よれば、スイッチング素子に電流が流れている間にこの
スイッチング素子がオフ状態になって電流を遮断したと
しても、過電圧の発生が抑制されてスイッチング素子の
破壊を未然に防止することができ、さらに、過電圧を抑
制するための回路自体で発生する電力損失を低減してイ
ンバータ装置の効率を高めることができる。

【００４２】

【発明の効果】以上の説明によって明らかなように、本
発明によれば、インバータ回路を構成するスイッチング
素子に電流が流れている間にこのスイッチング素子がオ
フ状態になって電流を遮断したとしても、スイッチング
素子の破壊を未然に防止することのできる共振型インバ
ータ装置を提供することができる。

【００４３】また、過電圧を抑制するための回路自体で
発生する電力損失を低減し高効率の共振型インバータ装
置を提供することができる。

【図面の簡単な説明】

【図１】本発明に係る共振型インバータ装置の第１の実
施形態の構成を示す回路図。

【図２】本発明に係る共振型インバータ装置の第２の実
施形態の構成を示す回路図。

【図３】本発明の実施形態を構成するスナバ回路の抵抗
値と損失電力との関係を示す線図。

【図４】本発明に係る共振型インバータ装置の第３の実
施形態の構成を示す回路図。

【図５】本発明に係る共振型インバータ装置の第４の実
施形態の構成を示す回路図。

【図６】本発明に係る共振型インバータ装置の第５の実
施形態の構成を示す回路図。

【図７】従来の共振型インバータ装置の構成を示す回路
図。

【符号の説明】

１直流電源２ａ〜２ｄスイッチング素子３ａ〜３ｄダイオード４ａ〜４ｄコンデンサ５ａ〜５ｄ，９ａ〜９ｄ，１０ａ〜１０ｄダイオード６ａ〜６ｄ，６ａ′〜６ｄ′ 抵抗７ａ〜７ｄ電圧検出回路８インバータ制御回路Ｌ１，Ｌ２インダクタンスＣＲ共振用コンデンサＴＲトランスＲＥＣ整流回路Ｃ１負荷キャパシタ

Claims

【特許請求の範囲】

【請求項１】直流電源と、第１のスイッチング素子を正
極側、第２のスイッチング素子を負極側とするスイッチ
直列接続回路と第３のスイッチング素子を正極側、第４
のスイッチング素子を負極側とするスイッチ直列接続回
路とが並列接続され、前記各スイッチ直列接続回路の正
極側端子が前記直流電源の正極に接続され、前記各スイ
ッチ直列接続回路の負極側端子が前記直流電源の負極に
接続され、前記第１乃至第４の各スイッチング素子にそ
れぞれ還流用ダイオードが逆並列接続されたインバータ
回路と、前記第１及び第２のスイッチング素子の相互接
続点と前記第３及び第４のスイッチング素子の相互接続
点との間に、コンデンサを介して、一次巻線が接続され
たトランスと、前記トランスの二次巻線に接続された整
流回路とを備える共振型インバータ装置において、前記第１乃至第４の各スイッチング素子に、それぞれの
ターンオフ時に発生する過電圧を抑制するスナバ回路を
接続したことを特徴とする共振型インバータ装置。
【請求項２】前記スナバ回路は、一端が前記スイッチン
グ素子の一端に接続されたコンデンサと、一端がそれぞ
れ前記コンデンサの他端に接続され、他端がそれぞれ前
記スイッチング素子の他端に接続されたダイオード及び
抵抗とでなり、前記ダイオードは前記スイッチング素子
と同じ方向に電流を流す極性で接続された、ことを特徴とする請求項１に記載の共振型インバータ装
置。
【請求項３】前記スナバ回路を構成するコンデンサの放
電時の時定数を前記スイッチング素子のオン期間よりも
短くした、ことを特徴とする請求項２に記載の共振型インバータ装
置。
【請求項４】前記スナバ回路を構成する各コンデンサの
両端電圧を検出する電圧検出手段と、この電圧検出手段
の検出電圧が所定値を超えたとき、所定の休止期間だけ
インバータ動作を停止させる運転休止手段を備え、前記
スナバ回路を構成する前記コンデンサの放電時の時定数
を前記スイッチング素子のオン期間よりも長くし、か
つ、前記休止期間を前記時定数よりも長くした、ことを特徴とする請求項２に記載の共振型インバータ装
置。
【請求項５】前記第１及び第３のスイッチング素子にそ
れぞれ接続される前記スナバ回路は、一端が前記スイッ
チング素子の正極側に接続された第１のコンデンサと、
アノードが前記第１のコンデンサの他端に接続され、カ
ソードが前記スイッチング素子の負極側に接続された第
１のダイオードと、前記第１のコンデンサ及び第１のダ
イオードの相互接続点と前記直流電源の負極との間に接
続された第１の抵抗とでなり、前記第２及び第４のスイッチング素子にそれぞれ接続さ
れる前記スナバ回路は、アノードが前記スイッチング素
子の正極側に接続された第２のダイオードと、一端が前
記第２のダイオードのカソードに接続され、他端が前記
スイッチング素子の負極側に接続された第２のコンデン
サと、前記第２のダイオード及び第２のコンデンサの相
互接続点と前記直流電源の正極との間に接続された第２
の抵抗とでなる、ことを特徴とする請求項１に記載の共振型インバータ装
置。
【請求項６】前記スナバ回路を構成する各コンデンサの
両端電圧を検出する電圧検出手段と、この電圧検出手段
の検出電圧が所定値を超えたとき、所定の休止期間だけ
インバータ動作を停止させる運転休止手段を備え、前記
スナバ回路を構成する前記コンデンサの放電時の時定数
を前記スイッチング素子のオン期間よりも長くし、か
つ、前記休止期間を前記時定数よりも長くした、ことを特徴とする請求項５に記載の共振型インバータ装
置。
【請求項７】前記第１及び第３のスイッチング素子にそ
れぞれ接続される前記スナバ回路は、前記直流電源の負
極方向に電流を流す極性で前記第１の抵抗に直列接続さ
れた第３のダイオードと、前記第１の抵抗及び第３のダ
イオードの直列接続回路に対して逆並列接続された第４
のダイオードとを備え、前記第２及び第４のスイッチング素子にそれぞれ接続さ
れる前記スナバ回路は、前記直流電源の正極方向に電流
を流す極性で前記第２の抵抗に直列接続された第５のダ
イオードと、前記第２の抵抗及び第５のダイオードの直
列接続回路に対して逆並列接続された第６のダイオード
とを備えた、ことを特徴とする請求項５に記載の共振型インバータ装
置。