JP3610838B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3610838B2 JP3610838B2 JP26666599A JP26666599A JP3610838B2 JP 3610838 B2 JP3610838 B2 JP 3610838B2 JP 26666599 A JP26666599 A JP 26666599A JP 26666599 A JP26666599 A JP 26666599A JP 3610838 B2 JP3610838 B2 JP 3610838B2
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- power supply
- circuit
- transformer
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源装置に係り、より詳しくは、スナバ回路を備えた電源装置に関する。
【０００２】
【従来の技術】
従来より、入力電圧が印加されるトランスの１次巻線に直列に接続されたスイッチング素子によりスイッチングし、上記トランスの２次巻線に出力を得るスイッチング電源装置があった。図６には、この種の電源装置５０の一例が示されている。
【０００３】
同図に示すように、この電源装置５０には１次巻線５２Ａ、２次巻線５２Ｂ、及び制御巻線５２Ｃを有したトランス５２が備えられており、該トランス５２の１次巻線５２Ａには直流電源５４が接続されている。また、トランス５２の１次巻線５２Ａには直列にスイッチング素子５６が接続されており、該スイッチング素子５６のスイッチング動作によって１次巻線５２Ａへの直流電源５４による直流電圧の印加／非印加が制御される。
【０００４】
また、トランス５２の制御巻線５２Ｃにはダイオード５８及びコンデンサ６０を含んで構成された整流平滑回路が接続されており、該整流平滑回路の出力端、すなわちダイオード５８のカソード、及びコンデンサ６０のダイオード５８に接続されていない側の端子は、上記スイッチング素子５６の制御端子に接続されてＰＷＭ（パルス幅変調）信号によってスイッチング素子５６のスイッチング動作の制御を行う、ＩＣによって構成された制御回路６２の電源端子Ｖｃｃ及びグランド端子ＧＮＤに接続されている。このように、電源装置５０は、ＩＣによって構成された制御回路６２の電源端子Ｖｃｃとグランド端子ＧＮＤにトランス５２の制御巻線５２Ｃからの出力を整流・平滑する整流平滑回路の出力端を各々接続することによって、電源装置５０が定常動作している際に制御回路６２が作動するように構成されている。
【０００５】
一方、トランス５２の２次巻線５２Ｂにはダイオード６４及びコンデンサ６６を含んで構成された整流平滑回路が接続されており、該整流平滑回路の出力端、すなわちコンデンサ６６の両端子が負荷に接続される。
【０００６】
以上のように構成された電源装置５０では、スイッチング素子５６によって直流電源５４の１次巻線５２Ａへの断続を矩形波的に行うため、トランス５２の漏れインダクタンス等の影響により、図７に示すように、電圧の立ち上がり時に過大なサージ電圧が発生する。このサージ電圧によりスイッチング素子５６の破壊、損失の増大や、他の機器に影響を及ぼす有害なノイズが発生したりする。
【０００７】
そこで従来は、トランス５２の１次巻線５２Ａの両端に、コンデンサと抵抗等で構成されたスナバ回路６８（ｓｎｕｂｂｅｒ ｃｉｒｃｕｉｔ）を設けて、上記サージ電圧を抑制していた。なお、該スナバ回路は、サージアブソーバ回路と呼ばれることもある。
【０００８】
このようなスナバ回路には、図８（Ａ）に示すような、トランスの１次巻線の両端子間に対して、ダイオード７０とコンデンサ７２及び抵抗７４の並列回路との直列回路を接続したもの（以下、ＣＲＤスナバという。）や、図８（Ｂ）に示すような、トランスの１次巻線の両端子間に対してツェナーダイオード７６とダイオード７８との直列回路を接続したもの（以下、ＺＤスナバという。）等がある。
【０００９】
ＣＲＤスナバは、スイッチング素子のターンオフ時におけるサージ電圧をコンデンサ７２によって吸収し、抵抗７４で消費することによってサージ電圧をクランプしている。
【００１０】
しかしながら、このようなＣＲＤスナバは、常時電力を消費しているので、損失が大きい。また、入出力条件に応じてクランプ電圧（図７も参照）が変化するので、スイッチング素子の耐圧マージンを大きくとる必要がある。
【００１１】
一方、ＺＤスナバは、スイッチング素子のターンオフ時におけるサージ電圧がツェナーダイオード７６のブレークアウト電圧に達したときに動作し、サージ電圧を吸収する。従って、ＺＤスナバはサージ電圧の発生時にのみ動作するので、損失が少なく効率が向上する。特に、軽負荷時にはサージエネルギーが小さいので、ツェナーダイオード７６の損失が小さく、効率が悪化しにくい。
【００１２】
しかしながら、ＺＤスナバでは、ＺＤスナバを構成するツェナーダイオードの許容損失が、現状の製品では３〜５Ｗ程度が上限とされており、該ＺＤスナバを定格が５０Ｗ以上の電源装置のスナバ回路として採用することは極めて困難である。
【００１３】
以上の従来のスナバ回路の問題点をまとめると、表１のようになる。
【００１４】
【表１】
【００１５】
すなわち、ＣＲＤスナバでは損失電力が多く、軽負荷時の電源変換効率が悪い、という問題点があった。また、ＺＤスナバでは、該ＺＤスナバを構成しているツェナーダイオードの許容損失が小さいので、５０Ｗ以下程度のスイッチング電源装置にしか適用できない、という問題点があった。
【００１６】
ところで、負荷の状態等に応じて上記のようなスナバ回路を構成する部品を切替えることによってスナバ回路の構成を切り替える技術として、特開平２−２５４９７２号公報及び特開平８−１８２３１７号公報の各公報に記載の技術があった。
【００１７】
特開平２−２５４９７２号公報に記載の技術は、一例として図９（Ａ）に示すように、軽負荷時及び定格負荷時の各々でＣＲＤスナバを構成するコンデンサ７２の容量を切り替えることによって、軽負荷時の損失を抑制するものである。
【００１８】
また、特開平８−１８２３１７号公報に記載の技術は、一例として図９（Ｂ）に示すように、軽負荷時及び定格負荷時の各々でＣＲＤスナバを構成する抵抗７４の抵抗値を切り替えることによって、抵抗温度の上昇を抑制するものである。これによって低い部品定格の抵抗を使用することができるようになる。
【００１９】
【発明が解決しようとする課題】
しかしながら、上記特開平２−２５４９７２号公報に記載の技術では、軽負荷時にコンデンサ容量を変更しても、スイッチング素子の寄生容量等により損失が発生するので効率の改善度合いが少ない、ＣＲＤスナバを採用している限り損失が発生し、定格負荷時においても効率が悪い、クランプ電圧を正確に規定することができない、といった問題点があった。
【００２０】
また、上記特開平８−１８２３１７号公報に記載の技術は、カーテンレールの駆動用電源装置を想定した発明であり、動作が瞬間的に行われるものを負荷とした特殊用途向け電源装置に関する発明であるので、効率改善に対する効果は期待できない、クランプ電圧が規定できない、といった問題点があった。
【００２１】
すなわち、クランプ電圧が規定できると共に、軽負荷から定常負荷に至る全ての負荷領域に対して損失を抑制することができるスナバ回路については現状提案されていない。
【００２２】
本発明は上記問題点を解消するために成されたものであり、あらゆる負荷領域においてスナバ回路による損失が少ない電源装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の電源装置は、入力電圧が印加されるトランスの１次巻線に直列に接続されたスイッチング素子によりスイッチングし、前記トランスの２次巻線に出力を得る電源装置であって、前記トランスの１次巻線と並列に接続される１以上のスナバ回路と、前記スナバ回路の温度を検出する温度検出手段と、前記温度検出手段によって検出された温度が所定範囲であるか否かに応じて前記スナバ回路の１つ又は複数個を選択して前記トランスの１次巻線と並列に接続する負荷選択手段と、を備えたことを特徴としている。
【００２４】
請求項１に記載の電源装置には、入力電圧が印加されるトランスの１次巻線と並列に接続される１以上のスナバ回路が備えられており、温度検出手段によってスナバ回路の温度が検出され、負荷選択手段によって、検出された温度が所定範囲であるか否かに応じて上記スナバ回路の１つ又は複数個が選択されて、上記トランスの１次巻線と並列に接続される。スナバ回路の温度は負荷の状態に応じて変化するので、スナバ回路の温度に応じてスナバ回路を選択することによって、間接的に負荷の状態に応じたスナバ回路の設定を可能とすることができる。
【００２５】
このように、請求項１に記載の電源装置によれば、予め備えられた１以上のスナバ回路を負荷に応じて選択してトランスの１次巻線と並列に接続しているので、負荷の状態に応じた最適なスナバ回路を構成することができ、この結果として各負荷領域におけるスナバ回路による損失を抑制することができる。
また、請求項２に記載の電源装置は、入力電圧が印加されるトランスの１次巻線に直列に接続されたスイッチング素子によりスイッチングし、前記トランスの２次巻線に出力を得る電源装置であって、前記トランスの１次巻線と並列に接続される１以上のスナバ回路と、負荷に応じて外部から入力された信号に基づいて前記スナバ回路の１つ又は複数個を選択して前記トランスの１次巻線と並列に接続する選択手段と、を備えたことを特徴としている。
請求項２に記載の電源装置には、入力電圧が印加されるトランスの１次巻線と並列に接続される１以上のスナバ回路が備えられており、選択手段によって負荷に応じて外部から入力された信号に基づいて前記スナバ回路の１つ又は複数個が選択されて、上記トランスの１次巻線と並列に接続される。
このように、請求項２に記載の電源装置によれば、予め備えられた１以上のスナバ回路を負荷に応じて選択してトランスの１次巻線と並列に接続しているので、負荷の状態に応じた最適なスナバ回路を構成することができ、この結果として各負荷領域におけるスナバ回路による損失を抑制することができる。
特に、請求項２に記載の発明では、前記選択手段が、外部から入力された信号に基づいて前記スナバ回路の１つ又は複数個を選択しているので、より的確に前記スナバ回路の１つ又は複数個を選択することができる。
【００２６】
また、請求項３記載の電源装置は、請求項１又は請求項２記載の発明において、前記１以上のスナバ回路が、ツェナーダイオードとフォトトランジスタとの直列回路を含んで構成されることを特徴としたものである。
【００２７】
このように、請求項３に記載の電源装置によれば、スナバ回路をツェナーダイオードとフォトトランジスタとの直列回路を含んで構成しているので、サージ電圧が発生したときのみに動作する、損失が少なく高効率なスナバ回路、すなわちＺＤスナバを、簡易な回路で構成することができる。
【００２８】
なお、上記請求項１乃至請求項３の何れか１項記載の発明において、前記選択手段が前記スナバ回路に接続されたフォトトランジスタを含むフォトカプラを含んで構成されると共に、負荷に応じて前記フォトトランジスタを断続することによって前記スナバ回路の１つ又は複数個を選択して前記トランスの１次巻線と並列に接続する形態とすることができる。
【００２９】
この電源装置によれば、請求項１乃至請求項３の何れか１項記載の発明において、負荷に応じて上記選択手段に含まれるフォトカプラに含まれたフォトトランジスタが断続されることによって上記スナバ回路の１つ又は複数個が選択されて上記トランスの１次巻線と並列に接続される。
【００３０】
このように、この電源装置によれば、スナバ回路の選択にフォトカプラを適用しているので、ノイズ等の影響によるスナバ回路の誤選択を防止することができる。
【００３１】
また、上記請求項１乃至請求項３の何れか１項記載の発明において、前記選択手段が、負荷電流を検出する負荷検出手段と、該負荷検出手段によって検出された負荷電流の電流値が所定範囲であるか否かに応じて前記スナバ回路の１つ又は複数個を選択する負荷選択手段と、を備える形態とすることができる。
【００３２】
この場合は、負荷検出手段によって当該電源装置の負荷電流が検出され、負荷選択手段によって、検出された負荷電流の電流値が所定範囲であるか否かに応じて上記スナバ回路の１つ又は複数個が選択される。
【００３７】
【発明の実施の形態】
以下、図面を参照して、本発明の電源装置の実施の形態について詳細に説明する。
【００３８】
〔第１実施形態〕
まず、図１を参照して、本第１実施形態に係る電源装置１０Ａの構成について説明する。同図に示すように、本第１実施形態に係る電源装置１０Ａには、１次巻線１２Ａ、２次巻線１２Ｂ、及び制御巻線１２Ｃを有したトランス１２が備えられており、該トランス１２の１次巻線１２Ａには直流電源１４が接続されている。また、トランス１２の１次巻線１２Ａには直列にスイッチング素子としてのトランジスタ１６が接続されており、該トランジスタ１６のスイッチング動作によって１次巻線１２Ａへの直流電源１４による直流電圧の印加／非印加が制御される。
【００３９】
また、トランス１２の制御巻線１２Ｃにはダイオード１８及びコンデンサ２０を含んで構成された整流平滑回路が接続されており、該整流平滑回路の出力端、すなわちダイオード１８のカソード、及びコンデンサ２０のダイオード１８に接続されていない側の端子は、上記トランジスタ１６のベース（制御端子）に抵抗２４を介して接続されてＰＷＭ信号によってトランジスタ１６のスイッチング動作の制御を行う、ＩＣによって構成された制御回路２２の電源端子Ｖｃｃ及びグランド端子ＧＮＤに接続されている。このように、電源装置１０Ａは、ＩＣによて構成されている制御回路２２の電源端子Ｖｃｃとグランド端子ＧＮＤにトランス１２の制御巻線１２Ｃからの出力を整流・平滑する整流平滑回路の出力端を各々接続することによって、電源装置１０Ａが定常動作している際に制御回路２２が作動するように構成されている。
【００４０】
一方、上記トランジスタ１６のエミッタと直流電源１４との間にはカレントトランス２６の１次巻線が接続されており、該カレントトランス２６の２次巻線にはダイオード２８及びコンデンサ３０を含んで構成された整流平滑回路が接続されている。
【００４１】
また、ダイオード２８のカソードは制御回路２２の過電流検出端子ＯＣＰ及びツェナーダイオード３２のカソードに接続されており、ツェナーダイオード３２のアノードは抵抗３４を介してフォトカプラ３６を構成する発光ダイオード３６Ａのアノードに接続されており、更に発光ダイオード３６Ａのカソードは制御回路２２のグランド端子ＧＮＤに接続されて接地されている。
【００４２】
また、トランス１２の１次巻線１２Ａには、アノード同士がフォトカプラ３６を構成するフォトトランジスタ３６Ｂを介して接続されたツェナーダイオード４０及びダイオード４２の直列回路が並列に接続されている。従って、フォトカプラ３６における発光ダイオード３６Ａの発光光量に応じてツェナーダイオード４０及びダイオード４２の各アノード間の接続・切断が切り替えられる。
【００４３】
一方、トランス１２の２次巻線１２Ｂにはダイオード４６及びコンデンサ４８を含んで構成された整流平滑回路が接続されており、該整流平滑回路の出力端、すなわちコンデンサ４８の両端子が負荷に接続される。なお、フォトカプラ３６が本発明の選択手段に、ツェナーダイオード４０及びダイオード４２が本発明のスナバ回路に、各々相当する。
【００４４】
次に、本第１実施形態に係る電源装置１０Ａの作用について、各負荷領域毎に説明する。
【００４５】
軽負荷時の負荷領域では、トランジスタ１６に流れる電流量が少ないことから負荷検出手段を構成しているカレントトランス２６の２次巻線に誘起される電圧が低く、ツェナーダイオード３２がブレークしないので、選択手段を構成しているフォトカプラ３６におけるフォトトランジスタ３６Ｂはオフ状態とされている。
【００４６】
従って、トランス１２の１次巻線１２Ａに接続されているツェナーダイオード４０及びダイオード４２によって構成されるスナバ回路が切り離された状態となる。
【００４７】
一方、軽負荷時以外の負荷領域では、トランジスタ１６に流れる電流量が増加して負荷検出手段を構成しているカレントトランス２６の２次巻線に誘起される電圧がツェナーダイオード３２のブレーク電圧を超えるので、選択手段を構成するフォトカプラ３６におけるフォトトランジスタ３６Ｂはオン状態となる。
【００４８】
従って、トランス１２の１次巻線１２Ａに接続されているツェナーダイオード４０及びダイオード４２によって構成されるスナバ回路が１次巻線１２Ａに接続された状態とされ、該スナバ回路が機能する状態とされる。
【００４９】
以上の動作をまとめると、次の表２に示すようになる。
【００５０】
【表２】
【００５１】
すなわち、本第１実施形態に係る電源装置では、軽負荷時にはスナバ回路が無い状態とされ、軽負荷時以外のときはＺＤスナバが接続された状態とされる。
【００５２】
図２には、本第１実施形態に係る電源装置１０Ａにおける負荷電力に対する効率の変化を示すグラフが示されている。同図に示すように、電源装置１０Ａによれば、軽負荷時、中負荷時、及び重負荷時の各負荷領域とも、効率を改善することができる。
【００５３】
以上詳細に説明したように、本第１実施形態に係る電源装置では、軽負荷時にはスナバレスとしてスナバ回路による損失をなくし、中容量負荷時にはＺＤスナバによってスナバ回路を構成しているので、各負荷領域においてスナバ回路による損失を抑制することができると共に、負荷検出手段を過電流検出回路と共用することができる。
【００５４】
なお、本第１実施形態では、負荷を検出する手段として、カレントトランス２６の１次巻線をトランス１２の１次巻線１２Ａに直列に接続し、カレントトランス２６の２次巻線に誘起される電圧に基づいて検出する場合について説明したが、本発明はこれに限定されるものではなく、負荷を検出することができる形態であれば、如何なる形態とすることもでき、例えば、出力電流の直接検出、制御回路２２の電源端子Ｖｃｃに印加される電圧の変化の検出、制御回路にシャントレギュレータによって電源出力をフィードバックする際のシャントレギュレータ電流の検出等の各種形態を採ることができる。
【００５５】
また、本第１実施形態では、本発明のスナバ回路をツェナーダイオード４０とダイオード４２とを含んで構成した場合について説明したが、本発明はこれに限定されるものではなく、ツェナーダイオード４０と耐圧のあるフォトトランジスタ３６ＢとによってＺＤスナバを構成することにより、ダイオード４２を削減する形態とすることもできる。この場合は、本第１実施形態に比較して、回路構成を簡略化することができる。
【００５６】
〔第２実施形態〕
次に、本発明の第２実施形態について説明する。まず、図３を参照して、本第２実施形態に係る電源装置１０Ｂの構成について説明する。なお、図３における図１と同様の機能を有する部分には図１と同一の符号を付してその説明を省略する。
【００５７】
図３に示すように本第２実施形態に係る電源装置１０Ｂは、上記第１実施形態に係る電源装置１０Ａに比較して、負荷を検出するために設けられていたカレントトランス２６、ツェナーダイオード３２等が削除されている点、温度検出手段が設けられている点、及びスナバ回路の構成が異なっている。
【００５８】
すなわち、本第２実施形態に係る電源装置１０Ｂでは、ダイオード１８のカソードに温度検出手段を構成するサーミスタ８０の一方の端子が接続されており、サーミスタ８０の他方の端子は発光ダイオード３６Ａのアノード及び抵抗８２の一方の端子に接続されており、更に、発光ダイオード３６Ａのカソードは抵抗８２の他方の端子及び制御回路２２のグランド端子ＧＮＤに接続されている。なお、上記サーミスタ８０はスナバ回路を構成するツェナーダイオード４０の近傍に配置されており、ツェナーダイオード４０の温度を検出する役割を有している。
【００５９】
また、コンデンサ８４及び抵抗８６の並列回路によって構成されたスナバ回路（以下、ＣＲスナバという。）がフォトカプラ３６におけるフォトトランジスタ３６Ｂを介してＺＤスナバを構成するツェナーダイオード４０に並列に接続されている。
【００６０】
次に、本第２実施形態に係る電源装置１０Ｂの作用について、各負荷領域毎に説明する。
【００６１】
軽負荷から３０Ｗ程度の中容量負荷領域までは、ＺＤスナバを構成するツェナーダイオード４０の温度を検出しているサーミスタ８０の配置部位における温度が低く、該サーミスタ８０のインピーダンスが高いので、選択手段を構成しているフォトカプラ３６におけるフォトトランジスタ３６Ｂはオフ状態とされている。
【００６２】
従って、ＺＤスナバに並列に接続され、かつコンデンサ８４及び抵抗８６によって構成されているＣＲスナバは切り離された状態とされている。
【００６３】
一方、中容量以上の重負荷領域では、ＺＤスナバを構成しているツェナーダイオード４０の温度を検出しているサーミスタ８０の配置部位における温度が高くなり、該サーミスタ８０のインピーダンスが低くなるので、選択手段を構成しているフォトカプラ３６におけるフォトトランジスタ３６Ｂはオン状態となる。
【００６４】
従って、ＣＲスナバがＺＤスナバと並列に接続された状態となる。
【００６５】
以上の動作をまとめると、次の表３に示すようになる。
【００６６】
【表３】
【００６７】
すなわち、本第２実施形態に係る電源装置では、軽負荷時にはＺＤスナバが適用された状態とされ、中容量負荷から大容量負荷までの領域ではＺＤスナバとＣＲスナバの並列回路で構成されたスナバ回路が適用された状態とされる。
【００６８】
以上詳細に説明したように、本第２実施形態に係る電源装置では、中容量負荷領域以下ではＺＤスナバによりサージ電圧を効率よく吸収させることで損失を抑制し、重負荷領域ではＺＤスナバとＣＲスナバの両方でサージ電圧を吸収することで、ＣＲスナバのＣ定数を小さく、Ｒ定数を大きくすることができるため、損失が少なく、発熱も少ないので、装置の小型化も可能となる。また、ＺＤスナバによりクランプ電圧を入出力条件に影響されず正確に規定することができる。
【００６９】
なお、上記第１実施形態では、負荷に応じてスナバ回路を選択する場合について説明し、上記第２実施形態では、スナバ回路の温度に応じてスナバ回路を選択する場合について説明したが、これらの実施形態を組み合わせることも可能である。すなわち、例えば、負荷と温度が両方とも所定閾値より高い場合にのみスナバ回路を接続する、負荷と温度の少なくとも一方が所定閾値より高い場合にのみスナバ回路を接続する、といった形態とすることもできる。
【００７０】
〔第３実施形態〕
次に、本発明の第３実施形態について説明する。まず、図４を参照して、本第３実施形態に係る電源装置１０Ｃの構成について説明する。なお、図４における図３と同様の機能を有する部分には図３と同一の符号を付してその説明を省略する。
【００７１】
図４に示すように本第３実施形態に係る電源装置１０Ｃは、上記第２実施形態に係る電源装置１０Ｂに比較して、温度検出手段を構成するサーミスタ８０が備えられていない点、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２の２つの出力電圧を出力するための２つの出力端子を備えている点、負荷側がスタンバイ状態のときに不要な出力を遮断するための外部オン／オフ信号の入力部を備えている点、及び該外部オン／オフ信号に応じてスナバ回路を切り替えるように構成されている点が異なっている。
【００７２】
すなわち、本第３実施形態に係る電源装置１０Ｃのトランス１２’には第２の２次巻線１２Ｂ’が備えられており、該２次巻線１２Ｂ’にはダイオード８８及びコンデンサ９０を含んで構成された整流平滑回路が接続されている。また、ダイオード８８のカソードは３端子レギュレータ９２の電圧入力端Ｖｉｎに接続されており、該３端子レギュレータ９２のグランド端子ＧＮＤはコンデンサ９０のダイオード８８が接続されていない側の端子に接続されており、更に３端子レギュレータ９２の電圧出力端Ｖｏｕｔ及びグランド端子ＧＮＤはコンデンサ９４を並列に介して出力電圧Ｖｏｕｔ２の出力端子とされている。
【００７３】
一方、上記外部オン／オフ信号の入力端子のうちのハイレベル側の端子は上記３端子レギュレータ９２のオン／オフ端子（ｏｎ／ｏｆｆ端子）に接続されており、更に上記外部オン／オフ信号の入力端子は抵抗９６及び抵抗９８を介して選択手段としてのフォトカプラ３６を構成する発光ダイオード３６Ａに接続されている。
【００７４】
すなわち、本第３実施形態に係る電源装置１０Ｃは、２つの出力を有しており、負荷側がスタンバイ状態のときに外部から入力された外部オン／オフ信号によって不要な出力（出力電圧Ｖｏｕｔ２の出力）を遮断しているものであり、該外部オン／オフ信号を共用して、スタンバイ時に適したスナバ回路を選択するものである。
【００７５】
次に、本第３実施形態に係る電源装置１０Ｃの作用について、各負荷領域毎に説明する。
【００７６】
スタンバイ時（軽負荷時）には、外部オン／オフ信号がローレベルとされているため、３端子レギュレータ９２が停止されて出力電圧Ｖｏｕｔ２は遮断されると共に、選択手段を構成しているフォトカプラ３６のフォトトランジスタ３６Ｂはオフとなり、よってツェナーダイオード４０及びダイオード４２によって構成されたＺＤスナバのみがスナバ回路として１次巻線１２Ａに接続された状態となる。
【００７７】
一方、スタンバイ時以外（ＲＵＮ中）では、外部オン／オフ信号がハイレベルとなり、３端子レギュレータ９２が動作することによって出力電圧Ｖｏｕｔ２が出力されると共に、フォトカプラ３６を構成しているフォトトランジスタ３６Ｂがオン状態となり、よってスナバ回路はＺＤスナバに対してコンデンサ８４及び抵抗８６によって構成されたＣＲスナバが並列に接続されたものとされる。
【００７８】
以上の動作をまとめると、次の表４に示すようになる。
【００７９】
【表４】
【００８０】
すなわち、本第３実施形態に係る電源装置では、軽負荷時にはＺＤスナバが適用された状態とされ、中容量負荷から大容量負荷までの領域ではＺＤスナバとＣＲスナバの並列回路で構成されたスナバ回路が適用された状態とされる。
【００８１】
以上詳細に説明したように、本第３実施形態に係る電源装置では、上記第２実施形態と同様の効果を奏することができると共に、外部オン／オフ信号をスナバ回路の切り替え信号として共用することによって、より確実に各負荷領域に適したスナバ回路を構成することができる。
【００８２】
〔第４実施形態〕
次に、本発明の第４実施形態について説明する。まず、図５を参照して、本第４実施形態に係る電源装置１０Ｄの構成について説明する。なお、図５における図１と同様の機能を有する部分には図１と同一の符号を付してその説明を省略する。
【００８３】
図５に示すように本第４実施形態に係る電源装置１０Ｄは、上記第１実施形態に係る電源装置１０Ａに比較して、トランジスタ１６に流れる電流を検出するためのカレントトランス２６、ツェナーダイオード３２等が備えられていない点、出力電圧Ｖｏｕｔ１を検出して該出力電圧Ｖｏｕｔ１に応じてスナバ回路を選択する点、及び制御回路２２によって上記出力電圧Ｖｏｕｔ１に応じてトランジスタ１６に入力するＰＷＭ信号のパルス幅を制御する点が異なっている。
【００８４】
すなわち、本第４実施形態に係る電源装置１０Ｄの電圧出力Ｖｏｕｔ１を出力する出力端子間には、分圧抵抗１００Ａ及び分圧抵抗１００Ｂによる直列回路が接続されていると共に、抵抗１０２と、フォトカプラ１０４を構成する発光ダイオード１０４Ａと、カレントトランス１０６の１次巻線と、シャントレギュレータ１０８とによる直列回路が接続されている。また、シャントレギュレータ１０８の制御端子には分圧抵抗１００Ａと分圧抵抗１００Ｂの接続点が接続されており、該接続点とシャントレギュレータ１０８のカソードとはコンデンサ１１０を介して接続されている。
【００８５】
一方、カレントトランス１０６の２次巻線はダイオード１１０、抵抗１１２、コンデンサ１１４、抵抗１１６、及び抵抗１１８を介してトランジスタ１２０のベースに接続されており、該トランジスタ１２０のコレクタは抵抗１２２を介して制御回路２２の電源端子Ｖｃｃに接続されると共に、フォトカプラ３６を構成する発光ダイオード３６Ａを介して接地されている。なお、トランジスタ１２０のエミッタは接地されている。
【００８６】
また、制御回路２２のフィードバック端子ＦＢとグランド端子ＧＮＤとの間には上記発光ダイオード１０４Ａと対をなすフォトトランジスタ１０４Ｂが接続されている。従って、制御回路２２のフィードバック端子ＦＢとグランド端子ＧＮＤとの間には発光ダイオード１０４Ａの発光光量に応じた電圧が印加されるため、制御回路２２は出力電圧Ｖｏｕｔ１のレベルを認知することができ、これに応じてトランジスタ１６に出力しているＰＷＭ信号のパルス幅を制御する。
【００８７】
次に、本第４実施形態に係る電源装置１０Ｄの作用について、各負荷領域毎に説明する。
【００８８】
軽負荷時には、出力電圧Ｖｏｕｔ１が上昇傾向となるので、シャントレギュレータ１０８に流れる電流量が増加する。該シャントレギュレータ１０８へ流れる電流が負荷検出手段としてのカレントトランス１０６によって検出され、検出された電流に応じた電圧によってトランジスタ１２０がオン状態とされ、これによって選択手段を構成しているフォトカプラ３６のフォトトランジスタ３６Ｂはオフ状態とされる。よって、トランス１２の１次巻線１２Ａに接続されているスナバ回路は切り離された状態とされる。
【００８９】
一方、軽負荷時以外の負荷領域では、シャントレギュレータ１０８に流れる電流量は軽負荷時に比較して少ないので、トランジスタ１２０はオフされる。よって、選択手段を構成しているフォトカプラ３６のフォトトランジスタ３６Ｂはオン状態とされ、トランス１２の１次巻線１２Ａに接続されているツェナーダイオード４０及びダイオード４２によって構成されたスナバ回路が動作する状態となる。
【００９０】
以上詳細に説明したように、本第４実施形態に係る電源装置では、軽負荷時にはスナバレスとしてスナバ回路による損失をなくし、中容量負荷時にはＺＤスナバによってスナバ回路を構成しているので、上記第１実施形態に係る電源装置と同様に、スナバ回路による損失を抑制することができる。
【００９１】
なお、本発明は上記各実施形態で示したスナバ回路の組み合せに限定されるものではなく、スナバレス、ＺＤスナバ、ＣＲスナバ、コンデンサのみのスナバ回路等の各種スナバ回路の組み合わせを採ることができる。
【００９２】
また、上記各実施形態では、本発明をフライバック回路方式を用いた電源装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、本発明は、スナバ（巻き線クランプ）回路を採用している電源回路であれば如何なる電源装置にも適用することができることは言うまでもない。
【００９３】
また、上記各実施形態では、本発明をトランスの１次巻線にスナバ回路を設ける回路に適用した場合について説明したが、本発明はこれに限定されるものではなく、トランスの２次巻線や制御巻線等の巻線部のサージ電圧の抑制が必要となる回路では、該２次巻線側や制御巻線側の回路に対して本発明を適用することもできる。この場合も、上記各実施形態と同様の効果を奏することができる。
【００９４】
また、上記各実施形態では、本発明の選択手段としてフォトカプラを適用した場合について説明したが、本発明はこれに限定されるものではなく、リレーやトランジスタ等の半導体素子を用いる等、スイッチ切り替えを行うことができるものであれば如何なるものでも適用することができる。
【００９５】
【発明の効果】
本発明によれば、予め備えられた１以上のスナバ回路を負荷に応じて選択してトランスの１次巻線と並列に接続しているので、負荷の状態に応じた最適なスナバ回路を構成することができ、この結果として各負荷領域におけるスナバ回路による損失を抑制することができる、という効果が得られる。
【図面の簡単な説明】
【図１】第１実施形態に係る電源装置の構成を示す回路図である。
【図２】第１実施形態に係る電源装置の効果の説明に供するグラフである。
【図３】第２実施形態に係る電源装置の構成を示す回路図である。
【図４】第３実施形態に係る電源装置の構成を示す回路図である。
【図５】第４実施形態に係る電源装置の構成を示す回路図である。
【図６】従来の電源装置の構成例を示す回路図である。
【図７】従来技術の問題点の説明に供する図であり、サージ電圧及びクランプ電圧の状態を示す波形図である。
【図８】従来技術の説明に供する図であり、従来のスナバ回路の構成例を示す回路図である。
【図９】負荷の状態等に応じてスナバ回路を構成する部品を切替える従来の技術の説明に供する回路図である。
【符号の説明】
１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ 電源装置
１２ トランス
１６ トランジスタ（スイッチング素子）
３２ ツェナーダイオード
３６ フォトカプラ（選択手段）
４０ ツェナーダイオード（スナバ回路）
４２ ダイオード（スナバ回路）
８０ サーミスタ
８４ コンデンサ（スナバ回路）
８６ 抵抗（スナバ回路）
９２ ３端子レギュレータ
１０８ シャントレギュレータ
【発明の属する技術分野】
本発明は、電源装置に係り、より詳しくは、スナバ回路を備えた電源装置に関する。
【０００２】
【従来の技術】
従来より、入力電圧が印加されるトランスの１次巻線に直列に接続されたスイッチング素子によりスイッチングし、上記トランスの２次巻線に出力を得るスイッチング電源装置があった。図６には、この種の電源装置５０の一例が示されている。
【０００３】
同図に示すように、この電源装置５０には１次巻線５２Ａ、２次巻線５２Ｂ、及び制御巻線５２Ｃを有したトランス５２が備えられており、該トランス５２の１次巻線５２Ａには直流電源５４が接続されている。また、トランス５２の１次巻線５２Ａには直列にスイッチング素子５６が接続されており、該スイッチング素子５６のスイッチング動作によって１次巻線５２Ａへの直流電源５４による直流電圧の印加／非印加が制御される。
【０００４】
また、トランス５２の制御巻線５２Ｃにはダイオード５８及びコンデンサ６０を含んで構成された整流平滑回路が接続されており、該整流平滑回路の出力端、すなわちダイオード５８のカソード、及びコンデンサ６０のダイオード５８に接続されていない側の端子は、上記スイッチング素子５６の制御端子に接続されてＰＷＭ（パルス幅変調）信号によってスイッチング素子５６のスイッチング動作の制御を行う、ＩＣによって構成された制御回路６２の電源端子Ｖｃｃ及びグランド端子ＧＮＤに接続されている。このように、電源装置５０は、ＩＣによって構成された制御回路６２の電源端子Ｖｃｃとグランド端子ＧＮＤにトランス５２の制御巻線５２Ｃからの出力を整流・平滑する整流平滑回路の出力端を各々接続することによって、電源装置５０が定常動作している際に制御回路６２が作動するように構成されている。
【０００５】
一方、トランス５２の２次巻線５２Ｂにはダイオード６４及びコンデンサ６６を含んで構成された整流平滑回路が接続されており、該整流平滑回路の出力端、すなわちコンデンサ６６の両端子が負荷に接続される。
【０００６】
以上のように構成された電源装置５０では、スイッチング素子５６によって直流電源５４の１次巻線５２Ａへの断続を矩形波的に行うため、トランス５２の漏れインダクタンス等の影響により、図７に示すように、電圧の立ち上がり時に過大なサージ電圧が発生する。このサージ電圧によりスイッチング素子５６の破壊、損失の増大や、他の機器に影響を及ぼす有害なノイズが発生したりする。
【０００７】
そこで従来は、トランス５２の１次巻線５２Ａの両端に、コンデンサと抵抗等で構成されたスナバ回路６８（ｓｎｕｂｂｅｒ ｃｉｒｃｕｉｔ）を設けて、上記サージ電圧を抑制していた。なお、該スナバ回路は、サージアブソーバ回路と呼ばれることもある。
【０００８】
このようなスナバ回路には、図８（Ａ）に示すような、トランスの１次巻線の両端子間に対して、ダイオード７０とコンデンサ７２及び抵抗７４の並列回路との直列回路を接続したもの（以下、ＣＲＤスナバという。）や、図８（Ｂ）に示すような、トランスの１次巻線の両端子間に対してツェナーダイオード７６とダイオード７８との直列回路を接続したもの（以下、ＺＤスナバという。）等がある。
【０００９】
ＣＲＤスナバは、スイッチング素子のターンオフ時におけるサージ電圧をコンデンサ７２によって吸収し、抵抗７４で消費することによってサージ電圧をクランプしている。
【００１０】
しかしながら、このようなＣＲＤスナバは、常時電力を消費しているので、損失が大きい。また、入出力条件に応じてクランプ電圧（図７も参照）が変化するので、スイッチング素子の耐圧マージンを大きくとる必要がある。
【００１１】
一方、ＺＤスナバは、スイッチング素子のターンオフ時におけるサージ電圧がツェナーダイオード７６のブレークアウト電圧に達したときに動作し、サージ電圧を吸収する。従って、ＺＤスナバはサージ電圧の発生時にのみ動作するので、損失が少なく効率が向上する。特に、軽負荷時にはサージエネルギーが小さいので、ツェナーダイオード７６の損失が小さく、効率が悪化しにくい。
【００１２】
しかしながら、ＺＤスナバでは、ＺＤスナバを構成するツェナーダイオードの許容損失が、現状の製品では３〜５Ｗ程度が上限とされており、該ＺＤスナバを定格が５０Ｗ以上の電源装置のスナバ回路として採用することは極めて困難である。
【００１３】
以上の従来のスナバ回路の問題点をまとめると、表１のようになる。
【００１４】
【表１】
すなわち、ＣＲＤスナバでは損失電力が多く、軽負荷時の電源変換効率が悪い、という問題点があった。また、ＺＤスナバでは、該ＺＤスナバを構成しているツェナーダイオードの許容損失が小さいので、５０Ｗ以下程度のスイッチング電源装置にしか適用できない、という問題点があった。
【００１６】
ところで、負荷の状態等に応じて上記のようなスナバ回路を構成する部品を切替えることによってスナバ回路の構成を切り替える技術として、特開平２−２５４９７２号公報及び特開平８−１８２３１７号公報の各公報に記載の技術があった。
【００１７】
特開平２−２５４９７２号公報に記載の技術は、一例として図９（Ａ）に示すように、軽負荷時及び定格負荷時の各々でＣＲＤスナバを構成するコンデンサ７２の容量を切り替えることによって、軽負荷時の損失を抑制するものである。
【００１８】
また、特開平８−１８２３１７号公報に記載の技術は、一例として図９（Ｂ）に示すように、軽負荷時及び定格負荷時の各々でＣＲＤスナバを構成する抵抗７４の抵抗値を切り替えることによって、抵抗温度の上昇を抑制するものである。これによって低い部品定格の抵抗を使用することができるようになる。
【００１９】
【発明が解決しようとする課題】
しかしながら、上記特開平２−２５４９７２号公報に記載の技術では、軽負荷時にコンデンサ容量を変更しても、スイッチング素子の寄生容量等により損失が発生するので効率の改善度合いが少ない、ＣＲＤスナバを採用している限り損失が発生し、定格負荷時においても効率が悪い、クランプ電圧を正確に規定することができない、といった問題点があった。
【００２０】
また、上記特開平８−１８２３１７号公報に記載の技術は、カーテンレールの駆動用電源装置を想定した発明であり、動作が瞬間的に行われるものを負荷とした特殊用途向け電源装置に関する発明であるので、効率改善に対する効果は期待できない、クランプ電圧が規定できない、といった問題点があった。
【００２１】
すなわち、クランプ電圧が規定できると共に、軽負荷から定常負荷に至る全ての負荷領域に対して損失を抑制することができるスナバ回路については現状提案されていない。
【００２２】
本発明は上記問題点を解消するために成されたものであり、あらゆる負荷領域においてスナバ回路による損失が少ない電源装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の電源装置は、入力電圧が印加されるトランスの１次巻線に直列に接続されたスイッチング素子によりスイッチングし、前記トランスの２次巻線に出力を得る電源装置であって、前記トランスの１次巻線と並列に接続される１以上のスナバ回路と、前記スナバ回路の温度を検出する温度検出手段と、前記温度検出手段によって検出された温度が所定範囲であるか否かに応じて前記スナバ回路の１つ又は複数個を選択して前記トランスの１次巻線と並列に接続する負荷選択手段と、を備えたことを特徴としている。
【００２４】
請求項１に記載の電源装置には、入力電圧が印加されるトランスの１次巻線と並列に接続される１以上のスナバ回路が備えられており、温度検出手段によってスナバ回路の温度が検出され、負荷選択手段によって、検出された温度が所定範囲であるか否かに応じて上記スナバ回路の１つ又は複数個が選択されて、上記トランスの１次巻線と並列に接続される。スナバ回路の温度は負荷の状態に応じて変化するので、スナバ回路の温度に応じてスナバ回路を選択することによって、間接的に負荷の状態に応じたスナバ回路の設定を可能とすることができる。
【００２５】
このように、請求項１に記載の電源装置によれば、予め備えられた１以上のスナバ回路を負荷に応じて選択してトランスの１次巻線と並列に接続しているので、負荷の状態に応じた最適なスナバ回路を構成することができ、この結果として各負荷領域におけるスナバ回路による損失を抑制することができる。
また、請求項２に記載の電源装置は、入力電圧が印加されるトランスの１次巻線に直列に接続されたスイッチング素子によりスイッチングし、前記トランスの２次巻線に出力を得る電源装置であって、前記トランスの１次巻線と並列に接続される１以上のスナバ回路と、負荷に応じて外部から入力された信号に基づいて前記スナバ回路の１つ又は複数個を選択して前記トランスの１次巻線と並列に接続する選択手段と、を備えたことを特徴としている。
請求項２に記載の電源装置には、入力電圧が印加されるトランスの１次巻線と並列に接続される１以上のスナバ回路が備えられており、選択手段によって負荷に応じて外部から入力された信号に基づいて前記スナバ回路の１つ又は複数個が選択されて、上記トランスの１次巻線と並列に接続される。
このように、請求項２に記載の電源装置によれば、予め備えられた１以上のスナバ回路を負荷に応じて選択してトランスの１次巻線と並列に接続しているので、負荷の状態に応じた最適なスナバ回路を構成することができ、この結果として各負荷領域におけるスナバ回路による損失を抑制することができる。
特に、請求項２に記載の発明では、前記選択手段が、外部から入力された信号に基づいて前記スナバ回路の１つ又は複数個を選択しているので、より的確に前記スナバ回路の１つ又は複数個を選択することができる。
【００２６】
また、請求項３記載の電源装置は、請求項１又は請求項２記載の発明において、前記１以上のスナバ回路が、ツェナーダイオードとフォトトランジスタとの直列回路を含んで構成されることを特徴としたものである。
【００２７】
このように、請求項３に記載の電源装置によれば、スナバ回路をツェナーダイオードとフォトトランジスタとの直列回路を含んで構成しているので、サージ電圧が発生したときのみに動作する、損失が少なく高効率なスナバ回路、すなわちＺＤスナバを、簡易な回路で構成することができる。
【００２８】
なお、上記請求項１乃至請求項３の何れか１項記載の発明において、前記選択手段が前記スナバ回路に接続されたフォトトランジスタを含むフォトカプラを含んで構成されると共に、負荷に応じて前記フォトトランジスタを断続することによって前記スナバ回路の１つ又は複数個を選択して前記トランスの１次巻線と並列に接続する形態とすることができる。
【００２９】
この電源装置によれば、請求項１乃至請求項３の何れか１項記載の発明において、負荷に応じて上記選択手段に含まれるフォトカプラに含まれたフォトトランジスタが断続されることによって上記スナバ回路の１つ又は複数個が選択されて上記トランスの１次巻線と並列に接続される。
【００３０】
このように、この電源装置によれば、スナバ回路の選択にフォトカプラを適用しているので、ノイズ等の影響によるスナバ回路の誤選択を防止することができる。
【００３１】
また、上記請求項１乃至請求項３の何れか１項記載の発明において、前記選択手段が、負荷電流を検出する負荷検出手段と、該負荷検出手段によって検出された負荷電流の電流値が所定範囲であるか否かに応じて前記スナバ回路の１つ又は複数個を選択する負荷選択手段と、を備える形態とすることができる。
【００３２】
この場合は、負荷検出手段によって当該電源装置の負荷電流が検出され、負荷選択手段によって、検出された負荷電流の電流値が所定範囲であるか否かに応じて上記スナバ回路の１つ又は複数個が選択される。
【００３７】
【発明の実施の形態】
以下、図面を参照して、本発明の電源装置の実施の形態について詳細に説明する。
【００３８】
〔第１実施形態〕
まず、図１を参照して、本第１実施形態に係る電源装置１０Ａの構成について説明する。同図に示すように、本第１実施形態に係る電源装置１０Ａには、１次巻線１２Ａ、２次巻線１２Ｂ、及び制御巻線１２Ｃを有したトランス１２が備えられており、該トランス１２の１次巻線１２Ａには直流電源１４が接続されている。また、トランス１２の１次巻線１２Ａには直列にスイッチング素子としてのトランジスタ１６が接続されており、該トランジスタ１６のスイッチング動作によって１次巻線１２Ａへの直流電源１４による直流電圧の印加／非印加が制御される。
【００３９】
また、トランス１２の制御巻線１２Ｃにはダイオード１８及びコンデンサ２０を含んで構成された整流平滑回路が接続されており、該整流平滑回路の出力端、すなわちダイオード１８のカソード、及びコンデンサ２０のダイオード１８に接続されていない側の端子は、上記トランジスタ１６のベース（制御端子）に抵抗２４を介して接続されてＰＷＭ信号によってトランジスタ１６のスイッチング動作の制御を行う、ＩＣによって構成された制御回路２２の電源端子Ｖｃｃ及びグランド端子ＧＮＤに接続されている。このように、電源装置１０Ａは、ＩＣによて構成されている制御回路２２の電源端子Ｖｃｃとグランド端子ＧＮＤにトランス１２の制御巻線１２Ｃからの出力を整流・平滑する整流平滑回路の出力端を各々接続することによって、電源装置１０Ａが定常動作している際に制御回路２２が作動するように構成されている。
【００４０】
一方、上記トランジスタ１６のエミッタと直流電源１４との間にはカレントトランス２６の１次巻線が接続されており、該カレントトランス２６の２次巻線にはダイオード２８及びコンデンサ３０を含んで構成された整流平滑回路が接続されている。
【００４１】
また、ダイオード２８のカソードは制御回路２２の過電流検出端子ＯＣＰ及びツェナーダイオード３２のカソードに接続されており、ツェナーダイオード３２のアノードは抵抗３４を介してフォトカプラ３６を構成する発光ダイオード３６Ａのアノードに接続されており、更に発光ダイオード３６Ａのカソードは制御回路２２のグランド端子ＧＮＤに接続されて接地されている。
【００４２】
また、トランス１２の１次巻線１２Ａには、アノード同士がフォトカプラ３６を構成するフォトトランジスタ３６Ｂを介して接続されたツェナーダイオード４０及びダイオード４２の直列回路が並列に接続されている。従って、フォトカプラ３６における発光ダイオード３６Ａの発光光量に応じてツェナーダイオード４０及びダイオード４２の各アノード間の接続・切断が切り替えられる。
【００４３】
一方、トランス１２の２次巻線１２Ｂにはダイオード４６及びコンデンサ４８を含んで構成された整流平滑回路が接続されており、該整流平滑回路の出力端、すなわちコンデンサ４８の両端子が負荷に接続される。なお、フォトカプラ３６が本発明の選択手段に、ツェナーダイオード４０及びダイオード４２が本発明のスナバ回路に、各々相当する。
【００４４】
次に、本第１実施形態に係る電源装置１０Ａの作用について、各負荷領域毎に説明する。
【００４５】
軽負荷時の負荷領域では、トランジスタ１６に流れる電流量が少ないことから負荷検出手段を構成しているカレントトランス２６の２次巻線に誘起される電圧が低く、ツェナーダイオード３２がブレークしないので、選択手段を構成しているフォトカプラ３６におけるフォトトランジスタ３６Ｂはオフ状態とされている。
【００４６】
従って、トランス１２の１次巻線１２Ａに接続されているツェナーダイオード４０及びダイオード４２によって構成されるスナバ回路が切り離された状態となる。
【００４７】
一方、軽負荷時以外の負荷領域では、トランジスタ１６に流れる電流量が増加して負荷検出手段を構成しているカレントトランス２６の２次巻線に誘起される電圧がツェナーダイオード３２のブレーク電圧を超えるので、選択手段を構成するフォトカプラ３６におけるフォトトランジスタ３６Ｂはオン状態となる。
【００４８】
従って、トランス１２の１次巻線１２Ａに接続されているツェナーダイオード４０及びダイオード４２によって構成されるスナバ回路が１次巻線１２Ａに接続された状態とされ、該スナバ回路が機能する状態とされる。
【００４９】
以上の動作をまとめると、次の表２に示すようになる。
【００５０】
【表２】
すなわち、本第１実施形態に係る電源装置では、軽負荷時にはスナバ回路が無い状態とされ、軽負荷時以外のときはＺＤスナバが接続された状態とされる。
【００５２】
図２には、本第１実施形態に係る電源装置１０Ａにおける負荷電力に対する効率の変化を示すグラフが示されている。同図に示すように、電源装置１０Ａによれば、軽負荷時、中負荷時、及び重負荷時の各負荷領域とも、効率を改善することができる。
【００５３】
以上詳細に説明したように、本第１実施形態に係る電源装置では、軽負荷時にはスナバレスとしてスナバ回路による損失をなくし、中容量負荷時にはＺＤスナバによってスナバ回路を構成しているので、各負荷領域においてスナバ回路による損失を抑制することができると共に、負荷検出手段を過電流検出回路と共用することができる。
【００５４】
なお、本第１実施形態では、負荷を検出する手段として、カレントトランス２６の１次巻線をトランス１２の１次巻線１２Ａに直列に接続し、カレントトランス２６の２次巻線に誘起される電圧に基づいて検出する場合について説明したが、本発明はこれに限定されるものではなく、負荷を検出することができる形態であれば、如何なる形態とすることもでき、例えば、出力電流の直接検出、制御回路２２の電源端子Ｖｃｃに印加される電圧の変化の検出、制御回路にシャントレギュレータによって電源出力をフィードバックする際のシャントレギュレータ電流の検出等の各種形態を採ることができる。
【００５５】
また、本第１実施形態では、本発明のスナバ回路をツェナーダイオード４０とダイオード４２とを含んで構成した場合について説明したが、本発明はこれに限定されるものではなく、ツェナーダイオード４０と耐圧のあるフォトトランジスタ３６ＢとによってＺＤスナバを構成することにより、ダイオード４２を削減する形態とすることもできる。この場合は、本第１実施形態に比較して、回路構成を簡略化することができる。
【００５６】
〔第２実施形態〕
次に、本発明の第２実施形態について説明する。まず、図３を参照して、本第２実施形態に係る電源装置１０Ｂの構成について説明する。なお、図３における図１と同様の機能を有する部分には図１と同一の符号を付してその説明を省略する。
【００５７】
図３に示すように本第２実施形態に係る電源装置１０Ｂは、上記第１実施形態に係る電源装置１０Ａに比較して、負荷を検出するために設けられていたカレントトランス２６、ツェナーダイオード３２等が削除されている点、温度検出手段が設けられている点、及びスナバ回路の構成が異なっている。
【００５８】
すなわち、本第２実施形態に係る電源装置１０Ｂでは、ダイオード１８のカソードに温度検出手段を構成するサーミスタ８０の一方の端子が接続されており、サーミスタ８０の他方の端子は発光ダイオード３６Ａのアノード及び抵抗８２の一方の端子に接続されており、更に、発光ダイオード３６Ａのカソードは抵抗８２の他方の端子及び制御回路２２のグランド端子ＧＮＤに接続されている。なお、上記サーミスタ８０はスナバ回路を構成するツェナーダイオード４０の近傍に配置されており、ツェナーダイオード４０の温度を検出する役割を有している。
【００５９】
また、コンデンサ８４及び抵抗８６の並列回路によって構成されたスナバ回路（以下、ＣＲスナバという。）がフォトカプラ３６におけるフォトトランジスタ３６Ｂを介してＺＤスナバを構成するツェナーダイオード４０に並列に接続されている。
【００６０】
次に、本第２実施形態に係る電源装置１０Ｂの作用について、各負荷領域毎に説明する。
【００６１】
軽負荷から３０Ｗ程度の中容量負荷領域までは、ＺＤスナバを構成するツェナーダイオード４０の温度を検出しているサーミスタ８０の配置部位における温度が低く、該サーミスタ８０のインピーダンスが高いので、選択手段を構成しているフォトカプラ３６におけるフォトトランジスタ３６Ｂはオフ状態とされている。
【００６２】
従って、ＺＤスナバに並列に接続され、かつコンデンサ８４及び抵抗８６によって構成されているＣＲスナバは切り離された状態とされている。
【００６３】
一方、中容量以上の重負荷領域では、ＺＤスナバを構成しているツェナーダイオード４０の温度を検出しているサーミスタ８０の配置部位における温度が高くなり、該サーミスタ８０のインピーダンスが低くなるので、選択手段を構成しているフォトカプラ３６におけるフォトトランジスタ３６Ｂはオン状態となる。
【００６４】
従って、ＣＲスナバがＺＤスナバと並列に接続された状態となる。
【００６５】
以上の動作をまとめると、次の表３に示すようになる。
【００６６】
【表３】
すなわち、本第２実施形態に係る電源装置では、軽負荷時にはＺＤスナバが適用された状態とされ、中容量負荷から大容量負荷までの領域ではＺＤスナバとＣＲスナバの並列回路で構成されたスナバ回路が適用された状態とされる。
【００６８】
以上詳細に説明したように、本第２実施形態に係る電源装置では、中容量負荷領域以下ではＺＤスナバによりサージ電圧を効率よく吸収させることで損失を抑制し、重負荷領域ではＺＤスナバとＣＲスナバの両方でサージ電圧を吸収することで、ＣＲスナバのＣ定数を小さく、Ｒ定数を大きくすることができるため、損失が少なく、発熱も少ないので、装置の小型化も可能となる。また、ＺＤスナバによりクランプ電圧を入出力条件に影響されず正確に規定することができる。
【００６９】
なお、上記第１実施形態では、負荷に応じてスナバ回路を選択する場合について説明し、上記第２実施形態では、スナバ回路の温度に応じてスナバ回路を選択する場合について説明したが、これらの実施形態を組み合わせることも可能である。すなわち、例えば、負荷と温度が両方とも所定閾値より高い場合にのみスナバ回路を接続する、負荷と温度の少なくとも一方が所定閾値より高い場合にのみスナバ回路を接続する、といった形態とすることもできる。
【００７０】
〔第３実施形態〕
次に、本発明の第３実施形態について説明する。まず、図４を参照して、本第３実施形態に係る電源装置１０Ｃの構成について説明する。なお、図４における図３と同様の機能を有する部分には図３と同一の符号を付してその説明を省略する。
【００７１】
図４に示すように本第３実施形態に係る電源装置１０Ｃは、上記第２実施形態に係る電源装置１０Ｂに比較して、温度検出手段を構成するサーミスタ８０が備えられていない点、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２の２つの出力電圧を出力するための２つの出力端子を備えている点、負荷側がスタンバイ状態のときに不要な出力を遮断するための外部オン／オフ信号の入力部を備えている点、及び該外部オン／オフ信号に応じてスナバ回路を切り替えるように構成されている点が異なっている。
【００７２】
すなわち、本第３実施形態に係る電源装置１０Ｃのトランス１２’には第２の２次巻線１２Ｂ’が備えられており、該２次巻線１２Ｂ’にはダイオード８８及びコンデンサ９０を含んで構成された整流平滑回路が接続されている。また、ダイオード８８のカソードは３端子レギュレータ９２の電圧入力端Ｖｉｎに接続されており、該３端子レギュレータ９２のグランド端子ＧＮＤはコンデンサ９０のダイオード８８が接続されていない側の端子に接続されており、更に３端子レギュレータ９２の電圧出力端Ｖｏｕｔ及びグランド端子ＧＮＤはコンデンサ９４を並列に介して出力電圧Ｖｏｕｔ２の出力端子とされている。
【００７３】
一方、上記外部オン／オフ信号の入力端子のうちのハイレベル側の端子は上記３端子レギュレータ９２のオン／オフ端子（ｏｎ／ｏｆｆ端子）に接続されており、更に上記外部オン／オフ信号の入力端子は抵抗９６及び抵抗９８を介して選択手段としてのフォトカプラ３６を構成する発光ダイオード３６Ａに接続されている。
【００７４】
すなわち、本第３実施形態に係る電源装置１０Ｃは、２つの出力を有しており、負荷側がスタンバイ状態のときに外部から入力された外部オン／オフ信号によって不要な出力（出力電圧Ｖｏｕｔ２の出力）を遮断しているものであり、該外部オン／オフ信号を共用して、スタンバイ時に適したスナバ回路を選択するものである。
【００７５】
次に、本第３実施形態に係る電源装置１０Ｃの作用について、各負荷領域毎に説明する。
【００７６】
スタンバイ時（軽負荷時）には、外部オン／オフ信号がローレベルとされているため、３端子レギュレータ９２が停止されて出力電圧Ｖｏｕｔ２は遮断されると共に、選択手段を構成しているフォトカプラ３６のフォトトランジスタ３６Ｂはオフとなり、よってツェナーダイオード４０及びダイオード４２によって構成されたＺＤスナバのみがスナバ回路として１次巻線１２Ａに接続された状態となる。
【００７７】
一方、スタンバイ時以外（ＲＵＮ中）では、外部オン／オフ信号がハイレベルとなり、３端子レギュレータ９２が動作することによって出力電圧Ｖｏｕｔ２が出力されると共に、フォトカプラ３６を構成しているフォトトランジスタ３６Ｂがオン状態となり、よってスナバ回路はＺＤスナバに対してコンデンサ８４及び抵抗８６によって構成されたＣＲスナバが並列に接続されたものとされる。
【００７８】
以上の動作をまとめると、次の表４に示すようになる。
【００７９】
【表４】
すなわち、本第３実施形態に係る電源装置では、軽負荷時にはＺＤスナバが適用された状態とされ、中容量負荷から大容量負荷までの領域ではＺＤスナバとＣＲスナバの並列回路で構成されたスナバ回路が適用された状態とされる。
【００８１】
以上詳細に説明したように、本第３実施形態に係る電源装置では、上記第２実施形態と同様の効果を奏することができると共に、外部オン／オフ信号をスナバ回路の切り替え信号として共用することによって、より確実に各負荷領域に適したスナバ回路を構成することができる。
【００８２】
〔第４実施形態〕
次に、本発明の第４実施形態について説明する。まず、図５を参照して、本第４実施形態に係る電源装置１０Ｄの構成について説明する。なお、図５における図１と同様の機能を有する部分には図１と同一の符号を付してその説明を省略する。
【００８３】
図５に示すように本第４実施形態に係る電源装置１０Ｄは、上記第１実施形態に係る電源装置１０Ａに比較して、トランジスタ１６に流れる電流を検出するためのカレントトランス２６、ツェナーダイオード３２等が備えられていない点、出力電圧Ｖｏｕｔ１を検出して該出力電圧Ｖｏｕｔ１に応じてスナバ回路を選択する点、及び制御回路２２によって上記出力電圧Ｖｏｕｔ１に応じてトランジスタ１６に入力するＰＷＭ信号のパルス幅を制御する点が異なっている。
【００８４】
すなわち、本第４実施形態に係る電源装置１０Ｄの電圧出力Ｖｏｕｔ１を出力する出力端子間には、分圧抵抗１００Ａ及び分圧抵抗１００Ｂによる直列回路が接続されていると共に、抵抗１０２と、フォトカプラ１０４を構成する発光ダイオード１０４Ａと、カレントトランス１０６の１次巻線と、シャントレギュレータ１０８とによる直列回路が接続されている。また、シャントレギュレータ１０８の制御端子には分圧抵抗１００Ａと分圧抵抗１００Ｂの接続点が接続されており、該接続点とシャントレギュレータ１０８のカソードとはコンデンサ１１０を介して接続されている。
【００８５】
一方、カレントトランス１０６の２次巻線はダイオード１１０、抵抗１１２、コンデンサ１１４、抵抗１１６、及び抵抗１１８を介してトランジスタ１２０のベースに接続されており、該トランジスタ１２０のコレクタは抵抗１２２を介して制御回路２２の電源端子Ｖｃｃに接続されると共に、フォトカプラ３６を構成する発光ダイオード３６Ａを介して接地されている。なお、トランジスタ１２０のエミッタは接地されている。
【００８６】
また、制御回路２２のフィードバック端子ＦＢとグランド端子ＧＮＤとの間には上記発光ダイオード１０４Ａと対をなすフォトトランジスタ１０４Ｂが接続されている。従って、制御回路２２のフィードバック端子ＦＢとグランド端子ＧＮＤとの間には発光ダイオード１０４Ａの発光光量に応じた電圧が印加されるため、制御回路２２は出力電圧Ｖｏｕｔ１のレベルを認知することができ、これに応じてトランジスタ１６に出力しているＰＷＭ信号のパルス幅を制御する。
【００８７】
次に、本第４実施形態に係る電源装置１０Ｄの作用について、各負荷領域毎に説明する。
【００８８】
軽負荷時には、出力電圧Ｖｏｕｔ１が上昇傾向となるので、シャントレギュレータ１０８に流れる電流量が増加する。該シャントレギュレータ１０８へ流れる電流が負荷検出手段としてのカレントトランス１０６によって検出され、検出された電流に応じた電圧によってトランジスタ１２０がオン状態とされ、これによって選択手段を構成しているフォトカプラ３６のフォトトランジスタ３６Ｂはオフ状態とされる。よって、トランス１２の１次巻線１２Ａに接続されているスナバ回路は切り離された状態とされる。
【００８９】
一方、軽負荷時以外の負荷領域では、シャントレギュレータ１０８に流れる電流量は軽負荷時に比較して少ないので、トランジスタ１２０はオフされる。よって、選択手段を構成しているフォトカプラ３６のフォトトランジスタ３６Ｂはオン状態とされ、トランス１２の１次巻線１２Ａに接続されているツェナーダイオード４０及びダイオード４２によって構成されたスナバ回路が動作する状態となる。
【００９０】
以上詳細に説明したように、本第４実施形態に係る電源装置では、軽負荷時にはスナバレスとしてスナバ回路による損失をなくし、中容量負荷時にはＺＤスナバによってスナバ回路を構成しているので、上記第１実施形態に係る電源装置と同様に、スナバ回路による損失を抑制することができる。
【００９１】
なお、本発明は上記各実施形態で示したスナバ回路の組み合せに限定されるものではなく、スナバレス、ＺＤスナバ、ＣＲスナバ、コンデンサのみのスナバ回路等の各種スナバ回路の組み合わせを採ることができる。
【００９２】
また、上記各実施形態では、本発明をフライバック回路方式を用いた電源装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、本発明は、スナバ（巻き線クランプ）回路を採用している電源回路であれば如何なる電源装置にも適用することができることは言うまでもない。
【００９３】
また、上記各実施形態では、本発明をトランスの１次巻線にスナバ回路を設ける回路に適用した場合について説明したが、本発明はこれに限定されるものではなく、トランスの２次巻線や制御巻線等の巻線部のサージ電圧の抑制が必要となる回路では、該２次巻線側や制御巻線側の回路に対して本発明を適用することもできる。この場合も、上記各実施形態と同様の効果を奏することができる。
【００９４】
また、上記各実施形態では、本発明の選択手段としてフォトカプラを適用した場合について説明したが、本発明はこれに限定されるものではなく、リレーやトランジスタ等の半導体素子を用いる等、スイッチ切り替えを行うことができるものであれば如何なるものでも適用することができる。
【００９５】
【発明の効果】
本発明によれば、予め備えられた１以上のスナバ回路を負荷に応じて選択してトランスの１次巻線と並列に接続しているので、負荷の状態に応じた最適なスナバ回路を構成することができ、この結果として各負荷領域におけるスナバ回路による損失を抑制することができる、という効果が得られる。
【図面の簡単な説明】
【図１】第１実施形態に係る電源装置の構成を示す回路図である。
【図２】第１実施形態に係る電源装置の効果の説明に供するグラフである。
【図３】第２実施形態に係る電源装置の構成を示す回路図である。
【図４】第３実施形態に係る電源装置の構成を示す回路図である。
【図５】第４実施形態に係る電源装置の構成を示す回路図である。
【図６】従来の電源装置の構成例を示す回路図である。
【図７】従来技術の問題点の説明に供する図であり、サージ電圧及びクランプ電圧の状態を示す波形図である。
【図８】従来技術の説明に供する図であり、従来のスナバ回路の構成例を示す回路図である。
【図９】負荷の状態等に応じてスナバ回路を構成する部品を切替える従来の技術の説明に供する回路図である。
【符号の説明】
１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ 電源装置
１２ トランス
１６ トランジスタ（スイッチング素子）
３２ ツェナーダイオード
３６ フォトカプラ（選択手段）
４０ ツェナーダイオード（スナバ回路）
４２ ダイオード（スナバ回路）
８０ サーミスタ
８４ コンデンサ（スナバ回路）
８６ 抵抗（スナバ回路）
９２ ３端子レギュレータ
１０８ シャントレギュレータ
Claims (3)
- 入力電圧が印加されるトランスの１次巻線に直列に接続されたスイッチング素子によりスイッチングし、前記トランスの２次巻線に出力を得る電源装置であって、
前記トランスの１次巻線と並列に接続される１以上のスナバ回路と、
前記スナバ回路の温度を検出する温度検出手段と、
前記温度検出手段によって検出された温度が所定範囲であるか否かに応じて前記スナバ回路の１つ又は複数個を選択して前記トランスの１次巻線と並列に接続する負荷選択手段と、
を備えたことを特徴とする電源装置。 - 入力電圧が印加されるトランスの１次巻線に直列に接続されたスイッチング素子によりスイッチングし、前記トランスの２次巻線に出力を得る電源装置であって、
前記トランスの１次巻線と並列に接続される１以上のスナバ回路と、
負荷に応じて外部から入力された信号に基づいて前記スナバ回路の１つ又は複数個を選択して前記トランスの１次巻線と並列に接続する選択手段と、
を備えたことを特徴とする電源装置。 - 前記１以上のスナバ回路が、ツェナーダイオードとフォトトランジスタとの直列回路を含んで構成される
ことを特徴とする請求項１又は請求項２記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26666599A JP3610838B2 (ja) | 1999-09-21 | 1999-09-21 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26666599A JP3610838B2 (ja) | 1999-09-21 | 1999-09-21 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001095255A JP2001095255A (ja) | 2001-04-06 |
| JP3610838B2 true JP3610838B2 (ja) | 2005-01-19 |
Family
ID=17433998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26666599A Expired - Fee Related JP3610838B2 (ja) | 1999-09-21 | 1999-09-21 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3610838B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5515997B2 (ja) * | 2010-04-09 | 2014-06-11 | 株式会社Ｉｈｉ | 電源監視制御装置 |
-
1999
- 1999-09-21 JP JP26666599A patent/JP3610838B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001095255A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0480575B1 (en) | Lossless snubber | |
| JP4752484B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US11831245B2 (en) | Switching control device, driving device, isolated DC-DC converter, AC-DC converter, power adapter, and electric appliance | |
| JP6471550B2 (ja) | スナバ回路 | |
| US20060209581A1 (en) | Terminal for multiple functions in a power supply | |
| US6711039B2 (en) | Method and apparatus for controlling synchronous rectifiers of a power converter | |
| US7161783B2 (en) | Overcurrent protection circuit for switching power supply | |
| US4597026A (en) | Inverter variable dead time for X-ray generator | |
| EP2816547A1 (en) | Adaptive RCD snubber and method for switching converter | |
| JP2009153234A (ja) | スイッチング電源装置 | |
| JP5228886B2 (ja) | スナバ回路 | |
| KR20140069147A (ko) | 보호 기능이 구비된 스위칭 전원 회로 | |
| JP5137121B2 (ja) | スイッチング電源装置 | |
| JP5126967B2 (ja) | スイッチング電源装置 | |
| JP2002153054A (ja) | スイッチング電源回路 | |
| US4589051A (en) | Second breakdown protection circuit for X-ray generator inverter | |
| JP2019017231A (ja) | 電子機器 | |
| JP6459599B2 (ja) | スイッチング電源装置 | |
| JP4796133B2 (ja) | 電源装置 | |
| JP3610838B2 (ja) | 電源装置 | |
| EP0146853A2 (en) | Inverter driver for X-Ray generator | |
| KR20200015380A (ko) | 전원 회로 | |
| JP2919182B2 (ja) | スイッチングレギュレータ制御回路 | |
| US11309788B2 (en) | Semiconductor drive device and power conversion apparatus | |
| EP0146855A2 (en) | Shoot-Thru protection for X-Ray Generator Inverter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041011 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |