JP2002272107A - Ｄｃ／ｄｃコンバータ - Google Patents
Ｄｃ／ｄｃコンバータInfo
- Publication number
- JP2002272107A JP2002272107A JP2001070127A JP2001070127A JP2002272107A JP 2002272107 A JP2002272107 A JP 2002272107A JP 2001070127 A JP2001070127 A JP 2001070127A JP 2001070127 A JP2001070127 A JP 2001070127A JP 2002272107 A JP2002272107 A JP 2002272107A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- transformer
- zener diode
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 簡単な回路構成によりスイッチング素子のオ
フ時におけるトランスのリセット電圧の上昇を効果的に
する。 【解決手段】 スイッチング素子２のオフ時に、スイッ
チング素子２の両端間電圧がツェナーダイオード21の動
作電圧に達すると、ツェナーダイオード21が導通してリ
セット電圧はそれ以上上昇しなくなる。そのため、スイ
ッチング素子２のオン時間が広がっても、スイッチング
素子２の両端間電圧は常にツェナーダイオード21の動作
電圧でクランプされる。したがって、既存の回路構成に
ツエナーダイオード21を付加しただけの簡単な構成であ
りながら、スイッチング素子２のオフ時におけるトラン
ス１のリセット電圧の上昇を効果的に抑制できる。
フ時におけるトランスのリセット電圧の上昇を効果的に
する。 【解決手段】 スイッチング素子２のオフ時に、スイッ
チング素子２の両端間電圧がツェナーダイオード21の動
作電圧に達すると、ツェナーダイオード21が導通してリ
セット電圧はそれ以上上昇しなくなる。そのため、スイ
ッチング素子２のオン時間が広がっても、スイッチング
素子２の両端間電圧は常にツェナーダイオード21の動作
電圧でクランプされる。したがって、既存の回路構成に
ツエナーダイオード21を付加しただけの簡単な構成であ
りながら、スイッチング素子２のオフ時におけるトラン
ス１のリセット電圧の上昇を効果的に抑制できる。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング素子
のオフ時にトランスの一次巻線に発生するフライバック
電圧（リセット電圧）を抑制するＤＣ／ＤＣコンバータ
に関する。
のオフ時にトランスの一次巻線に発生するフライバック
電圧（リセット電圧）を抑制するＤＣ／ＤＣコンバータ
に関する。
【０００２】
【発明が解決しようとする課題】図４は、一般的なフォ
ワード方式の絶縁型ＤＣ／ＤＣコンバータにおける回路
図を示している。同図において、１は一次側と二次側と
を絶縁するトランス、２は例えばＭＯＳ型ＦＥＴで構成
されるスイッチング素子であり、トランス１の一次巻線
１Ａとスイッチング素子２との直列回路が、直流入力電
圧Ｖｉを供給する直流電源３の両端間に接続される。ま
た、トランス１の二次巻線１Ｂには、整流ダイオード
５，転流ダイオード６，チョークコイル７および平滑コ
ンデンサ８からなる整流平滑回路９が接続され、スイッ
チング素子２のスイッチングに伴ないトランス１の二次
巻線１Ｂに誘起した電圧を整流平滑し、平滑コンデンサ
８の両端間に接続した出力端子10，11より直流出力電圧
Ｖｏを得るようにしている。そして、この回路例では、
スイッチング素子２をオンすると、トランス１の二次巻
線１Ｂのドット側端子に整極性の電圧が誘起されるの
で、整流ダイオード５がオンし、転流ダイオード６がオ
フする。これにより、整流ダイオード５を介してチョー
クコイル７ひいては出力端子10，11間の負荷（図示せ
ず）にエネルギーが供給される。一方、スイッチング素
子２がオフすると、今度は二次巻線１Ｂの非ドット側端
子に整極性の電圧が誘起され、整流ダイオード５がオフ
し、転流ダイオード６がオンする。従って、この場合は
それまでチョークコイル７に蓄えられたエネルギーが、
出力端子10，11間の負荷に供給されるようになってい
る。
ワード方式の絶縁型ＤＣ／ＤＣコンバータにおける回路
図を示している。同図において、１は一次側と二次側と
を絶縁するトランス、２は例えばＭＯＳ型ＦＥＴで構成
されるスイッチング素子であり、トランス１の一次巻線
１Ａとスイッチング素子２との直列回路が、直流入力電
圧Ｖｉを供給する直流電源３の両端間に接続される。ま
た、トランス１の二次巻線１Ｂには、整流ダイオード
５，転流ダイオード６，チョークコイル７および平滑コ
ンデンサ８からなる整流平滑回路９が接続され、スイッ
チング素子２のスイッチングに伴ないトランス１の二次
巻線１Ｂに誘起した電圧を整流平滑し、平滑コンデンサ
８の両端間に接続した出力端子10，11より直流出力電圧
Ｖｏを得るようにしている。そして、この回路例では、
スイッチング素子２をオンすると、トランス１の二次巻
線１Ｂのドット側端子に整極性の電圧が誘起されるの
で、整流ダイオード５がオンし、転流ダイオード６がオ
フする。これにより、整流ダイオード５を介してチョー
クコイル７ひいては出力端子10，11間の負荷（図示せ
ず）にエネルギーが供給される。一方、スイッチング素
子２がオフすると、今度は二次巻線１Ｂの非ドット側端
子に整極性の電圧が誘起され、整流ダイオード５がオフ
し、転流ダイオード６がオンする。従って、この場合は
それまでチョークコイル７に蓄えられたエネルギーが、
出力端子10，11間の負荷に供給されるようになってい
る。
【０００３】12はこの直流出力電圧Ｖｏを監視し、内蔵
する基準電圧との差異に応じた誤差増幅信号をＰＷＭ
（パルス幅変調）制御回路13に供給する出力電圧監視増
幅回路であり、直流出力電圧Ｖｏの変動に応じてスイッ
チング素子２のゲートに供給する駆動信号のパルス導通
幅を可変することにより、直流出力電圧Ｖｏの安定化を
図っている。
する基準電圧との差異に応じた誤差増幅信号をＰＷＭ
（パルス幅変調）制御回路13に供給する出力電圧監視増
幅回路であり、直流出力電圧Ｖｏの変動に応じてスイッ
チング素子２のゲートに供給する駆動信号のパルス導通
幅を可変することにより、直流出力電圧Ｖｏの安定化を
図っている。
【０００４】図５は、図４の回路におけるスイッチング
素子２のドレイン−ソース間電圧Ｖdsと、整流ダイオー
ド５のアノードを基準としたカソード電圧Ｖrとを示し
たものである。同図において、スイッチング素子２がオ
ンの期間中（Ｔon）は、トランス１の一次巻線１Ａに直
流入力電圧Ｖｉが印加され、スイッチング素子２の両端
間電圧、すなわちドレイン−ソース間電圧Ｖdsがゼロに
なると共に、トランス１の二次巻線１Ｂのドット側端子
に誘起された電圧により、整流ダイオード５の両端間電
圧Ｖｒもゼロになる（但し、ここでは整流ダイオード５
の順方向電圧降下分を無視して考える）。
素子２のドレイン−ソース間電圧Ｖdsと、整流ダイオー
ド５のアノードを基準としたカソード電圧Ｖrとを示し
たものである。同図において、スイッチング素子２がオ
ンの期間中（Ｔon）は、トランス１の一次巻線１Ａに直
流入力電圧Ｖｉが印加され、スイッチング素子２の両端
間電圧、すなわちドレイン−ソース間電圧Ｖdsがゼロに
なると共に、トランス１の二次巻線１Ｂのドット側端子
に誘起された電圧により、整流ダイオード５の両端間電
圧Ｖｒもゼロになる（但し、ここでは整流ダイオード５
の順方向電圧降下分を無視して考える）。
【０００５】一方、スイッチング素子２のオフ期間中
（Ｔoff）では、トランス１の一次巻線１Ａを流れる慣
性電流により、この一次巻線１Ａの両端間にリセット電
圧が生じ、スイッチング素子２のドレイン−ソース間電
圧Ｖdsは、直流電源３からの直流入力電圧Ｖｉに加え
て、一次巻線１Ａのリセット電圧が重畳される（図５に
示すＳ１の領域）。このとき、トランス１の二次巻線１
Ｂにも、一次巻線１との巻数比に比例した電圧が非ドッ
ト側端子に誘起されるので、整流ダイオード５はオフす
る一方で、転流ダイオード６はオンし、整流ダイオード
５の両端間には二次巻線１Ｂに発生する電圧がそのまま
印加される（但し、ここでは転流ダイオード６の順方向
電圧降下分を無視して考える）。やがて、トランス１の
コアがリセットされると一次巻線１Ａにはリセット電圧
は発生しなくなり、スイッチング素子２のドレイン−ソ
ース間電圧Ｖdsは直流入力電圧Ｖｉに等しくなると共
に、整流ダイオード５の両端間電圧Ｖｒもゼロになる。
（Ｔoff）では、トランス１の一次巻線１Ａを流れる慣
性電流により、この一次巻線１Ａの両端間にリセット電
圧が生じ、スイッチング素子２のドレイン−ソース間電
圧Ｖdsは、直流電源３からの直流入力電圧Ｖｉに加え
て、一次巻線１Ａのリセット電圧が重畳される（図５に
示すＳ１の領域）。このとき、トランス１の二次巻線１
Ｂにも、一次巻線１との巻数比に比例した電圧が非ドッ
ト側端子に誘起されるので、整流ダイオード５はオフす
る一方で、転流ダイオード６はオンし、整流ダイオード
５の両端間には二次巻線１Ｂに発生する電圧がそのまま
印加される（但し、ここでは転流ダイオード６の順方向
電圧降下分を無視して考える）。やがて、トランス１の
コアがリセットされると一次巻線１Ａにはリセット電圧
は発生しなくなり、スイッチング素子２のドレイン−ソ
ース間電圧Ｖdsは直流入力電圧Ｖｉに等しくなると共
に、整流ダイオード５の両端間電圧Ｖｒもゼロになる。
【０００６】こうして、スイッチング素子２をオン・オ
フするのに伴ない、トランス１のコアを通る磁束が増加
（セット）と減少（リセット）を繰り返すが、トランス
１が完全にリセットされず飽和するのを防止するため
に、スイッチング素子２のオフ期間中における電圧時間
積Ｓ１と、スイッチング素子２のオン期間中における電
圧時間積Ｓ２が等しくなるように、直流入力電圧Ｖｉや
スイッチング素子２のデューティーなどの可変範囲が設
定される。しかし、出力の急変などによりスイッチング
素子２のオン時間が広がると、前述のようにＳ１＝Ｓ２
なる関係が保たれているので、スイッチング素子２のオ
フ時におけるトランス１のリセット電圧がその分だけ上
昇し、図５の一点鎖線に示すように、スイッチング素子
２のドレイン−ソース間電圧Ｖdsや整流ダイオード５の
両端間電圧Ｖｒのピーク値が上昇する。このため、スイ
ッチング素子２や整流ダイオード５は、こうしたリセッ
ト電圧の上昇時においても耐えるような、特性の劣る高
耐圧の素子を使わざるを得なかった。
フするのに伴ない、トランス１のコアを通る磁束が増加
（セット）と減少（リセット）を繰り返すが、トランス
１が完全にリセットされず飽和するのを防止するため
に、スイッチング素子２のオフ期間中における電圧時間
積Ｓ１と、スイッチング素子２のオン期間中における電
圧時間積Ｓ２が等しくなるように、直流入力電圧Ｖｉや
スイッチング素子２のデューティーなどの可変範囲が設
定される。しかし、出力の急変などによりスイッチング
素子２のオン時間が広がると、前述のようにＳ１＝Ｓ２
なる関係が保たれているので、スイッチング素子２のオ
フ時におけるトランス１のリセット電圧がその分だけ上
昇し、図５の一点鎖線に示すように、スイッチング素子
２のドレイン−ソース間電圧Ｖdsや整流ダイオード５の
両端間電圧Ｖｒのピーク値が上昇する。このため、スイ
ッチング素子２や整流ダイオード５は、こうしたリセッ
ト電圧の上昇時においても耐えるような、特性の劣る高
耐圧の素子を使わざるを得なかった。
【０００７】そこで本発明は上記問題点に鑑み、簡単な
回路構成によりスイッチング素子のオフ時におけるトラ
ンスのリセット電圧の上昇を効果的に抑制できるＤＣ／
ＤＣコンバータを提供することをその目的とする。
回路構成によりスイッチング素子のオフ時におけるトラ
ンスのリセット電圧の上昇を効果的に抑制できるＤＣ／
ＤＣコンバータを提供することをその目的とする。
【０００８】
【課題を解決するための手段】本発明の請求項１におけ
るＤＣ／ＤＣコンバータは、トランスの一次巻線とスイ
ッチング素子との直列回路を直流電源に接続し、前記ス
イッチング素子のスイッチングに伴ない前記トランスの
二次巻線に誘起した電圧を整流平滑回路により整流平滑
するＤＣ／ＤＣコンバータにおいて、前記スイッチング
素子の両端間にツェナーダイオードを逆並列接続したも
のである。
るＤＣ／ＤＣコンバータは、トランスの一次巻線とスイ
ッチング素子との直列回路を直流電源に接続し、前記ス
イッチング素子のスイッチングに伴ない前記トランスの
二次巻線に誘起した電圧を整流平滑回路により整流平滑
するＤＣ／ＤＣコンバータにおいて、前記スイッチング
素子の両端間にツェナーダイオードを逆並列接続したも
のである。
【０００９】このようにすると、スイッチング素子のオ
フ時において、スイッチング素子の両端間には直流電源
の入力電圧にトランスの一次巻線に発生するリセット電
圧を加えたものが印加されるが、このスイッチング素子
の両端間電圧がツェナ−ダイオードの動作電圧に達する
と、ツェナーダイオードが導通してリセット電圧はそれ
以上上昇しなくなる。そのため、出力の急変などにより
スイッチング素子のオン時間が広がっても、スイッチン
グ素子のオフ時における両端間電圧は、常にツェナーダ
イオードの動作電圧でクランプされる。したがって、既
存の回路構成にツエナーダイオードを付加しただけの簡
単な構成でありながら、スイッチング素子のオフ時にお
けるトランスのリセット電圧の上昇を効果的に抑制で
き、特性に優れた低耐圧の素子をスイッチング素子とし
て使用することが可能になる。
フ時において、スイッチング素子の両端間には直流電源
の入力電圧にトランスの一次巻線に発生するリセット電
圧を加えたものが印加されるが、このスイッチング素子
の両端間電圧がツェナ−ダイオードの動作電圧に達する
と、ツェナーダイオードが導通してリセット電圧はそれ
以上上昇しなくなる。そのため、出力の急変などにより
スイッチング素子のオン時間が広がっても、スイッチン
グ素子のオフ時における両端間電圧は、常にツェナーダ
イオードの動作電圧でクランプされる。したがって、既
存の回路構成にツエナーダイオードを付加しただけの簡
単な構成でありながら、スイッチング素子のオフ時にお
けるトランスのリセット電圧の上昇を効果的に抑制で
き、特性に優れた低耐圧の素子をスイッチング素子とし
て使用することが可能になる。
【００１０】本発明の請求項２におけるＤＣ／ＤＣコン
バータは、トランスの一次巻線とスイッチング素子との
直列回路を直流電源に接続し、前記スイッチング素子の
スイッチングに伴ない前記トランスの二次巻線に誘起し
た電圧を整流平滑回路により整流平滑するＤＣ／ＤＣコ
ンバータにおいて、前記スイッチング素子がオンのとき
に導通する前記整流平滑回路の整流素子に、ツェナーダ
イオードを並列接続したものである。
バータは、トランスの一次巻線とスイッチング素子との
直列回路を直流電源に接続し、前記スイッチング素子の
スイッチングに伴ない前記トランスの二次巻線に誘起し
た電圧を整流平滑回路により整流平滑するＤＣ／ＤＣコ
ンバータにおいて、前記スイッチング素子がオンのとき
に導通する前記整流平滑回路の整流素子に、ツェナーダ
イオードを並列接続したものである。
【００１１】このようにすると、スイッチング素子のオ
フ時において、スイッチング素子の両端間には直流電源
の入力電圧にトランスの一次巻線に発生するリセット電
圧を加えたものが印加されると共に、トランスの二次巻
線には一次巻線との巻数比に応じた電圧が発生する。し
かし、整流素子の両端間電圧がツェナーダイオードの動
作電圧に達すると、ツェナーダイオードが導通してトラ
ンスのリセット電圧ひいてはスイッチング素子の両端間
電圧は、それ以上上昇しなくなる。そのため、出力の急
変などによりスイッチング素子のオン時間が広がって
も、スイッチング素子のオフ時におけるスイッチング素
子および整流素子の両端間電圧は、常にツェナーダイオ
ードが導通した時点でクランプされる。したがって、既
存の回路構成にツエナーダイオードを付加しただけの簡
単な構成でありながら、スイッチング素子のオフ時にお
けるトランスのリセット電圧の上昇を効果的に抑制で
き、特性に優れた低耐圧の素子をスイッチング素子や整
流素子として使用することが可能になる。
フ時において、スイッチング素子の両端間には直流電源
の入力電圧にトランスの一次巻線に発生するリセット電
圧を加えたものが印加されると共に、トランスの二次巻
線には一次巻線との巻数比に応じた電圧が発生する。し
かし、整流素子の両端間電圧がツェナーダイオードの動
作電圧に達すると、ツェナーダイオードが導通してトラ
ンスのリセット電圧ひいてはスイッチング素子の両端間
電圧は、それ以上上昇しなくなる。そのため、出力の急
変などによりスイッチング素子のオン時間が広がって
も、スイッチング素子のオフ時におけるスイッチング素
子および整流素子の両端間電圧は、常にツェナーダイオ
ードが導通した時点でクランプされる。したがって、既
存の回路構成にツエナーダイオードを付加しただけの簡
単な構成でありながら、スイッチング素子のオフ時にお
けるトランスのリセット電圧の上昇を効果的に抑制で
き、特性に優れた低耐圧の素子をスイッチング素子や整
流素子として使用することが可能になる。
【００１２】
【発明の実施形態】以下、本発明における好ましい各実
施例について、添付図面を参照して詳細に説明する。な
お、これらの実施例において、前記従来例で示した図４
と同一部分には同一符号を付し、その共通する箇所の詳
細な説明は重複するため省略する。
施例について、添付図面を参照して詳細に説明する。な
お、これらの実施例において、前記従来例で示した図４
と同一部分には同一符号を付し、その共通する箇所の詳
細な説明は重複するため省略する。
【００１３】図１は、本発明の第１実施例を示す好まし
いＤＣ／ＤＣコンバータの回路図である。同図におい
て、21はスイッチング素子２の両端間、すなわちスイッ
チング素子１のドレイン・ソース間に逆並列接続された
定電圧特性を有するツェナーダイオードである。ここで
のツェナーダイオード21の動作電圧（ツェナー電圧）Ｖ
ｚは、スイッチング素子２のドレイン・ソース間耐圧よ
りも低いものを選定しており、アノードがスイッチング
素子２のソースに接続されると共に、カソードがスイッ
チング素子２のドレインに接続される。その他の構成
は、図４に示す従来例と同一である。
いＤＣ／ＤＣコンバータの回路図である。同図におい
て、21はスイッチング素子２の両端間、すなわちスイッ
チング素子１のドレイン・ソース間に逆並列接続された
定電圧特性を有するツェナーダイオードである。ここで
のツェナーダイオード21の動作電圧（ツェナー電圧）Ｖ
ｚは、スイッチング素子２のドレイン・ソース間耐圧よ
りも低いものを選定しており、アノードがスイッチング
素子２のソースに接続されると共に、カソードがスイッ
チング素子２のドレインに接続される。その他の構成
は、図４に示す従来例と同一である。
【００１４】次に、上記構成における動作を、図２の波
形図を参照しつつ説明する。なお、図２において、上段
はスイッチング素子２のドレイン−ソース間電圧Ｖds
で、下段は整流ダイオード５のアノードを基準としたカ
ソード電圧（両端間電圧）Ｖrである。また、ここでは
理解を容易にするために、整流ダイオード５および転流
ダイオード６の順方向電圧降下をいずれも無視して考え
る。
形図を参照しつつ説明する。なお、図２において、上段
はスイッチング素子２のドレイン−ソース間電圧Ｖds
で、下段は整流ダイオード５のアノードを基準としたカ
ソード電圧（両端間電圧）Ｖrである。また、ここでは
理解を容易にするために、整流ダイオード５および転流
ダイオード６の順方向電圧降下をいずれも無視して考え
る。
【００１５】スイッチング素子２のオン期間中（Ｔon）
は、トランス１の一次巻線１Ａに直流入力電圧Ｖｉが印
加され、スイッチング素子２のドレイン−ソース間電圧
Ｖdsがゼロになる。また、トランス１の二次巻線１Ｂに
はドット側端子に正極性の電圧が誘起されるので、整流
平滑回路９を構成する整流ダイオード５がオンする一方
で、転流ダイオード６がオフする。したがって、整流ダ
イオード５の両端間電圧Ｖｒも同様にゼロになる。
は、トランス１の一次巻線１Ａに直流入力電圧Ｖｉが印
加され、スイッチング素子２のドレイン−ソース間電圧
Ｖdsがゼロになる。また、トランス１の二次巻線１Ｂに
はドット側端子に正極性の電圧が誘起されるので、整流
平滑回路９を構成する整流ダイオード５がオンする一方
で、転流ダイオード６がオフする。したがって、整流ダ
イオード５の両端間電圧Ｖｒも同様にゼロになる。
【００１６】一方、スイッチング素子２のオフ期間中
（Ｔoff）は、トランス１の一次巻線１Ａを流れる慣性
電流により、この一次巻線１Ａの両端間にリセット電圧
が生じ、スイッチング素子２のドレイン−ソース間電圧
Ｖdsは、直流電源３からの直流入力電圧Ｖｉと一次巻線
１Ａのリセット電圧とを加えたものが印加される。しか
し、スイッチング素子２のドレイン−ソース間電圧Ｖds
がツェナーダイオード21の動作電圧Ｖｚに達すると、ツ
ェナーダイオード21が導通してそこで電圧がクランプさ
れる。このとき、トランス１の二次巻線１Ｂには、一次
巻線１との巻数比に比例した電圧が非ドット側端子に誘
起され、整流ダイオード５はオフする一方で、転流ダイ
オード６はオンするが、二次巻線１Ｂに発生する電圧ひ
いては整流ダイオード５の両端間電圧Ｖｒも、前記ツエ
ナーダイオード21が導通した時点でクランプされる。し
たがって、出力の急変などによりスイッチング素子２の
オン時間が広がっても、スイッチング素子２の両端間に
はツェナーダイオード21の動作電圧Ｖｚ以上の電圧は印
加されず、また整流ダイオード５の両端間電圧Ｖｒもツ
ェナーダイオード21により一定値にクランプされる。
（Ｔoff）は、トランス１の一次巻線１Ａを流れる慣性
電流により、この一次巻線１Ａの両端間にリセット電圧
が生じ、スイッチング素子２のドレイン−ソース間電圧
Ｖdsは、直流電源３からの直流入力電圧Ｖｉと一次巻線
１Ａのリセット電圧とを加えたものが印加される。しか
し、スイッチング素子２のドレイン−ソース間電圧Ｖds
がツェナーダイオード21の動作電圧Ｖｚに達すると、ツ
ェナーダイオード21が導通してそこで電圧がクランプさ
れる。このとき、トランス１の二次巻線１Ｂには、一次
巻線１との巻数比に比例した電圧が非ドット側端子に誘
起され、整流ダイオード５はオフする一方で、転流ダイ
オード６はオンするが、二次巻線１Ｂに発生する電圧ひ
いては整流ダイオード５の両端間電圧Ｖｒも、前記ツエ
ナーダイオード21が導通した時点でクランプされる。し
たがって、出力の急変などによりスイッチング素子２の
オン時間が広がっても、スイッチング素子２の両端間に
はツェナーダイオード21の動作電圧Ｖｚ以上の電圧は印
加されず、また整流ダイオード５の両端間電圧Ｖｒもツ
ェナーダイオード21により一定値にクランプされる。
【００１７】やがて、トランス１のコアがリセットされ
ると一次巻線１Ａにはリセット電圧は発生しなくなり、
スイッチング素子２のドレイン−ソース間電圧Ｖdsは直
流入力電圧Ｖｉに等しくなると共に、整流ダイオード５
の両端間電圧Ｖｒもゼロになる。そしてこの場合も、ス
イッチング素子２のオフ期間中における電圧時間積Ｓ１
と、スイッチング素子２のオン期間中における電圧時間
積Ｓ２が等しくなるように、直流入力電圧Ｖｉやスイッ
チング素子２のデューティーなどの可変範囲が設定され
る。
ると一次巻線１Ａにはリセット電圧は発生しなくなり、
スイッチング素子２のドレイン−ソース間電圧Ｖdsは直
流入力電圧Ｖｉに等しくなると共に、整流ダイオード５
の両端間電圧Ｖｒもゼロになる。そしてこの場合も、ス
イッチング素子２のオフ期間中における電圧時間積Ｓ１
と、スイッチング素子２のオン期間中における電圧時間
積Ｓ２が等しくなるように、直流入力電圧Ｖｉやスイッ
チング素子２のデューティーなどの可変範囲が設定され
る。
【００１８】以上のように本実施例によれば、トランス
１の一次巻線１Ａとスイッチング素子２との直列回路を
直流電源３に接続し、スイッチング素子２のスイッチン
グに伴ないトランス１の二次巻線１Ｂに誘起した電圧を
整流平滑回路９により整流平滑するＤＣ／ＤＣコンバー
タにおいて、スイッチング素子２の両端間にツェナーダ
イオードを逆並列接続している。
１の一次巻線１Ａとスイッチング素子２との直列回路を
直流電源３に接続し、スイッチング素子２のスイッチン
グに伴ないトランス１の二次巻線１Ｂに誘起した電圧を
整流平滑回路９により整流平滑するＤＣ／ＤＣコンバー
タにおいて、スイッチング素子２の両端間にツェナーダ
イオードを逆並列接続している。
【００１９】この場合、スイッチング素子２のオフ時
（Ｔoff）において、スイッチング素子２の両端間には
直流電源３の直流入力電圧Ｖｉにトランス１の一次巻線
１Ａに発生するリセット電圧を加えたものが印加される
が、このスイッチング素子２の両端間電圧（ドレイン−
ソース間電圧Ｖds）がツェナ−ダイオード21の動作電圧
Ｖｚに達すると、ツェナーダイオード21が導通してリセ
ット電圧はそれ以上上昇しなくなる。そのため、出力の
急変などによりスイッチング素子２のオン時間が広がっ
ても、スイッチング素子２のオフ時における両端間電圧
は、常にツェナーダイオード21の動作電圧Ｖｚでクラン
プされる。したがって、既存の回路構成にツエナーダイ
オード21を付加しただけの簡単な構成でありながら、ス
イッチング素子２のオフ時におけるトランス１のリセッ
ト電圧の上昇を効果的に抑制でき、特性に優れた低耐圧
の素子をスイッチング素子２として使用することが可能
になる。
（Ｔoff）において、スイッチング素子２の両端間には
直流電源３の直流入力電圧Ｖｉにトランス１の一次巻線
１Ａに発生するリセット電圧を加えたものが印加される
が、このスイッチング素子２の両端間電圧（ドレイン−
ソース間電圧Ｖds）がツェナ−ダイオード21の動作電圧
Ｖｚに達すると、ツェナーダイオード21が導通してリセ
ット電圧はそれ以上上昇しなくなる。そのため、出力の
急変などによりスイッチング素子２のオン時間が広がっ
ても、スイッチング素子２のオフ時における両端間電圧
は、常にツェナーダイオード21の動作電圧Ｖｚでクラン
プされる。したがって、既存の回路構成にツエナーダイ
オード21を付加しただけの簡単な構成でありながら、ス
イッチング素子２のオフ時におけるトランス１のリセッ
ト電圧の上昇を効果的に抑制でき、特性に優れた低耐圧
の素子をスイッチング素子２として使用することが可能
になる。
【００２０】また、トランス１の二次巻線１Ｂに発生す
る電圧も、ツエナーダイオード21が導通するとそれ以上
上昇しなくなるので、特にフォワード方式のＤＣ／ＤＣ
コンバータの場合においては、スイッチング素子２がオ
ンのときに導通する整流平滑回路９の整流ダイオード５
の両端間電圧Ｖｒが、ツエナーダイオード21の導通によ
り一定値にクランプされる。したがって、スイッチング
素子２のみならず整流素子である整流ダイオード５につ
いても、従来に比べてより低耐圧の素子を使用すること
が可能となる。
る電圧も、ツエナーダイオード21が導通するとそれ以上
上昇しなくなるので、特にフォワード方式のＤＣ／ＤＣ
コンバータの場合においては、スイッチング素子２がオ
ンのときに導通する整流平滑回路９の整流ダイオード５
の両端間電圧Ｖｒが、ツエナーダイオード21の導通によ
り一定値にクランプされる。したがって、スイッチング
素子２のみならず整流素子である整流ダイオード５につ
いても、従来に比べてより低耐圧の素子を使用すること
が可能となる。
【００２１】次に、本発明の第２実施例を図３の回路図
に基づき説明する。ここでは、定電圧特性を有するツエ
ナーダイオード21が、スイッチング素子２の両端間では
なく、整流平滑回路９を構成する整流ダイオード５の両
端間に順方向並列接続される。ツェナーダイオード21の
動作電圧（ツェナー電圧）Ｖｚは、整流ダイオード５の
逆方向耐圧よりも低いものを選定しており、ツエナーダ
イオード21と整流ダイオード５のアノードどうし、およ
びカソードどうしがそれぞれ接続される。その他の構成
は、図１に示す回路図と同一である。
に基づき説明する。ここでは、定電圧特性を有するツエ
ナーダイオード21が、スイッチング素子２の両端間では
なく、整流平滑回路９を構成する整流ダイオード５の両
端間に順方向並列接続される。ツェナーダイオード21の
動作電圧（ツェナー電圧）Ｖｚは、整流ダイオード５の
逆方向耐圧よりも低いものを選定しており、ツエナーダ
イオード21と整流ダイオード５のアノードどうし、およ
びカソードどうしがそれぞれ接続される。その他の構成
は、図１に示す回路図と同一である。
【００２２】次に、上記構成に付きその作用を説明する
と、スイッチング素子２のオン期間中（Ｔon）の動作
は、上記従来例や第１実施例と共通しているが、スイッ
チング素子２がオフ期間（Ｔoff）になると、トランス
１は一次巻線１Ａの両端間にリセット電圧が生じ、スイ
ッチング素子２のドレイン−ソース間電圧Ｖdsは、直流
電源３からの直流入力電圧Ｖｉと一次巻線１Ａのリセッ
ト電圧とを加えたものが印加されると共に、トランス１
の二次巻線１Ｂには一次巻線１Ａとの巻数比に応じた電
圧が、非ドット側端子を正極性として発生し、整流ダイ
オード５はオフする一方で、転流ダイオード６はオンす
る。しかし、整流ダイオード５の両端間電圧Ｖｒがツェ
ナーダイオード21の動作電圧Ｖｚに達すると、ツェナー
ダイオード21が導通してそこで電圧がクランプされる。
また、スイッチング素子２のドレイン−ソース間電圧Ｖ
dsも、トランス１のリセット電圧がクランプされるのに
伴なって、それ以上上昇しなくなる。したがって、出力
の急変などによりスイッチング素子２のオン時間が広が
っても、整流ダイオード５の両端間にはツェナーダイオ
ード21の動作電圧Ｖｚ以上の電圧は印加されず、またス
イッチング素子２のドレイン−ソース間電圧Ｖdsもツェ
ナーダイオード21により一定値にクランプされる。
と、スイッチング素子２のオン期間中（Ｔon）の動作
は、上記従来例や第１実施例と共通しているが、スイッ
チング素子２がオフ期間（Ｔoff）になると、トランス
１は一次巻線１Ａの両端間にリセット電圧が生じ、スイ
ッチング素子２のドレイン−ソース間電圧Ｖdsは、直流
電源３からの直流入力電圧Ｖｉと一次巻線１Ａのリセッ
ト電圧とを加えたものが印加されると共に、トランス１
の二次巻線１Ｂには一次巻線１Ａとの巻数比に応じた電
圧が、非ドット側端子を正極性として発生し、整流ダイ
オード５はオフする一方で、転流ダイオード６はオンす
る。しかし、整流ダイオード５の両端間電圧Ｖｒがツェ
ナーダイオード21の動作電圧Ｖｚに達すると、ツェナー
ダイオード21が導通してそこで電圧がクランプされる。
また、スイッチング素子２のドレイン−ソース間電圧Ｖ
dsも、トランス１のリセット電圧がクランプされるのに
伴なって、それ以上上昇しなくなる。したがって、出力
の急変などによりスイッチング素子２のオン時間が広が
っても、整流ダイオード５の両端間にはツェナーダイオ
ード21の動作電圧Ｖｚ以上の電圧は印加されず、またス
イッチング素子２のドレイン−ソース間電圧Ｖdsもツェ
ナーダイオード21により一定値にクランプされる。
【００２３】やがて、トランス１のコアがリセットされ
ると一次巻線１Ａにはリセット電圧は発生しなくなり、
スイッチング素子２のドレイン−ソース間電圧Ｖdsは直
流入力電圧Ｖｉに等しくなると共に、整流ダイオード５
の両端間電圧Ｖｒもゼロになる。そしてこの場合も、ス
イッチング素子２のオフ期間中における電圧時間積Ｓ１
と、スイッチング素子２のオン期間中における電圧時間
積Ｓ２が等しくなるように、直流入力電圧Ｖｉやスイッ
チング素子２のデューティーなどの可変範囲が設定され
る。
ると一次巻線１Ａにはリセット電圧は発生しなくなり、
スイッチング素子２のドレイン−ソース間電圧Ｖdsは直
流入力電圧Ｖｉに等しくなると共に、整流ダイオード５
の両端間電圧Ｖｒもゼロになる。そしてこの場合も、ス
イッチング素子２のオフ期間中における電圧時間積Ｓ１
と、スイッチング素子２のオン期間中における電圧時間
積Ｓ２が等しくなるように、直流入力電圧Ｖｉやスイッ
チング素子２のデューティーなどの可変範囲が設定され
る。
【００２４】このように本実施例では、トランス１の一
次巻線１Ａとスイッチング素子２との直列回路を直流電
源３に接続し、スイッチング素子２のスイッチングに伴
ないトランス１の二次巻線１Ｂに誘起した電圧を整流平
滑回路９により整流平滑するＤＣ／ＤＣコンバータにお
いて、スイッチング素子２がオンのときに導通する整流
平滑回路９の整流素子である整流ダイオード５に、ツェ
ナーダイオード21を並列接続している。
次巻線１Ａとスイッチング素子２との直列回路を直流電
源３に接続し、スイッチング素子２のスイッチングに伴
ないトランス１の二次巻線１Ｂに誘起した電圧を整流平
滑回路９により整流平滑するＤＣ／ＤＣコンバータにお
いて、スイッチング素子２がオンのときに導通する整流
平滑回路９の整流素子である整流ダイオード５に、ツェ
ナーダイオード21を並列接続している。
【００２５】このようにすると、スイッチング素子２の
オフ時において、スイッチング素子２の両端間には直流
電源３の直流入力電圧Ｖｉにトランス１の一次巻線１Ａ
に発生するリセット電圧を加えたものが印加されると共
に、トランス１の二次巻線１Ｂには一次巻線１Ａとの巻
数比に応じた電圧が発生する。しかし、整流ダイオード
５の両端間電圧Ｖｒがツェナーダイオード21の動作電圧
Ｖｚに達すると、ツェナーダイオード21が導通してトラ
ンス１のリセット電圧ひいてはスイッチング素子21の両
端間電圧は、それ以上上昇しなくなる。そのため、出力
の急変などによりスイッチング素子２のオン時間が広が
っても、スイッチング素子２のオフ時におけるスイッチ
ング素子２および整流ダイオード５の両端間電圧は、常
にツェナーダイオード21が導通した時点でクランプされ
る。したがって、既存の回路構成にツエナーダイオード
21を付加しただけの簡単な構成でありながら、スイッチ
ング素子２のオフ時におけるトランス１のリセット電圧
の上昇を効果的に抑制でき、特性に優れた低耐圧の素子
をスイッチング素子２や整流ダイオード５として使用す
ることが可能になる。
オフ時において、スイッチング素子２の両端間には直流
電源３の直流入力電圧Ｖｉにトランス１の一次巻線１Ａ
に発生するリセット電圧を加えたものが印加されると共
に、トランス１の二次巻線１Ｂには一次巻線１Ａとの巻
数比に応じた電圧が発生する。しかし、整流ダイオード
５の両端間電圧Ｖｒがツェナーダイオード21の動作電圧
Ｖｚに達すると、ツェナーダイオード21が導通してトラ
ンス１のリセット電圧ひいてはスイッチング素子21の両
端間電圧は、それ以上上昇しなくなる。そのため、出力
の急変などによりスイッチング素子２のオン時間が広が
っても、スイッチング素子２のオフ時におけるスイッチ
ング素子２および整流ダイオード５の両端間電圧は、常
にツェナーダイオード21が導通した時点でクランプされ
る。したがって、既存の回路構成にツエナーダイオード
21を付加しただけの簡単な構成でありながら、スイッチ
ング素子２のオフ時におけるトランス１のリセット電圧
の上昇を効果的に抑制でき、特性に優れた低耐圧の素子
をスイッチング素子２や整流ダイオード５として使用す
ることが可能になる。
【００２６】なお、本発明は前記実施例に限定されるも
のではなく、種々の変形実施が可能である。例えばスイ
ッチング素子としては実施例中におけるＭＯＳ型ＦＥＴ
の他に、例えばＢＪＴ（バイポーラトランジスタ）やＩ
ＧＢＴ（絶縁ゲートバイポーラトランジスタ）などを使
用することもできる。また、フォワード方式以外の例え
ばフライバック方式のＤＣ／ＤＣコンバータに適用して
もよい。さらに、直流電源３に代わり交流電源と整流器
とを設けたものについても、直流入力電圧を出力する直
流電源と見なして、本発明の範疇に取り入れることが可
能である。
のではなく、種々の変形実施が可能である。例えばスイ
ッチング素子としては実施例中におけるＭＯＳ型ＦＥＴ
の他に、例えばＢＪＴ（バイポーラトランジスタ）やＩ
ＧＢＴ（絶縁ゲートバイポーラトランジスタ）などを使
用することもできる。また、フォワード方式以外の例え
ばフライバック方式のＤＣ／ＤＣコンバータに適用して
もよい。さらに、直流電源３に代わり交流電源と整流器
とを設けたものについても、直流入力電圧を出力する直
流電源と見なして、本発明の範疇に取り入れることが可
能である。
【００２７】
【発明の効果】本発明の請求項１のＤＣ／ＤＣコンバー
タによれば、簡単な回路構成によりスイッチング素子の
オフ時におけるトランスのリセット電圧の上昇を効果的
に抑制でき、特性に優れた低耐圧の素子をスイッチング
素子として使用することが可能になる。
タによれば、簡単な回路構成によりスイッチング素子の
オフ時におけるトランスのリセット電圧の上昇を効果的
に抑制でき、特性に優れた低耐圧の素子をスイッチング
素子として使用することが可能になる。
【００２８】本発明の請求項２のＤＣ／ＤＣコンバータ
によれば、簡単な回路構成によりスイッチング素子のオ
フ時におけるトランスのリセット電圧の上昇を効果的に
抑制でき、特性に優れた低耐圧の素子をスイッチング素
子や整流素子として使用することが可能になる。
によれば、簡単な回路構成によりスイッチング素子のオ
フ時におけるトランスのリセット電圧の上昇を効果的に
抑制でき、特性に優れた低耐圧の素子をスイッチング素
子や整流素子として使用することが可能になる。
【図１】本発明の第１実施例におけるＤＣ／ＤＣコンバ
ータの回路図である。
ータの回路図である。
【図２】同上図１におけるスイッチング素子のドレイン
・ソース間電圧と、整流ダイオードの両端間電圧を示す
波形図である。
・ソース間電圧と、整流ダイオードの両端間電圧を示す
波形図である。
【図３】本発明の第２実施例におけるＤＣ／ＤＣコンバ
ータの回路図である。
ータの回路図である。
【図４】従来例におけるＤＣ／ＤＣコンバータの回路図
である。
である。
【図５】同上図４におけるスイッチング素子のドレイン
・ソース間電圧と、整流ダイオードの両端間電圧を示す
波形図である。
・ソース間電圧と、整流ダイオードの両端間電圧を示す
波形図である。
１ トランス １Ａ 一次巻線 １Ｂ 二次巻線 ２ スイッチング素子 ３ 直流電源 ５ 整流ダイオード〈整流素子） ９ 整流平滑回路 21 ツェナーダイオード
Claims (2)
- 【請求項１】 トランスの一次巻線とスイッチング素子
との直列回路を直流電源に接続し、前記スイッチング素
子のスイッチングに伴ない前記トランスの二次巻線に誘
起した電圧を整流平滑回路により整流平滑するＤＣ／Ｄ
Ｃコンバータにおいて、前記スイッチング素子の両端間
にツェナーダイオードを逆並列接続したことを特徴とす
るＤＣ／ＤＣコンバータ。 - 【請求項２】 トランスの一次巻線とスイッチング素子
との直列回路を直流電源に接続し、前記スイッチング素
子のスイッチングに伴ない前記トランスの二次巻線に誘
起した電圧を整流平滑回路により整流平滑するＤＣ／Ｄ
Ｃコンバータにおいて、前記スイッチング素子がオンの
ときに導通する前記整流平滑回路の整流素子に、ツェナ
ーダイオードを並列接続したことを特徴とするＤＣ／Ｄ
Ｃコンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001070127A JP4403663B2 (ja) | 2001-03-13 | 2001-03-13 | Ｄｃ／ｄｃコンバータ |
| US10/097,790 US6671190B2 (en) | 2001-03-13 | 2002-03-13 | DC/DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001070127A JP4403663B2 (ja) | 2001-03-13 | 2001-03-13 | Ｄｃ／ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002272107A true JP2002272107A (ja) | 2002-09-20 |
| JP4403663B2 JP4403663B2 (ja) | 2010-01-27 |
Family
ID=18928052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001070127A Expired - Lifetime JP4403663B2 (ja) | 2001-03-13 | 2001-03-13 | Ｄｃ／ｄｃコンバータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6671190B2 (ja) |
| JP (1) | JP4403663B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9136768B2 (en) | 2012-02-17 | 2015-09-15 | Tdk Corporation | Switching power supply device |
| WO2017187853A1 (ja) * | 2016-04-25 | 2017-11-02 | 株式会社村田製作所 | Ｄｃ－ｄｃコンバータ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070215585A1 (en) | 2006-03-15 | 2007-09-20 | Lincoln Global, Inc. | High current AC welder |
| US8693215B2 (en) * | 2010-06-04 | 2014-04-08 | Linear Technology Corporation | DC/DC converter with magnetic flux density limits |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11235035A (ja) | 1998-02-09 | 1999-08-27 | Nippon Electric Ind Co Ltd | 補助電源回路を備えたフォワード・コンバータ |
| US5963438A (en) * | 1998-04-13 | 1999-10-05 | Virginia Power Technologies, Inc. | Bi-directional magnetic isolator |
| JPH11299237A (ja) | 1998-04-16 | 1999-10-29 | Nippon Electric Ind Co Ltd | アクティブ・クランプ回路を備えたフォワード・コンバータ |
| JP2000305641A (ja) * | 1999-04-20 | 2000-11-02 | Canon Inc | スイッチング電源回路 |
| JP2000341943A (ja) | 1999-05-28 | 2000-12-08 | Densei Lambda Kk | アクティブクランプ回路を備えたフォワード・コンバータのリセット回路 |
-
2001
- 2001-03-13 JP JP2001070127A patent/JP4403663B2/ja not_active Expired - Lifetime
-
2002
- 2002-03-13 US US10/097,790 patent/US6671190B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9136768B2 (en) | 2012-02-17 | 2015-09-15 | Tdk Corporation | Switching power supply device |
| WO2017187853A1 (ja) * | 2016-04-25 | 2017-11-02 | 株式会社村田製作所 | Ｄｃ－ｄｃコンバータ |
| JPWO2017187853A1 (ja) * | 2016-04-25 | 2018-11-15 | 株式会社村田製作所 | Ｄｃ−ｄｃコンバータ |
| US10348213B2 (en) | 2016-04-25 | 2019-07-09 | Murata Manufacturing Co., Ltd. | DC-DC converter |
Also Published As
| Publication number | Publication date |
|---|---|
| US6671190B2 (en) | 2003-12-30 |
| JP4403663B2 (ja) | 2010-01-27 |
| US20020131277A1 (en) | 2002-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7023186B2 (en) | Two stage boost converter topology | |
| US6501193B1 (en) | Power converter having regulated dual outputs | |
| US8203372B2 (en) | Synchronous rectifier post regulator | |
| US6778412B2 (en) | Synchronous converter with reverse current protection through variable inductance | |
| US7414869B2 (en) | Switching power supply unit | |
| US6388902B1 (en) | Switching power supply circuit | |
| US7251146B2 (en) | Direct-current converter having active clamp circuit | |
| JP7306316B2 (ja) | スイッチング電源装置および電力供給システム | |
| US9490717B2 (en) | Switching power supply circuit | |
| JP2000152615A (ja) | 循環コンデンサを使用する電源およびその操作方法 | |
| JP2002136141A (ja) | 多出力型スイッチング電源装置 | |
| JP4403663B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3428008B2 (ja) | スイッチング電源装置の出力電圧検出回路 | |
| WO2022185404A1 (ja) | スイッチング電源装置および電力供給システム | |
| JP7386737B2 (ja) | 整流回路及びこれを用いたスイッチング電源 | |
| JPH0654525A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH11225474A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH07337034A (ja) | 零電圧スイッチング電源装置 | |
| JP2024054576A (ja) | スイッチング制御装置、電力変換装置および電力供給システム | |
| JPH11155283A (ja) | スイッチング電源 | |
| JP2000333452A (ja) | フォワードコンバータ | |
| JP2003319656A (ja) | スイッチング電源装置 | |
| JPH07312871A (ja) | 直流電源装置 | |
| JPH07312861A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3419343B2 (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4403663 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |