JP2002270939A - 半導体レーザ装置およびその組立方法 - Google Patents

半導体レーザ装置およびその組立方法

Info

Publication number
JP2002270939A
JP2002270939A JP2001062816A JP2001062816A JP2002270939A JP 2002270939 A JP2002270939 A JP 2002270939A JP 2001062816 A JP2001062816 A JP 2001062816A JP 2001062816 A JP2001062816 A JP 2001062816A JP 2002270939 A JP2002270939 A JP 2002270939A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor laser
laser device
base
side electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001062816A
Other languages
English (en)
Other versions
JP4148652B2 (ja
Inventor
Mitsuharu Matsumoto
光晴 松本
Masakane Goto
壮謙 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001062816A priority Critical patent/JP4148652B2/ja
Publication of JP2002270939A publication Critical patent/JP2002270939A/ja
Application granted granted Critical
Publication of JP4148652B2 publication Critical patent/JP4148652B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】半導体レーザ素子をジャンクションダウンでサ
ブマウントに取り付ける際の歩留まりを向上させること
が可能な半導体レーザ装置を提供する。 【解決手段】サファイア基板2上に形成されたMQW発
光層8(活性層)を含む半導体層を構成する各層3〜1
2と、p型GaN層12の上面上に形成されたp側電極
13と、n型GaN層4の上面の一部が除去された領域
の表面上に形成されたn側電極14とを含む半導体レー
ザ素子1と、n側電極14の上面に接合されたボンディ
ングワイヤ16と、半導体レーザ素子1がp側電極13
側から取り付けられるサブマウント17とを備えてい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体レーザ装置
およびその組立方法に関し、特に、半導体レーザ素子を
基台にジャンクションダウンで取り付ける半導体レーザ
装置およびその組立方法に関する。
【0002】
【従来の技術】近年、光情報機器などの分野に用いられ
る半導体レーザ装置が盛んに開発されている。半導体レ
ーザ装置に用いられる半導体レーザ素子には、半導体レ
ーザ素子と外部とを電気的に接続するためのp側電極お
よびn側電極が設けられている。このp側電極およびn
側電極が、半導体レーザ素子の表面に設けられている場
合には、一般に、半導体レーザ素子をステムに取り付け
られたサブマウント(基台)に固着する際に、ジャンク
ションアップで組み立てる。このジャンクションアップ
とは、半導体レーザ素子の基板側(p側電極およびn側
電極の設けられている面と反対側)からサブマウントに
固着する方法である。ジャンクションアップでサブマウ
ントに固着された半導体レーザ素子は、p側電極および
n側電極と、ステムのポールとを、ボンディングワイヤ
を用いて接続することによって、ステムと電気的に接続
される。
【0003】一般に、サブマウントは、半導体レーザ素
子の熱を吸収して外部に放熱するヒートシンクの役割も
有する。しかしながら、半導体レーザ素子をジャンクシ
ョンアップでサブマウントに組み立てる場合には、発熱
の大きい活性層(発光層)とヒートシンク(サブマウン
ト)との距離が遠くなる。このため、活性層の放熱効率
が悪化することにより、活性層付近の温度上昇が大きく
なる。それによって、半導体レーザ装置のしきい値電圧
が上昇するとともに、素子寿命が低下するという問題点
があった。特に、サファイア基板などの熱伝導性の低い
基板を使用するGaN系半導体レーザ装置では、熱伝導
性の高い基板を使用する場合に比べて、活性層の発熱が
基板からヒートシンク(サブマウント)へ伝達されにく
いので、発熱効率がさらに悪化するという問題点があっ
た。
【0004】そこで、上記のような半導体レーザ素子を
ジャンクションアップで組み立てる際の問題点を解決す
るために、従来、半導体レーザ素子をジャンクションダ
ウンでサブマウントに組み立てる方法が用いられてい
る。ここで、ジャンクションダウンとは、半導体レーザ
素子のp側電極およびn側電極が設けられている面側か
らサブマウントに固着する方法である。
【0005】図12は、従来のサファイアなどの絶縁基
板を用いたGaN系などの半導体レーザ素子をジャンク
ションダウンでサブマウントに取り付けた状態を示した
断面図である。図12を参照して、従来の半導体レーザ
素子101では、p側電極102およびn側電極103
が、半導体レーザ素子101の表面に形成されている。
この半導体レーザ素子101は、p側電極102および
n側電極103側を下向きにして、ステム(図示せず)
に取り付けられたサブマウント104にジャンクション
ダウンで取り付けられる。
【0006】サブマウント104の上面上には、電極パ
ターン105が形成されている。この電極パターン10
5は、p側電極102とn側電極103との間の間隔と
ほぼ同じ間隔を有するようにパターニングされている。
電極パターン105上には、半田などからなる融着材1
07が形成されている。
【0007】半導体レーザ素子101をp側電極102
およびn側電極103側が下向きになるようにジャンク
ションダウンでサブマウント105に取り付ける際に
は、p側電極102およびn側電極103のそれぞれの
下面のほぼ全面が、半田などの融着材107によって接
合される。また、電極パターン105の上面上のp側電
極102およびn側電極103と接触する領域以外の部
分には、金ワイヤなどからなるボンディングワイヤ10
6の一方の端部が接合されている。このボンディングワ
イヤ106の他方の端部は、図示しないステムのポール
に接合されている。
【0008】
【発明が解決しようとする課題】上記した従来の半導体
レーザ素子101をジャンクションダウンでサブマウン
トに取り付ける際には、p側電極102およびn側電極
103側を下向きにして、融着材107によって取り付
けていた。この融着材107は、p側電極102および
n側電極103の全面と接触するとともに、p側電極1
02とn側電極103との間の間隔とほぼ同じ間隔を有
するように、電極パターン105上に形成されていた。
ここで、従来では、p側電極102からn側電極103
への電流経路を短くして特性を向上させるため、p側電
極102とn側電極103との間の間隔を、できるだけ
狭くなるように形成している。このため、半導体レーザ
素子101をジャンクションダウンで取り付ける場合
に、p側電極102およびn側電極103を、それぞれ
の対応する電極パターン105に位置合わせする際に、
少しでも位置がずれると、p側電極102とn側電極1
03とが同じ電極パターン105に接合されるので、p
側電極102とn側電極103とが短絡してしまうとい
う不都合があった。このような、短絡不良を防止するた
め、従来では、p側電極102およびn側電極103を
それぞれの対応する電極パターン105に位置合わせす
る際に、高い位置合わせ精度が必要であった。その結
果、半導体レーザ素子101をサブマウント104に取
り付ける際の歩留まりが低下するという問題点があっ
た。
【0009】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の一つの目的は、
半導体レーザ素子をジャンクションダウンでサブマウン
ト(基台)に取り付ける際の歩留まりを向上させること
が可能な半導体レーザ装置を提供することである。
【0010】この発明のもう一つの目的は、半導体レー
ザ素子をジャンクションダウンでサブマウント(基台)
に取り付ける際の歩留まりを向上させることが可能な半
導体レーザ装置の組立方法を提供することである。
【0011】
【課題を解決するための手段】この発明の第1の局面に
よる半導体レーザ装置は、絶縁基板上に形成された活性
層を含む半導体層と、半導体層の上面上に形成された第
1電極と、半導体層の上面の一部が除去された領域の表
面上に形成された第2電極とを含む半導体レーザ素子
と、第2電極の上面に接合された第1ボンディングワイ
ヤと、半導体レーザ素子が第1電極側から取り付けられ
る基台とを備えている。
【0012】この第1の局面による半導体レーザ装置で
は、第2電極の上面に接合された第1ボンディングワイ
ヤと、第1電極側から半導体レーザ素子が取り付けられ
る基台とを設けることによって、第2電極の上面が上向
きの状態で第2電極に予め第1ボンディングワイヤを接
合した後、第1電極および第2電極を下向きにしてジャ
ンクションダウンで半導体レーザ素子を基台に取り付け
るようにすれば、第1電極のみを基台の電極パターンに
位置合わせして接合するだけでよくなる。このため、狭
い間隔で形成された第1電極および第2電極の両方を基
台の電極パターンに位置合わせして接合する場合と異な
り、半導体レーザ素子を基台に取り付ける際に、高い位
置合わせ精度が必要でなくなる。これにより、容易に、
半導体レーザ素子を基台に取り付けることができる。そ
の結果、半導体レーザ素子を基台に取り付ける際の歩留
まりを向上させることができる。
【0013】上記第1の局面による半導体レーザ装置に
おいて、好ましくは、第2電極の少なくとも第1ボンデ
ィングワイヤが接合される部分は基台の上面上に位置せ
ずに、第1電極が基台の上面上に位置するように、半導
体レーザ素子が基台に取り付けられる。このように構成
すれば、第2電極に予めボンディングワイヤを接合した
後、第1電極および第2電極を下向きにして基台に取り
付ける際に、第2電極に接合された第1ボンディングワ
イヤが基台に接触することなく、第1電極を容易に基台
の電極パターンに接合することができる。
【0014】この発明の第2の局面による半導体レーザ
装置は、絶縁基板上に形成された活性層を含む半導体層
と、半導体層の上面上に形成された第1電極と、半導体
層の上面の一部が除去された領域の表面上に形成された
第2電極と絶縁基板の裏面上に形成された第3電極とを
含む半導体レーザ素子と、第2電極と第3電極とを電気
的に接続するように形成された導電部材と、半導体レー
ザ素子が第1電極側から取り付けられる基台と、第3電
極の上面に接合された第1ボンディングワイヤとを備え
ている。
【0015】この発明の第2の局面による半導体レーザ
装置では、上記のように、絶縁基板の裏面上に第3電極
を形成するとともに、その第3電極と、半導体層の上面
の一部が除去された領域の表面上に形成された第2電極
とを電気的に接続する導電部材を設け、かつ、第3電極
の上面に接合された第1ボンディングワイヤを設けるこ
とによって、第1電極および第2電極を下に向けてジャ
ンクションダウンで基台に取り付ける場合に、第1電極
のみを基台の電極パターンに位置合わせして接合するだ
けでよくなる。このため、狭い間隔で形成された第1電
極および第2電極の両方を基台の電極パターンに位置合
わせして接合する場合と異なり、半導体レーザ素子を基
台に取り付ける際に、高い位置合わせ精度が必要でなく
なる。これにより、容易に、半導体レーザ素子を基台に
取り付けることができる。その結果、半導体レーザ素子
を基台に取り付ける際の歩留まりを向上させることがで
きる。
【0016】この第2の局面による半導体レーザ装置に
おいて、好ましくは、基台は、第1電極の上面が取り付
けられる部分に形成された導電層と、第2電極に対応す
る部分に形成された絶縁層とを含む。このように構成す
れば、基台上に第1電極および第2電極を配置した後、
第2電極と第3電極とを接続する導電部材を形成する際
に、その導電部材が基台の絶縁層上に配置されるので、
導電部材と基台上の導電層とが接触するのを防止するこ
とができる。その結果、導電部材と基台上の導電層とを
介して第2電極と第1電極とが短絡するのを防止するこ
とができる。
【0017】上記第1、第2の局面の場合、好ましく
は、第2電極の上面のうちの第1電極側の領域上に形成
された第1絶縁膜をさらに備える。このように構成すれ
ば、第1電極と基台との接合位置がずれた場合にも、第
2電極と基台とが接触するのをその第1絶縁膜によって
防止することができる。これにより、半導体レーザ素子
を基台に取り付ける際の歩留まりをより向上させること
ができる。
【0018】この発明の第3の局面による半導体レーザ
装置の組立方法は、絶縁基板上に形成された活性層を含
む半導体層と、半導体層の上面上に形成された第1電極
と、半導体層の上面の一部が除去された領域の表面上に
形成された第2電極とを含む半導体レーザ素子の第2電
極の上面に第1ボンディングワイヤを接合する工程と、
半導体レーザ素子を前記第1電極側から基台に取り付け
る工程とを備えている。
【0019】この第3の局面による半導体レーザ装置の
組立方法では、第2電極の上面に第1ボンディングワイ
ヤを接合した後、半導体素子を第1電極側から基台に取
り付けることによって、第1電極のみを基台の電極パタ
ーンに位置合わせして接合するだけでよくなる。このた
め、狭い間隔で形成された第1電極および第2電極の両
方を基台の電極パターンに位置合わせして接合する場合
と異なり、半導体レーザ素子を基台に取り付ける際に、
高い位置合わせ精度が必要でなくなる。これにより、容
易に、半導体レーザ素子を基台に取り付けることができ
る。その結果、半導体レーザ素子を基台に取り付ける際
の歩留まりを向上させることができる。
【0020】この第3の局面による半導体レーザ装置の
組立方法において、好ましくは、半導体レーザ素子を基
台に取り付ける工程は、第2電極の少なくとも第1ボン
ディングワイヤが接合される部分が基台の上面上に位置
せずに、第1電極が基台の上面上に位置するように、基
台に第1電極を接合する工程を含む。このように構成す
れば、第2電極に予めボンディングワイヤを接合した
後、第1電極および第2電極を下向きにして基台に取り
付ける際に、第2電極に接合された第1ボンディングワ
イヤが基台に接触することなく、第1電極を容易に基台
の電極パターンに接合することができる。
【0021】この発明の第4の局面による半導体レーザ
装置の組立方法は、絶縁基板上に形成された活性層を含
む半導体層と、半導体層の上面上に形成された第1電極
と、半導体層の上面の一部が除去された領域の表面上に
形成された第2電極と、絶縁基板の裏面上に形成された
第3電極とを含む半導体レーザ素子を、第1電極側から
基台に取り付ける工程と、第2電極と第3電極とを電気
的に接続するように導電部材を形成する工程と、第3電
極の上面に第1ボンディングワイヤを接合する工程とを
備えている。
【0022】この第4の局面による半導体レーザ装置の
組立方法では、上記のように、半導体レーザ素子を第1
電極側から基台に取り付けた後、第2電極と、絶縁基板
の裏面上に形成された第3電極とを電気的に接続するよ
うに導電部材を形成するとともに、第3電極の上面に第
1ボンディングワイヤを接合することによって、第1電
極のみを基台の電極パターンに位置合わせして接合する
だけでよくなる。このため、狭い間隔で形成された第1
電極および第2電極の両方を基台の電極パターンに位置
合わせして接合する場合と異なり、半導体レーザ素子を
基台に取り付ける際に、高い位置合わせ精度が必要でな
くなる。これにより、容易に、半導体レーザ素子を基台
に取り付けることができる。その結果、半導体レーザ素
子を基台に取り付ける際の歩留まりを向上させることが
できる。
【0023】この第4の局面による半導体レーザ装置の
組立方法において、好ましくは、基台は、第1電極の上
面が取り付けられる部分に形成された導電層と、第2電
極に対応する部分に形成された絶縁層とを含み、半導体
レーザ素子を基台に取り付ける工程は、第1電極の上面
が基台の導電層に接触するとともに、第2電極が基台の
絶縁層に対向するように、半導体レーザ素子を前記基台
に取り付ける工程を含む。このように構成すれば、基台
上に第1電極および第2電極を配置した後、第2電極と
第3電極とを接続する導電部材を形成する際に、その導
電部材が基台の絶縁層上に配置されるので、導電部材と
基台上の導電層とが接触するのを防止することができ
る。その結果、導電部材と基台上の導電層とを介して第
2電極と第1電極とが短絡するのを防止することができ
る。
【0024】
【発明の実施形態】以下、本発明の実施形態を図面に基
づいて説明する。
【0025】(第1実施形態)図1は、本発明の第1実
施形態による半導体レーザ装置の全体構成を示した断面
図である。図2は、本発明の第1実施形態の半導体レー
ザ装置に含まれる半導体レーザ素子の詳細構造を示した
斜視図である。図3および図4は、本発明の第1実施形
態の半導体レーザ装置の組立方法を説明するための断面
図である。
【0026】まず、図1を参照して、本発明の第1実施
形態による半導体レーザ装置の全体構成について説明す
る。第1実施形態による半導体レーザ装置は、半導体レ
ーザ素子1と、導電性を有するSiからなるサブマウン
ト17と、ステム20とを備えている。半導体レーザ素
子1は、p側電極13およびn側電極14を下向きにし
て、ジャンクションダウンでサブマウント17に固着さ
れている。なお、p側電極13が、本発明の「第1電
極」の一例であり、n側電極14が、本発明の「第2電
極」の一例である。また、サブマウント17が、本発明
の「基台」の一例である。
【0027】サブマウント17の表面上には、電極パタ
ーン18が形成されている。電極パターン18の上面上
のほぼ全面には、半田などからなる融着材19が形成さ
れている。また、ステム20には、金メッキした銅から
なるブロック20aと、半導体レーザ素子1に電流を供
給するためのポール20bおよび20cとが設けられて
いる。さらに、ステム20には、半導体レーザ素子1の
レーザ光が発振される側と反対側から放出されるモニタ
用レーザ光を測定するためのモニタ用フォトダイオード
(図示せず)が、取り付けられている。また、半導体レ
ーザ素子1のn側電極14の上面上と、ポール20bと
をつなぐように、ボンディングワイヤ16が形成されて
いる。なお、このボンディングワイヤ16が、本発明の
「第1ボンディングワイヤ」の一例である。
【0028】次に、図2を参照して、第1実施形態の半
導体レーザ装置に含まれる半導体レーザ素子1の詳細構
造について説明する。この第1実施形態の半導体レーザ
素子1では、サファイア基板2上に、約0.03μmの
厚みを有するGaNバッファ層3、約3μmの厚みを有
するn型GaN層4、約0.1μmの厚みを有するn型
In0.1Ga0.9N層5、約0.5μmの厚みを有するn
型Al0.12Ga0.88N層6、約0.1μmの厚みを有す
るn型GaN層7、および、InGaNからなるMQW
発光層8が順次形成されている。このMQW活性層8
は、約3nmの厚みを有するIn0.2Ga0.8N量子井戸
層と、約6nmの厚みを有するIn0.05Ga0.95N量子
障壁層とが交互に積層された構造を有する。MQW活性
層8上には、約0.02μmの厚みを有するp型Al
0.2Ga0.8N層9、約0.1μmの厚みを有するp型G
aN層10、約0.5μmの膜厚を有するp型Al0.12
Ga0. 88N層11、および、約0.4μmの膜厚を有す
るp型GaN層12が順次形成されている。なお、上記
したn型の層4〜7のn型ドーパントとしてはSiが用
いられ、p型の層9〜12のp型ドーパントとしてはM
gが用いられる。
【0029】なお、サファイア基板2が、本発明の「絶
縁基板」の一例であり、MQW活性層8が、本発明の
「活性層」の一例である。また、各層3〜12が、本発
明の「活性層を含む半導体層」の一例である。
【0030】また、p型GaN層12の上面上には、A
uからなるp側電極13が形成されている。また、p型
GaN層12からn型GaN層4までの一部領域が除去
されており、そのn型GaN層4の露出した表面に、A
uからなるn側電極14が形成されている。また、上記
したサファイア基板2と、各層3〜12と、p側電極1
3およびn側電極14とよって、第1実施形態の半導体
レーザ素子1が構成されている。
【0031】次に、図1、図3および図4を参照して、
第1実施形態による半導体レーザ装置の組立方法につい
て説明する。まず、図3に示すように、半導体レーザ素
子1のn側電極14の上面上に、約400nm〜約10
00nmの厚みを有するSiO2蒸着膜15を形成す
る。このSiO2蒸着膜15は、SiO2を半導体レーザ
素子1の上面の全面を覆うように形成した後、フォトリ
ソグラフィ技術とエッチング技術とを用いて、所定の形
状にパターニングすることによって形成する。このSi
2蒸着膜15は、n側電極14の上面のうちのp側電
極13側の領域上に形成されるとともに、p側電極13
の側面に接触するように形成される。
【0032】そして、n側電極14の上面上の、SiO
2蒸着膜15が形成されていない領域に、金ワイヤなど
からなるボンディングワイヤ16の一端を超音波などを
用いて接合する。
【0033】次に、図4に示すように、半導体レーザ素
子1のp側電極13およびn側電極14を下向きにし
て、ジャンクションダウンで、導電性を有するSiから
なるサブマウント17に取り付ける。
【0034】ここで、この第1実施形態の組立方法で
は、半導体レーザ素子1をジャンクションダウンでサブ
マウント17に取り付ける際に、p側電極13が電極パ
ターン18上の融着材19と接触するとともに、n側電
極14の少なくともボンディングワイヤ16が接合され
る部分は、サブマウント17の上面上に位置しないよう
に配置する。このとき、p側電極13の取り付け位置が
多少n側電極14とは反対の方向にずれたとしても、n
側電極14の上面のうちのp側電極13側の領域上に形
成されたSiO2蒸着膜15によって、融着材19がn
側電極14に接触するのを防止することができる。これ
により、p側電極13とn側電極14とが融着材19を
介して短絡するのを有効に防止することができる。
【0035】次に、図1に示したように、半導体レーザ
素子1がジャンクションダウンで取り付けられたサブマ
ウント17をステム20のブロック20aに取り付け
る。そして、半導体レーザ素子1のn側電極14の上面
上に一端が接合されたボンディングワイヤ16の他端
を、超音波などを用いてステム20のポール20bに接
合する。
【0036】このようにして組み立てられた第1実施形
態による半導体レーザ装置の電流経路としては、ステム
20の端子(図示せず)から供給された電流が、ブロッ
ク20aを介して、導電性を有するサブマウント17、
電極パターン18、融着材19、p側電極13、半導体
レーザ素子1の各層12〜4、n側電極14およびボン
ディングワイヤ16を経て、ポール20bへと流れる。
【0037】第1実施形態では、上記のように、n側電
極14の上面が上向きの状態でn側電極14に予めボン
ディングワイヤ16を接合した後、p側電極13および
n側電極14を下向きにしてジャンクションダウンで半
導体レーザ素子1をサブマウント17に取り付けること
によって、p側電極13のみをサブマウント17の電極
パターン18に位置合わせして接合するだけでよくな
る。これにより、図12に示した従来のp側電極102
およびn側電極103の両方をサブマウント104の電
極パターン105に位置合わせして接合する場合と異な
り、半導体レーザ素子1をサブマウント17に取り付け
る際に、高い位置合わせ精度が必要でなくなるので、容
易に半導体レーザ素子1をサブマウント17に取り付け
ることができる。その結果、半導体レーザ素子1をサブ
マウント17に取り付ける際の歩留まりを向上させるこ
とができる。
【0038】また、第1実施形態では、上記のように、
n側電極14の少なくともボンディングワイヤ16が接
合される部分はサブマウント17の上面上に位置せず
に、p側電極13がサブマウント17の上面上に位置す
るように、半導体レーザ素子1をサブマウント17に取
り付けることによって、予めボンディングワイヤ16を
接合した後、p側電極13およびn側電極14を下向き
にして半導体レーザ素子1をサブマウント17に取り付
ける際に、n側電極14に接合されたボンディングワイ
ヤ16がサブマウント17に接触することなく、p側電
極13を容易にサブマウント17の電極パターン18に
融着材19を介して接合することができる。
【0039】(第2実施形態)図5は、本発明の第2実
施形態による半導体レーザ装置の全体構成を示した断面
図である。図6は、本発明の第2実施形態による半導体
レーザ装置の組立方法を説明するための断面図である。
この第2実施形態では、第1実施形態の導電性を有する
Siからなるサブマウント17の代わりに、絶縁性のダ
イヤモンドまたはAlNからなるサブマウント21を用
いた例を示している。なお、サブマウント21が、本発
明の「基台」の一例である。
【0040】まず、図5を参照して、本発明の第2実施
形態による半導体レーザ装置の全体構成について説明す
る。この第2実施形態では、絶縁性のダイヤモンドまた
はAlNからなるサブマウント21の表面上に、電極パ
ターン22が形成されている。電極パターン22の上面
上のほぼ全面には、半田などからなる融着材23が形成
されている。そして、融着材23上の所定位置には、金
ワイヤなどからなるボンディングワイヤ24の一端が接
合されている。ボンディングワイヤ24の他端は、ステ
ム20のブロック20aに接合されている。なお、この
第2実施形態の半導体レーザ装置におけるその他の構成
は、図1に示した第1実施形態の構成と同様である。
【0041】なお、第2実施形態の半導体レーザ装置の
組立方法としては、まず、図2および図3に示した第1
実施形態と同様の方法を用いて、半導体レーザ素子1を
サブマウント21に取り付ける。この後、第2実施形態
の組立方法では、ボンディングワイヤ24の一端を超音
波などを用いてサブマウント21の電極パターン22上
の所定位置に融着材23を介して接合する。そして、ボ
ンディングワイヤ24の他端を、超音波などを用いてス
テム20のブロック20aに接合する。
【0042】このようにして組み立てられた第2実施形
態による半導体レーザ装置の電流経路としては、ステム
20の端子(図示せず)から供給された電流が、ブロッ
ク20aおよびボンディングワイヤ24を介して、融着
材23、電極パターン22、p側電極13、半導体レー
ザ素子1の各層12〜4、n側電極14およびボンディ
ングワイヤ16を経て、ポール20bへと流れる。
【0043】第2実施形態では、上記のように、n側電
極14の上面に接合されたボンディングワイヤ16と、
p側電極13側から半導体レーザ素子1が取り付けられ
るサブマウント21とを設けることによって、第1実施
形態と同様、p側電極13のみをサブマウント21の電
極パターン22に位置合わせして接合するだけでよくな
る。これにより、半導体レーザ素子1をサブマウント2
1に取り付ける際に、高い位置合わせ精度が必要でなく
なるので、容易に半導体レーザ素子1をサブマウント2
1に取り付けることができる。その結果、半導体レーザ
素子1をサブマウント21に取り付ける際の歩留まりを
向上させることができる。
【0044】また、第2実施形態では、上記のように、
n側電極14の少なくともボンディングワイヤ16が接
合される部分はサブマウント21の上面上に位置せず
に、p側電極13がサブマウント21の上面上に位置す
るように、半導体レーザ素子1をサブマウント21に取
り付けることによって、第1実施形態と同様、半導体レ
ーザ素子1をサブマウント21に取り付ける際に、n側
電極14に接合されたボンディングワイヤ16がサブマ
ウント21に接触することなく、p側電極13を容易に
サブマウント21の電極パターン22に融着材23を介
して接合することができる。
【0045】(第3実施形態)図7は、本発明の第3実
施形態による半導体レーザ装置の全体構成を示した断面
図である。図8および図9は、本発明の第3実施形態の
半導体レーザ装置の組立方法を説明するための断面図で
ある。この第3実施形態では、図2に示した半導体レー
ザ素子1の裏面上に電極パターン35を形成した例を示
している。また、導電性を有するSiからなるサブマウ
ント31の電極パターン32上に、絶縁層34を形成す
るとともに、電極パターン上の絶縁層34が形成されて
いない領域に、融着材33を形成した例を示している。
なお、サブマウント31が、本発明の「基台」の一例で
ある。以下、詳細に説明する。
【0046】まず、図7を参照して、本発明の第3実施
形態による半導体レーザ装置の全体構成について説明す
る。この第3実施形態の半導体装置は、半導体レーザ素
子1と、導電性を有するSiからなるサブマウント31
と、ステム20とを備えている。半導体レーザ素子1
は、p側電極13およびn側電極14を下向きにしてジ
ャンクションダウンでサブマウント31に固着されてい
る。なお、半導体レーザ素子1の構成は、図2に示した
第1実施形態の構成と同様である。また、図7に示すよ
うに、半導体レーザ素子1の裏面上には、電極パターン
35が形成されている。なお、電極パターン35が、本
発明の「第3電極」の一例である。
【0047】また、サブマウント31の表面上には、電
極パターン32が形成されている。電極パターン32の
上面上のうち、n側電極14に対応する部分には、約4
00nm〜約1000nmの厚みを有する絶縁層34が
形成されている。また、電極パターン32上の、絶縁層
34が形成されていない部分には、半田などからなる融
着材33が形成されている。そして、n側電極14と、
半導体レーザ素子1の裏面に設けられた電極パターン3
5とを電気的に接続するように、銀ペーストなどからな
る導電部材36が形成されている。また、半導体レーザ
素子1の裏面上の電極パターン35上と、ステム20の
ポール20bとを電気的に接続するように、ボンディン
グワイヤ37が形成されている。なお、このボンディン
グワイヤ37が、本発明の「第1ボンディングワイヤ」
の一例である。なお、半導体レーザ素子1の構成は、第
1実施形態と同様である。
【0048】次に、図7〜図9を参照して、第3実施形
態の半導体レーザ装置の組立方法について説明する。ま
ず、図8に示すように、半導体レーザ素子1のn側電極
14の上面上に、第1実施形態と同様、SiO2蒸着膜
15を形成する。また、半導体レーザ素子1の裏面に、
電極パターン35を形成する。
【0049】次に、図9に示すように、半導体レーザ素
子1のp側電極13およびn側電極14を下向きにし
て、ジャンクションダウンで、導電性を有するSiから
なるサブマウント31に取り付ける。このとき、半導体
レーザ素子1を、p側電極13の上面のほぼ全面が、融
着材33と接触するように配置する。より詳細には、サ
ブマウント31上の融着材33および絶縁層34の境界
と、p側電極13およびn側電極14の境界とが、ほぼ
一致するように、半導体レーザ素子1をサブマウント3
1上に配置する。また、n側電極14と電極パターン3
5とを電気的に接続するように、銀ペーストなどを1滴
程度滴下することによって、導電部材36を形成する。
この導電部材36は、サブマウント31の絶縁層34上
に配置されるように形成する。
【0050】このようにして組み立てられた第3実施形
態による半導体レーザ装置の電流経路としては、ステム
20の端子(図示せず)から供給された電流が、ブロッ
ク20aを介して、導電性を有するサブマウント31、
電極パターン32、融着材33、p側電極13、半導体
レーザ素子1の各層12〜4(図2参照)、n側電極1
4、導電部材36およびボンディングワイヤ37を経
て、ポール20bへと流れる。
【0051】第3実施形態では、上記のように、半導体
レーザ素子1の裏面上に電極パターン35を形成すると
ともに、その電極パターン35と、n側電極14とを電
気的に接続する導電部材36を設け、かつ、電極パター
ン35の上面にボンディングワイヤ37を接合すること
によって、半導体レーザ素子1をジャンクションダウン
でサブマウント31に取り付ける場合に、p側電極13
のみをサブマウント31の電極パターン32上の融着材
33に位置合わせして接合するだけでよくなる。これに
より、図12に示した従来のp側電極102およびn側
電極103の両方をサブマウント104の電極パターン
105に位置合わせして接合する場合と異なり、半導体
レーザ素子1をサブマウント31に取り付ける際に、高
い位置合わせ精度が必要でなくなるので、容易に、半導
体レーザ素子1をサブマウント31に取り付けることが
できる。その結果、半導体レーザ素子1をサブマウント
31に取り付ける際の歩留まりを向上させることができ
る。
【0052】また、第3実施形態では、サブマウント3
1上に半導体レーザ素子1を配置した後、n側電極14
と電極パターン35とを接続する導電部材36を形成す
る際に、その導電部材36がサブマウント31の絶縁層
34上に配置されるので、導電部材36とサブマウント
31上の融着材33とが接触するのを防止することがで
きる。その結果、導電部材36とサブマウント31の融
着材33とを介して、n側電極14とp側電極13とが
短絡するのを防止することができる。
【0053】また、第3実施形態では、n側電極14の
上面のうちのp側電極13側の領域上にSiO2蒸着膜
15を形成することによって、p側電極13の取り付け
位置が、n側電極14とは反対の方向にずれた場合に
も、n側電極14と融着材33とが接触するのを防止す
ることができる。これにより、融着材33を介して、n
側電極14とp側電極13とが短絡するのを防止するこ
とができる。これによっても、半導体レーザ素子1をサ
ブマウント31に取り付ける際の歩留まりをより向上さ
せることができる。
【0054】(第4実施形態)図10は、本発明の第4
実施形態による半導体レーザ装置の全体構成を示した断
面図である。図11は、本発明の第4実施形態による半
導体レーザ装置の組立方法を説明するための断面図であ
る。この第4実施形態では、図7〜図9に示した第3実
施形態の導電性を有するSiからなるサブマウント31
の代わりに、絶縁性のダイヤモンドまたはAlNからな
るサブマウント41を用いた例を示している。なお、サ
ブマウント41が、本発明の「基台」の一例である。
【0055】まず、図10を参照して、本発明の第4実
施形態による半導体レーザ装置の全体構成について説明
する。この第2実施形態では、絶縁性のダイヤモンドま
たはAlNからなるサブマウント41の表面上に、電極
パターン33が形成されている。電極パターン33上に
は、第3実施形態と同様、半田などからなる融着材33
が形成されるとともに、絶縁層34が形成されている。
また、融着材33上の所定位置には、金ワイヤなどから
なるボンディングワイヤ42の一端が接合されている。
ボンディングワイヤ42の他端は、ステム20のブロッ
ク20aに接合されている。なお、この第4実施形態の
半導体レーザ装置におけるその他の構成は、図7に示し
た第3実施形態の構成と同様である。
【0056】なお、第4実施形態の半導体レーザ装置の
組立方法としては、図8および図9に示した第3実施形
態と同様の方法を用いて、半導体レーザ素子1をサブマ
ウント41に取り付ける。この後、第4実施形態の組立
方法では、ボンディングワイヤ42の一端を超音波など
を用いてサブマウント41の電極パターン32上の所定
位置に融着材33を介して接合する。そして、ボンディ
ングワイヤ42の他端を超音波などを用いてステム20
のブロック20aに接合する。
【0057】このようにして組み立てられた第4実施形
態による半導体レーザ装置の電流経路としては、ステム
20の端子(図示せず)から供給された電流が、ブロッ
ク20aおよびボンディングワイヤ42を介して、融着
材33、電極パターン32、p側電極13、半導体レー
ザ素子1の各層12〜4、n側電極14、導電部材3
6、電極パターン35およびボンディングワイヤ37を
経て、ポール20bへと流れる。
【0058】第4実施形態では、上記のように、半導体
レーザ素子1の裏面上に電極パターン35を形成すると
ともに、その電極パターン35と、n側電極14とを電
気的に接続する導電部材36を設け、かつ、電極パター
ン35の上面にボンディングワイヤ37を接合すること
によって、第3実施形態と同様、半導体レーザ素子1を
ジャンクションダウンでサブマウント41に取り付ける
場合に、p側電極13のみをサブマウント41の融着材
33に位置合わせして接合するだけでよくなる。これに
より、半導体レーザ素子1をサブマウント41に取り付
ける際に、高い位置合わせ精度が必要でなくなるので、
容易に、半導体レーザ素子1をサブマウント41に取り
付けることができる。その結果、半導体レーザ素子1を
サブマウント41に取り付ける際の歩留まりを向上させ
ることができる。
【0059】また、第4実施形態では、サブマウント4
1上に半導体レーザ素子1を配置した後、n側電極14
と電極パターン35とを接続する導電部材36を形成す
る際に、その導電部材36がサブマウント41の絶縁層
34上に配置されるので、第3実施形態と同様、導電部
材36とサブマウント41上の融着材33とが接触する
のを防止することができる。その結果、導電部材36と
サブマウント41の融着材33とを介して、n側電極1
4とp側電極13とが短絡するのを防止することができ
る。
【0060】また、第4実施形態では、第3実施形態と
同様、n側電極14の上面のうちのp側電極13側の領
域上にSiO2蒸着膜15を形成することによって、p
側電極13の取り付け位置が、n側電極14とは反対の
方向にずれた場合にも、n側電極14と融着材33とが
接触するのを防止することができる。これにより、融着
材33を介して、n側電極14とp側電極13とが短絡
するのを防止することができる。これによっても、半導
体レーザ素子1をサブマウント41に取り付ける際の歩
留まりをより向上させることができる。
【0061】なお、今回開示された実施形態は、すべて
の点で例示であって、制限的なものではないと考えられ
るべきである。本発明の範囲は、上記した実施形態の説
明ではなく特許請求の範囲によって示され、さらに特許
請求の範囲と均等の意味および範囲内でのすべての変更
が含まれる。
【0062】たとえば、上記第3および第4実施形態で
は、導電部材36を銀ペーストなどを用いて形成した
が、本発明はこれに限らず、溶けた半田などを用いても
よい。
【0063】また、上記第1〜第4実施形態では、窒化
物系半導体からなる半導体レーザ素子について示した
が、本発明はこれに限らず、他の半導体材料からなる半
導体レーザ素子についても同様に適用可能である。
【0064】
【発明の効果】以上のように、本発明によれば、半導体
レーザ素子をジャンクションダウンで基台に取り付ける
際の歩留まりを向上させることが可能な半導体レーザ装
置およびその組立方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態による半導体レーザ装置
の全体構成を示した断面図である。
【図2】本発明の第1実施形態の半導体レーザ装置に含
まれる半導体レーザ素子の詳細構造を示した斜視図であ
る。
【図3】本発明の第1実施形態の半導体レーザ装置の組
立方法をを説明するための断面図である。
【図4】本発明の第1実施形態の半導体レーザ装置の組
立方法をを説明するための断面図である。
【図5】本発明の第2実施形態による半導体レーザ装置
の全体構成を示した断面図である。
【図6】本発明の第2実施形態の半導体レーザ装置の組
立方法をを説明するための断面図である。
【図7】本発明の第3実施形態による半導体レーザ装置
の全体構成を示した断面図である。
【図8】本発明の第3実施形態の半導体レーザ装置の組
立方法をを説明するための断面図である。
【図9】本発明の第3実施形態の半導体レーザ装置の組
立方法をを説明するための断面図である。
【図10】本発明の第4実施形態による半導体レーザ装
置の全体構成を示した断面図である。
【図11】本発明の第4実施形態の半導体レーザ装置の
組立方法をを説明するための断面図である。
【図12】従来の半導体レーザ装置の組立方法をを説明
するための断面図である。
【符号の説明】
1 半導体レーザ素子 2 サファイア基板(絶縁基板) 3 GaNバッファ層(半導体層) 4、7 n型GaN層(半導体層) 5 n型In0.1Ga0.9N層(半導体層) 6 n型Al0.12Ga0.88N層(半導体層) 8 MQW発光層(活性層) 9 p型Al0.2Ga0.8N層(半導体層) 10、12 p型GaN層(半導体層) 11 p型Al0.12Ga0.88N層(半導体層) 13 p側電極(第1電極) 14 n側電極(第2電極) 16、37 ボンディングワイヤ(第1ボンディングワ
イヤ) 17、21、31、41 サブマウント(基台) 18、22、32 電極パターン 34 絶縁層 35 電極パターン(第3電極) 36 導電部材

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板上に形成された活性層を含む半導
    体層と、前記半導体層の上面上に形成された第1電極
    と、前記半導体層の上面の一部が除去された領域の表面
    上に形成された第2電極とを含む半導体レーザ素子と、 前記第2電極の上面に接合された第1ボンディングワイ
    ヤと、 前記半導体レーザ素子が前記第1電極側から取り付けら
    れる基台とを備えた、半導体レーザ装置。
  2. 【請求項2】前記第2電極の少なくとも前記第1ボンデ
    ィングワイヤが接合される部分は前記基台の上面上に位
    置せずに、前記第1電極が前記基台の上面上に位置する
    ように、前記半導体レーザ素子が前記基台に取り付けら
    れる、請求項1に記載の半導体レーザ装置。
  3. 【請求項3】絶縁基板上に形成された活性層を含む半導
    体層と、前記半導体層の上面上に形成された第1電極
    と、前記半導体層の上面の一部が除去された領域の表面
    上に形成された第2電極と、前記絶縁基板の裏面上に形
    成された第3電極とを含む半導体レーザ素子と、 前記第2電極と前記第3電極とを電気的に接続するよう
    に形成された導電部材と、 前記半導体レーザ素子が前記第1電極側から取り付けら
    れる基台と、 前記第3電極の上面に接合された第1ボンディングワイ
    ヤとを備えた、半導体レーザ装置。
  4. 【請求項4】前記基台は、前記第1電極の上面が取り付
    けられる部分に形成された導電層と、前記第2電極に対
    応する部分に形成された絶縁層とを含む、請求項3に記
    載の半導体レーザ装置。
  5. 【請求項5】前記第2電極の上面のうちの前記第1電極
    側の領域上に形成された第1絶縁膜をさらに備える、請
    求項1〜4のいずれか1項に記載の半導体レーザ装置。
  6. 【請求項6】絶縁基板上に形成された活性層を含む半導
    体層と、前記半導体層の上面上に形成された第1電極
    と、前記半導体層の上面の一部が除去された領域の表面
    上に形成された第2電極とを含む半導体レーザ素子の前
    記第2電極の上面に第1ボンディングワイヤを接合する
    工程と、 前記半導体レーザ素子を前記第1電極側から基台に取り
    付ける工程とを備えた、半導体レーザ装置の組立方法。
  7. 【請求項7】前記半導体レーザ素子を基台に取り付ける
    工程は、 前記第2電極の少なくとも第1ボンディングワイヤが接
    合される部分が前記基台の上面上に位置せずに、前記第
    1電極が前記基台の上面上に位置するように、前記基台
    に前記第1電極を接合する工程を含む、請求項6に記載
    の半導体レーザ装置の組立方法。
  8. 【請求項8】絶縁基板上に形成された活性層を含む半導
    体層と、前記半導体層の上面上に形成された第1電極
    と、前記半導体層の上面の一部が除去された領域の表面
    上に形成された第2電極と、絶縁基板の裏面上に形成さ
    れた第3電極とを含む半導体レーザ素子を、前記第1電
    極側から基台に取り付ける工程と、 前記第2電極と前記第3電極とを電気的に接続するよう
    に導電部材を形成する工程と、 前記第3電極の上面に第1ボンディングワイヤを接合す
    る工程とを備えた、半導体レーザ装置の組立方法。
  9. 【請求項9】前記基台は、前記第1電極の上面が取り付
    けられる部分に形成された導電層と、前記第2電極に対
    応する部分に形成された絶縁層とを含み、 前記半導体レーザ素子を前記基台に取り付ける工程は、 前記第1電極の上面が前記基台の導電層に接触するとと
    もに、前記第2電極が前記基台の絶縁層に対向するよう
    に、前記半導体レーザ素子を前記基台に取り付ける工程
    を含む、請求項8に記載の半導体レーザ装置の組立方
    法。
JP2001062816A 2001-03-07 2001-03-07 半導体レーザ装置およびその組立方法 Expired - Fee Related JP4148652B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001062816A JP4148652B2 (ja) 2001-03-07 2001-03-07 半導体レーザ装置およびその組立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001062816A JP4148652B2 (ja) 2001-03-07 2001-03-07 半導体レーザ装置およびその組立方法

Publications (2)

Publication Number Publication Date
JP2002270939A true JP2002270939A (ja) 2002-09-20
JP4148652B2 JP4148652B2 (ja) 2008-09-10

Family

ID=18921901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001062816A Expired - Fee Related JP4148652B2 (ja) 2001-03-07 2001-03-07 半導体レーザ装置およびその組立方法

Country Status (1)

Country Link
JP (1) JP4148652B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017216157A1 (de) * 2016-06-16 2017-12-21 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines laserdiodenbarrens und laserdiodenbarren

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017216157A1 (de) * 2016-06-16 2017-12-21 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines laserdiodenbarrens und laserdiodenbarren
CN109314367A (zh) * 2016-06-16 2019-02-05 欧司朗光电半导体有限公司 用于制造激光二极管棒的方法和激光二极管棒
JP2019523996A (ja) * 2016-06-16 2019-08-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH レーザーダイオードバーの製造方法およびレーザーダイオードバー
CN109314367B (zh) * 2016-06-16 2021-09-14 欧司朗光电半导体有限公司 用于制造激光二极管棒的方法和激光二极管棒
US11128106B2 (en) 2016-06-16 2021-09-21 Osram Oled Gmbh Method of producing a laser diode bar and laser diode bar
US11581707B2 (en) 2016-06-16 2023-02-14 Osram Oled Gmbh Method of producing a laser diode bar and laser diode bar

Also Published As

Publication number Publication date
JP4148652B2 (ja) 2008-09-10

Similar Documents

Publication Publication Date Title
JP5465514B2 (ja) 光半導体装置
US7408203B2 (en) Light emitting device and fabrication method thereof and light emitting system using the same
KR20050000197A (ko) 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법
US20090080485A1 (en) Nitride semiconductor laser device
US9780523B2 (en) Semiconductor laser device
JP2000114595A (ja) GaN系化合物半導体発光素子
US20170237227A1 (en) Semiconductor laser device
JP2010040752A (ja) 半導体レーザ装置およびその製造方法
KR101679852B1 (ko) 발광 장치 및 그 제조 방법
JP4583058B2 (ja) 半導体レーザ素子
US20110006664A1 (en) Light emitting device and method of manufacturing the same
JP2007019265A (ja) 発光装置
JP2019062033A (ja) 半導体レーザ装置
JPH10308560A (ja) 半導体発光素子および発光装置
US8193552B2 (en) Semiconductor light emitting device of junction-down type and semiconductor light emitting element of junction-down type
JP4148652B2 (ja) 半導体レーザ装置およびその組立方法
JP2003023200A (ja) 半導体レーザ装置
JP2007317686A (ja) 光素子チップ、並びに、光モジュールおよびその製造方法
JP2005101149A (ja) 半導体発光装置及びその製造方法
JP3894607B2 (ja) 半導体レーザおよびその製法
JPH1022570A (ja) 窒化物半導体レーザ素子
JP3568409B2 (ja) 半導体素子
JPH10200213A (ja) 窒化ガリウム系半導体レーザ
JP2008091768A (ja) 半導体レーザ装置および電子機器
JP2002232063A (ja) 半導体レーザ装置及び光ピックアップ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees