JP2002262293A - 動画像復号装置および動画像復号方法 - Google Patents

Abstract

(57)【要約】 【課題】 誤差蓄積を低減し、フリッカ、色変動などの
目立つ劣化を抑えた動画像復号装置を提供する。 【解決手段】 アダマール変換符号化回路４１は、アダ
マール変換ブロックごとに整数化方法を変えて、画面全
体として、整数化の際の誤差が一方向に偏らないように
データ圧縮および整数化を行なう。すなわち、アダマー
ル変換後の小数点以下は、０．０、０．２５、０．５、
０．７５があるが、単純な四捨五入では、数値の絶対値
が大きくなる方向に偏る確率が高くなるので、０．５に
なった場合の整数化の丸め処理をブロックごとに変更す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＭＰＥＧ（Movi
ng Picture Expert Group）等の方式で圧縮符号化され
た信号を復号化する動画像復号方法および動画像復号装
置の構成に関する。

【０００２】

【従来の技術】デジタルＴＶなどの分野において画像デ
ータを圧縮符号化するための画像符号化方式としてＭＰ
ＥＧ方式が知られている。

【０００３】このＭＰＥＧ方式のうち代表的なものとし
ては、ＭＰＥＧ１と、ＭＰＥＧ２がある。ＭＰＥＧ１で
は、順次走査（ノンインターレース走査）の画像だけが
対象であるが、ＭＰＥＧ２では、順次走査の画像だけで
なく、飛び越し走査（インターレース走査）の画像が対
象となる。

【０００４】このようなＭＰＥＧの符号化には、動き補
償予測（時間的圧縮）、ＤＣＴ（Discrete Cosine Tran
sform）（空間的圧縮）およびエントロピー符号化（可
変長符号化）が採用されている。ＭＰＥＧの符号化で
は、まず、マクロブロック単位毎に、時間軸方向の予測
符号化（ＭＰＥＧ１ではフレーム予測符号化、ＭＰＥＧ
２ではフレーム予測符号化またはフィールド予測符号
化）が行われる。

【０００５】マクロブロックは、たとえば、１６（水平
方向画像数）×１６（垂直方向画素数）の大きさのＹ信
号（輝度信号）と、８（水平方向画像数）×８（垂直方
向画素数）の大きさのＣｂ信号（色差信号）と、８（水
平方向画像数）×８（垂直方向画素数）の大きさのＣｒ
信号（色差信号）とからなる。

【０００６】以下では、説明の便宜上、Ｙ信号について
のみ説明する。予測符号化方式に対応して、Ｉピクチ
ャ、Ｐピクチャ、Ｂピクチャの３種類の画像タイプが存
在する。以下では、フレーム内予測符号化を例にとって
説明する。

【０００７】（１）Ｉピクチャ：フレーム内の情報のみ
から符号化された画面で、フレーム間予測を行わずに生
成される画面である。Ｉピクチャ内の全てのマクロブロ
ック・タイプは、フレーム内情報のみで符号化するフレ
ーム内予測符号化である。

【０００８】（２）Ｐピクチャ：ＩまたはＰピクチャか
らの予測を行うことによって生成される画面であり、一
般的に、Ｐピクチャ内のマクロブロック・タイプは、フ
レーム内情報のみで符号化するフレーム内符号化と、過
去の再生画像から予測する順方向フレーム間予測符号化
との両方を含んでいる。

【０００９】（３）Ｂピクチャ：双方向予測によってで
きる画面で、一般的に、以下のマクロブロック・タイプ
を含んでいる。

【００１０】ａ）フレーム内情報のみで符号化するフレ
ーム内予測符号化 ｂ）過去の再生画像から予測する順方向フレーム間予測
符号化 ｃ）未来から予測する逆方向フレーム間予測符号化 ｄ）前後両方の予測による内挿的フレーム間予測符号化 ここで、内挿的フレーム間予測とは、順方向予測と逆方
向予測の２つの予測を対応画素間で平均することをい
う。

【００１１】したがって、このような全てのマクロブロ
ック・タイプに対応して復号処理を行うためのＭＰＥＧ
復号器では、一般的には、ＩピクチャまたはＰピクチャ
を格納しておくための参照画像用のメモリとしては、２
画面分のメモリが必要になってしまう。

【００１２】そこで、たとえば、特開２０００−４４４
０号公報には、ＭＰＥＧ等で圧縮された動画像を復号す
る際に、データをフレームメモリに圧縮して格納するこ
とで、メモリ容量の低減化が図れる動画像復号化方法お
よび動画像復号化装置が示されている。

【００１３】すなわち、特開２０００−４４４０号公報
に開示された動画像復号化方法は、ＭＰＥＧ方式によっ
て圧縮符号化された信号を、逆ＤＣＴを行なって得た画
像データに基づいて、または得られた上記画像データと
参照画像データとに基づいて第１の再生画像データを生
成する第１ステップ、第１の再生画像データに対してア
ダマール変換符号化を行なって第１の再生画像データに
対してビット方向にデータ量が削減された第２の再生画
像データを生成する第２ステップ、第２ステップによっ
て得られた第２の再生画像データのうち参照画像データ
を生成するために必要な第２の再生画像データを参照画
像用メモリに記憶させる第３ステップ、ならびに参照画
像用メモリに格納された第２の再生画像データに基づい
て第１の再生画像データに対応した参照画像データを生
成する第４ステップを備えることによって実現すること
ができる。

【００１４】

【発明が解決しようとする課題】しかし、特開２０００
−４４４０号公報に開示された動画像復号化方法では、
直交変換の後整数化を行なう場合に、すべて同じ方向で
整数化を行なっているので、上記の方法では、画面全体
として切り上げになる確率が高くなり、誤差蓄積により
劣化が目立つ場合があるという問題点があった。

【００１５】本発明は、上記のような問題点を解決する
ためになされたものであって、その目的は、誤差蓄積を
低減して目立つ劣化を抑えた動画像復号方法および装置
を提供することである。

【００１６】

【課題を解決するための手段】請求項１記載の動画像復
号装置は、動画像を圧縮するにあたり時間軸方向に予測
符号化を行なった圧縮符号化画像データを復号するため
の動画像復号装置であって、圧縮符号化画像データを受
けて、再生画像データを生成するための画像再生手段
と、画像再生手段の出力を受けて、所定のデータ変換ブ
ロックごとに直交変換を行ないデータ圧縮を行なうため
の直交圧縮変換手段と、直交圧縮変換の出力を受けて、
予測符号化に対する参照画像データを格納するための記
憶手段とを備え、直交圧縮変換手段は、所定のデータ変
換ブロックごとに直交変換後の整数化方式を切り替え
る。

【００１７】請求項２記載の動画像復号装置は、請求項
１記載の動画像復号装置の構成に加えて、直交圧縮変換
手段は、所定のデータ変換ブロックごとに直交変換後の
整数化のためのしきい値のレベルを切り替える、請求項
１記載の動画像復号装置。

【００１８】請求項３記載の動画像復号装置は、請求項
１または２記載の動画像復号装置の構成に加えて、直交
圧縮変換手段は、直交変換としてアダマール変換を行な
う。

【００１９】請求項４記載の動画像復号装置は、請求項
１記載の動画像復号装置の構成に加えて、圧縮画像デー
タは、輝度信号と色差信号とを含み、直交圧縮変換手段
は、輝度信号については、所定のデータ変換ブロックご
とに直交変換後の整数化方式を切り替え、色差信号につ
いては、ＤＣ成分は所定のデータ変換ブロックごとに直
交変換後の整数化方式を切り替え、ＡＣ成分は全ての所
定のデータ変換ブロックについて切り捨て処理を行な
う。

【００２０】請求項５記載の動画像復号装置は、請求項
４記載の動画像復号装置の構成に加えて、直交圧縮変換
手段は、直交変換としてアダマール変換を行なう。

【００２１】請求項６記載の動画像復号方法は、動画像
を圧縮するにあたり時間軸方向に予測符号化を行なった
圧縮画像データを信号に対して、再生処理を行なって得
た画像データに基づいて、または得られた上記画像デー
タと参照画像データとに基づいて第１の再生画像データ
を生成する第１ステップと、第１の再生画像データの所
定のデータ変換ブロックごとに直交変換後の整数化方式
を切り替えて直交変換符号化を行ない、第１の再生画像
データに対してビット方向にデータ量が削減された第２
の再生画像データを生成する第２ステップと、第２の再
生画像データのうち参照画像データを生成するために必
要な第２の再生画像データを参照画像用メモリに記憶さ
せる第３ステップと、参照画像用メモリに格納された第
２の再生画像データに基づいて第１の再生画像データに
対応した参照画像データを生成する第４ステップとを備
える。

【００２２】請求項７記載の動画像復号方法は、請求項
６記載の動画像復号方法の構成に加えて、第２のステッ
プにおいては、所定のデータ変換ブロックごとに直交変
換後の整数化のためのしきい値のレベルを切り替える。

【００２３】請求項８記載の動画像復号方法は、請求項
６または７記載の動画像復号方法の構成に加えて、第２
のステップにおいては、直交変換としてアダマール変換
を行なう。

【００２４】

【発明の実施の形態】［ＭＰＥＧ復号器１０００の構
成］図１は、ＭＰＥＧ復号器１０００の構成を示す概略
ブロック図である。

【００２５】図１を参照して、変換係数の可変長符号
は、可変長符号化器２１に送られる。ブロック・タイプ
を含む制御信号はＣＰＵ４０に送られる。動きベクトル
の可変長符号は、可変長復号化器３０に送られて復号化
される。可変長復号化器３０によって得られた動きベク
トルは、ベクトル値変換回路３１に送られ、動きベクト
ルの水平方向の大きさが１／２になるように変換され
る。ベクトル値変換回路３１によって水平方向の大きさ
が１／２になるように変換された動きベクトルは、第１
参照画像メモリ２７および第２参照画像メモリ２８に、
参照画像の切り出し位置を制御するための制御信号とし
て送られる。可変長符号化器２１は、変換係数の可変長
符号を復号化する。逆量子化器２２は、可変長符号化器
２１から得た変換係数（量子化されたＤＣＴ係数）を逆
量子化してＤＣＴ係数に変換する。水平高域係数除去回
路（係数削減回路）２３は、逆量子化器２２で生成され
たＤＣＴ係数を８（水平方向画素数）×８（垂直方向画
素数）のサブブロック単位に対応する８×８のＤＣＴ係
数に戻すとともに、各サブブロックの水平周波数の高域
成分のＤＣＴ係数を除去して、４（水平周波数方向）×
８（垂直周波数方向）の数のＤＣＴ係数に変換する。

【００２６】逆ＤＣＴ回路２４は、水平高域係数除去回
路２３で生成された４×８の数のＤＣＴ係数に、４×８
の逆ＤＣＴを施して、もとのサブブロック単位のデータ
が水平方向に１／２に圧縮された４（水平方向画素数）
×８（垂直方向画素数）のデータ数からなるデータを生
成する。

【００２７】また、このようにして得られた１つのマク
ロブロックを構成する４つのサブブロック単位に対応す
る画像データに基づいて、水平方向が１／２に圧縮され
た８×１６の１つのマクロブロック単位の再生画像デー
タまたは予測誤差データを生成する。

【００２８】したがって、逆ＤＣＴ回路２４によって得
られるマクロブロック単位のデータ量は、原画像のマク
ロブロック単位の画像データ量の半分となる。

【００２９】逆ＤＣＴ回路２４によって生成された水平
方向が１／２に圧縮された８×１６のマクロブロック単
位の予測誤差データには、そのマクロブロック・タイプ
に応じた参照画像データ（水平方向が１／２に圧縮され
た８×１６のマクロブロック単位の参照画像データ）
が、加算器２５によって加算され、再生画像データが生
成される。参照画像データは、スイッチ３３を介して加
算器２５に送られる。ただし、逆ＤＣＴ回路２４から出
力された画像データがフレーム内予測符号化に対する再
生画像データである場合には、参照画像データは加算さ
れない。

【００３０】逆ＤＣＴ回路２４および加算器２５によっ
て得られた水平方向が１／２に圧縮された８×１６のマ
クロブロック単位の第１の再生画像データは、アダマー
ル変換符号化回路４１に送られる。

【００３１】アダマール変換符号化回路４１は、４次ア
ダマール変換処理および量子化処理を行なう。アダマー
ル変換符号化回路４１は、８×１６のマクロブロック単
位の再生画像データをブロック分割する。

【００３２】図２は、このようなブロック分割処理を説
明するための概念図である。入力画像信号がインターレ
ス画像の場合には、図２（ｄ）に示すように、奇数ライ
ン同士の隣り合う２つのラインと水平方向に隣り合う２
画素からなる２×２のブロックおよび偶数ライン同士の
隣り合う２つのラインと水平方向に隣り合う２画素から
なる２×２のブロックに、第１の再生画像データが分割
される。

【００３３】入力画像信号がプログレッシブ画像の場合
には、図２（ｃ）に示すように、垂直方向の隣り合う２
つのラインと水平方向に隣り合う２画素からなる２×２
のブロックに、第１の再生画像データが分割される。

【００３４】入力画像信号の種類に応じたブロックの分
割の切換は、ＣＰＵ４０からの制御信号に基づいて行な
われる。

【００３５】なお、入力された画像がプログレッシブ画
像の場合には、図２（ａ）に示すように、垂直方向の隣
り合う４つの画素からなる４×１ブロックに第１の再生
画像データを分割し、入力される画像がインターレス画
像の場合には、図２（ｄ）に示すような２×２のブロッ
クに第１の再生画像データを分割してもよい。

【００３６】また、入力される画像がインターレス画像
の場合には、図２（ｂ）に示すように、奇数ライン同士
のライン間においては垂直方向の隣り合う４つの画素か
らなる４×１のブロックおよび偶数ライン同士のライン
間において垂直方向の隣り合う４つの画素からなる４×
１のブロックに、第１の再生画像データを分割してもよ
い。

【００３７】各ブロック内の各画素の画素値（８ビッ
ト）を図２（ｃ）または図２（ｄ）に示すように、ａ、
ｂ、ｃ、ｄとすると、各ブロックごとに次の式（１）〜
（４）で表わされるようなアダマール変換が行なわれ
る。

【００３８】

【数１】

【００３９】本来のアダマール変換では係数は、１／
（４×√２）であるが、ここでは処理を簡単にするため
に係数を１／４としている。

【００４０】次に、アダマール変換符号化回路４１にお
いて、量子化が行なわれる。ここでは、ビット方向に１
／２に圧縮するために、１ブロック内の４画素の画素値
の合計に対して、１６ビットが割当てられる。

【００４１】各係数Ｋ０、Ｋ１、Ｋ２、Ｋ３に対するビ
ット割当て方法として、たとえばＫ０には８ビットが、
Ｋ１およびＫ２には４ビットが、Ｋ３には０ビットが割
当てられる。したがって、Ｋ０は上記数式（１）によっ
て算出された値がそのまま採用される。またＫ３は上記
式（４）にかかわらず無視される。

【００４２】Ｋ１またはＫ２については、上記式（２）
〜（３）で求められた８ビットの値（−１２８〜＋１２
７）が、量子化・逆量子化テーブルに基づいて、４ビッ
トの値（−８〜＋７）に変換される。

【００４３】Ｋ０、Ｋ１、Ｋ２に対する量子化値を、Ｋ
０′、Ｋ１′、Ｋ２′で表わすことにする。

【００４４】上記４次アダマール変換処理および量子化
処理によって、８×１６のマクロブロック単位の第２の
再生画像データが得られる。

【００４５】第２の再生画像データのデータ量は、第１
の再生画像のデータ量の１／２となる。

【００４６】したがって、アダマール変換符号化回路４
１によって得られるマクロブロック単位の第２の再生画
像データのデータ量は、原画像のマクロブロック単位の
画像データ量の１／４となる。

【００４７】アダマール変換符号化回路４１によって得
られたマクロブロック単位の第２の再生画像データが、
Ｂピクチャに対する再生画像データである場合には、そ
の再生画像データはスイッチ３４に送られる。

【００４８】アダマール変換符号化回路４１によって得
られたマクロブロック単位の第２の再生画像データが、
ＩピクチャまたはＰピクチャに対する再生画像データで
ある場合には、その再生画像データはスイッチ３２を介
して第１参照画像用メモリ２７または第２参照画像用メ
モリ２８に格納される。第１参照画像用メモリ２７また
は第２画像参照用メモリ２８に格納される画像データ量
は従来の１／４となる。スイッチ３２はＣＰＵ４０によ
って制御される。

【００４９】第１アダマール変換復号化回路４２は、第
２参照画像用メモリ２７から読出された８×１６のマク
ロブロック単位の第２の再生画像データに対して、逆量
子化処理およびアダマール逆変換処理を行なって、第１
の再生画像に対する参照画像データを生成する。

【００５０】つまり、まず、第１参照画像用メモリ２７
から読出された第２の再生画像データを構成する各量子
化値Ｋ０′、Ｋ１′、Ｋ２′が、逆量子化値Ｋ０"、Ｋ
１"、Ｋ２"に変換される。具体的には、Ｋ０′に対する
逆量子化値Ｋ０"はＫ０′と等しい。

【００５１】Ｋ１′およびＫ２′に対する逆量子化値Ｋ
１"およびＫ２"は、量子化・逆量子化テーブルに基づい
て求められる。

【００５２】このようにして得られた逆量子化値Ｋ
０"、Ｋ１"、Ｋ２"が得られると、次の式（５）〜
（８）に基づいて、アダマール逆変換処理が行なわれ
る。ただし、この例では、Ｋ３"は０として取り扱われ
ている。

【００５３】

【数２】

【００５４】これにより、第１参照画像用メモリ２７か
ら読出されたマクロブロック単位の第２の再生画像デー
タが、第１の再生画像データに対応した参照画像データ
に変換される。

【００５５】第２アダマール変換復号化回路４３は、第
２参照画像用メモリ２８から読出された８×１６のマク
ロブロック単位の再生画像データに対して、上述したの
と同様な逆量子化処理およびアダマール逆変換処理を行
なって、第１の再生画像データに対応した参照画像デー
タを生成する。

【００５６】平均化部２９は、第１アダマール変換復号
化回路４２および第２アダマール変換復号化回路４３か
ら読出された画像データを平均して、内挿的フレーム間
予測符号化に用いられる８×１６のマクロブロック単位
の参照画像データを生成する。

【００５７】スイッチ３３は、ＣＰＵ４０によって次の
ように制御される。逆ＤＣＴ回路２４から出力されたデ
ータがフレーム内予測符号化に対する再生画像データで
ある場合には、スイッチ３３の共通端子が接地端子に切
換えられる。

【００５８】逆ＤＣＴ回路２４から出力されたデータが
順方向フレーム間予測符号に対する予測誤差データであ
る場合または逆方向フレーム間予測符号に対する予測誤
差データである場合には、スイッチ３３の共通端子が第
１アダマール変換復号化回路４２から参照画像データが
送られる端子または第２アダマール変換復号化回路４３
からの参照画像データが送られる端子のいずれか一方を
選択するように切換えられる。

【００５９】なお、参照画像用メモリ２７、２８から参
照画像が読出される場合には、ベクトル値変換回路３１
からの動きベクトルに基づいて、その切出し位置が制御
される。ベクトル値変換回路３１によって動きベクトル
の水平方向の大きさが１／２に変換されているのは、ア
ダマール変換符号化回路４１から参照画像用メモリ２
７、２８に送られるマクロブロック単位の画像データは
水平方向に１／２に圧縮されたものとなっているためで
ある。

【００６０】逆ＤＣＴ回路２４から出力されたデータが
内挿的フレーム化予測符号に対する予測誤差データであ
る場合には、スイッチ３３の共通端子が平均化部２９の
出力が送られる端子を選択するように切換えられる。

【００６１】スイッチ３４は、アダマール変換符号化回
路４１からスイッチ３４に送られてきたＢピクチャに対
する第２の再生画像データ、参照画像用メモリ２７に格
納されたＩピクチャまたはＰピクチャに対する第２の再
生画像データ、参照画像用メモリ２８に格納されたＩピ
クチャまたはＰピクチャに対する第２の再生画像データ
が原画像の順序と同じ順番で出力されるようにＣＰＵ４
０によって制御される。

【００６２】スイッチ３４から出力された第２の再生画
像データは、第３アダマール変換復号化回路３５によっ
て、上述したのと同様な逆量子化処理およびアダマール
逆変換処理が行なわれることにより、第１の再生画像デ
ータに対応した画像データに変換された後、フォーマッ
ト変換回路３６に送られる。

【００６３】フォーマット変換回路３６は、第３アダマ
ール変換復号化回路３５から送られてきた画像データを
モニタ装置の水平および垂直走査線数に対応するように
フォーマット変換する。フォーマット変換後の画像デー
タは、モニタ装置に送られる。

【００６４】上述のようにすることで、第１参照画像用
メモリ２７および第２参照画像用メモリ２８として、従
来のそれらの容量の１／４のものを用いることができ
る。

【００６５】［アダマール変換符号化回路４１の動作］ （単純な整数化処理の問題点）図３は、図１に示したア
ダマール変換符号化回路４１が、式（１）〜（４）に対
応する処理を行った後に単純な整数化を行うとした場合
の処理を示すフローチャートである。以下に説明するよ
うに、このような単純な整数化では、十分な画質を得る
ことができない。

【００６６】図３のフローチャートに示すように、アダ
マール変換処理が開始され（ステップＳ１００）、アダ
マール変換処理が行われると（ステップＳ１０２）、ア
ダマール変換のＫ０、Ｋ１、Ｋ２、Ｋ３の小数点以下が
とり得る値としては、０．００，０．２５，０．５０，
０．７５がある。

【００６７】そこで、続いて、整数化のためにＸｉ（ｉ
＝０，１，２，３）の正負を判断し（ステップＳ１０
４）に応じて、以下に説明するような２通りの方法で整
数化処理を行なう。

【００６８】まず、（ａ＋ｂ＋ｃ＋ｄ）、（ａ−ｂ＋ｃ
−ｄ）、（ａ＋ｂ−ｃ−ｄ）、（ａ−ｂ−ｃ＋ｄ）が０
以上の場合、２を加算して、４で割って、小数部を切り
捨てて整数化する（ステップＳ１０６）。

【００６９】一方、（ａ＋ｂ＋ｃ＋ｄ）、（ａ−ｂ＋ｃ
−ｄ）、（ａ＋ｂ−ｃ−ｄ）、（ａ−ｂ−ｃ＋ｄ）が負
の場合、２を減算して、４で割って、小数部を切り捨て
て整数化する（ステップＳ１０８）。

【００７０】続いて、整数化の丸めを行なうため、中間
値では、０．２５が切り捨て、０．５０，０．７５が切
り上げの整数化を行ない（ステップＳ１１０）、処理が
終了する（ステップＳ１１０）。このステップＳ１０４
〜Ｓ１１０のような整数化を行うとすると、切り捨てら
れる中間値が０．２５のみであるため、画像全体として
は、数値の絶対値が大きくなる方向に偏って整数化が行
われることになる。

【００７１】したがって、フリッカ、色変動などの目立
つ劣化が存在する。 （本発明に係るアダマール変換符号化回路４１の構成）
以上のような問題点に対応するために、アダマール変換
符号化回路４１は、以下に説明するような構成を有し
て、整数化動作を行なう。

【００７２】図４は、アダマール変換符号化回路４１の
構成を説明するための概略ブロック図である。

【００７３】図４を参照して、アダマール変換符号化回
路４１は、上記アダマール変換の式（１）〜（４）の処
理にそれぞれ対応する加算処理を行なうための加算回路
４１０．１〜４１０．３と、加算回路４１０．０〜４１
０．３からの出力をそれぞれ受けて、後に説明するよう
な整数化処理および除算処理を行なうための除算・整数
化回路４１２．０〜４１２．３と、除算・整数化回路４
１２．０〜４１２．３の出力をそれぞれ受けて、アダマ
ール変換後の上述したような量子化処理を行なうための
量子化回路４１４．０〜４１４．３とを備える。

【００７４】加算回路４１０．１〜４１０．３、除算・
整数化回路４１２．０〜４１２．３および量子化回路４
１４．０〜４１４．３は、ＣＰＵ４０からの制御信号に
より制御される。ここで、除算・整数化回路４１２．０
〜４１２．３からの出力は、上述した式（１）〜（４）
に対応した係数Ｋ０〜Ｋ３であり、量子化回路４１４．
０〜４１４．３の出力は、上述した係数値Ｋ０′、Ｋ
１′、Ｋ２′、Ｋ３′となる。

【００７５】図５は、図４に示した除算・整数化回路４
１２．０の構成を説明するための概略ブロック図であ
る。他の除算・整数化回路４１２．１〜４１２．３の構
成も基本的に同様である。

【００７６】図５を参照して、除算・整数化回路４１
２．０は、加算回路４１０．０からの入力信号を受けて
正負判定を行なうための正負判定回路４１２０と、加算
回路４１０．０からの入力信号を一方入力として受ける
加算器４１２２と、制御信号に応じて、固定レベル−１
および−２，固定レベル＋１および＋２のそれぞれにお
いて、いずれかを選択的に出力するためのスイッチ回路
４１２４と、スイッチ回路４１２４からの出力を受け
て、固定レベル−１と−２のうちの選択された方と、固
定レベル＋１と＋２のうちの選択された方とのうち、い
ずれか一方を選択して、加算器４１２２の他方入力に与
えるスイッチ回路４１２６と、加算器４１２２の出力を
受けて２ビットシフト動作することで４での除算処理を
行なうためのシフト回路４１２８とを備える。

【００７７】図６は、本発明に係るアダマール変換符号
化回路４１の動作を説明するためのフローチャートであ
る。

【００７８】図６を参照して、アダマール変換処理が開
始されると（ステップＳ２００）、まず、加算回路４１
０．０〜４１０．３において入力された画素値に対して
対応する加算処理が行なわれる（ステップＳ２０２）。

【００７９】続いて、後に説明するように、入力された
画素値が属するアダマールブロックがどの位置にあるか
の判断が行なわれ（ステップＳ２０４）、アダマールブ
ロックごとに、以下に説明するとおり、しきい値を変え
て整数化の丸めを行なう。

【００８０】以下では、このようにして場合分けされる
各アダマールブロックのタイプごとに処理の内容を説明
すると以下のとおりである。

【００８１】（アダマールブロックがタイプ１のブロッ
クである場合）（ａ＋ｂ＋ｃ＋ｄ）、（ａ−ｂ＋ｃ−
ｄ）、（ａ＋ｂ−ｃ−ｄ）、（ａ−ｂ−ｃ＋ｄ）が０以
上の場合（ステップＳ２０６）、２を加算して、４で割
って（ステップＳ２１０）、小数部を切り捨てて整数化
する（ステップＳ２１８）。

【００８２】また、（ａ＋ｂ＋ｃ＋ｄ）、（ａ−ｂ＋ｃ
−ｄ）、（ａ＋ｂ−ｃ−ｄ）、（ａ−ｂ−ｃ＋ｄ）が負
の場合（ステップＳ２０６）、２を減算して、４で割っ
て（ステップＳ２１２）、小数部を切り捨てて整数化す
る（ステップＳ２１８）。

【００８３】中間値では、０．２５は切り捨て方向、
０．５０，０．７５は切り上げ方向に丸められる。

【００８４】（アダマールブロックがタイプ２のブロッ
クである場合）（ａ＋ｂ＋ｃ＋ｄ）、（ａ−ｂ＋ｃ−
ｄ）、（ａ＋ｂ−ｃ−ｄ）、（ａ−ｂ−ｃ＋ｄ）が０以
上の場合（ステップＳ２０８）、１を加算して、４で割
って（ステップＳ２１４）、小数部を切り捨てて整数化
する（ステップＳ２１８）。

【００８５】また、（ａ＋ｂ＋ｃ＋ｄ）、（ａ−ｂ＋ｃ
−ｄ）、（ａ＋ｂ−ｃ−ｄ）、（ａ−ｂ−ｃ＋ｄ）が負
の場合（ステップＳ２０８）、１を減算して、４で割っ
て、小数部を切り捨てて整数化する（ステップＳ２１
８）。

【００８６】中間値では、０．２５、０．５０が切り捨
て方向、０．７５が切り上げ方向に丸められる。

【００８７】図７〜図１０は、上述したようなタイプ１
およびタイプ２のアダマールブロックの配置の例を説明
するための概念図である。

【００８８】タイプ１とタイプ２の切換は、図７に示す
ように、縦の列ごとに行なうことが可能である。

【００８９】また、第８図に示すように碁の目格子状に
切換えてもよい。さらに、図９（ａ）、（ｂ）に示すよ
うに、図７の切換方式をフレームごとに、図９（ａ）の
場合と図９（ｂ）の場合のように、交互に切換える方式
を変えてもよい。

【００９０】さらに、図１０（ａ）、（ｂ）に示すよう
に、図８の切換方式をフレームごとに、図１０（ａ）の
場合と図１０（ｂ）の場合のように、交互に切換える方
式を変えてもよい。

【００９１】以上のような処理により、画面全体として
の誤差蓄積が軽減でき、フリッカ、色変動などの目立つ
劣化を抑制することができる。小数点以下の値が０．５
の場合、ブロックごとに交互に、切り捨て、切り上げ方
向に整数化の丸めをする。具体的には、以下に示すタイ
プ１とタイプ２の方法の丸めによる整数化をブロックご
とに切換えることにより、タイプ１では数値の絶対値が
大きくなる方向の整数化に偏り、タイプ２では数値の絶
対値が小さくなる方向の整数化に偏り、画面全体として
どちら側にも偏らないようにすることが可能である。

【００９２】以上の説明では、輝度信号の場合について
説明を行なった。色差信号についても、輝度信号と同様
の処理を行なうことが可能である。あるいは、輝度信号
の場合については、図６で説明した方法で整数化を行な
い、色差信号については、ＤＣ成分は図６に示した方法
によりアダマールブロックごとに切換えて丸め処理を行
ない、ＡＣ成分については全てのアダマールブロックに
ついて切り捨て処理を行なうとすることが可能である。

【００９３】なお、以上の説明においては、変換値の一
意性が保持されることを利用するために、直交変換、特
にアダマール変換を例にとって説明したが、本発明はこ
のような場合に限定されることなく、たとえば、図２で
説明したようなブロックごとに直交変換を行なうこと
で、変換結果の値の偏りに基づいてデータ圧縮が可能な
直交変換であれば、他の直交変換を用いることも可能で
ある。

【００９４】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【００９５】

【発明の効果】以上説明したとおり、本発明によれば、
画面全体として誤差蓄積を軽減することにより、フリッ
カ、色変動等の目立つ劣化を抑制することができる。

【図面の簡単な説明】

【図１】 ＭＰＥＧ復号器１０００の構成を示す概略ブ
ロック図である。

【図２】 ブロック分割処理を説明するための概念図で
ある。

【図３】 アダマール変換処理を行った後に単純な整数
化を行うとした場合の処理を示すフローチャートであ
る。

【図４】 アダマール変換符号化回路４１の構成を説明
するための概略ブロック図である。

【図５】 図４に示した除算・整数化回路４１２．０の
構成を説明するための概略ブロック図である。

【図６】 本発明に係るアダマール変換符号化回路４１
の動作を説明するためのフローチャートである。

【図７】 タイプ１およびタイプ２のアダマールブロッ
クの配置の第１の例を説明するための概念図である。

【図８】 タイプ１およびタイプ２のアダマールブロッ
クの配置の第２の例を説明するための概念図である。

【図９】 タイプ１およびタイプ２のアダマールブロッ
クの配置の第３の例を説明するための概念図である。

【図１０】 タイプ１およびタイプ２のアダマールブロ
ックの配置の第４の例を説明するための概念図である。

【符号の説明】

２１ 可変長符号化器、２２ 逆量子化器、２３ 水平
高域係数除去回路、２４ 逆ＤＣＴ回路、２５ 加算
器、２７ 第１参照画像用メモリ、２８ 第２参照画像
用メモリ、２９ 平均化部、３０ 可変長復号化器、３
１ ベクトル値変換回路、３２、３２、３４ スイッ
チ、３５、４２、４３ アダマール変換復号化回路、３
６ フォーマット変換回路、４０ ＣＰＵ、４１ アダ
マール変換符号化回路。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C057 AA06 BA01 DA03 DA15 EA02 EA07 EC02 EC03 EL01 EM09 EM13 EM16 FC06 GG04 GJ01 5C059 KK01 LA04 MA00 MA05 MA22 MA23 MC00 MC11 MC22 MC32 ME02 NN01 PP05 PP06 PP07 PP16 UA05 UA33 UA38 5J064 AA01 BA09 BA16 BB03 BC01 BC02 BC08 BC21 BC22 BC25 BC28

Claims (8)

【特許請求の範囲】
1. 【請求項１】 動画像を圧縮するにあたり時間軸方向に
   予測符号化を行なった圧縮符号化画像データを復号する
   ための動画像復号装置であって、 前記圧縮符号化画像データを受けて、再生画像データを
   生成するための画像再生手段と、 前記画像再生手段の出力を受けて、所定のデータ変換ブ
   ロックごとに直交変換を行ないデータ圧縮を行なうため
   の直交圧縮変換手段と、 前記直交圧縮変換の出力を受けて、前記予測符号化に対
   する参照画像データを格納するための記憶手段とを備
   え、 前記直交圧縮変換手段は、前記所定のデータ変換ブロッ
   クごとに直交変換後の整数化方式を切り替える、動画像
   復号装置。
2. 【請求項２】 前記直交圧縮変換手段は、前記所定のデ
   ータ変換ブロックごとに直交変換後の整数化のためのし
   きい値のレベルを切り替える、請求項１記載の動画像復
   号装置。
3. 【請求項３】 前記直交圧縮変換手段は、前記直交変換
   としてアダマール変換を行なう、請求項１または２記載
   の動画像復号装置。
4. 【請求項４】 前記圧縮画像データは、輝度信号と色差
   信号とを含み、 前記直交圧縮変換手段は、前記輝度信号については、前
   記所定のデータ変換ブロックごとに直交変換後の整数化
   方式を切り替え、前記色差信号については、ＤＣ成分は
   前記所定のデータ変換ブロックごとに直交変換後の整数
   化方式を切り替え、ＡＣ成分は全ての前記所定のデータ
   変換ブロックについて切り捨て処理を行なう、請求項１
   記載の動画像復号装置。
5. 【請求項５】 前記直交圧縮変換手段は、前記直交変換
   としてアダマール変換を行なう、請求項４記載の動画像
   復号装置。
6. 【請求項６】 動画像を圧縮するにあたり時間軸方向に
   予測符号化を行なった圧縮画像データを信号に対して、
   再生処理を行なって得た画像データに基づいて、または
   得られた上記画像データと参照画像データとに基づいて
   第１の再生画像データを生成する第１ステップと、 前記第１の再生画像データの所定のデータ変換ブロック
   ごとに直交変換後の整数化方式を切り替えて直交変換符
   号化を行ない、前記第１の再生画像データに対してビッ
   ト方向にデータ量が削減された第２の再生画像データを
   生成する第２ステップと、 前記第２の再生画像データのうち参照画像データを生成
   するために必要な第２の再生画像データを参照画像用メ
   モリに記憶させる第３ステップと、 前記参照画像用メモリに格納された前記第２の再生画像
   データに基づいて前記第１の再生画像データに対応した
   参照画像データを生成する第４ステップとを備える、動
   画像復号方法。
7. 【請求項７】 前記第２のステップにおいては、前記所
   定のデータ変換ブロックごとに直交変換後の整数化のた
   めのしきい値のレベルを切り替える、請求項６記載の動
   画像復号方法。
8. 【請求項８】 前記第２のステップにおいては、前記直
   交変換としてアダマール変換を行なう、請求項６または
   ７記載の動画像復号方法。