JP2002259164A - ウオッチドッグシステム - Google Patents
ウオッチドッグシステムInfo
- Publication number
- JP2002259164A JP2002259164A JP2001060147A JP2001060147A JP2002259164A JP 2002259164 A JP2002259164 A JP 2002259164A JP 2001060147 A JP2001060147 A JP 2001060147A JP 2001060147 A JP2001060147 A JP 2001060147A JP 2002259164 A JP2002259164 A JP 2002259164A
- Authority
- JP
- Japan
- Prior art keywords
- watchdog
- reset
- cpu
- error
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】本発明はＣＰＵからの応答がない場合に、エラ
ーの続発を防止しつつ、リセットを行うウオッチドッグ
システムを提供する。 【解決手段】ウオッチドッグシステム１は、ウオッチド
ッグリセットの発生後、リセット直後のオペコードフェ
ッチを監視して、当該オブコードフェッチに基づいてＣ
ＰＵサイクルが正常動作しているか否かを判定し、ＣＰ
Ｕサイクルが正常動作していないときには、リセットを
継続して、システムを起動させないため、故障によるエ
ラーが発生した場合、再度エラーが発生することを防止
することができるとともに、エラーがない場合には自動
復帰を行うことができる。
ーの続発を防止しつつ、リセットを行うウオッチドッグ
システムを提供する。 【解決手段】ウオッチドッグシステム１は、ウオッチド
ッグリセットの発生後、リセット直後のオペコードフェ
ッチを監視して、当該オブコードフェッチに基づいてＣ
ＰＵサイクルが正常動作しているか否かを判定し、ＣＰ
Ｕサイクルが正常動作していないときには、リセットを
継続して、システムを起動させないため、故障によるエ
ラーが発生した場合、再度エラーが発生することを防止
することができるとともに、エラーがない場合には自動
復帰を行うことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ウオッチドッグシ
ステムに関し、詳細には、ＣＰＵからの応答がない場合
にＣＰＵに対して割込を発生させたり、リセットを印加
する等を行うウオッチドッグ（watch dog）システムに
関する。
ステムに関し、詳細には、ＣＰＵからの応答がない場合
にＣＰＵに対して割込を発生させたり、リセットを印加
する等を行うウオッチドッグ（watch dog）システムに
関する。
【０００２】
【従来の技術】従来、ウオッチドッグシステムは、例え
ば、ＣΡＵ搭載基板等に設けられ、ＣＰＵから出力され
たアドレスをデコードして、他の回路を制御するための
制御信号及びＣＰＵが正常に動作しているか監視する。
ウオッチドッグシステムは、例えば、ＣΡＵ搭載基板の
内部に発生した一時的なノイズ等によってＣＰＵが暴走
した時、ＣＰＵの動作が停止するが、ＣＰＵにリセット
信号を出力して、リセット信号によってＣＰＵ及び監視
回路をリセットさせる。
ば、ＣΡＵ搭載基板等に設けられ、ＣＰＵから出力され
たアドレスをデコードして、他の回路を制御するための
制御信号及びＣＰＵが正常に動作しているか監視する。
ウオッチドッグシステムは、例えば、ＣΡＵ搭載基板の
内部に発生した一時的なノイズ等によってＣＰＵが暴走
した時、ＣＰＵの動作が停止するが、ＣＰＵにリセット
信号を出力して、リセット信号によってＣＰＵ及び監視
回路をリセットさせる。
【０００３】ところが、このような従来のウオッチドッ
グシステムでは、ＣＰＵが何らかの原因によって暴走し
た場合、ＣＰＵの動作が停止したままになるので、ＣＰ
Ｕに手動でリセットをかけて動作を回復させなければな
らないという課題があった。特に、ＣΡＵ搭載基板の内
部に発生した一時的なノイズ等の影響によってＣＰＵが
暴走した場合（即ち、ＣＰＵ搭載基板の故障ではない要
因で暴走した場合）でも、手動による回復操作が必要で
あった。
グシステムでは、ＣＰＵが何らかの原因によって暴走し
た場合、ＣＰＵの動作が停止したままになるので、ＣＰ
Ｕに手動でリセットをかけて動作を回復させなければな
らないという課題があった。特に、ＣΡＵ搭載基板の内
部に発生した一時的なノイズ等の影響によってＣＰＵが
暴走した場合（即ち、ＣＰＵ搭載基板の故障ではない要
因で暴走した場合）でも、手動による回復操作が必要で
あった。
【０００４】そこで、従来、停止信号が供給されると動
作を停止し、且つ該停止信号の非供給時に動作して回路
制御用のアドレスを出力する中央処理装置から出力され
た該アドレスをデコードして、該中央処理装置が正常に
動作していることを示す一定周期の監視信号を生成する
監視信号生成手段と、前記監視信号の停止を検出し、該
停止している期間を有効な論理レベルで示す検出信号を
生成する検出手段とを備え、前記検出信号に基づき前記
中央処理装置の動作を停止して該中央処理装置の暴走を
止めるウオッチドッグタイマにおいて、前記検出信号を
入力し、該検出信号が前記有効な論理レベルに遷移した
時に、前記中央処理装置の動作を一旦停止し且つその直
後に再び動作を開始させるための制御信号を生成する制
御信号生成回路と、前記検出信号が有効になった回数を
計数し、この計数値が所定の値になった時には前記中央
処理装置の動作を停止するための停止信号を生成するカ
ウンタと、前記カウンタが前記停止信号を生成した時、
前記制御信号にかかわらず該停止信号を前記中央処理装
置へ供給するゲート回路とを、設けたウオッチドッグタ
イマが提案されている（特開平６−２２１１７号公報参
照）。
作を停止し、且つ該停止信号の非供給時に動作して回路
制御用のアドレスを出力する中央処理装置から出力され
た該アドレスをデコードして、該中央処理装置が正常に
動作していることを示す一定周期の監視信号を生成する
監視信号生成手段と、前記監視信号の停止を検出し、該
停止している期間を有効な論理レベルで示す検出信号を
生成する検出手段とを備え、前記検出信号に基づき前記
中央処理装置の動作を停止して該中央処理装置の暴走を
止めるウオッチドッグタイマにおいて、前記検出信号を
入力し、該検出信号が前記有効な論理レベルに遷移した
時に、前記中央処理装置の動作を一旦停止し且つその直
後に再び動作を開始させるための制御信号を生成する制
御信号生成回路と、前記検出信号が有効になった回数を
計数し、この計数値が所定の値になった時には前記中央
処理装置の動作を停止するための停止信号を生成するカ
ウンタと、前記カウンタが前記停止信号を生成した時、
前記制御信号にかかわらず該停止信号を前記中央処理装
置へ供給するゲート回路とを、設けたウオッチドッグタ
イマが提案されている（特開平６−２２１１７号公報参
照）。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の技術にあっては、一時的なノイズ等の影響に
よってＣＰＵが暴走した場合、検出手段の検出信号から
制御信号生成回路で制御信号を生成してＣＰＵに供給し
て、ＣΡＵの動作が一旦停止した後に自動的に再開し、
手動によるＣＰＵの回復操作を不要にしようとしている
ため、一時的なシステムエラーの場合には対処すること
はできるが、リセット後、システムが起動し、再びエラ
ーが発生する可能性があり、改良の必要があった。
うな従来の技術にあっては、一時的なノイズ等の影響に
よってＣＰＵが暴走した場合、検出手段の検出信号から
制御信号生成回路で制御信号を生成してＣＰＵに供給し
て、ＣΡＵの動作が一旦停止した後に自動的に再開し、
手動によるＣＰＵの回復操作を不要にしようとしている
ため、一時的なシステムエラーの場合には対処すること
はできるが、リセット後、システムが起動し、再びエラ
ーが発生する可能性があり、改良の必要があった。
【０００６】そこで、請求項１記載の発明は、ウオッチ
ドッグリセットの発生後、リセット直後のオペコードフ
ェッチを監視して、当該オブコードフェッチに基づいて
ＣＰＵサイクルが正常動作しているか否かを判定し、Ｃ
ＰＵサイクルが正常動作していないときには、リセット
を継続して、システムを起動させないことにより、故障
によるエラーが発生した場合、再度エラーが発生するこ
とを防止するとともに、エラーがない場合には自動復帰
を行うことのできるウオッチドッグシステムを提供する
ことを目的としている。
ドッグリセットの発生後、リセット直後のオペコードフ
ェッチを監視して、当該オブコードフェッチに基づいて
ＣＰＵサイクルが正常動作しているか否かを判定し、Ｃ
ＰＵサイクルが正常動作していないときには、リセット
を継続して、システムを起動させないことにより、故障
によるエラーが発生した場合、再度エラーが発生するこ
とを防止するとともに、エラーがない場合には自動復帰
を行うことのできるウオッチドッグシステムを提供する
ことを目的としている。
【０００７】請求項２記載の発明は、システムのエラー
の発生の有無を検出し、システムエラーが発生している
と、リセットを継続して、システムを起動させないこと
により、エラーの診断をＣＰＵプログラムにより正確に
行うとともに、システムが途中で停止した場合でもリセ
ット状態に速やかに移行することのできるウオッチドッ
グシステムを提供することを目的としている。
の発生の有無を検出し、システムエラーが発生している
と、リセットを継続して、システムを起動させないこと
により、エラーの診断をＣＰＵプログラムにより正確に
行うとともに、システムが途中で停止した場合でもリセ
ット状態に速やかに移行することのできるウオッチドッ
グシステムを提供することを目的としている。
【０００８】請求項３記載の発明は、ＣＰＵサイクルの
正常に動作しているか否かをＤＭＡによるメモリヴェリ
ファイに基づいて判定することにより、ＤＭＡによる診
断で、確度の良いＣＰＵサイクルの動作の診断を短期間
で行い、エラーの場合に速やかにリセット状態に移行す
ることのできるウオッチドッグシステムを提供すること
を目的としている。
正常に動作しているか否かをＤＭＡによるメモリヴェリ
ファイに基づいて判定することにより、ＤＭＡによる診
断で、確度の良いＣＰＵサイクルの動作の診断を短期間
で行い、エラーの場合に速やかにリセット状態に移行す
ることのできるウオッチドッグシステムを提供すること
を目的としている。
【０００９】
【課題を解決するための手段】請求項１記載の発明のウ
オッチドッグシステムは、ウオッチドッグリセットの発
生後、リセット直後のオペコードフェッチを監視して、
当該オブコードフェッチに基づいてＣＰＵサイクルが正
常動作しているか否かを判定し、ＣＰＵサイクルが正常
動作していないときには、前記リセットを継続して、シ
ステムを起動させないことにより、上記目的を達成して
いる。
オッチドッグシステムは、ウオッチドッグリセットの発
生後、リセット直後のオペコードフェッチを監視して、
当該オブコードフェッチに基づいてＣＰＵサイクルが正
常動作しているか否かを判定し、ＣＰＵサイクルが正常
動作していないときには、前記リセットを継続して、シ
ステムを起動させないことにより、上記目的を達成して
いる。
【００１０】上記構成によれば、ウオッチドッグリセッ
トの発生後、リセット直後のオペコードフェッチを監視
して、当該オブコードフェッチに基づいてＣＰＵサイク
ルが正常動作しているか否かを判定し、ＣＰＵサイクル
が正常動作していないときには、リセットを継続して、
システムを起動させないため、故障によるエラーが発生
した場合、再度エラーが発生することを防止することが
できるとともに、エラーがない場合には自動復帰を行う
ことができる。
トの発生後、リセット直後のオペコードフェッチを監視
して、当該オブコードフェッチに基づいてＣＰＵサイク
ルが正常動作しているか否かを判定し、ＣＰＵサイクル
が正常動作していないときには、リセットを継続して、
システムを起動させないため、故障によるエラーが発生
した場合、再度エラーが発生することを防止することが
できるとともに、エラーがない場合には自動復帰を行う
ことができる。
【００１１】この場合、例えば、請求項２に記載するよ
うに、前記ウオッチドッグシステムは、システムのエラ
ーの発生の有無を検出し、システムエラーが発生してい
ると、前記リセットを継続して、システムを起動させな
いものであってもよい。
うに、前記ウオッチドッグシステムは、システムのエラ
ーの発生の有無を検出し、システムエラーが発生してい
ると、前記リセットを継続して、システムを起動させな
いものであってもよい。
【００１２】上記構成によれば、システムのエラーの発
生の有無を検出し、システムエラーが発生していると、
リセットを継続して、システムを起動させないため、エ
ラーの診断をＣＰＵプログラムにより正確に行うことが
できるとともに、システムが途中で停止した場合でもリ
セット状態に速やかに移行することができる。
生の有無を検出し、システムエラーが発生していると、
リセットを継続して、システムを起動させないため、エ
ラーの診断をＣＰＵプログラムにより正確に行うことが
できるとともに、システムが途中で停止した場合でもリ
セット状態に速やかに移行することができる。
【００１３】また、例えば、請求項３に記載するよう
に、前記ウオッチドッグシステムは、前記ＣＰＵサイク
ルの正常に動作しているか否かをＤＭＡによるメモリヴ
ェリファイに基づいて判定するものであってもよい。
に、前記ウオッチドッグシステムは、前記ＣＰＵサイク
ルの正常に動作しているか否かをＤＭＡによるメモリヴ
ェリファイに基づいて判定するものであってもよい。
【００１４】上記構成によれば、ＣＰＵサイクルの正常
に動作しているか否かをＤＭＡによるメモリヴェリファ
イに基づいて判定するので、ＤＭＡによる診断で、確度
の良いＣＰＵサイクルの動作の診断を短期間で行うこと
ができ、エラーの場合に速やかにリセット状態に移行す
ることができる。
に動作しているか否かをＤＭＡによるメモリヴェリファ
イに基づいて判定するので、ＤＭＡによる診断で、確度
の良いＣＰＵサイクルの動作の診断を短期間で行うこと
ができ、エラーの場合に速やかにリセット状態に移行す
ることができる。
【００１５】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な実施の形態であるか
ら、技術的に好ましい種々の限定が付されているが、本
発明の範囲は、以下の説明において特に本発明を限定す
る旨の記載がない限り、これらの態様に限られるもので
はない。
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な実施の形態であるか
ら、技術的に好ましい種々の限定が付されているが、本
発明の範囲は、以下の説明において特に本発明を限定す
る旨の記載がない限り、これらの態様に限られるもので
はない。
【００１６】図１〜図３は、本発明のウオッチドッグシ
ステムの第１の実施の形態を示す図であり、図１は、本
発明のウオッチドッグシステムの第１の実施の形態を適
用したウオッチドッグシステム１のシステム構成図であ
る。
ステムの第１の実施の形態を示す図であり、図１は、本
発明のウオッチドッグシステムの第１の実施の形態を適
用したウオッチドッグシステム１のシステム構成図であ
る。
【００１７】図１において、ウオッチドッグシステム１
は、ＣＰＵ２とウオッチドッグ（ｗａｔｃｈ ｄｏｇ）
回路３等を備えており、ＣＰＵ２は、ウオッチドッグシ
ステム１全体をコントロールするとともに、ウオッチド
ッグのコマンド設定も行う。ＣＰＵ２は、プログラム動
作のメインルーチンにウオッチドッグ回路３へのコマン
ドＣｏｍ１の設定を行い、正常に動作している場合には
ウオッチドッグ回路３のカウンタが更新されず、リセッ
トＲｅｓが発生しないが、異常動作となったときに、ウ
オッチドッグ回路３のカウンタの更新が行われないため
にリセットＲｅｓが発生して、ＣＰＵ２に印可される。
は、ＣＰＵ２とウオッチドッグ（ｗａｔｃｈ ｄｏｇ）
回路３等を備えており、ＣＰＵ２は、ウオッチドッグシ
ステム１全体をコントロールするとともに、ウオッチド
ッグのコマンド設定も行う。ＣＰＵ２は、プログラム動
作のメインルーチンにウオッチドッグ回路３へのコマン
ドＣｏｍ１の設定を行い、正常に動作している場合には
ウオッチドッグ回路３のカウンタが更新されず、リセッ
トＲｅｓが発生しないが、異常動作となったときに、ウ
オッチドッグ回路３のカウンタの更新が行われないため
にリセットＲｅｓが発生して、ＣＰＵ２に印可される。
【００１８】ウオッチドッグ回路３は、カウンタ構成と
なっており、規定のカウント値になったときリセットが
発生する。
なっており、規定のカウント値になったときリセットが
発生する。
【００１９】ＣＰＵは、上述のように、メインルーチン
で定期的にウオッチドッグ回路３にコマンドＣｏｍ１を
設定し、ウオッチドッグ回路３は、カウンタの更新が行
われないと、リセットＲｅｓを発生して、ＣＰＵ２に印
加する。ウオッチドッグ回路３には、ウオッチドッグ回
路３にリセット信号を発生させ、ＣＰＵ２が再起動した
際にリセット状態にしておくか、正常復帰させるかを設
定するコマンドＣｏｍ２が入力され、このコマンドＣｏ
ｍ２は、ＣＰＵ２のリセット直後のオペコードの値をデ
コードして得られる信号である。
で定期的にウオッチドッグ回路３にコマンドＣｏｍ１を
設定し、ウオッチドッグ回路３は、カウンタの更新が行
われないと、リセットＲｅｓを発生して、ＣＰＵ２に印
加する。ウオッチドッグ回路３には、ウオッチドッグ回
路３にリセット信号を発生させ、ＣＰＵ２が再起動した
際にリセット状態にしておくか、正常復帰させるかを設
定するコマンドＣｏｍ２が入力され、このコマンドＣｏ
ｍ２は、ＣＰＵ２のリセット直後のオペコードの値をデ
コードして得られる信号である。
【００２０】ウオッチドッグ回路３は、図２に示すよう
に、履歴レジスタ（ＲＯ）１１、マルチプレクサ（ＭＰ
Ｘ）１２及びカウンタ１３等を備えている。
に、履歴レジスタ（ＲＯ）１１、マルチプレクサ（ＭＰ
Ｘ）１２及びカウンタ１３等を備えている。
【００２１】履歴レジスタ１１には、上記コマンドＣｏ
ｍ２とカウンタ１３のカウントアップ信号が入力され、
履歴レジスタ１１は、ウオッチドッグ回路３がリセット
を発生した場合に、次回のシステム起動時に、履歴を参
照するためのレジスタである。
ｍ２とカウンタ１３のカウントアップ信号が入力され、
履歴レジスタ１１は、ウオッチドッグ回路３がリセット
を発生した場合に、次回のシステム起動時に、履歴を参
照するためのレジスタである。
【００２２】マルチプレクサ１２には、高速クロックＨ
ＣＫと低速クロックＬＣＫが入力されているとともに、
履歴レジスタ１２から選択信号が入力され、高速クロッ
クＨＣＫと低速クロックＬＣＫのいずれかを選択して選
択したクロックＣＫをカウンタ１３に出力する。マルチ
プレクサ１２は、通常時は、低速クロックＬＣＫが選択
して、カウンタ１３に出力し、カウンタ１３は、ゆっく
りカウントアップする。
ＣＫと低速クロックＬＣＫが入力されているとともに、
履歴レジスタ１２から選択信号が入力され、高速クロッ
クＨＣＫと低速クロックＬＣＫのいずれかを選択して選
択したクロックＣＫをカウンタ１３に出力する。マルチ
プレクサ１２は、通常時は、低速クロックＬＣＫが選択
して、カウンタ１３に出力し、カウンタ１３は、ゆっく
りカウントアップする。
【００２３】カウンタ１３には、上記ＣＰＵ２からのコ
マンドＣｏｍ１とマルチプレクサ１２からのクロックＣ
Ｋが入力され、カウンタ１３は、マルチプレクサ１２か
らのクロックＣＫをカウントアップするとともに、コマ
ンドＣｏｍ１でリセットされて更新される。カウンタ１
３は、ＣＰＵ２が正常動作していてＣＰＵ２からメイン
ルーチンで定期的にコマンドＣｏｍ１が入力されると、
一定数以上をカウントアップすることはないが、ＣＰＵ
２が異常動作すると、コマンドＣｏｍ１が入力されず、
規定値をカウントアップすると、リセットを発生して、
履歴レジスタ１１に出力して、履歴レジスタ１１に履歴
を刻むとともに、ＣＰＵ２に印可する。
マンドＣｏｍ１とマルチプレクサ１２からのクロックＣ
Ｋが入力され、カウンタ１３は、マルチプレクサ１２か
らのクロックＣＫをカウントアップするとともに、コマ
ンドＣｏｍ１でリセットされて更新される。カウンタ１
３は、ＣＰＵ２が正常動作していてＣＰＵ２からメイン
ルーチンで定期的にコマンドＣｏｍ１が入力されると、
一定数以上をカウントアップすることはないが、ＣＰＵ
２が異常動作すると、コマンドＣｏｍ１が入力されず、
規定値をカウントアップすると、リセットを発生して、
履歴レジスタ１１に出力して、履歴レジスタ１１に履歴
を刻むとともに、ＣＰＵ２に印可する。
【００２４】次に、本実施の形態の作用を説明する。ウ
オッチドッグシステム１は、リセット直後に、履歴レジ
スタ１１のフラグを検出して、ウオッチドッグ履歴があ
るかチェックし（ステップＳ１０１）、ウオッチドッグ
履歴がないときには、通常動作となる。
オッチドッグシステム１は、リセット直後に、履歴レジ
スタ１１のフラグを検出して、ウオッチドッグ履歴があ
るかチェックし（ステップＳ１０１）、ウオッチドッグ
履歴がないときには、通常動作となる。
【００２５】ウオッチドッグシステム１は、ステップＳ
１０１で、履歴レジスタ１１にウオッチドッグ（ｗａｔ
ｃｈｄｏｇ）履歴があると、ＣＰＵ２のリセットサイク
ルで、ＣＰＵ２が正常動作しているか、具体的には、ベ
クタの発生の検出を一致回路により行い、メモリより得
られたデータが正常であるかチェックし（ステップＳ１
０２）、正常であると、バスエラーが無かったと判断し
て、通常動作と判断し、コマンドＣｏｍ２により履歴レ
ジスタ１１の内容をクリアする。これにより、履歴レジ
スタ１１の出力内容がマルチプレクサ１２に出力され、
マルチプレクサ１２が、通常の低速クロックＬＣＫを選
択して、カウンタ１３には、この低速クロックＬＣＫが
入力される。
１０１で、履歴レジスタ１１にウオッチドッグ（ｗａｔ
ｃｈｄｏｇ）履歴があると、ＣＰＵ２のリセットサイク
ルで、ＣＰＵ２が正常動作しているか、具体的には、ベ
クタの発生の検出を一致回路により行い、メモリより得
られたデータが正常であるかチェックし（ステップＳ１
０２）、正常であると、バスエラーが無かったと判断し
て、通常動作と判断し、コマンドＣｏｍ２により履歴レ
ジスタ１１の内容をクリアする。これにより、履歴レジ
スタ１１の出力内容がマルチプレクサ１２に出力され、
マルチプレクサ１２が、通常の低速クロックＬＣＫを選
択して、カウンタ１３には、この低速クロックＬＣＫが
入力される。
【００２６】ウオッチドッグシステム１は、ステップＳ
１０２で、異常があった場合、すなわち、バスエラーが
あった場合は、コマンドＣｏｍ２が履歴レジスタ１１に
入力されないため、履歴レジスタ１１は、エラーのフラ
グを保持する。その場合、マルチプレクサ１２は、高速
クロックＨＣＫを選択し、ＣＰＵ２のリセットサイクル
終了直後から、リセット状態となる（ステップＳ１０
３）。
１０２で、異常があった場合、すなわち、バスエラーが
あった場合は、コマンドＣｏｍ２が履歴レジスタ１１に
入力されないため、履歴レジスタ１１は、エラーのフラ
グを保持する。その場合、マルチプレクサ１２は、高速
クロックＨＣＫを選択し、ＣＰＵ２のリセットサイクル
終了直後から、リセット状態となる（ステップＳ１０
３）。
【００２７】このように、本実施の形態のウオッチドッ
グシステム１は、ウオッチドッグリセットＲｅｓの発生
後、リセット直後のオペコードフェッチを監視して、当
該オブコードフェッチに基づいてＣＰＵサイクルが正常
動作しているか否かを判定し、ＣＰＵサイクルが正常動
作していないときには、リセットを継続して、システム
を起動させないため、故障によるエラーが発生した場
合、再度エラーが発生することを防止することができる
とともに、エラーがない場合には自動復帰を行うことが
できる。
グシステム１は、ウオッチドッグリセットＲｅｓの発生
後、リセット直後のオペコードフェッチを監視して、当
該オブコードフェッチに基づいてＣＰＵサイクルが正常
動作しているか否かを判定し、ＣＰＵサイクルが正常動
作していないときには、リセットを継続して、システム
を起動させないため、故障によるエラーが発生した場
合、再度エラーが発生することを防止することができる
とともに、エラーがない場合には自動復帰を行うことが
できる。
【００２８】次に、本発明のウオッチドッグシステムの
第２の実施の形態を説明する。本実施の形態は、ＣＰＵ
のエラー検出機能を付加したもので、請求項２に対応す
るものである。
第２の実施の形態を説明する。本実施の形態は、ＣＰＵ
のエラー検出機能を付加したもので、請求項２に対応す
るものである。
【００２９】なお、本実施の形態は、上記第１の実施の
形態のウオッチドッグシステム１と同様のウオッチドッ
グシステムに適用したものであり、本実施の形態の説明
においては、上記第１の実施の形態で用いた図面及び符
号を用いて説明する。
形態のウオッチドッグシステム１と同様のウオッチドッ
グシステムに適用したものであり、本実施の形態の説明
においては、上記第１の実施の形態で用いた図面及び符
号を用いて説明する。
【００３０】本実施の形態のウオッチドッグシステム１
では、コマンドＣｏｍ２は、ソフト的にＣＰＵ２が判断
するコマンド信号である。
では、コマンドＣｏｍ２は、ソフト的にＣＰＵ２が判断
するコマンド信号である。
【００３１】そして、図３において、ウオッチドッグシ
ステム１は、リセット直後に、履歴レジスタ１１のフラ
グを検出し（ステップＳ１０１）、ウオッチドッグ履歴
がないときには、通常動作となる。ステップＳ１０１
で、履歴レジスタ１１にウオッチドッグ履歴がある場合
には、ＣＰＵ２は、プログラム動作で、データバスによ
り履歴レジスタ１１の値を読み出してメモリベリファイ
動作等を行い（ステップＳ１０２）、正常と判断できる
場合には、コマンドＣｏｍ２を設定することにより低速
クロックＬＣＫに切り替える。この場合、高速クロック
ＨＣＫは、エラー検出プログラムが動作できる程度のク
ロックであり、エラーがあって、プログラム動作が途中
で実行できなくなった場合でも、高速クロックＨＣＫに
より、早い段階でリセット状態となる。
ステム１は、リセット直後に、履歴レジスタ１１のフラ
グを検出し（ステップＳ１０１）、ウオッチドッグ履歴
がないときには、通常動作となる。ステップＳ１０１
で、履歴レジスタ１１にウオッチドッグ履歴がある場合
には、ＣＰＵ２は、プログラム動作で、データバスによ
り履歴レジスタ１１の値を読み出してメモリベリファイ
動作等を行い（ステップＳ１０２）、正常と判断できる
場合には、コマンドＣｏｍ２を設定することにより低速
クロックＬＣＫに切り替える。この場合、高速クロック
ＨＣＫは、エラー検出プログラムが動作できる程度のク
ロックであり、エラーがあって、プログラム動作が途中
で実行できなくなった場合でも、高速クロックＨＣＫに
より、早い段階でリセット状態となる。
【００３２】ステップＳ１０２で、異常であった場合、
ＣＰＵ２は、周辺をリセットし、自らにスリープコマン
ドを設定して終了する（ステップＳ１０３）。
ＣＰＵ２は、周辺をリセットし、自らにスリープコマン
ドを設定して終了する（ステップＳ１０３）。
【００３３】このように、本実施の形態のウオッチドッ
グシステム１は、システムのエラーの発生の有無を検出
し、システムエラーが発生していると、リセットを継続
して、システムを起動させないため、エラーの診断をＣ
ＰＵプログラムにより正確に行うことができるととも
に、システムが途中で停止した場合でもリセット状態に
速やかに移行することができる。
グシステム１は、システムのエラーの発生の有無を検出
し、システムエラーが発生していると、リセットを継続
して、システムを起動させないため、エラーの診断をＣ
ＰＵプログラムにより正確に行うことができるととも
に、システムが途中で停止した場合でもリセット状態に
速やかに移行することができる。
【００３４】次に、本発明のウオッチドッグシステムの
第３の実施の形態を説明する。本実施の形態は、リセッ
ト直後のオペコードフェッチの監視をＤＭＡによるメモ
リヴェリファイ検出で代替えしたもので、請求項３に対
応するものである。
第３の実施の形態を説明する。本実施の形態は、リセッ
ト直後のオペコードフェッチの監視をＤＭＡによるメモ
リヴェリファイ検出で代替えしたもので、請求項３に対
応するものである。
【００３５】なお、本実施の形態は、上記第１の実施の
形態のウオッチドッグシステム１と同様のウオッチドッ
グシステムに適用したものであり、本実施の形態の説明
においては、上記第１の実施の形態で用いた図面及び符
号を用いて説明する。
形態のウオッチドッグシステム１と同様のウオッチドッ
グシステムに適用したものであり、本実施の形態の説明
においては、上記第１の実施の形態で用いた図面及び符
号を用いて説明する。
【００３６】本実施の形態のウオッチドッグシステム１
では、コマンドＣｏｍ２は、図示しないＤＭＡアクセス
によって得られるヴェリファイ結果のコンペア信号であ
る。
では、コマンドＣｏｍ２は、図示しないＤＭＡアクセス
によって得られるヴェリファイ結果のコンペア信号であ
る。
【００３７】そして、図３において、ウオッチドッグシ
ステム１は、リセット直後に、履歴レジスタ１１のフラ
グを検出し（ステップＳ１０１）、ウオッチドッグ履歴
がないと、通常動作となる。
ステム１は、リセット直後に、履歴レジスタ１１のフラ
グを検出し（ステップＳ１０１）、ウオッチドッグ履歴
がないと、通常動作となる。
【００３８】ステップＳ１０１で、履歴がある場合に
は、ＣＰＵ２のリセットサイクル以降に、自動的に実行
されるＤＭＡコントローラでメモリの内容がヴェリファ
イされ（ステップＳ１０２）、正常であった場合には、
バスエラーが無かったと判断して、通常動作と判断し、
コマンドＣｏｍ２により履歴レジスタ１１の内容がクリ
アされる。これににより、履歴レジスタ１１の出力内容
がマルチプレクサ１２に出力され、マルチプレクサ１２
が通常の低速クロックＬＣＫを選択して、カウンタ１３
にはこの低速クロックＬＣＫが入力される。
は、ＣＰＵ２のリセットサイクル以降に、自動的に実行
されるＤＭＡコントローラでメモリの内容がヴェリファ
イされ（ステップＳ１０２）、正常であった場合には、
バスエラーが無かったと判断して、通常動作と判断し、
コマンドＣｏｍ２により履歴レジスタ１１の内容がクリ
アされる。これににより、履歴レジスタ１１の出力内容
がマルチプレクサ１２に出力され、マルチプレクサ１２
が通常の低速クロックＬＣＫを選択して、カウンタ１３
にはこの低速クロックＬＣＫが入力される。
【００３９】ステップＳ１０２で、バスエラーがあった
場合は、コマンドＣｏｍ２が履歴レジスタ１１に入力さ
れないため、履歴レジスタ１１は、エラーのフラグを保
持する。その場合、マルチプレクサ１２は、高速クロッ
クＨＣＫを選択し、ＣＰＵ２のリセットサイクル終了直
後から、リセット状態となる（ステップＳ１０３）。
場合は、コマンドＣｏｍ２が履歴レジスタ１１に入力さ
れないため、履歴レジスタ１１は、エラーのフラグを保
持する。その場合、マルチプレクサ１２は、高速クロッ
クＨＣＫを選択し、ＣＰＵ２のリセットサイクル終了直
後から、リセット状態となる（ステップＳ１０３）。
【００４０】このように、本実施の形態のウオッチドッ
グシステム１は、ＣＰＵサイクルの正常に動作している
か否かをＤＭＡによるメモリヴェリファイに基づいて判
定しているので、ＤＭＡによる診断で、確度の良いＣＰ
Ｕサイクルの動作の診断を短期間で行うことができ、エ
ラーの場合に速やかにリセット状態に移行することがで
きる。
グシステム１は、ＣＰＵサイクルの正常に動作している
か否かをＤＭＡによるメモリヴェリファイに基づいて判
定しているので、ＤＭＡによる診断で、確度の良いＣＰ
Ｕサイクルの動作の診断を短期間で行うことができ、エ
ラーの場合に速やかにリセット状態に移行することがで
きる。
【００４１】以上、本発明者によってなされた発明を好
適な実施の形態に基づき具体的に説明したが、本発明は
上記のものに限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
適な実施の形態に基づき具体的に説明したが、本発明は
上記のものに限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
【００４２】
【発明の効果】請求項１記載の発明のウオッチドッグシ
ステムによれば、ウオッチドッグリセットの発生後、リ
セット直後のオペコードフェッチを監視して、当該オブ
コードフェッチに基づいてＣＰＵサイクルが正常動作し
ているか否かを判定し、ＣＰＵサイクルが正常動作して
いないときには、リセットを継続して、システムを起動
させないため、故障によるエラーが発生した場合、再度
エラーが発生することを防止することができるととも
に、エラーがない場合には自動復帰を行うことができ
る。
ステムによれば、ウオッチドッグリセットの発生後、リ
セット直後のオペコードフェッチを監視して、当該オブ
コードフェッチに基づいてＣＰＵサイクルが正常動作し
ているか否かを判定し、ＣＰＵサイクルが正常動作して
いないときには、リセットを継続して、システムを起動
させないため、故障によるエラーが発生した場合、再度
エラーが発生することを防止することができるととも
に、エラーがない場合には自動復帰を行うことができ
る。
【００４３】請求項２記載の発明のウオッチドッグシス
テムによれば、システムのエラーの発生の有無を検出
し、システムエラーが発生していると、リセットを継続
して、システムを起動させないため、エラーの診断をＣ
ＰＵプログラムにより正確に行うことができるととも
に、システムが途中で停止した場合でもリセット状態に
速やかに移行することができる。
テムによれば、システムのエラーの発生の有無を検出
し、システムエラーが発生していると、リセットを継続
して、システムを起動させないため、エラーの診断をＣ
ＰＵプログラムにより正確に行うことができるととも
に、システムが途中で停止した場合でもリセット状態に
速やかに移行することができる。
【００４４】請求項３記載の発明のウオッチドッグシス
テムによれば、ＣＰＵサイクルの正常に動作しているか
否かをＤＭＡによるメモリヴェリファイに基づいて判定
するので、ＤＭＡによる診断で、確度の良いＣＰＵサイ
クルの動作の診断を短期間で行うことができ、エラーの
場合に速やかにリセット状態に移行することができる。
テムによれば、ＣＰＵサイクルの正常に動作しているか
否かをＤＭＡによるメモリヴェリファイに基づいて判定
するので、ＤＭＡによる診断で、確度の良いＣＰＵサイ
クルの動作の診断を短期間で行うことができ、エラーの
場合に速やかにリセット状態に移行することができる。
【図１】本発明のウオッチドッグシステムの第１の実施
の形態を適用したウオッチドッグシステムのシステム構
成図。
の形態を適用したウオッチドッグシステムのシステム構
成図。
【図２】図１のウオッチドッグ回路の要部回路ブロック
図。
図。
【図３】図１のウオッチドッグシステムによるウオッチ
ドッグ処理を示すフローチャート。
ドッグ処理を示すフローチャート。
１ ウオッチドッグシステム ２ ＣＰＵ ３ ウオッチドッグ回路 １１ 履歴レジスタ １２ マルチプレクサ １３ カウンタ
Claims (3)
- 【請求項１】ウオッチドッグリセットの発生後、リセッ
ト直後のオペコードフェッチを監視して、当該オブコー
ドフェッチに基づいてＣＰＵサイクルが正常動作してい
るか否かを判定し、ＣＰＵサイクルが正常動作していな
いときには、前記リセットを継続して、システムを起動
させないことを特徴とするウオッチドッグシステム。 - 【請求項２】前記ウオッチドッグシステムは、システム
のエラーの発生の有無を検出し、システムエラーが発生
していると、前記リセットを継続して、システムを起動
させないことを特徴とする請求項１記載のウオッチドッ
グシステム。 - 【請求項３】前記ウオッチドッグシステムは、前記ＣＰ
Ｕサイクルの正常に動作しているか否かをＤＭＡによる
メモリヴェリファイに基づいて判定することを特徴とす
る請求項１または請求項２記載のウオッチドッグシステ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001060147A JP2002259164A (ja) | 2001-03-05 | 2001-03-05 | ウオッチドッグシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001060147A JP2002259164A (ja) | 2001-03-05 | 2001-03-05 | ウオッチドッグシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002259164A true JP2002259164A (ja) | 2002-09-13 |
Family
ID=18919608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001060147A Withdrawn JP2002259164A (ja) | 2001-03-05 | 2001-03-05 | ウオッチドッグシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002259164A (ja) |
-
2001
- 2001-03-05 JP JP2001060147A patent/JP2002259164A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7890800B2 (en) | Method, operating system and computing hardware for running a computer program | |
| US7428660B2 (en) | Starting control method, duplex platform system, and information processor | |
| JP4886558B2 (ja) | 情報処理装置 | |
| US7558990B2 (en) | Semiconductor circuit device and method of detecting runaway | |
| JP2003248598A (ja) | マイクロコントローラ及びマイクロコントローラの故障検出方法 | |
| JPS63221437A (ja) | Ｃｐｕの暴走検出方式 | |
| JPH08178976A (ja) | 電源遮断検出装置 | |
| JP2002259164A (ja) | ウオッチドッグシステム | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JP2002041493A (ja) | マイクロコンピュータ | |
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| JPH03127215A (ja) | 情報処理装置 | |
| JP4647276B2 (ja) | 半導体回路装置 | |
| JP3950453B2 (ja) | 制御機器の制御方法および制御機器 | |
| JPS6389941A (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
| JP2012069063A (ja) | Ｐ−ｒｕｎ信号出力装置、組込制御装置 | |
| JP2006079180A (ja) | マイクロコンピュータ | |
| JP2003050712A (ja) | マイクロコンピュータ・システム | |
| JP2716274B2 (ja) | インサーキット・エミュレータ | |
| JP5906807B2 (ja) | 演算処理装置及びストール監視方法 | |
| JP2000172575A (ja) | メモリーバックアップシステム | |
| JPH10283029A (ja) | プラント制御コントローラ | |
| JP2009093393A (ja) | データ処理装置及びデータ処理装置の自己診断方法 | |
| JP2001242901A (ja) | プログラマブルコントローラの異常検出装置 | |
| JP2002215427A (ja) | システム暴走検出方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060327 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060329 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080218 |