JP2002250752A - 素子のサージ電流耐量を測定する測定方法およびその測定を行う装置 - Google Patents
素子のサージ電流耐量を測定する測定方法およびその測定を行う装置Info
- Publication number
- JP2002250752A JP2002250752A JP2001048532A JP2001048532A JP2002250752A JP 2002250752 A JP2002250752 A JP 2002250752A JP 2001048532 A JP2001048532 A JP 2001048532A JP 2001048532 A JP2001048532 A JP 2001048532A JP 2002250752 A JP2002250752 A JP 2002250752A
- Authority
- JP
- Japan
- Prior art keywords
- current
- applying
- measuring
- detection
- surge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 人手を煩わすことなく、正確、かつ、試験時
間を今までより短縮する素子のサージ電流耐量を測定す
る測定方法およびその測定を行う装置を提供することを
目的とする。 【解決手段】 レベルが段々とあがるパルス電流を素子
に印加していくことによって素子のサージ電流耐量を測
定する測定方法において、素子にパルス電流を印加する
パルス電流印加ステップと、少なくともパルス電流の印
加後に、素子の発熱を無視できる程度の電流を素子に印
加するための定電圧を印加し、電流の値を検出する電流
検出ステップと、を有し、検出された電流値が定常状態
にある場合に、レベルが増加した次のパルス電流を印加
することを特徴とする。
間を今までより短縮する素子のサージ電流耐量を測定す
る測定方法およびその測定を行う装置を提供することを
目的とする。 【解決手段】 レベルが段々とあがるパルス電流を素子
に印加していくことによって素子のサージ電流耐量を測
定する測定方法において、素子にパルス電流を印加する
パルス電流印加ステップと、少なくともパルス電流の印
加後に、素子の発熱を無視できる程度の電流を素子に印
加するための定電圧を印加し、電流の値を検出する電流
検出ステップと、を有し、検出された電流値が定常状態
にある場合に、レベルが増加した次のパルス電流を印加
することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、素子のサージ電流
耐量を測定する測定方法およびその測定を行う装置に関
し、特に、ＰＮ接合を有する素子のサージ電流耐量を測
定する場合に好適に用いられる。
耐量を測定する測定方法およびその測定を行う装置に関
し、特に、ＰＮ接合を有する素子のサージ電流耐量を測
定する場合に好適に用いられる。
【０００２】
【従来の技術】素子のサージ電流耐量を測定する測定方
法の一般的な例としては、ＰＮ接合を有する素子のサー
ジ電流耐量を測定するステップストレス試験方法が用い
られている。素子へ印加する電流値を段階的に上げて行
き、破壊（劣化）に至る電流値を測定している。
法の一般的な例としては、ＰＮ接合を有する素子のサー
ジ電流耐量を測定するステップストレス試験方法が用い
られている。素子へ印加する電流値を段階的に上げて行
き、破壊（劣化）に至る電流値を測定している。
【０００３】この試験方法は、例えばシリコンバリスタ
の場合、まず印加波形である商用周波数正弦波のピーク
電流値Ｉｐを任意に設定し、この任意に設定した電流値
から等間隔のステップで電流値を上げて行きサージ電流
耐量を測定する。
の場合、まず印加波形である商用周波数正弦波のピーク
電流値Ｉｐを任意に設定し、この任意に設定した電流値
から等間隔のステップで電流値を上げて行きサージ電流
耐量を測定する。
【０００４】通常、サージ電流耐量は、定常電流スペッ
クの数十倍〜数百倍の値となり、この印加電流により素
子の接合部が発熱を起こす。この為、ステップストレス
試験の電流印加周期は、素子の接合部が発熱してから一
定の安定した温度に戻るまでの時間を確保することが必
要となる。しかし、従来、発熱した素子の接合部が一定
の安定した温度に戻るまでの時間を検出する方法等を明
確に定めていなかった。
クの数十倍〜数百倍の値となり、この印加電流により素
子の接合部が発熱を起こす。この為、ステップストレス
試験の電流印加周期は、素子の接合部が発熱してから一
定の安定した温度に戻るまでの時間を確保することが必
要となる。しかし、従来、発熱した素子の接合部が一定
の安定した温度に戻るまでの時間を検出する方法等を明
確に定めていなかった。
【０００５】また、上記試験における破壊（劣化）判定
方法は、各ステップ電流印加後にマニュアルで素子のオ
ン抵抗値を測定し、劣化の判定を行っていた。
方法は、各ステップ電流印加後にマニュアルで素子のオ
ン抵抗値を測定し、劣化の判定を行っていた。
【０００６】図６は、ステップストレス試験の印加波形
の例である。
の例である。
【０００７】
【発明が解決しようとする課題】ＰＮ接合を有する半導
体素子のサージ電流耐量を測定するステップストレス試
験法において、従来は、電流の印加周期についての明確
な規定を設けていなかったことから、周期の設定は試験
者の経験に委ねられていた。しかし、試験条件を一定に
保つ為には、素子の接合部が電流印加により発熱してか
ら、一定の安定したジャンクション温度に戻るまでの時
間を確保することが重要である。
体素子のサージ電流耐量を測定するステップストレス試
験法において、従来は、電流の印加周期についての明確
な規定を設けていなかったことから、周期の設定は試験
者の経験に委ねられていた。しかし、試験条件を一定に
保つ為には、素子の接合部が電流印加により発熱してか
ら、一定の安定したジャンクション温度に戻るまでの時
間を確保することが重要である。
【０００８】素子のジャンクション温度を検出する一手
段としては、素子のケース温度を実測し、その値から接
合部温度を算出して推定を行うケース等があるが、素子
に印加する電流値が異なれば発熱量も異なり各電流値毎
にジャンクション温度推定の為の計算を行うため、算出
に多くの時間を要してしまう。
段としては、素子のケース温度を実測し、その値から接
合部温度を算出して推定を行うケース等があるが、素子
に印加する電流値が異なれば発熱量も異なり各電流値毎
にジャンクション温度推定の為の計算を行うため、算出
に多くの時間を要してしまう。
【０００９】また、算出した値は、あくまでシリコンペ
レットの過渡的な発熱量を推定した値であり、推定値の
精度も低く、実際の試験では、確実に素子のジャンクシ
ョン温度が一定の安定した温度に戻ることを重要視し、
かなりの時間的マージンをとって印加周期を設定してい
る為、試験に長時間を要してしまい、非常に試験の効率
が悪い。
レットの過渡的な発熱量を推定した値であり、推定値の
精度も低く、実際の試験では、確実に素子のジャンクシ
ョン温度が一定の安定した温度に戻ることを重要視し、
かなりの時間的マージンをとって印加周期を設定してい
る為、試験に長時間を要してしまい、非常に試験の効率
が悪い。
【００１０】また、従来の試験方法における破壊（劣
化）の判定方法としては、各ステップの電流印加毎にマ
ニュアルで素子のオン抵抗値を測定する方法を採用して
いたが、マニュアル測定であるため測定に時間を要して
しまう。
化）の判定方法としては、各ステップの電流印加毎にマ
ニュアルで素子のオン抵抗値を測定する方法を採用して
いたが、マニュアル測定であるため測定に時間を要して
しまう。
【００１１】本発明は、人手を煩わすことなく、正確、
かつ、試験時間を今までより短縮する素子のサージ電流
耐量を測定する測定方法およびその測定を行う装置を提
供することを目的とする。
かつ、試験時間を今までより短縮する素子のサージ電流
耐量を測定する測定方法およびその測定を行う装置を提
供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成する為
に、本発明にかかる素子のサージ電流耐量を測定する測
定方法は、レベルが段々とあがるパルス電流を素子に印
加していくことによって該素子のサージ電流耐量を測定
する測定方法において、前記素子にパルス電流を印加す
るパルス電流印加ステップと、少なくとも該パルス電流
の印加後に、前記素子の発熱を無視できる程度の電流を
前記素子に印加するための定電圧を印加し、該電流の値
を検出する電流検出ステップと、を有し、該検出された
電流値が定常状態にある場合に、レベルが増加した次の
パルス電流を印加することを特徴とする。
に、本発明にかかる素子のサージ電流耐量を測定する測
定方法は、レベルが段々とあがるパルス電流を素子に印
加していくことによって該素子のサージ電流耐量を測定
する測定方法において、前記素子にパルス電流を印加す
るパルス電流印加ステップと、少なくとも該パルス電流
の印加後に、前記素子の発熱を無視できる程度の電流を
前記素子に印加するための定電圧を印加し、該電流の値
を検出する電流検出ステップと、を有し、該検出された
電流値が定常状態にある場合に、レベルが増加した次の
パルス電流を印加することを特徴とする。
【００１３】本発明にかかる素子のサージ電流耐量を測
定する装置は、レベルが段々とあがるパルス電流を素子
に印加していくことによって素子のサージ電流耐量を測
定する装置において、前記素子にパルス電流を印加する
ための電圧を印加する第１の電源と、少なくとも該パル
ス電流の印加後に、前記素子の発熱を無視できる程度の
電流を前記素子に印加するための定電圧を印加する第２
の電源と、前記発熱を無視できる程度の電流の値を検出
する電流検出部と、該検出された電流値が定常状態にあ
るか否かを判定する電流判定部と、を有し、前記電流判
定部によって定常状態にあると判定された場合、レベル
が増加した次のパルス電流を印加することを特徴とす
る。
定する装置は、レベルが段々とあがるパルス電流を素子
に印加していくことによって素子のサージ電流耐量を測
定する装置において、前記素子にパルス電流を印加する
ための電圧を印加する第１の電源と、少なくとも該パル
ス電流の印加後に、前記素子の発熱を無視できる程度の
電流を前記素子に印加するための定電圧を印加する第２
の電源と、前記発熱を無視できる程度の電流の値を検出
する電流検出部と、該検出された電流値が定常状態にあ
るか否かを判定する電流判定部と、を有し、前記電流判
定部によって定常状態にあると判定された場合、レベル
が増加した次のパルス電流を印加することを特徴とす
る。
【００１４】
【発明の実施の形態】以下、本発明に係る素子のサージ
電流耐量を測定する測定方法およびその測定を行う装置
の実施形態を図面を参照しながら説明する。
電流耐量を測定する測定方法およびその測定を行う装置
の実施形態を図面を参照しながら説明する。
【００１５】図１は、素子の一例としての適用される半
導体素子に印加する電流波形と素子のジャンクション温
度との関係を示すタイムチャートである。
導体素子に印加する電流波形と素子のジャンクション温
度との関係を示すタイムチャートである。
【００１６】まず、素子のサージ電流耐量を測定するた
めの、レベルが段々とあがるパルス電流としてのメイン
交流電流２を印加する。図１ではメイン電流２が印加さ
れる前に素子の発熱を無視できる程度の微少直流電流１
が素子に印加されているが、この電流は印加しなくても
よい。メイン電流２を印加したとき、素子のジャンクシ
ョン温度は、図１の下図に示すようにメイン電流２によ
り波形３のように上昇する。
めの、レベルが段々とあがるパルス電流としてのメイン
交流電流２を印加する。図１ではメイン電流２が印加さ
れる前に素子の発熱を無視できる程度の微少直流電流１
が素子に印加されているが、この電流は印加しなくても
よい。メイン電流２を印加したとき、素子のジャンクシ
ョン温度は、図１の下図に示すようにメイン電流２によ
り波形３のように上昇する。
【００１７】メイン電流２の印加直後はジャンクション
温度が発熱して高い温度で保たれている為、この影響で
素子のオン抵抗が下がり、定電流で印加された微少電流
１'の電流値は発熱していない定常状態時と比べ増して
いるが、外気の影響で時間の経過によりジャンクション
温度が下がって行き、素子のオン抵抗も発熱していない
時に示す常温特性になると、微少電流値１'も一定値に
安定する。
温度が発熱して高い温度で保たれている為、この影響で
素子のオン抵抗が下がり、定電流で印加された微少電流
１'の電流値は発熱していない定常状態時と比べ増して
いるが、外気の影響で時間の経過によりジャンクション
温度が下がって行き、素子のオン抵抗も発熱していない
時に示す常温特性になると、微少電流値１'も一定値に
安定する。
【００１８】この微少電流値１'が定常状態にあるとき
の一定値を示した時点で、電流値をステップアップさせ
たメイン電流２'を印加する。
の一定値を示した時点で、電流値をステップアップさせ
たメイン電流２'を印加する。
【００１９】同様にメイン電流２'印加後の微少電流
１''が定常状態にあるときの一定値を示した時点でメイ
ン電流２''を印加する。
１''が定常状態にあるときの一定値を示した時点でメイ
ン電流２''を印加する。
【００２０】以下同様に電流印加を繰り返すが、メイン
電流２'，２''，２'''と電流値をステップアップさせる
と、素子のジャンクション温度も３'，３''，３'''とい
う具合に増していく、この結果、微少電流値が、定常状
態にあるときの一定値を示すまでの時間も１'，１''，
１'''のように長くなる。
電流２'，２''，２'''と電流値をステップアップさせる
と、素子のジャンクション温度も３'，３''，３'''とい
う具合に増していく、この結果、微少電流値が、定常状
態にあるときの一定値を示すまでの時間も１'，１''，
１'''のように長くなる。
【００２１】以上のステップストレス試験を、素子の破
壊または劣化まで繰り返す。
壊または劣化まで繰り返す。
【００２２】図２は、微少電流波形拡大図であり、図２
によって、微少電流値が定常状態にあるか否かを判定す
る微少電流判定方法を説明する。微少電流を複数回に分
けて検出する。本実施例では、図２のように任意に設定
した一定のタイミング＜ｔ0，ｔ1 ，ｔ2 ，…，
ｔn-1 ，ｔn ＞でモニター等で検出する。この時の微少
電流値＜Ｉ0 ，Ｉ1 ，Ｉ2 ，…，Ｉn-1 ，Ｉn ＞が、Ｉ
n-1 −Ｉn ≠０の時、すなわち、微少電流値が変化して
いる時は、このままモニターを継続させ、Ｉn-1 −Ｉ n
≒０になった時点、すなわち、図２の４のように微少電
流値の変化がなくなった時点でそのモニターを終了す
る。変化がなくなった時が定常状態である。定常状態に
あるか否かの判定は、任意の時に検出された微小電流値
と、その検出時より前の時に検出された微小電流値と比
較して、当該検出された電流値より前の検出時に検出さ
れた電流値とが一致または実質的に一致するか否かによ
って行う。
によって、微少電流値が定常状態にあるか否かを判定す
る微少電流判定方法を説明する。微少電流を複数回に分
けて検出する。本実施例では、図２のように任意に設定
した一定のタイミング＜ｔ0，ｔ1 ，ｔ2 ，…，
ｔn-1 ，ｔn ＞でモニター等で検出する。この時の微少
電流値＜Ｉ0 ，Ｉ1 ，Ｉ2 ，…，Ｉn-1 ，Ｉn ＞が、Ｉ
n-1 −Ｉn ≠０の時、すなわち、微少電流値が変化して
いる時は、このままモニターを継続させ、Ｉn-1 −Ｉ n
≒０になった時点、すなわち、図２の４のように微少電
流値の変化がなくなった時点でそのモニターを終了す
る。変化がなくなった時が定常状態である。定常状態に
あるか否かの判定は、任意の時に検出された微小電流値
と、その検出時より前の時に検出された微小電流値と比
較して、当該検出された電流値より前の検出時に検出さ
れた電流値とが一致または実質的に一致するか否かによ
って行う。
【００２３】図３は、素子が劣化した否かを判定する方
法を説明するための図である。ステップストレス試験に
おける半導体素子の初期的な劣化モードは、オン抵抗劣
化が代表的である。オン抵抗が劣化すると微少電流値Ｉ
ｍの波形が図３の上下にある波形で示されるように正常
品とは異なった波形を示す。
法を説明するための図である。ステップストレス試験に
おける半導体素子の初期的な劣化モードは、オン抵抗劣
化が代表的である。オン抵抗が劣化すると微少電流値Ｉ
ｍの波形が図３の上下にある波形で示されるように正常
品とは異なった波形を示す。
【００２４】したがって、波形（電流）安定領域でのＩ
ｍ値の合格許容範囲を図３で示されるように定常状態の
検出時で任意に設定し、その検出時で、前記したように
設定された範囲内にＩｍ値が入っていれば劣化していな
いと判定し、メイン電流の値をステップアップさせ、試
験を継続する。また、図３の上下にある波形で示される
ようにＩｍ値が任意に設定した正常品範囲内になけれ
ば、劣化したと判定し、メイン電流の印加を停止させ、
試験は終了となる。
ｍ値の合格許容範囲を図３で示されるように定常状態の
検出時で任意に設定し、その検出時で、前記したように
設定された範囲内にＩｍ値が入っていれば劣化していな
いと判定し、メイン電流の値をステップアップさせ、試
験を継続する。また、図３の上下にある波形で示される
ようにＩｍ値が任意に設定した正常品範囲内になけれ
ば、劣化したと判定し、メイン電流の印加を停止させ、
試験は終了となる。
【００２５】図４と図５は、素子のサージ電流耐量を測
定する測定方法を示すフローチャートである。また、図
６と図７は、素子のサージ電流耐量を測定する装置の構
成図である。
定する測定方法を示すフローチャートである。また、図
６と図７は、素子のサージ電流耐量を測定する装置の構
成図である。
【００２６】図６または図７に示される装置は、基本回
路部５０と、半導体素子であるＤＵＴ（ＤＥＶＩＣＥ
ＵＮＤＥＲ ＴＥＳＴ）５１に印加後の電流を検出する
電流検出部６１と、微少電流の変化の様子を判定する電
流判定部６２と、試験の継続、終了の制御を行う制御部
６４と、を有していて、図７には、微少電流によってＤ
ＵＴの劣化判定を行う劣化判定部６３がある。
路部５０と、半導体素子であるＤＵＴ（ＤＥＶＩＣＥ
ＵＮＤＥＲ ＴＥＳＴ）５１に印加後の電流を検出する
電流検出部６１と、微少電流の変化の様子を判定する電
流判定部６２と、試験の継続、終了の制御を行う制御部
６４と、を有していて、図７には、微少電流によってＤ
ＵＴの劣化判定を行う劣化判定部６３がある。
【００２７】基本回路部５０は、ＤＵＴ５１と、メイン
電流１を印加するための第１の電源としての交流電源５
２と、微少電流２を印加するための定電圧を印加する第
２の電源としての直流電源５１と、電流検出部による電
流検出のためのシャント抵抗または電流プローブ５４
と、を有していて、ＤＵＴ５１とシャント抵抗または電
流ブローブ５４とは直列に接続され、交流電源５２と直
流電源５３が、それらに印加する構成になっている。
電流１を印加するための第１の電源としての交流電源５
２と、微少電流２を印加するための定電圧を印加する第
２の電源としての直流電源５１と、電流検出部による電
流検出のためのシャント抵抗または電流プローブ５４
と、を有していて、ＤＵＴ５１とシャント抵抗または電
流ブローブ５４とは直列に接続され、交流電源５２と直
流電源５３が、それらに印加する構成になっている。
【００２８】まず、交流電源５２によって、サージ電流
耐量測定のためのメイン電流が印加される（ステップＳ
１またはＳ１１）。本実施形態では、特に、交流電流の
一周期分が印加されている。
耐量測定のためのメイン電流が印加される（ステップＳ
１またはＳ１１）。本実施形態では、特に、交流電流の
一周期分が印加されている。
【００２９】直流電源５３によって微小電流は印加され
（ステップＳ２またはＳ１２）、その微小電流は電流検
出部６１によって検出される（ステップＳ３またはＳ１
３）。電流検出部６１は、上記のようにＤＵＴ５１に印
加後の微少電流の検出を行う。
（ステップＳ２またはＳ１２）、その微小電流は電流検
出部６１によって検出される（ステップＳ３またはＳ１
３）。電流検出部６１は、上記のようにＤＵＴ５１に印
加後の微少電流の検出を行う。
【００３０】電流判定部６２は、上記の図２に示すよう
に、定常状態にあるか否かの判定を行う。（ステップＳ
４またはＳ１４）。
に、定常状態にあるか否かの判定を行う。（ステップＳ
４またはＳ１４）。
【００３１】定常状態にあると判定された場合は（ステ
ップＳ４またはＳ１４／Ｙｅｓ）、図６では制御部１０
３によって、メイン電流のレベルをあげて（ステップＳ
５）、レベルがあがった次のステップのメイン電流が印
加される（ステップＳ１）。図７の実施形態では、劣化
判定部によって、上記の図３に示されるように、ＤＵＴ
が劣化したか否かの判定が行われる（ステップＳ１
５）。
ップＳ４またはＳ１４／Ｙｅｓ）、図６では制御部１０
３によって、メイン電流のレベルをあげて（ステップＳ
５）、レベルがあがった次のステップのメイン電流が印
加される（ステップＳ１）。図７の実施形態では、劣化
判定部によって、上記の図３に示されるように、ＤＵＴ
が劣化したか否かの判定が行われる（ステップＳ１
５）。
【００３２】ステップＳ４またはＳ１４で、定常状態に
ないと判定された場合は（ステップＳ４またはＳ１４／
Ｎｏ）、微少電流の検出は継続される（ステップＳ３ま
たはＳ１３）。
ないと判定された場合は（ステップＳ４またはＳ１４／
Ｎｏ）、微少電流の検出は継続される（ステップＳ３ま
たはＳ１３）。
【００３３】ステップＳ１５において、劣化していない
と判定された場合は（ステップＳ１５／Ｙｅｓ）、メイ
ン電流のレベルをさらにあげて、次のステップのメイン
電流が印加される（ステップＳ１１）。
と判定された場合は（ステップＳ１５／Ｙｅｓ）、メイ
ン電流のレベルをさらにあげて、次のステップのメイン
電流が印加される（ステップＳ１１）。
【００３４】また、劣化したと判定された場合は（ステ
ップＳ１５／Ｎｏ）、試験は終了する。
ップＳ１５／Ｎｏ）、試験は終了する。
【００３５】なお、図４および図６では、素子の破壊あ
るいは劣化するまで、メイン電流の印加は続く。また、
上記の実施形態では、各々の構成要素を有する装置とし
て記載したが、これらを構成要素として有するシステム
とすることも可能である。
るいは劣化するまで、メイン電流の印加は続く。また、
上記の実施形態では、各々の構成要素を有する装置とし
て記載したが、これらを構成要素として有するシステム
とすることも可能である。
【００３６】以上、説明したように、図４および図６で
は、微小電流値の変化の様子を調べることによって、Ｄ
ＵＴのジャンクション温度が発熱していない否かを判定
できるようになったので、従来の方法による判定より
も、迅速かつ、正確にその判定ができるようになった。
は、微小電流値の変化の様子を調べることによって、Ｄ
ＵＴのジャンクション温度が発熱していない否かを判定
できるようになったので、従来の方法による判定より
も、迅速かつ、正確にその判定ができるようになった。
【００３７】さらに、図５および図７では、ＤＵＴが劣
化しているどうかということも検出された微小電流値に
よって判定できるようになったので、従来のＤＵＴの劣
化の判定よりも、迅速に行うことが可能になった。さら
に、マニュアル測定ではなくなったので、人手を煩わす
ことがなくなった。
化しているどうかということも検出された微小電流値に
よって判定できるようになったので、従来のＤＵＴの劣
化の判定よりも、迅速に行うことが可能になった。さら
に、マニュアル測定ではなくなったので、人手を煩わす
ことがなくなった。
【００３８】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ジャンクション温度の判定は迅速かつ正確に
なり、劣化の判定も迅速になったので、素子のサージ電
流耐量の測定が全体的に迅速になった。さらに、劣化の
判定はマニュアル測定ではなくなったので、人手が不必
要となった。
によれば、ジャンクション温度の判定は迅速かつ正確に
なり、劣化の判定も迅速になったので、素子のサージ電
流耐量の測定が全体的に迅速になった。さらに、劣化の
判定はマニュアル測定ではなくなったので、人手が不必
要となった。
【図１】本発明における半導体素子に印加する電流波形
と素子のジャンクション温度との関係を示すタイムチャ
ートである。
と素子のジャンクション温度との関係を示すタイムチャ
ートである。
【図２】本発明における微少電流波形拡大図である。
【図３】本発明における素子の劣化判定方法を説明する
ための図である。
ための図である。
【図４】本発明に係る素子のサージ電流耐量を測定する
測定方法の一例を示すフローチャートである。
測定方法の一例を示すフローチャートである。
【図５】本発明に係る素子のサージ電流耐量を測定する
測定方法の一例を示すフローチャートである。
測定方法の一例を示すフローチャートである。
【図６】本発明に係る素子のサージ電流耐量の測定を行
う装置の一例を示す構成図である。
う装置の一例を示す構成図である。
【図７】本発明に係る素子のサージ電流耐量の測定を行
う装置の一例を示す構成図である。
う装置の一例を示す構成図である。
【図８】従来の素子のサージ電流耐量を測定する測定方
法における印加電流の波形である。
法における印加電流の波形である。
１，１'，１''，１''' 微少電流Ｉｍ ２，２'，２''，２''' メイン電流Ｉｐ ３，３'，３''，３''' 素子のジャンクション温度 ４ 微少電流安定領域 ５０ 基本回路部 ５１ ＤＵＴ ５２ 交流電源 ５３ 直流電源 ５４ シャント抵抗または電流ブローブ ６１ 電流検出部 ６２ 電流判定部 ６３ 劣化判定部 ６４ 制御部
Claims (10)
- 【請求項１】 レベルが段々とあがるパルス電流を素子
に印加していくことによって該素子のサージ電流耐量を
測定する測定方法において、 前記素子にパルス電流を印加するパルス電流印加ステッ
プと、 少なくとも該パルス電流の印加後に、前記素子の発熱を
無視できる程度の電流を前記素子に印加するための定電
圧を印加し、該電流の値を検出する電流検出ステップ
と、を有し、 該検出された電流値が定常状態にある場合に、レベルが
増加した次のパルス電流を印加することを特徴とする、
素子のサージ電流耐量を測定する測定方法。 - 【請求項２】 前記電流値の検出は複数回行われ、複数
回の検出うちの任意時に検出された電流値と、該任意時
の検出より前に検出された電流値とが、一致または実質
的に一致している場合に、前記定常状態にあると判定さ
れる請求項１記載の素子のサージ電流耐量を測定する測
定方法。 - 【請求項３】 レベルが段々とあがるパルス電流を素子
に印加していくことによって該素子のサージ電流耐量を
測定する測定方法において、 前記素子にパルス電流を印加するパルス電流印加ステッ
プと、 少なくとも該パルス電流の印加後に、前記素子の発熱を
無視できる程度の電流を前記素子に印加するための定電
圧を印加し、該電流の値を複数回検出する電流検出ステ
ップと、 該検出された電流値が定常状態にあるか否かを判定する
電流判定ステップと、 前記素子が劣化しているか否かを判定する劣化判定ステ
ップと、を有し、 前記電流値が前記定常状態にあり、劣化していないと判
定された場合、レベルが増加した次のレベルの前記パル
ス電流を印加することを特徴とする、素子のサージ電流
耐量を測定する測定方法。 - 【請求項４】 前記電流検出ステップにおいて任意の時
に検出された電流値と、該任意の検出時より前に検出さ
れた電流値とが、一致または実質的に一致している場合
に、前記電流判定ステップにおいて定常状態にあると判
定される請求項３記載の素子のサージ電流耐量を測定す
る測定方法。 - 【請求項５】 前記電流検出ステップにおいて前記定常
状態の時に検出された電流値が、該検出時において任意
に設定される範囲内にある場合に、前記劣化判定ステッ
プにおいて劣化していないと判定される請求項３または
４記載の素子のサージ電流耐量を測定する測定方法。 - 【請求項６】 レベルが段々とあがるパルス電流を素子
に印加していくことによって素子のサージ電流耐量を測
定する装置において、 前記素子にパルス電流を印加するための電圧を印加する
第１の電源と、 少なくとも該パルス電流の印加後に、前記素子の発熱を
無視できる程度の電流を前記素子に印加するための定電
圧を印加する第２の電源と、 前記発熱を無視できる程度の電流の値を検出する電流検
出部と、 該検出された電流値が定常状態にあるか否かを判定する
電流判定部と、を有し、 前記電流判定部によって定常状態にあると判定された場
合、前記第１の電源はレベルが増加した次のパルス電流
を印加することを特徴とする、素子のサージ電流耐量を
測定する装置。 - 【請求項７】 前記電流検出部による検出は複数回行わ
れ、前記検出うちの任意時に検出された電流値と、該任
意の検出時より前に検出された電流値とが、一致または
実質的に一致している場合に、前記電流判定部によって
定常状態にあると判定される請求項６記載の素子のサー
ジ電流耐量を測定する装置。 - 【請求項８】 レベルが段々とあがるパルス電流を素子
に印加していくことによって該素子のサージ電流耐量を
測定する装置において、 前記素子にパルス電流を印加するための電圧を印加する
第１の電源と、 少なくとも該パルス電流の印加後に、前記素子の発熱を
無視できる程度の電流を前記素子に印加するための定電
圧を印加する第２の電源と、 前記発熱を無視できる程度の電流の値を複数回検出する
電流検出部と、 該検出された電流値が定常状態にあるか否かを判定する
電流判定部と、 前記素子が劣化しているか否かを判定する劣化判定部
と、を有し、 前記定常状態にあると判定され、前記劣化していないと
判定された場合、レベルが増加した次のパルス電流を印
加することを特徴とする、素子のサージ電流耐量を測定
する装置。 - 【請求項９】 前記電流検出部によって任意の時に検出
された電流値と、該検出時より前の検出で検出された前
記電流値とが、一致または実質的に一致している場合
に、前記電流判定部によって定常状態にあると判定され
る請求項８記載の素子のサージ電流耐量を測定する装
置。 - 【請求項１０】 前記電流検出部によって前記定常状態
の時に検出された電流値が、該検出時において任意に設
定される範囲内にある場合に前記劣化判定部によって劣
化していないと判定される請求項８または９記載の素子
のサージ電流耐量を測定する装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001048532A JP2002250752A (ja) | 2001-02-23 | 2001-02-23 | 素子のサージ電流耐量を測定する測定方法およびその測定を行う装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001048532A JP2002250752A (ja) | 2001-02-23 | 2001-02-23 | 素子のサージ電流耐量を測定する測定方法およびその測定を行う装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002250752A true JP2002250752A (ja) | 2002-09-06 |
Family
ID=18909786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001048532A Pending JP2002250752A (ja) | 2001-02-23 | 2001-02-23 | 素子のサージ電流耐量を測定する測定方法およびその測定を行う装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002250752A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006284326A (ja) * | 2005-03-31 | 2006-10-19 | Hakusan Mfg Co Ltd | サージ電流発生装置 |
| JP2006337105A (ja) * | 2005-05-31 | 2006-12-14 | National Institute Of Advanced Industrial & Technology | 電流記録体 |
| JP2010169630A (ja) * | 2009-01-26 | 2010-08-05 | Shindengen Electric Mfg Co Ltd | サージ試験装置 |
-
2001
- 2001-02-23 JP JP2001048532A patent/JP2002250752A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006284326A (ja) * | 2005-03-31 | 2006-10-19 | Hakusan Mfg Co Ltd | サージ電流発生装置 |
| JP2006337105A (ja) * | 2005-05-31 | 2006-12-14 | National Institute Of Advanced Industrial & Technology | 電流記録体 |
| JP2010169630A (ja) * | 2009-01-26 | 2010-08-05 | Shindengen Electric Mfg Co Ltd | サージ試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5452902B2 (ja) | 漏液検知システム及び漏液検知方法 | |
| US9673611B2 (en) | Self-test of over-current fault detection | |
| KR101764735B1 (ko) | 누수감지센서의 구동회로 | |
| WO2005121823A1 (ja) | バーンイン装置の状態診断方法 | |
| US5285151A (en) | Method and apparatus for measuring the breakdown voltage of semiconductor devices | |
| JP2010281673A (ja) | 部分放電電圧計測システム及び部分放電電圧計測方法 | |
| CN104422860A (zh) | 检测装置 | |
| WO2005122641A1 (ja) | ヒータ電力制御回路およびこれを用いたバーイン装置 | |
| US5963410A (en) | Insulation testing method and apparatus therefor | |
| US20200351999A1 (en) | Apparatus and method for monitoring a circuit | |
| JP2002250752A (ja) | 素子のサージ電流耐量を測定する測定方法およびその測定を行う装置 | |
| TWI588506B (zh) | 控制器的輸出控制方法 | |
| US5623215A (en) | Testing of semiconductor devices | |
| JP6348755B2 (ja) | 半導体トランジスタのテスト方法 | |
| TWI577997B (zh) | 印刷基板之絕緣檢查裝置及絕緣檢查方法 | |
| JPH02103479A (ja) | 静電気放電耐圧の試験方法 | |
| JP2529086B2 (ja) | 耐圧試験装置 | |
| JP2017219352A (ja) | 絶縁検査用電源装置 | |
| JP2022120236A (ja) | 絶縁抵抗低下検出装置および絶縁抵抗低下検出装置の故障診断方法 | |
| JP2003185716A (ja) | 半導体試験装置のデバイス用電源制御方法及びデバイス用電源装置 | |
| JP5172724B2 (ja) | サージ試験装置 | |
| JP2022526582A (ja) | 排気ガスセンサの診断方法 | |
| US20240036143A1 (en) | Dynamic vertical signal calibration in a test and measurement instrument | |
| JP3614687B2 (ja) | 火災警報器の点検方法およびその記録媒体 | |
| KR102441016B1 (ko) | 인버터 직류단 전압 검출장치 |