JP2002246702A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JP2002246702A
JP2002246702A JP2001039980A JP2001039980A JP2002246702A JP 2002246702 A JP2002246702 A JP 2002246702A JP 2001039980 A JP2001039980 A JP 2001039980A JP 2001039980 A JP2001039980 A JP 2001039980A JP 2002246702 A JP2002246702 A JP 2002246702A
Authority
JP
Japan
Prior art keywords
power element
wire member
integrated circuit
hybrid integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001039980A
Other languages
English (en)
Inventor
Shinji Shibata
真二 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001039980A priority Critical patent/JP2002246702A/ja
Publication of JP2002246702A publication Critical patent/JP2002246702A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 パワー素子とワイヤ部材とのボンディング部
に発生する剪断応力を軽減し、パワー素子の不良の発生
を防止する混成集積回路装置を提供する。 【解決手段】 パワー素子２０と導体配線部１２のラン
ド１３とは、アルミニウムなどからなるワイヤ部材４０
で接続されている。ワイヤ部材４０の一端は、パワー素
子２０のセル領域２２にボンディングされている。ワイ
ヤ部材４０は、取り付け角度すなわちパワー素子２０の
上端面２０ａとワイヤ部材４０とがなす角度が３０°以
上になるように設置されている。そのため、ワイヤ部材
４０のループ形状の頂部４０ａは、上端面２０ａよりも
高い位置となる。その結果、パワー素子２０の耐久性が
向上し、熱膨張の相違によりワイヤ部材４０とパワー素
子２０とのボンディング部に剪断応力が発生しても、パ
ワー素子２０の不良の発生を防止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、混成集積回路装置
に関する。
【０００２】
【従来の技術】従来より、放熱板上に各種の電子部品を
はんだ付けした回路基板を搭載した混成集積回路装置が
知られている。混成集積回路装置に設けられている構成
部品の１つにパワー素子がある。混成集積回路装置には
小型化および高集積化の要求があるため、パワー素子の
大型化を回避する必要がある。
【０００３】
【発明が解決しようとする課題】パワー素子は、例えば
アルミニウムなどの素材からなるワイヤ部材により基板
本体に形成されている回路パターンと接続されている。
パワー素子の大型化を回避するためには、例えばパワー
素子に設けられるボンディング用のパッド領域を廃止
し、パワー素子のセル領域に直接ワイヤ部材をボンディ
ングすることが考えられる。
【０００４】しかしながら、これら混成集積回路装置を
構成するパワー素子、回路基板およびワイヤ部材は、密
封性の確保などのためゲル状の物質により封止されてい
る。そのため、ゲル状の物質により封止されているパワ
ー素子、回路基板およびワイヤ部材は、それぞれ熱膨張
係数が異なる。その結果、混成集積回路装置の周囲の温
度変化により、パワー素子とワイヤ部材とのボンディン
グ部に剪断応力が生じ、特にパワー素子のセル領域のボ
ンディング部に発生する剪断応力により、パワー素子の
動作不良を招くおそれがある。
【０００５】そこで、本発明の目的は、パワー素子とワ
イヤ部材とのボンディング部に発生する剪断応力を軽減
し、パワー素子の不良の発生を防止する混成集積回路装
置を提供することにある。また、本発明の他の目的は、
剪断応力を軽減するワイヤ部材の取り付け角度を規定
し、パワー素子の不良の発生を防止する混成集積回路装
置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の請求項１記載の
混成集積回路装置によると、パワー素子の端面部と回路
パターンとをループ形状に接続するワイヤ部材を備えて
いる。このワイヤ部材は、ループ形状の頂部がパワー素
子の端面部より反放熱板側へ突出して設置されている。
そのため、パワー素子の端面部とワイヤ部材とのボンデ
ィング部において、ワイヤ部材は反放熱板方向へ立ち上
がった形状となる。ワイヤ部材が立ち上がるほどパワー
素子の耐久性が向上する。その結果、パワー素子の端面
部とワイヤ部材とのボンディング部において、構成部材
間の熱膨張係数の相違のため周囲の温度変化により発生
する剪断応力が軽減される。したがって、剪断応力によ
りパワー素子へ与えられるダメージが防止され、パワー
素子の不良の発生を防止することができる。
【０００７】本発明の請求項２記載の混成集積回路装置
によると、パワー素子の端面部と回路パターンとをルー
プ形状に接続するワイヤ部材を備えている。このワイヤ
部材は、端面部との接続部側で端面部となす角度θが３
０°以上となるように設置されている。ワイヤ部材が端
面部との接続部側で端面部となす角度θを３０°以上に
設定することにより、パワー素子の端面部とワイヤ部材
とのボンディング部において、ワイヤ部材は反放熱板方
向へ立ち上がった形状となる。ワイヤ部材が立ち上がる
ほどパワー素子の耐久性が向上する。その結果、パワー
素子の端面部とワイヤ部材とのボンディング部におい
て、構成部材間の熱膨張係数の相違のため周囲の温度変
化により発生する剪断応力が軽減される。したがって、
剪断応力によりパワー素子へ与えられるダメージが防止
され、パワー素子の不良の発生を防止することができ
る。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態を示す
一実施例を図面に基づいて説明する。図１は、本発明の
一実施例による混成集積回路装置１を示す。混成集積回
路装置１は、主に放熱板１０、回路基板１１、パワー素
子２０、電子部品３０およびワイヤ部材４０などから構
成されている。
【０００９】回路基板１１は、例えばアルミナなどのセ
ラミックからなる基板である。回路基板１１上には、例
えば銅などの導体材料からなる導体配線部１２が回路パ
ターンとして形成されている。導体配線部１２には複数
のランド１３、１４、１５が形成されており、ランド１
３には放熱板１０に搭載されるパワー素子２０と接続さ
れているワイヤ部材４０がボンディングされる。
【００１０】パワー素子２０は、放熱板１０の上に設置
されている。パワー素子２０は、放熱板１０に設置され
ているヒートシンク２１に搭載されている。パワー素子
２０の反放熱板側の端面すなわち上端面２０ａには、ワ
イヤ部材４０がボンディングされる。パワー素子２０の
上端面２０ａには、ワイヤ部材４０がボンディングされ
るセル領域２２が設けられている。セル領域２２は、パ
ワー素子２０のアクティブ素子そのものに設けられてい
る。
【００１１】ワイヤ部材４０は、パワー素子２０と導体
配線部１２のランド１３とを電気的に接続するアルミニ
ウムなどからなる線状の部材である。ワイヤ部材４０
は、一端がパワー素子２０の上端面２０ａに設けられて
いるセル領域２２にアルミニウム蒸着膜を介してボンデ
ィングされ、他端が回路基板１１に形成されている導体
配線部１２のランド１３にボンディングされている。放
熱板１０、回路基板１１、パワー素子２０、電子部品３
０およびワイヤ部材４０は、図示しないパッケージに格
納され、樹脂などからなるゲル部材によりパッケージの
内部に封止されている。
【００１２】次に、パワー素子２０とワイヤ部材４０と
のボンディング部について説明する。ワイヤ部材４０
は、パワー素子２０の上端面２０ａにボンディングされ
ている。ワイヤ部材４０は、パワー素子２０の上端面２
０ａから図１および図２の上方へ突出するループ形状に
形成されている。すなわち、ワイヤ部材４０はループ形
状の頂部４０ａがパワー素子２０の上端面２０ａよりも
高い位置となるように設置されている。
【００１３】本実施例では、ワイヤ部材４０のループ形
状の頂部４０ａがパワー素子２０の上端面２０ａよりも
高い位置となるようにするため、ワイヤ部材４０がパワ
ー素子２０へ取り付けられる角度を規定している。ワイ
ヤ部材４０がパワー素子２０の上端面２０ａから図１お
よび図２の上方へ取り付けられている角度は、次のとお
りである。
【００１４】図２に示すように、パワー素子２０の上端
面２０ａから延伸する軸Ｌ１と、パワー素子２０の上端
面２０ａから図２の上方へ延伸するワイヤ部材４０の軸
Ｌ２とがなす角度をθとすると、 ３０°≦θ となるように、ワイヤ部材４０は取り付けられている。
【００１５】ワイヤ部材４０の取り付け角度θを規定し
た理由は次のとおりである。ワイヤ部材４０の取り付け
角度θと不具合の発生率との関係を図示すると、図３に
示すようになる。ワイヤ部材４０の取り付け角度θが小
さいとき、すなわちパワー素子２０の上端面２０ａに対
しワイヤ部材４０が平行に近い角度で接続されたとき、
パワー素子２０の不良の発生率が高くなっている。
【００１６】特に、取り付け角度θ＜３０°のとき、不
良の発生率が高くなっている。逆に、取り付け角度が３
０°≦θとなるとき、パワー素子２０の不良が発生しな
い。そのため、本実施例では、ワイヤ部材４０の取り付
け角度θを３０°以上に設定している。
【００１７】一方、ワイヤ部材４０の取り付け角度θが
大きくなるほど、すなわちループ形状の頂部４０ａが高
い位置にあるほど、パワー素子２０の不良の発生が防止
される。これは、ワイヤ部材４０のループ形状の頂部４
０ａが高い位置にあるほど、パワー素子２０の耐久性が
向上するためである。
【００１８】以上、説明したように、本実施例の混成集
積回路装置１によると、パワー素子２０にボンディング
されるワイヤ部材４０の取り付け角度が３０°以上とな
るように規定している。そのため、ループ形状となるワ
イヤ部材４０の頂部４０ａは、パワー素子２０の反基板
本体側の端面すなわち上端面２０ａよりも高く位置す
る。ワイヤ部材４０のループ形状の頂部４０ａが高い位
置にあるほどパワー素子２０の耐久性は向上するため、
パッケージ部材に収容されたパワー素子２０および回路
基板１１などをゲル部材などにより封止する場合に、熱
膨張係数の相違によりワイヤ部材４０のパワー素子２０
とのボンディング部に剪断応力が生じたとしても、ワイ
ヤ部材４０はパワー素子２０にダメージを与えることが
ない。したがって、ワイヤ部材４０をパワー素子２０の
セル領域２２にボンディングする場合でも、高精度にワ
イヤ部材４０とパワー素子２０とを接続でき、パワー素
子２０の不良の発生を防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施例による混成集積回路装置を示
す模式図である。
【図２】本発明の一実施例による混成集積回路装置の要
部を示す模式図である。
【図３】ワイヤ部材の取り付け角度とパワー素子の不良
発生率との関係をグラフにして示す図である。
【符号の説明】
１ 混成集積回路 １０ 放熱板 １１ 回路基板 １２ 導体配線部（回路パターン） ２０ パワー素子 ２０ａ 上端面 ４０ ワイヤ部材 ４０ａ 頂部

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 放熱板と、 前記放熱板に搭載されている回路基板と、 前記放熱板に搭載されているパワー素子と、 前記パワー素子の端面部と前記回路基板とをループ形状
    に接続するワイヤ部材とを備え、 前記ワイヤ部材は、ループ形状の頂部が前記パワー素子
    の前記端面部より反放熱板側へ突出して設置されている
    ことを特徴とする混成集積回路装置。
  2. 【請求項２】 放熱板と、 前記放熱板に搭載されている回路基板と、 前記放熱板に搭載されているパワー素子と、 前記パワー素子の端面部と前記回路基板とをループ形状
    に接続するワイヤ部材とを備え、 前記ワイヤ部材は、前記端面部との接続部側で該端面部
    となす角度θが、 ３０°≦θ となるように設置されていることを特徴とする混成集積
    回路装置。
JP2001039980A 2001-02-16 2001-02-16 混成集積回路装置 Pending JP2002246702A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001039980A JP2002246702A (ja) 2001-02-16 2001-02-16 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001039980A JP2002246702A (ja) 2001-02-16 2001-02-16 混成集積回路装置

Publications (1)

Publication Number Publication Date
JP2002246702A true JP2002246702A (ja) 2002-08-30

Family

ID=18902672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001039980A Pending JP2002246702A (ja) 2001-02-16 2001-02-16 混成集積回路装置

Country Status (1)

Country Link
JP (1) JP2002246702A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011024819A1 (ja) * 2009-08-24 2011-03-03 本田技研工業株式会社 半導体装置および半導体装置におけるワイヤボンディング構造の設計方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011024819A1 (ja) * 2009-08-24 2011-03-03 本田技研工業株式会社 半導体装置および半導体装置におけるワイヤボンディング構造の設計方法
JP2011044661A (ja) * 2009-08-24 2011-03-03 Honda Motor Co Ltd 半導体装置におけるワイヤボンディング構造及びその設計方法

Similar Documents

Publication Publication Date Title
US7439452B2 (en) Multi-chip module packaging with thermal expansion coefficiencies
US6064576A (en) Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board
JPH10335580A (ja) 半導体パッケージおよびこれを用いた半導体モジュール
US7310224B2 (en) Electronic apparatus with thermal module
JP3460559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002246702A (ja) 混成集積回路装置
JP4871676B2 (ja) 電子回路装置
JP2001358259A (ja) 半導体パッケージ
JPH08148647A (ja) 半導体装置
JP2007157801A (ja) 半導体モジュールとその製造方法
JPH05206320A (ja) マルチチップモジュール
JPS63190363A (ja) パワ−パツケ−ジ
JP2004158700A (ja) 電子制御装置およびその製造方法
JPH07235633A (ja) マルチチップモジュール
JP2004228162A (ja) 電子制御装置
JP3714808B2 (ja) 半導体装置
JPH06104309A (ja) 半導体装置
KR100388291B1 (ko) 반도체패키지 구조
JP3206545B2 (ja) 積層可能な半導体装置およびモジュール
JPH0799272A (ja) 電子回路実装体
JPH0555409A (ja) 樹脂封止型半導体装置
JP3449312B2 (ja) 半導体装置
JP2000269405A (ja) ハイブリッドモジュール
JPH0831986A (ja) 放熱板付半導体装置
CN117480602A (zh) 半导体模块