JP2002246525A - 半導体パッケージ接続端子整列用治具 - Google Patents
半導体パッケージ接続端子整列用治具Info
- Publication number
- JP2002246525A JP2002246525A JP2001036248A JP2001036248A JP2002246525A JP 2002246525 A JP2002246525 A JP 2002246525A JP 2001036248 A JP2001036248 A JP 2001036248A JP 2001036248 A JP2001036248 A JP 2001036248A JP 2002246525 A JP2002246525 A JP 2002246525A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- jig
- connection terminal
- aligning
- connection terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体パッケージに対する検査時間を短縮し
得る半導体パッケージ接続端子整列用治具を提供する。 【解決手段】 半導体パッケージ４に複数立設された柱
状の接続端子６を挿入可能な複数の挿入孔２ｃが表裏を
貫通する板状の整列板２を備え、整列板２は、各挿入孔
２ｃを形成する内壁各々における少なくとも一部の領域
が接続端子６の挿入方向に沿ってそれぞれ次第に小径と
なるように形成されている。
得る半導体パッケージ接続端子整列用治具を提供する。 【解決手段】 半導体パッケージ４に複数立設された柱
状の接続端子６を挿入可能な複数の挿入孔２ｃが表裏を
貫通する板状の整列板２を備え、整列板２は、各挿入孔
２ｃを形成する内壁各々における少なくとも一部の領域
が接続端子６の挿入方向に沿ってそれぞれ次第に小径と
なるように形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体パッケー
ジ、特にＰＧＡ（Pin Grid Array Package）構造の半導
体パッケージ接続端子を整列させる治具に関するもので
ある。
ジ、特にＰＧＡ（Pin Grid Array Package）構造の半導
体パッケージ接続端子を整列させる治具に関するもので
ある。
【０００２】
【従来の技術】ＰＧＡ構造の半導体パッケージは、配線
パターンが形成された基板と、基板の一方の面（接続端
子形成面）に複数立設された柱状の接続端子とを備えて
構成されている。このような構造の半導体パッケージの
電気的検査を自動検査装置を用いて行う場合、自動検査
装置は、例えば一対の接触型のプローブを接続端子に順
次接触させ、その一対のプローブ間に検査用信号を供給
して接続端子間に形成された配線パターンの接続状態の
良否を検査する。この場合、半導体パッケージの複数の
接続端子の一部には、立設位置自体がずれているもの
や、立設位置は設計上の位置にあるが外力を受けて若干
曲がっているものもある。したがって、一般的には、自
動検査装置は、プローブのプロービングに先立って、ま
ずプローブを接触させるべき接続端子の先端の位置情報
を、例えば画像認識等の手法を用いて取得する。次い
で、その取得した位置情報に基づいてプローブを接続端
子にプロービングした後に、配線パターンの接続状態の
良否を検査する。
パターンが形成された基板と、基板の一方の面（接続端
子形成面）に複数立設された柱状の接続端子とを備えて
構成されている。このような構造の半導体パッケージの
電気的検査を自動検査装置を用いて行う場合、自動検査
装置は、例えば一対の接触型のプローブを接続端子に順
次接触させ、その一対のプローブ間に検査用信号を供給
して接続端子間に形成された配線パターンの接続状態の
良否を検査する。この場合、半導体パッケージの複数の
接続端子の一部には、立設位置自体がずれているもの
や、立設位置は設計上の位置にあるが外力を受けて若干
曲がっているものもある。したがって、一般的には、自
動検査装置は、プローブのプロービングに先立って、ま
ずプローブを接触させるべき接続端子の先端の位置情報
を、例えば画像認識等の手法を用いて取得する。次い
で、その取得した位置情報に基づいてプローブを接続端
子にプロービングした後に、配線パターンの接続状態の
良否を検査する。
【０００３】
【発明が解決しようとする課題】ところが、この従来の
検査方法では、プロービング対象の接続端子毎に、その
先端の位置情報を取得しなければならない。このため、
従来の検査方法には、プローブを接続端子に確実にプロ
ービングすることができるものの、接続端子の位置情報
の取得に時間を要するため、検査に長時間を要するとい
う問題点がある。
検査方法では、プロービング対象の接続端子毎に、その
先端の位置情報を取得しなければならない。このため、
従来の検査方法には、プローブを接続端子に確実にプロ
ービングすることができるものの、接続端子の位置情報
の取得に時間を要するため、検査に長時間を要するとい
う問題点がある。
【０００４】本発明は、かかる問題点に鑑みてなされた
ものであり、半導体パッケージに対する検査時間を短縮
し得る半導体パッケージ接続端子整列用治具を提供する
ことを主目的とする。
ものであり、半導体パッケージに対する検査時間を短縮
し得る半導体パッケージ接続端子整列用治具を提供する
ことを主目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成すべく請
求項１記載の半導体パッケージ接続端子整列用治具は、
半導体パッケージに複数立設された柱状の接続端子を挿
入可能な複数の挿入孔が表裏を貫通する板状の整列板を
備え、当該整列板は、前記各挿入孔を形成する内壁各々
における少なくとも一部の領域が前記接続端子の挿入方
向に沿ってそれぞれ次第に小径となるように形成されて
いることを特徴とする。
求項１記載の半導体パッケージ接続端子整列用治具は、
半導体パッケージに複数立設された柱状の接続端子を挿
入可能な複数の挿入孔が表裏を貫通する板状の整列板を
備え、当該整列板は、前記各挿入孔を形成する内壁各々
における少なくとも一部の領域が前記接続端子の挿入方
向に沿ってそれぞれ次第に小径となるように形成されて
いることを特徴とする。
【０００６】請求項２記載の半導体パッケージ接続端子
整列用治具は、請求項１記載の半導体パッケージ接続端
子整列用治具において、前記整列板の前記各内壁は、前
記接続端子を挿入する側の開口部から奥側の開口部まで
の全領域に亘ってそれぞれ次第に小径となるように形成
されていることを特徴とする。
整列用治具は、請求項１記載の半導体パッケージ接続端
子整列用治具において、前記整列板の前記各内壁は、前
記接続端子を挿入する側の開口部から奥側の開口部まで
の全領域に亘ってそれぞれ次第に小径となるように形成
されていることを特徴とする。
【０００７】請求項３記載の半導体パッケージ接続端子
整列用治具は、請求項１または２記載の半導体パッケー
ジ接続端子整列用治具において、前記挿入孔は、その最
小内径が前記接続端子の外径よりもやや大径に形成され
ていることを特徴とする。
整列用治具は、請求項１または２記載の半導体パッケー
ジ接続端子整列用治具において、前記挿入孔は、その最
小内径が前記接続端子の外径よりもやや大径に形成され
ていることを特徴とする。
【０００８】請求項４記載の半導体パッケージ接続端子
整列用治具は、請求項１から３のいずれかに記載の半導
体パッケージ接続端子整列用治具において、前記整列板
は、前記挿入孔が形成された領域における板厚が前記接
続端子の端子長よりも薄厚に形成されていることを特徴
とする。
整列用治具は、請求項１から３のいずれかに記載の半導
体パッケージ接続端子整列用治具において、前記整列板
は、前記挿入孔が形成された領域における板厚が前記接
続端子の端子長よりも薄厚に形成されていることを特徴
とする。
【０００９】請求項５記載の半導体パッケージ接続端子
整列用治具は、請求項１から４のいずれかに記載の半導
体パッケージ接続端子整列用治具において、前記半導体
パッケージを嵌め込み可能な凹部が前記整列板における
当該半導体パッケージに対向する側の面に形成され、前
記複数の挿入孔は、前記凹部の底壁に形成されているこ
とを特徴とする。
整列用治具は、請求項１から４のいずれかに記載の半導
体パッケージ接続端子整列用治具において、前記半導体
パッケージを嵌め込み可能な凹部が前記整列板における
当該半導体パッケージに対向する側の面に形成され、前
記複数の挿入孔は、前記凹部の底壁に形成されているこ
とを特徴とする。
【００１０】
【発明の実施の形態】以下、添付図面を参照して、本発
明に係る半導体パッケージ接続端子整列用治具の好適な
実施の形態について説明する。
明に係る半導体パッケージ接続端子整列用治具の好適な
実施の形態について説明する。
【００１１】最初に、半導体パッケージ接続端子整列用
治具（以下、「整列用治具」ともいう）１の構成につい
て、図１，２を参照して説明する。
治具（以下、「整列用治具」ともいう）１の構成につい
て、図１，２を参照して説明する。
【００１２】図２に示すように、整列用治具１は、整列
板２およびベース３を備え、ＰＧＡ構造の半導体パッケ
ージ４に形成された柱状の接続端子６，６・・を整列可
能に構成されている。この場合、半導体パッケージ４
は、同図に示すように、配線パターン（図示を省略）が
形成された基板５を備え、接続端子６，６・・は、基板
５の一方の面（接続端子形成面５ａ）に立設されてい
る。
板２およびベース３を備え、ＰＧＡ構造の半導体パッケ
ージ４に形成された柱状の接続端子６，６・・を整列可
能に構成されている。この場合、半導体パッケージ４
は、同図に示すように、配線パターン（図示を省略）が
形成された基板５を備え、接続端子６，６・・は、基板
５の一方の面（接続端子形成面５ａ）に立設されてい
る。
【００１３】整列板２は、図１，２に示すように、半導
体パッケージ４に対向する面の中央部分に半導体パッケ
ージ４を嵌め込み可能な凹部２ａが形成されている。こ
の場合、凹部２ａを形成する底壁２ｂには、その表裏を
貫通する複数の挿入孔２ｃ，２ｃ・・が半導体パッケー
ジ４に立設されたすべての接続端子６，６・・にそれぞ
れ対応する位置に形成されている。また、凹部２ａは、
半導体パッケージ４の平面形状に対して相補的な形状に
形成されている。したがって、検査時における半導体パ
ッケージ４を凹部２ａ内に位置決めできると共に、その
がたつきを確実に防止することができる。さらに、凹部
２ａは、半導体パッケージ４の基板５の板厚とほぼ同じ
深さで形成されている。一方、整列板２の底壁２ｂは、
接続端子６の端子長よりも薄厚に形成されている。ま
た、各挿入孔２ｃの内壁は、図２に示すように、接続端
子６を挿入する側の開口部（凹部２ａ側の開口部）から
奥側の開口部（整列板２の上面に開口する開口部）まで
の全領域に亘り、接続端子６の挿入方向に沿って次第に
小径となるテーパ状にそれぞれ形成されている。具体的
には、例えば、接続端子６の直径が０．３ｍｍの場合に
は、挿入孔２ｃにおける挿入側の開口部の内径は、接続
端子６の外径よりも十分に広い約０．７７ｍｍに設定さ
れ、挿入孔２ｃにおける奥側の開口部の内径は、接続端
子６の直径よりもやや大径の約０．３６ｍｍに設定され
ている。この構成によって、広い範囲に亘って接続端子
６を挿入孔２ｃ内に誘導し、その曲がりを矯正すること
が可能となっている。また、整列板２は、その四隅に固
定孔２ｄが表裏に貫通形成されている。
体パッケージ４に対向する面の中央部分に半導体パッケ
ージ４を嵌め込み可能な凹部２ａが形成されている。こ
の場合、凹部２ａを形成する底壁２ｂには、その表裏を
貫通する複数の挿入孔２ｃ，２ｃ・・が半導体パッケー
ジ４に立設されたすべての接続端子６，６・・にそれぞ
れ対応する位置に形成されている。また、凹部２ａは、
半導体パッケージ４の平面形状に対して相補的な形状に
形成されている。したがって、検査時における半導体パ
ッケージ４を凹部２ａ内に位置決めできると共に、その
がたつきを確実に防止することができる。さらに、凹部
２ａは、半導体パッケージ４の基板５の板厚とほぼ同じ
深さで形成されている。一方、整列板２の底壁２ｂは、
接続端子６の端子長よりも薄厚に形成されている。ま
た、各挿入孔２ｃの内壁は、図２に示すように、接続端
子６を挿入する側の開口部（凹部２ａ側の開口部）から
奥側の開口部（整列板２の上面に開口する開口部）まで
の全領域に亘り、接続端子６の挿入方向に沿って次第に
小径となるテーパ状にそれぞれ形成されている。具体的
には、例えば、接続端子６の直径が０．３ｍｍの場合に
は、挿入孔２ｃにおける挿入側の開口部の内径は、接続
端子６の外径よりも十分に広い約０．７７ｍｍに設定さ
れ、挿入孔２ｃにおける奥側の開口部の内径は、接続端
子６の直径よりもやや大径の約０．３６ｍｍに設定され
ている。この構成によって、広い範囲に亘って接続端子
６を挿入孔２ｃ内に誘導し、その曲がりを矯正すること
が可能となっている。また、整列板２は、その四隅に固
定孔２ｄが表裏に貫通形成されている。
【００１４】ベース３は、図２に示すように、板状に形
成され、整列板２の固定孔２ｄ，２ｄ・・にそれぞれ対
応する四隅の位置に、雌ねじ孔３ａ，３ａ・・が形成さ
れて構成されている。
成され、整列板２の固定孔２ｄ，２ｄ・・にそれぞれ対
応する四隅の位置に、雌ねじ孔３ａ，３ａ・・が形成さ
れて構成されている。
【００１５】次に、この整列用治具１を使用して半導体
パッケージ４の接続端子６を矯正整列させる工程の手順
について説明する。なお、以下に説明する工程は自動機
を使用して自動化することもできる。この工程では、ま
ず、整列板２の凹部２ａ内に、半導体パッケージ４を、
その接続端子６側から嵌め込む。この際に、曲がってい
る接続端子６は、その先端が挿入孔２ｃの内壁に接触す
る。
パッケージ４の接続端子６を矯正整列させる工程の手順
について説明する。なお、以下に説明する工程は自動機
を使用して自動化することもできる。この工程では、ま
ず、整列板２の凹部２ａ内に、半導体パッケージ４を、
その接続端子６側から嵌め込む。この際に、曲がってい
る接続端子６は、その先端が挿入孔２ｃの内壁に接触す
る。
【００１６】次いで、半導体パッケージ４における接続
端子形成面５ａの裏面にベース３を当接させた状態で、
整列板２とベース３とを接近させる。続いて、整列板２
の固定孔２ｄから締付けねじ（図示を省略）を挿入して
ベース３の雌ねじ孔３ａに螺合させることにより、図３
に示すように、整列板２とベース３とを完全に密着させ
る。この際に、接続端子６は、曲がっていた先端がテー
パ状の挿入孔２ｃの内壁に接触しつつ、その内壁に沿っ
て滑りながら挿入孔２ｃの奥側まで挿入される。完全に
挿入された状態では、曲がっていた接続端子６の先端
は、その曲がりが矯正され、曲がっていない接続端子６
と同様にして、その直径に近い直径に設定された挿入孔
２ｃにおける奥側の開口部から突出して整列状態とな
る。この後、整列板２の上方に突出した各接続端子６に
例えば一対の検査用プローブをプロービングし、その一
対の検査用プローブ間に電流を供給しつつ検査用プロー
ブ間電圧を測定することにより、配線パターンの接続状
態の良否が検査される。
端子形成面５ａの裏面にベース３を当接させた状態で、
整列板２とベース３とを接近させる。続いて、整列板２
の固定孔２ｄから締付けねじ（図示を省略）を挿入して
ベース３の雌ねじ孔３ａに螺合させることにより、図３
に示すように、整列板２とベース３とを完全に密着させ
る。この際に、接続端子６は、曲がっていた先端がテー
パ状の挿入孔２ｃの内壁に接触しつつ、その内壁に沿っ
て滑りながら挿入孔２ｃの奥側まで挿入される。完全に
挿入された状態では、曲がっていた接続端子６の先端
は、その曲がりが矯正され、曲がっていない接続端子６
と同様にして、その直径に近い直径に設定された挿入孔
２ｃにおける奥側の開口部から突出して整列状態とな
る。この後、整列板２の上方に突出した各接続端子６に
例えば一対の検査用プローブをプロービングし、その一
対の検査用プローブ間に電流を供給しつつ検査用プロー
ブ間電圧を測定することにより、配線パターンの接続状
態の良否が検査される。
【００１７】このように、この整列用治具１によれば、
半導体パッケージ４に対して自動検査装置で電気的検査
を行う際に、半導体パッケージ４における各接続端子６
の各先端を挿入孔２ｃの形成位置に正確かつ確実に位置
決めすることができる。このため、自動検査装置が接触
型のプローブを接続端子６の先端にプロービングする際
に、画像認識等の手法を用いた位置情報の取得工程を省
くことができる結果、検査時間を短縮することができ
る。また、この整列用治具１によれば、挿入孔２ｃの内
壁を接続端子６の挿入方向に沿った全領域に亘ってテー
パ状に形成したことにより、テーパ面の傾斜を最も緩や
かにできるため、接続端子６に対して挿入孔２ｃの内壁
から加わる応力を最も小さくできる。この結果、半導体
パッケージ４における接続端子６の破損を確実に回避す
ることができる。また、挿入孔２ｃの最小内径を接続端
子６の外径よりもやや大径に形成したことにより、各接
続端子６，６・・の先端を本来立設されているべき位置
に精度よく整列させることができる。
半導体パッケージ４に対して自動検査装置で電気的検査
を行う際に、半導体パッケージ４における各接続端子６
の各先端を挿入孔２ｃの形成位置に正確かつ確実に位置
決めすることができる。このため、自動検査装置が接触
型のプローブを接続端子６の先端にプロービングする際
に、画像認識等の手法を用いた位置情報の取得工程を省
くことができる結果、検査時間を短縮することができ
る。また、この整列用治具１によれば、挿入孔２ｃの内
壁を接続端子６の挿入方向に沿った全領域に亘ってテー
パ状に形成したことにより、テーパ面の傾斜を最も緩や
かにできるため、接続端子６に対して挿入孔２ｃの内壁
から加わる応力を最も小さくできる。この結果、半導体
パッケージ４における接続端子６の破損を確実に回避す
ることができる。また、挿入孔２ｃの最小内径を接続端
子６の外径よりもやや大径に形成したことにより、各接
続端子６，６・・の先端を本来立設されているべき位置
に精度よく整列させることができる。
【００１８】なお、本発明は、上記した発明の実施の形
態に限定されず、適宜変更が可能である。例えば、図４
に示す構成を採用することができる。同図に示す整列用
治具１１は、各挿入孔１２ｃの内壁における一部の領域
のみがテーパ状に形成された整列板１２を備えている。
具体的には、各挿入孔１２ｃは、その内壁における挿入
側の開口部近傍の領域のみがテーパ状に形成され、その
領域よりも奥側の領域が均一の内径で形成されている。
この整列用治具１１であっても、曲がっている接続端子
６のその曲がりをテーパ面で確実に矯正することができ
る。また、図示を省略するが、挿入孔２ｃにおける内壁
の内の中間領域のみをテーパ状に形成し、それ以外の前
後の領域を同径に形成する構成、および、挿入孔２ｃに
おける奥側の開口部の領域のみをテーパ面に形成する構
成を採用することもできる。これらの構成を採用した場
合であっても、整列用治具１と同様にして、半導体パッ
ケージ４の接続端子６の曲がりを矯正しつつ、その先端
を整列させることができる。
態に限定されず、適宜変更が可能である。例えば、図４
に示す構成を採用することができる。同図に示す整列用
治具１１は、各挿入孔１２ｃの内壁における一部の領域
のみがテーパ状に形成された整列板１２を備えている。
具体的には、各挿入孔１２ｃは、その内壁における挿入
側の開口部近傍の領域のみがテーパ状に形成され、その
領域よりも奥側の領域が均一の内径で形成されている。
この整列用治具１１であっても、曲がっている接続端子
６のその曲がりをテーパ面で確実に矯正することができ
る。また、図示を省略するが、挿入孔２ｃにおける内壁
の内の中間領域のみをテーパ状に形成し、それ以外の前
後の領域を同径に形成する構成、および、挿入孔２ｃに
おける奥側の開口部の領域のみをテーパ面に形成する構
成を採用することもできる。これらの構成を採用した場
合であっても、整列用治具１と同様にして、半導体パッ
ケージ４の接続端子６の曲がりを矯正しつつ、その先端
を整列させることができる。
【００１９】
【発明の効果】以上のように、請求項１記載の半導体パ
ッケージ接続端子整列用治具によれば、各挿入孔を形成
する内壁各々における少なくとも一部の領域が接続端子
の挿入方向に沿ってそれぞれ次第に小径となるように形
成された整列板を備えたことにより、半導体パッケージ
接続端子を整列板の挿入孔に挿入するという簡単な作業
のみで、先端が曲がっている接続端子を矯正しつつすべ
ての接続端子を整列させることができる。したがって、
自動検査装置を使用して半導体パッケージの電気的検査
を行う際には、自動検査装置側においてプロービング用
の接続端子の位置情報を取得する工程を省くことができ
るため、検査時間を十分に短縮することができる。
ッケージ接続端子整列用治具によれば、各挿入孔を形成
する内壁各々における少なくとも一部の領域が接続端子
の挿入方向に沿ってそれぞれ次第に小径となるように形
成された整列板を備えたことにより、半導体パッケージ
接続端子を整列板の挿入孔に挿入するという簡単な作業
のみで、先端が曲がっている接続端子を矯正しつつすべ
ての接続端子を整列させることができる。したがって、
自動検査装置を使用して半導体パッケージの電気的検査
を行う際には、自動検査装置側においてプロービング用
の接続端子の位置情報を取得する工程を省くことができ
るため、検査時間を十分に短縮することができる。
【００２０】また、請求項２記載の半導体パッケージ接
続端子整列用治具によれば、整列板の各内壁における接
続端子の挿入側の開口部から奥側の開口部までの全領域
に亘ってそれぞれ次第に小径となるように形成したこと
により、テーパ面の傾斜を緩やかに形成できる結果、曲
がりが矯正される接続端子に対して挿入孔の内壁から加
わる応力を最も小さくできる。この結果、半導体パッケ
ージにおける接続端子の破損を確実に回避することがで
きる。
続端子整列用治具によれば、整列板の各内壁における接
続端子の挿入側の開口部から奥側の開口部までの全領域
に亘ってそれぞれ次第に小径となるように形成したこと
により、テーパ面の傾斜を緩やかに形成できる結果、曲
がりが矯正される接続端子に対して挿入孔の内壁から加
わる応力を最も小さくできる。この結果、半導体パッケ
ージにおける接続端子の破損を確実に回避することがで
きる。
【００２１】また、請求項３記載の半導体パッケージ接
続端子整列用治具によれば、挿入孔の最小内径を接続端
子の外径よりもやや大径に形成したことにより、各接続
端子の先端を本来立設されているべき位置に精度よく整
列させることができる。
続端子整列用治具によれば、挿入孔の最小内径を接続端
子の外径よりもやや大径に形成したことにより、各接続
端子の先端を本来立設されているべき位置に精度よく整
列させることができる。
【００２２】さらに、請求項４記載の半導体パッケージ
接続端子整列用治具によれば、挿入孔が形成された領域
における板厚が接続端子の端子長よりも薄厚となるよう
に整列板を形成したことにより、整列板から接続端子の
先端が確実に突出するため、例えば、検査用プローブを
接続端子に確実にプロービングさせることができる。
接続端子整列用治具によれば、挿入孔が形成された領域
における板厚が接続端子の端子長よりも薄厚となるよう
に整列板を形成したことにより、整列板から接続端子の
先端が確実に突出するため、例えば、検査用プローブを
接続端子に確実にプロービングさせることができる。
【００２３】また、請求項５記載の半導体パッケージ接
続端子整列用治具によれば、半導体パッケージを嵌め込
み可能な凹部を整列板における半導体パッケージに対向
する側の面に形成したことにより、例えば、検査時にお
ける半導体パッケージを凹部内に位置決めできると共
に、そのがたつきを確実に防止することができる。
続端子整列用治具によれば、半導体パッケージを嵌め込
み可能な凹部を整列板における半導体パッケージに対向
する側の面に形成したことにより、例えば、検査時にお
ける半導体パッケージを凹部内に位置決めできると共
に、そのがたつきを確実に防止することができる。
【図１】本発明の実施の形態に係る半導体パッケージ接
続端子整列用治具１の平面図である。
続端子整列用治具１の平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】整列用治具１を使用して半導体パッケージ４の
接続端子６を整列させた状態における整列用治具１の断
面図である。
接続端子６を整列させた状態における整列用治具１の断
面図である。
【図４】他の実施の形態に係る整列用治具１１の構成を
示す断面図である。
示す断面図である。
１，１１ 半導体パッケージ接続端子整列用治具 ２，１２ 整列板 ２ａ 凹部 ２ｂ 底壁 ２ｃ，１２ｃ 挿入孔 ３ ベース ４ 半導体パッケージ ６ 接続端子
Claims (5)
- 【請求項１】 半導体パッケージに複数立設された柱状
の接続端子を挿入可能な複数の挿入孔が表裏を貫通する
板状の整列板を備え、当該整列板は、前記各挿入孔を形
成する内壁各々における少なくとも一部の領域が前記接
続端子の挿入方向に沿ってそれぞれ次第に小径となるよ
うに形成されていることを特徴とする半導体パッケージ
接続端子整列用治具。 - 【請求項２】 前記整列板の前記各内壁は、前記接続端
子を挿入する側の開口部から奥側の開口部までの全領域
に亘ってそれぞれ次第に小径となるように形成されてい
ることを特徴とする請求項１記載の半導体パッケージ接
続端子整列用治具。 - 【請求項３】 前記挿入孔は、その最小内径が前記接続
端子の外径よりもやや大径に形成されていることを特徴
とする請求項１または２記載の半導体パッケージ接続端
子整列用治具。 - 【請求項４】 前記整列板は、前記挿入孔が形成された
領域における板厚が前記接続端子の端子長よりも薄厚に
形成されていることを特徴とする請求項１から３のいず
れかに記載の半導体パッケージ接続端子整列用治具。 - 【請求項５】 前記半導体パッケージを嵌め込み可能な
凹部が前記整列板における当該半導体パッケージに対向
する側の面に形成され、前記複数の挿入孔は、前記凹部
の底壁に形成されていることを特徴とする請求項１から
４のいずれかに記載の半導体パッケージ接続端子整列用
治具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001036248A JP2002246525A (ja) | 2001-02-14 | 2001-02-14 | 半導体パッケージ接続端子整列用治具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001036248A JP2002246525A (ja) | 2001-02-14 | 2001-02-14 | 半導体パッケージ接続端子整列用治具 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002246525A true JP2002246525A (ja) | 2002-08-30 |
Family
ID=18899546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001036248A Pending JP2002246525A (ja) | 2001-02-14 | 2001-02-14 | 半導体パッケージ接続端子整列用治具 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002246525A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094290A (ja) * | 2007-10-09 | 2009-04-30 | Mitsubishi Electric Corp | リード修正部品及びリード修正装置 |
| CN102738011A (zh) * | 2012-07-09 | 2012-10-17 | 上海华岭集成电路技术股份有限公司 | 芯片引脚调整装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077599A (ja) * | 1998-09-01 | 2000-03-14 | Ibiden Co Ltd | 端子検査用治具 |
-
2001
- 2001-02-14 JP JP2001036248A patent/JP2002246525A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077599A (ja) * | 1998-09-01 | 2000-03-14 | Ibiden Co Ltd | 端子検査用治具 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094290A (ja) * | 2007-10-09 | 2009-04-30 | Mitsubishi Electric Corp | リード修正部品及びリード修正装置 |
| CN102738011A (zh) * | 2012-07-09 | 2012-10-17 | 上海华岭集成电路技术股份有限公司 | 芯片引脚调整装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008139034A (ja) | 電気的接続装置およびその組み立て方法 | |
| JP2004288453A (ja) | 電気コネクタ組立体 | |
| US20070128076A1 (en) | Electrical test apparatus | |
| US6988916B2 (en) | Connector and method for producing thereof | |
| US20020043983A1 (en) | Chip-testing socket using surface mount techinology | |
| JP2002246525A (ja) | 半導体パッケージ接続端子整列用治具 | |
| KR101999521B1 (ko) | 핀 파손 방지형 다중 접촉 소켓 | |
| JP2000028640A (ja) | Ｉｃ試験装置用プローブカード | |
| JP2020017713A (ja) | 中間接続部材、および検査装置 | |
| JPS63299257A (ja) | Ｉｃ検査用ソケット | |
| JPS5833700B2 (ja) | 固定プロ−ブ・ボ−ド | |
| JP2007064841A (ja) | 電子部品試験装置用のキャリブレーションボード | |
| US10935570B2 (en) | Intermediate connection member and inspection apparatus | |
| TWI806091B (zh) | 對準效率提升的垂直式探針卡用針頭 | |
| JP2004235591A (ja) | 電気的接続装置 | |
| JP2004138576A (ja) | 電気的接続装置 | |
| JP4086843B2 (ja) | コンタクトピンモジュール、および、それを備える半導体装置用ソケット | |
| US20240280607A1 (en) | Electrical test contact terminal for a pin-type device lead | |
| JP2000258493A (ja) | 半導体素子検査装置 | |
| TWI405973B (zh) | 探針結構及具有此探針結構之探針卡 | |
| US20150168456A1 (en) | Probe card and method for producing a probe card | |
| JP2003297506A (ja) | 検査用電気的接続装置 | |
| US10309988B2 (en) | Probe guide plate and probe device | |
| JP2010286361A (ja) | プローブ群の製造方法およびプローブ群を用いたプローブカードの製造方法 | |
| JP2022051109A (ja) | 接続装置及び管状部材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100608 |