JP2002244576A - Method for manufacturing display device, display device and liquid crystal display device - Google Patents

Method for manufacturing display device, display device and liquid crystal display device

Info

Publication number
JP2002244576A
JP2002244576A JP2001045132A JP2001045132A JP2002244576A JP 2002244576 A JP2002244576 A JP 2002244576A JP 2001045132 A JP2001045132 A JP 2001045132A JP 2001045132 A JP2001045132 A JP 2001045132A JP 2002244576 A JP2002244576 A JP 2002244576A
Authority
JP
Japan
Prior art keywords
display device
elements
thin film
wiring layer
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001045132A
Other languages
Japanese (ja)
Inventor
Takehisa Natori
武久 名取
Toyoji Ohata
豊治 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001045132A priority Critical patent/JP2002244576A/en
Publication of JP2002244576A publication Critical patent/JP2002244576A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a display device and a method for manufacturing the same certainly transferring elements constructed with thin film devices or the like and improving the productivity. SOLUTION: Thin film transistor elements 12 are formed in a thickly arrayed state on a substrate 11 for elements formation. Each block of the elements 13 consisting of a plurality of lots respectively comprising an extracted part of the thin film transistor elements 12 in the thickly arrayed state is transferred to a substrate 14 for the display device. Efficiency of transfer is heightened compared with a case in which individual elements are respectively transferred and handling turns out to be easy because the size of the transferred unit grows larger.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜デバイスなど
からなる画素制御素子などの素子を基板上の所定の位置
に転写する表示装置の製造方法、複数個の表示用素子が
配された表示装置、及び薄膜デバイスなどからなる画素
制御素子を配設した液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a display device for transferring an element such as a pixel control element composed of a thin film device or the like to a predetermined position on a substrate, and a display device provided with a plurality of display elements. And a liquid crystal display device provided with a pixel control element composed of a thin film device or the like.

【0002】[0002]

【従来の技術】液晶表示装置として、例えば薄膜トラン
ジスタ(TFT)の如き画素制御素子を表示用装置基板上
にマトリクス状に配列し、各画素制御素子に接続する配
線層を形成して所要の周辺回路から供給される液晶駆動
信号に基づき画像を表示するアクティブマトリクス型の
液晶表示装置が広く知られている。各画素制御素子はそ
れぞれ各画素ごとに形成された透明電極からなる画素電
極に接続され、その画素電極と対向する側の基板上に形
成された共通電極との間の電圧を変えることで基板間に
配列された液晶材料の配向状態を変えるように動作す
る。
2. Description of the Related Art As a liquid crystal display device, pixel control elements such as thin film transistors (TFT) are arranged in a matrix on a display device substrate, and a wiring layer connected to each pixel control element is formed to form a required peripheral circuit. An active matrix type liquid crystal display device that displays an image based on a liquid crystal drive signal supplied from a liquid crystal display device is widely known. Each pixel control element is connected to a pixel electrode consisting of a transparent electrode formed for each pixel, and the voltage between the pixel electrode and a common electrode formed on the substrate on the opposite side is changed to change the voltage between the substrates. It operates so as to change the alignment state of the liquid crystal material arranged in the matrix.

【0003】ところで、薄膜トランジスタ(TFT)の如
き画素制御素子は高温の熱処理を伴った半導体製造プロ
セスを用いて形成されるため、素子の形成精度はマスク
などのアライメントの精度などに大きく依存し、しかも
石英ガラス基板などの耐熱性の高い基板を用いて形成さ
れることが行われている。しかしながら、大きな面積に
亘って高精度に微細な素子を形成することは容易ではな
く、そのため、一旦素子形成用基板上に薄膜トランジス
タ(TFT)の如き画素制御素子を微細加工しながら形成
し、形成後の薄膜トランジスタを表示用基板上に転写す
る方法が検討されてきている。
Incidentally, since a pixel control element such as a thin film transistor (TFT) is formed by using a semiconductor manufacturing process accompanied by a high-temperature heat treatment, the element formation precision largely depends on the precision of alignment of a mask and the like. 2. Description of the Related Art Forming using a substrate having high heat resistance such as a quartz glass substrate has been performed. However, it is not easy to form a fine element with high precision over a large area. Therefore, once a pixel control element such as a thin film transistor (TFT) is formed on a substrate for element formation while performing fine processing, and after forming, A method of transferring the thin film transistor on a display substrate has been studied.

【0004】このような画素制御素子を表示用装置基板
に転写する方法としては、例えば、特開平11−267
34号公報に記載されるように、基板上に分離層を形成
してから薄膜デバイスを形成し、基板側からのレーザー
照射によって該分離層に剥離を生じさせる液晶表示装置
の製造方法が知られている。また、特開平10−177
187号公報記載の技術においては、先ず、薄膜構造の
転写方法を用いて薄膜構造ブロックを転写体上に転写す
べき転写ブロックを形成し、転写ブロックごとに転写を
行ってアクティブマトリクス型の液晶表示装置を製造す
る技術が開示されており、このような技術を用いること
で基板の選択の自由度を高めることができる。
A method for transferring such a pixel control element to a display device substrate is disclosed in, for example, Japanese Patent Application Laid-Open No. H11-267.
As described in JP-A-34-34, there is known a method of manufacturing a liquid crystal display device in which a thin film device is formed after a separation layer is formed on a substrate, and the separation layer is separated by laser irradiation from the substrate side. ing. Further, Japanese Patent Application Laid-Open No. 10-177
In the technique described in Japanese Patent Application Publication No. 187, first, a transfer block for transferring a thin film structure block onto a transfer body is formed by using a transfer method of a thin film structure, and the transfer is performed for each transfer block. A technique for manufacturing the device is disclosed, and by using such a technique, the degree of freedom in selecting a substrate can be increased.

【0005】[0005]

【発明が解決しようとする課題】上述の転写法では、装
置として使用される基板の選択の自由度を高めることが
できるという利点がある。しかしながら、例えば、特開
平11−26734号公報に記載される技術では、素子
形成用基板から転写体上に薄膜デバイスが転写されて製
品としての装置が製造されるが、薄膜デバイスの素子形
成時のピッチが維持されたままに転写されることから、
大きな面積の液晶表示装置を形成する場合では、転写前
の素子形成基板の状態から大面積に素子を形成する必要
があり、その微細加工には限界がある。
The above-described transfer method has an advantage that the degree of freedom in selecting a substrate used as an apparatus can be increased. However, for example, in the technology described in JP-A-11-26734, a thin-film device is transferred from an element-forming substrate onto a transfer body to manufacture an apparatus as a product. Because it is transferred while the pitch is maintained,
In the case of forming a liquid crystal display device having a large area, it is necessary to form an element in a large area from the state of the element forming substrate before transfer, and there is a limit to the fine processing.

【0006】また、特開平10−177187号公報記
載の技術では、複数の薄膜デバイスを有した転写ブロッ
クごと転写を行う方法であり、転写元の基板よりも大き
なサイズのアクティブマトリクス用基板に複数の薄膜デ
バイスをブロックごと転写することができる。しかし、
転写ブロック自体は画素電極までも同時に作りこんだ構
造をしているため、転写の前後ではブロック内での素子
間の間隔は維持されたままであり、やはり大面積の表示
装置を構成しようとする場合では、その面積に応じた微
細加工が必要となる。
In the technique described in Japanese Patent Application Laid-Open No. H10-177187, a transfer method is performed for each transfer block having a plurality of thin film devices. The thin film device can be transferred block by block. But,
Since the transfer block itself has a structure in which the pixel electrode is also built at the same time, the space between the elements in the block is maintained before and after transfer, and it is also necessary to configure a large-area display device Then, fine processing according to the area is required.

【0007】一方、これらの技術に対し、特開平11−
142878号公報に記載される液晶表示装置の製造方
法においては、転写元の基板上に1/m×1/nピッチ
で先ず薄膜トランジスタ素子を形成し、それら薄膜トラ
ンジスタ素子をm倍およびn倍にピッチを拡大させなが
ら転写する方法が記載されている。ところが、この特開
平11−142878号公報開示の技術では、最終的に
は転写元の基板から液晶表示装置用の基板に選択的に転
写される際には、個々の薄膜トランジスタ素子ごとの転
写が行われ、しかも転写時に素子と転写元基板の間に介
在する分離膜に選択的に光を照射して結合力を弱めてい
ることから、その転写自体が容易でないという問題が生
ずる。さらに、薄膜トランジスタ素子の間を拡大するよ
うに転写しても、転写される単位は個々の素子ごとであ
ってその転写の精度がスループットを高くする上で重要
となり、1つの薄膜トランジスタ素子でも転写できなか
った場合では全体が不良品となることになる。
On the other hand, these techniques are disclosed in
In the method of manufacturing a liquid crystal display device described in Japanese Patent No. 142828, a thin film transistor element is first formed at a 1 / m × 1 / n pitch on a transfer source substrate, and the pitch of the thin film transistor element is increased by a factor of m and n. A method of transferring while enlarging is described. However, according to the technique disclosed in Japanese Patent Application Laid-Open No. H11-142878, when the transfer is ultimately performed selectively from the transfer source substrate to the substrate for the liquid crystal display device, the transfer is performed for each individual thin film transistor element. In addition, since the bonding force is weakened by selectively irradiating light to the separation film interposed between the element and the transfer source substrate during transfer, the transfer itself is not easy. Further, even when the transfer is performed so as to enlarge the space between the thin film transistors, the unit to be transferred is for each individual device, and the accuracy of the transfer is important for increasing the throughput, and even a single thin film transistor cannot be transferred. In that case, the whole will be defective.

【0008】そこで、本発明は、上述の技術的な課題に
鑑み、素子の確実な転写を図ると共に、その生産性も高
めることができる表示装置の製造方法と、その製造方法
によって製造される表示装置及び液晶表示装置の提供を
目的とする。
In view of the above-mentioned technical problems, the present invention provides a method of manufacturing a display device capable of reliably transferring elements and increasing the productivity thereof, and a display manufactured by the manufacturing method. A device and a liquid crystal display device are provided.

【0009】[0009]

【課題を解決するための手段】上述の課題を解決するた
め、本発明の表示装置の製造方法は、素子形成基板上に
素子を密に配列した状態で形成し、前記素子を前記密に
配列した状態の一部を取り出した複数個の組ごとに表示
装置基板上に転写することを特徴とする。この製造方法
において、前記素子は例えば、発光素子、画素制御素
子、光電変換素子、圧電素子、薄膜トランジスタ素子、
薄膜ダイオード素子、抵抗素子、スイッチング素子、微
小磁気素子、微小光学素子から選ばれた素子若しくはそ
の部分とすることができる。また、前記素子に電気的に
接続する配線層の少なくとも一部は隣接する前記素子間
で共通の配線層とすることができる。
In order to solve the above-mentioned problems, a method of manufacturing a display device according to the present invention comprises forming elements on an element forming substrate in a densely arranged state, and arranging the elements in the densely arranged state. It is characterized in that a part of this state is transferred to a display device substrate for each of a plurality of sets taken out. In this manufacturing method, the element is, for example, a light emitting element, a pixel control element, a photoelectric conversion element, a piezoelectric element, a thin film transistor element,
It may be an element selected from a thin film diode element, a resistance element, a switching element, a micro magnetic element, a micro optical element, or a part thereof. At least a part of a wiring layer electrically connected to the element may be a common wiring layer between adjacent elements.

【0010】本発明の表示装置の製造方法によれば、複
数個の組ごとに素子を転写することで、個々の素子をそ
れぞれ転写する場合に比較して、その転写効率が高くな
り、また転写される単位のサイズも大きくなることから
取扱いも容易となる。複数個の組は前記密に配列した状
態の一部を取り出した構成であり、転写ブロックの如き
離間した構造を有していないため、大面積の表示装置を
構成しようとする場合に有利である。
According to the method of manufacturing a display device of the present invention, by transferring the elements for each of a plurality of sets, the transfer efficiency is increased as compared with the case where the individual elements are transferred. Since the size of the unit to be used also becomes large, handling becomes easy. The plurality of sets have a structure in which a part of the densely arranged state is taken out, and do not have a separated structure such as a transfer block, which is advantageous in forming a large-area display device. .

【0011】本発明の表示装置は、表示用素子がマトリ
クス状に配列された表示装置において、複数個の表示用
素子からなる各組の前記表示用素子は隣接して配置さ
れ、前記表示用素子に電気的に接続する配線層の少なく
とも一部は隣接する前記表示用素子間で共通の配線層と
されることを特徴とする。
In a display device according to the present invention, in a display device in which display elements are arranged in a matrix, each set of display elements comprising a plurality of display elements is arranged adjacent to each other, and At least a part of a wiring layer electrically connected to the display element is a common wiring layer between adjacent display elements.

【0012】本発明の表示装置によれば、前記表示用素
子に電気的に接続する配線層の少なくとも一部は隣接す
る前記表示用素子間で共通の配線層とされ、一度に転写
される組内の表示用素子が配列されていても、配線層自
体の占有面積を小さくすることができる。
According to the display device of the present invention, at least a part of the wiring layer electrically connected to the display element is a common wiring layer between the adjacent display elements, and is transferred at a time. Even if the display elements are arranged inside, the area occupied by the wiring layer itself can be reduced.

【0013】また、本発明の液晶表示装置は、液晶材料
を駆動するための画素電極がマトリクス状に配列された
液晶表示装置において、複数個の画素制御素子からなる
各組の前記画素制御素子は隣接して配置され、略矩形状
の画素電極の少なくとも一辺側で隣接する他の画素電極
との間に配線層を介さないパターンに各画素電極を形成
されてなることを特徴とし、また、液晶材料を駆動する
ための画素電極がマトリクス状に配列された液晶表示装
置において、複数個の画素制御素子からなる各組の前記
画素制御素子は隣接して配置され、前記画素制御素子に
電気的に接続する配線層の少なくとも一部は隣接する前
記画素制御素子間で共通の配線層とされることを特徴と
する。
Further, in the liquid crystal display device of the present invention, in a liquid crystal display device in which pixel electrodes for driving a liquid crystal material are arranged in a matrix, each set of a plurality of pixel control elements is provided. A liquid crystal display, characterized in that each pixel electrode is formed in a pattern in which no wiring layer is interposed between at least one side of a substantially rectangular pixel electrode and another pixel electrode adjacent to the pixel electrode. In a liquid crystal display device in which pixel electrodes for driving materials are arranged in a matrix, each set of pixel control elements including a plurality of pixel control elements is arranged adjacent to each other, and electrically connected to the pixel control elements. At least a part of the wiring layer to be connected is a common wiring layer between the adjacent pixel control elements.

【0014】複数個の画素制御素子からなる各組で画素
制御素子を隣接して配置することで、画素制御素子の位
置は複数個集まったように配列され、その結果、画素電
極を複数個の画素制御素子の位置以外の部分に個々の電
極面積を大きくしながら配設することができる。同時に
配線層を介さないパターンで画素電極同士を隣接させ、
或いは配線層の共通化によって、画素電極の面積を増大
させることができ、これら画素電極面積の増大の効果か
ら開口率を高め、鮮明な画像の表示が可能となる。
By arranging the pixel control elements adjacent to each other in each set of a plurality of pixel control elements, the positions of the pixel control elements are arranged in a group so that a plurality of pixel electrodes are arranged. The electrodes can be arranged in a portion other than the position of the pixel control element while increasing the area of each electrode. At the same time, the pixel electrodes are adjacent to each other in a pattern that does not pass through the wiring layer,
Alternatively, by sharing the wiring layer, the area of the pixel electrode can be increased, and the aperture ratio is increased due to the effect of the increase in the pixel electrode area, so that a clear image can be displayed.

【0015】[0015]

【発明の実施の形態】図面を参照しながら、本実施形態
の表示装置の製造方法について説明する。図1から図4
は製造方法における平面図である。本実施形態は、薄膜
トランジスタ(TFT)素子を画素制御素子とするアク
ティブマトリクス型の液晶表示装置の製造方法の例であ
り、4つの薄膜トランジスタ素子を1組として転写を行
う方法である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a display device according to the present embodiment will be described with reference to the drawings. 1 to 4
FIG. 4 is a plan view in the manufacturing method. The present embodiment is an example of a method of manufacturing an active matrix type liquid crystal display device using a thin film transistor (TFT) element as a pixel control element, and is a method of performing transfer using four thin film transistor elements as one set.

【0016】先ず、図1に示すように、転写元基板であ
る素子形成用基板11上に画素制御素子である薄膜トラ
ンジスタ素子12が形成される。素子形成用基板11は
通常の半導体製造プロセスで用いられる例えばシリコン
基板などの半導体基板若しくはガラス基板上に絶縁膜を
形成した構造を有している。この素子形成基板11上に
はマトリクス状に薄膜トランジスタ素子12が密に配列
されて形成される。図1において、各薄膜トランジスタ
素子12は正方形で示されているが、この正方形は各薄
膜トランジスタ素子12が採り得る形状の一例に過ぎ
ず、後述するように画素電極の電位を変えて液晶を制御
できる構造であれば、その形状はどのようなものでも良
い。この時点では、素子形成用基板11には画素電極と
なる透明電極などが形成されることはなく、従って、各
薄膜トランジスタ素子12の間隔は素子間分離を図るこ
とができる距離であれば良い。
First, as shown in FIG. 1, a thin film transistor element 12 as a pixel control element is formed on an element forming substrate 11 as a transfer source substrate. The element forming substrate 11 has a structure in which an insulating film is formed on a semiconductor substrate such as a silicon substrate or a glass substrate used in a normal semiconductor manufacturing process. On the element forming substrate 11, thin film transistor elements 12 are densely arranged in a matrix. In FIG. 1, each thin film transistor element 12 is shown as a square, but this square is merely an example of a shape that each thin film transistor element 12 can take, and a structure that can control liquid crystal by changing the potential of a pixel electrode as described later. If so, any shape may be used. At this time, a transparent electrode or the like serving as a pixel electrode is not formed on the element forming substrate 11, and therefore, the interval between the thin film transistors 12 may be a distance that can separate the elements.

【0017】各薄膜トランジスタ素子12は、例えば、
図示をしないシリコン酸化膜などの絶縁膜上に薄い半導
体膜が形成され、その半導体膜上にゲート絶縁膜を介し
てゲート電極が形成された構造を有し、ゲート電極の下
部にチャネル領域が形成される共に該チャネル領域を挟
んでソース・ドレイン領域が半導体膜に形成される構造
を有する。回路上、ソース・ドレイン領域の一方は信号
線に接続され、ソース・ドレイン領域の他方は後述する
画素電極に接続される。
Each thin film transistor element 12 is, for example,
A thin semiconductor film is formed on an insulating film such as a silicon oxide film (not shown), and a gate electrode is formed on the semiconductor film via a gate insulating film. A channel region is formed below the gate electrode. And a structure in which source / drain regions are formed in the semiconductor film with the channel region interposed therebetween. In the circuit, one of the source / drain regions is connected to a signal line, and the other of the source / drain regions is connected to a pixel electrode described later.

【0018】各薄膜トランジスタ素子12は、図1にお
いては、個々の素子12がマトリクス状に配列されてい
るが、図2に示すように、次の剥離工程においては、4
つの薄膜トランジスタ素子12が1つの組である素子ブ
ロック13を構成し、この素子ブロック13の単位での
素子形成基板11からの剥離が行われる。1つの素子ブ
ロック13を構成する4つの薄膜トランジスタ素子12
は図1においてマトリクス状に配列された薄膜トランジ
スタ素子12のうちの隣接する2行2列分の4個の薄膜
トランジスタ素子12であり、それら隣接4個の薄膜ト
ランジスタ素子12が1つの素子ブロック13を構成す
る。
In FIG. 1, the individual thin film transistor elements 12 are arranged in a matrix, but as shown in FIG.
One thin film transistor element 12 constitutes an element block 13 as one set, and the element block 13 is separated from the element forming substrate 11 in units. Four thin film transistor elements 12 constituting one element block 13
In FIG. 1, four thin film transistors 12 arranged in two rows and two columns are adjacent among the thin film transistors 12 arranged in a matrix in FIG. 1, and the four adjacent thin film transistors 12 constitute one element block 13. .

【0019】なお、1つの素子ブロック13には、4個
の薄膜トランジスタ素子12が含まれるが、薄膜トラン
ジスタ素子12同士の間は完全に素子分離していなくと
も良く、共通のソース(ドレイン)接続やゲート接続を
図るような構造であっても良い。例えば、図2における
垂直方向で共通の電源線が使用される場合では、その電
源線と接続する端子は垂直方向で共通とすることでコン
タクト領域などの占有面積を減らすことができ、微細化
に有利であり、同様に、水平方向でも共通の信号線とす
ることで、例えばゲート電極とのコンタクト部分の数や
面積を減らすことができる。また、素子ブロック13自
体は、4個の薄膜トランジスタ素子12を支持する部材
や支持層を含む構成であっても良く、そのような支持層
や支持部材のない構成であって単に4個の薄膜トランジ
スタ素子12の集合体であっても良い。
Although one element block 13 includes four thin film transistors 12, the thin film transistors 12 do not need to be completely separated from each other, and may have a common source (drain) connection or gate. The structure which aims at connection may be sufficient. For example, when a common power supply line is used in the vertical direction in FIG. 2, the terminal connected to the power supply line is made common in the vertical direction, so that the area occupied by the contact region and the like can be reduced. Advantageously, similarly, by using a common signal line in the horizontal direction, for example, the number and area of the contact portion with the gate electrode can be reduced. Further, the element block 13 itself may have a configuration including a member or a support layer that supports the four thin film transistor elements 12, and has a configuration without such a support layer or a support member, and simply includes four thin film transistor elements. It may be an aggregate of twelve.

【0020】これら4つの薄膜トランジスタ素子12を
2行2列の状態で有する素子ブロック13の剥離は、所
要の真空吸着などの機械的なチャッキング用治具を用い
ることもできるが、予め各薄膜トランジスタ素子12と
素子形成用基板11の間に分離膜若しくは剥離膜を形成
し、その分離膜の部分で4つの薄膜トランジスタ素子1
2を剥離するようにしても良い。その分離膜自体が薄膜
トランジスタ素子12の2行2列の部分に対応してブロ
ックごとに予め切断されている構造や、分離膜自体が薄
膜トランジスタ素子12のパターニング時に合わせてブ
ロックごとに切断される構造や、選択的なエネルギービ
ームの照射を利用してブロック単位の薄膜トランジスタ
素子12と素子形成用基板11の間に剥離を生じさせる
ような構造であっても良い。さらに、素子ブロック13
の剥離方法として、分離膜等を使用する方法と、機械的
な剥離法と、選択照射などの方法の組み合わせであって
も良い。また、レーザーアブレーションによって素子の
剥離を行うようにすることもできる。
The element block 13 having the four thin film transistors 12 in two rows and two columns can be peeled off by using a mechanical chucking jig such as vacuum suction. A separation film or a separation film is formed between the substrate 12 and the element forming substrate 11, and four thin film transistor elements 1 are formed in the separation film.
2 may be peeled off. A structure in which the separation film itself is cut in advance for each block corresponding to the portion of 2 rows and 2 columns of the thin film transistor element 12, a structure in which the separation film itself is cut for each block in accordance with the patterning of the thin film transistor element 12, Alternatively, a structure may be used in which separation is caused between the thin film transistor element 12 and the element forming substrate 11 in block units using selective energy beam irradiation. Further, the element block 13
May be a combination of a method using a separation membrane or the like, a mechanical peeling method, and a method such as selective irradiation. Further, the element can be separated by laser ablation.

【0021】この剥離工程で重要な点は、選択的に素子
形成用基板11から剥離されるのが、1つのブロック単
位を構成する4つの薄膜トランジスタ素子12ごとであ
ることであり、選択的に素子形成用基板11から剥離さ
れる範囲は素子ごとの場合に比べて4倍になることか
ら、その取り扱いが容易でなり、歩留まりの向上に寄与
する。また、素子を1つ1つ剥離して転写する場合に比
べて、一括して4個の薄膜トランジスタ素子12が転写
されるため、その転写効率は4倍となる。
An important point in this separation step is that the four thin film transistors 12 constituting one block unit are selectively separated from the element forming substrate 11. Since the area peeled off from the formation substrate 11 is four times as large as the case of each element, the handling is easy and the yield is improved. Also, compared to the case where the elements are peeled and transferred one by one, four thin film transistors 12 are transferred at a time, so that the transfer efficiency is quadrupled.

【0022】素子形成用基板11から素子ブロック13
の剥離は、例えばブロックごとに順次進める方法や、転
写元基板と転写先基板を対峙させた上で対応する位置の
複数の素子ブロックを一度に剥離若しくは転写する方法
が挙げられる。また、図3に示すように、素子形成用基
板11から直接液晶表示装置の表示装置基板14に転写
することも可能であるが、一旦、一時保持用基板に転写
して、再度一時保持用基板から表示装置基板14に転写
することも可能である。
From the element forming substrate 11 to the element block 13
For example, there is a method of sequentially peeling each block, or a method of peeling or transferring a plurality of element blocks at corresponding positions at a time after a transfer source substrate and a transfer destination substrate are opposed to each other. Further, as shown in FIG. 3, it is also possible to transfer directly from the element forming substrate 11 to the display device substrate 14 of the liquid crystal display device. Can also be transferred to the display device substrate 14.

【0023】図3は転写後の素子ブロック13の配置を
示している。図3に示すように、表示装置基板14上
で、薄膜トランジスタ素子12の素子ブロック13は該
素子ブロック13ごとに素子形成用基板11上の密に配
列した状態よりも離間して配置される。すなわち、転写
前の状態(図1、図2参照)では、薄膜トランジスタ素
子12の密に配列された状態を反映して、素子ブロック
13も密な状態とされるが、図3に示すように、転写後
では、素子ブロック13同士の間隔は拡大したものとな
る。この素子ブロック13同士の間隔は、その広げられ
た部分に形成される画素電極の大きさに対応する。その
一方で、素子ブロック13内の各薄膜トランジスタ素子
12は一体的に転写されることから、各薄膜トランジス
タ素子12同士の間隔は変動しない。このため隣接する
素子の間で共通のコンタクトを取る場合に極めて有利で
ある。
FIG. 3 shows the arrangement of the element blocks 13 after transfer. As shown in FIG. 3, on the display device substrate 14, the element blocks 13 of the thin film transistor elements 12 are arranged for each of the element blocks 13 apart from a state in which the element blocks 13 are densely arranged on the element forming substrate 11. That is, in the state before the transfer (see FIGS. 1 and 2), the element block 13 is also in a dense state, reflecting the densely arranged state of the thin film transistors 12, but as shown in FIG. After the transfer, the interval between the element blocks 13 is enlarged. The distance between the element blocks 13 corresponds to the size of the pixel electrode formed in the expanded portion. On the other hand, since the respective thin film transistors 12 in the element block 13 are integrally transferred, the distance between the respective thin film transistors 12 does not change. This is extremely advantageous when a common contact is made between adjacent elements.

【0024】4つの薄膜トランジスタ素子12を有した
素子ブロック13の周囲には、図4に示すように、画素
電極15が各薄膜トランジスタ素子12に対応して形成
されている。画素電極15は例えばITO膜の如き透明電
極であり、素子ブロック13の転写より前或いは素子ブ
ロック13の転写の後で、表示装置基板14上に成膜さ
れる。表示装置基板14は、光透過性の材料によって構
成され、その上に形成される素子ブロック13、画素電
極15、図示しない配向膜や、液晶材料などを保持する
機能を有し、その機能を果たす材料であれば特に限定さ
れない。表示装置基板14を構成する材料について例示
すれば、透明ガラス基板、透明プラスチック基板若しく
はシートなどを用いることも可能である。
As shown in FIG. 4, pixel electrodes 15 are formed around the element block 13 having the four thin film transistors 12 so as to correspond to each of the thin film transistors 12. The pixel electrode 15 is a transparent electrode such as an ITO film, for example, and is formed on the display device substrate 14 before the transfer of the element block 13 or after the transfer of the element block 13. The display device substrate 14 is made of a light-transmitting material, has a function of holding the element block 13 formed thereon, the pixel electrode 15, an alignment film (not shown), a liquid crystal material, and the like, and performs the function. The material is not particularly limited as long as it is a material. As an example of the material constituting the display device substrate 14, a transparent glass substrate, a transparent plastic substrate, a sheet, or the like can be used.

【0025】画素電極15は表示装置基板14上に全面
に形成されて、個々の電極ごとにパターニングされる。
画素電極15の形状は略矩形状とされるが、接続すべき
薄膜トランジスタ素子12に臨んだ角部が切り欠かれた
平面形状となっている。各素子ブロック13には、水平
方向に延在されるストライプ状の配線層である水平信号
線16と、垂直方向に延在されるストライプ状の配線層
である垂直信号線17と接続され、且つ水平信号線16
と垂直信号線17とが交差する部分が各素子ブロック1
3の位置と一致している。これら水平信号線16と垂直
信号線17と、各素子ブロック13内の薄膜トランジス
タ素子12の接続は、図示を省略しているが、水平信号
線16や垂直信号線17の一部を延長したり、水平信号
線16や垂直信号線17の上面若しくは底面でコンタク
トを取ったり、接続用の短い配線層をさらに形成するこ
とで行われる。
The pixel electrodes 15 are formed on the entire surface of the display device substrate 14, and are patterned for each individual electrode.
The pixel electrode 15 has a substantially rectangular shape, but has a planar shape in which a corner facing the thin film transistor element 12 to be connected is cut out. Each element block 13 is connected to a horizontal signal line 16 as a striped wiring layer extending in the horizontal direction and a vertical signal line 17 as a striped wiring layer extending in the vertical direction, and Horizontal signal line 16
And the vertical signal line 17 intersects each element block 1
The position matches the position of No. 3. The connection between the horizontal signal line 16 and the vertical signal line 17 and the thin film transistor element 12 in each element block 13 is not shown, but the horizontal signal line 16 and the vertical signal line 17 may be partially extended, This is performed by making a contact on the upper or lower surface of the horizontal signal line 16 or the vertical signal line 17 or by further forming a short wiring layer for connection.

【0026】図4において、各素子ブロック13の上に
水平信号線16が形成され、その水平信号線16の上に
垂直信号線17が形成されているが、その順序は異なる
ような構造であっても良く、予め水平信号線16及び垂
直信号線17を形成した後で、各素子ブロック13を転
写することも可能である。水平信号線16及び垂直信号
線17の構成材料は、特に限定されず、所要の金属配線
層や金属層と半導体層の組み合わせなどの構造であって
も良い。水平信号線16や垂直信号線17はそれぞれス
トライプ状のパターンとされているが、水平信号線16
は水平方向に延在される2本の信号線を有する構成とす
ることができ、垂直信号線17は垂直方向に延在される
2本の信号線を有する構成とすることができる。
In FIG. 4, a horizontal signal line 16 is formed on each element block 13 and a vertical signal line 17 is formed on the horizontal signal line 16, but the order is different. Alternatively, after the horizontal signal lines 16 and the vertical signal lines 17 are formed in advance, the respective element blocks 13 can be transferred. The constituent materials of the horizontal signal lines 16 and the vertical signal lines 17 are not particularly limited, and may have a structure such as a required metal wiring layer or a combination of a metal layer and a semiconductor layer. Each of the horizontal signal lines 16 and the vertical signal lines 17 has a striped pattern.
May have a configuration having two signal lines extending in the horizontal direction, and the vertical signal line 17 may have a configuration having two signal lines extending in the vertical direction.

【0027】それぞれ画素電極15は上述のように略矩
形状のパターンとされているが、一対の水平信号線16
や垂直信号線17に囲まれた領域では、略田の字形に4
つの画素電極15が配設されている。すなわち、一対の
水平信号線16や垂直信号線17に囲まれた領域内の4
つの画素電極15の間には、信号線が通過することがな
く、その分だけ画素電極15の領域を広くすることがで
きる。従来の典型的なアクティブマトリクス型では画素
電極15の四辺の端部を信号線が通過することから、そ
の分だけ、画素電極として確保される領域が狭まり、開
口率の改善に対する問題点となっていた。しかし、本実
施形態の液晶表示装置の製造方法では、略矩形状の画素
電極15の少なくとも一辺側で隣接する他の画素電極1
5との間に信号線となる配線層を介さないパターンに各
画素電極15が形成されることから、画素電極15の領
域を広くすることができ、液晶表示装置の開口率を上げ
ることができる。図4では、隣接する画素電極15同士
の間隔はS1とされ、リソグラフィーのマージンに応じた
サイズであれば良いことがわかり、画素電極15同士の
間には高低差がないことから、切断し易く配線層に対す
るマージンよりも狭く設定可能となる。
Each of the pixel electrodes 15 has a substantially rectangular pattern as described above.
And in the area surrounded by the vertical signal line 17,
One pixel electrode 15 is provided. In other words, four regions in a region surrounded by a pair of horizontal signal lines 16 and vertical signal lines 17
The signal line does not pass between the two pixel electrodes 15, and the area of the pixel electrode 15 can be increased accordingly. In the conventional typical active matrix type, since the signal lines pass through the four edges of the pixel electrode 15, the area secured as the pixel electrode is narrowed by that amount, which is a problem with respect to the improvement of the aperture ratio. Was. However, in the manufacturing method of the liquid crystal display device according to the present embodiment, the other pixel electrode 1 adjacent to at least one side of the substantially rectangular pixel electrode 15 is provided.
Since each pixel electrode 15 is formed in a pattern that does not include a wiring layer serving as a signal line between the pixel electrode 15 and the pixel electrode 5, the area of the pixel electrode 15 can be increased, and the aperture ratio of the liquid crystal display device can be increased. . In FIG. 4, the interval between the adjacent pixel electrodes 15 is set to S1, and it is understood that it is sufficient if the size is in accordance with the lithography margin. It can be set narrower than the margin for the wiring layer.

【0028】以下、対向電極を設けた対向基板を取りつ
け、電極及び配向膜の間に液晶材料を注入することで、
液晶表示装置を製造することができる。上述の実施形態
によれば、4つの薄膜トランジスタ素子12の組である
素子ブロック13ごとに転写することで、個々の素子を
それぞれ転写する場合に比較して、その転写効率が高く
なり、また転写される単位のサイズも少なくとも4倍に
大きくなることから取扱いも容易となる。さらに、信号
線の共通化もできるため、その分だけ画素電極15の領
域を広くすることができ、液晶表示装置の開口率を上げ
ることができる。
In the following, a counter substrate provided with a counter electrode is attached, and a liquid crystal material is injected between the electrode and the alignment film.
A liquid crystal display device can be manufactured. According to the above-described embodiment, the transfer efficiency is higher and the transfer efficiency is higher than in the case of transferring each element individually by transferring the data for each element block 13 which is a set of four thin film transistor elements 12. Since the size of the unit is at least four times as large, handling becomes easy. Further, since the signal lines can be shared, the area of the pixel electrode 15 can be increased correspondingly, and the aperture ratio of the liquid crystal display device can be increased.

【0029】図5乃至図7は素子ブロックの例を示す図
であり、図5は前述の実施形態と同じ4つの薄膜トラン
ジスタ素子22を2行2列のパターンとなるように配列
した素子ブロック23の例である。この例では水平方向
と垂直方向のそれぞれで配線やコンタクトの共通化を図
ることができる。図6は2つの薄膜トランジスタ素子2
4を垂直方向に並べた素子ブロック25の例である。こ
の図6の例では、垂直方向での配線やコンタクトの共通
化が可能となる。図7は六角形のパターンを有する素子
ブロック27に6つの薄膜トランジスタ素子26を配列
した構造を有する。この素子ブロック27の構造におい
ても配線やコンタクトの共通化を図ることができる。
FIGS. 5 to 7 show examples of element blocks. FIG. 5 shows an element block 23 in which the same four thin film transistor elements 22 as in the above-described embodiment are arranged in a pattern of 2 rows and 2 columns. It is an example. In this example, wiring and contacts can be shared in the horizontal direction and the vertical direction. FIG. 6 shows two thin film transistors 2
4 is an example of an element block 25 in which elements 4 are arranged in the vertical direction. In the example of FIG. 6, it is possible to share wiring and contacts in the vertical direction. FIG. 7 shows a structure in which six thin film transistor elements 26 are arranged in an element block 27 having a hexagonal pattern. In the structure of the element block 27, wiring and contacts can be shared.

【0030】図8は本実施形態の製造方法の転写の際に
用いることが可能な把持手段を示した図であり、治具3
3の一端側には真空チャッキングを行うように構成され
ており、治具33の中央には把持した際の中空部35の
気圧を下げるためのガス抜き穴34が形成されている。
このような治具33を複数個の薄膜トランジスタ素子3
1を下地部30上に有する素子ブロックに対して対向さ
せ、ガス抜き穴34から気体を排出しながら真空吸着を
行うことで、下地部30から上の薄膜トランジスタ素子
31を素子ブロック単位で把持することが可能となる。
FIG. 8 is a view showing gripping means which can be used at the time of transfer in the manufacturing method of this embodiment.
A vacuum chucking is formed at one end of 3, and a gas vent hole 34 is formed at the center of the jig 33 to reduce the pressure of the hollow portion 35 when gripped.
Such a jig 33 is connected to a plurality of thin film transistor elements 3.
By holding the thin film transistor 31 above the base 30 in element block units by facing the element block 1 on the base 30 and performing vacuum suction while discharging gas from the gas vent hole 34. Becomes possible.

【0031】このような機械的な把持手段を用いて、本
実施形態の製造方法における転写工程をすすめることが
でき、特に複数個の薄膜トランジスタ素子31を同時に
把持するため、その把持するサイズが大きくなり、素子
の取扱いが容易となる。
By using such mechanical gripping means, the transfer step in the manufacturing method of the present embodiment can be advanced. In particular, since a plurality of thin film transistor elements 31 are gripped simultaneously, the gripping size becomes large. In addition, the element can be easily handled.

【0032】なお、上述の実施形態においては、転写さ
れる画像制御素子を薄膜トランジスタ素子として説明し
たが、これに限定されず、薄膜ダイオード素子やその他
の薄膜半導体デバイスなどであっても良い。また、素子
ブロックの構成には配線層の一部を含ませる構成やコン
タクト層、コンタクトメタル層などを有する構造とする
こともできる。さらに、前述の実施形態では転写される
素子を画像制御素子として説明したが、本発明の表示装
置及びその製造方法においては、素子は発光素子、画素
制御素子、光電変換素子、圧電素子、薄膜トランジスタ
素子、薄膜ダイオード素子、抵抗素子、スイッチング素
子、微小磁気素子、微小光学素子から選ばれた素子若し
くはその部分とすることができる。
In the above embodiment, the image control element to be transferred is described as a thin film transistor element. However, the present invention is not limited to this, and may be a thin film diode element or another thin film semiconductor device. The element block may have a structure including a part of a wiring layer or a structure including a contact layer, a contact metal layer, and the like. Further, in the above embodiment, the transferred element is described as an image control element. However, in the display device and the method of manufacturing the same according to the present invention, the element is a light emitting element, a pixel control element, a photoelectric conversion element, a piezoelectric element, a thin film transistor element. , An element selected from a thin film diode element, a resistance element, a switching element, a micro magnetic element, and a micro optical element, or a portion thereof.

【0033】[0033]

【発明の効果】上述の表示装置及び表示装置の製造方法
によれば、複数個の薄膜トランジスタ素子の如きの素子
の組ごとに転写することで、個々の素子をそれぞれ転写
する場合に比較して、その転写効率が高くなり、また転
写される単位のサイズも複数個の分だけ拡大することか
ら取扱いも容易となる。さらに、信号線の共通化もでき
るため、その分だけ例えば画素電極の領域を広くするこ
とができ、液晶表示装置の開口率を上げることができ
る。
According to the above-described display device and the method of manufacturing the display device, the transfer is performed for each set of elements such as a plurality of thin film transistors, so that compared to the case where each element is transferred, The transfer efficiency is increased, and the size of the unit to be transferred is enlarged by a plurality of units, so that the handling becomes easy. Further, since the signal lines can be shared, for example, the area of the pixel electrode can be increased accordingly, and the aperture ratio of the liquid crystal display device can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の表示装置の製造方法の実施形態の一例
における薄膜トランジスタ素子を密に配列した状態を示
す平面図である。
FIG. 1 is a plan view showing a state in which thin film transistors are densely arranged in an example of an embodiment of a method for manufacturing a display device of the present invention.

【図2】本発明の表示装置の製造方法の実施形態の一例
における素子ブロックごとの剥離工程を示す平面図であ
る。
FIG. 2 is a plan view showing a peeling step for each element block in an example of an embodiment of a method for manufacturing a display device of the present invention.

【図3】本発明の表示装置の製造方法の実施形態の一例
における素子ブロックごとの転写後のレイアウトを示す
平面図である。
FIG. 3 is a plan view showing a layout after transfer for each element block in an example of an embodiment of a method for manufacturing a display device of the present invention.

【図4】本発明の表示装置の製造方法の実施形態の一例
における画素電極や信号線を含めた構造を示す平面図で
ある。
FIG. 4 is a plan view illustrating a structure including a pixel electrode and a signal line in an example of an embodiment of a method for manufacturing a display device of the present invention.

【図5】本発明の表示装置の製造方法の実施形態におけ
る素子ブロックの一例を示す模式平面図である。
FIG. 5 is a schematic plan view showing an example of an element block in the embodiment of the method for manufacturing a display device of the present invention.

【図6】本発明の表示装置の製造方法の実施形態におけ
る素子ブロックの他の一例を示す模式平面図であり、素
子ブロックが2つの薄膜トランジスタ素子を垂直方向に
並べたパターンを有する例である。
FIG. 6 is a schematic plan view showing another example of the element block in the embodiment of the method for manufacturing the display device of the present invention, in which the element block has a pattern in which two thin film transistor elements are vertically arranged.

【図7】本発明の表示装置の製造方法の実施形態におけ
る素子ブロックのさらに他の一例を示す模式平面図であ
り、素子ブロックが略六角形のパターンを有する例であ
る。
FIG. 7 is a schematic plan view showing still another example of the element block in the embodiment of the display device manufacturing method of the present invention, in which the element block has a substantially hexagonal pattern.

【図8】本発明の表示装置の製造方法の実施形態におけ
る治具の例を示す断面図である。
FIG. 8 is a cross-sectional view illustrating an example of a jig in the embodiment of the method for manufacturing a display device of the present invention.

【符号の説明】[Explanation of symbols]

11 素子形成用基板 12 薄膜トランジスタ素子 13 素子ブロック 14 表示装置基板 15 画素電極 16 水平信号線 17 垂直信号線 Reference Signs List 11 element forming substrate 12 thin film transistor element 13 element block 14 display device substrate 15 pixel electrode 16 horizontal signal line 17 vertical signal line

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 Fターム(参考) 2H092 JA24 MA01 NA07 NA27 NA29 5C094 BA03 BA04 BA24 BA43 CA19 DA14 DA15 DB04 EA04 EA07 EB02 5F110 AA16 BB02 DD02 DD05 QQ16 5G435 BB04 BB12 EE33 HH13 KK05──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/336 F term (Reference) 2H092 JA24 MA01 NA07 NA27 NA29 5C094 BA03 BA04 BA24 BA43 CA19 DA14 DA15 DB04 EA04 EA07 EB02 5F110 AA16 BB02 DD02 DD05 QQ16 5G435 BB04 BB12 EE33 HH13 KK05

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 素子形成基板上に素子を密に配列した状
態で形成し、前記素子を前記密に配列した状態の一部を
取り出した複数個の組ごとに表示装置基板上に転写する
ことを特徴とする表示装置の製造方法。
An element is formed on an element forming substrate in a state where the elements are densely arranged, and the element is transferred onto a display device substrate for each of a plurality of sets obtained by extracting a part of the state where the elements are densely arranged. A method for manufacturing a display device, comprising:
【請求項2】 前記素子は発光素子、画素制御素子、光
電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダ
イオード素子、抵抗素子、スイッチング素子、微小磁気
素子、微小光学素子から選ばれた素子若しくはその部分
であることを特徴とする請求項1記載の表示装置の製造
方法。
2. An element selected from a light emitting element, a pixel control element, a photoelectric conversion element, a piezoelectric element, a thin film transistor element, a thin film diode element, a resistance element, a switching element, a micro magnetic element, and a micro optical element, or a part thereof. The method for manufacturing a display device according to claim 1, wherein:
【請求項3】 複数個の組ごとに前記表示装置基板上に
前記素子を転写した後、前記素子に電気的に接続する配
線層を形成することを特徴とする請求項1記載の表示装
置の製造方法。
3. The display device according to claim 1, wherein, after transferring the device on the display device substrate for each of a plurality of sets, a wiring layer electrically connected to the device is formed. Production method.
【請求項4】 前記素子に電気的に接続する配線層の少
なくとも一部は隣接する前記素子間で共通の配線層とさ
れることを特徴とする請求項1記載の表示装置の製造方
法。
4. The method according to claim 1, wherein at least a part of a wiring layer electrically connected to the element is a common wiring layer between adjacent elements.
【請求項5】 前記素子は画素制御素子であり、複数個
の組ごとに前記表示装置基板上に前記画素制御素子を転
写する前若しくは後に、略矩形状の画素電極の少なくと
も一辺側で隣接する他の画素電極との間に配線層を介さ
ないパターンに各画素電極を形成することを特徴とする
請求項1記載の表示装置の製造方法。
5. The pixel control element, which is adjacent to at least one side of a substantially rectangular pixel electrode before or after transferring the pixel control element on the display device substrate for each of a plurality of sets. 2. The method according to claim 1, wherein each pixel electrode is formed in a pattern in which no wiring layer is interposed between the pixel electrode and another pixel electrode.
【請求項6】 前記画素制御素子は薄膜トランジスタ若
しくは薄膜ダイオードからなることを特徴とする請求項
5記載の表示装置の製造方法。
6. The method according to claim 5, wherein the pixel control element comprises a thin film transistor or a thin film diode.
【請求項7】 複数個の組ごとの前記表示装置基板上へ
の前記素子の転写は、機械的は把持手段によって行われ
ることを特徴とする請求項1記載の表示装置の製造方
法。
7. The method of manufacturing a display device according to claim 1, wherein the transfer of the element onto the display device substrate for each of a plurality of sets is performed mechanically by a gripping means.
【請求項8】 前記把持手段は真空吸着機構を有するこ
とを特徴とする請求項7記載の表示装置の製造方法。
8. The method according to claim 7, wherein said holding means has a vacuum suction mechanism.
【請求項9】 前記複数個の組ごとの前記表示装置基板
上への前記素子の転写によって、前記素子の組は該組ご
とに前記密に配列した状態よりも離間して配置されるこ
とを特徴とする請求項1記載の表示装置の製造方法。
9. The method according to claim 9, wherein the transfer of the elements onto the display device substrate for each of the plurality of sets causes the sets of the elements to be arranged more apart than the densely arranged state for each set. The method for manufacturing a display device according to claim 1, wherein:
【請求項10】 前記素子の前記組の個数は二個または
それ以上であることを特徴とする請求項1記載の表示装
置の製造方法。
10. The method according to claim 1, wherein the number of the sets of the elements is two or more.
【請求項11】 表示用素子がマトリクス状に配列され
た表示装置において、複数個の表示用素子からなる各組
の前記表示用素子は隣接して配置され、前記表示用素子
に電気的に接続する配線層の少なくとも一部は隣接する
前記表示用素子間で共通の配線層とされることを特徴と
する表示装置。
11. In a display device in which display elements are arranged in a matrix, each set of display elements including a plurality of display elements is arranged adjacent to and electrically connected to the display elements. A display device, wherein at least a part of the wiring layer to be formed is a common wiring layer between adjacent display elements.
【請求項12】 液晶材料を駆動するための画素電極が
マトリクス状に配列された液晶表示装置において、複数
個の画素制御素子からなる各組の前記画素制御素子は隣
接して配置され、略矩形状の画素電極の少なくとも一辺
側で隣接する他の画素電極との間に配線層を介さないパ
ターンに各画素電極が形成されることを特徴とする液晶
表示装置。
12. In a liquid crystal display device in which pixel electrodes for driving a liquid crystal material are arranged in a matrix, each set of a plurality of pixel control elements is disposed adjacent to each other and has a substantially rectangular shape. A liquid crystal display device, wherein each pixel electrode is formed in a pattern in which a wiring layer is not interposed between at least one side of a shaped pixel electrode and another pixel electrode adjacent thereto.
【請求項13】 液晶材料を駆動するための画素電極が
マトリクス状に配列された液晶表示装置において、複数
個の画素制御素子からなる各組の前記画素制御素子は隣
接して配置され、前記画素制御素子に電気的に接続する
配線層の少なくとも一部は隣接する前記画素制御素子間
で共通の配線層とされることを特徴とする液晶表示装
置。
13. A liquid crystal display device in which pixel electrodes for driving a liquid crystal material are arranged in a matrix, wherein each set of a plurality of pixel control elements is arranged adjacent to each other, and A liquid crystal display device, wherein at least a part of a wiring layer electrically connected to a control element is a common wiring layer between adjacent pixel control elements.
JP2001045132A 2001-02-21 2001-02-21 Method for manufacturing display device, display device and liquid crystal display device Pending JP2002244576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001045132A JP2002244576A (en) 2001-02-21 2001-02-21 Method for manufacturing display device, display device and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001045132A JP2002244576A (en) 2001-02-21 2001-02-21 Method for manufacturing display device, display device and liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2002244576A true JP2002244576A (en) 2002-08-30

Family

ID=18906984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001045132A Pending JP2002244576A (en) 2001-02-21 2001-02-21 Method for manufacturing display device, display device and liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2002244576A (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003105113A1 (en) * 2002-06-10 2003-12-18 セイコーエプソン株式会社 Electro-optical device manufacturing method, electro-optical device manufactured by the manufacturing method, and electronic device
JP2004096018A (en) * 2002-09-03 2004-03-25 Seiko Epson Corp Manufacturing method for circuit substrate, electrooptical apparatus, and electronic appliance
JP2004119725A (en) * 2002-09-26 2004-04-15 Seiko Epson Corp Method of manufacturing electro-optical device, electro-optical device, transferring chip, transferring source substrate, electronic apparatus
JP2004133047A (en) * 2002-10-08 2004-04-30 Seiko Epson Corp Circuit board and method of manufacturing same, transfer chip, transfer source substrate, electrooptic device, and electronic equipment
WO2004047057A1 (en) * 2002-11-19 2004-06-03 Ishikawa Seisakusho,Ltd. Pixel control element selection transfer method, pixel control element mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
JP2004184797A (en) * 2002-12-05 2004-07-02 Seiko Epson Corp Electronic device, its manufacturing method and electronic equipment
JP2005283688A (en) * 2004-03-29 2005-10-13 Ishikawa Seisakusho Ltd Method for manufacturing pixel control element formation substrate and flat display manufactured by the same method
US7303942B2 (en) 2002-12-26 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN100365673C (en) * 2002-11-19 2008-01-30 株式会社石川制作所 Pixel control element selection transfer method, pixel control element mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element tra
US7786484B2 (en) 2007-07-06 2010-08-31 Sony Corporation Display device having a portion of a pixel circuit exposed by a connection hole
US8044397B2 (en) 2003-03-14 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having light emitting element, integrated circuit and adhesive layer
EP2396781A2 (en) * 2009-02-13 2011-12-21 Global OLED Technology LLC Dividing pixels between chiplets in display device
JP2011530832A (en) * 2008-08-14 2011-12-22 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー OLED device with built-in chip drive mechanism
US8497821B2 (en) 2009-02-16 2013-07-30 Global Oled Technology Llc Chiplet display device with serial control
JP2018124524A (en) * 2017-02-04 2018-08-09 パイクリスタル株式会社 Active matrix substrate
CN110720142A (en) * 2017-04-05 2020-01-21 原子能与替代能源委员会 LED image display device

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003105113A1 (en) * 2002-06-10 2003-12-18 セイコーエプソン株式会社 Electro-optical device manufacturing method, electro-optical device manufactured by the manufacturing method, and electronic device
US7242441B2 (en) 2002-06-10 2007-07-10 Seiko Epson Corporation Method for manufacturing electro-optical device, and electro-optical device and electronic device manufactured with this manufacturing method
JP2004096018A (en) * 2002-09-03 2004-03-25 Seiko Epson Corp Manufacturing method for circuit substrate, electrooptical apparatus, and electronic appliance
JP2004119725A (en) * 2002-09-26 2004-04-15 Seiko Epson Corp Method of manufacturing electro-optical device, electro-optical device, transferring chip, transferring source substrate, electronic apparatus
US7834359B2 (en) 2002-09-26 2010-11-16 Seiko Epson Corporation Electro-optical device, transferred chip, and transfer origin substrate
JP2004133047A (en) * 2002-10-08 2004-04-30 Seiko Epson Corp Circuit board and method of manufacturing same, transfer chip, transfer source substrate, electrooptic device, and electronic equipment
US7726013B2 (en) 2002-10-08 2010-06-01 Seiko Epson Corporation Method of manufacturing circuit board including transfer chip having a plurality of first pad electrodes connected to wiring
WO2004047057A1 (en) * 2002-11-19 2004-06-03 Ishikawa Seisakusho,Ltd. Pixel control element selection transfer method, pixel control element mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
CN100365673C (en) * 2002-11-19 2008-01-30 株式会社石川制作所 Pixel control element selection transfer method, pixel control element mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element tra
US7585703B2 (en) 2002-11-19 2009-09-08 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
JP2004184797A (en) * 2002-12-05 2004-07-02 Seiko Epson Corp Electronic device, its manufacturing method and electronic equipment
US7303942B2 (en) 2002-12-26 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7564139B2 (en) 2002-12-26 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101031983B1 (en) 2002-12-26 2011-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
US8044397B2 (en) 2003-03-14 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having light emitting element, integrated circuit and adhesive layer
US9178182B2 (en) 2003-03-14 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11196020B2 (en) 2003-03-14 2021-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10727437B2 (en) 2003-03-14 2020-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10186682B2 (en) 2003-03-14 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9640778B2 (en) 2003-03-14 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2005283688A (en) * 2004-03-29 2005-10-13 Ishikawa Seisakusho Ltd Method for manufacturing pixel control element formation substrate and flat display manufactured by the same method
US7786484B2 (en) 2007-07-06 2010-08-31 Sony Corporation Display device having a portion of a pixel circuit exposed by a connection hole
JP2011530832A (en) * 2008-08-14 2011-12-22 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー OLED device with built-in chip drive mechanism
JP2012518199A (en) * 2009-02-13 2012-08-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー Dividing pixels between chiplets in a display device
TWI456547B (en) * 2009-02-13 2014-10-11 Global Oled Technology Llc Dividing pixels between chiplets in display device
US8619008B2 (en) * 2009-02-13 2013-12-31 Global Oled Technology Llc Dividing pixels between chiplets in display device
EP2396781A2 (en) * 2009-02-13 2011-12-21 Global OLED Technology LLC Dividing pixels between chiplets in display device
US8497821B2 (en) 2009-02-16 2013-07-30 Global Oled Technology Llc Chiplet display device with serial control
JP2018124524A (en) * 2017-02-04 2018-08-09 パイクリスタル株式会社 Active matrix substrate
JP6995333B2 (en) 2017-02-04 2022-01-14 パイクリスタル株式会社 Manufacturing method of active matrix substrate and active matrix substrate
CN110720142A (en) * 2017-04-05 2020-01-21 原子能与替代能源委员会 LED image display device
CN110720142B (en) * 2017-04-05 2023-10-17 原子能与替代能源委员会 LED image display device

Similar Documents

Publication Publication Date Title
JP2002244576A (en) Method for manufacturing display device, display device and liquid crystal display device
US4808983A (en) Flat-panel display and a process for its manufacture
CN100454122C (en) Liquid crystal display device capable of reducing leakage current, and fabrication method thereof
CN1327484C (en) Method of fabricating polycrystalline silicon and switching device using polycrystalline silicon
KR100496139B1 (en) optical mask, crystallization method of silicon film and manfaturing method of array substrate using the same
US4961629A (en) Liquid crystal display device
JPH01217421A (en) Amorphous silicon thin film transistor array substrate and its production
US7995180B2 (en) Method for manufacturing liquid crystal display device comprising a crossing portion connecting line and a light transmission type photosensitive resin having openings
JP2003195783A (en) Display device and manufacturing method for display device
US20070153217A1 (en) Apparatus for transferring liquid crystal display panel
JP5728157B2 (en) Manufacturing method of flat panel display semiconductor
JP3617522B2 (en) Flat display board
JPH09266315A (en) Thin film transistor and liquid crystal display device
JP3889066B2 (en) Method for manufacturing semiconductor device
US6346978B1 (en) SOI TFT array substrate for LCD projection display
JPH08114815A (en) Production of tft active matrix liquid crystal substrate
JP3277137B2 (en) Manufacturing method of liquid crystal display device
JP4465126B2 (en) Liquid crystal display device and manufacturing method thereof
JP4468326B2 (en) Method for manufacturing semiconductor device
KR101289066B1 (en) Method for crystallizing layer and method for fabricating crystallizing mask
JP3741393B2 (en) Manufacturing method of liquid crystal display device
JP4069667B2 (en) Method for manufacturing thin film transistor panel
JP4982926B2 (en) Element arrangement method
JPH02302727A (en) Color liquid crystal display device
JPS62169125A (en) Preparation of liquid crystal display panel

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050510

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527