JP3741393B2 - Manufacturing method of liquid crystal display device - Google Patents

Manufacturing method of liquid crystal display device Download PDF

Info

Publication number
JP3741393B2
JP3741393B2 JP31577796A JP31577796A JP3741393B2 JP 3741393 B2 JP3741393 B2 JP 3741393B2 JP 31577796 A JP31577796 A JP 31577796A JP 31577796 A JP31577796 A JP 31577796A JP 3741393 B2 JP3741393 B2 JP 3741393B2
Authority
JP
Japan
Prior art keywords
short
source
gate
switching element
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31577796A
Other languages
Japanese (ja)
Other versions
JPH10161148A (en
Inventor
康浩 松島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP31577796A priority Critical patent/JP3741393B2/en
Publication of JPH10161148A publication Critical patent/JPH10161148A/en
Application granted granted Critical
Publication of JP3741393B2 publication Critical patent/JP3741393B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は液晶表示装置及びその製造方法に関し、より詳しくはTFT基板側にカラーフィルタを形成した液晶表示装置及びその製造方法に関する。
【0002】
【従来の技術】
近年、薄膜トランジスタを液晶駆動用のスイッチング素子として用いるアクティブマトリクス型液晶表示装置の開発が活発に行われている。
【0003】
一例として、液晶表示装置の平面模式図を図7に示す。ガラス基板または石英基板31上にゲートドライバ32、ソースドライバ33、及びTFT(ThinFilm Transistor)アレイ部34が配置されている。ゲートドライバ32は、シフトレジスタ32a及びバッファ32bから構成される。ソースドライバ33は、シフトレジスタ33aと、バッファ33bと、ビデオライン38のサンプリングを行うアナログスイッチ39とから構成される。TFTアレイ部34には、ゲートドライバ32から延びる複数の平行するゲートバスライン116が配設されている。ソースドライバ33からは複数のソースバスライン120がゲートバスライン116に直交して配設されている。そしてゲートバスライン116に平行して付加容量共通配線114が配設されている。2本のゲートバスライン116、ソースバスライン120、及び付加容量共通配線114に囲まれた矩形の領域には、TFT35、画素36、及び付加容量37が設けられている。TFT35のゲート電極(図示せず)は、ゲートバスライン116に接続され、ソース電極(図示せず)はソースバスライン120に接続されている。TFT35のドレイン電極(図示せず)に接続された画素電極(図示せず)と対向基板上の対向電極(図示せず)との間に液晶が封入され、画素36が構成されている。また、付加容量共通配線114は対向電極と同じ電位の電極に接続されている。
【0004】
通常、対向基板の内面には、画素電極の隙間からの光漏れを防止するためのブラックマトリクスと、それぞれの画素電極に対応して赤色カラーフィルタ(R)、緑色カラーフィルタ(G)、青色カラーフィルタ(B)とが形成され、その上部には透明導電膜によって対向電極が形成されている。このように、対向基板にブラックマトリクス及びカラーフィルタを形成した場合には、TFT基板と対向基板との貼り合わせにおいて貼り合わせずれが生じるため、その分ブラックマトリクスを大きく形成しておく必要が有り、開口率が低下する。また、対向基板にカラーフィルタを形成する場合、寸法精度が良いカラーフィルタを形成する必要が有るため、例えばフォトリソグラフィー工程が必要となり、コスト高となってしまう。
【0005】
この問題を解決するために、特開平5−5874号公報に示されるようにTFT基板側にカラーフィルタを形成することが考えられている。これは、フォトリソグラフィー工程を用いず画素電極上にR(赤)、G、(緑)、B(青)の電着カラーフィルタを形成するものである。この従来例は、画素電極に電圧を印加するためにゲートバスラインに順次走査電圧を印加し、これに同期させて所定の画素電極に対応するデータバスラインに、電着カラーフィルタを形成するための電圧を印加している。このようにして、各ゲートバスラインを順次選択するごとに、選択したゲートバスラインに接続された画素電極のうち所定の画素電極のみにソースバスラインから電圧が印加され、電圧の印加された画素電極上には電着カラーフィルタが形成される。
【0006】
【発明が解決しようとする課題】
上記従来例においては、ゲートバスライン及びソースバスラインに信号を順次印加しており、このためにゲートドライバとソースドライバを動作させる必要があった。そのため、多くの信号をこれらの駆動回路に入力する必要があり、カラーフィルタ形成のための工程が煩雑なものとなっていた。
【0007】
また、特開平3−87702号公報には、同一着色を意図する群ごとに一括して電圧を印加し、カラーフィルタを形成することが考えられている。
【0008】
ここで示されるように、電着カラーフィルタ形成時に、少なくともゲートバスラインとRの画素に対応するソースバスラインと、Gの画素に対応するソースバスラインと、Bの画素に対応するソースバスラインとは、互いに分離されている必要があり、この前後の工程でこれらのバスライン同士が分離されていると、例えば静電気によってダメージを受け薄膜トランジスタが破壊され、この薄膜トランジスタの破壊によって液晶表示装置の表示部に点欠陥が起こる。また従来、カラーフィルタ形成工程の前後の工程で、薄膜トランジスタに静電気対策を施したものは考えられていない。
【0009】
本発明は、上記問題点を解決するためのものであり、静電気対策をとりつつ簡単な方法でカラーフィルタを形成することを目的とする。
【0010】
【課題を解決するための手段】
本発明の液晶表示装置の製造方法は、少なくとも複数のゲートバスラインと複数のソースバスラインと複数のスイッチング素子を有するスイッチング素子アレイと該スイッチング素子アレイに対応して形成されたカラーフィルタとを備え、該スイッチング素子アレイの各スイッチング素子が1本のゲートバスライン、1本のソースバスラインおよび1つの画素電極にそれぞれ接続され、各画素電極上に所定の色のカラーフィルタが形成された第1の基板及び対向電極が形成された第2の基板を備え、該第1及び第2の基板間に液晶を挟持してなる液晶表示装置の製造方法において、前記第1の基板のスイッチング素子アレイ周辺部に前記ソースバスラインを3本おきにそれぞれ短絡した3系列のソース用ショートリングを形成するとともに、前記3系列のソース用ショートリングと短絡され前記ゲートバスラインそれぞれに接続されたゲート用ショートリングを形成してスイッチング素子アレイおよび画素電極を形成する工程と、前記スイッチング素子アレイが形成された後に、前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を解除する工程と、前記第1の基板をR用、G用、B用のそれぞれの電着溶液に順番に浸漬し、前記3系列のソース用ショートリングのそれぞれと電気的に接続される3つのソース信号入力端子における前記第1の基板が浸漬された電着溶液に対応したソース信号入力端子と、前記ゲート用ショートリングと電気的に接続されるゲート信号入力端子とにそれぞれ所定信号を入力し、R、G、Bの電着カラーフィルタを前記各画素電極上に順番に形成する工程と、その後に、前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程とを含むことを特徴としている。
【0011】
また、本発明の液晶表示装置の製造方法は、少なくとも複数のゲートバスラインと複数のソースバスラインと複数のスイッチング素子を有するスイッチング素子アレイと該スイッチング素子アレイに対応して形成されたカラーフィルタとを備え、該スイッチング素子アレイの各スイッチング素子が1本のゲートバスライン、1本のソースバスラインおよび1つの画素電極にそれぞれ接続され、各画素電極上にカラーフィルタが形成された第1の基板及び対向電極が形成された第2の基板を備え、該第1及び第2の基板間に液晶を挟持してなる液晶表示装置の製造方法において、前記第1の基板のスイッチング素子アレイ周辺部に前記ソースバスラインのそれぞれにソース制御トランジスタを接続するとともに、前記ソースバスラインを3本おきにそれぞれ短絡した3系列のソース用ショートリングを形成し、さらに前記3系列のソース用ショートリングと短絡され前記ゲートバスラインそれぞれにゲート制御トランジスタを介して接続されたゲート用ショートリングを形成して前記スイッチング素子アレイおよび前記画素電極を形成する工程と、前記スイッチング素子アレイが形成された後に、前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を解除する工程と、前記第1の基板をR用、G用、B用のそれぞれの電着溶液に順番に浸漬し、前記3系列のソース用ショートリングのそれぞれと電気的に接続される3つのソース信号入力端子における前記第1の基板が浸漬された電着溶液に対応したソース信号入力端子と、前記ゲート用ショートリングと電気的に接続されるゲート信号入力端子とにそれぞれ所定信号を入力するとともに、前記ソース制御トランジスタおよび前記ゲート制御トランジスタをオンさせて、R、G、Bの電着カラーフィルタを前記各画素電極に順番に形成する工程と、その後に、前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程とを含むことを特徴としている。
【0013】
前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程はレーザーを用いて行われることを特徴としてもよい
【0014】
前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程はレーザーCVDを用いて行われることを特徴としてもよい
【0016】
以下、上記構成による作用を説明する。
【0017】
本発明は、少なくともゲートバスラインとソースバスラインとスイッチング素子アレイと該スイッチング素子アレイに対応して形成されたカラーフィルタとを備えた第1の基板及び対向電極が形成された第2の基板を備え、該第1及び第2の基板間に液晶を挟持してなる液晶表示装置の製造方法において、スイッチング素子アレイ周辺部に前記ソースバスラインに接続された3系列のソース用ショートリング及び前記3系列のソース用ショートリングと短絡され前記ゲートバスラインに接続されたゲート用ショートリングを形成する工程と、前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を解除する工程と、前記3系列のソース用ショートリングと前記ゲート用ショートリングから信号を入力しカラーフィルタを形成する工程を含むので、まず、カラーフィルタ形成前に、ソースバスラインに接続された3系列のソース用ショートリングとゲートバスラインに接続されたゲート用ショートリングが短絡されているので、静電気によりスイッチング素子アレイがダメージを受けることはない。また3系列のショートリングとゲート用ショートリングとの短絡を解除するので、ソースドライバ及びゲートドライバを動作させずに、ショートリングを利用してカラーフィルタ形成用の信号を入力して、画素電極上にカラーフィルタを形成することができる。よって、カラーフィルタを形成するために、必要となる入力信号数も少なく、簡便にカラーフィルタの形成を行うことができる。
【0018】
前記3系列のソース用ショートリングと前記ゲート用ショートリングの短絡を解除する工程はレーザーを用いて行われるので、ショートリングの短絡を解除する工程において静電気は発生しない。よって、この工程でスイッチング素子アレイはダメージを受けない。また、ガラスに傷をつけてショートリングの短絡の解除を行った場合のように、工程中に静電気は発生しない。また、工程中にダストは、ほとんど発生しない。
【0019】
カラーフィルタを形成する工程の後の工程において、前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程を含むので、後の工程、例えばラビング工程において静電気が発生したとしてもスイッチング素子アレイはダメージを受けないため、静電気による点欠陥は発生しない。
【0020】
前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程はレーザーを用いて行われるので、例えば銀ペーストなど他の導電材料によってショートリングの短絡を行った場合のように、この導電材料が不純物となって後の工程、例えば洗浄工程において装置が汚染されることがない。
【0021】
前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程はレーザーCVDを用いて行われるので、例えば銀ペーストなど他の導電材料によってショートリングの短絡を行った場合のように、この導電材料が不純物となって後の工程、例えば洗浄工程において装置が汚染されることがない。
【0022】
ショートリングからバスラインへの信号入力は制御トランジスタを介して行われるので、制御トランジスタによって隣同士のソースバスライン及びゲートバスラインは電気的に分離されていることにより、ショートリングの分離を行う必要がなく、例えばガラスの分断工程を必要としない。
【0023】
【発明の実施の形態】
(実施の形態1)
図1に本発明の実施の形態1における画素1個分のレイアウト図を、図2に図1におけるA−Aの断面図を示す。以下、図1及び図2に従って、本発明を説明する。従来例と同様に絶縁基板10上に活性層となる多結晶シリコン薄膜11を40nm〜80nmの厚さで形成した。次に、スパッタリングまたはCVD(Chemical Vapor Deposition)法を用いて、ゲート絶縁膜13をSiO2またはSiNxにより80nmの厚さで形成した。次に、斜線部の付加容量領域11Aにリンイオンを注入し、この部分の低抵抗化を行った。この斜線部は付加容量下部電極となる。次に、付加容量上部電極14及びゲート電極16をAlまたは多結晶シリコンを用いて形成した。
【0024】
次に、この薄膜トランジスタの導電型を決定するために、ゲート電極16上方からゲート電極16をマスクとして、リンイオンを1×1015(cm-2)で注入し、活性層のゲート電極16下部にノンドープのチャンネル部12を形成し、チャンネル部12以外の領域は高濃度の不純物領域とした。TFTの活性層において、チャンネル部12近傍に低濃度不純物領域またはノンドープ領域を設けて、TFTのオフ時にリーク電流が少ない構造としてもよい。次に、第1の層間絶縁膜15を全面に形成後、コンタクトホール18及び19の形成を行った。次に、ソースバスライン20及びドレイン電極21をAlなどの低抵抗の金属を用いて形成した。次に、第2の層間絶縁膜24を形成するが、本発明においては透明な感光性の有機膜をスピンコート法により形成した。また、本実施の形態1においては、この液晶パネルを透過型液晶表示装置として使用するため、第2の層間絶縁膜24の材質としては着色のある有機材料ではなく、透明なアクリル樹脂を使用した。
【0025】
次に、ドレイン電極21にコンタクトホール23を形成し、コンタクトホール23を覆って画素電極25をITOなどの透明導電膜材料によって形成した。この画素電極25は少なくとも液晶パネルの開口部に形成される。
【0026】
次に、この基板をR(赤)用の電着溶液に浸漬し、R用の画素電極に電着電圧を印加することにより、画素電極上部にRの電着カラーフィルタ30Rを形成し、続いて、同じようにしてG(緑)の電着カラーフィルタ30G、さらにB(青)の電着カラーフィルタ(図示せず)を形成する。
【0027】
本実施の形態1における電着カラーフィルタの形成方法をストライプ配列のカラーフィルタを形成する場合について図3を用いて説明する。絶縁基板10上にTFTアレイ部101、ゲートバスライン104に接続されたゲートドライバ102、ソースバスライン105に接続されたソースドライバ103が配置されている。ドライバ一体型液晶表示装置においては、ゲートドライバ102及びソースドライバ103はTFTアレイ部101と同一工程により、同一基板上に形成される。それ以外のものは、TFT基板と対向基板が貼り合わされた後、ドライバICが基板に実装される。
【0028】
カラーフィルタを形成するためにゲートバスライン104の一端は短絡され、ゲート信号入力端子107に接続している。また、ソースバスライン105の一端は3本おきに短絡され、3系列のショートリングを形成している。それぞれのショートリングはソース信号入力端子108、109、110に接続されている。カラーフィルタ形成前は4つの入力端子107、108、109、110を短絡することによって静電気対策を行っている。カラーフィルタ形成時、図3の矢印の部分111で端子間の分離を行っている。分離の方法としてはレーザーによって短絡部を切断した。
【0029】
次に、絶縁基板10をR(赤)用の電着溶液に浸漬し、ゲート信号入力端子107に15V、R用のソース信号入力端子108に5V、G(緑)用のソース信号入力端子109に0V、B(青)用のソース信号入力端子110に0Vの電圧を印加した。このようにしてRに対応する画素電極にRの電着カラーフィルタを形成した。続いて、同様の工程によって、G、Bの電着カラーフィルタを形成した。
【0030】
次に、後の工程で配向膜を塗布しラビングを行って液晶材料の配向を行うが、この工程でソース用ショートリングとゲート用ショートリングが接続されていないと、この工程において静電気により、表示部の薄膜トランジスタが破壊され点欠陥となってしまう。従って、カラーフィルタ形成後、ソース用ショートリングとゲート用ショートリングを再び短絡させることが望ましい。この短絡方法として本実施の形態1においてはレーザーを用いるが、レーザー照射によりショートリングを短絡させるために、図4(a)に示されるような短絡用パターンを形成した。図4(a)のF−Fにおける断面図を図4(b)に示す。この短絡用パターンはゲート入力端子107とソース入力端子108、109、110との間に設けられ、例えばゲート絶縁膜13が形成された絶縁基板10上に、ゲート入力端子107とソース電極材料107aとをコンタクトホール115を介して電気的に接続し、さらにソース電極材料107aとコンタクトホール117を介して電気的に接続したゲート電極材料107bと、ソース入力端子108とコンタクトホール116を介して電気的に接続したソース電極材料108aを第2の層間絶縁膜24を介して積層し、斜線部120においてパターンをオーバーラップさせる。斜線部120にレーザーを照射することにより、ゲート電極材料107bとソース電極材料108aの短絡を行う。こうして、ゲート入力端子107とソース入力端子108の電気的な接続を行い、ゲート用ショートリングとソース用ショートリングが同電位となるようにしている。このように、レーザーを照射することによってパターンの短絡を行っているので、例えば銀ペーストを用いてパターンの短絡を行った場合のようにダストは発生しない。このパターンの短絡方法としては他にレーザーCVD法によって金属配線を形成し、ゲート用ショートリングとソース用ショートリングの短絡を行うことも可能である。本実施の形態1において、ゲート入力端子107近傍にソース入力端子108、109、110が形成されているので、レーザーCVDによる入力端子同士の短絡を容易に行うことができる。このようにレーザーCVDを用いた場合においてもダストの発生は起こらない。
【0031】
次に、TFT基板と対向基板との貼り合わせを行い、基板間に液晶材料の封入及び封止を行って液晶セルを作製した。
【0032】
最後に全ての隣り合うショートリング同士の短絡を解除するために、ガラスの端部においてショートリングの分断を行った。
【0033】
このように本実施の形態1においては、カラーフィルタ形成工程以外はショートリングは短絡しているため、静電気による薄膜トランジスタの破壊を防止することができる。
【0034】
(実施の形態2)
本実施の形態2において、別の信号入力方法を説明する。本実施の形態2の端子部の構造を図5に示す。絶縁基板10上にTFTアレイ部101、ゲートバスライン104に接続されたゲートドライバ102、ソースバスライン105に接続されたソースドライバ103が配置されている。ソースバスライン105の一端にソース制御トランジスタ114、ゲートバスライン104の一端にゲート制御トランジスタ115が形成されている。このソース制御トランジスタ及びゲート制御トランジスタは表示部のTFTアレイ部101と同一工程で、同一基板上に形成される。ソース制御トランジスタ114のゲートは短絡されソース制御端子113に、ゲート制御トランジスタ115のゲートは短絡されゲート制御端子112に接続されている。
【0035】
電着カラーフィルタを形成する信号入力方法は、ソース入力端子108、109、110からソースバスライン105に信号を入力するときに、ソース制御端子113からソース制御トランジスタ114をオンさせる電圧が印加される。さらに、ゲートバスライン104に信号をゲート信号入力端子107から入力するときに、ゲート制御端子112からゲート制御トランジスタ115をオンさせる電圧が印加される。
【0036】
電着カラーフィルタを画素電極にストライプ配列で形成する場合について説明する。まず、絶縁基板10をR(赤)用の電着溶液に浸漬し、ゲート制御端子112に30V、ゲート信号入力端子107に15V、さらにソース制御端子113に15V、R用のソース信号入力端子108に5V、G(緑)用のソース信号入力端子109に0V、B(青)用のソース信号入力端子110に0Vの電圧を印加した。このようにして、Rに対応する画素電極にRの電着カラーフィルタを形成した。続いて、同様の工程によって、G、Bの電着カラーフィルタを形成した。
【0037】
一方、ソースバスライン105及びゲートバスライン104にソース制御トランジスタ114及びゲート制御トランジスタ115を形成し、このトランジスタを利用してソースバスライン105及びゲートバスライン104の欠陥検査を行うことができる。検査法の一例を図6を用いて説明する。
【0038】
ソースドライバ103を動作させて1番目のソースバスラインにS1、2番目のソースバスラインにS2、3番目のソースバスラインにS3、4番目のソースバスラインにS4を順次出力する。これと同時にソース制御端子113から信号43を入力する。ここでソースバスライン105に欠陥が無い場合、ソース入力端子108には信号43Pの波形で出力される。ここで例えば、ソースドライバ103からS4のパルスが出力されなかった場合には、信号43Pに出力される2個目のパルスが出力されずソース入力端子108には信号43P′に示されるような波形で出力されるため、欠陥のある個所が判明する。また、ソース制御トランジスタ及びゲート制御トランジスタによって隣同士のソースバスライン及びゲートバスラインは、それぞれ電気的に分離されているので、ショートリングの分離を行う必要が無く、従って、例えばガラスの分断工程を必要としない。
【0039】
また、実施の形態1及び実施の形態2においては、半導体層として多結晶シリコンを使用し、TFTの構造としてはコプラナー型のものを使用したが、本発明はこれに限るものではなく、半導体層として他の半導体材料を使用してもよく、TFTの構造として逆スタガーなど他の構造を採用してもよい。また、カラーフィルタの作製法として電着法を利用したが、他の方法として例えばミセル電解法が利用できる。
【0040】
【発明の効果】
本発明は、少なくともゲートバスラインとソースバスラインとスイッチング素子アレイと該スイッチング素子アレイに対応して形成されたカラーフィルタとを備えた第1の基板及び対向電極が形成された第2の基板を備え、該第1及び第2の基板間に液晶を挟持してなる液晶表示装置の製造方法において、スイッチング素子アレイ周辺部に前記ソースバスラインに接続された3系列のソース用ショートリング及び前記3系列のソース用ショートリングと短絡され前記ゲートバスラインに接続されたゲート用ショートリングを形成する工程と、前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を解除する工程と、前記3系列のソース用ショートリングと前記ゲート用ショートリングから信号を入力しカラーフィルタを形成する工程を含むので、まず、カラーフィルタ形成前に、ソースバスラインに接続された3系列のソース用ショートリングとゲートバスラインに接続されたゲート用ショートリングが短絡されているので、静電気によりスイッチング素子アレイがダメージを受けることはない。また3系列のショートリングとゲート用ショートリングとの短絡を解除するので、ソースドライバ及びゲートドライバを動作させずに、ショートリングを利用してカラーフィルタ形成用の信号を入力して、画素電極上にカラーフィルタを形成することができる。よって、カラーフィルタを形成するために、必要となる入力信号数も少なく、簡便にカラーフィルタの形成を行うことができる。
【0041】
前記3系列のソース用ショートリングと前記ゲート用ショートリングの短絡を解除する工程はレーザーを用いて行われるので、ショートリングの短絡を解除する工程において静電気は発生しない。よって、この工程でスイッチング素子アレイはダメージを受けない。また、ガラスに傷をつけてショートリングの短絡の解除を行った場合のように、工程中に静電気は発生しない。また、工程中にダストは、ほとんど発生しない。
【0042】
カラーフィルタを形成する工程の後の工程において、前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程を含むので、後の工程、例えばラビング工程において静電気が発生したとしてもスイッチング素子アレイはダメージを受けないため、静電気による点欠陥は発生しない。
【0043】
前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程はレーザーを用いて行われるので、例えば銀ペーストなど他の導電材料によってショートリングの短絡を行った場合のように、この導電材料が不純物となって後の工程、例えば洗浄工程において装置が汚染されることがない。
【0044】
前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程はレーザーCVDを用いて行われるので、例えば銀ペーストなど他の導電材料によってショートリングの短絡を行った場合のように、この導電材料が不純物となって後の工程、例えば洗浄工程において装置が汚染されることがない。
【0045】
ショートリングからバスラインへの信号入力は制御トランジスタを介して行われるので、制御トランジスタによって隣同士のソースバスライン及びゲートバスラインは電気的に分離されていることにより、ショートリングの分離を行う必要がなく、例えばガラスの分断工程を必要としない。
【図面の簡単な説明】
【図1】本発明の実施の形態による液晶表示装置の画素1個分の平面図である。
【図2】本発明の実施の形態による液晶表示装置の画素1個分の断面図である。
【図3】本発明の第1の実施の形態の端子部を示す図である。
【図4】本発明の実施の形態のショートリング部分を示す図である。
【図5】本発明の第2の実施の形態の端子部を示す図である。
【図6】本発明の第2の実施形態の液晶表示装置において検査を行う場合の波形図である。
【図7】液晶表示装置の構成を示す回路図である。
【符号の説明】
10 絶縁基板
11 多結晶シリコン薄膜
12 チャネル部
13 ゲート絶縁膜
14 付加容量上部電極
15 第1の層間絶縁膜
16 ゲート電極
18 コンタクトホール
19 コンタクトホール
20 ソースバスライン
21 ドレイン電極
23 コンタクトホール
24 第2の層間絶縁膜
25 画素電極
30R、30G カラーフィルタ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display device and a manufacturing method thereof, and more particularly to a liquid crystal display device having a color filter formed on a TFT substrate side and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, active matrix liquid crystal display devices using thin film transistors as switching elements for driving liquid crystals have been actively developed.
[0003]
As an example, a schematic plan view of a liquid crystal display device is shown in FIG. A gate driver 32, a source driver 33, and a TFT (Thin Film Transistor) array unit 34 are arranged on a glass substrate or a quartz substrate 31. The gate driver 32 includes a shift register 32a and a buffer 32b. The source driver 33 includes a shift register 33 a, a buffer 33 b, and an analog switch 39 that samples the video line 38. A plurality of parallel gate bus lines 116 extending from the gate driver 32 are disposed in the TFT array unit 34. A plurality of source bus lines 120 are arranged perpendicularly to the gate bus lines 116 from the source driver 33. An additional capacitance common line 114 is arranged in parallel with the gate bus line 116. A TFT 35, a pixel 36, and an additional capacitor 37 are provided in a rectangular region surrounded by the two gate bus lines 116, the source bus line 120, and the additional capacitor common wiring 114. The gate electrode (not shown) of the TFT 35 is connected to the gate bus line 116, and the source electrode (not shown) is connected to the source bus line 120. A liquid crystal is sealed between a pixel electrode (not shown) connected to the drain electrode (not shown) of the TFT 35 and a counter electrode (not shown) on the counter substrate to form a pixel 36. Further, the additional capacitor common line 114 is connected to an electrode having the same potential as the counter electrode.
[0004]
Usually, on the inner surface of the counter substrate, a black matrix for preventing light leakage from the gap between the pixel electrodes, and a red color filter (R), a green color filter (G), and a blue color corresponding to each pixel electrode. A filter (B) is formed, and a counter electrode is formed thereon by a transparent conductive film. As described above, when the black matrix and the color filter are formed on the counter substrate, a bonding shift occurs in the bonding between the TFT substrate and the counter substrate. Therefore, it is necessary to form a large black matrix accordingly. The aperture ratio decreases. In addition, when a color filter is formed on the counter substrate, it is necessary to form a color filter with good dimensional accuracy. For example, a photolithography process is required, which increases costs.
[0005]
In order to solve this problem, it is considered to form a color filter on the TFT substrate side as disclosed in JP-A-5-5874. In this method, electrodeposition color filters of R (red), G, (green), and B (blue) are formed on the pixel electrode without using a photolithography process. In this conventional example, a scanning voltage is sequentially applied to the gate bus line in order to apply a voltage to the pixel electrode, and an electrodeposition color filter is formed on the data bus line corresponding to a predetermined pixel electrode in synchronization with this. Is applied. In this way, each time the gate bus lines are sequentially selected, a voltage is applied from the source bus line only to a predetermined pixel electrode among the pixel electrodes connected to the selected gate bus line, and the pixel to which the voltage is applied An electrodeposition color filter is formed on the electrode.
[0006]
[Problems to be solved by the invention]
In the conventional example, signals are sequentially applied to the gate bus line and the source bus line, and for this purpose, it is necessary to operate the gate driver and the source driver. Therefore, it is necessary to input many signals to these drive circuits, and the process for forming the color filter is complicated.
[0007]
Japanese Patent Laid-Open No. 3-87702 considers forming a color filter by collectively applying a voltage to each group intended for the same coloring.
[0008]
As shown here, at the time of forming an electrodeposition color filter, at least a gate bus line and a source bus line corresponding to the R pixel, a source bus line corresponding to the G pixel, and a source bus line corresponding to the B pixel. Is required to be separated from each other. If these bus lines are separated in the process before and after this, for example, the thin film transistor is damaged due to static electricity, and the display of the liquid crystal display device is caused by the destruction of the thin film transistor. A point defect occurs in the part. Conventionally, it is not considered that a thin film transistor is provided with a countermeasure against static electricity before and after the color filter forming step.
[0009]
The present invention is for solving the above-described problems, and an object thereof is to form a color filter by a simple method while taking measures against static electricity.
[0010]
[Means for Solving the Problems]
The manufacturing method of the liquid crystal display device of the present invention includes at least plural With gate bus line plural With source bus line Having multiple switching elements A switching element array and a color filter formed corresponding to the switching element array Each switching element of the switching element array is connected to one gate bus line, one source bus line, and one pixel electrode, and a color filter of a predetermined color is formed on each pixel electrode. In a method for manufacturing a liquid crystal display device, comprising a first substrate and a second substrate on which a counter electrode is formed, and a liquid crystal is sandwiched between the first and second substrates, the switching element of the first substrate Three series of source short rings are formed in the periphery of the array by short-circuiting the source bus lines every three lines, and gates connected to the gate bus lines are short-circuited to the three series source short rings. Switching element array by forming a short ring And pixel electrode Forming a step of releasing a short circuit between the three series of source short rings and the gate short ring after forming the switching element array; and forming the first substrate for R, G, An electrodeposition solution in which the first substrate is immersed in three source signal input terminals that are immersed in each of the electrodeposition solutions for B in order and electrically connected to each of the three series of source short rings. A predetermined signal is inputted to each of a source signal input terminal corresponding to the above and a gate signal input terminal electrically connected to the gate short ring, and an R, G, B electrodeposition color filter is provided. On each pixel electrode The method includes a step of sequentially forming, and a step of performing a short circuit between the three series of source short rings and the gate short ring.
[0011]
In addition, the manufacturing method of the liquid crystal display device of the present invention includes at least plural With gate bus line plural With source bus line Having multiple switching elements A switching element array and a color filter formed corresponding to the switching element array Each switching element of the switching element array is connected to one gate bus line, one source bus line, and one pixel electrode, and a color filter is formed on each pixel electrode. In a method for manufacturing a liquid crystal display device, comprising a first substrate and a second substrate on which a counter electrode is formed, and a liquid crystal is sandwiched between the first and second substrates, the switching element of the first substrate A source control transistor is connected to each of the source bus lines at the periphery of the array, and three series of source short rings are formed by short-circuiting every three source bus lines, and further, the three series of source shorts are formed. The switching element array is formed by forming a short ring for a gate which is short-circuited with a ring and connected to each of the gate bus lines via a gate control transistor. And the pixel electrode Forming a short circuit between the three series of source short rings and the gate short ring after forming the switching element array, and forming the first substrate for R and G Electrodeposition in which the first substrate is immersed in three source signal input terminals that are immersed in the respective electrodeposition solutions for B and B in turn and electrically connected to each of the three series source short rings. A predetermined signal is input to the source signal input terminal corresponding to the solution and the gate signal input terminal electrically connected to the gate short ring, and the source control transistor and the gate control transistor are turned on, R, G, B electrodeposition color filters For each pixel electrode The method includes a step of sequentially forming, and a step of performing a short circuit between the three series of source short rings and the gate short ring.
[0013]
Said The process of short-circuiting the 3 series source short ring and the gate short ring is performed using a laser. It may be a feature .
[0014]
Said The process of short-circuiting the three-system source short ring and the gate short ring is performed using laser CVD. It may be a feature .
[0016]
Hereinafter, the operation of the above configuration will be described.
[0017]
The present invention provides a first substrate including at least a gate bus line, a source bus line, a switching element array, and a color filter formed corresponding to the switching element array, and a second substrate on which a counter electrode is formed. A liquid crystal display device having a liquid crystal sandwiched between the first and second substrates, and a three-system source short ring connected to the source bus line at the periphery of the switching element array and the 3 Forming a gate short ring that is short-circuited with a series of source short rings and connected to the gate bus line; and releasing a short circuit between the three series of source short rings and the gate short ring; Color filters that input signals from the three series of source short rings and gate short rings First, before forming the color filter, the three series of source short rings connected to the source bus line and the gate short ring connected to the gate bus line are short-circuited. The switching element array is not damaged. In addition, since the short circuit between the three series of short rings and the gate short ring is released, a signal for forming a color filter is input using the short ring without operating the source driver and the gate driver, and the pixel electrode is A color filter can be formed. Therefore, the number of input signals required for forming the color filter is small, and the color filter can be easily formed.
[0018]
Since the step of releasing the short circuit between the three series of source short rings and the gate short ring is performed using a laser, static electricity is not generated in the step of releasing the short ring short circuit. Therefore, the switching element array is not damaged in this step. In addition, no static electricity is generated during the process, unlike when the short ring is released by scratching the glass. Moreover, almost no dust is generated during the process.
[0019]
Since a step after the step of forming the color filter includes a step of short-circuiting the three series of source short rings and the gate short ring, even if static electricity is generated in a subsequent step, for example, a rubbing step. Since the switching element array is not damaged, point defects due to static electricity do not occur.
[0020]
Since the step of short-circuiting the three-series source short ring and the gate short ring is performed using a laser, for example, when the short ring is short-circuited by another conductive material such as silver paste, The conductive material does not become an impurity and the apparatus is not contaminated in a subsequent process, for example, a cleaning process.
[0021]
Since the step of short-circuiting the three-system source short ring and the gate short ring is performed using laser CVD, the short ring is short-circuited by another conductive material such as silver paste, for example. The conductive material does not become an impurity and the apparatus is not contaminated in a subsequent process, for example, a cleaning process.
[0022]
Since the signal input from the short ring to the bus line is performed through the control transistor, the adjacent source bus line and gate bus line are electrically separated by the control transistor, so that it is necessary to separate the short ring. For example, it does not require a glass cutting step.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
FIG. 1 is a layout diagram for one pixel according to Embodiment 1 of the present invention, and FIG. 2 is a cross-sectional view taken along line AA in FIG. Hereinafter, the present invention will be described with reference to FIGS. 1 and 2. As in the conventional example, a polycrystalline silicon thin film 11 serving as an active layer was formed on the insulating substrate 10 with a thickness of 40 nm to 80 nm. Next, the gate insulating film 13 is made of SiO 2 by sputtering or CVD (Chemical Vapor Deposition). 2 Alternatively, SiNx was used to form a thickness of 80 nm. Next, phosphorus ions were implanted into the hatched portion of the additional capacity region 11A to reduce the resistance of this portion. This shaded area becomes the additional capacitor lower electrode. Next, the additional capacitor upper electrode 14 and the gate electrode 16 were formed using Al or polycrystalline silicon.
[0024]
Next, in order to determine the conductivity type of the thin film transistor, phosphorus ions are added at 1 × 10 6 from above the gate electrode 16 using the gate electrode 16 as a mask. 15 (Cm -2 The non-doped channel portion 12 is formed below the gate electrode 16 of the active layer, and the region other than the channel portion 12 is a high concentration impurity region. In the active layer of the TFT, a low concentration impurity region or a non-doped region may be provided in the vicinity of the channel portion 12 so that a leakage current is small when the TFT is turned off. Next, after forming the first interlayer insulating film 15 on the entire surface, contact holes 18 and 19 were formed. Next, the source bus line 20 and the drain electrode 21 were formed using a low resistance metal such as Al. Next, a second interlayer insulating film 24 is formed. In the present invention, a transparent photosensitive organic film is formed by spin coating. In the first embodiment, since this liquid crystal panel is used as a transmissive liquid crystal display device, a transparent acrylic resin is used as the material of the second interlayer insulating film 24, not a colored organic material. .
[0025]
Next, a contact hole 23 was formed in the drain electrode 21, and a pixel electrode 25 was formed of a transparent conductive film material such as ITO so as to cover the contact hole 23. The pixel electrode 25 is formed at least in the opening of the liquid crystal panel.
[0026]
Next, this substrate is immersed in an R (red) electrodeposition solution, and an electrodeposition voltage is applied to the R pixel electrode, thereby forming an R electrodeposition color filter 30R on the pixel electrode. Similarly, a G (green) electrodeposition color filter 30G and a B (blue) electrodeposition color filter (not shown) are formed.
[0027]
A method for forming an electrodeposition color filter in the first embodiment will be described with reference to FIG. 3 in the case of forming a stripe-arranged color filter. A TFT array unit 101, a gate driver 102 connected to the gate bus line 104, and a source driver 103 connected to the source bus line 105 are disposed on the insulating substrate 10. In the driver-integrated liquid crystal display device, the gate driver 102 and the source driver 103 are formed on the same substrate by the same process as the TFT array unit 101. In other cases, after the TFT substrate and the counter substrate are bonded together, the driver IC is mounted on the substrate.
[0028]
In order to form a color filter, one end of the gate bus line 104 is short-circuited and connected to the gate signal input terminal 107. Further, one end of the source bus line 105 is short-circuited every three lines to form three series of short rings. Each short ring is connected to a source signal input terminal 108, 109, 110. Before forming the color filter, the four input terminals 107, 108, 109, and 110 are short-circuited to take measures against static electricity. When the color filter is formed, the terminals 111 are separated at an arrow 111 in FIG. As a separation method, the short-circuit portion was cut by a laser.
[0029]
Next, the insulating substrate 10 is immersed in an electrodeposition solution for R (red), the gate signal input terminal 107 is 15 V, the R source signal input terminal 108 is 5 V, and the G (green) source signal input terminal 109. A voltage of 0 V was applied to the source signal input terminal 110 for B (blue). Thus, an R electrodeposition color filter was formed on the pixel electrode corresponding to R. Subsequently, G and B electrodeposition color filters were formed by the same process.
[0030]
Next, an alignment film is applied and rubbed in a later process to align the liquid crystal material. If the source short ring and the gate short ring are not connected in this process, the display is caused by static electricity in this process. Part of the thin film transistor is destroyed and becomes a point defect. Therefore, it is desirable to short-circuit the source short ring and the gate short ring again after forming the color filter. As the short-circuiting method, a laser is used in the first embodiment. In order to short-circuit the short ring by laser irradiation, a short-circuit pattern as shown in FIG. 4A is formed. FIG. 4B shows a cross-sectional view taken along line FF in FIG. The short-circuit pattern is provided between the gate input terminal 107 and the source input terminals 108, 109, and 110. For example, the gate input terminal 107 and the source electrode material 107a are formed on the insulating substrate 10 on which the gate insulating film 13 is formed. Are electrically connected through the contact hole 115, and further electrically connected through the source electrode material 108a and the contact hole 116 to the gate electrode material 107b electrically connected to the source electrode material 107a through the contact hole 117. The connected source electrode material 108 a is stacked via the second interlayer insulating film 24, and the patterns are overlapped at the hatched portion 120. By irradiating the hatched portion 120 with a laser, the gate electrode material 107b and the source electrode material 108a are short-circuited. Thus, the gate input terminal 107 and the source input terminal 108 are electrically connected so that the gate short ring and the source short ring have the same potential. Since the pattern is short-circuited by irradiating the laser in this way, dust is not generated as in the case where the pattern is short-circuited using a silver paste, for example. As another method for short-circuiting the pattern, it is also possible to form a metal wiring by a laser CVD method and short-circuit the gate short ring and the source short ring. In the first embodiment, since the source input terminals 108, 109, and 110 are formed in the vicinity of the gate input terminal 107, the input terminals can be easily short-circuited by laser CVD. Thus, no dust is generated even when laser CVD is used.
[0031]
Next, the TFT substrate and the counter substrate were bonded together, and a liquid crystal material was sealed and sealed between the substrates to produce a liquid crystal cell.
[0032]
Finally, in order to release the short circuit between all adjacent short rings, the short ring was divided at the end of the glass.
[0033]
As described above, in the first embodiment, since the short ring is short-circuited except in the color filter forming step, the breakdown of the thin film transistor due to static electricity can be prevented.
[0034]
(Embodiment 2)
In the second embodiment, another signal input method will be described. The structure of the terminal portion of the second embodiment is shown in FIG. A TFT array unit 101, a gate driver 102 connected to the gate bus line 104, and a source driver 103 connected to the source bus line 105 are arranged on the insulating substrate 10. A source control transistor 114 is formed at one end of the source bus line 105, and a gate control transistor 115 is formed at one end of the gate bus line 104. The source control transistor and the gate control transistor are formed on the same substrate in the same process as the TFT array portion 101 of the display portion. The gate of the source control transistor 114 is short-circuited and connected to the source control terminal 113, and the gate of the gate control transistor 115 is short-circuited and connected to the gate control terminal 112.
[0035]
In the signal input method for forming the electrodeposition color filter, a voltage for turning on the source control transistor 114 is applied from the source control terminal 113 when a signal is input from the source input terminals 108, 109, and 110 to the source bus line 105. . Further, when a signal is input to the gate bus line 104 from the gate signal input terminal 107, a voltage for turning on the gate control transistor 115 is applied from the gate control terminal 112.
[0036]
The case where the electrodeposition color filter is formed in a stripe arrangement on the pixel electrode will be described. First, the insulating substrate 10 is immersed in an electrodeposition solution for R (red), 30V is applied to the gate control terminal 112, 15V is applied to the gate signal input terminal 107, 15V is applied to the source control terminal 113, and the source signal input terminal 108 for R is used. A voltage of 0 V was applied to the source signal input terminal 109 for 5 V and G (green), and a voltage of 0 V was applied to the source signal input terminal 110 for B (blue). In this way, an R electrodeposition color filter was formed on the pixel electrode corresponding to R. Subsequently, G and B electrodeposition color filters were formed by the same process.
[0037]
On the other hand, the source control transistor 114 and the gate control transistor 115 are formed in the source bus line 105 and the gate bus line 104, and the defect inspection of the source bus line 105 and the gate bus line 104 can be performed using these transistors. An example of the inspection method will be described with reference to FIG.
[0038]
The source driver 103 is operated to sequentially output S1 to the first source bus line, S2 to the second source bus line, S3 to the third source bus line, and S4 to the fourth source bus line. At the same time, the signal 43 is input from the source control terminal 113. Here, when the source bus line 105 is not defective, it is output to the source input terminal 108 with the waveform of the signal 43P. Here, for example, when the pulse of S4 is not output from the source driver 103, the second pulse output to the signal 43P is not output, and the waveform as shown by the signal 43P 'is output to the source input terminal 108. Since this is output, the location of the defect is revealed. In addition, since the adjacent source bus line and gate bus line are electrically separated by the source control transistor and the gate control transistor, it is not necessary to separate the short ring. do not need.
[0039]
In the first and second embodiments, polycrystalline silicon is used as the semiconductor layer, and a coplanar type TFT is used as the TFT structure. However, the present invention is not limited to this, and the semiconductor layer Other semiconductor materials may be used, and other structures such as an inverted stagger may be employed as the TFT structure. Further, although the electrodeposition method is used as a method for producing the color filter, for example, a micelle electrolysis method can be used as another method.
[0040]
【The invention's effect】
The present invention provides a first substrate including at least a gate bus line, a source bus line, a switching element array, and a color filter formed corresponding to the switching element array, and a second substrate on which a counter electrode is formed. A liquid crystal display device having a liquid crystal sandwiched between the first and second substrates, and a three-system source short ring connected to the source bus line at the periphery of the switching element array and the 3 Forming a gate short ring that is short-circuited with a series of source short rings and connected to the gate bus line; and releasing a short circuit between the three series of source short rings and the gate short ring; Color filters that input signals from the three series of source short rings and gate short rings First, before forming the color filter, the three series of source short rings connected to the source bus line and the gate short ring connected to the gate bus line are short-circuited. The switching element array is not damaged. In addition, since the short circuit between the three series of short rings and the gate short ring is released, a signal for forming a color filter is input using the short ring without operating the source driver and the gate driver, and the pixel electrode is A color filter can be formed. Therefore, the number of input signals required for forming the color filter is small, and the color filter can be easily formed.
[0041]
Since the step of releasing the short circuit between the three series of source short rings and the gate short ring is performed using a laser, static electricity is not generated in the step of releasing the short ring short circuit. Therefore, the switching element array is not damaged in this step. In addition, no static electricity is generated during the process, unlike when the short ring is released by scratching the glass. Moreover, almost no dust is generated during the process.
[0042]
Since a step after the step of forming the color filter includes a step of short-circuiting the three series of source short rings and the gate short ring, even if static electricity is generated in a subsequent step, for example, a rubbing step. Since the switching element array is not damaged, point defects due to static electricity do not occur.
[0043]
Since the step of short-circuiting the three-series source short ring and the gate short ring is performed using a laser, for example, when the short ring is short-circuited by another conductive material such as silver paste, The conductive material does not become an impurity and the apparatus is not contaminated in a subsequent process, for example, a cleaning process.
[0044]
Since the step of short-circuiting the three-system source short ring and the gate short ring is performed using laser CVD, the short ring is short-circuited by another conductive material such as silver paste, for example. The conductive material does not become an impurity and the apparatus is not contaminated in a subsequent process, for example, a cleaning process.
[0045]
Since the signal input from the short ring to the bus line is performed through the control transistor, the adjacent source bus line and gate bus line are electrically separated by the control transistor, so that it is necessary to separate the short ring. For example, it does not require a glass cutting step.
[Brief description of the drawings]
FIG. 1 is a plan view of one pixel of a liquid crystal display device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of one pixel of a liquid crystal display device according to an embodiment of the present invention.
FIG. 3 is a diagram showing a terminal portion according to the first embodiment of the present invention.
FIG. 4 is a diagram showing a short ring portion according to the embodiment of the present invention.
FIG. 5 is a diagram illustrating a terminal portion according to a second embodiment of the present invention.
FIG. 6 is a waveform diagram when an inspection is performed in the liquid crystal display device according to the second embodiment of the present invention.
FIG. 7 is a circuit diagram illustrating a configuration of a liquid crystal display device.
[Explanation of symbols]
10 Insulating substrate
11 Polycrystalline silicon thin film
12 channel section
13 Gate insulation film
14 Additional capacity upper electrode
15 First interlayer insulating film
16 Gate electrode
18 Contact hole
19 Contact hole
20 Source bus line
21 Drain electrode
23 Contact hole
24 Second interlayer insulating film
25 Pixel electrode
30R, 30G color filter

Claims (4)

少なくとも複数のゲートバスラインと複数のソースバスラインと複数のスイッチング素子を有するスイッチング素子アレイと該スイッチング素子アレイに対応して形成されたカラーフィルタとを備え、該スイッチング素子アレイの各スイッチング素子が1本のゲートバスライン、1本のソースバスラインおよび1つの画素電極にそれぞれ接続され、各画素電極上に所定の色のカラーフィルタが形成された第1の基板及び対向電極が形成された第2の基板を備え、該第1及び第2の基板間に液晶を挟持してなる液晶表示装置の製造方法において、
前記第1の基板のスイッチング素子アレイ周辺部に前記ソースバスラインを3本おきにそれぞれ短絡した3系列のソース用ショートリングを形成するとともに、前記3系列のソース用ショートリングと短絡され前記ゲートバスラインそれぞれに接続されたゲート用ショートリングを形成してスイッチング素子アレイおよび画素電極を形成する工程と、
前記スイッチング素子アレイが形成された後に、前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を解除する工程と、
前記第1の基板をR用、G用、B用のそれぞれの電着溶液に順番に浸漬し、前記3系列のソース用ショートリングのそれぞれと電気的に接続される3つのソース信号入力端子における前記第1の基板が浸漬された電着溶液に対応したソース信号入力端子と、前記ゲート用ショートリングと電気的に接続されるゲート信号入力端子とにそれぞれ所定信号を入力し、R、G、Bの電着カラーフィルタを前記各画素電極上に順番に形成する工程と、
その後に、前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程と
を含むことを特徴とする液晶表示装置の製造方法。
A switching element array having at least a plurality of gate bus lines, a plurality of source bus lines, a plurality of switching elements, and a color filter formed corresponding to the switching element array, wherein each switching element of the switching element array is 1 A first substrate on which a color filter of a predetermined color is formed on each pixel electrode and a second electrode on which a counter electrode is formed , which are connected to one gate bus line, one source bus line, and one pixel electrode, respectively . In a method for manufacturing a liquid crystal display device comprising: a substrate, and a liquid crystal sandwiched between the first and second substrates,
Three series of source short rings are formed on the periphery of the switching element array on the first substrate by short-circuiting every three source bus lines, and the gate bus is short-circuited with the three series of source short rings. Forming a switching ring and a pixel electrode by forming a gate short ring connected to each line;
After the switching element array is formed, releasing a short circuit between the three series source short ring and the gate short ring;
In the three source signal input terminals, the first substrate is immersed in the electrodeposition solutions for R, G, and B in order, and is electrically connected to each of the three series of source short rings. A predetermined signal is input to each of a source signal input terminal corresponding to the electrodeposition solution in which the first substrate is immersed and a gate signal input terminal electrically connected to the gate short ring, and R, G, Forming an electrodeposition color filter of B on each of the pixel electrodes in sequence;
Thereafter, the method includes a step of short-circuiting the three series of source short rings and the gate short ring.
少なくとも複数のゲートバスラインと複数のソースバスラインと複数のスイッチング素子を有するスイッチング素子アレイと該スイッチング素子アレイに対応して形成されたカラーフィルタとを備え、該スイッチング素子アレイの各スイッチング素子が1本のゲートバスライン、1本のソースバスライ ンおよび1つの画素電極にそれぞれ接続され、各画素電極上にカラーフィルタが形成された第1の基板及び対向電極が形成された第2の基板を備え、該第1及び第2の基板間に液晶を挟持してなる液晶表示装置の製造方法において、
前記第1の基板のスイッチング素子アレイ周辺部に前記ソースバスラインのそれぞれにソース制御トランジスタを接続するとともに、前記ソースバスラインを3本おきにそれぞれ短絡した3系列のソース用ショートリングを形成し、さらに前記3系列のソース用ショートリングと短絡され前記ゲートバスラインそれぞれにゲート制御トランジスタを介して接続されたゲート用ショートリングを形成して前記スイッチング素子アレイおよび前記画素電極を形成する工程と、
前記スイッチング素子アレイが形成された後に、前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を解除する工程と、
前記第1の基板をR用、G用、B用のそれぞれの電着溶液に順番に浸漬し、前記3系列のソース用ショートリングのそれぞれと電気的に接続される3つのソース信号入力端子における前記第1の基板が浸漬された電着溶液に対応したソース信号入力端子と、前記ゲート用ショートリングと電気的に接続されるゲート信号入力端子とにそれぞれ所定信号を入力するとともに、前記ソース制御トランジスタおよび前記ゲート制御トランジスタをオンさせて、R、G、Bの電着カラーフィルタを前記各画素電極に順番に形成する工程と、
その後に、前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程と
を含むことを特徴とする液晶表示装置の製造方法。
A switching element array having at least a plurality of gate bus lines, a plurality of source bus lines, a plurality of switching elements, and a color filter formed corresponding to the switching element array, wherein each switching element of the switching element array is 1 of gate bus lines, each connected to one source bus line and one pixel electrode, a second substrate a first substrate and a counter electrode having a color filter formed is formed on each pixel electrode A method of manufacturing a liquid crystal display device comprising a liquid crystal sandwiched between the first and second substrates,
A source control transistor is connected to each of the source bus lines on the periphery of the switching element array on the first substrate, and three series of source short rings are formed by short-circuiting the source bus lines every three lines, And forming the switching element array and the pixel electrode by forming a gate short ring short-circuited with the three series of source short rings and connected to each of the gate bus lines via a gate control transistor;
After the switching element array is formed, releasing a short circuit between the three series source short ring and the gate short ring;
In the three source signal input terminals, the first substrate is immersed in the electrodeposition solutions for R, G, and B in order, and is electrically connected to each of the three series of source short rings. A predetermined signal is input to each of a source signal input terminal corresponding to the electrodeposition solution in which the first substrate is immersed and a gate signal input terminal electrically connected to the gate short ring, and the source control is performed. Turning on the transistor and the gate control transistor, and sequentially forming R, G, B electrodeposition color filters on the pixel electrodes ;
Thereafter, the method includes a step of short-circuiting the three series of source short rings and the gate short ring.
前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程はレーザーを用いて行われることを特徴とする請求項1または2記載の液晶表示装置の製造方法。3. The method of manufacturing a liquid crystal display device according to claim 1, wherein the step of short-circuiting the three series of source short rings and the gate short ring is performed using a laser. 前記3系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程はレーザーCVDを用いて行われることを特徴とする請求項1または2記載の液晶表示装置の製造方法。3. The method of manufacturing a liquid crystal display device according to claim 1, wherein the step of short-circuiting the three series of source short rings and the gate short rings is performed using laser CVD.
JP31577796A 1996-11-27 1996-11-27 Manufacturing method of liquid crystal display device Expired - Fee Related JP3741393B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31577796A JP3741393B2 (en) 1996-11-27 1996-11-27 Manufacturing method of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31577796A JP3741393B2 (en) 1996-11-27 1996-11-27 Manufacturing method of liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH10161148A JPH10161148A (en) 1998-06-19
JP3741393B2 true JP3741393B2 (en) 2006-02-01

Family

ID=18069433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31577796A Expired - Fee Related JP3741393B2 (en) 1996-11-27 1996-11-27 Manufacturing method of liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3741393B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256079B1 (en) * 1996-11-18 2001-07-03 Sharp Kabushiki Kaisha Liquid crystal display device, method for manufacturing the same, and method for inspecting the same

Also Published As

Publication number Publication date
JPH10161148A (en) 1998-06-19

Similar Documents

Publication Publication Date Title
KR100596143B1 (en) Liquid crystal display and its manufacture method
JP3418653B2 (en) Active matrix type liquid crystal display
US20010019373A1 (en) TFT array substrate and method of manufacturing the same and method of manufacturing liquid crystal display using the same
JP4251799B2 (en) Liquid crystal display
JPH0519298A (en) Flat panel back plane and manufacture thereof
KR20130062375A (en) Liquid crystal display panel, production method for same, and array substrate and production method for same
JP3304272B2 (en) Active matrix substrate and method for treating structural defect thereof
JP2000162647A (en) Thin-film transistor substrate for liquid crystal display device and its production
JPWO2008010342A1 (en) Display panel substrate, display panel including the substrate, display panel substrate manufacturing method, and display panel manufacturing method
JPH10339888A (en) Thin film transistor array and its production
US6256079B1 (en) Liquid crystal display device, method for manufacturing the same, and method for inspecting the same
JP4497049B2 (en) Manufacturing method of electro-optical device
JPH117046A (en) Liquid crystal display device
CN100374945C (en) Method of manufacturing array substrate for liquid crystal display device
JP3741393B2 (en) Manufacturing method of liquid crystal display device
JP3102819B2 (en) Liquid crystal display device and driving method thereof
JPH0943629A (en) Liquid crystal display device
JP3277137B2 (en) Manufacturing method of liquid crystal display device
JP3294509B2 (en) Liquid crystal display
JP3418663B2 (en) Manufacturing method of liquid crystal display device and inspection method thereof
JP4077590B2 (en) Thin film transistor and manufacturing method thereof, active matrix substrate and manufacturing method thereof, and electro-optical device
JPH10213796A (en) Manufacture of liquid crystal display device, and liquid crystal display device
JP2000098426A (en) Active matrix substrate and liquid crystal display device using this substrate
KR100232179B1 (en) Liquid crystal display device and its manufacturing method
JP2712395B2 (en) Protection circuit for matrix type image display device, method for manufacturing and inspection method for matrix type image display device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees