JPH09266315A - Thin film transistor and liquid crystal display device - Google Patents

Thin film transistor and liquid crystal display device

Info

Publication number
JPH09266315A
JPH09266315A JP7562096A JP7562096A JPH09266315A JP H09266315 A JPH09266315 A JP H09266315A JP 7562096 A JP7562096 A JP 7562096A JP 7562096 A JP7562096 A JP 7562096A JP H09266315 A JPH09266315 A JP H09266315A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
substrate
semiconductor layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7562096A
Other languages
Japanese (ja)
Inventor
Shiyuuichi Uchikoga
修一 内古閑
Tomomasa Ueda
知正 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7562096A priority Critical patent/JPH09266315A/en
Publication of JPH09266315A publication Critical patent/JPH09266315A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve redundancy and productivity in forming a roll by forming a gate insulating film, a semiconductor layer and source-drain electrodes on the surface of a gate electrode that comprises linear conductor material. SOLUTION: Low resistance such as materials Cu, Al, W, Ta and Al are used for a conductive metal wire 21. A gate insulating film 22, a semiconductor layer 23, a contact layer 24 and a source-drain electrode material 25 are formed on the metal wire so that the metal wire is covered with them. Such as an Si oxide film, an Si nitride film or the lamination of these, or the anodized film of the metal wire are used as the gate insulating film 22, an a-Si:H layer or a poly-Si layer is used as the semiconductor layer 23 and a P doped a-Si:H is used as the contact layer 24. After forming the source-drain electrodes, a resist for separating elements is formed, and after the separation of the element is completed, the resist is peeled off. Then the contact layer is etched to form a source region and a drain region 27 and 28 using the formed source-drain electrode as the mask.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、全く新しい構造の
薄膜トランジスタ及びこれを用いた液晶表示装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor having a completely new structure and a liquid crystal display device using the same.

【0002】[0002]

【従来の技術】薄膜トランジスタは液晶表示装置やイメ
ージセンサー等に使用されている。ここで図1にアクテ
ィブマトリックス型液晶表示装置の従来アレイ基板構造
を示す。図1(a)および(b) はそれぞれ、アレイ基板の平
面図および一画素分の断面図である。アレイ基板には画
素電極と画素電位を制御する薄膜トランジスタが形成さ
れている。薄膜トランジスタはゲート電極16、ソース
・ドレイン電極22からなる電界効果型トランジスタで
ある。ゲート電極16をガラス基板14上に形成した
後、ゲート絶縁膜17、半導体層18を順次形成して薄
膜トランジスタを構成する膜を堆積する。ゲート絶縁膜
17として、シリコン酸化膜やシリコン窒化膜を用い、
半導体層18として、水素化された非晶質シリコン(a-
Si:H)を使用する。この様な膜の堆積温度は、PE−C
VD(Plasma Enhanced-Chemical Vapor Deposition )
を用いることで200 ℃から400 ℃程度となり、基板14
としてガラスを使用できる事が特徴である。結晶シリコ
ンまたはポリシリコンを用いた薄膜トランジスタ製造プ
ロセスに比べ大幅に、低温化する事に成功した。
2. Description of the Related Art Thin film transistors are used in liquid crystal display devices and image sensors. Here, FIG. 1 shows a conventional array substrate structure of an active matrix type liquid crystal display device. 1A and 1B are a plan view and a cross-sectional view of one pixel of the array substrate, respectively. Pixel electrodes and thin film transistors for controlling pixel potentials are formed on the array substrate. The thin film transistor is a field effect transistor including a gate electrode 16 and source / drain electrodes 22. After forming the gate electrode 16 on the glass substrate 14, a gate insulating film 17 and a semiconductor layer 18 are sequentially formed to deposit a film forming a thin film transistor. A silicon oxide film or a silicon nitride film is used as the gate insulating film 17,
As the semiconductor layer 18, hydrogenated amorphous silicon (a-
Si: H) is used. The deposition temperature of such a film is PE-C.
VD (Plasma Enhanced-Chemical Vapor Deposition)
The temperature of the substrate 14
The feature is that glass can be used as. We have succeeded in significantly lowering the temperature as compared with the thin film transistor manufacturing process using crystalline silicon or polysilicon.

【0003】しかし、一般にガラス基板14に熱が加わ
ると熱収縮による変形が生じる。熱収縮が生じること
で、ハ゜ターニンク゛のアライメント精度が劣化する。例えば、ゲート
ハ゜ターンを形成した後、ゲート絶縁膜17、半導体層1
8、チャネル保護層19等を堆積する時に、基板を200
℃から400 ℃程度に昇温する。基板17温度の昇温によ
り、熱収縮が発生する。熱収縮による基板変形が大きい
場合、ゲート電極ハ゜ターン に対するチャネル保護層ハ゜ターン
のアライメントを正常に行うことができない。基板の熱収縮に
よるアライメント問題を解決するために、ガラス基板の歪点が
大きいものを使用しなくてはならない。この意味で、液
晶表示装置にはガラス基板の選定が必要であった。
However, in general, when heat is applied to the glass substrate 14, the glass substrate 14 is deformed by thermal contraction. The heat shrinkage deteriorates the alignment accuracy of the patterning. For example, after forming the gate pattern, the gate insulating film 17 and the semiconductor layer 1 are formed.
8. When depositing the channel protection layer 19, etc.
Increase the temperature from ℃ to 400 ℃. Thermal contraction occurs due to the temperature rise of the substrate 17. When the substrate deformation due to heat shrinkage is large, the pattern of the channel protection layer against the pattern of the gate electrode
Cannot be properly aligned. In order to solve the alignment problem due to the heat shrinkage of the substrate, a glass substrate having a large strain point must be used. In this sense, it was necessary to select a glass substrate for the liquid crystal display device.

【0004】基板の大きさ、アライメント精度によっては熱収
縮が問題にならない場合もある。しかし、この場合で
も、ガラスから拡散する不純物が問題になる。例えば、
ガラスを製造する上で、各種の不純物が添加される。こ
れらガラス中の不純物はプロセス温度により拡散し、基
板上の薄膜トランジスタを構成する膜中に拡散する。特
に、Naなどのアルカリイオンは可動イオンとして振る
舞い、薄膜トランジスタの閾値変動に大きく影響し、薄
膜トランジスタ等の画素電位のスイッチング素子の信頼
性を劣化させる。従って、低コストなソーダライムガラ
スなどを使用することはできず、低アルカリガラスや無
アルカリガラスを使用する必要がある。
Depending on the size of the substrate and the alignment accuracy, heat shrinkage may not be a problem. However, even in this case, impurities diffused from the glass pose a problem. For example,
Various impurities are added in manufacturing glass. Impurities in these glasses diffuse according to the process temperature, and diffuse into the film forming the thin film transistor on the substrate. In particular, alkali ions such as Na behave as mobile ions, have a great influence on the threshold variation of the thin film transistor, and deteriorate the reliability of the pixel potential switching element such as the thin film transistor. Therefore, it is not possible to use low-cost soda lime glass or the like, and it is necessary to use low-alkali glass or non-alkali glass.

【0005】上述した様な熱収縮、不純物拡散の問題を
解決するには、不純物の含有量の低いガラス基板を選択
するか、プロセス温度を低温化する必要がある。不純物
含有量の低いガラスは一般に高価であり、液晶表示装置
のコスト上昇を招く。一方、プロセス温度の低温化は薄
膜トランジスタ等の素子特性を劣化させることを意味す
る。成膜の低温化は一般に膜中の電気的な欠陥準位を増
加させ膜質が劣化する。この意味で、容易にプロセスの
低温化は実現できない。
In order to solve the above-mentioned problems of heat shrinkage and impurity diffusion, it is necessary to select a glass substrate having a low content of impurities or to lower the process temperature. Glass having a low content of impurities is generally expensive, which increases the cost of the liquid crystal display device. On the other hand, lowering the process temperature means deteriorating device characteristics such as thin film transistors. When the film formation temperature is lowered, generally the electric defect level in the film is increased and the film quality is deteriorated. In this sense, the process temperature cannot be easily lowered.

【0006】さらに、将来の液晶表示用基板の仕様とし
て、軽量性、耐衝撃性が求められる。例えば、携帯用端
末やdocument viewer は今後発展するマルチメディアに
は欠かせないハードウエアである。これらの機器は携帯
用であるために軽量性、耐衝撃性が必須である。また、
大型ディスプレイにおいて、基板サイズが大きくなるた
めに基板重量の増加を無視することはできない。従っ
て、ディスプレイ基板としてプラスティックなど比重の
低い基板を使用することが望ましい。
Further, as a specification of a future liquid crystal display substrate, lightness and impact resistance are required. For example, portable terminals and document viewers are essential hardware for future multimedia development. Since these devices are portable, lightweight and impact resistance are essential. Also,
In large displays, the increase in substrate weight cannot be ignored due to the increase in substrate size. Therefore, it is desirable to use a substrate such as plastic having a low specific gravity as the display substrate.

【0007】プラスティック基板は、その組成から熱分
解や熱変形がガラスに比べ低温で生じる。透過型液晶表
示装置に用いる透明プラスティック基板の耐熱性は一般
に200 ℃以下である。従って、プラスティック基板を用
いて、成膜温度が200 ℃から400 ℃程度である、a-Si:H
やポリシリコンの薄膜トランジスタによるアクティブマ
トリックス型液晶表示装置の製造は困難である。
The plastic substrate causes thermal decomposition and thermal deformation at a lower temperature than glass due to its composition. The heat resistance of the transparent plastic substrate used for the transmissive liquid crystal display device is generally 200 ° C. or less. Therefore, using a plastic substrate, the deposition temperature is about 200 to 400 ℃, a-Si: H
It is difficult to manufacture an active matrix type liquid crystal display device using a thin film transistor of polysilicon or polysilicon.

【0008】薄膜トランジスタを用いたアクティブマト
リックス型液晶表示装置は、単純マトリックス、MIM
素子を用いたアクティブマトリックスなど、他の表示方
式に比べ、表示品位が一般に高い。この意味で、将来の
ディスプレイは、FET 型の薄膜トランジスタを用いたア
クティブマトリックスが必要である。しかし、薄膜トラ
ンジスタを製造するためには高温プロセスを用いる必要
があることから、使用できる基板材料が限定されてい
た。
An active matrix type liquid crystal display device using thin film transistors is a simple matrix, MIM.
The display quality is generally higher than that of other display methods such as an active matrix using an element. In this sense, future displays will require active matrices using FET-type thin film transistors. However, since it is necessary to use a high temperature process to manufacture a thin film transistor, usable substrate materials are limited.

【0009】更に、薄膜トランジスタの製造は他の方式
に比べ工程数が多い。例えば、図1に示した薄膜トラン
ジスタを用いた液晶表示素子はMIM型の二端子素子の
場合や単純マトリックス型表示装置に比べ工程数はかな
り多い。工程異常による歩留まり低下を考えると、アレ
イ基板工程数が少ない方が一般に生産性が高い。この意
味で、薄膜トランジスタを用いた液晶表示装置は高品質
の画像を得ることができるが、工程数が多いということ
で生産性は他の方式に比べて劣る。薄膜トランジスタを
用いた液晶表示装置に於いて、薄膜トランジスタの形成
に最も微細加工が必要になる。薄膜トランジスタは9イ
ンチ級ディスプレイにおいて106 個程度作成される。
表示欠陥の無い表示装置は、全ての薄膜トランジスタが
正常に作動することを意味する。規定以上の薄膜トラン
ジスタが不良の場合、基板すべてを破棄する必要があ
る。
Furthermore, the number of manufacturing steps of the thin film transistor is larger than that of other methods. For example, the liquid crystal display element using the thin film transistor shown in FIG. 1 has a considerably larger number of steps than in the case of an MIM type two-terminal element or a simple matrix type display device. Considering the decrease in yield due to process abnormalities, the smaller the number of array substrate processes, the higher the productivity in general. In this sense, a liquid crystal display device using a thin film transistor can obtain a high quality image, but its productivity is inferior to that of other systems because of the large number of steps. In a liquid crystal display device using a thin film transistor, the finest processing is required to form the thin film transistor. About 10 6 thin film transistors are formed in a 9 inch display.
A display device having no display defect means that all thin film transistors operate normally. If the thin film transistor is over the limit, it is necessary to discard the whole substrate.

【0010】更に、従来の技術では、対角サイズの異な
る液晶表示装置を製造する場合、薄膜トランジスタの形
状が同一であっても、製造する対角サイズに合わせたフ
ォトマスクが必要であった。即ち、9インチ 級の液晶表示
装置に用いられる薄膜トランジスタ形状と、12インチ 級
の液晶表示装置の薄膜トランジスタ形状が同一な場合、
作成する基板サイズに合わせ、フォトマスクを全ての製
品に合わせ大きさだけ変更して作り直す必要があり、無
駄であった。
Further, in the prior art, when manufacturing liquid crystal display devices having different diagonal sizes, even if the thin film transistors have the same shape, it is necessary to provide a photomask suitable for the diagonal size to be manufactured. That is, when the thin film transistor shape used in the 9-inch class liquid crystal display device and the thin film transistor shape of the 12-inch class liquid crystal display device are the same,
It was wasteful because it was necessary to change the size of the photomask according to the size of the substrate to be created and remake it according to all products.

【0011】[0011]

【発明が解決しようとする課題】従来の薄膜トランジス
タは、形成する下地となる材料である基板に直接形成し
ていたために使用できる基板の種類に限定が多かった。
また、薄膜トランジスタを基板に形成するので、途中の
工程、最終工程で不良が発生すると基板ごと廃棄するた
めに生産性が悪く、コスト上昇の原因となっていた。更
に、同一の薄膜トランジスタ構造を有する場合でも表示
装置の対角サイズに合わせ全ての場合にフォトマスクを
作成する必要があった。
Since the conventional thin film transistor is formed directly on the substrate which is the material to be the base to be formed, there are many restrictions on the types of substrates that can be used.
Further, since the thin film transistor is formed on the substrate, if a defect occurs in the intermediate process or the final process, the entire substrate is discarded and the productivity is poor, which causes a cost increase. Further, even if the same thin film transistor structure is provided, it is necessary to prepare a photomask in all cases according to the diagonal size of the display device.

【0012】本発明は、上記問題点に鑑みてなされたも
ので、コスト上昇することなくあらゆる基板への複数使
用を可能にし、複雑な製造工程を不要とした新型の薄膜
トランジスタ及び液晶表示装置を提供する事を目的とす
る。
The present invention has been made in view of the above problems, and provides a new type thin film transistor and liquid crystal display device which enables a plurality of substrates to be used on any substrate without increasing the cost and which does not require a complicated manufacturing process. The purpose is to do.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するため
に、請求項1の発明は、線状の導電性材料からなるゲー
ト電極と、このゲート電極表面に形成されたゲート絶縁
膜と、このゲート絶縁膜上に形成された半導体層と、こ
の半導体層上に離間して形成されたソース・ドレイン電
極とを具備することを特徴とする薄膜トランジスタを提
供するものである。
In order to achieve the above object, the invention of claim 1 provides a gate electrode made of a linear conductive material, a gate insulating film formed on the surface of the gate electrode, and A thin film transistor comprising a semiconductor layer formed on a gate insulating film and source / drain electrodes formed on the semiconductor layer with a space therebetween.

【0014】また、請求項2の発明は、請求項1におい
て、前記ゲート絶縁膜、前記半導体層および前記ソース
・ドレイン電極が前記導電性材料を被覆するように、前
記導電性材料の中心と同軸上に形成されていることを特
徴とする薄膜トランジスタを提供するものである。
According to a second aspect of the present invention, in the first aspect, the gate insulating film, the semiconductor layer, and the source / drain electrodes are coaxial with the center of the conductive material so as to cover the conductive material. The present invention provides a thin film transistor characterized by being formed thereon.

【0015】さらに、請求項3の発明は、絶縁性の表面
に画素電極及びこの画素電極を駆動するスイッチングト
ランジスタが形成されたアレイ基板と、この基板に対向
して配置され対向する面に共通電極が形成された対向基
板と、前記アレイ基板及び対向基板間に介在して形成さ
れた液晶層とを具備する液晶表示装置において、前記ス
イッチングトランジスタは前記アレイ基板の表面に形成
された溝に形成され、且つ線状の導電性材料からなるゲ
ート電極と、このゲート電極表面に形成されたゲート絶
縁膜と、このゲート絶縁膜上に形成された半導体層と、
この半導体層上に離間して形成されたソース・ドレイン
電極とを具備することを特徴とする液晶表示装置を提供
するものである。
Further, according to a third aspect of the present invention, an array substrate having a pixel electrode and a switching transistor for driving the pixel electrode formed on an insulating surface, and a common electrode on a surface facing the substrate are arranged. In a liquid crystal display device comprising a counter substrate on which the switching substrate is formed and a liquid crystal layer formed between the array substrate and the counter substrate, the switching transistor is formed in a groove formed on the surface of the array substrate. A gate electrode made of a linear conductive material, a gate insulating film formed on the surface of the gate electrode, and a semiconductor layer formed on the gate insulating film,
A liquid crystal display device comprising a source / drain electrode formed separately on the semiconductor layer.

【0016】また、請求項4の発明は、請求項3におい
て、前記スイッチングトランジスタは、前記ゲート絶縁
膜、前記半導体層および前記ソース・ドレイン電極が前
記導電性材料を被覆するように、前記導電性材料の中心
と同軸上に形成されていることを特徴とする液晶表示装
置を提供するものである。
The invention of claim 4 provides the switching transistor according to claim 3, wherein the switching transistor has the conductivity so that the gate insulating film, the semiconductor layer, and the source / drain electrodes cover the conductive material. The present invention provides a liquid crystal display device, which is formed coaxially with the center of the material.

【0017】[0017]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(発明の実施の形態1)図3〜図6を用いて、針金上の
薄膜トランジスタ製造方法を具体的に説明する。図のう
ち、(a) は金属線の中心と平行な面での断面図、(b) は
この中心と直行する面での断面図である。導電性の金属
線21として低抵抗なCu、Al、W、Ta、Au線等
を使用する。金属線21に対して、図4に示すように、
ゲート絶縁膜22、半導体層23、コンタクト層24と
ソース・ドレイン電極材料25を金属線を被覆するよう
に形成する。ゲート絶縁膜22として例えば、シリコン
酸化膜、シリコン窒化膜またはこれらの積層、または金
属線の陽極酸化膜などを用いれば良い。また、半導体層
23としてa-Si:H層やポリシリコン層等を用いればよ
い。コンタクト層24としてPをドープしたa-Si:H等を
使用すれば良い。これらの膜は層間のショートが生じな
い限り、同心円状である必要はなく、偏心した状態であ
っても良い。また、断面が、多角形であっても良い。
(First Embodiment of the Invention) A method of manufacturing a thin film transistor on a wire will be specifically described with reference to FIGS. In the figure, (a) is a sectional view taken along a plane parallel to the center of the metal wire, and (b) is a sectional view taken along a plane perpendicular to the center. As the conductive metal wire 21, low resistance Cu, Al, W, Ta, Au wire or the like is used. For the metal wire 21, as shown in FIG.
The gate insulating film 22, the semiconductor layer 23, the contact layer 24 and the source / drain electrode material 25 are formed so as to cover the metal wires. As the gate insulating film 22, for example, a silicon oxide film, a silicon nitride film, a stacked layer thereof, an anodized film of a metal wire, or the like may be used. Further, an a-Si: H layer, a polysilicon layer, or the like may be used as the semiconductor layer 23. As the contact layer 24, P-doped a-Si: H or the like may be used. These films need not be concentric and may be eccentric as long as a short circuit between layers does not occur. Further, the cross section may be polygonal.

【0018】次に、ソース・ドレイン電極を図5に示す
様に形成した後に、素子分離のためのレジスト26を形
成する。素子分離が終了した後、レジストを剥離する。
次に形成されているソース・ドレイン電極をマスクにコ
ンタクト層をエッチンク゛し、ソース領域とドレイン領域2
7、28を形成する。
Next, after forming the source / drain electrodes as shown in FIG. 5, a resist 26 for element isolation is formed. After the element isolation is completed, the resist is removed.
The contact layer is etched using the source / drain electrodes formed next as a mask, and the source and drain regions 2
7 and 28 are formed.

【0019】(発明の実施の形態2)図7は本発明の薄
膜トランジスタを液晶表示装置に用いる実施例を示す。
薄膜トランジスタを複数個作成した金属線31を溝付き
基板32に行方向に埋め込む。この時、金属線上の薄膜
トランジスタは画素電極のピッチに適合した間隔で形成
されている必要がある。埋め込んだ薄膜トランジスタに
表示用の画素電極33を形成し、信号線電極を埋め込ん
だ金属線31に対して列方向に形成し、アクティブマト
リックス型のアレイ基板を作成する。金属線がゲート電
極の役割を果たし、薄膜トランジスタのオン・オフを制
御する。そして、この薄膜トランジスタは、画素電極に
電圧を印加するスイッチングトランジスタの役割を果た
す。
(Second Embodiment of the Invention) FIG. 7 shows an embodiment in which the thin film transistor of the present invention is used in a liquid crystal display device.
A metal wire 31 having a plurality of thin film transistors formed therein is embedded in a grooved substrate 32 in the row direction. At this time, the thin film transistors on the metal lines need to be formed at intervals that match the pitch of the pixel electrodes. A pixel electrode 33 for display is formed in the embedded thin film transistor, and is formed in the column direction with respect to the metal line 31 in which the signal line electrode is embedded to form an active matrix type array substrate. The metal line plays a role of a gate electrode and controls ON / OFF of the thin film transistor. The thin film transistor serves as a switching transistor that applies a voltage to the pixel electrode.

【0020】この様にして作成した薄膜トランジスタを
用いて液晶表示装置の製造方法をさらに具体的に示す。
図8に示す様に、薄膜トランジスタが複数個形成された
金属線41を予め溝42を設けた基板に図の様に固定す
る。溝42は機械的に作成またはフォトリソグラフィに
よって形成すればよい。
A method of manufacturing a liquid crystal display device using the thin film transistor thus manufactured will be described more specifically.
As shown in FIG. 8, a metal wire 41 having a plurality of thin film transistors formed thereon is fixed to a substrate having a groove 42 in advance as illustrated. The groove 42 may be mechanically formed or formed by photolithography.

【0021】次に、図示していないが表示電極材料を基
板に堆積させ、所望の画素電極構造にハ゜ターニンク゛を行う。
この時に、薄膜トランジスタのドレイン電極に例えば重
ねる等して接続される様に形成する。
Next, although not shown, a display electrode material is deposited on the substrate and a desired pixel electrode structure is patterned.
At this time, it is formed so as to be connected to the drain electrode of the thin film transistor by, for example, overlapping.

【0022】次に図示していないが信号線材料をスパッ
タ法等で堆積し、薄膜トランジスタを設けた金属線51
に直行するようにこの堆積させた信号線材料をエッチン
グ加工して信号線を形成し、信号線とソース電極が接続
する様に形成する。ゲート線に対応する金属線のコンタ
クトパッドを形成するために、信号線材料を堆積する前
に、ゲート絶縁膜を一部エッチンク゛し、コンタクトホールを
形成しておく必要がある。以上の工程を経て、図7に示
したアレイ基板を作成する。このアレイ基板と内側に透
明電極を全面に形成した対向基板との間に液晶を介在さ
せて、液晶表示装置が完成する。
Next, although not shown, a signal line material is deposited by a sputtering method or the like, and a metal line 51 provided with a thin film transistor is formed.
The deposited signal line material is subjected to etching so as to be perpendicular to, to form a signal line, and the signal line and the source electrode are connected. In order to form a contact pad of a metal line corresponding to the gate line, it is necessary to partially etch the gate insulating film and form a contact hole before depositing the signal line material. Through the above steps, the array substrate shown in FIG. 7 is produced. A liquid crystal is interposed between the array substrate and a counter substrate having a transparent electrode formed on the entire surface thereof to complete a liquid crystal display device.

【0023】本発明の薄膜トランジスタの特徴は次の通
り。前述した液晶表示装置への適用で示したように、基
板温度を上昇させる必要がないことである。画素電極材
料や、信号線材料を堆積させるのに昇温は必要では無
い。昇温が必要である場合も表示電極材料や信号線材料
の堆積温度は100 ℃程度で従来の最高プロセス温度に比
較すると低い。良好な特性を得るために高温プロセスが
必要な薄膜トランジスタ製造プロセスは金属線上で完結
されるので、基板温度に影響を与えない。 基板温度を
上昇させることなく薄膜トランジスタ・アクティブマト
リックス型液晶表示装置が製造可能であり、用いる基板
材料の選択範囲が広がる。特に、プラスティック基板等
の軽量、対衝撃性の強い基板を使用可能にする。さら
に、工程数の多い薄膜トランジスタを基板上に作成しな
いのでアレイ基板の生産性が向上する。
The characteristics of the thin film transistor of the present invention are as follows. As shown in the application to the liquid crystal display device described above, it is not necessary to raise the substrate temperature. No temperature increase is required to deposit the pixel electrode material or signal line material. Even when it is necessary to raise the temperature, the deposition temperature of the display electrode material and signal line material is about 100 ° C, which is lower than the conventional maximum process temperature. Since the thin film transistor manufacturing process, which requires a high temperature process to obtain good characteristics, is completed on the metal line, it does not affect the substrate temperature. A thin film transistor / active matrix type liquid crystal display device can be manufactured without raising the substrate temperature, and the selection range of the substrate material used is expanded. In particular, it enables the use of a light-weight and impact-resistant substrate such as a plastic substrate. Further, since the thin film transistor having a large number of steps is not formed on the substrate, the productivity of the array substrate is improved.

【0024】次に、針金状の薄膜トランジスタの作成方
法は従来方法に比べ工程が簡単である。上述した、薄膜
トランジスタのハ゜ターニンク゛数は2回で、大幅に従来の工程
数を削減することができる。ハ゜ターン 形成法も従来に比べ
容易である。従来、ハ゜ターニンク゛には基板サイズに合わせた
フォトマスクが必要で必要であった。即ち、同じ薄膜ト
ランジスタ構造をもつパネルでも、対角サイズが異なれ
ば、対角サイズに合わせたマスクをつくり直す必要があ
る。しかし、本発明の薄膜トランジスタでは、表示面積
に併せてフォトマスクをつくり直す必要は無い。例えば
図9に示すように、スイッチング素子51の部分に選択
的にレジストハ゜ターン を形成したい場合、図10に示すよ
うなスリットを設けた露光機が必要なだけである。
Next, the method of forming a wire-shaped thin film transistor is simpler than the conventional method. As described above, the number of patterns of the thin film transistor is two, so that the number of conventional steps can be significantly reduced. The pattern formation method is also easier than before. In the past, patterning required a photomask matching the substrate size. That is, even in panels having the same thin film transistor structure, if the diagonal size is different, it is necessary to remake a mask matching the diagonal size. However, in the thin film transistor of the present invention, it is not necessary to remake the photomask in accordance with the display area. For example, as shown in FIG. 9, when it is desired to selectively form a resist pattern in the portion of the switching element 51, only an exposure device having a slit as shown in FIG. 10 is required.

【0025】以下にハ゜ターニンク゛プロセスを具体的に説明す
る。金属線および金属線を被覆している膜の上にレジス
トを塗布し、図10に示すパイプ61に薄膜トランジス
タを形成する金属線62を通す。このパイプ61には図
10に示すようなスリットが形成されている。露光が必
要な部分で金属線62を固定し、スリット部分に露光光
63を照射する。金属線62を順次送り、所望の部分を
露光していく。この様なスリットを複数個具備した露光
装置であれば、一括して露光ができるので効率が上が
る。この作業を繰り返せば、薄膜トランジスタのハ゜ターニン
ク゛は金属線に沿って複数個作成することが可能となる。
薄膜トランジスタの構造が決定されれば、使用されるパ
ネルサイズ合わせ、マスクを作成する必要はない。更
に、チャネル長の変更など、ハ゜ターン 形状を変更する場
合、スリット幅を変更するだけで良い。例えば、薄膜ト
ランジスタのチャネル長を短くしたい場合、スリット幅
を短縮するだけで対応することができる。
The patterning process will be specifically described below. A resist is applied on the metal wire and the film covering the metal wire, and a metal wire 62 forming a thin film transistor is passed through a pipe 61 shown in FIG. A slit as shown in FIG. 10 is formed in the pipe 61. The metal wire 62 is fixed at the portion where exposure is required, and the slit light is irradiated with the exposure light 63. The metal wire 62 is sequentially sent to expose a desired portion. If the exposure apparatus has a plurality of such slits, the exposure can be carried out in a batch, so that the efficiency is improved. By repeating this operation, it is possible to form a plurality of thin film transistor patterns along the metal line.
If the structure of the thin film transistor is determined, it is not necessary to match the panel size and mask to be used. Furthermore, when changing the pattern shape, such as changing the channel length, it is only necessary to change the slit width. For example, when it is desired to shorten the channel length of the thin film transistor, it can be dealt with only by shortening the slit width.

【0026】エッチンク゛、現像などのウェットプロセスは図
11に示すように容易に連続的に行う事が出来る。エッ
チャント71が満たされた槽の中に薄膜トランジスタが
形成されている金属線72を順次通すことでエッチンク゛を連
続的に行うことができる。更に洗浄も同様に水槽を通れ
ば良い。または、図12に示す様にシャワー内を通る事
にしても良い。
Wet processes such as etching and development can be easily and continuously performed as shown in FIG. Etching can be continuously performed by sequentially passing the metal wire 72 on which the thin film transistor is formed through a bath filled with the etchant 71. Further, similarly, washing may be carried out through a water tank. Alternatively, as shown in FIG. 12, it may pass through the inside of the shower.

【0027】この様に、本発明薄膜トランジスタは、使
用する基板とは独立したロールとして作成することがで
きる事が特徴である。従って、液晶表示装置に限らず、
薄膜トランジスタのアレイが必要なデバイス製造の生産
性を向上することができる。特に、成膜温度に関して制
限が広くなることが特徴である。
As described above, the thin film transistor of the present invention is characterized in that it can be formed as a roll independent of the substrate used. Therefore, not only the liquid crystal display device,
The productivity of device manufacturing that requires an array of thin film transistors can be improved. In particular, the feature is that the limitation on the film forming temperature is widened.

【0028】(発明の実施の形態3)薄膜トランジスタ
のの断面図を図16に示す。半導体層93上にチャネル
保護膜層94が形成されている事が特徴である。チャネ
ル保護層94が形成されている事で、半導体層93を薄
層化することが可能になる。図16において、コンタク
ト層をエッチンク゛し、コンタクト層95と金属電極で構成さ
れるソース・ドレイン領域97を形成するにあたり、コ
ンタクト層95をn+a-Si:H、半導体層93をa-Si:H等
にした場合、エッチンク゛の選択性がない為にa-Si:H膜厚を厚
くする必要があった。このために、スループットが低下
するという問題があった。n+a-Si:Hに対して選択性が
大きい膜を使用すれば、半導体層の薄層化を実現するこ
とができる。
(Embodiment 3 of the Invention) FIG. 16 is a sectional view of a thin film transistor. The feature is that the channel protective film layer 94 is formed on the semiconductor layer 93. Since the channel protective layer 94 is formed, the semiconductor layer 93 can be thinned. In FIG. 16, when the contact layer is etched to form the source / drain region 97 composed of the contact layer 95 and the metal electrode, the contact layer 95 is n + a-Si: H, the semiconductor layer 93 is a-Si: H, or the like. In this case, it is necessary to increase the thickness of the a-Si: H film because there is no etching selectivity. Therefore, there is a problem that the throughput is reduced. By using a film having a high selectivity for n + a-Si: H, it is possible to realize a thin semiconductor layer.

【0029】図13〜図17に具体的な製造方法を説明
する。針金91上にゲート絶縁膜92、半導体層93、
チャネル保護層94を堆積させる。針金として、Cu、
Al、W、Ta、Au線等を用いる。ゲート絶縁膜とし
て、シリコン酸化膜、シリコン窒化膜またはこれらの積
層膜や針金金属の陽極酸化膜を用いる。半導体層として
a-Si:H、ポリシリコン等を用いる。チャネル保護層とし
てシリコン酸化膜、シリコン窒化膜等を用いる。
A specific manufacturing method will be described with reference to FIGS. On the wire 91, the gate insulating film 92, the semiconductor layer 93,
The channel protection layer 94 is deposited. As wire, Cu,
Al, W, Ta, Au wire or the like is used. As the gate insulating film, a silicon oxide film, a silicon nitride film, a laminated film thereof, or an anodized film of wire metal is used. As a semiconductor layer
a-Si: H, polysilicon or the like is used. A silicon oxide film, a silicon nitride film, or the like is used as the channel protective layer.

【0030】次に、チャネル保護層を図15に示す様に
ハ゜ターニンク゛する。このハ゜ターン の大きさが薄膜トランジスタ
のチャネル長Lおよびチャネル幅を決定する。ハ゜ターニンク゛
後にコンタクト層95、例えばPをドープしたn+a-S
i:Hや微結晶シリコンを堆積させる(図16)。
Next, the channel protective layer is patterned as shown in FIG. The size of this pattern determines the channel length L and channel width of the thin film transistor. After patterning, the contact layer 95, for example P-doped n + a-S
i: H and microcrystalline silicon are deposited (FIG. 16).

【0031】続けてソース・ドレイン電極材料96を堆
積する。電極材料としてMo、Alまたはこれらの積層膜
を用いれば良い。最後に、図17の様に電極材料96を
ハ゜ターニンク゛し、形成されたハ゜ターン をマスクに半導体層93
およびコンタクト層95をエッチンク゛し素子分離を行う。次
に、ソース・ドレイン金属96にギャップlを形成し、
ソース・ドレイン電極をマスクとしてコンタクト層95
をエッチンク゛する。以上の様に図17(a) 、(b) に示す薄膜
トランジスタを得ることができる。
Subsequently, the source / drain electrode material 96 is deposited. Mo, Al, or a laminated film of these may be used as the electrode material. Finally, as shown in FIG. 17, the electrode material 96 is patterned, and the formed pattern is used as a mask to form the semiconductor layer 93.
Then, the contact layer 95 is etched to perform element isolation. Next, a gap 1 is formed in the source / drain metal 96,
Contact layer 95 using the source / drain electrodes as a mask
To etch. As described above, the thin film transistor shown in FIGS. 17A and 17B can be obtained.

【0032】[0032]

【発明の効果】薄膜トランジスタを導電性線材料に形成
し、薄膜トランジスタのロールを作成することができ、
低コストかがはかれる。更に、この事によって使用可能
な基板材料の範囲が広がり、更に、冗長性、生産性が向
上する。また、高温プロセスを適用できるために従来の
低温プロセスに比べ、素子特性を良好にすることができ
る。
The thin film transistor can be formed on a conductive wire material to form a thin film transistor roll,
Low cost. Furthermore, this expands the range of substrate materials that can be used, and further improves redundancy and productivity. Further, since the high temperature process can be applied, the device characteristics can be improved as compared with the conventional low temperature process.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来の液晶表示装置の一画素分の平面図FIG. 1 is a plan view of one pixel of a conventional liquid crystal display device.

【図2】従来の液晶表示装置の一画素分の断面図FIG. 2 is a cross-sectional view of one pixel of a conventional liquid crystal display device.

【図3】本発明の実施の形態1の薄膜トランジスタの断
面図
FIG. 3 is a sectional view of the thin film transistor according to the first embodiment of the present invention.

【図4】本発明の実施の形態1の薄膜トランジスタの断
面図
FIG. 4 is a sectional view of the thin film transistor according to the first embodiment of the present invention.

【図5】本発明の実施の形態1の薄膜トランジスタの断
面図
FIG. 5 is a sectional view of the thin film transistor according to the first embodiment of the present invention.

【図6】本発明の実施の形態1の薄膜トランジスタの断
面図
FIG. 6 is a sectional view of the thin film transistor according to the first embodiment of the present invention.

【図7】本発明の実施の形態2のアレイ基板の薄膜トラ
ンジスタの斜視図
FIG. 7 is a perspective view of a thin film transistor on an array substrate according to a second embodiment of the present invention.

【図8】本発明の実施の形態2の薄膜トランジスタの製
造工程を示した断面図
FIG. 8 is a sectional view showing a manufacturing process of a thin film transistor according to a second embodiment of the present invention.

【図9】本発明の実施の形態2を説明する図FIG. 9 is a diagram illustrating a second embodiment of the present invention.

【図10】本発明の実施の形態の薄膜トランジスタ製造
に用いる露光方法説明図
FIG. 10 is an explanatory diagram of an exposure method used for manufacturing the thin film transistor according to the embodiment of the present invention.

【図11】本発明の実施の形態の製造方法を説明する図FIG. 11 is a diagram illustrating a manufacturing method according to an embodiment of the present invention.

【図12】本発明の実施の形態の製造方法を説明する図FIG. 12 is a diagram illustrating a manufacturing method according to an embodiment of the present invention.

【図13】本発明の実施の形態3の薄膜トランジスタの
断面図
FIG. 13 is a sectional view of a thin film transistor according to a third embodiment of the present invention.

【図14】本発明の実施の形態3の薄膜トランジスタの
断面図
FIG. 14 is a sectional view of a thin film transistor according to a third embodiment of the present invention.

【図15】本発明の実施の形態3の薄膜トランジスタの
断面図
FIG. 15 is a sectional view of a thin film transistor according to a third embodiment of the present invention.

【図16】本発明の実施の形態3の薄膜トランジスタの
断面図
FIG. 16 is a sectional view of a thin film transistor according to a third embodiment of the present invention.

【図17】本発明の実施の形態3の薄膜トランジスタの
断面図
FIG. 17 is a sectional view of a thin film transistor according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

21 導電性の金属線 22 ゲート絶縁膜 23 半導体層 24 コンタクト層 25 ソース・ドレイン電極材料 26 レジスト 27、28 ソース・ドレイン領域 21 conductive metal wire 22 gate insulating film 23 semiconductor layer 24 contact layer 25 source / drain electrode material 26 resist 27, 28 source / drain region

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】線状の導電性材料からなるゲート電極と、
このゲート電極表面に形成されたゲート絶縁膜と、この
ゲート絶縁膜上に形成された半導体層と、この半導体層
上に離間して形成されたソース・ドレイン電極とを具備
することを特徴とする薄膜トランジスタ。
1. A gate electrode made of a linear conductive material,
A gate insulating film formed on the surface of the gate electrode, a semiconductor layer formed on the gate insulating film, and source / drain electrodes formed separately on the semiconductor layer. Thin film transistor.
【請求項2】前記ゲート絶縁膜、前記半導体層および前
記ソース・ドレイン電極が前記導電性材料を被覆するよ
うに、前記導電性材料の中心と同軸上に形成されている
ことを特徴とする請求項1に記載の薄膜トランジスタ。
2. The gate insulating film, the semiconductor layer, and the source / drain electrodes are formed coaxially with the center of the conductive material so as to cover the conductive material. Item 3. The thin film transistor according to Item 1.
【請求項3】絶縁性の表面に画素電極及びこの画素電極
を駆動するスイッチングトランジスタが形成されたアレ
イ基板と、この基板に対向して配置され対向する面に共
通電極が形成された対向基板と、前記アレイ基板及び対
向基板間に介在して形成された液晶層とを具備する液晶
表示装置において、前記スイッチングトランジスタは前
記アレイ基板の表面に形成された溝に形成され、且つ線
状の導電性材料からなるゲート電極と、このゲート電極
表面に形成されたゲート絶縁膜と、このゲート絶縁膜上
に形成された半導体層と、この半導体層上に離間して形
成されたソース・ドレイン電極とを具備することを特徴
とする液晶表示装置。
3. An array substrate having a pixel electrode and a switching transistor for driving the pixel electrode formed on an insulating surface, and a counter substrate having a common electrode formed on the surface facing the substrate and facing the substrate. A switching element formed in a groove formed on the surface of the array substrate and having a linear conductivity. A gate electrode made of a material, a gate insulating film formed on the surface of the gate electrode, a semiconductor layer formed on the gate insulating film, and source / drain electrodes formed separately on the semiconductor layer. A liquid crystal display device comprising:
【請求項4】前記スイッチングトランジスタは、前記ゲ
ート絶縁膜、前記半導体層および前記ソース・ドレイン
電極が前記導電性材料を被覆するように、前記導電性材
料の中心と同軸上に形成されていることを特徴とする請
求項3に記載の液晶表示装置。
4. The switching transistor is formed coaxially with the center of the conductive material so that the gate insulating film, the semiconductor layer, and the source / drain electrodes cover the conductive material. The liquid crystal display device according to claim 3, wherein
JP7562096A 1996-03-29 1996-03-29 Thin film transistor and liquid crystal display device Pending JPH09266315A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7562096A JPH09266315A (en) 1996-03-29 1996-03-29 Thin film transistor and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7562096A JPH09266315A (en) 1996-03-29 1996-03-29 Thin film transistor and liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH09266315A true JPH09266315A (en) 1997-10-07

Family

ID=13581445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7562096A Pending JPH09266315A (en) 1996-03-29 1996-03-29 Thin film transistor and liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH09266315A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256579A (en) * 1997-03-13 1998-09-25 Toshiba Corp Photoelectric conversion element
US6204082B1 (en) 1998-06-30 2001-03-20 Hyundai Electronics Industries Co., Ltd. Method of manufacturing liquid crystal display device
WO2003049194A1 (en) * 2001-12-06 2003-06-12 Sharp Kabushiki Kaisha Functional line and transistor array using it
US6885028B2 (en) * 2002-03-25 2005-04-26 Sharp Kabushiki Kaisha Transistor array and active-matrix substrate
WO2005041302A1 (en) * 2003-10-29 2005-05-06 Ideal Star Inc. Complementary misfet and integrated circuit
KR100778292B1 (en) * 2006-09-22 2007-11-22 삼성전자주식회사 Connector and liquid crystal display having the same
JP2013089753A (en) * 2011-10-18 2013-05-13 Nippon Hoso Kyokai <Nhk> Thin film transistor, thin film transistor array substrate, flexible display element, flexible display device, and manufacturing method of thin film transistor array substrate
JP2014013851A (en) * 2012-07-05 2014-01-23 Hitachi Ltd Semiconductor device and manufacturing method of the same
CN111048421A (en) * 2019-12-30 2020-04-21 吉林建筑大学 Preparation method of flexible thin film transistor

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256579A (en) * 1997-03-13 1998-09-25 Toshiba Corp Photoelectric conversion element
US6204082B1 (en) 1998-06-30 2001-03-20 Hyundai Electronics Industries Co., Ltd. Method of manufacturing liquid crystal display device
US7339192B2 (en) 2001-12-06 2008-03-04 Sharp Kabushiki Kaisha Function line and transistor array using the same
WO2003049194A1 (en) * 2001-12-06 2003-06-12 Sharp Kabushiki Kaisha Functional line and transistor array using it
US6885028B2 (en) * 2002-03-25 2005-04-26 Sharp Kabushiki Kaisha Transistor array and active-matrix substrate
CN100446236C (en) * 2002-03-25 2008-12-24 夏普株式会社 Transistor array and active-matrix substrate
US7586131B2 (en) 2002-03-25 2009-09-08 Sharp Kabushiki Kaisha Transistor array and active-matrix substrate
WO2005041302A1 (en) * 2003-10-29 2005-05-06 Ideal Star Inc. Complementary misfet and integrated circuit
US7755141B2 (en) 2003-10-29 2010-07-13 Ideal Star, Inc. Complementary MISFET formed in a linear body
KR100778292B1 (en) * 2006-09-22 2007-11-22 삼성전자주식회사 Connector and liquid crystal display having the same
JP2013089753A (en) * 2011-10-18 2013-05-13 Nippon Hoso Kyokai <Nhk> Thin film transistor, thin film transistor array substrate, flexible display element, flexible display device, and manufacturing method of thin film transistor array substrate
JP2014013851A (en) * 2012-07-05 2014-01-23 Hitachi Ltd Semiconductor device and manufacturing method of the same
CN111048421A (en) * 2019-12-30 2020-04-21 吉林建筑大学 Preparation method of flexible thin film transistor

Similar Documents

Publication Publication Date Title
JP4648829B2 (en) Product
US6111619A (en) Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array
JPS59208783A (en) Thin film transistor
US20010019126A1 (en) Methods of forming thin-film transistor display devices
WO2017128565A1 (en) Manufacturing method for low-temperature polysilicon array substrate
JPH0553147A (en) Liquid crystal display device and production thereof
US5734449A (en) Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof
JPH10163498A (en) Thin film transistor, fabrication thereof and liquid crystal display
US4990460A (en) Fabrication method for thin film field effect transistor array suitable for liquid crystal display
US20070218576A1 (en) Method for fabricating polysilicon liquid crystal display device
WO2018184279A1 (en) Tft substrate and manufacturing method thereof
US5396083A (en) Thin film transistor and method of making the same
KR100606448B1 (en) Fabrication method of liquid crystal display device using 2 mask
JPH09266315A (en) Thin film transistor and liquid crystal display device
JPH1195256A (en) Active matrix substrate
JPH0580650B2 (en)
JPH1048664A (en) Liquid crystal display device and its production
JPH08184853A (en) Production of active matrix substrate and active matrix substrate
KR20110053721A (en) Array substrate and method of fabricating the same
JPH098311A (en) Fabrication and structure of thin film semiconductor device
US6703266B1 (en) Method for fabricating thin film transistor array and driving circuit
US6713328B2 (en) Manufacturing method of thin film transistor panel
KR19990075407A (en) Method of manufacturing thin film transistor substrate
CN110676267A (en) Display panel and manufacturing method thereof
JP2002314088A (en) Manufacturing method for thin film transistor array substrate and liquid crystal display device using the same manufactured by the method