JP6995333B2 - Manufacturing method of active matrix substrate and active matrix substrate - Google Patents

Manufacturing method of active matrix substrate and active matrix substrate Download PDF

Info

Publication number
JP6995333B2
JP6995333B2 JP2017019154A JP2017019154A JP6995333B2 JP 6995333 B2 JP6995333 B2 JP 6995333B2 JP 2017019154 A JP2017019154 A JP 2017019154A JP 2017019154 A JP2017019154 A JP 2017019154A JP 6995333 B2 JP6995333 B2 JP 6995333B2
Authority
JP
Japan
Prior art keywords
substrate
active matrix
board
electrode layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017019154A
Other languages
Japanese (ja)
Other versions
JP2018124524A (en
Inventor
松室智紀
竹谷純一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PI-CRYSTAL INC.
Original Assignee
PI-CRYSTAL INC.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PI-CRYSTAL INC. filed Critical PI-CRYSTAL INC.
Priority to JP2017019154A priority Critical patent/JP6995333B2/en
Publication of JP2018124524A publication Critical patent/JP2018124524A/en
Application granted granted Critical
Publication of JP6995333B2 publication Critical patent/JP6995333B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、大面積のアクティブマトリクス基板に係り、詳しくはアクティブマトリクスで駆動や読み出しができる自発光型表示装置、液晶表示装置、エレクトロクロミック表示装置、自発光型照明装置、センサーデバイス、多点センサーデバイス、多機能センサーデバイスおよび、その製造方法に関する。 The present invention relates to a large-area active matrix substrate, and more specifically, a self-luminous display device, a liquid crystal display device, an electrochromic display device, a self-luminous lighting device, a sensor device, and a multi-point sensor that can be driven and read by the active matrix. Regarding devices, multifunction sensor devices, and methods for manufacturing them.

近年、液晶ディスプレイを中心に薄膜トランジスタで形成されたアクティブマトリクス型デバイスの普及が進み、様々な分野に浸透してきた。高精細化や大型化など用途に応じて技術の進化も激しくなり、アクティブマトリクスのフレキシブル化という機能面での技術革新が進んでいる。例えば、アクティブマトリクス型の表示装置としては、液晶方式が現在の主流となっており、中小型ディスプレイを中心に有機ELを採用した方式もシェアを伸ばしている。またLEDを使用したディスプレイも屋外用途中心に大型ディスプレイとして増加傾向にあるが、LEDを発光素子として使用した表示装置はパッシブマトリクス型でありアクティブマトリクス型で駆動されている例は殆ど無い。 In recent years, active matrix type devices formed of thin film transistors have become widespread, mainly in liquid crystal displays, and have penetrated into various fields. Technological evolution is intensifying according to applications such as higher definition and larger size, and technological innovation in terms of functionality such as flexible active matrix is progressing. For example, as an active matrix type display device, the liquid crystal display method is currently the mainstream, and the method using organic EL mainly for small and medium-sized displays is also increasing its share. In addition, displays using LEDs are also increasing as large displays mainly for outdoor applications, but display devices using LEDs as light emitting elements are passive matrix type and there are few examples of being driven by active matrix type.

アクティブマトリクス型デバイスの新しい分野として、交通機関や小売店等で紙に代わる広告媒体としてディスプレイを使用するデジタルサイネージ市場の拡大が期待されている。現在は、小型のディスプレイによる電車内での広告や情報発信、小売店でのPOP広告的な使われ方が主流だが、大型ディスプレイにデジタルサイネージに対する潜在的なニーズが高い。大型商業施設や繁華街或はイベント会場にて、ロケーションや消費者の行動状況に応じた映像系広告や販促情報さらにはイベント・サービスの案内等を大型のディスプレイを用いて発信することにより消費行動を促進することが検討されている。大型ディスプレイによる広告効果の高さは実証実験等でも確認されている。
ディスプレイ以外では、圧力センサー等をアクティブマトリクス上に形成して、歩行時や運動時の荷重移動を観察するアプリケーション等の提案も行われている。
As a new field of active matrix devices, the digital signage market, which uses displays as an advertising medium instead of paper in transportation and retail stores, is expected to expand. Currently, it is mainly used for advertisements and information transmission in trains with small displays and POP advertisements at retail stores, but there is a high potential need for digital signage for large displays. Consumption behavior by transmitting video advertisements, sales promotion information, event service information, etc. according to the location and consumer behavior at large commercial facilities, downtown areas, or event venues using a large display. Is being considered to promote. The high advertising effect of the large display has been confirmed in demonstration experiments.
In addition to displays, applications such as forming a pressure sensor or the like on an active matrix to observe load transfer during walking or exercising have also been proposed.

特開2012-227514JP 2012-227514

しかしながら、既存のアクティブマトリクス技術では、大きなガラス基板上に製造する性格上、大型化に伴い製造設備コストが急激に上昇するうえ、製造可能なサイズに上限が存在する。例えば超大型サイネージ向けディスプレイ等を実現する場合では、40~100インチ程度の液晶ディスプレイを複数組み合わせることで大型化させているが、筐体全体の重量増や屋外等への設置性が乏しいことなどから広く普及するに至っていない。そのため、屋内外等で使用する超大型のディスプレイはLEDディスプレイが主流となってきている。しかし、現状の技術ではパッシブマトリクス駆動方式で専用の駆動回路がセットで設置されるため、ディスプレイユニットの高精細化、軽量・薄型化が困難であり、基板のフレキシブル性(以後、可撓性)への制約にもなっている。 However, with the existing active matrix technology, due to the nature of manufacturing on a large glass substrate, the cost of manufacturing equipment rises sharply as the size increases, and there is an upper limit to the size that can be manufactured. For example, in the case of realizing a display for ultra-large signage, the size is increased by combining multiple liquid crystal displays of about 40 to 100 inches, but the weight of the entire housing is increased and the installability in the outdoors is poor. It has not been widely used since then. Therefore, LED displays have become the mainstream for ultra-large displays used indoors and outdoors. However, with the current technology, since a dedicated drive circuit is installed as a set in the passive matrix drive system, it is difficult to make the display unit high-definition, lightweight and thin, and the flexibility of the substrate (hereinafter referred to as flexibility). It is also a constraint on.

これを解決する方法として、半導体基板上に作製された1または複数の駆動回路が形成されたドライバIC上に1または複数のLEDを積層して一体化しかつ、トランジスタの誤動作の対策まで含まれた画素チップが提唱されている(特許文献1)。本方式では、ドライバIC単位で高精細にデバイスを実装可能であるうえ、複数画素を纏めて転写・実装することが可能となりRGB個別や1画素毎に実装する場合と比べて実装工程を大幅に短縮できる。しかしながら、デバイス実装エリアを含んだ複数画素分の大きさが有るドライバICを実装していくため、大型化した場合の軽量・薄型化や可撓性が犠牲になる。更に、非常に複雑な形状をドライバIC上に作製しマイクロLED等のデバイスを積層しなければならず製造工程も非常に複雑となる。また、各チップを例えば、平版上の仮転写基板単位毎に転写を繰り返さなければならず、隣り合う画素に対して転写毎に精度高くアライメントしなければならない。 As a method for solving this, one or a plurality of LEDs are laminated and integrated on a driver IC in which one or a plurality of drive circuits are formed on a semiconductor substrate, and measures against transistor malfunction are included. A pixel chip has been proposed (Patent Document 1). In this method, it is possible to mount the device in high definition for each driver IC, and it is also possible to transfer and mount multiple pixels at once, which greatly improves the mounting process compared to the case where RGB is individually mounted or mounted for each pixel. Can be shortened. However, since the driver IC having the size of a plurality of pixels including the device mounting area is mounted, the weight reduction, the thinning, and the flexibility when the size is increased are sacrificed. Further, a very complicated shape must be formed on the driver IC and devices such as micro LEDs must be laminated, which makes the manufacturing process very complicated. In addition, each chip must be repeatedly transferred, for example, for each temporary transfer board unit on a lithographic plate, and must be aligned with adjacent pixels with high accuracy for each transfer.

更には、アクティブマトリクスの解像度向上と共に実装箇所の大幅な増加や実装に求められる位置精度なども高くなり、実装工程に要する時間や実装歩留まり低下などによるコストアップが問題となっている。そのうえ、現在、可撓性基板を高精度に転写する技術が切望されている。 Further, as the resolution of the active matrix is improved, the number of mounting locations is greatly increased and the position accuracy required for mounting is also increased, which causes a problem of cost increase due to the time required for the mounting process and the decrease in mounting yield. Moreover, at present, a technique for transferring a flexible substrate with high accuracy is eagerly desired.

このような状況を鑑み、本発明は、複雑な工程を最小限に抑え、アクティブマトリクスを構成する薄膜トランジスタの転写実装工程を更に簡易化する事で大幅に短縮し、軽量・薄膜で可撓性を最大限維持できる超大型アクティブマトリクスを実現するものである。更に、可撓性を最大限維持できることで、既存の大型アクティブマトリクスには無い、新たなアプリケーションの創出に繋げるものである。 In view of such a situation, the present invention greatly shortens the process by minimizing the complicated process and further simplifying the transfer mounting process of the thin film transistor constituting the active matrix, and makes it lightweight and thin and flexible. It realizes a super-large active matrix that can be maintained to the maximum. Furthermore, maintaining maximum flexibility leads to the creation of new applications not found in existing large active matrices.

基板とその上に形成された、少なくとも第1の電極層、第1の絶縁層、第1の半導体層、第2の電極層を備えた第1の基板、基板とその上に形成された、少なくとも第1の電極層を備えた第2の基板であって、前記第1の基板と前記第2の基板は別々の工程で作製され、前記第1の基板は、前記第2の基板上に実装され電気的に接続されており、かつ、少なくとも1以上のトランジスタで形成された駆動回路が1回路以上備えられた、基板外形のアスペクト比が1:1より大きいアクティブマトリクス基板。 A substrate and a first substrate having at least a first electrode layer, a first insulating layer, a first semiconductor layer, and a second electrode layer formed on the substrate, a substrate and a substrate formed on the substrate. A second substrate having at least a first electrode layer, wherein the first substrate and the second substrate are manufactured in separate steps, and the first substrate is placed on the second substrate. An active matrix board that is mounted and electrically connected, and has one or more drive circuits formed of at least one or more transistors, and has an aspect ratio of a board outer shape of greater than 1: 1.

第1の基板は、アスペクト比が1:2以上の長方形であるアクティブマトリクス基板。 The first substrate is an active matrix substrate having a rectangular aspect ratio of 1: 2 or more.

第1の基板は、可撓性を有する部材で構成されているアクティブマトリクス基板。 The first substrate is an active matrix substrate composed of flexible members.

第1の基板の第2の電極層上に開口部を有する第2の絶縁層を更に備えており、第2の基板の第1の電極層上に部品を実装するための開口部を有する第1の絶縁層を更に備えているアクティブマトリクス基板。 A second insulating layer having an opening on the second electrode layer of the first substrate is further provided, and an opening for mounting a component on the first electrode layer of the second substrate is provided. An active matrix substrate further comprising an insulating layer of 1.

基板上に形成された1回路以上の駆動回路は、前記アクティブマトリクスを構成する行方向か列方向の最小構成単位の回路が、1行と複数列もしくは、1列と複数行が複数列もしくは、複数行方向に連続して繰り返し並んで配置されているアクティブマトリクス基板。 In the drive circuit of one or more circuits formed on the board, the circuit of the minimum configuration unit in the row direction or the column direction constituting the active matrix is one row and multiple columns, or one column and multiple rows are multiple columns or. An active matrix board that is continuously and repeatedly arranged side by side in multiple rows.

第2の基板上には、長方形の形状をした前記第1の基板が行方向もしくは、列方向に連続的に実装されており、行方向に連続的な場合は列方向には離散的に実装され、列方向に連続的な場合は行方向には離散的に実装されているアクティブマトリクス基板。 On the second substrate, the first substrate having a rectangular shape is continuously mounted in the row direction or the column direction, and when it is continuous in the row direction, it is mounted discretely in the column direction. An active matrix board that is mounted discretely in the row direction if it is continuous in the column direction.

第1の基板は、アクティブマトリクスを構成する最小構成単位の行および列に相当する領域の境界部分に他基板と接続可能な開口部もしくは、電極を備えているアクティブマトリクス基板。 The first substrate is an active matrix substrate having an opening or an electrode that can be connected to another substrate at the boundary portion of the region corresponding to the row and column of the minimum structural unit constituting the active matrix.

第1の基板および、第2の基板には、第2の基板へ第1の基板を実装するときに必要な位置情報を認識するための位置情報認識マークを夫々備えているアクティブマトリクス基板。 An active matrix board having a position information recognition mark for recognizing the position information required when mounting the first board on the second board on the first board and the second board, respectively.

基板とその上に形成された、少なくとも第1の電極層、第1の絶縁層、第1の半導体層、第2の電極層を備えた第1の基板、基板とその上に形成された、少なくとも第1の電極層を備えた第2の基板であって、第1の基板と第2の基板は別々の工程で作製され、第1の基板は、第2の基板上に実装され電気的に接続されており、第1の基板は、第1の基板を仮固定する仮固定基板が輪転式の版胴に設置されている輪転式の可撓性基板実装装置により第2の基板に実装されるアクティブマトリクス基板の製造方法。 A substrate and a first substrate having at least a first electrode layer, a first insulating layer, a first semiconductor layer, and a second electrode layer formed on the substrate, a substrate and a substrate formed on the substrate. A second substrate with at least a first electrode layer, the first substrate and the second substrate are made in separate steps, and the first substrate is mounted and electrically mounted on the second substrate. The first substrate is mounted on the second substrate by the rotary flexible substrate mounting device in which the temporary fixing substrate for temporarily fixing the first substrate is installed on the rotary plate cylinder. How to manufacture an active matrix substrate.

本発明によれば、アクティブマトリックスディスプレイで必要となる行選択線、列選択線、電源線、グランド線等のディスプレイの表示エリア全面に張りめぐらせる配線類、表示素子、画素駆動回路を、各々にとって最も経済効率の高いプロセス方法や密度で形成することができるため、ディスプレイの大型化に伴う製造装置の大型化を限定的にすることが可能になる。 According to the present invention, the wirings, display elements, pixel drive circuits, etc. required for the active matrix display, such as the row selection line, the column selection line, the power supply line, and the ground line, which are stretched over the entire display area of the display, are the most suitable for each. Since it can be formed by a process method and density with high economic efficiency, it is possible to limit the increase in size of the manufacturing equipment due to the increase in size of the display.

具体的には、薄膜トランジスタなどを作製するための複雑なプロセスを要する第1の基板を、比較的小型の基板を用いて作製できるため、設備投資および製造コストを抑える事ができる。更に、大型の第2の基板は、スクリーン印刷という簡易な方法で製造でき、かつ、薄膜トランジスタなどの複雑なデバイスが無いため、高歩留りで作製することが可能である。また、大型アクティブマトリクスを製造する場合には、第2の基板を貼り合せることで実現可能である。 Specifically, since the first substrate, which requires a complicated process for manufacturing a thin film transistor or the like, can be manufactured using a relatively small substrate, capital investment and manufacturing cost can be suppressed. Further, the large second substrate can be manufactured by a simple method of screen printing, and since there is no complicated device such as a thin film transistor, it can be manufactured with a high yield. Further, in the case of manufacturing a large active matrix, it can be realized by laminating a second substrate.

本発明の第1の実施の形態を示す図面である。It is a drawing which shows the 1st Embodiment of this invention. 本発明の第2の実施の形態を示す図面である。It is a drawing which shows the 2nd Embodiment of this invention. 本発明の第3の実施の形態を示す図面である。It is a drawing which shows the 3rd Embodiment of this invention. 本発明の第3の実施の形態の実装工程1を示す図面である。It is a drawing which shows the mounting process 1 of the 3rd Embodiment of this invention. 本発明の第3の実施の形態の実装工程2を示す図面である。It is a drawing which shows the mounting process 2 of the 3rd Embodiment of this invention. 本発明の第3の実施の形態の実装工程3を示す図面である。It is a drawing which shows the mounting process 3 of the 3rd Embodiment of this invention. 本発明の第4の実施の形態を示す図面である。It is a drawing which shows the 4th Embodiment of this invention. 本発明の第4の実施の形態の実装工程1を示す図面である。It is a drawing which shows the mounting process 1 of the 4th Embodiment of this invention. 本発明の第4の実施の形態の実装工程2を示す図面である。It is a drawing which shows the mounting process 2 of the 4th Embodiment of this invention. 本発明の第4の実施の形態の実装工程3を示す図面である。It is a drawing which shows the mounting process 3 of the 4th Embodiment of this invention. 第1の基板104上に形成される画素駆動回路の回路図である。It is a circuit diagram of the pixel drive circuit formed on the 1st substrate 104. 第1の基板104上に形成される画素駆動回路基板の段面図である。It is a step view of the pixel drive circuit board formed on the 1st board 104. 第2の基板204の断面図である。It is sectional drawing of the 2nd substrate 204. 第2の基板204に第1の基板104と部品400を実装した断面図である。It is sectional drawing which mounted the 1st board 104 and component 400 on the 2nd board 204. 第2の基板204を繋ぎ合せて大型アクティブマトリクス基板を作製する方法を示す概念図である。It is a conceptual diagram which shows the method of manufacturing the large-sized active matrix substrate by connecting the 2nd substrate 204. 第1の基板104と第2の基板204を繋ぎ合わせるときの位置情報認識マークの1例を示す概念図である。It is a conceptual diagram which shows an example of the position information recognition mark at the time of connecting a 1st board 104 and a 2nd board 204.

先ずは、本発明を実施するための第1の基板100、101、102、103、104(以後、本説明では第1の基板104に統一)と第2の基板200、201、202、203、204、210、211、212、213(以後、本説明では第2の基板204に統一)について詳細を説明する。 First, the first substrate 100, 101, 102, 103, 104 for carrying out the present invention (hereinafter, unified as the first substrate 104 in this description) and the second substrate 200, 201, 202, 203, Details of 204, 210, 211, 212, and 213 (hereinafter, unified to the second substrate 204 in this description) will be described.

最初に、第1の基板104上に図11に示す2トランジスタ1キャパシタ(2Tr1C)構成の薄膜トランジスタで形成された画素駆動回路基板(図12)を形成する。但し、図12とそれ以降の図面では簡略化のため1トランジスタの簡略表示にて説明するが、実際には、図11に代表される回路を構成する要素が入っているものとする。 First, a pixel drive circuit board (FIG. 12) formed of a thin film transistor having a 2-transistor 1-capacitor (2Tr1C) configuration shown in FIG. 11 is formed on the first substrate 104. However, in FIGS. 12 and the subsequent drawings, a simplified display of one transistor will be described for simplification, but in reality, it is assumed that the elements constituting the circuit represented by FIG. 11 are included.

第1の基板104の構成は、工程中のハンドリング用仮固定基板301(キャリア基板ともいう)上に可撓性を有する樹脂製基板300が形成されているものである。この時、ハンドリング用仮固定基板301としては、無アルカリガラス、石英ガラス、Si基板等に代表される寸法安定性の良いリジットな基板なら特に制限されるものではない。
また、可撓性を有する樹脂製基板300としては、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ポリイミド(PI)、ポリエーテルサルホン(PES)、ポリエーテルイミド(PEI)、ポリフェニレンサルファイド(PPS)、全芳香族ポリアミド(別名:アラミド)、ポリフェニレンエーテル(PPE)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリオキシメチレン(POM、別名:ポリアセタール)、ポリエーテルエーテルケトン(PEEK)、液晶ポリマー(LCP)(例:溶融液晶性全芳香族ポリエステル(基本骨格:パラヒドロキシ安息香酸、ビフェノール、フタル酸))、パリレン、金属ホイル基板等が挙げられる。
また、樹脂製基板300の膜厚は1μm~500μmで目的に応じて自由に設定でき、より好ましくは1μm~150μm、最も好ましいのは1μm~50μmである。
The configuration of the first substrate 104 is such that a flexible resin substrate 300 is formed on a temporary fixing substrate 301 (also referred to as a carrier substrate) for handling during the process. At this time, the temporary fixing substrate 301 for handling is not particularly limited as long as it is a rigid substrate having good dimensional stability represented by non-alkali glass, quartz glass, Si substrate and the like.
Examples of the flexible resin substrate 300 include polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polycarbonate (PC), polyimide (PI), polyethersalphon (PES), and polyetherimide. (PEI), Polyphenylene Sulfide (PPS), Total Aromatic Polyetherketone (also known as aramid), Polyethereneether (PPE), Polyallylate (PAR), Polybutylene terephthalate (PBT), Polyoxymethylene (POM, also known as polyacetal), Examples include polyetheretherketone (PEEK), liquid crystal polymer (LCP) (eg, molten liquid liquid all-aromatic polyester (basic skeleton: parahydroxybenzoic acid, biphenol, phthalic acid)), parylene, metal foil substrate and the like.
The film thickness of the resin substrate 300 is 1 μm to 500 μm and can be freely set according to the intended purpose, more preferably 1 μm to 150 μm, and most preferably 1 μm to 50 μm.

次に、樹脂基板上300に導電性薄膜310を形成する。導電性薄膜310を形成する方法としては、例えば、スパッタリング法、真空蒸着法に代表されるPVD法、または、導電性膜材料を含むインクを用いた塗布法により導電性薄膜310を樹脂製基板300上に成膜した後、フォトリソグラフィー法により所定の形状にパターニングを実施することにより形成する方法が挙げられる。
導電性薄膜310を形成する材料としては、例えば、Au、Ag、Cu、Mo、W、Ti、Al、Pd、Pt、Ta等の金属、これらの金属の合金、および、これらの金属の化合物が挙げられる。導電性膜を形成する材料としては、導電性が高い材料が好ましい。
Next, the conductive thin film 310 is formed on the resin substrate 300. As a method for forming the conductive thin film 310, for example, a sputtering method, a PVD method typified by a vacuum vapor deposition method, or a coating method using an ink containing a conductive film material is used to form the conductive thin film 310 on a resin substrate 300. Examples thereof include a method of forming a film on the film and then patterning it into a predetermined shape by a photolithography method.
Examples of the material for forming the conductive thin film 310 include metals such as Au, Ag, Cu, Mo, W, Ti, Al, Pd, Pt, and Ta, alloys of these metals, and compounds of these metals. Can be mentioned. As the material for forming the conductive film, a material having high conductivity is preferable.

また、導電性薄膜310を形成する他の方法としては、例えば、有版印刷法または無版印刷法により、樹脂製基板300上に、所定の形状にパターニングされた導電性薄膜310を直接形成する方法が挙げられる。所定の形状にパターニングされた導電性薄膜310を直接形成することにより工程を簡略化することができる。
有版印刷法または無版印刷法により、所定の形状にパターニングされた導電性薄膜310を直接形成する場合、種々の導電性材料を含むインクを用いることができる。導電性材料を含むインクとしては、導電性の高い材料を含むインクが好ましく、例えば、PEDOT/PSS等の導電性高分子化合物を含むインク、無機材料のナノパーティクル微粒子を分散させた微粒子分散インク、銅塩、銀塩等の金属化合物インクが挙げられる。微粒子分散インクに含まれる微粒子としては、例えば、ナノ-Au、ナノ-Ag、ナノ-Cu、ナノ-Pd、ナノ-Pt、ナノ-Ni、ナノ-ITO、ナノ-酸化銀、ナノ-酸化銅が挙げられる。ナノ-酸化銀およびナノ-酸化銅を含む微粒子分散インクには、還元剤が含まれていてもよい。
Further, as another method for forming the conductive thin film 310, for example, the conductive thin film 310 patterned in a predetermined shape is directly formed on the resin substrate 300 by a plated printing method or a plateless printing method. The method can be mentioned. The process can be simplified by directly forming the conductive thin film 310 patterned in a predetermined shape.
When the conductive thin film 310 patterned in a predetermined shape is directly formed by a plate printing method or a plateless printing method, inks containing various conductive materials can be used. As the ink containing a conductive material, an ink containing a highly conductive material is preferable, for example, an ink containing a conductive polymer compound such as PEDOT / PSS, a fine particle dispersion ink in which nanoparticles of an inorganic material are dispersed, and an ink. Examples thereof include metal compound inks such as copper salts and silver salts. Examples of the fine particles contained in the fine particle dispersion ink include nano-Au, nano-Ag, nano-Cu, nano-Pd, nano-Pt, nano-Ni, nano-ITO, nano-silver oxide, and nano-copper oxide. Can be mentioned. The fine particle dispersion ink containing nano-silver oxide and nano-copper oxide may contain a reducing agent.

また、めっき法により導電性薄膜310を形成してもよい。めっき法により導電性薄膜310を形成する方法としては、例えば、フォトリソグラフィー法、有版印刷法または無版印刷法により、あらかじめ所定の形状にパターニングされためっきプライマー層を樹脂製基板300上に形成しておき、無電解めっき法、または、無電解めっき法と電解めっき法との組合せにより、所定の位置に導電性薄膜310を形成する方法が挙げられる。 Further, the conductive thin film 310 may be formed by a plating method. As a method for forming the conductive thin film 310 by the plating method, for example, a plating primer layer patterned in advance in a predetermined shape is formed on the resin substrate 300 by a photolithography method, a plate printing method, or a plateless printing method. However, a method of forming a conductive thin film 310 at a predetermined position by a electroless plating method or a combination of an electroless plating method and an electroplating method can be mentioned.

導電性薄膜310の膜厚は特に限定されないが、20nm~1μmであることが好ましく、20nm~300nmであることがより好ましい。無機材料のナノパーティクル微粒子を分散させた微粒子分散インクを用いて導電性薄膜310を形成する場合、導電性薄膜310の膜厚は、100nm~300nmであることが好ましく、150nm~250nmであることがより好ましい。微粒子分散インクに含まれる分散剤成分等の残留や導電性薄膜310の成膜後のベーク処理において、ナノパーティクル微粒子が粒子成長することで導電性薄膜310に含まれるナノパーティクル微粒子が不均一となることにより導電性の阻害が発生する可能性があるため、100nm以下の膜厚では導電性が低下する可能性があるためである。
一方、銀塩等を用いて導電性薄膜310を形成する場合は、膜厚は20nm~100nmが好ましく、20nm~60nmがより好ましい。これは、銀塩などではナノパーティクル微粒子の成長よりも緻密な膜が形成されより薄い膜厚でも導電性が発現するからである。更に薄くできることで、ゲート電極の段差が低くなりその上の絶縁膜の信頼性向上にも寄与できる。
The film thickness of the conductive thin film 310 is not particularly limited, but is preferably 20 nm to 1 μm, and more preferably 20 nm to 300 nm. When the conductive thin film 310 is formed by using the fine particle dispersion ink in which the nanoparticle fine particles of the inorganic material are dispersed, the film thickness of the conductive thin film 310 is preferably 100 nm to 300 nm, preferably 150 nm to 250 nm. More preferred. In the residue of the dispersant component contained in the fine particle dispersion ink and the bake treatment after the film formation of the conductive thin film 310, the nanoparticles contained in the conductive thin film 310 become non-uniform due to the growth of the nanoparticles. This is because the conductivity may be hindered, and the conductivity may decrease at a film thickness of 100 nm or less.
On the other hand, when the conductive thin film 310 is formed by using a silver salt or the like, the film thickness is preferably 20 nm to 100 nm, more preferably 20 nm to 60 nm. This is because in silver salts and the like, a film that is denser than the growth of nanoparticles and fine particles is formed, and conductivity is exhibited even with a thinner film thickness. By making it thinner, the step of the gate electrode becomes lower, which can contribute to improving the reliability of the insulating film on the gate electrode.

次に、樹脂製基板300および導電性薄膜310の上に、ゲート絶縁膜311を形成する。ゲート絶縁膜311としては、高い比誘電率を有する強誘電体や高分子化合物を含有する有機絶縁膜が好ましい。高い比誘電率を有する強誘電体としては、アルミナ(AlxOy)、酸化ハフニウム(HfxOy)に代表される無機の金属化合物があげられる。高分子化合物としては、例えば、PS樹脂、PVP樹脂、PMMA樹脂、含フッ素樹脂、PI(ポリイミド)樹脂、PC(ポリカーボネート)樹脂、PVA(ポリビニルアルコール)樹脂、パリレン樹脂および、これらの樹脂に含まれる繰り返し単位を複数含む共重合体が挙げられる。これらの中でも、高分子化合物としては、耐溶剤性に代表されるプロセス耐性および安定性に優れるため、架橋性の高分子化合物が好ましい。 Next, the gate insulating film 311 is formed on the resin substrate 300 and the conductive thin film 310. As the gate insulating film 311, an organic insulating film containing a ferroelectric substance having a high relative permittivity or a polymer compound is preferable. Examples of the ferroelectric substance having a high relative permittivity include inorganic metal compounds typified by alumina (AlxOy) and hafnium oxide (HfxOy). Examples of the polymer compound include PS resin, PVP resin, PMMA resin, fluorine-containing resin, PI (polykimide) resin, PC (polycarbonate) resin, PVA (polyvinyl alcohol) resin, parylene resin, and these resins. Examples thereof include a copolymer containing a plurality of repeating units. Among these, as the polymer compound, a crosslinkable polymer compound is preferable because it is excellent in process resistance and stability typified by solvent resistance.

ゲート絶縁膜311の膜厚は特に限定されないが、1nm~1μmであることが好ましく、20nm~600nmであることがより好ましく、30nm~200nmであること
が更に好ましい。
The film thickness of the gate insulating film 311 is not particularly limited, but is preferably 1 nm to 1 μm, more preferably 20 nm to 600 nm, and even more preferably 30 nm to 200 nm.

ゲート絶縁膜311を形成するより好ましい構造は、強誘電体と有機絶縁膜の積層膜がより好ましく、アルミナ/PS樹脂、アルミナ/PVP樹脂、アルミナ/PMMA樹脂、アルミナ/含フッ素樹脂、アルミナ/ポリイミド樹脂、アルミナ/PVA樹脂、アルミナ/パリレン樹脂などに代表される構造が考えられる。各構造の膜厚は、強誘電体が10nm~500nm、有機絶縁膜が10nm~500nmが好ましく、強誘電体が10nm~50nm、有機絶縁膜が10nm~100nmがより好ましく、強誘電体が10nm~40nm、有機絶縁膜が10nm~40nmが更に好ましい。 A more preferable structure for forming the gate insulating film 311 is a laminated film of a strong dielectric and an organic insulating film, and an alumina / PS resin, an alumina / PVP resin, an alumina / PMMA resin, an alumina / fluorine-containing resin, and an alumina / polyimide are more preferable. A structure typified by a resin, an alumina / PVA resin, an alumina / parylene resin, or the like can be considered. The film thickness of each structure is preferably 10 nm to 500 nm for the strong dielectric, 10 nm to 500 nm for the organic insulating film, 10 nm to 50 nm for the strong dielectric, 10 nm to 100 nm for the organic insulating film, and 10 nm to 100 nm for the strong dielectric. It is more preferably 40 nm and the organic insulating film is 10 nm to 40 nm.

ゲート絶縁膜311をパターニングする方法としては、有版印刷法や無判印刷法を用いて直接パターニング形成する方法が好ましい。もしくは、フォトパターナブルな材料を用いる事で、フォトリソグラフィー法を用いてパターニングを行っても良い。更に別の方法として、アルミナなどの無機膜との積層膜をゲート絶縁膜311としている場合などは、工程簡略化のためレーザーアブレーションにより所定の形状に加工しても良い。これらのパターニングは、特に、コンタクトホールを形成する場合などに必要となる。 As a method for patterning the gate insulating film 311, a method of directly patterning and forming by using a plate printing method or an unformatted printing method is preferable. Alternatively, patterning may be performed using a photolithography method by using a photopatterable material. As yet another method, when the laminated film with an inorganic film such as alumina is the gate insulating film 311 or the like, the gate insulating film 311 may be processed into a predetermined shape by laser ablation for the sake of process simplification. These patternings are particularly necessary when forming contact holes and the like.

次にゲート絶縁膜311上に有機半導体薄膜312を形成する。有機半導体薄膜312を形成する方法としては、例えば、有機半導体薄膜312が形成されるべき所定の領域にのみ、選択的に有機半導体薄膜312を形成する材料を成膜する方法が挙げられる。
具体的には、メタルマスク等に代表されるマスクを介して、真空蒸着法に代表されるPV
D法により有機半導体薄膜312を形成する材料を所定の領域にのみ成膜することによって有機半導体薄膜312を形成する。
さらには、有機半導体薄膜312が形成されるべき所定の領域のみ、開口部を有する樹脂膜を形成し、その後、有機半導体薄膜312を真空蒸着法で一面に形成してもよい。この場合、樹脂膜の開口部は、樹脂製基板300から離間するほどその開口面積が小さくなる逆テーパー形状に形成されていることが好ましい。逆テーパー形状に形成された開口部を有する樹脂膜を用いることにより、開口部内に形成された有機半導体薄膜312、樹脂膜上に形成された有機半導体薄膜312とが切断されることになり、樹脂膜がセパレーターとして好適に機能するためである。
Next, the organic semiconductor thin film 312 is formed on the gate insulating film 311. Examples of the method for forming the organic semiconductor thin film 312 include a method of selectively forming a material for forming the organic semiconductor thin film 312 only in a predetermined region where the organic semiconductor thin film 312 should be formed.
Specifically, PV represented by a vacuum vapor deposition method via a mask represented by a metal mask or the like.
The organic semiconductor thin film 312 is formed by forming the material for forming the organic semiconductor thin film 312 only in a predetermined region by the method D.
Further, a resin film having an opening may be formed only in a predetermined region where the organic semiconductor thin film 312 should be formed, and then the organic semiconductor thin film 312 may be formed on one surface by a vacuum vapor deposition method. In this case, it is preferable that the opening of the resin film is formed in a reverse taper shape in which the opening area becomes smaller as the distance from the resin substrate 300 increases. By using a resin film having an opening formed in an inverted tapered shape, the organic semiconductor thin film 312 formed in the opening and the organic semiconductor thin film 312 formed on the resin film are cut, and the resin is formed. This is because the membrane functions suitably as a separator.

また、有機半導体薄膜312を形成する他の方法としては、例えば、真空蒸着法に代表されるPVD法、または、有機半導体材料を含むインクを用いた塗布法により有機半導体薄膜312をゲート絶縁膜311上に成膜した後、フォトリソグラフィー法により所定の形状にパターニングを実施することにより形成する方法が挙げられる。 As another method for forming the organic semiconductor thin film 312, for example, a PVD method typified by a vacuum vapor deposition method or a coating method using an ink containing an organic semiconductor material is used to form the organic semiconductor thin film 312 into a gate insulating film 311. Examples thereof include a method of forming a film on the film and then patterning it into a predetermined shape by a photolithography method.

更に、有機半導体薄膜312を形成する他の方法としては、例えば、有版印刷法または無版印刷法により、ゲート絶縁膜311上に、所定の形状にパターニングされた有機半導体薄膜312を直接形成する方法が挙げられる。所定の形状にパターニングされた有機半導体薄膜312を直接形成することにより、有機半導体薄膜312を形成する工程を簡略化することができる。
より高い性能が必要な場合は、無版印刷法を用いた塗布法によりゲート絶縁膜311上全面に1軸方向に配向した有機単結晶膜を成膜し、フォトリソグラフィー法により所定の形状にパターニングされた有機半導体薄膜312を得る方法が最も好ましい。
Further, as another method for forming the organic semiconductor thin film 312, for example, the organic semiconductor thin film 312 patterned in a predetermined shape is directly formed on the gate insulating film 311 by a plated printing method or a plateless printing method. The method can be mentioned. By directly forming the organic semiconductor thin film 312 patterned in a predetermined shape, the step of forming the organic semiconductor thin film 312 can be simplified.
When higher performance is required, an organic single crystal film oriented in the uniaxial direction is formed on the entire surface of the gate insulating film 311 by a coating method using a plateless printing method, and patterned into a predetermined shape by a photolithography method. The method for obtaining the obtained organic semiconductor thin film 312 is most preferable.

無版印刷法を用いた塗布法によりゲート絶縁膜311上全面に1軸方向に配向した有機単結晶膜を成膜し、その後、フォトリソグラフィー法により所定の形状にパターニングされた有機半導体薄膜312を形成する場合、種々の有機半導体材料を含むインクを用いることができるが、低分子有機半導体材料を含むインクを用いることが好ましい。また、有機半導体薄膜312を成膜した後に、有機半導体薄膜3112のモルフォロジーを制御するためや有機半導体薄膜312に含まれる溶媒を揮発させるために、焼成処理を実施してもよい。有機半導体薄膜312の膜厚は特に限定されないが、1nm~1000nmであることが好ましく、1nm~100nmであることがより好ましく、1nm~50nmであることが更に好ましい。最良な膜は、膜厚ではなく3~5分子層以下の結晶膜で有るのがより好ましく、2分子層であるのがもっとも好ましい。 An organic single crystal film oriented in the uniaxial direction is formed on the entire surface of the gate insulating film 311 by a coating method using a plateless printing method, and then an organic semiconductor thin film 312 patterned into a predetermined shape by a photolithography method is formed. When forming, an ink containing various organic semiconductor materials can be used, but it is preferable to use an ink containing a low molecular weight organic semiconductor material. Further, after the organic semiconductor thin film 312 is formed, a firing treatment may be carried out in order to control the morphology of the organic semiconductor thin film 3112 or to volatilize the solvent contained in the organic semiconductor thin film 312. The film thickness of the organic semiconductor thin film 312 is not particularly limited, but is preferably 1 nm to 1000 nm, more preferably 1 nm to 100 nm, and even more preferably 1 nm to 50 nm. The best film is more preferably a crystal film having a thickness of 3 to 5 molecular layers or less, and most preferably a bilayer.

有機半導体材料としては、蒸着により成膜可能な低分子化合物として、例えば、ペンタセン(Pentacene)、銅フタロシアニンが挙げられ、塗布により成膜可能な化合物として、例えば、6,13-ビス(トリイソプロピルシリルエチニル)ペンタセン(6,13-bis(triisopropylsilylethynyl)pentacene(Tips-Pentacene))、13,6-N-スルフィニルアセトアミドペンタセン(13,6-N-sulfinylacetamidopentacene(NSFAAP))、6,13-ジヒドロ-6,13-メタノペンタセン-15-オン(6,13-Dihydro-6,13-methanopentacene-15-one(DMP))、ペンタセン-N-スルフィニル-n-ブチルカルバマート付加物(Pentacene-N-sulfinyl-n-butylcarbamate adduct)、ペンタセン-N-スルフィニル-tert-ブチルカルバマート(Pentacene-N-sulfinyl-tert-butylcarbamate)等に代表されるペンタセン前駆体、[1]ベンゾチエノ[3,2-b]ベンゾチオフェン([1]Benzothieno[3,2-b]benzothiophene(BTBT))、3,11-ジデシルジナフト[2,3-d:2’,3’-d’]ベンゾ[1,2-b:4,5-b’]ジチオフェン(3,11-didecyldinaphto[2,3-d:2’,3’-d’]benzo[1,2-b:4,5-b’]dithiophene (C10-DNBDT))、ベンゾビスチアジアゾール骨格を有するもの、ポルフィリン、ベンゾポルフィリン、可溶性基としてアルキル基等を有するオリゴチオフェン等に代表される低分子化合物またはオリゴマー、ポリチオフェン、フルオレンコポリマーやD-A構造を有するIDT-BT(indacenodithiophene benzothiadiazole)、CDT-BT(Cyclopentadithiophene benzothiadiazole)等に代表される高分子化合物が挙げられる。 Examples of the organic semiconductor material include pentacene and copper phthalocyanine as low molecular weight compounds that can be deposited by vapor deposition, and 6,13-bis (triisopropylsilyl) as compounds that can be deposited by coating. Ethynyl) Pentacene (6,13-bis (triisopropylsilylethynyl) pentacene (Tips-Pentacene)), 13,6-N-sulfinylacetamidopentacene (NSFAAP), 6,13-dihydro-6, 13-Pentacene-15-one (6,13-Dihydro-6,13-methanopentacene-15-one (DMP)), Pentacene-N-sulfinyl-n-butylcarbamate adduct (Pentacene-N-sulfinyl-n) -Pentacene precursors such as pentacene-N-sulfinyl-tert-butylcarbamate (Pentacene-N-sulfinyl-tert-butylcarbamate), [1] benzothieno [3,2-b] benzothiophene ( [1] Benzothieno [3,2-b] benzothiophene (BTBT)) 3,11-zidesildinafto [2,3-d: 2', 3'-d'] benzo [1,2-b: 4,5- b'] dithiophene (3,11-didecyldinaphto [2,3-d: 2', 3'-d'] benzo [1,2-b: 4,5-b'] dithiophene (C10-DNBDT)), benzo Low molecular weight compounds or oligomers typified by those having a bistiasiazol skeleton, porphyrin, benzoporphyrin, oligothiophene having an alkyl group as a soluble group, polythiophene, fluorene copolymers and IDT-BT (indacenodithiophene benzothiadiazole) having a DA structure. ), CDT-BT (Cyclopentadithiophene benzothiadiazole) and the like, and examples thereof.

次に、ゲート絶縁膜311および有機半導体薄膜312の上に、パターニングされた導電性薄膜315を形成する。この導電性薄膜315によって、有機薄膜トランジスタのソース電極およびドレイン電極が形成される。 Next, a patterned conductive thin film 315 is formed on the gate insulating film 311 and the organic semiconductor thin film 312. The conductive thin film 315 forms a source electrode and a drain electrode of the organic thin film transistor.

導電性薄膜315は、前述の導電性薄膜310と同様の方法で形成することができる。なお、導電性薄膜315の形成は、導電性薄膜310の形成と同じ方法で形成しても異なる方法で形成してもよい。また必要に応じて有機半導体薄膜312と導電性薄膜315の間に、有機半導体薄膜312と導電性薄膜315をオーミック接合させるための電荷注入層313、314を設けても良い。 The conductive thin film 315 can be formed by the same method as the above-mentioned conductive thin film 310. The conductive thin film 315 may be formed by the same method as that of the conductive thin film 310 or by a different method. Further, if necessary, charge injection layers 313 and 314 for ohmic bonding the organic semiconductor thin film 312 and the conductive thin film 315 may be provided between the organic semiconductor thin film 312 and the conductive thin film 315.

導電性薄膜315の膜厚(すなわち、有機薄膜トランジスタのソース電極およびドレイン電極の膜厚)は特に限定されないが、20nm~1μmであることが好ましく、20nm~600nmであることがより好ましく、20nm~500nmであることが更に好ましい。 The film thickness of the conductive thin film 315 (that is, the film thickness of the source electrode and the drain electrode of the organic thin film transistor) is not particularly limited, but is preferably 20 nm to 1 μm, more preferably 20 nm to 600 nm, and more preferably 20 nm to 500 nm. Is more preferable.

次に、ゲート絶縁膜311、有機半導体薄膜312と導電性薄膜315上に保護膜316を形成する。 保護膜316を形成する方法としては、例えば、真空蒸着法に代表されるPVD法、ALD(atomic layer deposition)法に代表されるCVD法、保護層材料を含むインクを用いた塗布法により保護層316を成膜した後、フォトリソグラフィー法により所定の形状にパターニングを実施することにより形成する方法が挙げられる。また、保護層316を形成する他の方法としては、例えば、有版印刷法または無版印刷法により、所定の形状にパターニングされた保護膜316を直接形成する方法が挙げられる。所定の形状にパターニングされた保護層316を直接形成することにより、保護層316を形成する工程を簡略化することができる。
これらの中では、有版印刷法または無版印刷法により、所定の形状にパターニングされた保護層316を直接形成する方法が好ましい。更に別の方法として、レーザーアブレーションにより所定の箇所に穴を開けパターニングを実施しても良い。
Next, the protective film 316 is formed on the gate insulating film 311, the organic semiconductor thin film 312, and the conductive thin film 315. As a method for forming the protective film 316, for example, a PVD method represented by a vacuum vapor deposition method, a CVD method represented by an ALD (atomic layer deposition) method, and a coating method using an ink containing a protective layer material are used to form a protective layer. A method of forming the 316 by forming a film and then patterning it into a predetermined shape by a photolithography method can be mentioned. Further, as another method for forming the protective layer 316, for example, a method for directly forming a protective film 316 patterned into a predetermined shape by a plate-based printing method or a plateless printing method can be mentioned. By directly forming the protective layer 316 patterned in a predetermined shape, the step of forming the protective layer 316 can be simplified.
Among these, a method of directly forming the protective layer 316 patterned into a predetermined shape by a plated printing method or a plateless printing method is preferable. As yet another method, patterning may be performed by making a hole in a predetermined place by laser ablation.

有版印刷法または無版印刷法により、所定の形状にパターニングされた保護層316を直接形成する場合、種々の保護層材料を含むインクを用いることができる。保護層材料を含むインクとしては、例えば、無機材料を含む分散インク、SOG(スピンオングラス)材料、低分子保護層材料を含むインク、高分子保護層材料を含むインクが挙げられるが、高分子保護層材料を含むインクが好ましい。 When the protective layer 316 patterned in a predetermined shape is directly formed by a plate printing method or a plateless printing method, inks containing various protective layer materials can be used. Examples of the ink containing the protective layer material include dispersed ink containing an inorganic material, SOG (spin-on-glass) material, ink containing a low molecular weight protective layer material, and ink containing a polymer protective layer material, and examples thereof include polymer protection. Inks containing layered materials are preferred.

保護膜316を形成する材料としては、例えば、上記のインクに含まれる材料、SOG材料のほか、前述のゲート絶縁膜311において例示した材料と同様のものが挙げられる。 Examples of the material forming the protective film 316 include the material contained in the above ink, the SOG material, and the same materials as those exemplified in the above-mentioned gate insulating film 311.

保護膜316の膜厚は特に限定されないが、50nm~5μmであることが好ましく、500nm~3.0μmであることがより好ましい。 The film thickness of the protective film 316 is not particularly limited, but is preferably 50 nm to 5 μm, and more preferably 500 nm to 3.0 μm.

最後に、保護層316上に上部電極318を形成することにより画素駆動回路が形成された第1の基板が完成する。上部電極318を形成する方法は特に限定されないが、例えば、フォトリソグラフィー法、有版印刷法および無版印刷法が挙げられ、中でも有版印刷法の一つであるスクリーン(孔版)印刷法を用いる方法が好ましい。
その他の方法としては、親撥性を利用した導電性インクの塗り分けを利用して上部電極318をパターニングする方法を用いても良い。
このようにして、第1の基板104を形成することができる。
Finally, by forming the upper electrode 318 on the protective layer 316, the first substrate on which the pixel drive circuit is formed is completed. The method for forming the upper electrode 318 is not particularly limited, and examples thereof include a photolithography method, a plate printing method, and a plateless printing method, and among them, a screen (stencil) printing method, which is one of the plate printing methods, is used. The method is preferred.
As another method, a method of patterning the upper electrode 318 by utilizing the different coating of the conductive ink utilizing the repellent property may be used.
In this way, the first substrate 104 can be formed.

ここで、第1の基板104を構成する最小構成単位の行および列に相当する領域(1ピクセル)毎の境界部分に他基板と接続可能な開口部もしくは、電極を備えている構成を本発明はとっている。これは、第1の基板104の一部に欠陥があった場合、欠陥があった箇所のみ未欠陥の第1の基板104により選択的にリペアができるようにするためである。 Here, the present invention has a configuration in which an opening or an electrode that can be connected to another substrate is provided at a boundary portion for each region (1 pixel) corresponding to rows and columns of the minimum structural unit constituting the first substrate 104. I'm taking it. This is so that when a part of the first substrate 104 is defective, only the defective portion can be selectively repaired by the non-defective first substrate 104.

次に第2の基板204(図13)を作製する。第2の基板204の作製は第1の基板104と同様にキャリア基板に固定されていてもよいし、ロール to ロールでプロセスを実施しても良く、その時の最も最適な方法を用いることができる。 Next, the second substrate 204 (FIG. 13) is manufactured. The second substrate 204 may be manufactured by being fixed to the carrier substrate in the same manner as the first substrate 104, or the process may be carried out by roll-to-roll, and the most suitable method at that time can be used. ..

最初に、第2の基板204を構成するベース基板500上に電極パターン510を形成する。電極パターン510をパターン形成する方法としてはスクリーン印刷法が最も好ましいが、フォトリソグラフィー法を用いてパターニングしても良い。その後、適宜、焼成工程等を経る事で電極パターン510を得る。 First, the electrode pattern 510 is formed on the base substrate 500 constituting the second substrate 204. The screen printing method is the most preferable method for forming the electrode pattern 510, but a photolithography method may be used for patterning. After that, the electrode pattern 510 is obtained by appropriately undergoing a firing step or the like.

次にその上に基板端の端子部、第1の基板104と部品400を実装する位置に開口がある絶縁膜パターン520をパターン形成する。絶縁膜パターン520をパターン形成する方法としてはスクリーン印刷法が最も好ましいが、スリットコート塗布やスピンコートで塗布を行い、フォトリソグラフィー法やレーザーアブレーションを用いてパターニングしても良い。この工程もまた、適宜、焼成工程等を経る事で絶縁膜パターン520を得る。
この工程を経ることで、第2の基板204が完成する。
Next, an insulating film pattern 520 having an opening at a position where the terminal portion at the end of the substrate, the first substrate 104 and the component 400 is mounted is formed on the pattern. The screen printing method is the most preferable method for forming the insulating film pattern 520, but it may be applied by slit coating or spin coating and then patterned by a photolithography method or laser ablation. This step also obtains the insulating film pattern 520 by appropriately undergoing a firing step or the like.
By going through this step, the second substrate 204 is completed.

次に第2の基板204上へ第1の基板104と部品400を実装する(図14)。実装する方法としては、一般的なチップマウンタ装置を用いて実装を行っても良い。第2の基板204上へ第1の基板104と部品400を固定化する方法については、予め実装する位置に接着剤600をスクリーン印刷法などでパターン形成していても良い。更に実装前後にスクリーン印刷で第1の基板104と部品400を実装する箇所に焼結前のAgペースト610を塗布しておき、実装後に焼結させることで実装部品を固定化しても良い。
最も最良な実装方法は、接着剤600を予め第1の基板104と部品400の実装箇所に塗布しておき、その上に先ずはフェイスアップにて第1の基板104を実装し固定化、次にAgペースト610をスクリーン印刷にて第1の基板104の端子部と第2の基板204上に設けられた第1の基板104と接続するための接続端子を跨ぐ様に印刷し、更に同じ工程で部品400を実装するための接続端子部分にもAgペースト610をパターン形成しておく。次にフェイスアップ方向にて部品400を実装し、最後に例えば100℃30分、Agペースト610を乾燥させる。これにより、第2の基板204上への部品の実装は完了する。
Next, the first board 104 and the component 400 are mounted on the second board 204 (FIG. 14). As a mounting method, a general chip mounter device may be used for mounting. As for the method of fixing the first substrate 104 and the component 400 on the second substrate 204, the adhesive 600 may be patterned at a position to be mounted in advance by a screen printing method or the like. Further, the mounted component may be fixed by applying the pre-sintered Ag paste 610 to the portion where the first substrate 104 and the component 400 are mounted by screen printing before and after mounting, and then sintering the component after mounting.
The best mounting method is to apply the adhesive 600 to the mounting locations of the first board 104 and the component 400 in advance, and then mount and fix the first board 104 face-up on it, and then fix it. The Ag paste 610 is printed on the screen by screen printing so as to straddle the terminal portion for connecting the terminal portion of the first substrate 104 and the connection terminal for connecting the first substrate 104 provided on the second substrate 204, and further the same process. The Ag paste 610 is also patterned on the connection terminal portion for mounting the component 400. Next, the component 400 is mounted in the face-up direction, and finally, the Ag paste 610 is dried at 100 ° C. for 30 minutes, for example. This completes the mounting of the components on the second board 204.

ところで、第2の基板204の大きさは、基本的にプリント回路基板のワークサイズに合わせて設定しても良く、その方が、スクリーン印刷機などの製造装置の導入に際して特別な仕様を入れ込む必要が無くなる。例えば、銅張積層板は1000(1020)×1000(1020)mmか1000(1020)×1200(1220)mmと最大サイズが決まっており、これを4分割して500(510)×500(510)mm□のワークサイズやそれ以下のワークサイズとして使う事ができる。 By the way, the size of the second board 204 may be basically set according to the work size of the printed circuit board, which incorporates special specifications when introducing a manufacturing device such as a screen printing machine. There is no need. For example, the copper-clad laminate has a maximum size of 1000 (1020) x 1000 (1020) mm or 1000 (1020) x 1200 (1220) mm, which is divided into four to 500 (510) x 500 (510). ) It can be used as a work size of mm □ or smaller.

次に、第2の基板204同士を貼り合せて大型ディスプレイを作製する場合について説明する。500×500mm□基板を列方向や行方向に複数枚貼り合せる事で大型アクティブマトリクスLEDディスプレイを実現することができるが、この時の第2の基板204同士を接続する接合面700は、少なくとも電極端子部には導電性を有する接着剤710を用いて接着を行い、それ以外の基板部分は、樹脂製の接着剤720で接続されていることが好ましい(図15(a))。もしくは、各パネル端に磁石730等を用いた接合機構7400があり、ワンタッチで各基板間が接続されるのが最も好ましい(図15(b))。
Next, a case where the second substrates 204 are bonded together to form a large display will be described. A large active matrix LED display can be realized by laminating a plurality of 500 × 500 mm □ boards in the column direction or row direction. At this time, the joint surface 700 connecting the second boards 204 to each other is at least an electrode. It is preferable that the terminal portion is bonded with the conductive adhesive 710, and the other substrate portions are connected with the resin adhesive 720 (FIG. 15 (a)). Alternatively, it is most preferable that there is a joining mechanism 7400 using a magnet 730 or the like at the end of each panel, and the boards are connected with one touch (FIG. 15 (b)).

以下、図面を参照して本発明の第1の実施形態について詳細に説明する。尚、以後の説明では、アクティブマトリクスを構成する最小単位の1行、1列の領域を1画素もしくは、1ピクセル、その1ピクセルを構成する更に小さい単位をサブピクセルと記述する。 Hereinafter, the first embodiment of the present invention will be described in detail with reference to the drawings. In the following description, the area of one row and one column, which is the smallest unit constituting the active matrix, is described as one pixel or one pixel, and the smaller unit constituting the one pixel is described as a subpixel.

本第1の実施の形態を図1に示す。図1は、本発明の最小単位の構成を示すものである。第1の基板の1ピクセルを表す100、第2の基板の1ピクセルを示す200、第1の基板を実装した形の第2の基板の1ピクセル210、実際に第1の基板が実装された第2の基板211を示す。 The first embodiment is shown in FIG. FIG. 1 shows the configuration of the smallest unit of the present invention. 100 representing one pixel of the first board, 200 showing one pixel of the second board, one pixel 210 of the second board in which the first board is mounted, the first board is actually mounted. The second substrate 211 is shown.

特徴は、第1の基板100のアスペクト比が1:1より大きい、1:1.5の長方形であり、かつ、第2の基板の1ピクセルを示す200の少なくとも行もしくは列方向1辺と同じ長さで構成されている物である。このような構成をとることで、第2の基板211上に実装したときに、1方向に連続的に第1の基板が並ぶような構成をとることができる。 The feature is a rectangle of 1: 1.5 with an aspect ratio of the first substrate 100 greater than 1: 1 and the same as at least one side of 200 in the row or column direction indicating one pixel of the second substrate. It is made up of lengths. By adopting such a configuration, when mounted on the second substrate 211, the first substrate can be continuously arranged in one direction.

次に、前記第1の実施形態の変形例である第2の実施形態について説明する。 Next, a second embodiment, which is a modification of the first embodiment, will be described.

本第2の実施の形態を図2に示す。図2は、各サブピクセルに対応する駆動回路を構成する第1の基板101、102、103、第2の基板のピクセルを構成する第2の基板のサブピクセル201、202、203、第2の基板のサブピクセルに第1の基板のサブピクセルの駆動回路を実装した形を示す212、実際に第2の基板へ実装した形態を示す213を示す。 The second embodiment is shown in FIG. FIG. 2 shows the first substrates 101, 102, 103 constituting the drive circuit corresponding to each subpixel, and the subpixels 201, 202, 203, second of the second substrate constituting the pixels of the second substrate. 212 is shown in which the drive circuit of the subpixel of the first board is mounted on the subpixel of the board, and 213 is shown in which the drive circuit of the subpixel of the first board is actually mounted on the second board.

本第2の実施形態の特徴は、各サブピクセルの駆動回路101、102、103の配置領域を繋ぎ合わせた形がアスペクト比1:2以上、この場合は、1:3の長方形となり、第1の実施の形態と同じように、1ピクセルで見た時、行もしくは列方向1辺と同じ長さで構成されている。このような構成をとることで、第2の基板213上に実装したときに、1方向に連続的に第1の基板が並ぶような構成をとることができる。 The feature of the second embodiment is that the shape in which the arrangement areas of the drive circuits 101, 102, and 103 of each subpixel are connected is an aspect ratio of 1: 2 or more, and in this case, a rectangle of 1: 3 is formed. Similar to the embodiment of the above, when viewed at one pixel, it is composed of the same length as one side in the row or column direction. By adopting such a configuration, when mounted on the second substrate 213, the first substrate can be continuously arranged in one direction.

ここで第1の実施の形態および、第2の実施の形態で示した1方向に連続的に第1の基板が並ぶような構成をとることで得られる効果について図3から図6をもちいて説明する。本実施の形態は、第1の実施の形態および、第2の実施の形態を実現するための製造方法に関する薄膜トランジスタを貼り合せる為のものである。 Here, with reference to FIGS. 3 to 6, the effects obtained by adopting a configuration in which the first substrates are continuously arranged in one direction shown in the first embodiment and the second embodiment are used. explain. The present embodiment is for bonding thin film transistors according to a manufacturing method for realizing the first embodiment and the second embodiment.

図3は、第1の基板104が集積されて形成されているマザー基板と第1の基板104が実装されている第2の基板204を示している。前記第1の実施の形態および第2の実施の形態で示した第1の基板104は、縦横1辺のアスペクト比が1:1より大きい長方形をしている。この中には、第2の実施の形態で示した通り1ピクセル内のサブピクセル等も含まれている。この様な構成をとることで、第1の基板104を第2の基板204へ実装するとき、第1の基板104上に例えばRGBサブピクセルが含まれた構成の場合、各サブピクセルに対応する薄膜トランジスタを別々で実装する場合に比べて、1行もしくは、1列辺りの実装時間が1/3となる。更に本発明では、ピクセル辺りのアスペクト比1:6以上の長方形とした場合は、2ピクセル以上のピクセルを含む事となり実装時間は1/6以下となる。より好ましくは、アスペクト比1:9以上である。例えば、第1の基板104上に形成された0.2×0.2mmのサブピクセルを1ピクセルで考えた場合、ディスプレイ等の1ピクセルは大体正方形で構成されているため0.2×0.2mmをそれぞれ3倍にした0.6×0.6mmのピクセルに対して0.2×0.6mmの3サブピクセルを実装すれば良い。この0.2×0.2mmサブピクセル領域の薄膜トランジスタを200×200mm(有効成膜面積180×180mm)のマザー基板上に作製した場合、900×300ピクセル(900×900サブピクセル)を形成できる。これを、1×300ピクセルの短冊状に切り出して第1の基板104とし第2の基板204へ短冊状の単位で1行と複数列もしくは、1列と複数行を実装していくことで、1度に300ピクセル(900サブピクセル)を転写実装できる。これで1行もしくは、1列辺りの実装時間は1/900となる。 FIG. 3 shows a mother substrate formed by integrating the first substrate 104 and a second substrate 204 on which the first substrate 104 is mounted. The first substrate 104 shown in the first embodiment and the second embodiment has a rectangular shape in which the aspect ratio of one side in the vertical and horizontal directions is larger than 1: 1. This includes sub-pixels and the like within one pixel as shown in the second embodiment. By adopting such a configuration, when the first substrate 104 is mounted on the second substrate 204, for example, in the case of a configuration in which RGB subpixels are included on the first substrate 104, each subpixel corresponds to each subpixel. Compared with the case where the thin film transistors are mounted separately, the mounting time per row or column is 1/3. Further, in the present invention, when a rectangle having an aspect ratio of 1: 6 or more per pixel is used, pixels of 2 pixels or more are included, and the mounting time is 1/6 or less. More preferably, the aspect ratio is 1: 9 or more. For example, when a 0.2 × 0.2 mm subpixel formed on the first substrate 104 is considered as one pixel, one pixel of a display or the like is roughly composed of a square, so 0.2 × 0. It is sufficient to mount 3 sub-pixels of 0.2 × 0.6 mm for a pixel of 0.6 × 0.6 mm in which 2 mm is tripled. When the thin film transistor in the 0.2 × 0.2 mm subpixel region is formed on a mother substrate of 200 × 200 mm (effective film formation area 180 × 180 mm), 900 × 300 pixels (900 × 900 subpixels) can be formed. By cutting this into a strip of 1 × 300 pixels and using it as the first substrate 104, and mounting one row and multiple columns or one column and multiple rows on the second substrate 204 in strip-shaped units. 300 pixels (900 subpixels) can be transferred and mounted at one time. With this, the mounting time per row or column is 1/900.

より実装時間を短縮する方法としては、実装工程で用いる仮転写基板のサイズと薄膜トランジスタを作製するマザー基板のサイズが同じかそれ以上のサイズとし、マザー基板上に作製される第1の基板104全てを一度に仮転写基板に転写する。この原理を図4から図6を用いて説明する。 As a method of further shortening the mounting time, the size of the temporary transfer board used in the mounting process and the size of the mother board for manufacturing the thin film transistor are the same or larger, and all the first boards 104 manufactured on the mother board are made. Is transferred to the temporary transfer board at once. This principle will be described with reference to FIGS. 4 to 6.

図4(a)はマザー基板上に作製された第1の基板104のアレイを示している。図4(b)は、仮転写基板付き版胴500に第1の基板104が仮転写されている様子を示している。図4(c)は、仮転写基板付き版胴500から第2の基板204へ第1の基板104が転写されている様子を示している物である。
図5と図6は、第1の基板104がマザー基板の長さ分、第2の基板204へ転写された後、仮転写基板付き版胴500が1行分シフトして連続的に転写実装工程を繰り返している様子を示している。この図4(b)、図4(c)、図5、図6の工程を繰り返すことで、図3に示した第1の基板104が実装された第2の基板204を得る事ができる。
FIG. 4 (a) shows an array of the first substrate 104 made on the mother substrate. FIG. 4B shows a state in which the first substrate 104 is temporarily transferred to the plate cylinder 500 with the temporary transfer substrate. FIG. 4C shows how the first substrate 104 is transferred from the plate cylinder 500 with the temporary transfer substrate to the second substrate 204.
In FIGS. 5 and 6, after the first substrate 104 is transferred to the second substrate 204 by the length of the mother substrate, the plate cylinder 500 with the temporary transfer substrate is shifted by one line and continuously transferred and mounted. It shows how the process is repeated. By repeating the steps of FIGS. 4 (b), 4 (c), 5 and 6, it is possible to obtain a second substrate 204 on which the first substrate 104 shown in FIG. 3 is mounted.

上記図4から図6を用いた説明では3行3列の3回転写実装による9行3列で説明したが、
上記200×200mmマザー基板上に形成された第1の基板104を転写実装する場合について説明する。上記に示した様に、200×200mm(有効成膜面積180×180mm)上には1度に1×300ピクセルの短冊状の第1の基板104を900行もしくは、900列作製することができる。ここで、仮転写基板付き版胴500の面積を200×200mmマザー基板と同じ面積とした場合、1ピクセル0.6×0.6mmに対して第1の基板104は1行もしくは1列辺り0.2×0.6mmであるため、900×300ピクセル分の第1の基板104を仮転写基板付き版胴500に仮転写できる。従って、3:1のピッチで転写をすれば良いため、300行もしくは、300列を1回で転写する事ができる。この様にすることで、実装工程の時間を1/90,000に減らすことが可能である。この場合は、1度に300行もしくは300列転写が行えるので、行もしくは、列方向に0.6mmピッチで離散的に実装を繰り返すことで、900行もしくは900列を形成できる200×200mm基板で連続3回実装工程を実施することができ、実装工程を更に効率化でき実装時間を短縮できる。
In the explanation using FIGS. 4 to 6 above, 9 rows and 3 columns by 3 times transfer mounting of 3 rows and 3 columns have been described.
A case where the first substrate 104 formed on the 200 × 200 mm mother substrate is transfer-mounted will be described. As shown above, 900 rows or 900 columns of strip-shaped first substrate 104 of 1 × 300 pixels can be produced on 200 × 200 mm (effective film formation area 180 × 180 mm) at a time. .. Here, when the area of the plate cylinder 500 with a temporary transfer substrate is the same as that of the 200 × 200 mm mother substrate, the first substrate 104 is 0 per row or column for 1 pixel 0.6 × 0.6 mm. Since it is .2 × 0.6 mm, the first substrate 104 for 900 × 300 pixels can be provisionally transferred to the plate cylinder 500 with the temporary transfer substrate. Therefore, since it is sufficient to transfer at a pitch of 3: 1, it is possible to transfer 300 rows or 300 columns at one time. By doing so, it is possible to reduce the time of the mounting process to 1/90,000. In this case, since 300 rows or 300 columns can be transferred at one time, a 200 × 200 mm substrate capable of forming 900 rows or 900 columns by repeating mounting discretely at a pitch of 0.6 mm in the row or column direction can be used. The mounting process can be carried out three times in a row, the mounting process can be further made more efficient, and the mounting time can be shortened.

本方式の更なる特徴を説明すると、第1の基板104を短冊状にすることでハンドリング時の基板面積を大きくできるので、可撓性基板上に作製された薄膜トランジスタ基板でもハンドリング性を損なわずに転写実装でき、更にその実装する方法として、印刷装置の輪転機を応用することで非常に簡易的な装置構成で実装することが可能となる点である。また、輪転機の方式を用いることで、従来方式に比べて第2の基板204と線接触で転写実装を行えるため、短冊状の面積が大きな基板を実装する場合でも、基板転写時に第1の基板104と第2の基板204の間に泡が噛み込む等の不良を最小限に抑えることができ、実装工程の信頼性を高くすることができる。 To explain a further feature of this method, since the substrate area at the time of handling can be increased by making the first substrate 104 into a strip shape, the thin film transistor substrate manufactured on the flexible substrate does not impair the handleability. It can be transferred and mounted, and as a method of mounting it, it is possible to mount it with a very simple device configuration by applying a rotary press of a printing device. Further, by using the rotary press method, transfer mounting can be performed by line contact with the second board 204 as compared with the conventional method, so that even when a board having a large strip-shaped area is mounted, the first board transfer is performed. Defects such as bubbles getting caught between the substrate 104 and the second substrate 204 can be minimized, and the reliability of the mounting process can be improved.

このように、本発明の方式を使う事で大型アクティブマトリクスを既存の方式と違った方法で作る事が可能となる。更には、本発明の第1の実施の形態および、第2の実施の形態で示した第1の基板104を用いる事で実装工程の時間を大幅に短縮することが可能となる。 In this way, by using the method of the present invention, it is possible to create a large active matrix by a method different from the existing method. Further, by using the first substrate 104 shown in the first embodiment and the second embodiment of the present invention, the time of the mounting process can be significantly shortened.

更に、図3~図6で説明した第3の実施の形態の変形例について図7から図10をもちいながら説明する。本実施の形態は、第1の実施の形態および、第2の実施の形態を実現するための製造方法に関する薄膜トランジスタを貼り合せる為のものである。 Further, a modified example of the third embodiment described with reference to FIGS. 3 to 6 will be described with reference to FIGS. 7 to 10. The present embodiment is for bonding thin film transistors according to a manufacturing method for realizing the first embodiment and the second embodiment.

図7に、第1の基板104と第1の基板104が実装されている第2の基板204を示す。第3の実施の形態との違いは、第1の基板104が本発明の最小構成である1ピクセル単位で区切られている事である。
図8(a)はマザー基板上に作製された第1の基板104のアレイを示している。図8(b)は、仮転写基板付き版胴500に第1の基板104が仮転写されている様子を示している。図8(c)は、仮転写基板付き版胴500から第2の基板204へ第1の基板104が転写されている様子を示している物である。
図9と図10は、第1の基板104がマザー基板の長さ分、第2の基板204へ転写された後、仮転写基板付き版胴500が1行分シフトして連続的に転写実装工程を繰り返している様子を示している。この図8(b)、図8(c)、図9、図10の工程を繰り返すことで、図7に示した第1の基板104が実装された第2の基板204を得る事ができる。
この様に、本発明の最小構成単位である本実施の形態でも、第3の実施の形態で示した方法を使う事で同様の効果を得ることができる。
FIG. 7 shows a second substrate 204 on which the first substrate 104 and the first substrate 104 are mounted. The difference from the third embodiment is that the first substrate 104 is divided into units of one pixel, which is the minimum configuration of the present invention.
FIG. 8 (a) shows an array of the first substrate 104 made on the mother substrate. FIG. 8B shows a state in which the first substrate 104 is temporarily transferred to the plate cylinder 500 with the temporary transfer substrate. FIG. 8C shows how the first substrate 104 is transferred from the plate cylinder 500 with the temporary transfer substrate to the second substrate 204.
In FIGS. 9 and 10, after the first substrate 104 is transferred to the second substrate 204 by the length of the mother substrate, the plate cylinder 500 with the temporary transfer substrate is shifted by one line and continuously transferred and mounted. It shows how the process is repeated. By repeating the steps of FIGS. 8 (b), 8 (c), 9 and 10, a second substrate 204 on which the first substrate 104 shown in FIG. 7 is mounted can be obtained.
As described above, even in the present embodiment, which is the minimum structural unit of the present invention, the same effect can be obtained by using the method shown in the third embodiment.

このような行もしくは、列方向に離散的な形で第2の基板204に第1の基板104を実装するには、従来の方法では、一度、薄膜トランジスタを吸着もしくは、仮接着させるための仮固定基板に転写する部分のみを吸着して転写する。そのフローを簡単に示すと、転写毎に(1)アライメント→(2)吸着→(3)移動→(4)アライメント→(5)転写→(6)移動の6サイクルを繰り返す。
一方、本発明の方式によるプロセスフローを簡単に説明すると、(1)アライメント→(2)吸着→(3)移動→(4)アライメント→(5)転写→(6)移動→(7)転写→(8)移動という形になる。本フローは、従来方式と最初の6サイクルは同じだが、その後、(7)転写→(8)移動の2サイクルを繰り返すのみで転写を実施する事ができ、転写効率を大幅に向上させることができる。その大きな要因は、本発明で用いられる転写対象物が可撓性基板上に形成された薄膜トランジスタのため、基板を折り曲げることが可能であり、これを転写する場合には、輪転印刷装置を応用した輪転式転写装置を用いる事ができることによる。輪転式印刷装置と同様に輪転式転写装置は、一度、X,Y,θのアライメントを実施した後は、基板を新たに置き換えない限り移動が1方向のため、装置の繰り返し精度を高めておけばアライメントが大きく狂う事は無いからである。
In order to mount the first substrate 104 on the second substrate 204 in such a row or discrete form in the column direction, in the conventional method, the thin film transistor is once adsorbed or temporarily fixed for temporary adhesion. Only the part to be transferred to the substrate is adsorbed and transferred. To briefly show the flow, 6 cycles of (1) alignment → (2) adsorption → (3) movement → (4) alignment → (5) transcription → (6) movement are repeated for each transfer.
On the other hand, to briefly explain the process flow by the method of the present invention, (1) alignment → (2) adsorption → (3) movement → (4) alignment → (5) transfer → (6) movement → (7) transfer → (8) It will be in the form of movement. This flow is the same as the first 6 cycles of the conventional method, but after that, transfer can be performed only by repeating 2 cycles of (7) transfer → (8) transfer, and the transfer efficiency can be greatly improved. can. The major factor is that the transfer target used in the present invention is a thin film transistor formed on a flexible substrate, so that the substrate can be bent, and when transferring this, a rotary printing press was applied. This is because a rotary transfer type transfer device can be used. Similar to the rotary printing device, the rotary transfer device moves in one direction unless the substrate is newly replaced after the X, Y, and θ alignments are performed once, so the repeatability of the device should be improved. This is because the alignment will not be significantly out of order.

また、より高速で正確な位置への繰り返し転写を実現するため、第1の基板104と第2の基板204に位置情報を認識するための位置情報認識マークを夫々備えている事が望ましい。これらを備える事により、高速に転写用版胴やステージが移動しても画像認識を用いる事で高い繰り返し精度を確保することができるからである。
本機構を備える事で、繰り返し位置精度を±100μm以下に抑える事が好ましく、より好ましくは、±50μm以下、最も最良なものは、±10μm以下である。
位置情報認識マークの形状は、設計者が自由に設定することができる。例えば、第1の基板104には●、第2の基板204には第1の基板104の●を内包する〇の様な物を設けても良い。(図16)
Further, in order to realize repetitive transfer to a higher speed and more accurate position, it is desirable that the first substrate 104 and the second substrate 204 are each provided with a position information recognition mark for recognizing the position information. By providing these, even if the transfer plate cylinder or the stage moves at high speed, high repeatability can be ensured by using image recognition.
By providing this mechanism, it is preferable to suppress the repeat position accuracy to ± 100 μm or less, more preferably ± 50 μm or less, and the best is ± 10 μm or less.
The shape of the position information recognition mark can be freely set by the designer. For example, the first substrate 104 may be provided with a ●, and the second substrate 204 may be provided with an object such as 〇 containing the ● of the first substrate 104. (Fig. 16)

(作用及び効果)
本実施の形態によれば、高性能有機TFTと大型アクティブマトリクス基板を構成する基板を別々の基板上で独立に作製したものを実装し組み合わせることでアクティブマトリクスを実現できることを示した。本発明により、実装に掛かるコストを最小限に抑える事ができるようになり、大型のアクティブマトリクス基板を低コストで作製することが可能となる。更に、実装する高性能有機TFTに動作不良がある場合には、別途、不良個所にのみ良品の第1の基板104を実装することでリペアが可能である。
(Action and effect)
According to this embodiment, it has been shown that an active matrix can be realized by mounting and combining high-performance organic TFTs and substrates constituting a large active matrix substrate independently manufactured on separate substrates. INDUSTRIAL APPLICABILITY According to the present invention, the cost required for mounting can be minimized, and a large-sized active matrix substrate can be manufactured at low cost. Further, if the high-performance organic TFT to be mounted has a malfunction, it can be repaired by separately mounting the non-defective first substrate 104 only in the defective portion.

100、101、102、103、104 第1の基板
200、201、202、203 サブピクセル単位の第2の基板
204、210、211、212、213 第2の基板
500 仮転写基板付き版胴
300 樹脂製基板
301 ハンドリング用の仮固定基板
310 第1の基板上の有機TFTのゲート電極
311 第1の基板上の有機TFTのゲート絶縁膜
312 第1の基板上の有機TFTの有機半導体膜
313 第1の基板上の有機TFTのソース電極部の電荷注入層
314 第1の基板上の有機TFTのドレイン電極部の電荷注入層
315 第1の基板上の有機TFTの配線層、ソース電極、ドレイン電極
316 第1の基板上の有機TFTの絶縁膜
317 第1の基板上の有機TFT配線層間の接続をとるためのコンタクトホール
318 第1の基板上の有機TFTの上部電極層
321 第1の基板の電極パッドで行選択線と接続する
322 第1の基板の電極パッドで列選択線と接続する
323 第1の基板の電極パッドで電源線もしくは、LEDの陰極と接続する
325 第1の基板の電極パッドでグランド線もしくは、LEDの陽極と接続する
350 第1の基板における選択用TFT
360 第1の基板における駆動用TFT
370 第1の基板における保持用容量素子
500 第2の基板
510 第2の基板上の電極パターン
520 第2の基板上の絶縁膜パターン
600 第1の基板および部品等を実装するための接着剤
610 Agペースト
700 基板同士の接合面
710 基板同士を接合するための導電性を有する接着剤
720 基板同士を接合するための樹脂製の接着剤
730 磁石
740 接合機構
100, 101, 102, 103, 104 First substrate 200, 201, 202, 203 Second substrate in subpixel units 204, 210, 211, 212, 213 Second substrate 500 Plate cylinder with temporary transfer substrate 300 Resin Fabric 301 Temporary fixing substrate for handling 310 Gate electrode of organic TFT on the first substrate 311 Gate insulating film of the organic TFT on the first substrate 312 Organic semiconductor film of the organic TFT on the first substrate 313 1st Charge injection layer of the source electrode portion of the organic TFT on the substrate 314 Charge injection layer of the drain electrode portion of the organic TFT on the first substrate 315 Wiring layer, source electrode, drain electrode 316 of the organic TFT on the first substrate. Insulation film of the organic TFT on the first substrate 317 Contact hole for connecting between the layers of the organic TFT wiring on the first substrate 318 Upper electrode layer of the organic TFT on the first substrate 321 Electrod of the first substrate Connect to the row selection line with the pad 322 Connect to the column selection line with the electrode pad of the first substrate 323 Connect to the power supply line or the cathode of the LED with the electrode pad of the first substrate 325 Electrod pad of the first substrate The selection TFT in the 350 first substrate connected to the ground wire or the anode of the LED.
360 Driving TFT on the first substrate
370 Retaining capacitance element on the first substrate 500 Second substrate 510 Electrode pattern on the second substrate 520 Insulation film pattern on the second substrate 600 Adhesive for mounting the first substrate, components, etc. 610 Ag paste 700 Bonding surface between substrates 710 Conductive adhesive for bonding substrates 720 Resin adhesive for bonding substrates 730 Magnet 740 Bonding mechanism

Claims (10)

基板上に、第1の電極層、第1の絶縁層、第1の半導体層、第2の電極層がこの順で積層されている第1の基板と、
基板上に、電極層が形成されている第2の基板とを備え、
前記第1の基板と前記第2の基板は別々の工程で作製され、
前記第1の基板は、前記第2の基板上に実装され電気的に接続されており、かつ、少なくとも1以上のトランジスタで形成された駆動回路が1回路以上備えられ、基板外形のアスペクト比が1:1より大きく、
前記第1の基板の前記基板は、可撓性を有する樹脂製基板である
ことを特徴とするアクティブマトリクス基板。
A first substrate in which a first electrode layer, a first insulating layer, a first semiconductor layer, and a second electrode layer are laminated in this order on a substrate, and
A second substrate on which an electrode layer is formed is provided on the substrate.
The first substrate and the second substrate are manufactured in separate processes.
The first board is mounted on the second board and electrically connected, and is provided with one or more drive circuits formed of at least one or more transistors, and has an aspect ratio of the outer shape of the board. Greater than 1: 1
The substrate of the first substrate is an active matrix substrate characterized by being a flexible resin substrate.
基板上に、第1の電極層、第1の絶縁層、第1の半導体層、第2の電極層がこの順で積層されている第1の基板と、
基板上に、電極層が形成されている第2の基板とを備え、
前記第1の基板と前記第2の基板は別々の工程で作製され、
前記第1の基板は、前記第2の基板上に実装され電気的に接続されており、かつ、少なくとも1以上のトランジスタで形成された駆動回路が1回路以上備えられ、基板外形のアスペクト比が1:1より大きく、
前記第2の基板上には、前記第1の基板が行方向もしくは、列方向に連続的に実装されており、行方向に連続的な場合には列方向に離散的に実装され、列方向に連続的な場合には行方向に離散的に実装されている
ことを特徴とするアクティブマトリクス基板。
A first substrate in which a first electrode layer, a first insulating layer, a first semiconductor layer, and a second electrode layer are laminated in this order on a substrate, and
A second substrate on which an electrode layer is formed is provided on the substrate.
The first substrate and the second substrate are manufactured in separate processes.
The first board is mounted on the second board and electrically connected, and is provided with one or more drive circuits formed of at least one or more transistors, and has an aspect ratio of the outer shape of the board. Greater than 1: 1
On the second substrate, the first substrate is continuously mounted in the row direction or the column direction, and when it is continuous in the row direction, it is discretely mounted in the column direction and is mounted in the column direction. An active matrix substrate characterized in that it is mounted discretely in the row direction when it is continuous.
前記第1の基板は、アスペクト比が1:2以上の長方形であることを特徴とする請求項1または2に記載のアクティブマトリクス基板。 The active matrix substrate according to claim 1 or 2, wherein the first substrate is a rectangle having an aspect ratio of 1: 2 or more. 前記第1の基板は、前記第2の電極層上に開口部を有する第2の絶縁層を更に備えており、
前記第2の基板は、前記第2の基板の前記電極層上に、部品を実装するための開口部を有する絶縁層を更に備えていることを特徴とする請求項1から3のいずれか1項に記載のアクティブマトリクス基板。
The first substrate further comprises a second insulating layer having an opening on the second electrode layer.
One of claims 1 to 3, wherein the second substrate further includes an insulating layer having an opening for mounting a component on the electrode layer of the second substrate. The active matrix substrate described in the section.
前記第1の基板上に形成された1回路以上の前記駆動回路は、前記アクティブマトリクス基板を構成する行方向か列方向の最小構成単位の回路が、1行と複数列もしくは、1列と複数行が複数列もしくは、複数行方向に連続して繰り返し並んで配置されていることを特徴とする請求項1から4のいずれか1項に記載のアクティブマトリクス基板。 In the drive circuit of one or more circuits formed on the first substrate, the circuits of the minimum configuration unit in the row direction or the column direction constituting the active matrix board are one row and a plurality of columns, or one column and a plurality of circuits. The active matrix substrate according to any one of claims 1 to 4, wherein the rows are arranged in a plurality of columns or continuously and repeatedly in a plurality of rows. 前記第2の基板上には、自発光素子が実装されていることを特徴とする請求項1から5のいずれか1項に記載のアクティブマトリクス基板。 The active matrix substrate according to any one of claims 1 to 5, wherein a self-luminous element is mounted on the second substrate. 前記第2の基板上には、液晶素子もしくは、エレクトロクロミック素子が実装されていることを特徴とする請求項1から6のいずれか1項に記載のアクティブマトリクス基板。 The active matrix substrate according to any one of claims 1 to 6, wherein a liquid crystal element or an electrochromic element is mounted on the second substrate. 前記第2の基板上には、センサーデバイスが実装されていることを特徴とする請求項1から7のいずれか1項に記載のアクティブマトリクス基板。 The active matrix substrate according to any one of claims 1 to 7, wherein a sensor device is mounted on the second substrate. 前記第1の基板および、前記第2の基板は、前記第2の基板へ前記第1の基板を実装するときに必要な位置情報を認識するための位置情報認識マークを夫々備えていることを特徴とする請求項1から8のいずれか1項に記載のアクティブマトリクス基板。 The first board and the second board each have a position information recognition mark for recognizing the position information necessary for mounting the first board on the second board. The active matrix substrate according to any one of claims 1 to 8, which is characterized. 基板上に、第1の電極層、第1の絶縁層、第1の半導体層、第2の電極層がこの順で積層されている第1の基板を作製する工程と、
前記第1の基板を作製する工程とは別の工程で、基板上に、電極層が形成されている第2の基板を作製する工程と、
前記第1の基板を、前記第2の基板上に実装し電気的に接続する工程とを備え、
前記第1の基板は、前記第1の基板を仮固定する仮固定基板が輪転式の版胴に設置されている輪転式の可撓性基板実装装置により前記第2の基板に実装される
ことを特徴とするアクティブマトリクス基板の製造方法。
A step of producing a first substrate in which a first electrode layer, a first insulating layer, a first semiconductor layer, and a second electrode layer are laminated in this order on a substrate.
In a step different from the step of manufacturing the first substrate, a step of manufacturing a second substrate having an electrode layer formed on the substrate and a step of manufacturing the second substrate.
A step of mounting the first substrate on the second substrate and electrically connecting the first substrate is provided.
The first substrate is mounted on the second substrate by a rotary flexible substrate mounting device in which a temporary fixing substrate for temporarily fixing the first substrate is installed on a rotary plate cylinder. A method for manufacturing an active matrix substrate.
JP2017019154A 2017-02-04 2017-02-04 Manufacturing method of active matrix substrate and active matrix substrate Active JP6995333B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017019154A JP6995333B2 (en) 2017-02-04 2017-02-04 Manufacturing method of active matrix substrate and active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017019154A JP6995333B2 (en) 2017-02-04 2017-02-04 Manufacturing method of active matrix substrate and active matrix substrate

Publications (2)

Publication Number Publication Date
JP2018124524A JP2018124524A (en) 2018-08-09
JP6995333B2 true JP6995333B2 (en) 2022-01-14

Family

ID=63110620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017019154A Active JP6995333B2 (en) 2017-02-04 2017-02-04 Manufacturing method of active matrix substrate and active matrix substrate

Country Status (1)

Country Link
JP (1) JP6995333B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002244576A (en) 2001-02-21 2002-08-30 Sony Corp Method for manufacturing display device, display device and liquid crystal display device
JP2002344028A (en) 2001-05-16 2002-11-29 Sony Corp Method of transferring element, and method of manufacturing image display device
JP2003045901A (en) 2001-08-01 2003-02-14 Sony Corp Method for transferring element and method for arraying element using the same, and method for manufacturing image display unit
JP2003115613A (en) 2001-08-01 2003-04-18 Sony Corp Image display device and method of fabricating the same
JP2004119725A (en) 2002-09-26 2004-04-15 Seiko Epson Corp Method of manufacturing electro-optical device, electro-optical device, transferring chip, transferring source substrate, electronic apparatus
JP2012518199A (en) 2009-02-13 2012-08-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー Dividing pixels between chiplets in a display device
JP2015187701A (en) 2013-12-02 2015-10-29 株式会社半導体エネルギー研究所 Display device and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002244576A (en) 2001-02-21 2002-08-30 Sony Corp Method for manufacturing display device, display device and liquid crystal display device
JP2002344028A (en) 2001-05-16 2002-11-29 Sony Corp Method of transferring element, and method of manufacturing image display device
JP2003045901A (en) 2001-08-01 2003-02-14 Sony Corp Method for transferring element and method for arraying element using the same, and method for manufacturing image display unit
JP2003115613A (en) 2001-08-01 2003-04-18 Sony Corp Image display device and method of fabricating the same
JP2004119725A (en) 2002-09-26 2004-04-15 Seiko Epson Corp Method of manufacturing electro-optical device, electro-optical device, transferring chip, transferring source substrate, electronic apparatus
JP2012518199A (en) 2009-02-13 2012-08-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー Dividing pixels between chiplets in a display device
JP2015187701A (en) 2013-12-02 2015-10-29 株式会社半導体エネルギー研究所 Display device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2018124524A (en) 2018-08-09

Similar Documents

Publication Publication Date Title
KR102336491B1 (en) Active matrix led display
US10181507B2 (en) Display tile structure and tiled display
EP1775773B1 (en) Flexible flat panel display
CN109309101B (en) Display panel and display device
US9331132B2 (en) Multiple conductive layer TFT
RU2499326C2 (en) Off-set top pixel electrode configuration
US20150230337A1 (en) Display device and method of manufacturing the same
JP2008042043A (en) Display device
TW201311070A (en) Display device and method for making the same
TW201314986A (en) Display device and method for manufacturing the same
JP4723675B2 (en) Semiconductor device, method for manufacturing the same, and image display device
US8642364B2 (en) Thin film transistor structure, method of manufacturing the same, and electronic device
KR20090004746A (en) Display device and a method for the same
TWI657604B (en) Led module and method of fabricating the same
KR102427516B1 (en) Eletroluminescence display device
JP2011100831A (en) Semiconductor device and display device using the semiconductor device
CN101611341A (en) The pixel design of distortion tolerant
JP6995333B2 (en) Manufacturing method of active matrix substrate and active matrix substrate
JP5412911B2 (en) Indicator
US20120193656A1 (en) Display device structure and manufacturing method thereof
JP2005142277A (en) Method of forming pattern, method of manufacturing electrooptic device, method of manufacturing device, and electronic equipment
CN115119524A (en) Display substrate, preparation method thereof and display device
JP2010147344A (en) Organic semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200128

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211208

R150 Certificate of patent or registration of utility model

Ref document number: 6995333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150