JP4465126B2 - Liquid crystal display device and manufacturing method thereof - Google Patents

Liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
JP4465126B2
JP4465126B2 JP2001058781A JP2001058781A JP4465126B2 JP 4465126 B2 JP4465126 B2 JP 4465126B2 JP 2001058781 A JP2001058781 A JP 2001058781A JP 2001058781 A JP2001058781 A JP 2001058781A JP 4465126 B2 JP4465126 B2 JP 4465126B2
Authority
JP
Japan
Prior art keywords
switching element
substrate
insulating film
pixel
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001058781A
Other languages
Japanese (ja)
Other versions
JP2002258323A (en
Inventor
公士 大形
康由 三島
伸夫 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001058781A priority Critical patent/JP4465126B2/en
Publication of JP2002258323A publication Critical patent/JP2002258323A/en
Application granted granted Critical
Publication of JP4465126B2 publication Critical patent/JP4465126B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、液晶表示装置及びその製造方法に関し、より詳しくは、各画素ごとにスイッチング素子を設けてなるアクティブマトリクス型の液晶表示装置及びその製造方法に関する。
【0002】
【従来の技術】
アクティブマトリクス型の液晶表示装置は、例えば図1(a) に示すような構造を有している。
図1(a) において、第1のガラス基板101 の上には下地絶縁膜102 を介して能動素子として薄膜トランジスタ(TFT)103 が形成されている。薄膜トランジスタ103 は、下地絶縁膜102 の上に形成された半導体層103aと、半導体層103aの中央の上にゲート絶縁膜103bを介して形成されたゲート電極103cと、半導体活性層103aのうちゲート電極103cの両側に形成されたドレイン層103dとソース層103eとを有している。
【0003】
薄膜トランジスタ103 を覆う第1層間絶縁膜104 上にはデータ配線105 とゲート配線106 とソース配線107 が形成され、さらに第1層間絶縁膜104 上にはデータ配線105 、ゲート配線106 及びソース配線107 を覆う第2層間絶縁膜108 が形成されている。ゲート配線106 は、第1層間絶縁膜104 の第1ホール104aを通してゲート電極103cに接続され、データ配線105 は、第1層間絶縁膜104 の第2ホール104bを通してドレイン層103dに接続され、さらに、ソース配線107 は、第1層間絶縁膜104 の第3ホール104cを通してソース層103eに接続されている。
【0004】
第2層間絶縁膜108 の上には画素電極109 が形成され、この画素電極109 は、第2層間絶縁膜108 のホール108aを通してソース配線107 に接続されている。
以上のような薄膜トランジスタ103 、画素電極109 、データ配線105 、ゲート配線106 及びソース配線107 の回路図は、図1(b) に示すようになる。
一方、第2のガラス基板111 の表示領域の全体には、透明導電材よりなる共通電極112 が形成され、共通電極112 と第2のガラス基板111 の間にはカラーフィルタ及びブラックマトリクス113 が形成されている。
【0005】
上記した第1のガラス基板101 と第2のガラス基板111 は、画素電極109 と共通電極112 を間隔をおいて対向させた状態で固定され、それらの基板101,111 の間には液晶110 が挟まれている。
以上のような薄膜トランジスタ103 、対向電極112 等には画素駆動用回路(不図示)が接続され、その画素駆動回路によって薄膜トランジスタ103 が制御されている。
【0006】
画素電極109 には、画素駆動用回路によって例えば図1(c) に示すような±5Vの駆動電圧が印加され、また、共通電極112 には0V電圧配線が接続されている。液晶110 は、画素電極109 と共通電極112 の間の電界の変化により駆動される。従って、液晶110 を十分に動作させるために10V以上の液晶駆動電源が必要となる。
【0007】
【発明が解決しようとする課題】
ところで、液晶表示装置においては表示部、画素駆動用回路の他に周辺回路が設けられていて、周辺回路に用いられるICに接続される電源の電圧は例えば3.3Vと低くなっている。
従って、液晶表示装置においては、周辺回路用ICの駆動と画素駆動用回路の駆動でそれぞれ2つの電源が必要となっている。
【0008】
今後、液晶表示装置の低コスト化のために、薄膜トランジスタを用いた周辺回路が、表示部、画素駆動用回路と同一基板上に製造することが進められる。
このような場合、上記したように周辺回路の駆動と液晶の駆動に必要な電圧がそれぞれ異なるために、高耐圧の薄膜トランジスタと2つの電源が必要になり、消費電力を下げることは難しかった。
【0009】
本発明の目的は、液晶駆動に必要な電圧を下げることができる液晶表示装置及びその製造方法を提供することにある。
【0010】
【課題を解決するための手段】
上記した課題は、第1基板と第2基板の間の各画素領域毎に画素電極と個別対向電極を間隔を置いて形成し、画素電極に第1のスイッチング素子を接続するとともに、個別対向電極に第2のスイッチング素子を接続し、さらに、前記第1のスイッチング素子と前記第2のスイッチング素子とに位相をずらしてパルス電圧を入力することによって、前記画素電極に電圧V 0 を印加している時には前記個別対向電極に0Vを印加し、前記画素電極に0Vを印加している時には前記個別対向電極に電圧V 0 を印加する画素駆動回路を接続した構成を有する液晶表示装置によって解決される。第1のスイッチング素子と第2のスイッチング素子は、例えば薄膜トランジスタである。
【0011】
個別対向電極は、画素電極が形成される第1基板の上の絶縁膜上に支持部を介して形成してもよいし、または第2基板の上に形成してもよい。また、第2基板上に個別対向電極を形成する場合には、個別対向電極に接続される第2のスイッチング素子は第2基板上に形成してもよいし、第1基板上に形成してもよい。第2のスイッチング素子を第1基板上に形成し、個別対向電極を第2基板上に形成する場合には、第2のスイッチング素子と個別対向電極の接続は導電性柱を介して接続される。
【0012】
また、個別対向電極と画素電極は、第1基板の面に対して垂直になる向きに対向させてもよい。
以上のように本発明によれば、画素電極に接続される第1のスイッチング素子と個別対向電極に接続される第2のスイッチング素子に、それぞれ電圧V0 を位相をずらして入力すると、それらの電極の間に封入された液晶は±V0 により発生する電界と等価になるので、液晶の動作は従来と同じになる。しかし、液晶駆動に必要な電源の電圧は従来の半分になるので、液晶駆動回路の駆動に必要な電圧を下げることが可能になる。
【0013】
従って、周辺回路と液晶駆動回路に接続される電源を共有することができるようになる。その結果、液晶駆動回路に印加される電圧が小さくなることにより消費電力を下げることが可能になり、低コスト化が図れる。
【0014】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
(第1の実施の形態)
図2〜図5は、本発明の第1実施形態に係る液晶表示装置の表示部の形成工程を示す断面図である。
【0015】
図2(a) に示すような薄膜トランジスタを系するまでの工程を説明する。
まず、ガラスよりなる絶縁性のTFT基板1の上に、下地絶縁膜2としてSiO2膜をプラズマCVD(P−CVD)法により200nmの厚さに形成した後に、下地絶縁膜2の上に厚さ50nmの非晶質シリコン(a-Si)膜をP−CVD法により形成する。
【0016】
続いて、窒素雰囲気中でa-Si膜を450℃で2時間加熱した後に、300mJ/cm2 のパワーでレーザ光を照射することにより、a-Si膜を多結晶化して多結晶シリコン(半導体)膜3に変える。
さらに、多結晶シリコン膜3をフォトリソグラフィー法によりパターニングしてTFT基板1に画定される表示領域と周辺回路領域と液晶駆動用回路領域のそれぞれの能動素子形成領域に多結晶シリコン膜3を残す。ここで、複数の画素領域Aを有する表示領域では、図2(a) に示すように、各画素領域Aの両側寄りの2カ所の能動素子領域に多結晶シリコン膜3を残す。
【0017】
次に、多結晶シリコン膜3と下地絶縁膜2の上に、SiO2よりなるゲート絶縁膜4をP−CVD法により形成し、さらにそのゲート絶縁膜4を窒素雰囲気中で2時間、温度450℃でアニールする。さらに、ゲート絶縁膜4上にゲート電極5を形成するためのアルミニウム膜をスパッタ法により300nmの厚さに形成する、
アルミニウム膜の上にゲート形状のレジストパターン(不図示)を形成した後に、そのレジストパターンをマスクに使用し、Cl2 とBCl3とSiCl4 の混合ガスを用いてアルミニウム膜をドライエッチングし、これによりゲート電極5を形成する。続いて、レジストパターンをマスクに使用して、ゲート絶縁膜4をCF4 ガスを用いてドライエッチングする。これにより、ゲート電極5及びゲート絶縁膜4は、能動素子領域の多結晶シリコン膜3の中央を通る領域に形成される。
【0018】
次に、図2(b) に示すように、ゲート電極5をマスクに使用して多結晶シリコン膜3に不純物をドーピングする。例えば画素領域Aにおいて、多結晶シリコン膜3には、PH3 とH2の混合ガスを用いてイオン注入法によりリンがドーピングされる。リンのイオン注入は、例えば2回行われ、1回目は加速エネルギー90keV 、ドーズ量1×1014cm-2の条件、2回目は加速エネルギー10keV 、ドーズ量4×1015cm-2の条件に設定される。その後に、基板温度380℃、2時間の条件で窒素雰囲気で多結晶シリコン膜3をアニールした後に、200mJ/cm2のパワーでレーザ光を照射して不純物を活性化する。これにより、各能動素子領域の多結晶シリコン膜3のうちゲート電極5の両側の領域にはLDD構造のソース層3sとLDD構造のドレイン層3dが形成される。
以上により薄膜トランジスタ(TFT)の形成工程が終了し、表示領域の各画素領域A内には第1のTFT6と第2のTFT7が存在する。
【0019】
周辺回路領域と液晶駆動用回路には同様にn型のTFTが形成されるとともにp型のTFTも形成される。p型のTFTを形成する場合には、多結晶シリコン膜のゲート電極の両側の多結晶シリコン膜には、B2H6とH2を用いてイオン注入法によりホウ素がドーピングされる。ホウ素が注入された多結晶シリコン膜は、上記したと同じ条件でアニールされ且つレーザ光が照射される。
【0020】
次に、図2(c) に示すように、TFT6,7と下地絶縁膜2の上に第1の層間絶縁膜8をプラズマCVD(P−CVD)法により形成する。第1の層間絶縁膜8は、下から順に、厚さ30nmの酸化シリコン(SiO2)膜と厚さ370nmの窒化シリコン(Si3N4)膜を成長することにより構成される。
【0021】
続いて、基板温度380℃、2時間の条件で第1の層間絶縁膜8を窒素雰囲気中でアニールして第1の層間絶縁膜8を緻密化する。
さらに、第1の層間絶縁膜8をフォトリソグラフィー法によりパターニングすることにより、ゲート電極5、ソース層3s及びドレイン層3dのそれぞれ上に第1〜第3のコンタクトホール8a〜8cを形成する。第1〜第3のコンタクトホール8a〜8cを形成する際に、第1の層間絶縁膜8を構成する酸化シリコン膜はHFとNH4 とH2O を用いてエッチングされ、第1の層間絶縁膜8を構成する窒化シリコン膜はCF4 とO2の混合ガスを用いてエッチングされる。
【0022】
次に、レジストパターンを除去した後に、第1〜第3のコンタクトホール8a〜8cの中と第1の層間絶縁膜8の上に金属膜をスパッタにより形成する。その金属膜は、例えば、厚さ100nmのチタン層と厚さ200nmのアルミニウム層と厚さ100nmのチタン層を下から順に形成した三層構造を有している。
続いて、図3(a) に示すように金属膜をフォトリソグラフィー法によりパターニングすることによって、画素領域Aの第1のTFT6上において、第1のホール8aを通してドレイン層3dに接続されるデータ配線9aと、第2のホール8bを通してゲート電極5に接続されるゲート配線9bと、第3のホール8cを通してソース層3sに接続されるソース配線9cを第1の層間絶縁膜8の上にそれぞれ形成するとともに、画素領域Aの第2のTFT7上において、第1のホール8aを通してドレイン層3dに接続される対向データ配線10aと、第2のホール8bを通してゲート電極5に接続されるゲート配線10bと、第3のホール8cを通してソース層3sに接続されるソース配線10cを第1の層間絶縁膜8の上に形成する。
【0023】
次に、図3(b) に示すように、データ配線9a、対向データ配線10a、ゲート配線9b,10b及びソース配線9c,10cを覆う窒化シリコンよりなる第2の層間絶縁膜11をP−CVD法により層間絶縁膜8の上に200nmの厚さに形成する。
さらに、第2の層間絶縁膜11をフォトリソグラフィー法によりパターニングして第1のTFT6に接続されたソース配線9cの上に第1のビアホール11aを形成する。第1のビアホール11aを形成するためのドライエッチングは、CF4 とO2の混合ガスを用いて行われる。
【0024】
続いて、第1のビアホール11a内と第2の層間絶縁膜11上に、透明性の導電材であるITO膜をスパッタにより100nmの厚さに形成する。それから、ITO膜をフォトリソグラフィー法によりパターニングすることにより各画素領域A毎に分離する。画素領域A内でITO膜は例えば35nm×100nmの大きさの画素電極12となり、第1のビアホール11aを通してソース配線9cに接続される。
【0025】
次に、図3(c) に示すように、画素電極12と第2の層間絶縁膜11の上に、感光性のポリイミド(有機樹脂)膜13を200nmの厚さにスピンコートした後に、ポリイミド膜13を露光、現像して第2のTFT7に接続されたソース配線10cの上に開口13aを形成する。なお、ポリイミド膜13の代わりにレジスト膜を使用してもよい。
【0026】
さらに、ポリイミド膜13をマスクに使用して開口13aの下の第2の層間絶縁膜11をエッチングしてソース配線10c上に第2のビアホール11bを形成する。第2の層間絶縁膜11のエッチングはCF4 とO2の混合ガスを用いて行われる。なお、開口13aは、各画素領域A毎に別々にソース配線10c上に形成される。
【0027】
この後に、開口13a内と第2のビアホール11b内とポリイミド膜13上に厚さ100nmのITO膜を形成する。
続いて、図4(a) に示すように、そのITO膜をフォトリソグラフィー法によりパターニングして画素電極12に対向する個別対向電極14を形成するとともに、その個別対向電極14を開口13a及び第2のビアホール11bを通してソース配線10cに接続する。なお、開口13a内と第2のビアホール11b内のITO膜は個別対向電極14を支持する導電性の支持部14aとして機能する。
【0028】
個別対向電極14は例えば図6に示すようにポリイミド膜13を介して画素電極12に対向する矩形形状を有し、また、支持部14aは個別対向電極14の一辺に沿って壁形状を有している。
この後に、図4(b) に示すように、ポリイミド膜13を溶剤により選択的に除去すると、画素電極12と個別対向電極14の間に隙間が形成されるとともに導電性の支持部14aが現れる。
【0029】
次に、図5に示すように、ブラックマトリクス15とカラーフィルタ16が上面に形成されたガラスよりなる対向基板17を用意し、その対向基板17とTFT基板1とを張り合わせる。その張り合わせは、対向基板17とTFT基板1の外周領域にシール材(不図示)を介して行われ、しかもカラーフィルタ16と画素電極12が対向し且つカラーフィルタ16が個別対向電極14に極めて接近するか或いは接触する状態で張り合わされる。
【0030】
なお、TFT基板1と対向基板17の間には、それらの基板の張り合わせの前か後に液晶18が封入される。
以上の工程により形成された液晶表示装置の画素領域Aにおける画素電極12、第1のTFT6、個別対向電極14、第2のTFT7は図7(a) に示すように画素駆動回路20に接続される。
【0031】
そして、第1のTFT6と第2のTFT7には、図7(b) に示すように、0V又は5Vの電圧のデータ信号又は対向データ信号が印加される。即ち、電圧5Vの電源に接続された画素駆動回路20は、第1のTFT6と第2のTFT7に位相をずらしてパルス電圧を入力することによって、データ配線9aを通して画素電極12に5Vを入力している時には対向データ配線10aを介して個別対向電極14に0Vの電圧を印加し、また、データ配線9aを通して画素電極12に0Vの電圧を印加している時には対向電圧配線10aを介して個別対向電極14に5Vの電圧を入力する。第1のTFT6に入力するデータ信号と第2のTFT7に入力する対向データ信号との時間差は、それらのパルス信号のパルス幅と同一である。
【0032】
これにより、個別対向電極14と画素電極12の間の液晶18は、図1(b) に示すと同様に±5Vの交流電界に置かれることになる。
従って、液晶駆動回路に必要な電圧を従来の半分まで下げることができるようになり、その結果、周辺回路と液晶駆動回路にそれぞれ別々の電源が必要であったものを1つの電源のみで共有できるようになる。この結果、薄膜トランジスタの耐圧を小さくして消費電力を下げることが可能になり、しかも1電源として低コスト化を進めることができる。
【0033】
上述した個別対向電極14は、第2のTFT7上のソース配線10c上の支持部4aによってのみ支えられているが、個別対向電極14の湾曲などを確実に防止したい場合には、図8に示すように、第1のTFT6上方で画素電極12と個別対向電極14の間に絶縁性のスペーサ19を挟んでもよい。例えば、図4(b) に示したようにポリイミド膜13を除去した後に、再び感光性のポリイミドを画素電極14と第2の層間絶縁膜13の上に塗布し、ポリイミドを露光、現像することによって画素電極12と個別対向電極14の間の一部に残してこれをスペーサ19と使用する。
(第2の実施の形態)
第1の実施の形態では、個別対向電極14を支持する支持部14aは、図6に示したように第2のTFT7のソース配線10cに沿って形成されているが、図9(a) 〜(c) に示すように矩形状の個別対向電極14の1辺だけでなく2辺又は3辺に沿って形成してもよい。図9(a) は、隣り合う2辺に沿って支持部14a、14cが形成された個別対向電極14の上面、図9(b) は、隣り合う3辺に沿って支持部14a,14b,14cが形成された個別対向電極14の上面、図9(c) は、対向する2辺に沿って支持部14a,14bが形成された個別対向電極14の上面をそれぞれ示している。
【0034】
次に、図9(c) に示したような個別対向電極14の平行な2辺に沿った部分に支持部14a,14bを形成する工程を説明する。
まず、下地絶縁膜2の形成から第2の層間絶縁膜11の形成までの工程は、第1実施形態と同様である。
次に、図10(a) に示すように、第2の層間絶縁膜11をフォトリソグラフィー法によりパターニングして、第1及び第2のTFT6,7にそれぞれ接続されるソース配線9c,10cの上に第1及び第2のビアホール11a,11bを形成した後に、第1のビアホール11aを通して第1のTFT6に電気的に接続される画素電極12を第2の層間絶縁膜11上に形成し、その後に画素電極12と第2の層間絶縁膜11の上に感光性のポリイミド膜13を形成する。さらに、感光性のポリイミド膜13を露光、現像することにより、第2のビアホール11b内とその上のポリイミドを部分的に除去して第1の開口13aを形成するとともに第1のTFT6の上方に第2の開口13bを形成する。
【0035】
次に、ポリイミド膜13上と第1及び第2のホール13a,13b内にITO膜を形成した後に、そのITO膜をフォトリソグラフィー法によりパターニングすることにより、図10(b) に示すようにITO膜を各画素領域A毎に分離するとともに第1及び第2の開口13a,13b内に残すと、画素領域A内には、第1及び第2の支持部14a,14bを下面に有する個別対向電極14が形成される。この場合、個別対向電極14は、第1の支持部14a及びソース配線10cを介して第2のTFTのソース層3sに電気的に接続される。なお、第2の支持部14bは第2の層間絶縁膜11により第1のTFT6から絶縁されている。
【0036】
その後に、ポリイミド13を溶剤により除去すると、個別対向電極14は、図11(a) に示すように、第2のTFT7上のソース配線10cの上の第1の支持部14aだけでなく、第1のTFT6上の第2の支持部(スペーサ)14bによって支えられる。
その後には、図11(b) に示すように、第1実施形態と同様に、上面にブラックマトリクス15とカラーフィルタ16が形成された対向基板17を用いて、対向基板17とTFT基板1とを張り合わせる。そして、TFT基板1と対向基板17の間には、基板の張り合わせの前か後に液晶18が封入される。
【0037】
以上のような液晶表示装置においては、個別対向電極14が第2のTFTの上だけでなくその他の部分でも支持部14a,14bによって支えられるので、個別対向電極14の変形がより確実に防止される。そのような画素領域Aでは、図7(a) に示した回路図となり、図7(b) に示した信号が入力される。
(第3の実施の形態)
上述した実施形態では、個別対向電極をTFT基板側に形成しているが、図12に示すように対向基板側に形成してもよい。
【0038】
図12において、第1実施形態と同様に、ガラスよりなるTFT基板1の上には下地絶縁膜2が形成され、下地絶縁膜2の上には第1の層間絶縁膜8に覆われた第1のTFT6が各画素領域毎に形成されている。第1のTFT6は、ゲート絶縁膜4を介して半導体層3上に形成されたゲート電極5と、半導体層3のうちゲート電極5の両側部分に形成されたLDD構造のドレイン層3dとLDD構造のソース層3sを有している。ドレイン層3dはコンタクトホール8aを通して第1の層間絶縁膜8上のデータ配線9aに接続され、ゲート電極5はコンタクトホール8bを通して第1の層間絶縁膜8上のゲート配線9bに接続され、さらにソース層3sはコンタクトホール8cを通して第1の層間絶縁膜8上のソース配線9sに接続されている。データ配線9a、ゲート配線9b、ソース配線9c及び第1の層間絶縁膜8の上には第2の層間絶縁膜11が形成され、第2の層間絶縁膜11の上には画素電極12が形成されている。画素電極12は、第2の層間絶縁膜11に形成されたビアホール11aを通してソース配線9cに接続されている。
【0039】
一方、対向基板17上には下地絶縁膜21が形成され、下地絶縁膜21の上には第1の層間絶縁膜22に覆われた第2のTFT23が各画素領域毎に形成されている。第2のTFT23は、ゲート絶縁膜24を介して半導体層26上に形成されたゲート電極25と、半導体層26のうちゲート電極25の両側に形成されたLDD構造のドレイン層26dとLDD構造のソース層26sを有している。ドレイン層26dはコンタクトホール22aを通して第1の層間絶縁膜22上の対向データ配線27aに接続され、ゲート電極25はコンタクトホール22bを通して第1の層間絶縁膜22上のゲート配線27bに接続され、さらにソース層26sはコンタクトホール22cを通して第1の層間絶縁膜22上のソース配線27cに接続されている。対向データ配線27a、ゲート配線27b、ソース配線27c及び第1の層間絶縁膜22の上には第2の層間絶縁膜28が形成され、第2の層間絶縁膜28の上には個別対向電極29が形成されている。個別対向電極29は、第2の層間絶縁膜28に形成されたビアホール28aを通してソース配線27cに接続されている。
【0040】
上述した対向基板17とTFT基板1は、個別対向電極29と画素電極12が隙間を介して対向する状態で張り合わされ、画素電極12と個別対向電極29の間には液晶18が封入されている。
以上のような構造の液晶表示の画素領域では、図7(a) に示すような回路構成を有し、画素電極12と個別対向電極29には図7(b) に示すような電圧が印加される。したがって、図12に示す構造を有する液晶表示装置においても、画素駆動回路20の電源として5V電源を使用することができる。
【0041】
次に、図12に示した構造を形成するまでの工程を説明する。
まず、図13(a) に示すように、ガラスよりなる第1の絶縁膜基板1上に下地絶縁膜2を形成し、さらに下地絶縁膜2上に第1実施形態と同じ条件及び方法によって第1のTFT6を形成し、さらに第1のTFT6を覆う第1の層間絶縁膜8を下地絶縁膜2上に形成する。ここでは、個別対向電極に接続されるTFTは形成されない。
【0042】
続いて、第1の層間絶縁膜8をパターニングして第1のTFT6のゲート電極5、ソース層3s、ドレイン層3dの上にそれぞれ第1〜第3のコンタクトホール8a〜8cを形成し、その後に、第1の層間絶縁膜8上に金属膜を形成し、その金属膜をフォトリソグラフィー法によりパターニングすることにより、第1のコンタクトホール8aを通してドレイン層3dに接続されるデータ配線9aと、第2のコンタクトホール8bを通してゲート電極5に接続されるゲート配線9bと、第3のコンタクトホール8cを通してソース層3sに接続されるソース配線9cを形成する。
【0043】
その後に、図13(b) に示すように、第1の実施形態と同じ条件で、第1の層間絶縁膜8の上に窒化シリコンよりなる第2の層間絶縁膜11を形成し、また、第2の層間絶縁膜11をパターニングしてソース配線9cの上にビアホール11bを形成し、さらに、ビアホール11bを通してソース配線3sに接続される画素電極12を第2の層間絶縁膜11上に形成する。
【0044】
なお、第2のTFTを形成しないことを除き、TFT基板1上に画素電極12を形成するまでの各条件は第1実施形態と同じにする。
そのようなTFT基板1に対向して配置される対向基板上の個別対向電極は図14(a) 〜(c) に示すような工程を経て形成される。
まず、図14(a) に示す構造を形成するまでの工程を説明する。
【0045】
ガラスよりなる第2の絶縁膜基板17上に下地絶縁膜21として厚さ200nmのSiO2をP−CVD法により形成した後に、下地絶縁膜21の上に厚さ50nmの非晶質シリコン膜をP−CVD法により形成する。続いて、窒素雰囲気中でa-Si膜を450℃で2時間加熱しながら300mJ/cm2 のパワーでレーザ光を照射することにより、a-Si膜を多結晶化して多結晶シリコン(半導体)膜に変える。
【0046】
さらに、多結晶シリコン膜をフォトリソグラフィー法によりパターニングすることにより、第2の絶縁膜基板17に画定される表示領域の能動素子領域毎に分離させて多結晶シリコン膜26を残す。
次に、多結晶シリコン膜26と下地絶縁膜21の上にSiO2よりなるゲート絶縁膜24をP−CVD法により形成し、さらにそのゲート絶縁膜24を窒素雰囲気中で2時間、450℃の温度でアニールする。さらに、ゲート絶縁膜24上にアルミニウム膜を300nmの厚さにスパッタ法により形成する、
アルミニウム膜の上にゲート形状のレジストパターンを形成した後に、そのレジストパターンをマスクに使用し、Cl2 とBCl3とSiCl4 の混合ガスを用いてアルミニウム膜をドライエッチングし、これによりアルミニウム膜からなるゲート電極25を形成する。続いて、レジストパターンをマスクに使用して、ゲート絶縁膜24をCF4 ガスを用いてドライエッチングする。これにより、ゲート電極25及びゲート絶縁膜24は、各能動素子領域の多結晶シリコン膜26の中央を通る領域に形成される。
【0047】
さらに、ゲート電極25をマスクに使用して多結晶シリコン膜26に不純物をイオン注入してゲート電極25の両側の多結晶シリコン膜26にLDD構造のソース層26sとLDD構造のドレイン層26dを形成する。不純物イオン注入条件は、第1実施形態と同じにする。
以上により第2のTFT23の形成工程が終了する。
【0048】
次に、第2のTFT23を覆う第1の層間絶縁膜22をプラズマCVD(P−CVD)法により下地絶縁膜21の上に形成する。第1の層間絶縁膜22は、厚さ30nmの酸化シリコン(SiO2)膜と厚さ370nmの窒化シリコン(Si3N4)膜を下から順に成長した構造を有している。
続いて、基板温度380℃、2時間の条件で第1の層間絶縁膜22を窒素雰囲気中でアニールする。
【0049】
次に、第2の層間絶縁膜22をフォトリソグラフィー法によりパターニングすることにより、ゲート電極25、ソース層26s及びドレイン層26dのそれぞれ上に第1〜第3のコンタクトホール22a〜22cを形成する。
さらに、レジストパターンを除去した後に、第1〜第3のコンタクトホール22a〜22cの中と第1の層間絶縁膜22の上に金属膜をスパッタにより形成する。その金属膜は、例えば、厚さ100nmのチタン層と厚さ200nmのアルミニウム層と厚さ100nmのチタン層を下から順に形成された三層構造を有している。
【0050】
続いて、金属膜をフォトリソグラフィー法によりパターニングすることによって、第2のTFT23の第1のホール22aを通してドレイン層26dに接続される対向データ配線27aと、第2のホール22bを通してゲート電極25に接続されるゲート配線27bと、第3のホール22cを通してソース層26sに接続されるソース配線27cを第1の層間絶縁膜22の上に形成する。
【0051】
次に、図14(b) に示す構造を形成するまでの工程を説明する。
まず、対向データ配線27a、ゲート配線27b及びソース配線27cを覆う第2の層間絶縁膜30として窒化シリコン膜をP−CVD法により第1の層間絶縁膜22の上に200nmの厚さに形成する。
その後に、スパッタ法により厚さ100nmのクロム膜を第2の層間絶縁膜30上に形成し、さらにクロム膜をパターニングすることにより画素領域を囲むブラックマトリクス31を形成する。
【0052】
その後に、ブラックマトリクス31及び第2の層間絶縁膜30上に窒化シリコンよりなる第3の層間絶縁膜32をP−CVD法により200nmの厚さに形成し、さらに、膜厚800nmの赤、緑、青の多層構造からなるカラーフィルタ33を形成する。
次に、図14(c) に示す構造を形成するまでの工程を説明する。
【0053】
カラーフィルタ33を赤、緑、青毎にパターニングする際に、同時に対向データ配線27cの上に開口33aを形成するとともに、開口33aの下の第2及び第3の層間絶縁膜30、32をパターニングすることにより、ソース配線27cの上にビアホール28aを形成する。
次に、厚さ100nmのITO膜を開口33a内とビアホール28a内と第3の層間絶縁膜の上に形成した後に、そのITO膜をフォトリソグラフィー法によりパターニングして画素領域相互間で分離される個別対向電極29を形成する。個別対向電極29は、開口33a及びビアホール28a内を通してソース配線27cに接続される。
【0054】
次に、図15に示すように、画素電極12と個別対向電極29が間隙を介して向かい合うように、TFT基板1と対向基板17を張り合わせる。その張り合わせは、TFT基板1の外周領域と対向基板17の外周領域にシール材(不図示)を介して張り合わせ、その間隙には、TFT基板1と対向基板17の張り合わせの前か後に液晶18が封入される。
【0055】
以上のような画素構造を有する液晶表示装置においても、第1及び第2実施形態と同様に、図7(a) と同様な回路構成が得られ、しかも第1のTFT6と第2のTFT23には図7(b) に示すような電圧が印加される。
しかも、画素電極12と個別対向電極29を別々な基板に形成するようにしているので、それらの基板を張り付ける際に、個別対向電極29と画素電極12の間の間隔を自由にとれるので、基板同士の張り合わせが容易になる。
(第4の実施の形態)
本実施形態に係る液晶表示装置は、個別対向電極を対向基板側に形成し、個別対向電極を駆動する薄膜トランジスタをTFT基板に形成する構造を有するものであり、以下に画素領域の製造工程を図16〜図17を参照して説明する。
【0056】
まず、図16(a) に示す構造を形成するまでの工程を説明する。
液晶表示装置の表示領域において、第1実施形態で説明したと同様な方法によって、TFT基板1の上に、下地絶縁膜2、第1及び第2のTFT6,7、第1の層間絶縁膜8を形成する。さらに、第1の層間絶縁膜8の上に第1のTFT6に接続されるデータ配線9a、ゲート配線9b、ソース配線9cを形成し、同時に第2のTFT7に接続される対向データ配線10a、ゲート配線10b、ソース配線10cを形成する。
【0057】
次に、第1の層間絶縁膜8、データ配線9c等の上に窒化シリコンよりなる第2の層間絶縁膜11を形成した後に、第2の層間絶縁膜11をフォトリソグラフィー法によりパターニングすることにより、第1のTFT6に接続されるソース配線9cの上に第1のビアホール41を形成すると同時に、第2のTFT7に接続されるソース配線10cの上に第2のビアホール42を形成する。
【0058】
さらに、第1及び第2のビアホール41,42内と第2の層間絶縁膜11の上に100nm厚さのITO膜を形成する。そして、ITO膜をフォトリソグラフィー法によりパターニングすることにより、第1のビアホール41を通して第1のTFT6のソース層3sに接続される画素電極43aを形成すると同時に、第2のビアホール42内とその周辺に接続端子43bを形成する。
【0059】
次に、画素電極43a、接続端子43b及び第2の層間絶縁膜11の上にスパッタによりモリブデン(Mo)膜を2μmの厚さに形成した後に、CF4 とO2の混合ガスとレジストパターンを用いるフォトリソグラフィー法によりMo膜をパターニングして図16(b) に示すように接続端子43aの上にのみ導電性スペーサ44として残す。
Mo膜の代わりに導電性樹脂を用いてもよい。この場合には、導電性樹脂をスピンコートにより塗布し、これをパターニングして導電性スペーサ44とする。 次に、図17に示す構造を形成するまでの工程を説明する。
【0060】
ガラスよりなる対向基板17の上に酸化シリコンよりなり下地絶縁膜45を形成した後に、画素領域を囲むブラックマトリクス46を下地絶縁膜45の上に形成する。
続いて、ブラックマトリクス46と下地絶縁膜45の上にカラーフィルタ47とITO膜48を順に形成した後に、カラーフィルタ47とITO膜48をパターニングして画素領域間で分離し、これにより画素領域内で孤立したITO膜48を個別対向電極として使用する。
【0061】
そして、個別対向電極48と画素電極43aとが間隙を介して向かい合うように、対向基板17とTFT基板1を外周領域でシール材(不図示)を介して張り合わせる。この張り合わせは、導電性スペーサ(柱)44が個別対向電極48に1対1で接触するような位置で行われる。TFT基板1と対向基板17の間には、基板の張合わせの前か後に液晶18が封入される。
【0062】
上述した液晶表示装置の画素領域においても、図7(a) に示すような回路構成を有し、図7(b) に示すようなデータ信号が画素電極36aと個別対向電極36bに印加される。これにより、画素駆動電源は従来の半分の電圧で足りることになり、消費電力が従来よりも小さくなる。
また、第2のTFT7と個別対向電極48を接続する導電性スペーサ44は、TFT基板1と対向基板17の間のスペーサとして機能するので、通常使用される球形状の絶縁性のスペーサを省いてもよくなる。
【0063】
ところで、TFT基板1と対向基板17の間にマイクロカプセル化された液晶を挟む構造を採用してもよく、その構造を形成する場合には以下のような工程を経ることになる。
まず、図16(a) に示す状態で、画素電極43a、接続端子43b及び第2の層間絶縁膜11の上に、液晶が混合された光硬化性ポリマーをスピンコートし、その後に、光硬化性ポリマーに光を照射すると、図18(a) に示すように、液晶50はマイクロカプセル化して高分子分散型の液晶層51が形成される。
【0064】
この後に、図18(b) に示すように、液晶層51をフォトリソグラフィー法によりパターニングして接続端子43bの上にホール51aを形成する。
次に、図19(a) に示すように、スパッタによりモリブデン膜52をホール51a内と液晶層51の上に形成し、ついで、図19(b) に示すように、エッチバック又はCMPによりモリブデン膜52を液晶層51の上面から除去する。そして、ホール51a内にのみ残ったモリブデン膜52を引出電極として使用する。
【0065】
その後に、図20に示すように、下地絶縁膜45とブラックマトリクス46とカラーフィルタ47と個別対向電極48が形成された対向基板17を用い、画素電極43aと個別対向電極48が液晶層51を介して向かい合うような状態で、対向基板17とTFT基板1を外周領域でシール材(不図示)を介して張り合わせる。この張り合わせは、引出電極52が個別対向電極48に1対1で接触するような位置で行われる。
【0066】
なお、モリブデン膜の代わりに他の金属膜若しくは導電性樹脂膜を形成してもよい。導電性樹脂膜を用いる場合には、導電性樹脂膜を液晶層51及びホール51a内にスピンコートにより塗布し、エッチバック又はCMPを行ってホール51a内にのみ引出電極として残す方法が適当である。
また、金属膜として銅膜を使用する場合には、図21(a) に示すように、接続端子43bの上にホール51aを形成した後に、図21(b) に示すようにホール51a内に電解メッキ法により引出電極53として銅膜を形成するようにしてもよい。
【0067】
液層層51の表面の凹凸差が大きい場合には、その上の金属膜をCMP法により除去した後に続いて或いは独立して、その表面をCMP法により研磨して平坦化してもよい。
ところで、本実施形態では、対向基板としてガラス基板を使用したが、対向基板としてシリコンウェハを使用し、そのシリコンウェハに第2のTFTの代わりにMOSFETを形成し、さらにその上に絶縁膜等を介して個別対向電極を形成してもよい。また、導電性スペーサ44は、対向電極と画素電極の間の複数箇所に形成してもよいし、又は、図6と図9に示した支持部14a〜14cと同じ位置に形成してもよい。
【0068】
なお、第1〜第4実施形態では、画素電極と個別対向電極の双方を光透過性導電材から形成しているが、画素電極と個別対向電極のうちの一方を光透過性導電材から形成し、他方を金属材から形成してもよい。
(第5の実施の形態)
図22、図23は、本発明の第5実施形態に係る液晶表示装置の画素領域の製造工程を示す断面図である。
【0069】
まず、図22(a) に示す構造を形成するまでの工程を説明する。
ガラスよりなるTFT基板1の上には、第1実施形態と同様な方法により、下地絶縁膜2、第1及び第2のTFT6,7、第1の層間絶縁膜8を形成し、さらに第1の層間絶縁膜8に第1〜第3のコンタクトホール8a〜8cを形成し、さらに第1の層間絶縁膜8上にデータ配線9a、対向データ配線10a、ゲート配線9b,10b、ソース配線9c,10cを形成する。
【0070】
次に、感光性ポリイミド(絶縁性樹脂)膜35を第1の層間絶縁膜8上に1〜2μmの厚さに形成する。その後に、感光性ポリイミド膜35を露光し、現像することにより、第1のTFT6のソース配線9cの上に第1の開口35aを形成するとともに第2のTFT7のソース配線10cの上に第2の開口35bを形成する。
【0071】
さらに、図22(b) に示すように、メッキ法により銅(Cu)層を第1及び第2の開口35a,35b内に埋め込み、第1のTFT6上のソース配線9cに接続された銅層を画素電極36aとし、第2のTFT7上のソース配線10cに接続された銅層を個別対向電極36bとして使用する。この場合、画素電極35aと個別対向電極36bのそれぞれの面は、TFT基板1の面に対して実質的に垂直になっている。
【0072】
なお、スパッタによって第1及び第2の開口35a,35b内とポリイミド膜35の上面に銅層を形成した後に、その銅層をCMP(化学機械研磨)又はエッチバックによってポリイミド膜35の上面から除去することによって第1及び第2の開口35a,35b内のみに銅層を残してもよい。
次に、図23に示すように、ポリイミド膜35を溶剤によって除去し、その後に、上面にブラックマトリクス37とカラーフィルタ38が形成された対向基板17を用いて、対向基板17とTFT基板1とを張り合わせる。その張り合わせは、カラーフィルタ38と第1の層間絶縁膜8が向かい合う状態とし、対向基板17とTFT基板1の外周領域でシール材を介して張り合わされる。なお、対向基板17上のカラーフィルタ38とTFT基板1上の層間絶縁膜8との間隔は、画素電極36aの高さにソース配線36bの高さを加えた大きさかそれ以上とする。
【0073】
そして、TFT基板1と対向基板17の間には、それらの張り合わせの前か後に例えばIPS(In-Plane Switching)型液晶が封入される。
これにより液晶表示装置の画素領域の基本的な構造の形成が終了する。
以上のような液晶表示装置の画素領域においては、図7(a) に示すような回路構成を有し、図7(b) に示すような電圧が画素電極36aと個別対向電極36bに印加される。これにより、画素駆動電源は従来の半分の電圧で足りることになる。
【0074】
上記した各実施形態の液晶表示装置は、例えば図24に示すように、画素電極、個別対向電極、第1のTFT等を有する液晶表示パネル60と、データドライバや捜査ドライバを有する画素駆動回路20と、信号処理、タイミング処理などを行う周辺回路61と単一の電源回路62を有し、画素駆動回路20と周辺回路61には電源回路62から同電圧が供給される。
【0075】
なお、上記実施形態ではスイッチング素子としてプレーナー型の薄膜トランジスタを用いているが、スタガ型又は逆スタガ型の薄膜トランジスタを使用してもよい。また、上記した画素電極と個別対向電極にはそれぞれ1つの薄膜トランジスタが接続されているが、複数接続する構造を採用してもよい。
(付記1)第1基板の上で複数の画素領域毎に形成された第1スイッチング素子と、
前記第1スイッチング素子に電気的に接続された画素電極と、
前記画素電極に間隙をおいて対向し且つ前記画素領域毎に独立して形成された個別対向電極と、
前記個別対向電極に接続される第2スイッチング素子と、
前記個別対向電極と前記画素電極の間に挟まれる液晶層と
を有することを特徴とする液晶表示装置。
(付記2)前記第2スイッチング素子及び前記個別対向電極は前記第1基板上に形成され、前記個別対向電極は導電性の支持部に支えられていることを特徴とする付記1に記載の液晶表示装置。
(付記3)前記第1スイッチング素子及び前記第2スイッチング素子の上に形成された第1絶縁膜を備え、
前記画素電極は、前記第1絶縁膜上に形成されるとともに前記第1絶縁膜に形成された第1ホールを通して前記第1スイッチング素子に接続されてなり、
前記導電性の支持部は、前記第1絶縁膜に形成された第2ホールを通して前記第2スイッチング素子に電気的に接続されていることを特徴とする付記2に記載の液晶表示装置。
(付記4)前記個別対向電極と前記画素電極との間には絶縁性スペーサが形成されていることを特徴とする付記2又は付記3に記載の液晶表示装置。
(付記5)前記画素電極と前記個別対向電極は、前記第1基板の上面に平行に形成されていることを特徴とする付記1乃至付記4のいずれかに記載の液晶表示装置。
(付記6)前記画素電極は前記第1基板の上面に対して略垂直に形成され、
前記第2スイッチング素子は前記第1基板上に形成され、
前記個別対向電極は、前記第1基板の前記上面に対して略垂直に形成されるとともに前記第2スイッチング素子に接続されている
ことを特徴とする付記1に記載の液晶表示装置。
(付記7)前記画素電極と前記個別対向電極は、金属又は導電性樹脂から構成されていることを特徴とする付記6に記載の液晶表示装置。
(付記8)前記第1基板に対向して設けられる第2基板を備え、
前記第2スイッチング素子及び前記個別対向電極は前記第2基板の上に形成されていることを特徴とする付記1に記載の液晶表示装置。
(付記9)前記第1基板と前記第2基板はそれぞれ透明絶縁基板からなり、前記画素電極は透明導電膜から構成されていることを特徴とする付記8に記載の液晶表示装置。
(付記10)前記第1基板と前記第2基板はそれぞれ透明絶縁基板からなり、前記個別対向電極は金属又は透明導電膜から構成されていることを特徴とする付記8に記載の液晶表示装置。
(付記11)前記第2スイッチング素子は前記第1基板の上に形成され、
前記個別対向電極は前記第1基板に対向して設けられる第2基板の上に形成され、
前記第2スイッチング素子と前記個別対向電極は導電性柱を介して電気的に接続されていることを特徴とする付記1に記載の液晶表示装置。
(付記12)前記第1スイッチング素子及び前記第2スイッチング素子の上に形成された第1絶縁膜を備え、
前記画素電極は、前記第1絶縁膜上に形成されるとともに、前記第1絶縁膜に形成された第1ホールを通して前記第1スイッチング素子に接続されてなり、
前記導電性柱は、前記第1絶縁膜上に形成され、かつ前記第1絶縁膜に形成された第2ホールを通して前記第2スイッチング素子に接続されることを特徴とする付記11に記載の液晶表示装置。
(付記13)前記導電性柱は、金属又は導電性樹脂から形成されていることを特徴とする付記11又は付記12に記載の液晶表示装置。
(付記14)前記導電性柱は、前記画素電極と前記個別対向電極の間の前記間隙の複数箇所に形成されていることを特徴とする付記11に記載の液晶表示装置。
(付記15)前記導電性柱は、前記第1基板と前記第2基板の間のスペーサとしての機能を有していることを特徴とする付記12乃至付記14のいずれかに記載の液晶表示装置。
(付記16)前記液晶層は、マイクロカプセル化された液晶を有することを特徴とする付記1に記載の液晶表示装置。
(付記17)前記画素電極と前記個別対向電極に時間差をもって信号を入力する液晶駆動回路を有することを特徴とする付記1に記載の液晶表示装置。
(付記18)前記信号の時間差は、前記信号のパルス幅と同一であることを特徴とする付記17に記載の液晶表示装置。
(付記19)単一の電源を有することを特徴とする付記1に記載の液晶表示装置。
(付記20)第1基板上の画素領域に第1スイッチング素子と第2スイッチング素子を形成する工程と、
前記第1スイッチング素子と前記第2スイッチング素子を覆う第1絶縁膜を前記第1基板上に形成する工程と、
前記第1絶縁膜に第1開口を形成する工程と、
前記第1絶縁膜上で、前記第1開口を通して前記第1スイッチング素子に電気的に接続される画素電極を前記画素領域毎に形成する工程と、
前記画素電極及び前記第1絶縁膜の上に膜を形成する工程と、
前記膜をパターニングして前記第2スイッチング素子の上に第2開口を形成する工程と、
前記膜上で、前記第2開口を通して前記第2スイッチング素子に電気的に接続される個別対向電極を前記画素領域毎に個別に形成する工程と、
前記膜を除去することにより前記個別対向電極と前記画素電極の間に空間を形成する工程と
を有することを特徴とする液晶表示装置の製造方法。
(付記21)前記個別対向電極と前記第1絶縁膜の間の間隙の一部に絶縁性又は導電性のスペーサを形成する工程を有することを特徴とする付記20に記載の液晶表示装置の製造方法。
(付記22)関第2開口を形成する際、前記第1絶縁膜の上の前記膜に第3開口を形成する工程と、
前記個別対向電極を形成する際に、前記個別対向電極の一部を前記前記第3開口内にスペーサとして埋め込む工程と
をさらに有することを特徴とする付記20に記載の液晶表示装置の製造方法。
(付記23)第1基板上の画素領域に第1スイッチング素子と第2スイッチング素子を形成する工程と、
前記第1スイッチング素子と前記第2スイッチング素子の上に膜を形成する工程と、
前記膜をパターニングすることにより、前記第1スイッチング素子に繋がる第1溝と、前記第2スイッチング素子に繋がる第2溝を形成する工程と、
前記第1溝内に導電材を形成することにより前記第1スイッチング素子に電気的に接続される画素電極を形成するとともに、前記第2溝内に導電材を形成することにより前記第2スイッチング素子に電気的に接続される個別対向電極を形成する工程と、
前記膜を除去して前記個別対向電極と前記画素電極の間に空間を形成する工程と
を有することを特徴とする液晶表示装置の製造方法。
(付記24)第2基板を用意して、前記画素電極と前記個別対向電極と前記第1スイッチング素子と前記相2スイッチング素子を挟む向きで前記第1基板と前記第2基板を張り合わせる工程と、
前記第1基板と前記第2基板を張り合わせる前か後に、前記画素電極と前記個別対向電極の間の前記空間に液晶を封入する工程を有することを特徴とする付記20又は付記23に記載の液晶表示装置の製造方法。
(付記25)第1基板上の画素領域に第1スイッチング素子を形成する工程と、
前記第1スイッチング素子を覆う第1絶縁膜を前記第1基板上に形成する工程と、
前記第1絶縁膜に第1開口を形成する工程と、
前記第1絶縁膜上で、前記第1開口を通して前記第1スイッチング素子に電気的に接続される画素電極を前記画素領域毎に形成する工程と、
第2基板上の画素領域に第2スイッチング素子を形成する工程と、
前記第2スイッチング素子を覆う第2絶縁膜を前記第2基板上に形成する工程と、
前記第2絶縁膜に第2開口を形成する工程と、
前記第2絶縁膜上で、前記第2開口を通して前記第2スイッチング素子に電気的に接続される個別対向電極を前記画素領域毎に形成する工程と、
前記画素電極と前記個別対向電極と前記第1スイッチング素子と前記第2スイッチング素子を挟む向きで前記第1基板と前記第2基板を張り合わせる工程と、
前記第1基板と前記第2基板を張り合わせる前か後に、前記第1基板と前記第2基板の空間に液晶を封入する工程を有することを特徴とする液晶表示装置の製造方法。
(付記26)第1基板上の画素領域に第1スイッチング素子と第2スイッチング素子を形成する工程と、
前記第1スイッチング素子と前記第2スイッチング素子を覆う第1絶縁膜を前記第1基板上に形成する工程と、
前記第1絶縁膜に第1開口を形成する工程と、
前記第1絶縁膜上で、前記第1開口を通して前記第1スイッチング素子に電気的に接続される画素電極を前記画素領域毎に形成する工程と、
前記第2開口を通して前記第2スイッチング素子に電気的に接続される導電性柱を前記第1絶縁膜の上に形成する工程と、
第2基板上の画素領域毎に個別対向電極を形成する工程と、
前記個別対向電極と前記画素電極が対向する向きで、前記導電性柱の先端が前記個別対向電極に接続する状態で前記第1基板と前記第2基板を張り合わせる工程と
を有することを特徴とする液晶表示装置の製造方法。
(付記27)前記導電性柱は、金属膜又は導電性樹脂膜をパターニングすることにより形成されることを特徴とする付記26に記載の液晶表示装置の製造方法。
(付記28)前記第1基板と前記第2基板を張り合わせる前又は後に、前記第1基板と前記第2基板の間に形成される空間に液晶を入れる工程とを有することを特徴とする付記26に記載の液晶表示装置の製造方法。
(付記29)マイクロカプセル化された液晶をポリマーに混入した構造の液晶層を前記画素電極と前記第1絶縁膜の上に形成し、
前記第2開口に接続されるコンタクト孔を前記液晶層内に形成した後に、前記導電性柱を前記コンタクト孔に形成する工程と、
を有することを特徴とする付記26に記載の液晶表示装置の製造方法。
(付記30)前記導電性柱はメッキ法により形成されることを特徴とする付記29に記載の液晶表示装置製造方法。
【0076】
【発明の効果】
以上述べたように本発明によれば、第1基板と第2基板の間の各画素領域毎に画素電極と個別対向電極を間隔を置いて形成し、画素電極に第1のスイッチング素子を接続するとともに、個別対向電極に第2のスイッチング素子を接続する構成を設けるようにしたので、液晶駆動に必要な電源の電圧は従来の半分になって液晶駆動回路に必要な電圧を下げることが可能になる。
【0077】
従って、周辺回路と液晶駆動回路に接続される電源を共有することができるようになり、しかも、液晶駆動回路に印加される電圧を小さくすることにより消費電力を下げることが可能になり、低コスト化が図れる。
【図面の簡単な説明】
【図1】図1(a) は、従来の液晶表示装置の画素構造を示す断面図、図1(b) は、従来の液晶表示装置の画素領域の回路図、図1(c) は、従来の画素電極に入力されるデータ信号の波形図である。
【図2】図2(a) 〜(c) は、本発明の第1実施形態に係る液晶表示装置の画素構造の形成工程を示す断面図(その1)である。
【図3】図3(a) 〜(c) は、本発明の第1実施形態に係る液晶表示装置の画素構造の形成工程を示す断面図(その2)である。
【図4】図4(a),(b) は、本発明の第1実施形態に係る液晶表示装置の画素構造の形成工程を示す断面図(その3)である。
【図5】図5は、本発明の第1実施形態に係る液晶表示装置の画素構造を示す断面図である。
【図6】図6は、本発明の第1実施形態に係る液晶表示装置の個別対向電極の平面図である。
【図7】図7(a) は、本発明の実施形態に係る液晶表示装置の画素領域の回路図、図7(b) は、本発明の画素領域に形成された2つの薄膜トランジスタに入力される信号の波形図である。
【図8】図8は、本発明の第1実施形態に係る液晶表示装置の別な例を示す断面図である。
【図9】図9(a) 〜(c) は、本発明の第2実施形態に係る液晶表示装置の個別対向電極の上面図である。
【図10】図10(a),(b) は、本発明の第2実施形態に係る液晶表示装置の画素構造の形成工程を示す断面図(その1)である。
【図11】図11(a),(b) は、本発明の第2実施形態に係る液晶表示装置の画素構造の形成工程を示す断面図(その2)である。
【図12】図12は、本発明の第3実施形態に係る液晶表示装置の画素構造を示す断面図である。
【図13】図13(a),(b) は、本発明の第3実施形態に係る液晶表示装置の画素構造の形成工程を示す断面図(その1)である。
【図14】図14(a) 〜(c) は、本発明の第3実施形態に係る液晶表示装置の画素構造の形成工程を示す断面図(その2)である。
【図15】図15は、本発明の第3実施形態に係る液晶表示装置の画素構造を示す断面図である。
【図16】図16(a),(b) は、本発明の第4実施形態に係る液晶表示装置の第1の画素構造の形成工程を示す断面図である。
【図17】図17は、本発明の第4実施形態に係る液晶表示装置の第1の画素構造を示す断面図である。
【図18】図18(a),(b) は、本発明の第4実施形態に係る液晶表示装置の第2の画素構造の形成工程を示す断面図(その1)である。
【図19】図19(a),(b) は、本発明の第4実施形態に係る液晶表示装置の第2の画素構造の形成工程を示す断面図(その2)である。
【図20】図20は、本発明の第4実施形態に係る液晶表示装置の第2の画素構造を示す断面図である。
【図21】図21(a),(b) は、本発明の第4実施形態に係る液晶表示装置の第2の画素構造の別の形成工程を示す断面図である。
【図22】図22(a),(b) は、本発明の第5実施形態に係る液晶表示装置の画素構造の形成工程を示す断面図である。
【図23】図23は、本発明の第5実施形態に係る液晶表示装置の画素構造を示す断面図である。
【図24】図4は、本発明の実施形態に係る液晶表示装置の回路図である。
【符号の説明】
1…TFT基板(第1の基板)、2…下地絶縁膜、3…多結晶シリコン膜(半導体膜)、3d…ドレイン層、3s…ソース層、4…ゲート絶縁膜、5…ゲート電極、6,7、23…薄膜トランジスタ(TFT)、8…第1の層間絶縁膜、9a…データ配線、10a…対向データ配線、9b,10b…ゲート配線、9c,10c…ソース配線、11…第2の層間絶縁膜、12…画素電極、13…ポリイミド(樹脂)膜、14…画素電極、14a…支持部、15…ブラックマトリクス、16…カラーフィルター、17…対向基板、18…液晶、19…スペーサ、20…画素駆動回路、21…下地絶縁膜、22…第1の層間絶縁膜、24…ゲート絶縁膜、25…ゲート電極、26…半導体層、26s…ソース層、26d…ドレイン層、27a…データ配線、27b…ゲート配線、27c…ソース配線、28…第2の層間絶縁膜、29…個別対向電極、30…第2の層間絶縁膜、31…ブラックマトリクス、32…第3の層間絶縁膜、33…カラーフィルタ、35…ポリイミド(樹脂)膜、36a…画素電極、36b…個別対向電極、37…ブラックマトリクス、38…カラーフィルタ、43a…画素電極、43b…接続端子、44…導電性スペーサ、45…下地絶縁膜、46…ブラックマトリクス、47…カラーフィルタ、48…個別対向電極、50…液晶、51…液晶層、51a…開口、52…引出電極、53…引出電極。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display device and a manufacturing method thereof, and more particularly to an active matrix liquid crystal display device in which a switching element is provided for each pixel and a manufacturing method thereof.
[0002]
[Prior art]
The active matrix type liquid crystal display device has a structure as shown in FIG.
In FIG. 1A, a thin film transistor (TFT) 103 is formed as an active element on a first glass substrate 101 through a base insulating film 102. The thin film transistor 103 includes a semiconductor layer 103a formed on the base insulating film 102, a gate electrode 103c formed on the center of the semiconductor layer 103a via a gate insulating film 103b, and a gate electrode of the semiconductor active layer 103a. A drain layer 103d and a source layer 103e are formed on both sides of the 103c.
[0003]
A data wiring 105, a gate wiring 106, and a source wiring 107 are formed on the first interlayer insulating film 104 covering the thin film transistor 103, and a data wiring 105, a gate wiring 106, and a source wiring 107 are further formed on the first interlayer insulating film 104. A covering second interlayer insulating film 108 is formed. The gate wiring 106 is connected to the gate electrode 103c through the first hole 104a of the first interlayer insulating film 104, the data wiring 105 is connected to the drain layer 103d through the second hole 104b of the first interlayer insulating film 104, and The source wiring 107 is connected to the source layer 103e through the third hole 104c of the first interlayer insulating film 104.
[0004]
A pixel electrode 109 is formed on the second interlayer insulating film 108, and the pixel electrode 109 is connected to the source wiring 107 through the hole 108 a of the second interlayer insulating film 108.
A circuit diagram of the thin film transistor 103, the pixel electrode 109, the data wiring 105, the gate wiring 106, and the source wiring 107 as described above is as shown in FIG.
On the other hand, a common electrode 112 made of a transparent conductive material is formed on the entire display area of the second glass substrate 111, and a color filter and a black matrix 113 are formed between the common electrode 112 and the second glass substrate 111. Has been.
[0005]
The first glass substrate 101 and the second glass substrate 111 are fixed in a state where the pixel electrode 109 and the common electrode 112 are opposed to each other with a space therebetween, and the liquid crystal 110 is sandwiched between the substrates 101 and 111. ing.
A pixel driving circuit (not shown) is connected to the thin film transistor 103 and the counter electrode 112 as described above, and the thin film transistor 103 is controlled by the pixel driving circuit.
[0006]
For example, a driving voltage of ± 5 V as shown in FIG. 1C is applied to the pixel electrode 109 by a pixel driving circuit, and a 0 V voltage wiring is connected to the common electrode 112. The liquid crystal 110 is driven by a change in electric field between the pixel electrode 109 and the common electrode 112. Therefore, a liquid crystal driving power source of 10 V or more is required to operate the liquid crystal 110 sufficiently.
[0007]
[Problems to be solved by the invention]
Incidentally, in the liquid crystal display device, a peripheral circuit is provided in addition to the display unit and the pixel driving circuit, and the voltage of the power source connected to the IC used for the peripheral circuit is as low as 3.3 V, for example.
Therefore, in the liquid crystal display device, two power sources are required for driving the peripheral circuit IC and driving the pixel driving circuit, respectively.
[0008]
In the future, in order to reduce the cost of the liquid crystal display device, it is advanced to manufacture a peripheral circuit using a thin film transistor on the same substrate as the display portion and the pixel driving circuit.
In such a case, as described above, since the voltages required for driving the peripheral circuit and the liquid crystal are different from each other, a high voltage thin film transistor and two power sources are required, and it is difficult to reduce power consumption.
[0009]
An object of the present invention is to provide a liquid crystal display device capable of reducing the voltage required for driving the liquid crystal and a method for manufacturing the same.
[0010]
[Means for Solving the Problems]
  The above-described problem is that a pixel electrode and an individual counter electrode are formed at an interval for each pixel region between the first substrate and the second substrate, the first switching element is connected to the pixel electrode, and the individual counter electrode A second switching element is connected toFurther, a voltage V is applied to the pixel electrode by inputting a pulse voltage out of phase with the first switching element and the second switching element. 0 When 0V is applied, 0V is applied to the individual counter electrode, and when 0V is applied to the pixel electrode, a voltage V is applied to the individual counter electrode. 0 Connected pixel drive circuit to applyThis is solved by a liquid crystal display device having a configuration. The first switching element and the second switching element are, for example, thin film transistors.
[0011]
The individual counter electrode may be formed on the insulating film on the first substrate on which the pixel electrode is formed via a support portion, or may be formed on the second substrate. When the individual counter electrode is formed on the second substrate, the second switching element connected to the individual counter electrode may be formed on the second substrate, or may be formed on the first substrate. Also good. When the second switching element is formed on the first substrate and the individual counter electrode is formed on the second substrate, the connection between the second switching element and the individual counter electrode is connected via a conductive column. .
[0012]
The individual counter electrode and the pixel electrode may be opposed to each other in a direction perpendicular to the surface of the first substrate.
As described above, according to the present invention, the voltage V V is applied to the first switching element connected to the pixel electrode and the second switching element connected to the individual counter electrode, respectively.0Is input with the phase shifted, the liquid crystal sealed between the electrodes is ± V0Thus, the operation of the liquid crystal is the same as the conventional one. However, since the voltage of the power source required for driving the liquid crystal is half that of the prior art, the voltage required for driving the liquid crystal driving circuit can be lowered.
[0013]
Therefore, the power source connected to the peripheral circuit and the liquid crystal driving circuit can be shared. As a result, the voltage applied to the liquid crystal driving circuit is reduced, so that the power consumption can be reduced and the cost can be reduced.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
2-5 is sectional drawing which shows the formation process of the display part of the liquid crystal display device which concerns on 1st Embodiment of this invention.
[0015]
The process until the thin film transistor as shown in FIG.
First, on the insulating TFT substrate 1 made of glass, the base insulating film 2 is made of SiO.2After the film is formed to a thickness of 200 nm by plasma CVD (P-CVD), an amorphous silicon (a-Si) film having a thickness of 50 nm is formed on the base insulating film 2 by P-CVD.
[0016]
Subsequently, after the a-Si film was heated at 450 ° C. for 2 hours in a nitrogen atmosphere, 300 mJ / cm2The a-Si film is polycrystallized into a polycrystalline silicon (semiconductor) film 3 by irradiating the laser beam with the power of.
Further, the polycrystalline silicon film 3 is patterned by photolithography to leave the polycrystalline silicon film 3 in the active element formation regions of the display region, the peripheral circuit region, and the liquid crystal driving circuit region defined on the TFT substrate 1. Here, in the display region having a plurality of pixel regions A, as shown in FIG. 2A, the polycrystalline silicon film 3 is left in two active element regions near both sides of each pixel region A.
[0017]
Next, on the polycrystalline silicon film 3 and the base insulating film 2, SiO2A gate insulating film 4 is formed by P-CVD, and the gate insulating film 4 is annealed at a temperature of 450 ° C. for 2 hours in a nitrogen atmosphere. Further, an aluminum film for forming the gate electrode 5 is formed on the gate insulating film 4 to a thickness of 300 nm by sputtering.
After forming a gate-shaped resist pattern (not shown) on the aluminum film, the resist pattern is used as a mask and Cl2And BClThreeAnd SiClFourThe aluminum film is dry-etched using the mixed gas, thereby forming the gate electrode 5. Subsequently, using the resist pattern as a mask, the gate insulating film 4 is made CF.FourDry etching is performed using a gas. Thereby, the gate electrode 5 and the gate insulating film 4 are formed in a region passing through the center of the polycrystalline silicon film 3 in the active element region.
[0018]
Next, as shown in FIG. 2B, the polycrystalline silicon film 3 is doped with impurities using the gate electrode 5 as a mask. For example, in the pixel region A, the polycrystalline silicon film 3 has PHThreeAnd H2Phosphorus is doped by ion implantation using a mixed gas of Phosphorus ion implantation is performed twice, for example. The first time is an acceleration energy of 90 keV and a dose of 1 × 10.14cm-2Conditions, second time acceleration energy 10 keV, dose amount 4 × 1015cm-2The condition is set. After that, after annealing the polycrystalline silicon film 3 in a nitrogen atmosphere under a substrate temperature of 380 ° C. for 2 hours, 200 mJ / cm2Impurities are activated by irradiating a laser beam with a power of. Thereby, a source layer 3s having an LDD structure and a drain layer 3d having an LDD structure are formed in regions on both sides of the gate electrode 5 in the polycrystalline silicon film 3 in each active element region.
Thus, a thin film transistor (TFT) formation process is completed, and a first TFT 6 and a second TFT 7 exist in each pixel area A of the display area.
[0019]
Similarly, an n-type TFT and a p-type TFT are formed in the peripheral circuit region and the liquid crystal driving circuit. When a p-type TFT is formed, the polycrystalline silicon film on both sides of the gate electrode of the polycrystalline silicon film has B2H6And H2Is doped with boron by ion implantation. The polycrystalline silicon film into which boron has been implanted is annealed under the same conditions as described above and irradiated with laser light.
[0020]
Next, as shown in FIG. 2C, a first interlayer insulating film 8 is formed on the TFTs 6 and 7 and the base insulating film 2 by a plasma CVD (P-CVD) method. The first interlayer insulating film 8 is formed of silicon oxide (SiO 2 with a thickness of 30 nm in order from the bottom.2) Silicon nitride (Si) with a thickness of 370 nmThreeNFourIt is constructed by growing a film.
[0021]
Subsequently, the first interlayer insulating film 8 is annealed in a nitrogen atmosphere under the condition of a substrate temperature of 380 ° C. for 2 hours to densify the first interlayer insulating film 8.
Further, the first interlayer insulating film 8 is patterned by photolithography to form first to third contact holes 8a to 8c on the gate electrode 5, the source layer 3s, and the drain layer 3d, respectively. When the first to third contact holes 8a to 8c are formed, the silicon oxide film constituting the first interlayer insulating film 8 is HF and NH.FourAnd H2The silicon nitride film which is etched using O 2 and forms the first interlayer insulating film 8 is CFFourAnd O2Etching is performed using a mixed gas of
[0022]
Next, after removing the resist pattern, a metal film is formed by sputtering in the first to third contact holes 8 a to 8 c and on the first interlayer insulating film 8. The metal film has, for example, a three-layer structure in which a titanium layer with a thickness of 100 nm, an aluminum layer with a thickness of 200 nm, and a titanium layer with a thickness of 100 nm are sequentially formed from the bottom.
Subsequently, as shown in FIG. 3A, a metal film is patterned by a photolithography method, whereby the data wiring connected to the drain layer 3d through the first hole 8a on the first TFT 6 in the pixel region A. 9a, a gate wiring 9b connected to the gate electrode 5 through the second hole 8b, and a source wiring 9c connected to the source layer 3s through the third hole 8c are formed on the first interlayer insulating film 8, respectively. At the same time, on the second TFT 7 in the pixel region A, the counter data wiring 10a connected to the drain layer 3d through the first hole 8a, and the gate wiring 10b connected to the gate electrode 5 through the second hole 8b Then, a source wiring 10 c connected to the source layer 3 s through the third hole 8 c is formed on the first interlayer insulating film 8.
[0023]
Next, as shown in FIG. 3B, the second interlayer insulating film 11 made of silicon nitride covering the data wiring 9a, the counter data wiring 10a, the gate wirings 9b and 10b, and the source wirings 9c and 10c is formed by P-CVD. A thickness of 200 nm is formed on the interlayer insulating film 8 by the method.
Further, the second interlayer insulating film 11 is patterned by photolithography to form a first via hole 11 a on the source wiring 9 c connected to the first TFT 6. The dry etching for forming the first via hole 11a is CFFourAnd O2The mixed gas is used.
[0024]
Subsequently, an ITO film, which is a transparent conductive material, is formed to a thickness of 100 nm by sputtering in the first via hole 11a and on the second interlayer insulating film 11. Then, the ITO film is separated for each pixel region A by patterning by photolithography. In the pixel region A, the ITO film becomes a pixel electrode 12 having a size of, for example, 35 nm × 100 nm, and is connected to the source wiring 9c through the first via hole 11a.
[0025]
Next, as shown in FIG. 3 (c), a photosensitive polyimide (organic resin) film 13 is spin-coated on the pixel electrode 12 and the second interlayer insulating film 11 to a thickness of 200 nm, and then polyimide. The film 13 is exposed and developed to form an opening 13 a on the source wiring 10 c connected to the second TFT 7. A resist film may be used instead of the polyimide film 13.
[0026]
Further, using the polyimide film 13 as a mask, the second interlayer insulating film 11 under the opening 13a is etched to form the second via hole 11b on the source wiring 10c. The etching of the second interlayer insulating film 11 is CFFourAnd O2The mixed gas is used. The opening 13a is formed on the source line 10c separately for each pixel region A.
[0027]
Thereafter, an ITO film having a thickness of 100 nm is formed in the opening 13 a, the second via hole 11 b, and the polyimide film 13.
Subsequently, as shown in FIG. 4A, the ITO film is patterned by a photolithography method to form the individual counter electrode 14 facing the pixel electrode 12, and the individual counter electrode 14 is opened to the opening 13a and the second electrode. To the source wiring 10c through the via hole 11b. The ITO film in the opening 13 a and the second via hole 11 b functions as a conductive support portion 14 a that supports the individual counter electrode 14.
[0028]
For example, as shown in FIG. 6, the individual counter electrode 14 has a rectangular shape facing the pixel electrode 12 through the polyimide film 13, and the support portion 14 a has a wall shape along one side of the individual counter electrode 14. ing.
Thereafter, as shown in FIG. 4B, when the polyimide film 13 is selectively removed with a solvent, a gap is formed between the pixel electrode 12 and the individual counter electrode 14 and a conductive support portion 14a appears. .
[0029]
Next, as shown in FIG. 5, a counter substrate 17 made of glass having a black matrix 15 and a color filter 16 formed on the upper surface is prepared, and the counter substrate 17 and the TFT substrate 1 are bonded together. The bonding is performed on the outer peripheral region of the counter substrate 17 and the TFT substrate 1 via a sealant (not shown), and the color filter 16 and the pixel electrode 12 are opposed to each other and the color filter 16 is very close to the individual counter electrode 14. Or stuck together.
[0030]
A liquid crystal 18 is sealed between the TFT substrate 1 and the counter substrate 17 before or after the substrates are bonded together.
The pixel electrode 12, the first TFT 6, the individual counter electrode 14, and the second TFT 7 in the pixel region A of the liquid crystal display device formed by the above steps are connected to the pixel driving circuit 20 as shown in FIG. The
[0031]
Then, as shown in FIG. 7B, a data signal having a voltage of 0 V or 5 V or a counter data signal is applied to the first TFT 6 and the second TFT 7. That is, the pixel drive circuit 20 connected to the power supply of 5 V voltage inputs 5 V to the pixel electrode 12 through the data wiring 9 a by inputting the pulse voltage with the phase shifted to the first TFT 6 and the second TFT 7. When a voltage of 0 V is applied to the individual counter electrode 14 through the counter data wiring 10a, and when a voltage of 0 V is applied to the pixel electrode 12 through the data wiring 9a, the voltage is applied individually through the counter voltage wiring 10a. A voltage of 5 V is input to the electrode 14. The time difference between the data signal input to the first TFT 6 and the counter data signal input to the second TFT 7 is the same as the pulse width of those pulse signals.
[0032]
As a result, the liquid crystal 18 between the individual counter electrode 14 and the pixel electrode 12 is placed in an AC electric field of ± 5 V as shown in FIG.
Accordingly, the voltage required for the liquid crystal drive circuit can be reduced to half of the conventional voltage, and as a result, the peripheral circuit and the liquid crystal drive circuit that require separate power supplies can be shared by only one power supply. It becomes like this. As a result, it is possible to reduce the withstand voltage of the thin film transistor and reduce the power consumption, and the cost can be reduced as one power source.
[0033]
The individual counter electrode 14 described above is supported only by the support portion 4a on the source wiring 10c on the second TFT 7, but when it is desired to reliably prevent the individual counter electrode 14 from being bent, it is shown in FIG. As described above, an insulating spacer 19 may be sandwiched between the pixel electrode 12 and the individual counter electrode 14 above the first TFT 6. For example, after the polyimide film 13 is removed as shown in FIG. 4B, photosensitive polyimide is again applied on the pixel electrode 14 and the second interlayer insulating film 13, and the polyimide is exposed and developed. Therefore, this is used as the spacer 19 while leaving a part between the pixel electrode 12 and the individual counter electrode 14.
(Second Embodiment)
In the first embodiment, the support portion 14a for supporting the individual counter electrode 14 is formed along the source wiring 10c of the second TFT 7 as shown in FIG. As shown in (c), not only one side of the rectangular individual counter electrode 14 but also two or three sides may be formed. 9A shows the upper surface of the individual counter electrode 14 on which the support portions 14a and 14c are formed along the two adjacent sides, and FIG. 9B shows the support portions 14a, 14b and the support portions 14a and 14b along the three adjacent sides. FIG. 9C shows the upper surface of the individual counter electrode 14 on which the support portions 14a and 14b are formed along the two opposing sides, respectively.
[0034]
Next, a process of forming the support portions 14a and 14b on the portions along two parallel sides of the individual counter electrode 14 as shown in FIG. 9C will be described.
First, the processes from the formation of the base insulating film 2 to the formation of the second interlayer insulating film 11 are the same as those in the first embodiment.
Next, as shown in FIG. 10A, the second interlayer insulating film 11 is patterned by a photolithography method, and the source wirings 9c and 10c connected to the first and second TFTs 6 and 7, respectively. After forming the first and second via holes 11a and 11b, the pixel electrode 12 electrically connected to the first TFT 6 through the first via hole 11a is formed on the second interlayer insulating film 11, and thereafter Then, a photosensitive polyimide film 13 is formed on the pixel electrode 12 and the second interlayer insulating film 11. Further, the photosensitive polyimide film 13 is exposed and developed to partially remove the polyimide in and on the second via hole 11b to form the first opening 13a and above the first TFT 6. A second opening 13b is formed.
[0035]
Next, after forming an ITO film on the polyimide film 13 and in the first and second holes 13a and 13b, the ITO film is patterned by a photolithography method, so that an ITO film is formed as shown in FIG. When the film is separated for each pixel region A and left in the first and second openings 13a and 13b, the pixel region A has individual first and second support portions 14a and 14b on the lower surface. Electrode 14 is formed. In this case, the individual counter electrode 14 is electrically connected to the source layer 3s of the second TFT via the first support portion 14a and the source wiring 10c. Note that the second support portion 14 b is insulated from the first TFT 6 by the second interlayer insulating film 11.
[0036]
Thereafter, when the polyimide 13 is removed with a solvent, the individual counter electrode 14 is not only the first support portion 14a on the source wiring 10c on the second TFT 7, as shown in FIG. It is supported by a second support portion (spacer) 14b on the TFT 6 of one.
After that, as shown in FIG. 11B, as in the first embodiment, the counter substrate 17 and the TFT substrate 1 are formed using the counter substrate 17 having the black matrix 15 and the color filter 16 formed on the upper surface. Stick together. A liquid crystal 18 is sealed between the TFT substrate 1 and the counter substrate 17 before or after the substrates are bonded together.
[0037]
In the liquid crystal display device as described above, the individual counter electrode 14 is supported not only on the second TFT but also on other portions by the support portions 14a and 14b, so that the deformation of the individual counter electrode 14 can be prevented more reliably. The In such a pixel region A, the circuit diagram shown in FIG. 7A is obtained, and the signal shown in FIG. 7B is input.
(Third embodiment)
In the above-described embodiment, the individual counter electrode is formed on the TFT substrate side, but may be formed on the counter substrate side as shown in FIG.
[0038]
In FIG. 12, as in the first embodiment, a base insulating film 2 is formed on a TFT substrate 1 made of glass, and a first interlayer insulating film 8 is covered on the base insulating film 2. One TFT 6 is formed for each pixel region. The first TFT 6 includes a gate electrode 5 formed on the semiconductor layer 3 via the gate insulating film 4, an LDD structure drain layer 3 d formed on both sides of the gate electrode 5 in the semiconductor layer 3, and an LDD structure. Source layer 3s. The drain layer 3d is connected to the data wiring 9a on the first interlayer insulating film 8 through the contact hole 8a, the gate electrode 5 is connected to the gate wiring 9b on the first interlayer insulating film 8 through the contact hole 8b, and the source The layer 3s is connected to the source wiring 9s on the first interlayer insulating film 8 through the contact hole 8c. A second interlayer insulating film 11 is formed on the data wiring 9 a, the gate wiring 9 b, the source wiring 9 c and the first interlayer insulating film 8, and a pixel electrode 12 is formed on the second interlayer insulating film 11. Has been. The pixel electrode 12 is connected to the source wiring 9 c through a via hole 11 a formed in the second interlayer insulating film 11.
[0039]
On the other hand, a base insulating film 21 is formed on the counter substrate 17, and a second TFT 23 covered with a first interlayer insulating film 22 is formed on the base insulating film 21 for each pixel region. The second TFT 23 includes a gate electrode 25 formed on the semiconductor layer 26 via the gate insulating film 24, an LDD structure drain layer 26d formed on both sides of the gate electrode 25 in the semiconductor layer 26, and an LDD structure. A source layer 26s is provided. The drain layer 26d is connected to the counter data wiring 27a on the first interlayer insulating film 22 through the contact hole 22a, the gate electrode 25 is connected to the gate wiring 27b on the first interlayer insulating film 22 through the contact hole 22b, and The source layer 26s is connected to the source wiring 27c on the first interlayer insulating film 22 through the contact hole 22c. A second interlayer insulating film 28 is formed on the counter data wiring 27 a, the gate wiring 27 b, the source wiring 27 c, and the first interlayer insulating film 22, and the individual counter electrode 29 is formed on the second interlayer insulating film 28. Is formed. The individual counter electrode 29 is connected to the source wiring 27 c through a via hole 28 a formed in the second interlayer insulating film 28.
[0040]
The counter substrate 17 and the TFT substrate 1 described above are bonded together with the individual counter electrode 29 and the pixel electrode 12 facing each other with a gap therebetween, and the liquid crystal 18 is sealed between the pixel electrode 12 and the individual counter electrode 29. .
The pixel region of the liquid crystal display having the above structure has a circuit configuration as shown in FIG. 7A, and a voltage as shown in FIG. 7B is applied to the pixel electrode 12 and the individual counter electrode 29. Is done. Therefore, also in the liquid crystal display device having the structure shown in FIG. 12, a 5V power source can be used as the power source of the pixel driving circuit 20.
[0041]
Next, steps required until the structure shown in FIG.
First, as shown in FIG. 13A, a base insulating film 2 is formed on a first insulating film substrate 1 made of glass, and further, the first insulating film 2 is formed under the same conditions and method as in the first embodiment. The first TFT 6 is formed, and a first interlayer insulating film 8 covering the first TFT 6 is formed on the base insulating film 2. Here, TFTs connected to the individual counter electrodes are not formed.
[0042]
Subsequently, the first interlayer insulating film 8 is patterned to form first to third contact holes 8a to 8c on the gate electrode 5, the source layer 3s, and the drain layer 3d of the first TFT 6, respectively. Further, a metal film is formed on the first interlayer insulating film 8, and the metal film is patterned by a photolithography method, whereby the data wiring 9a connected to the drain layer 3d through the first contact hole 8a, and the first A gate wiring 9b connected to the gate electrode 5 through the second contact hole 8b and a source wiring 9c connected to the source layer 3s through the third contact hole 8c are formed.
[0043]
Thereafter, as shown in FIG. 13B, a second interlayer insulating film 11 made of silicon nitride is formed on the first interlayer insulating film 8 under the same conditions as in the first embodiment. The second interlayer insulating film 11 is patterned to form a via hole 11b on the source wiring 9c, and a pixel electrode 12 connected to the source wiring 3s through the via hole 11b is formed on the second interlayer insulating film 11. .
[0044]
Each condition until the pixel electrode 12 is formed on the TFT substrate 1 is the same as that in the first embodiment except that the second TFT is not formed.
The individual counter electrodes on the counter substrate disposed to face the TFT substrate 1 are formed through the processes shown in FIGS. 14 (a) to 14 (c).
First, steps required until a structure shown in FIG.
[0045]
On the second insulating film substrate 17 made of glass, SiO having a thickness of 200 nm as the base insulating film 212Then, an amorphous silicon film having a thickness of 50 nm is formed on the base insulating film 21 by the P-CVD method. Subsequently, 300 mJ / cm while heating the a-Si film at 450 ° C. for 2 hours in a nitrogen atmosphere.2The a-Si film is polycrystallized into a polycrystalline silicon (semiconductor) film by irradiating laser light with a power of.
[0046]
Further, the polycrystalline silicon film is patterned by a photolithography method so as to be separated for each active element region of the display region defined in the second insulating film substrate 17 to leave the polycrystalline silicon film 26.
Next, a SiO 2 film is formed on the polycrystalline silicon film 26 and the base insulating film 21.2A gate insulating film 24 is formed by P-CVD, and the gate insulating film 24 is annealed at a temperature of 450 ° C. for 2 hours in a nitrogen atmosphere. Further, an aluminum film having a thickness of 300 nm is formed on the gate insulating film 24 by sputtering.
After forming a gate-shaped resist pattern on the aluminum film, the resist pattern is used as a mask and Cl2And BClThreeAnd SiClFourThe aluminum film is dry-etched using the mixed gas, thereby forming the gate electrode 25 made of the aluminum film. Subsequently, using the resist pattern as a mask, the gate insulating film 24 is CFFourDry etching is performed using a gas. Thereby, the gate electrode 25 and the gate insulating film 24 are formed in a region passing through the center of the polycrystalline silicon film 26 in each active element region.
[0047]
Further, impurities are ion-implanted into the polycrystalline silicon film 26 using the gate electrode 25 as a mask to form an LDD structure source layer 26 s and an LDD structure drain layer 26 d in the polycrystalline silicon film 26 on both sides of the gate electrode 25. To do. Impurity ion implantation conditions are the same as in the first embodiment.
Thus, the formation process of the second TFT 23 is completed.
[0048]
Next, a first interlayer insulating film 22 covering the second TFT 23 is formed on the base insulating film 21 by plasma CVD (P-CVD). The first interlayer insulating film 22 is made of silicon oxide (SiO 2 with a thickness of 30 nm.2) Silicon nitride (Si) with a thickness of 370 nmThreeNFour) It has a structure in which films are grown in order from the bottom.
Subsequently, the first interlayer insulating film 22 is annealed in a nitrogen atmosphere at a substrate temperature of 380 ° C. for 2 hours.
[0049]
Next, the second interlayer insulating film 22 is patterned by photolithography to form first to third contact holes 22a to 22c on the gate electrode 25, the source layer 26s and the drain layer 26d, respectively.
Further, after removing the resist pattern, a metal film is formed by sputtering in the first to third contact holes 22a to 22c and on the first interlayer insulating film 22. The metal film has, for example, a three-layer structure in which a titanium layer having a thickness of 100 nm, an aluminum layer having a thickness of 200 nm, and a titanium layer having a thickness of 100 nm are sequentially formed from the bottom.
[0050]
Subsequently, the metal film is patterned by photolithography to connect the counter data wiring 27a connected to the drain layer 26d through the first hole 22a of the second TFT 23 and the gate electrode 25 through the second hole 22b. On the first interlayer insulating film 22, a gate wiring 27b to be connected and a source wiring 27c connected to the source layer 26s through the third hole 22c are formed.
[0051]
Next, steps required until a structure shown in FIG.
First, a silicon nitride film is formed to a thickness of 200 nm on the first interlayer insulating film 22 by the P-CVD method as the second interlayer insulating film 30 covering the counter data wiring 27a, the gate wiring 27b, and the source wiring 27c. .
Thereafter, a chromium film having a thickness of 100 nm is formed on the second interlayer insulating film 30 by sputtering, and further, the black film 31 surrounding the pixel region is formed by patterning the chromium film.
[0052]
Thereafter, a third interlayer insulating film 32 made of silicon nitride is formed on the black matrix 31 and the second interlayer insulating film 30 to a thickness of 200 nm by P-CVD, and further, red, green having a thickness of 800 nm. A color filter 33 having a blue multilayer structure is formed.
Next, steps required until a structure shown in FIG.
[0053]
When the color filter 33 is patterned for each of red, green, and blue, an opening 33a is simultaneously formed on the counter data wiring 27c, and the second and third interlayer insulating films 30 and 32 under the opening 33a are patterned. As a result, a via hole 28a is formed on the source wiring 27c.
Next, an ITO film having a thickness of 100 nm is formed in the opening 33a, the via hole 28a, and the third interlayer insulating film, and then the ITO film is patterned by a photolithography method to be separated between the pixel regions. An individual counter electrode 29 is formed. The individual counter electrode 29 is connected to the source line 27c through the opening 33a and the via hole 28a.
[0054]
Next, as shown in FIG. 15, the TFT substrate 1 and the counter substrate 17 are bonded together so that the pixel electrode 12 and the individual counter electrode 29 face each other with a gap therebetween. The bonding is performed between the outer peripheral region of the TFT substrate 1 and the outer peripheral region of the counter substrate 17 via a sealing material (not shown), and the liquid crystal 18 is placed in the gap before or after the TFT substrate 1 and the counter substrate 17 are bonded. Enclosed.
[0055]
Also in the liquid crystal display device having the pixel structure as described above, a circuit configuration similar to that of FIG. 7A is obtained as in the first and second embodiments, and the first TFT 6 and the second TFT 23 are provided. A voltage as shown in FIG. 7B is applied.
In addition, since the pixel electrode 12 and the individual counter electrode 29 are formed on different substrates, when the substrates are attached, the interval between the individual counter electrode 29 and the pixel electrode 12 can be freely set. Bonding of substrates becomes easy.
(Fourth embodiment)
The liquid crystal display device according to this embodiment has a structure in which an individual counter electrode is formed on the counter substrate side, and a thin film transistor for driving the individual counter electrode is formed on the TFT substrate. A description will be given with reference to FIGS.
[0056]
First, steps required until a structure shown in FIG.
In the display region of the liquid crystal display device, the base insulating film 2, the first and second TFTs 6, 7, and the first interlayer insulating film 8 are formed on the TFT substrate 1 by the same method as described in the first embodiment. Form. Further, the data wiring 9a, the gate wiring 9b, and the source wiring 9c connected to the first TFT 6 are formed on the first interlayer insulating film 8, and the counter data wiring 10a and the gate connected to the second TFT 7 at the same time. A wiring 10b and a source wiring 10c are formed.
[0057]
Next, a second interlayer insulating film 11 made of silicon nitride is formed on the first interlayer insulating film 8, the data wiring 9c, etc., and then the second interlayer insulating film 11 is patterned by a photolithography method. The first via hole 41 is formed on the source wiring 9 c connected to the first TFT 6, and at the same time, the second via hole 42 is formed on the source wiring 10 c connected to the second TFT 7.
[0058]
Further, an ITO film having a thickness of 100 nm is formed in the first and second via holes 41 and 42 and on the second interlayer insulating film 11. Then, by patterning the ITO film by a photolithography method, the pixel electrode 43a connected to the source layer 3s of the first TFT 6 through the first via hole 41 is formed, and at the same time, in the second via hole 42 and in the periphery thereof. A connection terminal 43b is formed.
[0059]
Next, a molybdenum (Mo) film is formed on the pixel electrode 43a, the connection terminal 43b, and the second interlayer insulating film 11 by sputtering to a thickness of 2 μm, and then CFFourAnd O2The Mo film is patterned by a photolithography method using a mixed gas and a resist pattern to leave the conductive spacers 44 only on the connection terminals 43a as shown in FIG.
A conductive resin may be used instead of the Mo film. In this case, a conductive resin is applied by spin coating, and this is patterned to form a conductive spacer 44. Next, steps required until a structure shown in FIG.
[0060]
After the base insulating film 45 made of silicon oxide is formed on the counter substrate 17 made of glass, a black matrix 46 surrounding the pixel region is formed on the base insulating film 45.
Subsequently, after a color filter 47 and an ITO film 48 are sequentially formed on the black matrix 46 and the base insulating film 45, the color filter 47 and the ITO film 48 are patterned to be separated between the pixel regions, thereby The isolated ITO film 48 is used as an individual counter electrode.
[0061]
Then, the counter substrate 17 and the TFT substrate 1 are bonded to each other in the outer peripheral region with a sealant (not shown) so that the individual counter electrode 48 and the pixel electrode 43a face each other with a gap. This bonding is performed at a position where the conductive spacer (column) 44 contacts the individual counter electrode 48 on a one-to-one basis. A liquid crystal 18 is sealed between the TFT substrate 1 and the counter substrate 17 before or after the substrates are bonded together.
[0062]
The pixel region of the liquid crystal display device described above also has a circuit configuration as shown in FIG. 7A, and a data signal as shown in FIG. 7B is applied to the pixel electrode 36a and the individual counter electrode 36b. . As a result, the pixel drive power supply needs only half of the conventional voltage, and the power consumption becomes smaller than the conventional one.
Further, since the conductive spacer 44 connecting the second TFT 7 and the individual counter electrode 48 functions as a spacer between the TFT substrate 1 and the counter substrate 17, a normally used spherical insulating spacer is omitted. Also gets better.
[0063]
By the way, a structure in which a microcapsulated liquid crystal is sandwiched between the TFT substrate 1 and the counter substrate 17 may be employed, and when the structure is formed, the following steps are performed.
First, in the state shown in FIG. 16A, a photocurable polymer mixed with liquid crystal is spin-coated on the pixel electrode 43a, the connection terminal 43b, and the second interlayer insulating film 11, and then photocured. As shown in FIG. 18 (a), the liquid crystal 50 is microencapsulated to form a polymer-dispersed liquid crystal layer 51.
[0064]
Thereafter, as shown in FIG. 18B, the liquid crystal layer 51 is patterned by photolithography to form holes 51a on the connection terminals 43b.
Next, as shown in FIG. 19A, a molybdenum film 52 is formed in the hole 51a and on the liquid crystal layer 51 by sputtering, and then, as shown in FIG. The film 52 is removed from the upper surface of the liquid crystal layer 51. Then, the molybdenum film 52 remaining only in the hole 51a is used as an extraction electrode.
[0065]
After that, as shown in FIG. 20, the counter substrate 17 on which the base insulating film 45, the black matrix 46, the color filter 47, and the individual counter electrode 48 are formed is used, and the pixel electrode 43a and the individual counter electrode 48 form the liquid crystal layer 51. The counter substrate 17 and the TFT substrate 1 are bonded to each other in the outer peripheral region with a sealant (not shown) in a state of facing each other. This bonding is performed at a position where the extraction electrode 52 contacts the individual counter electrode 48 on a one-to-one basis.
[0066]
Note that another metal film or a conductive resin film may be formed instead of the molybdenum film. In the case of using a conductive resin film, it is appropriate to apply the conductive resin film to the liquid crystal layer 51 and the hole 51a by spin coating, and perform etch back or CMP to leave it as an extraction electrode only in the hole 51a. .
When a copper film is used as the metal film, a hole 51a is formed on the connection terminal 43b as shown in FIG. 21 (a), and then the hole 51a is formed in the hole 51a as shown in FIG. 21 (b). A copper film may be formed as the extraction electrode 53 by electrolytic plating.
[0067]
When the unevenness of the surface of the liquid layer 51 is large, the surface of the liquid layer 51 may be polished and planarized by the CMP method after or after the metal film is removed by the CMP method.
In this embodiment, a glass substrate is used as the counter substrate. However, a silicon wafer is used as the counter substrate, a MOSFET is formed on the silicon wafer instead of the second TFT, and an insulating film or the like is further formed thereon. An individual counter electrode may be formed through. Further, the conductive spacer 44 may be formed at a plurality of positions between the counter electrode and the pixel electrode, or may be formed at the same position as the support portions 14a to 14c shown in FIGS. .
[0068]
In the first to fourth embodiments, both the pixel electrode and the individual counter electrode are formed from a light transmissive conductive material, but one of the pixel electrode and the individual counter electrode is formed from a light transmissive conductive material. However, the other may be formed from a metal material.
(Fifth embodiment)
22 and 23 are cross-sectional views illustrating the manufacturing process of the pixel region of the liquid crystal display device according to the fifth embodiment of the present invention.
[0069]
First, steps required until a structure shown in FIG.
On the TFT substrate 1 made of glass, the base insulating film 2, the first and second TFTs 6 and 7, and the first interlayer insulating film 8 are formed by the same method as in the first embodiment, and further the first The first to third contact holes 8a to 8c are formed in the interlayer insulating film 8, and the data wiring 9a, the counter data wiring 10a, the gate wirings 9b and 10b, the source wiring 9c, and the like are further formed on the first interlayer insulating film 8. 10c is formed.
[0070]
Next, a photosensitive polyimide (insulating resin) film 35 is formed on the first interlayer insulating film 8 to a thickness of 1 to 2 μm. Thereafter, the photosensitive polyimide film 35 is exposed and developed to form a first opening 35 a on the source wiring 9 c of the first TFT 6 and a second on the source wiring 10 c of the second TFT 7. The opening 35b is formed.
[0071]
Furthermore, as shown in FIG. 22B, a copper (Cu) layer is embedded in the first and second openings 35a and 35b by a plating method, and the copper layer is connected to the source wiring 9c on the first TFT 6. Is a pixel electrode 36a, and a copper layer connected to the source wiring 10c on the second TFT 7 is used as the individual counter electrode 36b. In this case, each surface of the pixel electrode 35 a and the individual counter electrode 36 b is substantially perpendicular to the surface of the TFT substrate 1.
[0072]
After forming a copper layer in the first and second openings 35a and 35b and the upper surface of the polyimide film 35 by sputtering, the copper layer is removed from the upper surface of the polyimide film 35 by CMP (chemical mechanical polishing) or etch back. Thus, the copper layer may be left only in the first and second openings 35a and 35b.
Next, as shown in FIG. 23, the polyimide film 35 is removed with a solvent, and then the counter substrate 17 and the TFT substrate 1 are formed using the counter substrate 17 having a black matrix 37 and a color filter 38 formed on the upper surface. Stick together. The color filter 38 and the first interlayer insulating film 8 are opposed to each other, and the counter substrate 17 and the TFT substrate 1 are bonded to each other through a sealing material in the outer peripheral region. It should be noted that the distance between the color filter 38 on the counter substrate 17 and the interlayer insulating film 8 on the TFT substrate 1 is equal to or larger than the height of the pixel electrode 36a plus the height of the source wiring 36b.
[0073]
Then, between the TFT substrate 1 and the counter substrate 17, for example, IPS (In-Plane Switching) type liquid crystal is sealed before or after the bonding.
This completes the formation of the basic structure of the pixel region of the liquid crystal display device.
The pixel region of the liquid crystal display device as described above has a circuit configuration as shown in FIG. 7A, and a voltage as shown in FIG. 7B is applied to the pixel electrode 36a and the individual counter electrode 36b. The As a result, the pixel drive power supply is half the conventional voltage.
[0074]
As shown in FIG. 24, for example, the liquid crystal display device of each embodiment described above includes a liquid crystal display panel 60 having pixel electrodes, individual counter electrodes, first TFTs, and the like, and a pixel driving circuit 20 having a data driver and an investigation driver. The peripheral circuit 61 for performing signal processing, timing processing, and the like, and a single power supply circuit 62 are supplied.
[0075]
In the above embodiment, a planar thin film transistor is used as the switching element, but a staggered or inverted staggered thin film transistor may be used. In addition, although one thin film transistor is connected to each of the pixel electrode and the individual counter electrode, a structure in which a plurality of thin film transistors are connected may be employed.
(Supplementary note 1) a first switching element formed for each of a plurality of pixel regions on a first substrate;
A pixel electrode electrically connected to the first switching element;
An individual counter electrode facing the pixel electrode with a gap and formed independently for each pixel region;
A second switching element connected to the individual counter electrode;
A liquid crystal layer sandwiched between the individual counter electrode and the pixel electrode;
A liquid crystal display device comprising:
(Supplementary note 2) The liquid crystal according to supplementary note 1, wherein the second switching element and the individual counter electrode are formed on the first substrate, and the individual counter electrode is supported by a conductive support portion. Display device.
(Appendix 3) A first insulating film formed on the first switching element and the second switching element,
The pixel electrode is formed on the first insulating film and connected to the first switching element through a first hole formed in the first insulating film,
The liquid crystal display device according to appendix 2, wherein the conductive support portion is electrically connected to the second switching element through a second hole formed in the first insulating film.
(Appendix 4) The liquid crystal display device according to appendix 2 or appendix 3, wherein an insulating spacer is formed between the individual counter electrode and the pixel electrode.
(Supplementary note 5) The liquid crystal display device according to any one of supplementary notes 1 to 4, wherein the pixel electrode and the individual counter electrode are formed in parallel to an upper surface of the first substrate.
(Appendix 6) The pixel electrode is formed substantially perpendicular to the upper surface of the first substrate,
The second switching element is formed on the first substrate;
The individual counter electrode is formed substantially perpendicular to the upper surface of the first substrate and is connected to the second switching element.
The liquid crystal display device according to appendix 1, wherein:
(Additional remark 7) The said pixel electrode and the said separate counter electrode are comprised from the metal or conductive resin, The liquid crystal display device of Additional remark 6 characterized by the above-mentioned.
(Supplementary Note 8) A second substrate provided to face the first substrate is provided.
The liquid crystal display device according to appendix 1, wherein the second switching element and the individual counter electrode are formed on the second substrate.
(Supplementary note 9) The liquid crystal display device according to supplementary note 8, wherein each of the first substrate and the second substrate is made of a transparent insulating substrate, and the pixel electrode is made of a transparent conductive film.
(Supplementary note 10) The liquid crystal display device according to supplementary note 8, wherein the first substrate and the second substrate are each made of a transparent insulating substrate, and the individual counter electrode is made of a metal or a transparent conductive film.
(Appendix 11) The second switching element is formed on the first substrate,
The individual counter electrode is formed on a second substrate provided to face the first substrate,
The liquid crystal display device according to appendix 1, wherein the second switching element and the individual counter electrode are electrically connected through a conductive column.
(Supplementary Note 12) A first insulating film formed on the first switching element and the second switching element,
The pixel electrode is formed on the first insulating film and connected to the first switching element through a first hole formed in the first insulating film.
12. The liquid crystal according to claim 11, wherein the conductive column is formed on the first insulating film and connected to the second switching element through a second hole formed in the first insulating film. Display device.
(Supplementary note 13) The liquid crystal display device according to supplementary note 11 or supplementary note 12, wherein the conductive column is formed of metal or conductive resin.
(Supplementary note 14) The liquid crystal display device according to supplementary note 11, wherein the conductive column is formed at a plurality of locations in the gap between the pixel electrode and the individual counter electrode.
(Supplementary note 15) The liquid crystal display device according to any one of supplementary notes 12 to 14, wherein the conductive column has a function as a spacer between the first substrate and the second substrate. .
(Supplementary note 16) The liquid crystal display device according to supplementary note 1, wherein the liquid crystal layer includes a microencapsulated liquid crystal.
(Supplementary note 17) The liquid crystal display device according to supplementary note 1, further comprising a liquid crystal driving circuit for inputting a signal to the pixel electrode and the individual counter electrode with a time difference.
(Supplementary note 18) The liquid crystal display device according to supplementary note 17, wherein a time difference of the signal is the same as a pulse width of the signal.
(Supplementary note 19) The liquid crystal display device according to supplementary note 1, having a single power source.
(Supplementary note 20) forming a first switching element and a second switching element in a pixel region on a first substrate;
Forming a first insulating film covering the first switching element and the second switching element on the first substrate;
Forming a first opening in the first insulating film;
Forming, on each of the pixel regions, a pixel electrode electrically connected to the first switching element through the first opening on the first insulating film;
Forming a film on the pixel electrode and the first insulating film;
Patterning the film to form a second opening on the second switching element;
On the film, individually forming an individual counter electrode electrically connected to the second switching element through the second opening for each pixel region;
Forming a space between the individual counter electrode and the pixel electrode by removing the film;
A method for manufacturing a liquid crystal display device, comprising:
(Supplementary note 21) The manufacture of the liquid crystal display device according to supplementary note 20, further comprising a step of forming an insulating or conductive spacer in a part of a gap between the individual counter electrode and the first insulating film. Method.
(Supplementary note 22) When forming the second opening, a step of forming a third opening in the film on the first insulating film;
Embedding a part of the individual counter electrode as a spacer in the third opening when forming the individual counter electrode;
The method of manufacturing a liquid crystal display device according to appendix 20, further comprising:
(Supplementary note 23) forming a first switching element and a second switching element in a pixel region on a first substrate;
Forming a film on the first switching element and the second switching element;
Patterning the film to form a first groove connected to the first switching element and a second groove connected to the second switching element;
A pixel electrode electrically connected to the first switching element is formed by forming a conductive material in the first groove, and the second switching element is formed by forming a conductive material in the second groove. Forming individual counter electrodes that are electrically connected to:
Removing the film to form a space between the individual counter electrode and the pixel electrode;
A method for manufacturing a liquid crystal display device, comprising:
(Supplementary Note 24) A step of preparing a second substrate and bonding the first substrate and the second substrate in a direction sandwiching the pixel electrode, the individual counter electrode, the first switching element, and the phase 2 switching element. ,
24. The method according to appendix 20 or appendix 23, further comprising a step of sealing liquid crystal in the space between the pixel electrode and the individual counter electrode before or after the first substrate and the second substrate are bonded to each other. A method for manufacturing a liquid crystal display device.
(Supplementary Note 25) A step of forming a first switching element in a pixel region on a first substrate;
Forming a first insulating film covering the first switching element on the first substrate;
Forming a first opening in the first insulating film;
Forming, on each of the pixel regions, a pixel electrode electrically connected to the first switching element through the first opening on the first insulating film;
Forming a second switching element in a pixel region on the second substrate;
Forming a second insulating film covering the second switching element on the second substrate;
Forming a second opening in the second insulating film;
Forming, on each of the pixel regions, an individual counter electrode electrically connected to the second switching element through the second opening on the second insulating film;
Bonding the first substrate and the second substrate in a direction sandwiching the pixel electrode, the individual counter electrode, the first switching element, and the second switching element;
A method of manufacturing a liquid crystal display device, comprising the step of encapsulating liquid crystal in a space between the first substrate and the second substrate before or after the first substrate and the second substrate are bonded to each other.
(Supplementary note 26) forming a first switching element and a second switching element in a pixel region on a first substrate;
Forming a first insulating film covering the first switching element and the second switching element on the first substrate;
Forming a first opening in the first insulating film;
Forming, on each of the pixel regions, a pixel electrode electrically connected to the first switching element through the first opening on the first insulating film;
Forming a conductive pillar on the first insulating film electrically connected to the second switching element through the second opening;
Forming an individual counter electrode for each pixel region on the second substrate;
Bonding the first substrate and the second substrate in a direction in which the individual counter electrode and the pixel electrode face each other, and a tip of the conductive column is connected to the individual counter electrode;
A method for manufacturing a liquid crystal display device, comprising:
(Supplementary note 27) The method for manufacturing a liquid crystal display device according to supplementary note 26, wherein the conductive column is formed by patterning a metal film or a conductive resin film.
(Additional remark 28) It has the process of putting a liquid crystal in the space formed between the said 1st board | substrate and the said 2nd board | substrate before or after bonding the said 1st board | substrate and the said 2nd board | substrate. 27. A method for producing the liquid crystal display device according to 26.
(Supplementary note 29) A liquid crystal layer having a structure in which liquid crystal encapsulated in a polymer is mixed with the polymer is formed on the pixel electrode and the first insulating film,
Forming the conductive pillar in the contact hole after forming a contact hole connected to the second opening in the liquid crystal layer;
27. A method of manufacturing a liquid crystal display device according to appendix 26, comprising:
(Supplementary note 30) The method for manufacturing a liquid crystal display device according to supplementary note 29, wherein the conductive column is formed by a plating method.
[0076]
【The invention's effect】
As described above, according to the present invention, the pixel electrode and the individual counter electrode are formed at an interval for each pixel region between the first substrate and the second substrate, and the first switching element is connected to the pixel electrode. In addition, since the second switching element is connected to the individual counter electrode, the voltage of the power source required for driving the liquid crystal is half that of the conventional one, and the voltage required for the liquid crystal driving circuit can be lowered. become.
[0077]
Accordingly, the power supply connected to the peripheral circuit and the liquid crystal driving circuit can be shared, and the power consumption can be reduced by reducing the voltage applied to the liquid crystal driving circuit, thereby reducing the cost. Can be achieved.
[Brief description of the drawings]
FIG. 1 (a) is a cross-sectional view showing a pixel structure of a conventional liquid crystal display device, FIG. 1 (b) is a circuit diagram of a pixel region of the conventional liquid crystal display device, and FIG. It is a wave form diagram of the data signal input into the conventional pixel electrode.
FIGS. 2A to 2C are cross-sectional views (part 1) showing a process for forming a pixel structure of the liquid crystal display device according to the first embodiment of the present invention. FIGS.
FIGS. 3A to 3C are cross-sectional views (part 2) showing a process for forming a pixel structure of the liquid crystal display device according to the first embodiment of the present invention. FIGS.
FIGS. 4A and 4B are cross-sectional views (part 3) illustrating the formation process of the pixel structure of the liquid crystal display device according to the first embodiment of the invention. FIGS.
FIG. 5 is a cross-sectional view showing a pixel structure of the liquid crystal display device according to the first embodiment of the present invention.
FIG. 6 is a plan view of an individual counter electrode of the liquid crystal display device according to the first embodiment of the present invention.
7A is a circuit diagram of a pixel region of a liquid crystal display device according to an embodiment of the present invention, and FIG. 7B is input to two thin film transistors formed in the pixel region of the present invention. FIG.
FIG. 8 is a cross-sectional view showing another example of the liquid crystal display device according to the first embodiment of the present invention.
9A to 9C are top views of individual counter electrodes of a liquid crystal display device according to a second embodiment of the present invention.
FIGS. 10A and 10B are cross-sectional views (part 1) illustrating a process for forming a pixel structure of a liquid crystal display device according to the second embodiment of the present invention. FIGS.
FIGS. 11A and 11B are cross-sectional views (part 2) illustrating a process for forming a pixel structure of a liquid crystal display device according to the second embodiment of the present invention. FIGS.
FIG. 12 is a cross-sectional view showing a pixel structure of a liquid crystal display device according to a third embodiment of the present invention.
FIGS. 13A and 13B are sectional views (No. 1) showing a process for forming a pixel structure of a liquid crystal display device according to a third embodiment of the present invention. FIGS.
FIGS. 14A to 14C are cross-sectional views (part 2) showing a process for forming a pixel structure of a liquid crystal display device according to the third embodiment of the present invention. FIGS.
FIG. 15 is a cross-sectional view showing a pixel structure of a liquid crystal display device according to a third embodiment of the present invention.
FIGS. 16A and 16B are cross-sectional views illustrating a process of forming a first pixel structure of a liquid crystal display device according to a fourth embodiment of the present invention.
FIG. 17 is a cross-sectional view showing a first pixel structure of a liquid crystal display device according to a fourth embodiment of the present invention.
FIGS. 18A and 18B are cross-sectional views (part 1) showing the formation process of the second pixel structure of the liquid crystal display device according to the fourth embodiment of the present invention; FIGS.
FIGS. 19A and 19B are cross-sectional views (part 2) illustrating the formation process of the second pixel structure of the liquid crystal display device according to the fourth embodiment of the invention. FIGS.
FIG. 20 is a cross-sectional view showing a second pixel structure of a liquid crystal display device according to a fourth embodiment of the present invention.
FIGS. 21A and 21B are cross-sectional views showing another forming process of the second pixel structure of the liquid crystal display device according to the fourth embodiment of the present invention. FIGS.
FIGS. 22A and 22B are cross-sectional views illustrating a process for forming a pixel structure of a liquid crystal display device according to a fifth embodiment of the present invention.
FIG. 23 is a cross-sectional view showing a pixel structure of a liquid crystal display device according to a fifth embodiment of the present invention.
FIG. 4 is a circuit diagram of a liquid crystal display device according to an embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... TFT substrate (1st substrate), 2 ... Base insulating film, 3 ... Polycrystalline silicon film (semiconductor film), 3d ... Drain layer, 3s ... Source layer, 4 ... Gate insulating film, 5 ... Gate electrode, 6 , 7, 23... Thin film transistor (TFT), 8... First interlayer insulating film, 9 a... Data wiring, 10 a. Insulating film, 12 ... pixel electrode, 13 ... polyimide (resin) film, 14 ... pixel electrode, 14a ... support part, 15 ... black matrix, 16 ... color filter, 17 ... counter substrate, 18 ... liquid crystal, 19 ... spacer, 20 DESCRIPTION OF SYMBOLS ... Pixel drive circuit, 21 ... Base insulating film, 22 ... First interlayer insulating film, 24 ... Gate insulating film, 25 ... Gate electrode, 26 ... Semiconductor layer, 26s ... Source layer, 26d ... Drain layer, 27a ... Data Wiring, 27b ... gate wiring, 27c ... source wiring, 28 ... second interlayer insulating film, 29 ... individual counter electrode, 30 ... second interlayer insulating film, 31 ... black matrix, 32 ... third interlayer insulating film, 33 ... Color filter, 35 ... Polyimide (resin) film, 36a ... Pixel electrode, 36b ... Individual counter electrode, 37 ... Black matrix, 38 ... Color filter, 43a ... Pixel electrode, 43b ... Connection terminal, 44 ... Conductive spacer, 45 ... Underlying insulating film, 46 ... Black matrix, 47 ... Color filter, 48 ... Individual counter electrode, 50 ... Liquid crystal, 51 ... Liquid crystal layer, 51a ... Opening, 52 ... Lead electrode, 53 ... Lead electrode.

Claims (10)

第1基板の上で複数の画素領域毎に形成された第1スイッチング素子と、
前記第1スイッチング素子に電気的に接続された画素電極と、
前記画素電極に間隙をおいて対向し且つ前記画素領域毎に独立して形成された個別対向電極と、
前記個別対向電極に接続される第2スイッチング素子と、
前記個別対向電極と前記画素電極の間に挟まれる液晶層と
前記第1のスイッチング素子と前記第2のスイッチング素子とに位相をずらしてパルス電圧を入力することによって、前記画素電極に電圧V 0 を印加している時には前記個別対向電極に0Vを印加し、前記画素電極に0Vを印加している時には前記個別対向電極に電圧V 0 を印加する画素駆動回路と、
を有することを特徴とする液晶表示装置。
A first switching element formed for each of a plurality of pixel regions on the first substrate;
A pixel electrode electrically connected to the first switching element;
An individual counter electrode facing the pixel electrode with a gap and formed independently for each pixel region;
A second switching element connected to the individual counter electrode;
A liquid crystal layer sandwiched between the individual counter electrode and the pixel electrode ;
By applying a pulse voltage to the first switching element and the second switching element by shifting the phase, when the voltage V 0 is applied to the pixel electrode, 0 V is applied to the individual counter electrode, A pixel driving circuit for applying a voltage V 0 to the individual counter electrode when 0 V is applied to the pixel electrode ;
A liquid crystal display device comprising:
前記第2スイッチング素子及び前記個別対向電極は前記第1基板上に形成され、前記個別対向電極は導電性の支持部に支えられていることを特徴とする請求項1に記載の液晶表示装置。  The liquid crystal display device according to claim 1, wherein the second switching element and the individual counter electrode are formed on the first substrate, and the individual counter electrode is supported by a conductive support. 前記画素電極は前記第1基板の上面に対して略垂直に形成され、
前記第2スイッチング素子は前記第1基板上に形成され、
前記個別対向電極は、前記第1基板の前記上面に対して略垂直に形成されるとともに前記第2スイッチング素子に接続されている
ことを特徴とする請求項1に記載の液晶表示装置。
The pixel electrode is substantially perpendicular to the top surface of the first substrate;
The second switching element is formed on the first substrate;
The liquid crystal display device according to claim 1, wherein the individual counter electrode is formed substantially perpendicular to the upper surface of the first substrate and is connected to the second switching element.
前記第1基板に対向して設けられる第2基板を備え、
前記第2スイッチング素子及び前記個別対向電極は前記第2基板の上に形成されていることを特徴とする請求項1に記載の液晶表示装置。
A second substrate provided opposite to the first substrate;
The liquid crystal display device according to claim 1, wherein the second switching element and the individual counter electrode are formed on the second substrate.
前記第2スイッチング素子は前記第1基板の上に形成され、
前記個別対向電極は前記第1基板に対向して設けられる第2基板の上に形成され、
前記第2スイッチング素子と前記個別対向電極は導電性柱を介して電気的に接続されていることを特徴とする請求項1に記載の液晶表示装置。
The second switching element is formed on the first substrate;
The individual counter electrode is formed on a second substrate provided to face the first substrate,
The liquid crystal display device according to claim 1, wherein the second switching element and the individual counter electrode are electrically connected via a conductive column.
第1基板上の画素領域に第1スイッチング素子と第2スイッチング素子を形成する工程と、
前記第1スイッチング素子と前記第2スイッチング素子を覆う第1絶縁膜を前記第1基板上に形成する工程と、
前記第1絶縁膜に第1開口を形成する工程と、
前記第1絶縁膜上で、前記第1開口を通して前記第1スイッチング素子に電気的に接続される画素電極を前記画素領域毎に形成する工程と、
前記画素電極及び前記第1絶縁膜の上に膜を形成する工程と、
前記膜をパターニングして前記第2スイッチング素子の上に第2開口を形成する工程と、
前記膜上で、前記第2開口を通して前記第2スイッチング素子に電気的に接続される個別対向電極を前記画素領域毎に個別に形成する工程と、
前記膜を除去することにより前記個別対向電極と前記画素電極の間に空間を形成する工程と
前記第1のスイッチング素子と前記第2のスイッチング素子とに位相をずらしてパルス電圧を入力することによって、前記画素電極に電圧V 0 を印加している時には前記個別対向電極に0Vを印加し、前記画素電極に0Vを印加している時には前記個別対向電極に電圧V 0 を印加する画素駆動回路を接続する工程と、
を有することを特徴とする液晶表示装置の製造方法。
Forming a first switching element and a second switching element in a pixel region on a first substrate;
Forming a first insulating film covering the first switching element and the second switching element on the first substrate;
Forming a first opening in the first insulating film;
Forming, on each of the pixel regions, a pixel electrode electrically connected to the first switching element through the first opening on the first insulating film;
Forming a film on the pixel electrode and the first insulating film;
Patterning the film to form a second opening on the second switching element;
On the film, individually forming an individual counter electrode electrically connected to the second switching element through the second opening for each pixel region;
Forming a space between the individual counter electrode and the pixel electrode by removing the film ;
By applying a pulse voltage to the first switching element and the second switching element by shifting the phase, when the voltage V 0 is applied to the pixel electrode, 0 V is applied to the individual counter electrode, Connecting a pixel driving circuit for applying a voltage V 0 to the individual counter electrode when 0 V is applied to the pixel electrode ;
A method for manufacturing a liquid crystal display device, comprising:
第1基板上の画素領域に第1スイッチング素子と第2スイッチング素子を形成する工程と、
前記第1スイッチング素子と前記第2スイッチング素子の上に膜を形成する工程と、
前記膜をパターニングすることにより、前記第1スイッチング素子に繋がる第1溝と、前記第2スイッチング素子に繋がる第2溝を形成する工程と、
前記第1溝内に導電材を形成することにより前記第1スイッチング素子に電気的に接続される画素電極を形成するとともに、前記第2溝内に導電材を形成することにより前記第2スイッチング素子に電気的に接続される個別対向電極を形成する工程と、
前記膜を除去して前記個別対向電極と前記画素電極の間に空間を形成する工程と
前記第1のスイッチング素子と前記第2のスイッチング素子とに位相をずらしてパルス電圧を入力することによって、前記画素電極に電圧V 0 を印加している時には前記個別対向電極に0Vを印加し、前記画素電極に0Vを印加している時には前記個別対向電極に電圧V 0 を印加する画素駆動回路を接続する工程と、
を有することを特徴とする液晶表示装置の製造方法。
Forming a first switching element and a second switching element in a pixel region on a first substrate;
Forming a film on the first switching element and the second switching element;
Patterning the film to form a first groove connected to the first switching element and a second groove connected to the second switching element;
A pixel electrode electrically connected to the first switching element is formed by forming a conductive material in the first groove, and the second switching element is formed by forming a conductive material in the second groove. Forming individual counter electrodes that are electrically connected to:
Removing the film to form a space between the individual counter electrode and the pixel electrode ;
By applying a pulse voltage to the first switching element and the second switching element by shifting the phase, when the voltage V 0 is applied to the pixel electrode, 0 V is applied to the individual counter electrode, Connecting a pixel driving circuit for applying a voltage V 0 to the individual counter electrode when 0 V is applied to the pixel electrode ;
A method for manufacturing a liquid crystal display device, comprising:
第1基板上の画素領域に第1スイッチング素子を形成する工程と、
前記第1スイッチング素子を覆う第1絶縁膜を前記第1基板上に形成する工程と、
前記第1絶縁膜に第1開口を形成する工程と、
前記第1絶縁膜上で、前記第1開口を通して前記第1スイッチング素子に電気的に接続される画素電極を前記画素領域毎に形成する工程と、
第2基板上の画素領域に第2スイッチング素子を形成する工程と、
前記第2スイッチング素子を覆う第2絶縁膜を前記第2基板上に形成する工程と、
前記第2絶縁膜に第2開口を形成する工程と、
前記第2絶縁膜上で、前記第2開口を通して前記第2スイッチング素子に電気的に接続される個別対向電極を前記画素領域毎に形成する工程と、
前記画素電極と前記個別対向電極と前記第1スイッチング素子と前記第2スイッチング素子を挟む向きで前記第1基板と前記第2基板を張り合わせる工程と、
前記第1基板と前記第2基板を張り合わせる前か後に、前記第1基板と前記第2基板の空間に液晶を封入する工程と、
前記第1のスイッチング素子と前記第2のスイッチング素子とに位相をずらしてパルス電圧を入力することによって、前記画素電極に電圧V 0 を印加している時には前記個別対向電極に0Vを印加し、前記画素電極に0Vを印加している時には前記個別対向電極に電圧V 0 を印加する画素駆動回路を接続する工程と、
を有することを特徴とする液晶表示装置の製造方法。
Forming a first switching element in a pixel region on a first substrate;
Forming a first insulating film covering the first switching element on the first substrate;
Forming a first opening in the first insulating film;
Forming, on each of the pixel regions, a pixel electrode electrically connected to the first switching element through the first opening on the first insulating film;
Forming a second switching element in a pixel region on the second substrate;
Forming a second insulating film covering the second switching element on the second substrate;
Forming a second opening in the second insulating film;
Forming, on each of the pixel regions, an individual counter electrode electrically connected to the second switching element through the second opening on the second insulating film;
Bonding the first substrate and the second substrate in a direction sandwiching the pixel electrode, the individual counter electrode, the first switching element, and the second switching element;
Enclosing a liquid crystal in a space between the first substrate and the second substrate before or after bonding the first substrate and the second substrate ;
By applying a pulse voltage to the first switching element and the second switching element by shifting the phase, when the voltage V 0 is applied to the pixel electrode, 0 V is applied to the individual counter electrode, Connecting a pixel driving circuit for applying a voltage V 0 to the individual counter electrode when 0 V is applied to the pixel electrode ;
A method for manufacturing a liquid crystal display device, comprising:
第1基板上の画素領域に第1スイッチング素子と第2スイッチング素子を形成する工程と、
前記第1スイッチング素子と前記第2スイッチング素子を覆う第1絶縁膜を前記第1基板上に形成する工程と、
前記第1絶縁膜に第1開口を形成する工程と、
前記第1絶縁膜上で、前記第1開口を通して前記第1スイッチング素子に電気的に接続される画素電極を前記画素領域毎に形成する工程と、
前記第2開口を通して前記第2スイッチング素子に電気的に接続される導電性柱を前記第1絶縁膜の上に形成する工程と、
第2基板上の画素領域毎に個別対向電極を形成する工程と、前記個別対向電極と前記画素電極が対向する向きで、前記導電性柱の先端が前記個別対向電極に接続する状態で前記第1基板と前記第2基板を張り合わせる工程と
前記第1のスイッチング素子と前記第2のスイッチング素子とに位相をずらしてパルス電圧を入力することによって、前記画素電極に電圧V 0 を印加している時には前記個別対向電極に0Vを印加し、前記画素電極に0Vを印加している時には前記個別対向電極に電圧V 0 を印加する画素駆動回路を接続する工程と、
を有することを特徴とする液晶表示装置の製造方法。
Forming a first switching element and a second switching element in a pixel region on a first substrate;
Forming a first insulating film covering the first switching element and the second switching element on the first substrate;
Forming a first opening in the first insulating film;
Forming, on each of the pixel regions, a pixel electrode electrically connected to the first switching element through the first opening on the first insulating film;
Forming a conductive pillar on the first insulating film electrically connected to the second switching element through the second opening;
Forming the individual counter electrode for each pixel region on the second substrate, and in a state where the tip of the conductive column is connected to the individual counter electrode in a direction in which the individual counter electrode and the pixel electrode face each other. Bonding one substrate and the second substrate ;
By applying a pulse voltage to the first switching element and the second switching element by shifting the phase, when the voltage V 0 is applied to the pixel electrode, 0 V is applied to the individual counter electrode, Connecting a pixel driving circuit for applying a voltage V 0 to the individual counter electrode when 0 V is applied to the pixel electrode ;
A method for manufacturing a liquid crystal display device, comprising:
マイクロカプセル化された液晶をポリマーに混入した構造の液晶層を前記画素電極と前記第1絶縁膜の上に形成し、
前記第2開口に接続されるコンタクト孔を前記液晶層内に形成した後に、前記導電性柱を前記コンタクト孔に形成する工程と、
を有することを特徴とする請求項9に記載の液晶表示装置の製造方法。
Forming a liquid crystal layer having a structure in which a microencapsulated liquid crystal is mixed with a polymer on the pixel electrode and the first insulating film;
Forming the conductive pillar in the contact hole after forming a contact hole connected to the second opening in the liquid crystal layer;
The method of manufacturing a liquid crystal display device according to claim 9, comprising:
JP2001058781A 2001-03-02 2001-03-02 Liquid crystal display device and manufacturing method thereof Expired - Fee Related JP4465126B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001058781A JP4465126B2 (en) 2001-03-02 2001-03-02 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001058781A JP4465126B2 (en) 2001-03-02 2001-03-02 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002258323A JP2002258323A (en) 2002-09-11
JP4465126B2 true JP4465126B2 (en) 2010-05-19

Family

ID=18918452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001058781A Expired - Fee Related JP4465126B2 (en) 2001-03-02 2001-03-02 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4465126B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5352333B2 (en) * 2009-04-23 2013-11-27 株式会社ジャパンディスプレイ Active matrix display device
KR20140085772A (en) 2012-12-27 2014-07-08 삼성디스플레이 주식회사 Liquid crystal display and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270947B2 (en) * 1993-05-28 2002-04-02 富士通株式会社 LCD panel
JPH08313939A (en) * 1995-03-15 1996-11-29 Toshiba Corp Liquid crystal display device and its driving method
JP3712772B2 (en) * 1996-01-29 2005-11-02 株式会社半導体エネルギー研究所 Liquid crystal electro-optical device
JP3393979B2 (en) * 1997-07-01 2003-04-07 松下電器産業株式会社 Image display panel, image display device, projection display device and viewfinder using the same
JP3356687B2 (en) * 1998-06-11 2002-12-16 株式会社東芝 Liquid crystal display
JP4297574B2 (en) * 1999-11-05 2009-07-15 シャープ株式会社 Liquid crystal display

Also Published As

Publication number Publication date
JP2002258323A (en) 2002-09-11

Similar Documents

Publication Publication Date Title
JP2791422B2 (en) Electro-optical device and manufacturing method thereof
KR100804378B1 (en) Liquid crystal display device and method of manufacturing the same
JP3406727B2 (en) Display device
JP3964223B2 (en) Thin film transistor device
JP2000101088A (en) Electro-optical device, electro-optical device drive board, and manufacture thereof
US7173675B2 (en) LCD display with contact hole and insulation layer above pixel electrode
JP3934236B2 (en) Semiconductor device and manufacturing method thereof
CN101874289A (en) Semiconductor device manufacturing method and semiconductor device
JP4017754B2 (en) Liquid crystal display device and manufacturing method thereof
JP4465126B2 (en) Liquid crystal display device and manufacturing method thereof
JP5221082B2 (en) TFT substrate
JPH10133233A (en) Active matrix type display circuit and its manufacture
JP2001166701A (en) Manufacturing method for electrooptical device and semiconductor substrate and electrooptical device
JP2002176179A (en) Electro-optical device, manufacturing method thereof, and semiconductor device
US6812493B2 (en) Thin-film semiconductor element and method of producing same
JP3133248B2 (en) Electro-optical device
KR101048983B1 (en) Liquid crystal display device having a partially crystallized thin film transistor and manufacturing method thereof
KR101087750B1 (en) An array substrate for LCD with two type TFT and method of fabrication thereof
JP2001051297A (en) Array substrate and production thereof
JP2001028441A (en) Tft array substrate for soi lcd projection-type display
KR0151275B1 (en) Method of manufacturing tft panel for lcd
JPH09244547A (en) Production of display device
JP4795555B2 (en) Manufacturing method of image display device
JP2514166B2 (en) Method for manufacturing active matrix liquid crystal display device
KR100192886B1 (en) Fabrication method of liquid crystal display device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees