KR101048983B1 - Liquid crystal display device having a partially crystallized thin film transistor and manufacturing method thereof - Google Patents

Liquid crystal display device having a partially crystallized thin film transistor and manufacturing method thereof Download PDF

Info

Publication number
KR101048983B1
KR101048983B1 KR1020040069319A KR20040069319A KR101048983B1 KR 101048983 B1 KR101048983 B1 KR 101048983B1 KR 1020040069319 A KR1020040069319 A KR 1020040069319A KR 20040069319 A KR20040069319 A KR 20040069319A KR 101048983 B1 KR101048983 B1 KR 101048983B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
driver
gate
layer pattern
array substrate
Prior art date
Application number
KR1020040069319A
Other languages
Korean (ko)
Other versions
KR20060020475A (en
Inventor
이현규
조용진
김해열
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040069319A priority Critical patent/KR101048983B1/en
Publication of KR20060020475A publication Critical patent/KR20060020475A/en
Application granted granted Critical
Publication of KR101048983B1 publication Critical patent/KR101048983B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

본 발명은 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 및 그 제조방법에 관한 것으로, 발명의 구성은 게이트배선과 데이터배선이 매트릭스 형태로 배열되고 그 교차점에 박막트랜지스터가 형성된 어레이기판; 상기 어레이기판과 합착되는 컬러필터기판; 상기 어레이기판과 컬러필터기판사이에 충진되는 액정층; 및 상기 어레이기판상에 형성되고, 상기 데이터배선 및 게이트배선일단에 형성되는 패드부에 연결되는 구동드라이버 집적회로부;를 포함하는 것으로, 기판상에 드라이버구동회로을 내장하므로써 부품수의 증가 및 원가상승을 억제할 수 있는 것이다.The present invention relates to a liquid crystal display device having a partially crystallized thin film transistor, and a method of manufacturing the same, comprising: an array substrate having a gate line and a data line arranged in a matrix and having a thin film transistor formed at an intersection thereof; A color filter substrate bonded to the array substrate; A liquid crystal layer filled between the array substrate and the color filter substrate; And a driver driver integrated circuit part formed on the array substrate and connected to a pad part formed at one end of the data wiring and the gate wiring, wherein the number of parts is increased and the cost is increased by embedding a driver driving circuit on the substrate. It can be suppressed.

엑시머 레이저, 결정화, 오믹콘택층, 구동드라이버회로부Excimer laser, crystallization, ohmic contact layer, driving driver circuit

Description

부분 결정화된 박막트랜지스터를 구비한 액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY HAVING THIN FILM TRANSISTOR CRYSTALLIZED PARTLY AND METHOD THEREOF}Liquid crystal display device having a partially crystallized thin film transistor and manufacturing method therefor {LIQUID CRYSTAL DISPLAY HAVING THIN FILM TRANSISTOR CRYSTALLIZED PARTLY AND METHOD THEREOF}

도 1은 기존의 구동드라이버회로와 연결된 액정표시장치를 도시한 평면도.1 is a plan view illustrating a liquid crystal display device connected to a conventional driver driver circuit.

도 2a 내지 도 2f는 종래기술에 따른 스태거드형 박막트랜지스터의 제조방법을 설명하기 위한 공정단면도.2A through 2F are cross-sectional views illustrating a method of manufacturing a staggered thin film transistor according to the prior art.

도 3은 본 발명에 따른 부분 결정화된 박막트랜지스터를 구비한 액정표시장치에 있어서, 기판내에 구동드라이버가 내장된 액정표시장치의 구성을 보여 주는 평면도.3 is a plan view showing a configuration of a liquid crystal display device having a driver driver in a substrate in the liquid crystal display device having a partially crystallized thin film transistor according to the present invention;

도 4a 내지 도 4g는 본 발명에 따른 부분 결정화된 박막트랜지스터를 구비한 액정표시장치의 제조공정단면도.4A to 4G are cross-sectional views of a manufacturing process of a liquid crystal display device having a partially crystallized thin film transistor according to the present invention.

- 도면의 주요부분에 대한 부호설명 --Code description of main parts of drawing-

111 : 투명기판 113 : 게이트전극 111: transparent substrate 113: gate electrode

115 : 게이트절연막 117 : 반도체층115: gate insulating film 117: semiconductor layer

119 : 오믹콘택층 121 : 회절노광된 감광막패턴119: ohmic contact layer 121: diffractive photosensitive film pattern

123 : PR 에싱공정 125 : 소오스전극123: PR ashing process 125: source electrode

127 : 드레인전극 129 : 보호층 127: drain electrode 129: protective layer                 

131 : 콘택홀 133 : 화소전극131 contact hole 133 pixel electrode

135 : 게이트배선 137 : 게이트패드135: gate wiring 137: gate pad

145 : 데이터배선 147 : 데이터패드145: data wiring 147: data pad

100 : 결정화공정 200 : 게이트 구동드라이버회로부
300 : 데이터 구동드라이버회로부
100 crystallization process 200 gate driver circuit portion
300: data driver circuit

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 부분적으로 결정화된 박막트랜지스터를 적용한 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device using a partially crystallized thin film transistor and a manufacturing method thereof.

일반적으로 액정표시장치(Liquid Crystal Display; 이하 LCD라 함)는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판사이에 액정물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정분자를 움직이게 하므로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표시하는 장치이다.In general, a liquid crystal display (LCD) is arranged by placing two substrates on which the field generating electrodes are formed so that the surfaces on which the two electrodes are formed face each other, and injecting a liquid crystal material between the two substrates. In this case, the liquid crystal molecules are moved by an electric field generated by applying a voltage to the two electrodes, thereby displaying an image by the transmittance of light which varies accordingly.

이러한 액정 표시장치는 화소 단위의 액정 셀들이 매트릭스 형태로 배열되는 액정 표시패널과, 상기 액정 셀들을 구동시키는 구동회로(driving circuit)로 구성된다.The liquid crystal display includes a liquid crystal display panel in which liquid crystal cells in pixel units are arranged in a matrix, and a driving circuit for driving the liquid crystal cells.

여기서, 상기 액정 표시패널은 일정한 이격간격을 두고 대향하여 합착된 컬러필터(color filter) 기판 및 박막 트랜지스터 어레이(thin film transistor array) 기판과, 그 컬러필터 기판 및 박막 트랜지스터 어레이 기판의 이격 간격에 형성된 액정층으로 구성된다.The liquid crystal display panel may be formed at a color filter substrate and a thin film transistor array substrate, which are opposed to each other at a predetermined interval, and are spaced apart from the color filter substrate and the thin film transistor array substrate. It consists of a liquid crystal layer.

또한, 상기 액정 표시패널의 박막 트랜지스터 어레이 기판상에는 화상정보를 액정 셀들에 전송하기 위한 복수의 데이터 라인들과; 주사신호를 액정 셀들에 전송하기 위한 복수의 게이트 라인들이 서로 직교하며, 이들 데이터 라인들과 게이트 라인들의 교차부마다 액정 셀들이 정의된다.In addition, a plurality of data lines for transmitting image information to the liquid crystal cells on the thin film transistor array substrate of the liquid crystal display panel; A plurality of gate lines for transmitting the scan signal to the liquid crystal cells are orthogonal to each other, and liquid crystal cells are defined at each intersection of the data lines and the gate lines.

그리고, 상기 컬러필터 기판 및 박막 트랜지스터 어레이 기판의 대향하는 내측면에는 각각 공통전극과 화소전극이 형성되어 상기 액정층에 전계를 인가한다. 여기서, 상기 화소전극은 박막 트랜지스터 어레이 기판상에 액정 셀 별로 형성되는 반면에 공통전극은 컬러필터 기판의 전면에 일체화되어 형성된다. A common electrode and a pixel electrode are formed on opposite inner surfaces of the color filter substrate and the thin film transistor array substrate to apply an electric field to the liquid crystal layer. Here, the pixel electrode is formed for each liquid crystal cell on the thin film transistor array substrate, while the common electrode is integrally formed on the entire surface of the color filter substrate.

따라서, 공통전극에 전압을 인가한 상태에서 화소전극에 인가되는 전압을 제어함으로써, 액정 셀들의 광투과율을 개별적으로 조절할 수 있게 된다.Therefore, by controlling the voltage applied to the pixel electrode in a state where a voltage is applied to the common electrode, it is possible to individually control the light transmittance of the liquid crystal cells.

이와같이 화소전극에 인가되는 전압을 액정 셀 별로 제어하기 위하여 각각의 액정 셀에는 스위칭 소자로 사용되는 박막 트랜지스터가 형성된다.As described above, in order to control the voltage applied to the pixel electrode for each liquid crystal cell, a thin film transistor used as a switching element is formed in each liquid crystal cell.

또한, 상기 구동회로는 상기 게이트 라인들에 주사신호를 공급하는 게이트 구동부와, 상기 데이터 라인들에 화상정보를 공급하는 데이터 구동부와, 상기 게이트 구동부 및 데이터 구동부의 구동 타이밍을 제어하는 타이밍 제어부와, 액정 표시장치에 사용되는 다양한 구동전압들을 공급하는 전원 공급부를 포함하여 구성된다.The driving circuit may include a gate driver supplying a scan signal to the gate lines, a data driver supplying image information to the data lines, a timing controller controlling driving timing of the gate driver and the data driver; It includes a power supply for supplying a variety of driving voltages used in the liquid crystal display.

여기서, 상기 타이밍 제어부는 외부의 그래픽 처리부로부터 공급되는 화상정 보 및 제어신호를 통해 상기 게이트 구동부와 데이터 구동부의 구동 타이밍을 제어하며, 데이터 구동부에 화상정보를 공급한다.The timing controller controls driving timing of the gate driver and the data driver through image information and control signals supplied from an external graphic processor, and supplies image information to the data driver.

상기 전원공급부는 외부의 그래픽 처리부로부터 공급되는 전원을 이용하여 액정 표시장치에 사용되는 공통전압(Vcom), 게이트 하이전압(Vgh), 게이트 로우전압(Vgl) 및 감마 기준전압(Vref)과 같은 구동전압을 생성하여 게이트 구동부, 데이터 구동부, 감마 전압발생부 및 액정 표시패널들에 공급한다.The power supply unit drives the common voltage Vcom, the gate high voltage Vgh, the gate low voltage Vgl, and the gamma reference voltage Vref used in the liquid crystal display using power supplied from an external graphic processor. The voltage is generated and supplied to the gate driver, the data driver, the gamma voltage generator, and the liquid crystal display panels.

상기 게이트 구동부는 상기 게이트 라인들에 순차적으로 주사신호를 공급함으로써, 매트릭스 형태로 배열된 액정 셀들이 1개 라인씩 선택되도록 하고, 그 선택된 1개 라인의 액정 셀들에는 상기 데이터 구동부로부터 데이터 라인들을 경유하여 화상정보가 공급된다.The gate driver sequentially supplies scan signals to the gate lines so that the liquid crystal cells arranged in a matrix form are selected one by one, and the selected one line of liquid crystal cells is passed through the data lines from the data driver. Image information is supplied.

상기 화상정보는 액정 셀들의 화소전극에 개별적으로 공급되며, 상기 공통전압(Vcom)이 공통전극에 공급되어, 화소전극과 공통전극 사이의 전압차에 따라 액정층에 전계가 인가됨에 따라 액정 셀들의 광투과율을 개별적으로 조절하여 원하는 화상을 표시할 수 있게 된다.The image information is separately supplied to the pixel electrodes of the liquid crystal cells, and the common voltage Vcom is supplied to the common electrode, so that an electric field is applied to the liquid crystal layer according to the voltage difference between the pixel electrode and the common electrode. The light transmittance can be individually adjusted to display a desired image.

상기 액정 표시패널과 직접 접속되는 데이터 구동부와 게이트 구동부는 다수개의 집적회로(integrated circuit : 이하, IC)들로 집적화된다.The data driver and the gate driver directly connected to the liquid crystal display panel are integrated into a plurality of integrated circuits (ICs).

상기 데이터 구동 IC 들과 게이트 구동 IC 들은 각각 테이프 캐리어 패키지 (tape carrier package : 이하, TCP) 상에 실장되어 탭(tape automated bonding : TAB) 방식으로 액정 표시패널에 접속되거나 또는 칩 온 글래스(chip on glass : 이하, COG) 방식으로 액정 표시패널에 실장된다. The data driving ICs and the gate driving ICs are respectively mounted on a tape carrier package (TCP) and connected to a liquid crystal display panel in a tap automated bonding (TAB) manner, or chip on glass. glass: Hereafter, it is mounted on a liquid crystal display panel by COG) method.                         

상기 TCP 상에 실장되어 탭 방식으로 액정 표시패널에 접속되는 데이터 구동 IC 들과 게이트 구동 IC 들은 TCP 에 접속된 인쇄 회로기판(printed circuit board : 이하, PCB)에 실장된 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 직류전압들을 공급받고, 또한 서로 접속된다.The data driver ICs and gate driver ICs mounted on the TCP and connected to the liquid crystal display panel in a tab manner are input from the outside through signal lines mounted on a printed circuit board (PCB) connected to the TCP. Control signals and direct current voltages are supplied, and are also connected to each other.

즉, 상기 데이터 구동 IC 들은 데이터 PCB 에 실장된 신호라인들을 통해 직렬로 접속되고, 또한 전술한 타이밍 제어부와 전원 공급부로부터 인가되는 화상정보, 제어신호들 및 구동전압들을 공통적으로 공급받게 된다.That is, the data driving ICs are connected in series through signal lines mounted on the data PCB, and are commonly supplied with image information, control signals, and driving voltages applied from the above-described timing controller and power supply.

상기 게이트 구동 IC 들은 게이트 PCB 에 실장된 신호라인들을 통해 직렬로 접속되고, 또한 전술한 타이밍 제어부와 전원 공급부로부터 인가되는 제어신호들 및 구동전압들을 공통적으로 공급받게 된다.The gate driving ICs are connected in series through signal lines mounted on the gate PCB, and are commonly supplied with control signals and driving voltages applied from the above-described timing controller and power supply.

이러한 관점에서, 외부의 구동드라이버회로와 연결되는 기존의 액정표시장치에 대해 도 1을 참조하여 설명하면 다음과 같다.In this regard, a conventional liquid crystal display device connected to an external driver driver circuit will be described with reference to FIG. 1.

도 1은 외부의 구동드라이버회로와 연결되는 기존의 액정표시장치를 도시한 회로구성도이다.1 is a circuit diagram illustrating a conventional liquid crystal display device connected to an external driver driver circuit.

도 1을 참조하면, 기존의 액정표시장치는 게이트배선(15)과 데이터배선(45)이 매트릭스 형태로 배열되어 그 교차점에 박막트랜지스터가 형성된 어레이기판 (11)과, 상기 어레이기판(11)과 합착되는 컬러필터기판(미도시) 및 상기 두 기판사이에 충진되는 액정층(미도시)을 포함하여 구성된다.Referring to FIG. 1, a conventional liquid crystal display device includes an array substrate 11 having a gate line 15 and a data line 45 arranged in a matrix form, and a thin film transistor formed at an intersection thereof, the array substrate 11, and the array substrate 11. It includes a color filter substrate (not shown) to be bonded and a liquid crystal layer (not shown) filled between the two substrates.

여기서, 상기 어레이기판(11)상에는 종횡으로 데이터배선(45) 및 게이트배선 (15)이 배열되고, 각 배선의 일단에는 데이터패드(47)와 게이트패드(37)가 각각 형 성되어 있다. Here, data wirings 45 and gate wirings 15 are arranged on the array substrate 11 vertically and horizontally, and data pads 47 and gate pads 37 are formed at one end of each wiring.

또한, 상기 게이트패드(37)에는 외부의 게이트 드라이버 집적회로(40)가 부착되어 있고, 상기 데이트패드(47)에는 외부의 데이터 드라이버 집적회로(50)가 부착되어, 게이트신호와 데이터신호가 인가된다.In addition, an external gate driver integrated circuit 40 is attached to the gate pad 37, and an external data driver integrated circuit 50 is attached to the data pad 47 to apply a gate signal and a data signal. do.

그리고, 상기 게이트배선(15) 및 데이터배선(45)의 교차점에는 스위칭 소자의 역할을 하는 박막트랜지스터부(10)가 형성되어 액정층(미도시)에 전압을 인가하게 된다.The thin film transistor unit 10 serving as a switching element is formed at the intersection of the gate line 15 and the data line 45 to apply a voltage to the liquid crystal layer (not shown).

한편, 상기 구성으로 이루어지는 기존의 액정표시장치에 있어서의 하부기판은 스위칭소자인 박막트랜지스터를 포함하는데, 이 박막트랜지스터에 사용되는 반도체층은 비정질실리콘(amorphous silicon; a-Si:H)이 주류를 이루고 있다. 이는 비정질실리콘이 저온에서 저가의 유리기판과 같은 대형 기판상에 형성하는 것이 가능하기 때문이다.On the other hand, in the conventional liquid crystal display device having the above configuration, the lower substrate includes a thin film transistor which is a switching element. In the semiconductor layer used for the thin film transistor, amorphous silicon (a-Si: H) is the mainstream. It is coming true. This is because amorphous silicon can be formed on a large substrate such as a low cost glass substrate at low temperature.

또한, 상기 액정표시장치의 박막트랜지스터 구조는 역스태거드형(Inverted staggered)으로 이루어지는데, 이 역스태거드형 박막트랜지스터는 절연막과 비정질실리콘, 불순물 비정질 실리콘의 증착공정이 한 챔버내에서 연속으로 이루어지기 때문에 절연막과 비정질실리콘사이의 계면이 공기에 노출되지 않아 박막트랜지스터의 계면특성을 향상시키는 장점을 가지고 있다.In addition, the thin film transistor structure of the liquid crystal display device has an inverted staggered type. Since the inverted staggered thin film transistor is formed by continuously depositing an insulating film, amorphous silicon, and impurity amorphous silicon in one chamber, Since the interface between the insulating film and the amorphous silicon is not exposed to air, it has the advantage of improving the interface characteristics of the thin film transistor.

한편, 이러한 구성으로 이루어지는 기존의 액정표시장치의 어레이기판 제조방법에 대해 도 2a 내지 도 2f를 참조하여 설명하면 다음과 같다.Meanwhile, a method of manufacturing an array substrate of an existing liquid crystal display device having such a configuration will be described with reference to FIGS. 2A to 2F.

도 2a 내지 도 2f는 종래기술에 따른 스태거드형 박막트랜지스터의 제조방법 을 설명하기 위한 공정단면도이다.2A through 2F are cross-sectional views illustrating a method of manufacturing a staggered thin film transistor according to the prior art.

도 2a에 도시된 바와같이, 먼저 투명기판(11)을 준비하고, 상기 투명기판 (11)상의 이물질을 제거하기 위해 세정과정을 거친후 이 세정된 투명기판(11)상에 금속물질을 스퍼터링방법으로 증착한후 이 금속물질층을 제1마스크공정에 의해 노광 및 현상공정을 진행하고 이를 선택적으로 식각하여 게이트전극(13) 및 게이트패드(37)를 포함하는 게이트배선(15)을 형성한다. 이때, 상기 금속물질은 하부금속층을 이루므로 비저항이 낮은 알루미늄을 포함하는 금속층으로 이루어진다.As shown in FIG. 2A, first, a transparent substrate 11 is prepared, and after the cleaning process is performed to remove foreign substances on the transparent substrate 11, a metal material is sputtered on the cleaned transparent substrate 11. After the deposition, the metal material layer is exposed and developed by a first mask process and selectively etched to form a gate wiring 15 including the gate electrode 13 and the gate pad 37. In this case, since the metal material forms a lower metal layer, the metal material is formed of a metal layer including aluminum having low specific resistance.

그다음, 도 2b에 도시된 바와같이, 게이트배선(15)이 형성된 기판상에 실리콘산화막과 같은 절연성물질로 게이트절연막(17)을 형성하고, 이어 계속해서 상기 게이트절연막(17)상에 반도체층으로 사용하기 위해 비정질실리콘층(19)과, 이 비정질실리콘층과 추후 형성될 금속층과 반도체층간의 접촉저항을 낮추는 불순물 비정질실리콘으로 이루어진 오믹콘택층(21)을 증착한다.Then, as shown in FIG. 2B, a gate insulating film 17 is formed of an insulating material such as a silicon oxide film on the substrate on which the gate wiring 15 is formed, and then a semiconductor layer on the gate insulating film 17 is subsequently formed. For use, an ohmic contact layer 21 made of an amorphous silicon layer 19 and an impurity amorphous silicon that lowers the contact resistance between the amorphous silicon layer and the metal layer and semiconductor layer to be formed later is deposited.

이어서, 도 2c에 도시된 바와같이, 제2마스크 공정에 의해 상기 오믹콘택층 (21)과 게이트절연막(19)을 선택적으로 제거하여 반도체층패턴(21a)과 오믹층패턴 (19a)을 형성한다. 이때, 상기 단계에서는 박막트랜지스터부(10)에서 반도체층패턴 (19a) 즉, 액티브층이 형성됨과 동시에 게이트패드부(20)에서는 반도체층(19)이 식각되어 게이트절연막(17)이 노출된다.Subsequently, as shown in FIG. 2C, the ohmic contact layer 21 and the gate insulating layer 19 are selectively removed by a second mask process to form the semiconductor layer pattern 21a and the ohmic layer pattern 19a. . In this step, the semiconductor layer pattern 19a, that is, the active layer is formed in the thin film transistor unit 10, and the semiconductor layer 19 is etched in the gate pad unit 20 to expose the gate insulating layer 17.

그다음, 도 2d에 도시된 바와같이, 상기 반도체층패턴(19a)을 포함한 기판 전체에 금속물질을 증착한후 제3마스크 공정에 의해 상기 금속물질층을 선택적으로 식각하여 소오스전극(23)과 드레인전극(25) 및 데이터배선(미도시)을 형성한다. 이 때, 상기 소오스전극(23)과 드레인전극(25)사이의 오믹콘택층패턴(19a)의 일부분을 식각하여 박막트랜지스터부의 채널(27)을 형성한다.Next, as shown in FIG. 2D, a metal material is deposited on the entire substrate including the semiconductor layer pattern 19a, and then the metal material layer is selectively etched by a third mask process to drain the source electrode 23 and the drain. The electrode 25 and data wirings (not shown) are formed. At this time, a portion of the ohmic contact layer pattern 19a between the source electrode 23 and the drain electrode 25 is etched to form a channel 27 of the thin film transistor unit.

이어서, 도 2e에 도시된 바와같이, 상기 전체 구조의 상면에 데이터전극(23)과 게이트전극(25)을 덮는 보호층(29)을 증착한후 제4마스크 공정에 의해 상기 보호층(29)을 선택적으로 제거하여 상기 드레인전극(25)을 노출시키는 콘택홀(31)을 형성한다. 이때, 상기 콘택홀(31) 형성시에 상기 게이트패드부(37)의 콘택홀(33)도 함께 형성된다.Subsequently, as shown in FIG. 2E, the protective layer 29 covering the data electrode 23 and the gate electrode 25 is deposited on the upper surface of the entire structure, and then the protective layer 29 is formed by a fourth mask process. Is selectively removed to form a contact hole 31 exposing the drain electrode 25. In this case, the contact hole 33 of the gate pad part 37 is also formed when the contact hole 31 is formed.

그다음, 도 2f에 도시된 바와같이, 상기 콘택홀(31)을 포함한 보호층(29)상에 투명 도전성 물질을 증착한후 제5 마스크 공정에 의해 상기 투명 도전성 물질을 선택적으로 제거하여 상기 드레인전극(25)과 전기적으로 연결하는 화소전극(35)을 형성한다. 이때, 상기 게이트패드부에서는 상기 단계에서 게이트패드 콘택홀(33)을 통해 게이트패드(15)와 접촉하는 이중층으로 이루어진 게이트 패드전극(37)이 형성 된다. 또한, 상기 투명 도전성 물질로는 ITO(Indium Tin Oxide)가 주로 사용된다.Next, as illustrated in FIG. 2F, a transparent conductive material is deposited on the protective layer 29 including the contact hole 31, and then selectively removed to remove the transparent conductive material by a fifth mask process. A pixel electrode 35 electrically connected to the 25 is formed. At this time, in the gate pad part, a gate pad electrode 37 having a double layer contacting the gate pad 15 through the gate pad contact hole 33 is formed in the step. In addition, indium tin oxide (ITO) is mainly used as the transparent conductive material.

상기한 바와같이, 기존의 액정표시장치의 박막트랜지스터에 의하면, 저온에서 저가의 유리기판과 같은 대형 기판상에 형성하는 것이 가능한 비정질실리콘을 반도체층으로 사용하였으나, 비정질실리콘은 전계효과이동가 다결정실리콘에 비해 낮아 높은 이동도를 요구하는 박막트랜지스터의 구동드라이버를 유리기판상에 내장할 수 없었다.As described above, according to the thin film transistor of the conventional liquid crystal display device, amorphous silicon, which can be formed on a large substrate such as a low-cost glass substrate at a low temperature, is used as a semiconductor layer, but amorphous silicon is used in the field effect transfer polycrystalline silicon. In comparison, the driver of a thin film transistor requiring high mobility could not be embedded on a glass substrate.

따라서, 게이트 드라이버와 데이터 드라이버는, 도 1에서와 같이, 별도로 외부에서 구입하여 부착하여야 함은 물론 이를 제어하기 위한 인쇄회로기판이 반드시 사용되어야 하기 때문에, 부품수가 증가하고 원가가 상승하게 되는 요인이 된다.Accordingly, the gate driver and the data driver, as shown in FIG. 1, must be separately purchased and attached to the outside, and a printed circuit board for controlling the gate driver must be used. Therefore, the number of parts increases and the cost increases. do.

이에, 본 발명은 상기 종래기술에 따른 제반 문제점을 해결하기 위하여 안출한 것으로서, 기판상에 드라이버구동회로의 내장이 가능하여 부품수의 증가 및 원가상승을 억제할 수 있는 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems according to the prior art, and has a partially crystallized thin film transistor capable of embedding a driver driving circuit on the substrate to suppress an increase in the number of parts and a cost increase. It is an object of the present invention to provide a liquid crystal display and a method of manufacturing the same.

또한, 본 발명의 다른 목적은 레이저 결정화장비만 추가하여 기존의 비정질실리콘 라인을 그대로 활용할 수 있고, 기존의 폴리실리콘 공정에 비해 제조공정을 단순화시킬 수 있으며, 비용을 절감할 수 있는 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 및 그 제조방법을 제공함에 있다.In addition, another object of the present invention is to add a laser crystallization equipment can utilize the existing amorphous silicon line as it is, to simplify the manufacturing process compared to the conventional polysilicon process, partially crystallized thin film that can reduce the cost A liquid crystal display device having a transistor and a method of manufacturing the same are provided.

상기 목적을 달성하기 위한 본 발명에 따른 부분 결정화된 박막트랜지스터를 구비한 액정표시장치는, 게이트배선과 데이터배선이 매트릭스 형태로 배열되고 그 교차점에 박막트랜지스터가 형성된 어레이기판; 상기 어레이기판과 합착되는 컬러필터기판; 상기 어레이기판과 컬러필터기판사이에 충진되는 액정층; 및 상기 어레이기판상에 형성되고, 상기 데이터배선 및 게이트배선일단에 형성되는 패드부에 연결되는 구동드라이버 집적회로부;를 포함하여 구성되는 것을 특징으로한다.According to an aspect of the present invention, there is provided a liquid crystal display device having a partially crystallized thin film transistor, comprising: an array substrate having a gate line and a data line arranged in a matrix and having a thin film transistor formed at an intersection thereof; A color filter substrate bonded to the array substrate; A liquid crystal layer filled between the array substrate and the color filter substrate; And a driver driver integrated circuit unit formed on the array substrate and connected to a pad unit formed at one end of the data line and the gate line.

또한, 상기 목적을 달성하기 위한 부분 결정화된 박막트랜지스터를 구비한 액정표시장치의 제조방법은, 구동드라이버회로부와 화소부로 정의된 어레이기판을 제공하는 단계; 상기 어레이기판상에 에 게이트전극과 게이트배선을 형성하는 단 계; 상기 게이트전극과 게이트배선을 포함한 전체 기판상에 게이트절연막과 비정질실리콘으로 이루어진 반도체층과 불순물 비정질실리콘으로 구성된 오믹콘택층을 차례로 형성하는 단계; 상기 오믹콘택층과 반도체층을 선택적으로 식각하여 상기 게이트배선상측의 게이트절연막상에 반도체층패턴과 오믹콘택층패턴을 형성하는 단계; 상기 오믹콘택층패턴의 일부분을 제거하여 상기 반도체층패턴에 채널부를 정의하는 단계; 상기 화소지역을 제외한 구동드라이버회로부에 위치하는 반도체층패턴과 오믹콘택층패턴을 결정화시키는 단계; 상기 오믹콘택층상에 도전 물질을 형성하고 이를 선택적으로 제거하여 소오스 및 드레인전극을 형성하는 단계; 상기 전체 기판상에 상기 드레인전극을 노출시키는 보호막을 형성하는 단계; 및 상기 보호막상에 상기 드레인전극과 연결하는 화소전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로한다.In addition, a method of manufacturing a liquid crystal display device having a partially crystallized thin film transistor for achieving the above object comprises the steps of providing an array substrate defined by a driver driver circuit portion and a pixel portion; Forming a gate electrode and a gate wiring on the array substrate; Sequentially forming a semiconductor layer including a gate insulating layer and amorphous silicon and an ohmic contact layer including impurity amorphous silicon on the entire substrate including the gate electrode and the gate wiring; Selectively etching the ohmic contact layer and the semiconductor layer to form a semiconductor layer pattern and an ohmic contact layer pattern on the gate insulating layer on the gate wiring; Removing a portion of the ohmic contact layer pattern to define a channel portion in the semiconductor layer pattern; Crystallizing the semiconductor layer pattern and the ohmic contact layer pattern positioned in the driver driver circuit except the pixel region; Forming a conductive material on the ohmic contact layer and selectively removing the conductive material to form a source and a drain electrode; Forming a protective film exposing the drain electrode on the entire substrate; And forming a pixel electrode connected to the drain electrode on the passivation layer.

이하, 본 발명에 따른 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 및 그 제조방법에 대해 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a liquid crystal display having a partially crystallized thin film transistor and a method of manufacturing the same according to the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명에 따른 부분 결정화된 박막트랜지스터를 구비한 액정표시장치에 있어서, 기판내에 구동드라이버가 내장된 액정표시장치의 구성을 보여 주는 평면도이다.3 is a plan view showing the configuration of a liquid crystal display device having a driving driver in a substrate in a liquid crystal display device having a partially crystallized thin film transistor according to the present invention.

도 3을 참조하면, 본 발명에 따른 부분 결정화된 액정표시장치는 게이트배선 (135)과 데이터배선(145)이 매트릭스 형태로 배열되어 그 교차점에 박막트랜지스터가 형성된 어레이기판(111), 상기 어레이기판(111)과 합착되는 컬러필터기판(미도시) 및 상기 두 기판사이에 충진되는 액정층(미도시)을 포함하여 구성된다. Referring to FIG. 3, in the partially crystallized liquid crystal display according to the present invention, an array substrate 111 in which a gate line 135 and a data line 145 are arranged in a matrix form and a thin film transistor is formed at an intersection thereof, the array substrate And a color filter substrate (not shown) bonded to the 111 and a liquid crystal layer (not shown) filled between the two substrates.                     

또한, 상기 어레이기판(111)상에 종횡으로 데이터배선(145) 및 게이트배선 (135)이 배열되고, 각 배선의 일단에는 데이터패드(147)와 게이트패드(137)가 각각 형성되어 있다. 여기서, 상기 다수의 게이트패드(137)는 게이트 드라이버 집적회로부(200)에 연결되어 있고, 상기 데이트패드(147)는 데이터 드라이버 집적회로부 (300)가 연결되어, 게이트신호와 데이터신호가 인가된다. 여기서, 상기 게이트 드라이버 집적회로부(200)와 데이터 드라이버 집적회로부(300)는 어레이기판(111)상에 배열되어 있다.In addition, the data wiring 145 and the gate wiring 135 are arranged on the array substrate 111 vertically and horizontally, and data pads 147 and gate pads 137 are formed at one end of each wiring. Here, the plurality of gate pads 137 is connected to the gate driver integrated circuit unit 200, and the data pad 147 is connected to the data driver integrated circuit unit 300 to receive a gate signal and a data signal. Here, the gate driver integrated circuit unit 200 and the data driver integrated circuit unit 300 are arranged on the array substrate 111.

그리고, 상기 게이트배선(135) 및 데이터배선(145)의 교차점에는 스위칭소자의 역할을 하는 박막트랜지스터가 형성되어 액정층(미도시)에 전압을 인가하게 된다.At the intersection of the gate line 135 and the data line 145, a thin film transistor serving as a switching element is formed to apply a voltage to the liquid crystal layer (not shown).

상기 구성으로 된 본 발명에 따른 부분 결정화된 박막트랜지스터를 구비한 액정표시장치의 제조방법에 대해 도 4a 내지 도 4g를 참조하여 설명하면 다음과 같다.A method of manufacturing a liquid crystal display device having a partially crystallized thin film transistor according to the present invention having the above configuration will be described with reference to FIGS. 4A to 4G.

도 4a 내지 도 4g는 본 발명에 따른 부분 결정화된 박막트랜지스터를 구비한 액정표시장치의 제조공정단면도이다.4A to 4G are cross-sectional views of a manufacturing process of a liquid crystal display device having a partially crystallized thin film transistor according to the present invention.

도 4a에 도시된 바와같이, 투명기판(111)을 준비하고, 상기 투명기판(111)상의 이물질을 제거하기 위해 세정과정을 거친후 이 세정된 투명기판(111)상에 금속물질을 스퍼터링방법으로 증착한후 이 금속물질층을 제1마스크로 노광 및 현상공정을 진행하고 이를 선택적으로 식각하여 게이트전극(113) 및 게이트패드(137)를 포함하는 게이트배선(135)을 형성한다. 이때, 상기 금속물질은 하부금속층을 이루므 로 비저항이 낮은 알루미늄을 포함하는 금속층으로 이루어진다.As shown in FIG. 4A, a transparent substrate 111 is prepared, a cleaning process is performed to remove foreign substances on the transparent substrate 111, and a metal material is sputtered on the cleaned transparent substrate 111. After the deposition, the metal material layer is exposed and developed with a first mask and selectively etched to form a gate wiring 135 including a gate electrode 113 and a gate pad 137. In this case, since the metal material forms a lower metal layer, the metal material includes a metal layer including aluminum having low specific resistance.

그다음, 상기 게이트전극(135)이 형성된 기판상에 실리콘산화막과 같은 절연성물질로 게이트절연막(115)을 형성하고, 이어 계속해서 상기 게이트절연막(115)상에 반도체층으로 사용하기 위해 비정질실리콘층(117)과, 이 비정질실리콘층(117)과 추후 형성될 금속층과 반도체층간의 접촉저항을 낮추는 불순물 비정질실리콘으로 이루어진 오믹콘택층(119)을 증착한다.Next, a gate insulating film 115 is formed of an insulating material such as a silicon oxide film on the substrate on which the gate electrode 135 is formed, and then an amorphous silicon layer (100) is used on the gate insulating film 115 for use as a semiconductor layer. 117 and an ohmic contact layer 119 made of impurity amorphous silicon that lowers the contact resistance between the amorphous silicon layer 117 and the metal layer and semiconductor layer to be formed later.

이어서, 도 4b에 도시된 바와같이, 상기 오믹콘택층(119)상에 감광물질을 도포한후 제2마스크를 이용하여 상기 감광물질층을 회절노광시켜 상기 게이트배선을 덮는 오믹콘택층상에 회절노광된 감광막패턴(121)을 형성한다. 이때, 상기 감광막패턴(121)의 게이트전극(113)상측부분의 두께는 게이트전극의 양측에 위치하는 패턴부분의 두께보다 얇게 남는다.Subsequently, as shown in FIG. 4B, after the photosensitive material is coated on the ohmic contact layer 119, diffraction exposure is performed on the ohmic contact layer covering the gate wiring by diffractive exposure of the photosensitive material layer using a second mask. The photosensitive film pattern 121 is formed. At this time, the thickness of the upper portion of the gate electrode 113 of the photoresist pattern 121 remains thinner than the thickness of the pattern portion located on both sides of the gate electrode.

그다음, 상기 회절노광된 감광막패턴(121)을 마스크로 상기 외부로 노출되는 오믹콘택층(119)과 비정질실리콘층(117)을 순차적으로 식각한다.Subsequently, the ohmic contact layer 119 and the amorphous silicon layer 117 exposed to the outside are sequentially etched using the diffracted photoresist pattern 121 as a mask.

이어서, 도 4c에 도시된 바와같이, PR 에싱(ashing)공정(123)을 진행하여 상기 반도체층의 채널부분에 위치하는 오믹콘택층(119)부분을 선택적을 식각하여 반도체층의 채널부분(117b)을 노출시킨다. 이때, 상기 오믹콘택층(119) 식각시에 감광막패턴(121)도 일정두께만큼 함께 제거된다.Subsequently, as shown in FIG. 4C, the PR ashing process 123 may be performed to selectively etch the ohmic contact layer 119 positioned in the channel portion of the semiconductor layer to selectively etch the channel portion 117b of the semiconductor layer. ). At this time, when the ohmic contact layer 119 is etched, the photoresist pattern 121 is also removed by a predetermined thickness.

그다음, 도 4d에 도시된 바와같이, 남아 있는 감광막패턴(121)을 식각한후 엑시머 레이저를 이용한 부분결정화공정(100)에 의해 상기 반도체층패턴(117)을 선택적으로 결정화시킨다. 이때, 상기 반도체층의 결정화공정(100) 진행시에, 구동 드라이버집적회로부(A)만 결정화시키고, 화소부(B)는 결정화시키지 않는다. 또한, 상기 반도체층을 결정화하는 경우에, 오믹콘택층(119)의 불순물 전자가 반도체층 (117a)지역으로 확산되어 소오스 및 드레인을 형성하게 되고, 채널지역(117b)에는 순수한 폴리실리콘층이 형성된다.Next, as shown in FIG. 4D, the remaining photoresist pattern 121 is etched and then the semiconductor layer pattern 117 is selectively crystallized by the partial crystallization process 100 using an excimer laser. At this time, during the crystallization step 100 of the semiconductor layer, only the driver driver integrated circuit unit A is crystallized, and the pixel unit B is not crystallized. In addition, when the semiconductor layer is crystallized, impurity electrons in the ohmic contact layer 119 diffuse into the semiconductor layer 117a to form a source and a drain, and a pure polysilicon layer is formed in the channel region 117b. do.

이어서, 도 4e에 도시된 바와같이, 상기 반도체층을 포함한 기판 전체에 금속물질을 증착한후 제3마스크 공정에 의해 상기 금속물질층을 선택적으로 식각하여 소오스전극(125)과 드레인전극(127) 및 데이터배선(145)을 형성한다. 이때, 상기 소오스전극(125)과 드레인전극(127)을 이루는 금속으로는, 텅스텐, 몰리브덴, 티탄, 인듐 등과 같이 화학적 내식성이 강하고 내열성이 우수한 금속으로 이루어진다.Subsequently, as illustrated in FIG. 4E, the metal material is deposited on the entire substrate including the semiconductor layer, and then the source material 125 and the drain electrode 127 are selectively etched by a third mask process. And the data wiring 145 is formed. In this case, the metal forming the source electrode 125 and the drain electrode 127 is made of a metal having strong chemical corrosion resistance and excellent heat resistance, such as tungsten, molybdenum, titanium, and indium.

이어서, 도 4f에 도시된 바와같이, 상기 전체 구조의 상면에 데이터전극 (125)과 게이트전극(113)을 덮는 보호층(129)을 증착한후 제4마스크 공정에 의해 상기 보호층(129)을 선택적으로 제거하여 상기 드레인전극(127)을 노출시키는 콘택홀(131)을 형성한다.Subsequently, as shown in FIG. 4F, the protective layer 129 covering the data electrode 125 and the gate electrode 113 is deposited on the top surface of the entire structure, and then the protective layer 129 is formed by a fourth mask process. Is selectively removed to form a contact hole 131 exposing the drain electrode 127.

그다음, 도 4g에 도시된 바와같이, 상기 콘택홀(131)을 포함한 보호층(129)상에 투명 도전성 물질을 증착한후 제5 마스크 공정에 의해 상기 투명 도전성 물질을 선택적으로 제거하여 상기 드레인전극(125)과 전기적으로 연결하는 화소전극 (133)을 형성한다. 이때, 상기 투명 도전성 물질로는 ITO(Indium Tin Oxide)가 주로 사용된다.Next, as illustrated in FIG. 4G, the transparent conductive material is deposited on the protective layer 129 including the contact hole 131, and then selectively removed to remove the transparent conductive material by a fifth mask process. A pixel electrode 133 electrically connected to the 125 is formed. In this case, indium tin oxide (ITO) is mainly used as the transparent conductive material.

한편, 도면에는 도시하지 않았지만, 상기 구성으로 된 박막트랜지스터가 형 성된 어레이피기판과 일정거리만큼 대향되는 위치에 놓여져서 상기 어레이기판과 합착되는 컬러필터기판상에 블랙매트릭스와 칼라필터 및 공통전극을 형성하고 이어 상기 칼라필터와 어레이기판에 배향막을 형성한다.On the other hand, although not shown in the drawing, the black matrix, the color filter, and the common electrode are placed on the color filter substrate which is disposed at a position facing the array substrate with a predetermined distance from the thin film transistor having the above configuration. Subsequently, an alignment layer is formed on the color filter and the array substrate.

그다음, 상기 어레이기판과 컬러필터기판사이의 일정한 공간내에는 액정층을 충진하여 부분결정화된 박막트랜지스터를 구비한 액정표시패널을 형성한다.Thereafter, a liquid crystal layer is filled in a predetermined space between the array substrate and the color filter substrate to form a liquid crystal display panel having a thin film transistor which is partially crystallized.

상기에서와 같이, 제5 마스크 공정을 사용하여 형성된 부분 결정화된 박막트랜지스터는 이동도가 비정질 실리콘을 이용한 트랜지스터보다 수배 이상 크므로 기판내에 게이트 드라이버의 내장이 가능하다.As described above, the partially crystallized thin film transistor formed using the fifth mask process has a mobility that is several times larger than that of a transistor using amorphous silicon, so that a gate driver can be embedded in a substrate.

따라서, 본 발명에 의하면, 기존의 액정표시장치의 경우에 게이트 드라이버를 외부에서 별도로 부착하므로 인해 소요되었던 비용이 절감되고 액정표시소자의 화질이 개선되는 잇점이 있다.Therefore, according to the present invention, in the case of the conventional liquid crystal display device, since the gate driver is separately attached from the outside, the cost required is reduced and the image quality of the liquid crystal display device is improved.

또한, 본 발명에 의하면, 공정적으로 이온도핑을 사용하지 않을 뿐만 아니라 레이저 결정화 장비만 도입하면 기존의 비정질 실리콘을 이용한 제조라인을 그대로 이용할 수 있으므로 액정표시장치 제조시에 많은 장점이 있다.In addition, according to the present invention, there is a lot of advantages in manufacturing a liquid crystal display device because not only the ion doping is used in a fair manner but also the laser crystallization equipment is introduced, and the existing production line using amorphous silicon can be used as it is.

상기에서 설명한 바와같이, 본 발명에 따른 부분 결정화된 박막트랜지스터를 이용한 액정표시장치에 의하면 제5 마스크 공정을 사용하여 형성된 부분 결정화된 박막트랜지스터의 이동도가 비정질 실리콘을 이용한 트랜지스터보다 수배 이상 크므로 기판내에 구동 드라이버회로부의 내장이 가능하므로써 부품수의 증가 및 원가상승을 억제할 수 있다. As described above, according to the liquid crystal display device using the partially crystallized thin film transistor according to the present invention, since the mobility of the partially crystallized thin film transistor formed using the fifth mask process is several times larger than that of the transistor using amorphous silicon, the substrate Since the drive driver circuit portion can be built in, an increase in the number of parts and a cost increase can be suppressed.                     

또한, 본 발명에 의하면, 레이저 결정화장비만 추가하여 기존의 비정질실리콘 라인을 그대로 활용할 수 있고, 기존의 폴리실리콘 공정에 비해 제조공정을 단순화시킬 수 있으며, 액정표시소자의 제조시의 비용을 절감할 수 있다.In addition, according to the present invention, by adding only the laser crystallization equipment can use the existing amorphous silicon line as it is, simplify the manufacturing process compared to the existing polysilicon process, and reduce the cost of manufacturing the liquid crystal display device Can be.

한편, 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.On the other hand, while described above with reference to a preferred embodiment of the present invention, those skilled in the art various modifications of the present invention without departing from the spirit and scope of the invention described in the claims below And can be changed.

Claims (11)

구동 회로부 영역과 화소부 영역으로 정의된 어레이기판;An array substrate defined by a driving circuit portion region and a pixel portion region; 상기 어레이기판의 화소부 영역에 매트릭스 형태로 배열된 게이트배선과 데이터배선;Gate wirings and data wirings arranged in a matrix in a pixel area of the array substrate; 상기 게이트배선과 데이터배선의 교차점에 형성된 박막트랜지스터;A thin film transistor formed at an intersection point of the gate line and the data line; 상기 어레이기판의 구동 회로부 영역에 형성된 결정화된 박막트랜지스터;A crystallized thin film transistor formed in a region of the driving circuit of the array substrate; 상기 어레이기판의 구동 회로부 영역에 형성되고, 상기 데이터배선 및 게이트배선 일단에 형성되는 패드부에 연결되는 구동드라이버 회로부;A driver driver circuit part formed in an area of a driver circuit part of the array substrate and connected to a pad part formed at one end of the data line and the gate line; 상기 어레이기판과 합착되는 컬러필터기판; 및A color filter substrate bonded to the array substrate; And 상기 어레이기판과 컬러필터기판사이에 충진되는 액정층을 포함하여 구성되는 것을 특징으로 하는 부분 결정화된 박막트랜지스터를 구비한 액정표시장치.And a liquid crystal layer filled between the array substrate and the color filter substrate. 삭제delete 제1항에 있어서, 상기 구동드라이버 회로부는 게이트 구동드라이버 회로부 및 데이터 구동드라이버 회로부를 포함하는 것을 특징으로하는 부분 결정화된 박막트랜지스터를 구비한 액정표시장치.The liquid crystal display device of claim 1, wherein the driver driver circuit part comprises a gate driver driver circuit part and a data driver driver circuit part. 구동 드라이버 회로부와 화소부로 정의되는 어레이기판를 제공하는 단계;Providing an array substrate defined by a driving driver circuit portion and a pixel portion; 상기 어레이기판의 구동드라이버 회로부와 화소부에 게이트전극과 게이트배선을 형성하는 단계;Forming a gate electrode and a gate wiring on the driver driver circuit portion and the pixel portion of the array substrate; 상기 게이트전극과 게이트배선을 포함한 전체 기판상에 게이트절연막과 비정질실리콘으로 이루어진 반도체층과 함께 불순물 비정질실리콘으로 구성된 오믹콘택층을 차례로 형성하는 단계;Sequentially forming an ohmic contact layer made of impurity amorphous silicon together with a semiconductor layer made of amorphous silicon and a gate insulating film on the entire substrate including the gate electrode and the gate wiring; 상기 오믹콘택층과 반도체층을 선택적으로 식각하여 상기 게이트배선상측의 게이트절연막상에 반도체층패턴과 오믹콘택층패턴을 형성하는 단계;Selectively etching the ohmic contact layer and the semiconductor layer to form a semiconductor layer pattern and an ohmic contact layer pattern on the gate insulating layer on the gate wiring; 상기 오믹콘택층패턴을 선택적으로 제거하여 상기 반도체층패턴에 채널부를 정의하는 단계;Selectively removing the ohmic contact layer pattern to define a channel part in the semiconductor layer pattern; 상기 구동드라이버 회로부에 위치하는 반도체층패턴과 오믹콘택층패턴을 결정화시키는 단계;Crystallizing a semiconductor layer pattern and an ohmic contact layer pattern positioned in the driver driver circuit unit; 상기 구동드라이버 회로부의 결정화된 오믹콘택층과 상기 화소부의 오믹콘택층패턴을 포함한 기판 전면에 도전물질을 형성하고 이를 선택적으로 제거하여 소오스 및 드레인전극을 형성하는 단계;Forming a source and a drain electrode by forming a conductive material on the entire surface of the substrate including the crystallized ohmic contact layer of the driving driver circuit part and the ohmic contact layer pattern of the pixel part and selectively removing the conductive material; 상기 전체 기판상에 보호막을 형성하고 이를 선택적으로 제거하여 상기 구동드라이버 회로부 및 화소부에 형성된 드레인전극을 노출시키는 콘택홀을 형성하는 단계; 및Forming a protective film on the entire substrate and selectively removing the protective film to form a contact hole exposing a drain electrode formed in the driver driver circuit part and the pixel part; And 상기 보호막 상에 상기 콘택홀을 통해 상기 드레인전극과 연결하는 화소전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 하는 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 제조방법. And forming a pixel electrode connected to the drain electrode through the contact hole on the passivation layer. 제 4 항에 있어서, 상기 오믹콘택층과 반도체층은 회절노광마스크를 이용하여 패터닝하는 것을 특징으로하는 부분 결정화된 박막트랜지스터를 구비한 액정표 시장치 제조방법. 5. The method according to claim 4, wherein the ohmic contact layer and the semiconductor layer are patterned by using a diffraction exposure mask. 제 4 항에 있어서, 상기 채널부에 해당하는 상기 오믹콘택층패턴을 선택적으로 제거하는 단계는 감광막(PR) 에싱공정에 의해 이루어지는 것을 특징으로 하는 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 제조방법. The method of claim 4, wherein the removing of the ohmic contact layer pattern corresponding to the channel part is performed by a photoresist (PR) ashing process. . 제 4 항에 있어서, 상기 구동드라이버 회로부에 위치하는 반도체층패턴과 오믹콘택층패턴을 결정화시키는 단계는 레이저 결정화 공정에 의해 이루어지는 것을 특징으로하는 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 제조방법. The method of claim 4, wherein crystallizing the semiconductor layer pattern and the ohmic contact layer pattern positioned in the driver driver circuit is performed by a laser crystallization process. 제 4 항에 있어서, 상기 어레이기판과 합착되는 칼라기판상에 블랙매트릭스와 칼라필터 및 공통전극을 형성하는 단계와, 상기 어레이기판과 상기 칼라필터기판사이에 액정층을 충진하는 단계를 더 포함하여 구성하는 것을 특징으로하는 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 제조방법.The method of claim 4, further comprising: forming a black matrix, a color filter, and a common electrode on the color substrate bonded to the array substrate, and filling a liquid crystal layer between the array substrate and the color filter substrate. A liquid crystal display device having a partially crystallized thin film transistor, characterized in that the configuration. 제 4 항에 있어서, 상기 구동드라이버 회로부에 위치하는 반도체층패턴과 오믹콘택층패턴의 결정화 단계시에 상기 오믹층패턴내의 불순물 전자가 상기 반도체층패턴 내로 확산하는 것을 특징으로 하는 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 제조방법.5. The partially crystallized thin film transistor according to claim 4, wherein impurity electrons in the ohmic layer pattern diffuse into the semiconductor layer pattern during the crystallization of the semiconductor layer pattern and the ohmic contact layer pattern positioned in the driver driver circuit. Liquid crystal display device manufacturing method comprising a. 제 9 항에 있어서, 상기 오믹층패턴내의 불순물전자가 확산된 반도체층패턴 부분은 소오스전극 및 드레인전극으로 이용하는 것을 것을 특징으로하는 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 제조방법.The method of claim 9, wherein the semiconductor layer pattern portion in which the impurity electrons are diffused in the ohmic layer pattern is used as a source electrode and a drain electrode. 제 9 항에 있어서, 상기 결정화단계시에 상기 반도체층패턴의 채널부는 순수한 폴리실리콘화하는 것을 특징으로하는 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 제조방법.10. The method of claim 9, wherein, in the crystallization step, the channel portion of the semiconductor layer pattern is pure polysilicon.
KR1020040069319A 2004-08-31 2004-08-31 Liquid crystal display device having a partially crystallized thin film transistor and manufacturing method thereof KR101048983B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040069319A KR101048983B1 (en) 2004-08-31 2004-08-31 Liquid crystal display device having a partially crystallized thin film transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040069319A KR101048983B1 (en) 2004-08-31 2004-08-31 Liquid crystal display device having a partially crystallized thin film transistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20060020475A KR20060020475A (en) 2006-03-06
KR101048983B1 true KR101048983B1 (en) 2011-07-12

Family

ID=37127621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040069319A KR101048983B1 (en) 2004-08-31 2004-08-31 Liquid crystal display device having a partially crystallized thin film transistor and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101048983B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124266A (en) * 2006-11-13 2008-05-29 Hitachi Displays Ltd Display device and its manufacturing method
KR101383705B1 (en) 2007-12-18 2014-04-10 삼성디스플레이 주식회사 Thin film transistor, display device and method for manufacturing the same
KR101447998B1 (en) * 2013-11-22 2014-10-14 삼성디스플레이 주식회사 Method for manufacturing display device
CN110660824A (en) * 2018-06-29 2020-01-07 启耀光电股份有限公司 Electronic device and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243970A (en) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd Thin film transistor, manufacture thereof, liquid crystal display device using the same and manufacture thereof
KR20020091898A (en) * 2001-06-01 2002-12-11 엘지.필립스 엘시디 주식회사 A method for manufacturing of Thin Film Transistor using a driving circuit for one body Liquid Crystal Display Device
KR20020095093A (en) * 2001-06-08 2002-12-20 산요 덴키 가부시키가이샤 Integrated circuit chip and display device using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243970A (en) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd Thin film transistor, manufacture thereof, liquid crystal display device using the same and manufacture thereof
KR20020091898A (en) * 2001-06-01 2002-12-11 엘지.필립스 엘시디 주식회사 A method for manufacturing of Thin Film Transistor using a driving circuit for one body Liquid Crystal Display Device
KR20020095093A (en) * 2001-06-08 2002-12-20 산요 덴키 가부시키가이샤 Integrated circuit chip and display device using the same

Also Published As

Publication number Publication date
KR20060020475A (en) 2006-03-06

Similar Documents

Publication Publication Date Title
JP4477603B2 (en) Liquid crystal display device and manufacturing method thereof
US7009202B2 (en) Thin film transistor array panel having a means for visual inspection
US8373836B2 (en) Gate driver-on-array and method of making the same
JP2004341550A (en) Liquid crystal display device and method of manufacturing liquid crystal display device
EP1662300A1 (en) Active matrix display device and method for manufacturing the same
US10761390B2 (en) Liquid crystal display device and method for fabricating the same
KR20080028042A (en) Thin film transistor and manufacturing including the same
KR100940987B1 (en) Liquid crystal display device
KR101048983B1 (en) Liquid crystal display device having a partially crystallized thin film transistor and manufacturing method thereof
KR100831300B1 (en) Liquid crystal panel of line on glass type and method of fabricating the same
KR101105925B1 (en) Liquid crystal display device and method of fabricating the same
KR100843955B1 (en) Liquid crystal panel of line on glass type and method of fabricating the same
KR100843478B1 (en) Liquid crystal panel of line on glass type and method of fabricating the same
JP4465126B2 (en) Liquid crystal display device and manufacturing method thereof
KR101032439B1 (en) Thin Film Transistor Array Substrate And Fabricating Method Thereof
KR100634828B1 (en) Method of Fabricating Liquid Crystal Display Device
KR100909423B1 (en) Liquid crystal display panel and manufacturing method thereof, liquid crystal display device having same
KR20040062130A (en) Liquid crystal display panel and fabricating method thereof
JP2001330854A (en) Liquid crystal display device
KR100192886B1 (en) Fabrication method of liquid crystal display device
KR100336897B1 (en) Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device
KR101028996B1 (en) Array substrate for liquid crystal display device by separately driving and method of fabricating the same
KR100647770B1 (en) Method of Fabricating Liquid Crystal Display Device
KR20090025643A (en) Liquid crystal display device and method for fabricating the same
KR20060017161A (en) Line on glass type liquid crystal display device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 9