JP2002238255A - 擬似共振ｉｃ電源回路 - Google Patents
擬似共振ｉｃ電源回路Info
- Publication number
- JP2002238255A JP2002238255A JP2001035365A JP2001035365A JP2002238255A JP 2002238255 A JP2002238255 A JP 2002238255A JP 2001035365 A JP2001035365 A JP 2001035365A JP 2001035365 A JP2001035365 A JP 2001035365A JP 2002238255 A JP2002238255 A JP 2002238255A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- oscillation
- voltage
- width modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】ＭＯＳＦＥＴをオン・オフさせる発振変調回路
が安定して反転・非反転するようにする。 【解決手段】本発明は発振信号に基づいて発生されたパ
ルス信号にてパルス幅変調回路３１をセットし、負荷電
圧に応じて発振レベル比較回路２９からの信号のレベル
が変化することによりパルス幅変調回路３１を反転し、
ＭＯＳＦＥＴ１０をオン・オフし、一次巻線に電圧を加
えられる電圧を制御し、前記発振レベル比較回路２９か
らの信号をノア回路３４に加え、発振幅変調回路３１に
ＲＳＥＴ信号が加わっているときに、パルス信号が前記
ＳＥＴ端子に加わるのを阻止する。
が安定して反転・非反転するようにする。 【解決手段】本発明は発振信号に基づいて発生されたパ
ルス信号にてパルス幅変調回路３１をセットし、負荷電
圧に応じて発振レベル比較回路２９からの信号のレベル
が変化することによりパルス幅変調回路３１を反転し、
ＭＯＳＦＥＴ１０をオン・オフし、一次巻線に電圧を加
えられる電圧を制御し、前記発振レベル比較回路２９か
らの信号をノア回路３４に加え、発振幅変調回路３１に
ＲＳＥＴ信号が加わっているときに、パルス信号が前記
ＳＥＴ端子に加わるのを阻止する。
Description
【０００１】
【発明の属する技術分野】本発明は、動作を確実にした
スイッチング電源に用いられる擬似共振ＩＣ電源回路に
関する。
スイッチング電源に用いられる擬似共振ＩＣ電源回路に
関する。
【０００２】
【従来の技術】最近、テレビジョンあるいは音響機器等
の電子機器にはスイッチング電源として擬似共振ＩＣ電
源回路が使用される。
の電子機器にはスイッチング電源として擬似共振ＩＣ電
源回路が使用される。
【０００３】図４は従来の擬似共振ＩＣ電源回路の集積
回路部分のブロック図である。前記集積回路のパッケー
ジには端子１、端子２、端子３、端子４及び端子５を有
する。前記端子４と端子５間にはパワーＭＯＳＦＥＴ１
０のソース電極・ドレイン電極が接続されている。また
パワーＭＯＳＦＥＴ１０のドレイン電極にはセンサーＭ
ＯＳＦＥＴ１１のドレイン電極が接続されている。
回路部分のブロック図である。前記集積回路のパッケー
ジには端子１、端子２、端子３、端子４及び端子５を有
する。前記端子４と端子５間にはパワーＭＯＳＦＥＴ１
０のソース電極・ドレイン電極が接続されている。また
パワーＭＯＳＦＥＴ１０のドレイン電極にはセンサーＭ
ＯＳＦＥＴ１１のドレイン電極が接続されている。
【０００４】発振回路２２は鋸歯状波信号を発振し、そ
の発振された鋸歯状波信号は発振エッジ回路２３でパル
ス信号に変換され、ラッチ回路２４に加わる。基準電圧
発生回路２５は端子１に加えられた電源電圧Ｖｃｃから
基準電圧Ｖｒｅｆを発生する。低電圧検出回路２６は電
源電圧Ｖｃｃが前記基準電圧Ｖｒｅｆと所定電圧とを比
較し、電源電圧Ｖｃｃ所定電圧以下の場合は停止信号を
発生し、電源電圧Ｖｃｃが所定電圧以上になると停止解
除信号を発生し、前記発振回路２２を動作させる。
の発振された鋸歯状波信号は発振エッジ回路２３でパル
ス信号に変換され、ラッチ回路２４に加わる。基準電圧
発生回路２５は端子１に加えられた電源電圧Ｖｃｃから
基準電圧Ｖｒｅｆを発生する。低電圧検出回路２６は電
源電圧Ｖｃｃが前記基準電圧Ｖｒｅｆと所定電圧とを比
較し、電源電圧Ｖｃｃ所定電圧以下の場合は停止信号を
発生し、電源電圧Ｖｃｃが所定電圧以上になると停止解
除信号を発生し、前記発振回路２２を動作させる。
【０００５】高電圧検出回路２７は逆に前記電源電圧Ｖ
ｃｃが決められた電圧より高い場合を検出し、停止信号
をラッチ回路２４に加えてラッチする。異常加熱検出回
路２８はチップが異常な温度上昇を検出するもので、チ
ップが異常な温度まで上昇すると停止信号をラッチ回路
２４に加えてラッチする。
ｃｃが決められた電圧より高い場合を検出し、停止信号
をラッチ回路２４に加えてラッチする。異常加熱検出回
路２８はチップが異常な温度上昇を検出するもので、チ
ップが異常な温度まで上昇すると停止信号をラッチ回路
２４に加えてラッチする。
【０００６】発振レベル比較回路２９は前記基準電圧発
生回路２５からの基準電圧Ｖｒｅｆと前記センサーＭＯ
ＳＦＥＴ１１からの検出され抵抗３０を介して加えられ
る電圧及び後述する負荷電圧に応じて変化する電圧が重
畳された検出電圧とを比較する。パルス幅変調回路３１
はＲＳ−フリップフロップよりなり、ＳＥＴ端子には前
記ラッチ回路２４からの信号がインバータ３３を介して
加えられ、ＲＳＥＴ端子には発振レベル比較回路２９か
らの信号が加えられる。前記パルス幅変調回路３１のＱ
バー端子よりの信号はドライバー３６を介して前記パワ
ーＭＯＳＦＥＴ１０とセンサーＭＯＳＦＥＴ１１のゲー
トに加えられる。
生回路２５からの基準電圧Ｖｒｅｆと前記センサーＭＯ
ＳＦＥＴ１１からの検出され抵抗３０を介して加えられ
る電圧及び後述する負荷電圧に応じて変化する電圧が重
畳された検出電圧とを比較する。パルス幅変調回路３１
はＲＳ−フリップフロップよりなり、ＳＥＴ端子には前
記ラッチ回路２４からの信号がインバータ３３を介して
加えられ、ＲＳＥＴ端子には発振レベル比較回路２９か
らの信号が加えられる。前記パルス幅変調回路３１のＱ
バー端子よりの信号はドライバー３６を介して前記パワ
ーＭＯＳＦＥＴ１０とセンサーＭＯＳＦＥＴ１１のゲー
トに加えられる。
【０００７】端子１に電源電圧Ｖｃｃが加えられると基
準電圧発生回路２５より基準電圧Ｖｒｅｆを発生する。
前記電源電圧Ｖｃｃが設定電圧以上になると低電圧検出
回路２６からの停止解除信号が発振回路２２に加わる。
またこのときエッジ回路３７からの信号も前記発振回路
２２に加わり発振を開始して鋸波状波信号を発生する。
準電圧発生回路２５より基準電圧Ｖｒｅｆを発生する。
前記電源電圧Ｖｃｃが設定電圧以上になると低電圧検出
回路２６からの停止解除信号が発振回路２２に加わる。
またこのときエッジ回路３７からの信号も前記発振回路
２２に加わり発振を開始して鋸波状波信号を発生する。
【０００８】前記鋸歯状波信号は発振エッジ回路２３に
加わり、パルス信号に変換されラッチ回路２４に加わ
る。このとき高電圧検出回路２７からは停止信号が検出
されないので、前記パルス信号はラッチ回路２４を介し
てパルス幅変調回路３１のＳＥＴ端子に加わる。
加わり、パルス信号に変換されラッチ回路２４に加わ
る。このとき高電圧検出回路２７からは停止信号が検出
されないので、前記パルス信号はラッチ回路２４を介し
てパルス幅変調回路３１のＳＥＴ端子に加わる。
【０００９】図５に示すように、パルス幅変調回路３１
のＳＥＴ端子にパルス信号が加わると、前記パルス幅変
調回路３１のＱバー端子の信号はローレベルとなる。こ
のときドライバー３６には低電圧検出回路２６の停止信
号が加えられているので、前記ドライバー回路３６は動
作状態となっており、パルス幅変調回路３１のＱバー端
子のローレベル信号はドライバー回路３６で反転された
ハイレベルの信号をパワーＭＯＳＦＥＴ１０及びセンサ
ーＭＯＳＦＥＴ１１のそれぞれのゲートに加わる。
のＳＥＴ端子にパルス信号が加わると、前記パルス幅変
調回路３１のＱバー端子の信号はローレベルとなる。こ
のときドライバー３６には低電圧検出回路２６の停止信
号が加えられているので、前記ドライバー回路３６は動
作状態となっており、パルス幅変調回路３１のＱバー端
子のローレベル信号はドライバー回路３６で反転された
ハイレベルの信号をパワーＭＯＳＦＥＴ１０及びセンサ
ーＭＯＳＦＥＴ１１のそれぞれのゲートに加わる。
【００１０】前記パワーＭＯＳＦＥＴ１０及びセンサー
ＭＯＳＦＥＴ１１のゲートに前記パルス幅変調回路３１
のＱバー端子のローレベル信号をドライバー回路３６で
反転しハイレベルにされた信号が加わると、これらパワ
ーＭＯＳＦＥＴ１０及びセンサーＭＯＳＦＥＴ１１をオ
ンされる。するとパワーＭＯＳＦＥＴ１０のドレイン電
極・ソース電極を介して機器にあるトランスの一次巻線
に商業電源から整流された電流が流れる。
ＭＯＳＦＥＴ１１のゲートに前記パルス幅変調回路３１
のＱバー端子のローレベル信号をドライバー回路３６で
反転しハイレベルにされた信号が加わると、これらパワ
ーＭＯＳＦＥＴ１０及びセンサーＭＯＳＦＥＴ１１をオ
ンされる。するとパワーＭＯＳＦＥＴ１０のドレイン電
極・ソース電極を介して機器にあるトランスの一次巻線
に商業電源から整流された電流が流れる。
【００１１】前記トランスの一次巻線に流れる電流に応
じてトランスの二次巻線に電流が所定の負荷電圧が得ら
れる。負荷電圧が所定の電圧以下のときは発振回路２２
より発振され発振エッジ回路２３で変換されたパルス信
号が前述したようにパルス幅変調回路３１のＳＥＴ端子
に供給し続けるので、パルス幅変調回路３１のＱバー端
子の信号はローレベルのままである。
じてトランスの二次巻線に電流が所定の負荷電圧が得ら
れる。負荷電圧が所定の電圧以下のときは発振回路２２
より発振され発振エッジ回路２３で変換されたパルス信
号が前述したようにパルス幅変調回路３１のＳＥＴ端子
に供給し続けるので、パルス幅変調回路３１のＱバー端
子の信号はローレベルのままである。
【００１２】しかし発振レベル比較回路２９に加えられ
る前記センサーＭＯＳＦＥＴ１１から検出され抵抗３０
を介して加えられる電圧及び負荷電圧に応じて変化する
電圧が重畳された検出電圧が前記基準電圧発生回路２５
からの基準電圧Ｖｒｅｆより僅かでも大きくなると、前
記発振レベル比較回路２９から発生される信号がハイレ
ベルとなり、パルス幅変調回路３１のＲＳＥＴ端子にリ
セット信号を加え、前記パルス幅変調回路３１のＱバー
端子の信号をハイレベルに反転する。
る前記センサーＭＯＳＦＥＴ１１から検出され抵抗３０
を介して加えられる電圧及び負荷電圧に応じて変化する
電圧が重畳された検出電圧が前記基準電圧発生回路２５
からの基準電圧Ｖｒｅｆより僅かでも大きくなると、前
記発振レベル比較回路２９から発生される信号がハイレ
ベルとなり、パルス幅変調回路３１のＲＳＥＴ端子にリ
セット信号を加え、前記パルス幅変調回路３１のＱバー
端子の信号をハイレベルに反転する。
【００１３】従ってドライバー回路３６を介してパワー
ＭＯＳＦＥＴ１０のゲートに加わる信号がローレベルと
なるので、前記パワーＭＯＳＦＥＴ１０はオフされの
で、機器にあるトランスの一次巻線に商業電源から加わ
る電流が遮断される。
ＭＯＳＦＥＴ１０のゲートに加わる信号がローレベルと
なるので、前記パワーＭＯＳＦＥＴ１０はオフされの
で、機器にあるトランスの一次巻線に商業電源から加わ
る電流が遮断される。
【００１４】前記トランスの一次巻線に電流が流れず、
負荷電圧が低下すると再び発振レベル比較回路２９に加
えられる前記センサーＭＯＳＦＥＴ１１から検出され抵
抗３０を介して加えられる電圧及び負荷に応じて変化す
る電圧が重畳された検出電圧が前記基準電圧発生回路２
５からの基準電圧Ｖｒｅｆより小さくなると、前記発振
レベル比較回路２９から発生される信号がローレベルと
なり、パルス幅変調回路３１のＲＳＥＴ端子にリセット
信号が加わらない。
負荷電圧が低下すると再び発振レベル比較回路２９に加
えられる前記センサーＭＯＳＦＥＴ１１から検出され抵
抗３０を介して加えられる電圧及び負荷に応じて変化す
る電圧が重畳された検出電圧が前記基準電圧発生回路２
５からの基準電圧Ｖｒｅｆより小さくなると、前記発振
レベル比較回路２９から発生される信号がローレベルと
なり、パルス幅変調回路３１のＲＳＥＴ端子にリセット
信号が加わらない。
【００１５】このときにも発振回路２２は発振し続けて
いるので、前記発振エッジ回路２３からパルス幅変調回
路３１のＳＥＴ端子にパルス信号が加わり、前記パルス
幅変調回路３１のＱバー端子の信号は再びローレベルと
なる。前記パルス幅変調回路３１のＱバー端子のローレ
ベル信号はパワーＭＯＳＦＥＴ１０及びセンサーＭＯＳ
ＦＥＴ１１のそれぞれのゲートに加わり、これらパワー
ＭＯＳＦＥＴ１０及びセンサーＭＯＳＦＥＴ１１をオン
する。
いるので、前記発振エッジ回路２３からパルス幅変調回
路３１のＳＥＴ端子にパルス信号が加わり、前記パルス
幅変調回路３１のＱバー端子の信号は再びローレベルと
なる。前記パルス幅変調回路３１のＱバー端子のローレ
ベル信号はパワーＭＯＳＦＥＴ１０及びセンサーＭＯＳ
ＦＥＴ１１のそれぞれのゲートに加わり、これらパワー
ＭＯＳＦＥＴ１０及びセンサーＭＯＳＦＥＴ１１をオン
する。
【００１６】そのためパワーＭＯＳＦＥＴ１０のドレイ
ン電極・ソース電極を介して機器にあるトランスの一次
巻線に商業電源から整流された電流が流れる。前記トラ
ンスの一次巻線に流れる電流に応じてトランスの二次巻
線に電流が流れ所定の負荷電圧が得られる。
ン電極・ソース電極を介して機器にあるトランスの一次
巻線に商業電源から整流された電流が流れる。前記トラ
ンスの一次巻線に流れる電流に応じてトランスの二次巻
線に電流が流れ所定の負荷電圧が得られる。
【００１７】
【発明が解決しようとする課題】前述したように、発振
回路からの発振信号に基づいて発生されるパルス信号に
てパルス幅変調回路をセットし、発振レベル比較回路か
らの信号にてパルス幅変調回路を反転し、前記パルス幅
変換回路のＱバー端子に生じる信号で前記ＭＯＳＦＥＴ
をオン・オフし、一次巻線に電圧を加えられる電圧を制
御し、二次巻線から取り出される出力電圧を調整し、所
定の負荷電圧を得ている。
回路からの発振信号に基づいて発生されるパルス信号に
てパルス幅変調回路をセットし、発振レベル比較回路か
らの信号にてパルス幅変調回路を反転し、前記パルス幅
変換回路のＱバー端子に生じる信号で前記ＭＯＳＦＥＴ
をオン・オフし、一次巻線に電圧を加えられる電圧を制
御し、二次巻線から取り出される出力電圧を調整し、所
定の負荷電圧を得ている。
【００１８】しかし前記図５に示すように、発振レベル
比較回路からのリセット信号にてパルス幅変調回路を反
転しているときにも、発振回路は発振し続けるため前記
パルスがパルス幅変調回路のＳＥＴ端子に加わるため、
その度パルス幅変調回路はセットし、Ｑバー端子は一時
的にローレベルにされ、ＭＯＳＦＥＴをオンし動作を不
安定にする。
比較回路からのリセット信号にてパルス幅変調回路を反
転しているときにも、発振回路は発振し続けるため前記
パルスがパルス幅変調回路のＳＥＴ端子に加わるため、
その度パルス幅変調回路はセットし、Ｑバー端子は一時
的にローレベルにされ、ＭＯＳＦＥＴをオンし動作を不
安定にする。
【００１９】
【課題を解決するための手段】本発明は商業電源を整流
平滑した電圧が加えら且つＭＯＳＦＥＴのドレイン電極
・ソース電極が接続された一次巻線と出力電圧を取り出
す二次巻線及びバイアス巻線よりなるトランスと、前記
バイアス巻線に得られる電源電圧に基づいて基準電圧を
発生する基準電圧発生回路と、発振回路からの発振信号
よりパルス信号を発生する発振エッジ回路と、前記負荷
電圧の変化に応じて発生する信号のレベルを変化する発
振レベル比較回路と、前記発振エッジ回路よりの信号と
発振レベル比較回路からの信号がノア回路を介して加え
られるＳＥＴ端子と発振レベル比較回路からの信号が加
えられるＲＳＥＴ端子とを有するパルス幅変調回路とよ
りなり、前記パルス信号にてパルス幅変調回路をセット
し、発振レベル比較回路からのリセット信号にてパルス
幅変調回路を反転し、前記パルス幅変換回路のＱバー端
子に生じる信号で前記ＭＯＳＦＥＴをオン・オフし、一
次巻線に電圧を加えられる電圧を制御し、二次巻線から
取り出される出力電圧を調整し、前記発振レベル比較回
路からの信号をノア回路に加え、発振幅変調回路のＲＳ
ＥＴ端子にリセット信号が加わっているときに、パルス
信号が前記ＭＯＳＦＥＴのＳＥＴ端子に加わるのを阻止
する擬似共振ＩＣ電源回路を提供するものである。
平滑した電圧が加えら且つＭＯＳＦＥＴのドレイン電極
・ソース電極が接続された一次巻線と出力電圧を取り出
す二次巻線及びバイアス巻線よりなるトランスと、前記
バイアス巻線に得られる電源電圧に基づいて基準電圧を
発生する基準電圧発生回路と、発振回路からの発振信号
よりパルス信号を発生する発振エッジ回路と、前記負荷
電圧の変化に応じて発生する信号のレベルを変化する発
振レベル比較回路と、前記発振エッジ回路よりの信号と
発振レベル比較回路からの信号がノア回路を介して加え
られるＳＥＴ端子と発振レベル比較回路からの信号が加
えられるＲＳＥＴ端子とを有するパルス幅変調回路とよ
りなり、前記パルス信号にてパルス幅変調回路をセット
し、発振レベル比較回路からのリセット信号にてパルス
幅変調回路を反転し、前記パルス幅変換回路のＱバー端
子に生じる信号で前記ＭＯＳＦＥＴをオン・オフし、一
次巻線に電圧を加えられる電圧を制御し、二次巻線から
取り出される出力電圧を調整し、前記発振レベル比較回
路からの信号をノア回路に加え、発振幅変調回路のＲＳ
ＥＴ端子にリセット信号が加わっているときに、パルス
信号が前記ＭＯＳＦＥＴのＳＥＴ端子に加わるのを阻止
する擬似共振ＩＣ電源回路を提供するものである。
【００２０】
【発明の実施の形態】本発明を図１から図３に従い説明
する。従来と同じ回路部分は同じ番号を付す。
する。従来と同じ回路部分は同じ番号を付す。
【００２１】図１は本発明の擬似共振ＩＣ電源回路にお
ける集積回路部分のブロック図である。前記集積回路の
パッケージＰには端子１、端子２、端子３、端子４及び
端子５を有する。前記端子４と端子５間にはパワーＭＯ
ＳＦＥＴ１０のソース電極。ドレイン電極が接続されて
いる。またパワーＭＯＳＦＥＴ１０のドレイン電極には
センサーＭＯＳＦＥＴ１１のドレイン電極が接続されて
いる。
ける集積回路部分のブロック図である。前記集積回路の
パッケージＰには端子１、端子２、端子３、端子４及び
端子５を有する。前記端子４と端子５間にはパワーＭＯ
ＳＦＥＴ１０のソース電極。ドレイン電極が接続されて
いる。またパワーＭＯＳＦＥＴ１０のドレイン電極には
センサーＭＯＳＦＥＴ１１のドレイン電極が接続されて
いる。
【００２２】発振回路２２は鋸歯状波信号を発振し、そ
の発振された鋸歯状波信号は発振エッジ回路２３でパル
ス信号に変換され、ラッチ回路２４に加わる。基準電圧
発生回路２５は端子１に加えられた電源電圧Ｖｃｃから
基準電圧Ｖｒｅｆを発生する。前記電源電圧Ｖｃｃが所
定電圧より以上になると低電圧検出回路２６から停止解
除信号を発生し前記発振回路２２に電圧が加えられ、該
発振回路２２を動作させる。高電圧検出回路２７は逆に
前記電源電圧Ｖｃｃが決められた電圧より高い場合を検
出し、停止信号をラッチ回路２４に加えラッチする。異
常過熱検出回路２８はチップが異常な温度上昇を検出す
るもので、チップが異常な温度まで上昇すると、停止信
号をラッチ回路２４に加えラッチする。
の発振された鋸歯状波信号は発振エッジ回路２３でパル
ス信号に変換され、ラッチ回路２４に加わる。基準電圧
発生回路２５は端子１に加えられた電源電圧Ｖｃｃから
基準電圧Ｖｒｅｆを発生する。前記電源電圧Ｖｃｃが所
定電圧より以上になると低電圧検出回路２６から停止解
除信号を発生し前記発振回路２２に電圧が加えられ、該
発振回路２２を動作させる。高電圧検出回路２７は逆に
前記電源電圧Ｖｃｃが決められた電圧より高い場合を検
出し、停止信号をラッチ回路２４に加えラッチする。異
常過熱検出回路２８はチップが異常な温度上昇を検出す
るもので、チップが異常な温度まで上昇すると、停止信
号をラッチ回路２４に加えラッチする。
【００２３】発振レベル比較回路２９は前記基準電圧発
生回路２５からの基準電圧Ｖｒｅｆと前記センサーＭＯ
ＳＦＥＴ１１から検出され抵抗３０を介して加えられた
電圧及び後述する負荷電圧に応じて変化する電圧が重畳
された検出電圧とを比較し、基準電圧が大きいときには
発生される信号はローレベルである。しかし前記負荷電
圧等に応じて供給される電圧が基準電圧より大きくなる
と前記発振レベル比較回路２９からハイレベルの信号を
発生する。
生回路２５からの基準電圧Ｖｒｅｆと前記センサーＭＯ
ＳＦＥＴ１１から検出され抵抗３０を介して加えられた
電圧及び後述する負荷電圧に応じて変化する電圧が重畳
された検出電圧とを比較し、基準電圧が大きいときには
発生される信号はローレベルである。しかし前記負荷電
圧等に応じて供給される電圧が基準電圧より大きくなる
と前記発振レベル比較回路２９からハイレベルの信号を
発生する。
【００２４】パルス幅変調回路３１はＲＳ−フリップフ
ロップよりなり、ＳＥＴ端子には前記ラッチ回路２４を
通過したパルス信号と発振レベル比較回路２９からの信
号がノア回路３４介して加えられる。又ＲＳＥＴ端子に
は発振レベル比較回路２９からの信号が加えられる。前
記パルス幅変調回路３１のＱバー端子よりの信号はドラ
イバー３６を介して前記パワーＭＯＳＦＥＴ１０とセン
サーＭＯＳＦＥＴ１１のゲートに加えられる。
ロップよりなり、ＳＥＴ端子には前記ラッチ回路２４を
通過したパルス信号と発振レベル比較回路２９からの信
号がノア回路３４介して加えられる。又ＲＳＥＴ端子に
は発振レベル比較回路２９からの信号が加えられる。前
記パルス幅変調回路３１のＱバー端子よりの信号はドラ
イバー３６を介して前記パワーＭＯＳＦＥＴ１０とセン
サーＭＯＳＦＥＴ１１のゲートに加えられる。
【００２５】図２は前記集積回路を用いた擬似共振ＩＣ
電源回路の回路図である。全波整流回路４１にはチョー
クコイル４０を介して端子Ｘと端子Ｙの商業電源Ｖｉｎ
が加えられる。トランス４２一次巻線と出力電圧を取り
出す二次巻線及びバイアス巻線よりなる。前記一次巻線
４３の一端に前記全波整流回路４１の端子Ｓに接続さ
れ、他端がパッケージＰの端子５に接続され、ＭＯＳＦ
ＥＴのドレイン・ソース電極を介して前記全波整流回路
４１の端子Ｔに接続されている。
電源回路の回路図である。全波整流回路４１にはチョー
クコイル４０を介して端子Ｘと端子Ｙの商業電源Ｖｉｎ
が加えられる。トランス４２一次巻線と出力電圧を取り
出す二次巻線及びバイアス巻線よりなる。前記一次巻線
４３の一端に前記全波整流回路４１の端子Ｓに接続さ
れ、他端がパッケージＰの端子５に接続され、ＭＯＳＦ
ＥＴのドレイン・ソース電極を介して前記全波整流回路
４１の端子Ｔに接続されている。
【００２６】平滑回路４６は前記全波整流回路４１で整
流された直流電圧を平滑する。前記整流し平滑された直
流電圧は起動抵抗４７を介してパッケージＰの端子１に
加えられ集積回路の電源電圧Ｖｃｃとなる。又バイアス
巻線４４の一端はダイオード４８を介して前記端子１に
接続される。
流された直流電圧を平滑する。前記整流し平滑された直
流電圧は起動抵抗４７を介してパッケージＰの端子１に
加えられ集積回路の電源電圧Ｖｃｃとなる。又バイアス
巻線４４の一端はダイオード４８を介して前記端子１に
接続される。
【００２７】トランス４２の二次巻線４５にはダイオー
ド５０及びコンデンサ５１が接続されている。フォトカ
プラ５２は発光ダイオード５３とフォトトランジスタ５
４とよりなり、フォトトランジスタ５４の一端はパッケ
ージＰの端子３に接続されている。
ド５０及びコンデンサ５１が接続されている。フォトカ
プラ５２は発光ダイオード５３とフォトトランジスタ５
４とよりなり、フォトトランジスタ５４の一端はパッケ
ージＰの端子３に接続されている。
【００２８】トランジスタ５５は端子Ｍと端子Ｎから取
り出される負荷電圧の変化を検出するもので、ベースに
分割抵抗５６、５７が接続され、エミッタにツエーナー
ダイオード５８が接続されている。
り出される負荷電圧の変化を検出するもので、ベースに
分割抵抗５６、５７が接続され、エミッタにツエーナー
ダイオード５８が接続されている。
【００２９】次に動作を説明する。今端子Ｘと端子Ｙ間
に加えられた商業電源は全波整流回路４１で整流され、
平滑回路４６で平滑された後起動抵抗４７を介してパッ
ケージＰの端子１に電源電圧Ｖｃｃとして加えられる。
に加えられた商業電源は全波整流回路４１で整流され、
平滑回路４６で平滑された後起動抵抗４７を介してパッ
ケージＰの端子１に電源電圧Ｖｃｃとして加えられる。
【００３０】前記端子１に電源電圧Ｖｃｃが加えられる
と基準電圧発生回路２５より基準電圧Ｖｒｅｆを発生す
る。このとき電源電圧Ｖｃｃが低いときは低電圧検出回
路２６から停止信号が発生され、前記電源電圧Ｖｃｃが
設定電圧より高くなると停止解除信号を発生し発振回路
２２に加わる。またこのときエッジ回路３７からの信号
も前記発振回路２２に加わり発振を開始し、鋸波状波信
号を発生する。
と基準電圧発生回路２５より基準電圧Ｖｒｅｆを発生す
る。このとき電源電圧Ｖｃｃが低いときは低電圧検出回
路２６から停止信号が発生され、前記電源電圧Ｖｃｃが
設定電圧より高くなると停止解除信号を発生し発振回路
２２に加わる。またこのときエッジ回路３７からの信号
も前記発振回路２２に加わり発振を開始し、鋸波状波信
号を発生する。
【００３１】前記鋸歯状波信号は発振エッジ回路２３に
加わり、パルス信号に変換されラッチ回路２４に加わ
る。このとき高電圧検出回路２７からは停止信号が発生
されないので、前記パルス信号はラッチ回路２４を介し
てノア回路３４に加わる。前記ノア回路３４の他端子に
加わるパルス比較回路２９よりの信号はローレベルであ
るので、前記パルス信号はノア回路３４を通過しパルス
幅変調回路３１の端子Ｓに加わる。
加わり、パルス信号に変換されラッチ回路２４に加わ
る。このとき高電圧検出回路２７からは停止信号が発生
されないので、前記パルス信号はラッチ回路２４を介し
てノア回路３４に加わる。前記ノア回路３４の他端子に
加わるパルス比較回路２９よりの信号はローレベルであ
るので、前記パルス信号はノア回路３４を通過しパルス
幅変調回路３１の端子Ｓに加わる。
【００３２】図３に示すように、パルス幅変調回路３１
のＳＥＴ端子にパルス信号が加わると、前記パルス幅変
調回路３１のＱバー端子の信号はローレベルとなる。こ
のときドライバー３６には低電圧検出回路２６よりの停
止解除信号が加えられているので、前記ドライバー回路
３６は動作状態となっており、前記パルス幅変調回路３
１のＱバー端子のローレベル信号はパワーＭＯＳＦＥＴ
１０及びセンサーＭＯＳＦＥＴ１１のそれぞれのゲート
に加わる。
のＳＥＴ端子にパルス信号が加わると、前記パルス幅変
調回路３１のＱバー端子の信号はローレベルとなる。こ
のときドライバー３６には低電圧検出回路２６よりの停
止解除信号が加えられているので、前記ドライバー回路
３６は動作状態となっており、前記パルス幅変調回路３
１のＱバー端子のローレベル信号はパワーＭＯＳＦＥＴ
１０及びセンサーＭＯＳＦＥＴ１１のそれぞれのゲート
に加わる。
【００３３】前記パワーＭＯＳＦＥＴ１０及びセンサー
ＭＯＳＦＥＴ１１のゲートに前記パルス幅変調回路３１
のＱバー端子のローレベル信号が加わると、これらパワ
ーＭＯＳＦＥＴ１０及びセンサーＭＯＳＦＥＴ１１をオ
ンされる。するとパワーＭＯＳＦＥＴ１０のドレイン電
極・ソース電極を介してトランスの一次巻線に前記整流
され平滑された直流電圧が加わる。
ＭＯＳＦＥＴ１１のゲートに前記パルス幅変調回路３１
のＱバー端子のローレベル信号が加わると、これらパワ
ーＭＯＳＦＥＴ１０及びセンサーＭＯＳＦＥＴ１１をオ
ンされる。するとパワーＭＯＳＦＥＴ１０のドレイン電
極・ソース電極を介してトランスの一次巻線に前記整流
され平滑された直流電圧が加わる。
【００３４】前記トランスの一次巻線に加えられた直流
電圧に応じてトランスの二次巻線に所定の二次電圧が得
られる。得られた二次電圧はダイオード５０及びコンデ
ンサ５１で整流平滑され、端子Ｍと端子Ｎから取り出さ
れ負荷電圧として負荷に供給される。
電圧に応じてトランスの二次巻線に所定の二次電圧が得
られる。得られた二次電圧はダイオード５０及びコンデ
ンサ５１で整流平滑され、端子Ｍと端子Ｎから取り出さ
れ負荷電圧として負荷に供給される。
【００３５】前記負荷電圧が所定の電圧以下且つパワー
ＭＯＳＦＥＴ１０のドレイン電流値が基準値以下のとき
は発振回路２２より発振され発振エッジ回路２３で変換
されたパルス信号が前述したようにパルス幅変調回路３
１のＳＥＴ端子に供給し続けるので、パルス幅変調回路
３１のＱバー端子の信号はローレベルのままである。
ＭＯＳＦＥＴ１０のドレイン電流値が基準値以下のとき
は発振回路２２より発振され発振エッジ回路２３で変換
されたパルス信号が前述したようにパルス幅変調回路３
１のＳＥＴ端子に供給し続けるので、パルス幅変調回路
３１のＱバー端子の信号はローレベルのままである。
【００３６】前記端子Ｍ及び端子Ｎより取り出された負
荷電圧の変化は分割抵抗５６、５７で検出され、トラン
ジスタ５５のベース電圧を変化する。即ち負荷電圧が上
がるとトランジスタ５５のベース電圧は上昇し、トラン
ジスタ５５を介して発光ダイオード５３に流れる電流が
増加し発光も増加する。それによりフォトトランジスタ
５４の抵抗値が下がり、端子３に加わる電圧が大きくな
る。
荷電圧の変化は分割抵抗５６、５７で検出され、トラン
ジスタ５５のベース電圧を変化する。即ち負荷電圧が上
がるとトランジスタ５５のベース電圧は上昇し、トラン
ジスタ５５を介して発光ダイオード５３に流れる電流が
増加し発光も増加する。それによりフォトトランジスタ
５４の抵抗値が下がり、端子３に加わる電圧が大きくな
る。
【００３７】前記発振レベル比較回路２９に加えられる
負荷電圧に応じて電圧が前記基準電圧発生回路２５から
の基準電圧Ｖｒｅｆより僅かでも大きくなると、前記発
振レベル比較回路２９からハイレベルの信号を発生し、
パルス幅変調回路３１のＲＳＥＴ端子にリセット信号を
加え、前記パルス幅変調回路３１のＱバー端子の信号を
ハイレベルにする。
負荷電圧に応じて電圧が前記基準電圧発生回路２５から
の基準電圧Ｖｒｅｆより僅かでも大きくなると、前記発
振レベル比較回路２９からハイレベルの信号を発生し、
パルス幅変調回路３１のＲＳＥＴ端子にリセット信号を
加え、前記パルス幅変調回路３１のＱバー端子の信号を
ハイレベルにする。
【００３８】従ってドライバー回路３６を介してパワー
ＭＯＳＦＥＴ１０のゲートに加わる信号がローレベルと
なるので、前記パワーＭＯＳＦＥＴ１０はオフされの
で、機器にあるトランスの一次巻線に商業電源からの電
流が流れない。このとき発振回路２２は発振し続けパル
ス信号がラッチ回路２４に供給し続けるが、ノア回路３
４の発振レベル比較回路２９から加えられる信号がハイ
レベルであるため、前記パルス信号は阻止され、パルス
幅変調回路３１のＳＥＴ端子には加えられず、前記パル
ス幅変調回路３１が一時的にもセットされることがな
い。
ＭＯＳＦＥＴ１０のゲートに加わる信号がローレベルと
なるので、前記パワーＭＯＳＦＥＴ１０はオフされの
で、機器にあるトランスの一次巻線に商業電源からの電
流が流れない。このとき発振回路２２は発振し続けパル
ス信号がラッチ回路２４に供給し続けるが、ノア回路３
４の発振レベル比較回路２９から加えられる信号がハイ
レベルであるため、前記パルス信号は阻止され、パルス
幅変調回路３１のＳＥＴ端子には加えられず、前記パル
ス幅変調回路３１が一時的にもセットされることがな
い。
【００３９】前記トランスの一次巻線に電流が流れず、
負荷電圧が低下すると再び発振レベル比較回路２９に加
えられる電圧が前記基準電圧発生回路２５からの基準電
圧Ｖｒｅｆより小さくなると、前記発振レベル比較回路
２９から発生される信号がローレベルとなるため、パル
ス幅変調回路３１のＲＳＥＴ端子がローレベルとなる。
負荷電圧が低下すると再び発振レベル比較回路２９に加
えられる電圧が前記基準電圧発生回路２５からの基準電
圧Ｖｒｅｆより小さくなると、前記発振レベル比較回路
２９から発生される信号がローレベルとなるため、パル
ス幅変調回路３１のＲＳＥＴ端子がローレベルとなる。
【００４０】一方前記発振回路２２は発振を続けている
ので、前記発振エッジ回路２３からパルス幅変調回路３
１のＳＥＴ端子にパルス信号が加わり、前記パルス幅変
調回路３１のＱバー端子の信号は再びローレベルとな
る。前記パルス幅変調回路３１のＱバー端子のローレベ
ル信号はパワーＭＯＳＦＥＴ１０及びセンサーＭＯＳＦ
ＥＴ１１のそれぞれのゲートに加わり、これらパワーＭ
ＯＳＦＥＴ１０及びセンサーＭＯＳＦＥＴ１１をオンす
る。
ので、前記発振エッジ回路２３からパルス幅変調回路３
１のＳＥＴ端子にパルス信号が加わり、前記パルス幅変
調回路３１のＱバー端子の信号は再びローレベルとな
る。前記パルス幅変調回路３１のＱバー端子のローレベ
ル信号はパワーＭＯＳＦＥＴ１０及びセンサーＭＯＳＦ
ＥＴ１１のそれぞれのゲートに加わり、これらパワーＭ
ＯＳＦＥＴ１０及びセンサーＭＯＳＦＥＴ１１をオンす
る。
【００４１】そのためパワーＭＯＳＦＥＴ１０のドレイ
ン電極・ソース電極を介して機器にあるトランスの一次
巻線に商業電源から整流された電流が流れる。前記トラ
ンスの一次巻線に流れる電流に応じてトランスの二次巻
線に電流が所定の負荷電圧が得られる。
ン電極・ソース電極を介して機器にあるトランスの一次
巻線に商業電源から整流された電流が流れる。前記トラ
ンスの一次巻線に流れる電流に応じてトランスの二次巻
線に電流が所定の負荷電圧が得られる。
【００４２】
【発明の効果】本発明の擬似共振ＩＣ電源回路は発振回
路からの発振信号に基づいて発生されたパルス信号にて
パルス幅変調回路をセットし、負荷電圧に応じて発振レ
ベル比較回路信号の信号のレベルが変化することにより
パルス幅変調回路を反転し、前記パルス幅変換回路のＱ
バー端子に生じる信号で前記ＭＯＳＦＥＴをオン・オフ
し、一次巻線に加えられる電圧を制御し、二次巻線から
取り出される出力電圧を調整する。
路からの発振信号に基づいて発生されたパルス信号にて
パルス幅変調回路をセットし、負荷電圧に応じて発振レ
ベル比較回路信号の信号のレベルが変化することにより
パルス幅変調回路を反転し、前記パルス幅変換回路のＱ
バー端子に生じる信号で前記ＭＯＳＦＥＴをオン・オフ
し、一次巻線に加えられる電圧を制御し、二次巻線から
取り出される出力電圧を調整する。
【００４３】それと共に前記発振レベル比較回路からの
信号をノア回路に加え、発振幅変調回路のＲＳＥＴ端子
にＲＳＥＴ信号が加わっているときに、パルス信号が前
記ＭＯＳＦＥＴのＳＥＴ端子に加わるのを阻止するの
で、パルス幅変調回路がリセットされているときに、発
振回路が発振し続けても前記パルス幅変調回路にセット
信号が加わらず動作が安定になる。
信号をノア回路に加え、発振幅変調回路のＲＳＥＴ端子
にＲＳＥＴ信号が加わっているときに、パルス信号が前
記ＭＯＳＦＥＴのＳＥＴ端子に加わるのを阻止するの
で、パルス幅変調回路がリセットされているときに、発
振回路が発振し続けても前記パルス幅変調回路にセット
信号が加わらず動作が安定になる。
【図１】本発明の擬似共振ＩＣ電源回路に用いられた集
積回路のブロック図である。
積回路のブロック図である。
【図２】本発明の擬似共振ＩＣ電源回路の回路図であ
る。
る。
【図３】本発明の擬似共振ＩＣ電源回路に用いられたパ
ルス幅変調回路の各部分の波形図である。
ルス幅変調回路の各部分の波形図である。
【図４】従来の擬似共振ＩＣ電源回路に用いられた集積
回路のブロック図である。
回路のブロック図である。
【図５】従来の擬似共振ＩＣ電源回路に用いられたパル
ス幅変調回路の各部分の波形図である。
ス幅変調回路の各部分の波形図である。
１ パッケージ １０ パワーＭＯＳＦＥＴ ２２ 発振回路 ２３ 発振エッジ回路 ２４ ラッチ回路 ２５ 基準電圧発生回路 ２９ 発振レベル比較回路 ３１ パルス幅変調回路 ３４ ノア回路 ４１ 全波整流回路 ４２ トランス ４３ 一次巻線 ４４ バイアス巻線 ４５ 二次巻線 ４６ 平滑回路 ５２ フォトカプラ ５３ 発光ダイオード ５４ フォトトランジスタ
Claims (4)
- 【請求項１】 商業電源を整流平滑した電圧が加えら且
つＭＯＳＦＥＴのドレイン電極・ソース電極が接続され
た一次巻線と出力電圧を取り出す二次巻線及びバイアス
巻線とを有するトランスと、 前記バイアス巻線より得られる電源電圧に基づいて基準
電圧を発生する基準電圧発生回路と、 発振回路からの発振信号よりパルス信号を発生する発振
エッジ回路と、 前記二次巻線に生じた負荷電圧の変化に応じ発生される
信号のレベルを変化する発振レベル比較回路と、 前記発振エッジ回路よりの信号と発振レベル比較回路か
らの信号が論理回路を介して加えられるＳＥＴ端子と発
振レベル比較回路からの信号が加えられるＲＳＥＴ端子
とを有するパルス幅変調回路とよりなり、 前記パルス信号にてパルス幅変調回路をセットし、その
とき前記パルス幅変調回路のＱバーまたはＱ端子に生じ
る信号で前記ＭＯＳＦＥＴをオンし一次巻線に入力電圧
を加え、 発振レベル比較回路からの信号をパルス幅変調回路のＲ
ＳＥＴ端子に加え、パルス幅変調回路を反転しＱバーま
たはＱ端子を反転し、前記ＭＯＳＦＥＴをオフし、一次
巻線に加わる電圧を遮断し二次巻線から出力電圧を取り
出すと共に、前記発振レベル比較回路からの信号を論理
回路に加えパルス信号が前記パルス幅変調回路のＳＥＴ
端子に加わるのを阻止することを特徴とする擬似共振Ｉ
Ｃ電源回路。 - 【請求項２】 前記パルス幅変調回路はＲＳ―フリップ
フロップであることことを特徴とする請求項１記載の擬
似共振ＩＣ電源回路。 - 【請求項３】 前記論理回路はノア回路よりなり、該ノ
ア回路は発振レベル比較回路からの信号がローレベルの
とき前記パルス信号を通過し、前記発振レベル比較回路
からの信号がハイレベルのとき前記パルス信号を阻止す
る事を特徴とする請求項１記載の擬似共振ＩＣ電源回
路。 - 【請求項４】 フォトカプラを用い、負荷電圧の変化に
応じて前記フォトカプラの発光ダイオードの輝度を変化
させ、該発光ダイオードの輝度の変化を前記トランスの
バイアス巻線に接続されたフォトトランジスタにて検出
しパルス幅変調回路に加え、該パルス幅変調回路で基準
電圧発生回路からの基準電圧と比較し発生される信号を
変化させることを特徴とする請求項１記載の擬似共振Ｉ
Ｃ電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001035365A JP2002238255A (ja) | 2001-02-13 | 2001-02-13 | 擬似共振ｉｃ電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001035365A JP2002238255A (ja) | 2001-02-13 | 2001-02-13 | 擬似共振ｉｃ電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002238255A true JP2002238255A (ja) | 2002-08-23 |
Family
ID=18898815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001035365A Pending JP2002238255A (ja) | 2001-02-13 | 2001-02-13 | 擬似共振ｉｃ電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002238255A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301786B2 (en) | 2005-03-10 | 2007-11-27 | Sanyo Electric Co., Ltd. | Quasi resonant type switching power supply apparatus with overcurrent limiting |
-
2001
- 2001-02-13 JP JP2001035365A patent/JP2002238255A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301786B2 (en) | 2005-03-10 | 2007-11-27 | Sanyo Electric Co., Ltd. | Quasi resonant type switching power supply apparatus with overcurrent limiting |
| CN100435463C (zh) * | 2005-03-10 | 2008-11-19 | 三洋电机株式会社 | 准谐振类型开关电源单元及使用其的准谐振开关电源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7492615B2 (en) | Switching power supply | |
| JP4669306B2 (ja) | 擬似共振方式スイッチング電源装置及びそれを用いた擬似共振方式スイッチング電源回路 | |
| US9219428B2 (en) | Bipolar power control | |
| JP4308183B2 (ja) | スイッチング電源制御用半導体装置およびスイッチング電源装置 | |
| US6912140B2 (en) | Switching power supply | |
| JP3425403B2 (ja) | 半導体装置、および、この半導体装置を用いたスイッチング電源装置 | |
| US7466568B2 (en) | Switching power supply circuit | |
| JP3794932B2 (ja) | スイッチング電源装置 | |
| JP2002354795A (ja) | スイッチング電源回路 | |
| US20040174721A1 (en) | Switching power supply unit | |
| JP2002238255A (ja) | 擬似共振ｉｃ電源回路 | |
| JP3826804B2 (ja) | ２重化電源システム | |
| JP3344479B2 (ja) | チョッパ型スイッチング電源 | |
| JP2007068248A (ja) | スイッチング電源装置 | |
| JP2004328837A (ja) | スイッチング電源回路およびこれを備えたスイッチングレギュレータ | |
| JP2000228873A (ja) | スイッチング電源装置 | |
| JP2003061345A (ja) | 擬似共振方式スイッチング電源回路 | |
| JP2004289891A (ja) | スイッチング電源装置の過電流検出回路 | |
| JP3794475B2 (ja) | スイッチング電源回路 | |
| JP2001008453A (ja) | スイッチング電源装置 | |
| JP2002136121A (ja) | スイッチング電源装置 | |
| JP3419343B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2006109543A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003309972A (ja) | 自励式スイッチング電源 | |
| JP2004289890A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080701 |