JP2002232115A - 配線基板及びその配線基板における短絡不良検出方法 - Google Patents
配線基板及びその配線基板における短絡不良検出方法Info
- Publication number
- JP2002232115A JP2002232115A JP2001027060A JP2001027060A JP2002232115A JP 2002232115 A JP2002232115 A JP 2002232115A JP 2001027060 A JP2001027060 A JP 2001027060A JP 2001027060 A JP2001027060 A JP 2001027060A JP 2002232115 A JP2002232115 A JP 2002232115A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- short
- elements
- measurement
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】配線基板の短絡不良の測定において、安価で測
定の安定性が高い直流測定を用いることができる配線基
板及び配線基板における短絡不良検出方法を提供する。 【解決手段】基板上に、複数の素子、および素子間を接
続する配線基板において、隣接する素子と素子との間、
隣接する素子と配線との間、隣接する配線と配線との間
の少なくとも一箇所に、素子および配線と接続されてい
ない独立の検出配線を形成し、素子および配線と独立の
検出配線との直流導通を測定することにより短絡不良を
検出する。
定の安定性が高い直流測定を用いることができる配線基
板及び配線基板における短絡不良検出方法を提供する。 【解決手段】基板上に、複数の素子、および素子間を接
続する配線基板において、隣接する素子と素子との間、
隣接する素子と配線との間、隣接する配線と配線との間
の少なくとも一箇所に、素子および配線と接続されてい
ない独立の検出配線を形成し、素子および配線と独立の
検出配線との直流導通を測定することにより短絡不良を
検出する。
Description
【０００１】
【発明の属する技術分野】本発明は、配線基板に集積化
された素子ならび配線の短絡不良を検出することができ
る配線基板及びその配線基板における短絡不良検出方法
に関する。
された素子ならび配線の短絡不良を検出することができ
る配線基板及びその配線基板における短絡不良検出方法
に関する。
【０００２】
【従来の技術】基板上にＦＥＴ、キャパシタ素子、イン
ダクタンス素子などの複数の素子を配線パターンにより
接続してなる配線基板において、集積度をあげるため
に、隣接する素子や配線のピッチを狭くすることによ
り、配線基板の小型化を図っている。
ダクタンス素子などの複数の素子を配線パターンにより
接続してなる配線基板において、集積度をあげるため
に、隣接する素子や配線のピッチを狭くすることによ
り、配線基板の小型化を図っている。
【０００３】また、このような配線基板の導通測定また
は短絡測定には、安価で測定の安定性が高い直流測定が
行なわれていた。
は短絡測定には、安価で測定の安定性が高い直流測定が
行なわれていた。
【０００４】
【発明が解決しようとする課題】しかしながら、隣接す
る素子どうしなどが、インダクタンス素子やマイクロス
トリップラインなどの直流的に導通している素子や配線
によって接続されているときに、直流的な短絡測定で
は、すでに隣接する素子どうしが直流的に接続されてい
るので、隣接する素子と素子の間が短絡して短絡不良が
発生しても、短絡不良を判定することができなかった。
また、このような場合に短絡不良の検出を行うために
は、検査精度が低く検査時間のかかる目視検査等しか検
出する方法がなかった。
る素子どうしなどが、インダクタンス素子やマイクロス
トリップラインなどの直流的に導通している素子や配線
によって接続されているときに、直流的な短絡測定で
は、すでに隣接する素子どうしが直流的に接続されてい
るので、隣接する素子と素子の間が短絡して短絡不良が
発生しても、短絡不良を判定することができなかった。
また、このような場合に短絡不良の検出を行うために
は、検査精度が低く検査時間のかかる目視検査等しか検
出する方法がなかった。
【０００５】また、インダクタンス素子の検査は、図３
に示すように、スパイラル状の配線２１とエアブリッジ
配線２２とで配線基板の中にインダクタンス素子２３を
形成し、インダクタンス素子２３の両端に接続されてい
る測定電極パッド２４と測定電極パッド２５との間を直
流的に測定することで、断線による導通不良を検出する
ことが行なわれている。しかし、例えば、インダクタン
ス素子２３のスパイラル状の配線２１の配線間におい
て、配線どうしがと接触するなどして短絡不良が発生し
ている場合には、インダクタンス素子２３が直流的に導
通しているため、このような測定だけではインダクタン
ス素子２３の短絡不良の検出することはできなかった。
に示すように、スパイラル状の配線２１とエアブリッジ
配線２２とで配線基板の中にインダクタンス素子２３を
形成し、インダクタンス素子２３の両端に接続されてい
る測定電極パッド２４と測定電極パッド２５との間を直
流的に測定することで、断線による導通不良を検出する
ことが行なわれている。しかし、例えば、インダクタン
ス素子２３のスパイラル状の配線２１の配線間におい
て、配線どうしがと接触するなどして短絡不良が発生し
ている場合には、インダクタンス素子２３が直流的に導
通しているため、このような測定だけではインダクタン
ス素子２３の短絡不良の検出することはできなかった。
【０００６】本発明は、上述の問題を鑑みてなされたも
のであり、これらの問題を解決し、配線基板の短絡不良
の検出において、安価で測定の安定性が高い直流測定を
用いることができる配線基板及びその配線基板における
短絡不良検出方法を提供することを目的としている。
のであり、これらの問題を解決し、配線基板の短絡不良
の検出において、安価で測定の安定性が高い直流測定を
用いることができる配線基板及びその配線基板における
短絡不良検出方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
本発明の配線基板は、基板上に、複数の素子、および素
子間を接続する配線を形成した配線基板において、素子
と素子との間、素子と配線との間、配線と配線との間の
少なくとも一箇所に、素子および配線と接続されていな
い独立の検出配線を形成したことを特徴とする。
本発明の配線基板は、基板上に、複数の素子、および素
子間を接続する配線を形成した配線基板において、素子
と素子との間、素子と配線との間、配線と配線との間の
少なくとも一箇所に、素子および配線と接続されていな
い独立の検出配線を形成したことを特徴とする。
【０００８】また、本発明の配線基板における短絡検出
方法は、基板上に、複数の素子、および素子間を接続す
る配線を形成した配線基板における短絡不良検出方法で
あって、素子と素子との間、素子と配線との間、配線と
配線との間の少なくとも一箇所に、素子および配線と接
続されていない独立の検出配線を形成し、素子または配
線と検出配線との間の直流的な導通を測定することによ
り、短絡不良の有無を判定することを特徴とする。
方法は、基板上に、複数の素子、および素子間を接続す
る配線を形成した配線基板における短絡不良検出方法で
あって、素子と素子との間、素子と配線との間、配線と
配線との間の少なくとも一箇所に、素子および配線と接
続されていない独立の検出配線を形成し、素子または配
線と検出配線との間の直流的な導通を測定することによ
り、短絡不良の有無を判定することを特徴とする。
【０００９】これにより、配線基板の短絡不良の検出に
おいて、配線基板の中に素子および配線と接続されてい
ない独立の検出配線を形成し、この検出配線と素子また
は配線との直流測定を行うことにより短絡不良を検出で
きるので、安価で測定の安定性が高く短絡不良を検出で
きる配線基板及びその配線基板における短絡不良検出方
法を提供することができる。
おいて、配線基板の中に素子および配線と接続されてい
ない独立の検出配線を形成し、この検出配線と素子また
は配線との直流測定を行うことにより短絡不良を検出で
きるので、安価で測定の安定性が高く短絡不良を検出で
きる配線基板及びその配線基板における短絡不良検出方
法を提供することができる。
【００１０】
【発明の実施の形態】［第１実施例、図１］以下、本発
明の第１実施例である配線基板及びその配線基板におけ
る短絡不良検出方法について、図１に基づいて説明す
る。
明の第１実施例である配線基板及びその配線基板におけ
る短絡不良検出方法について、図１に基づいて説明す
る。
【００１１】図１に示す配線基板の拡大図は、半導体基
板上に複数の素子おとび素子間を接続する配線を形成し
た配線基板において、配線基板の中の隣接しているキャ
パシタ素子１とキャパシタ素子２の部分を示したもので
ある。図１に示すように、キャパシタ素子１とキャパシ
タ素子２との間には、キャパシタ素子１、２と直流的に
導通していない独立の検出配線３が形成され、検出配線
３の両端に測定電極パッド４、５が接続されている。
板上に複数の素子おとび素子間を接続する配線を形成し
た配線基板において、配線基板の中の隣接しているキャ
パシタ素子１とキャパシタ素子２の部分を示したもので
ある。図１に示すように、キャパシタ素子１とキャパシ
タ素子２との間には、キャパシタ素子１、２と直流的に
導通していない独立の検出配線３が形成され、検出配線
３の両端に測定電極パッド４、５が接続されている。
【００１２】ここで、キャパシタ素子１、２と直流的に
導通していない検出配線３と、キャパシタ素子１または
キャパシタ素子２との間で直流測定を行ない、検出配線
３とキャパシタ素子１またはキャパシタ素子２との直流
的な導通があった場合に、キャパシタ素子１とキャパシ
タ素子２との間で短絡不良が発生していることが判定で
きる。また、例えば、キャパシタ素子１とキャパシタ素
子２とがマイクロストリップラインによって接続されて
いるために、キャパシタ素子１とキャパシタ素子２とが
直流的に導通している場合においても、検出配線３とキ
ャパシタ素子１またはキャパシタ素子２との間の直流的
な導通を測定することで短絡不良を判定することができ
る。
導通していない検出配線３と、キャパシタ素子１または
キャパシタ素子２との間で直流測定を行ない、検出配線
３とキャパシタ素子１またはキャパシタ素子２との直流
的な導通があった場合に、キャパシタ素子１とキャパシ
タ素子２との間で短絡不良が発生していることが判定で
きる。また、例えば、キャパシタ素子１とキャパシタ素
子２とがマイクロストリップラインによって接続されて
いるために、キャパシタ素子１とキャパシタ素子２とが
直流的に導通している場合においても、検出配線３とキ
ャパシタ素子１またはキャパシタ素子２との間の直流的
な導通を測定することで短絡不良を判定することができ
る。
【００１３】次に、短絡不良検出方法について述べる。
まず、直流測定器を用いて、検出配線３の両端の測定電
極パッド４または測定電極パッド５とキャパシタ素子１
またはキャパシタ素子２とに直流測定器の測定端子を接
続して、オープン／ショート測定を行なう。キャパシタ
素子１とキャパシタ素子２との間に短絡不良がなけれ
ば、検出配線３とキャパシタ素子１、２とが直流的にオ
ープン状態になるので、キャパシタ素子１、２の間に短
絡不良がない正常な状態であることが判定できる。ま
た、キャパシタ素子１とキャパシタ素子２との間に短絡
不良があれば、検出配線３とキャパシタ素子１、２とが
直流的にショートしているので、短絡不良を検出するこ
とができる。
まず、直流測定器を用いて、検出配線３の両端の測定電
極パッド４または測定電極パッド５とキャパシタ素子１
またはキャパシタ素子２とに直流測定器の測定端子を接
続して、オープン／ショート測定を行なう。キャパシタ
素子１とキャパシタ素子２との間に短絡不良がなけれ
ば、検出配線３とキャパシタ素子１、２とが直流的にオ
ープン状態になるので、キャパシタ素子１、２の間に短
絡不良がない正常な状態であることが判定できる。ま
た、キャパシタ素子１とキャパシタ素子２との間に短絡
不良があれば、検出配線３とキャパシタ素子１、２とが
直流的にショートしているので、短絡不良を検出するこ
とができる。
【００１４】また、検出配線３の測定電極パッドは１箇
所のみでも、オープン／ショート測定に問題ないが、図
１に示すように検出配線３の両端に接続されていると、
検出配線３が一箇所断線している場合でも、測定電極パ
ッド４、５の両方のパッドとキャパシタ素子１、２との
オープン／ショート測定を行うことにより短絡不良を検
出することができる。
所のみでも、オープン／ショート測定に問題ないが、図
１に示すように検出配線３の両端に接続されていると、
検出配線３が一箇所断線している場合でも、測定電極パ
ッド４、５の両方のパッドとキャパシタ素子１、２との
オープン／ショート測定を行うことにより短絡不良を検
出することができる。
【００１５】また、キャパシタ素子１、２がグランドに
接続されていない場合には、検出配線３を配線基板のグ
ランドに接続した状態でもキャパシタ素子１またはキャ
パシタ素子２と検出配線３との間のオープン／ショート
測定することができ、さらに、検出配線３がグランドに
接続されているため、キャパシタ素子１とキャパシタ素
子２とのアイソレーションを向上することができる。ま
た、この場合には、配線基板のグランド端子とキャパシ
タ素子１またはキャパシタ素子２との間でオープン／シ
ョート測定ができるため、検出配線３に接続している測
定電極パッド４、５を省くことができるので配線基板の
小型化を図ることができる。
接続されていない場合には、検出配線３を配線基板のグ
ランドに接続した状態でもキャパシタ素子１またはキャ
パシタ素子２と検出配線３との間のオープン／ショート
測定することができ、さらに、検出配線３がグランドに
接続されているため、キャパシタ素子１とキャパシタ素
子２とのアイソレーションを向上することができる。ま
た、この場合には、配線基板のグランド端子とキャパシ
タ素子１またはキャパシタ素子２との間でオープン／シ
ョート測定ができるため、検出配線３に接続している測
定電極パッド４、５を省くことができるので配線基板の
小型化を図ることができる。
【００１６】また、第１実施例においては、隣接するキ
ャパシタ素子１とキャパシタ素子２との間の短絡不良の
検出について述べたが、隣接するＦＥＴやインダクタ素
子などの素子との間の短絡不良の検出、隣接する素子や
配線との短絡不良の検出、隣接する配線や配線の検出な
どの様々な隣接するものの短絡不良の検出に用いること
ができる。これにより、隣接する素子または配線が直流
的に接続しているために目視検査等で検査していた短絡
不良の検出について、安価で測定の安定性が高い直流測
定器を用いたオープン／ショート測定で短絡不良を検出
することができる。
ャパシタ素子１とキャパシタ素子２との間の短絡不良の
検出について述べたが、隣接するＦＥＴやインダクタ素
子などの素子との間の短絡不良の検出、隣接する素子や
配線との短絡不良の検出、隣接する配線や配線の検出な
どの様々な隣接するものの短絡不良の検出に用いること
ができる。これにより、隣接する素子または配線が直流
的に接続しているために目視検査等で検査していた短絡
不良の検出について、安価で測定の安定性が高い直流測
定器を用いたオープン／ショート測定で短絡不良を検出
することができる。
【００１７】［第２実施例、図２］以下、本発明の第２
実施例である配線基板及びその配線基板における短絡不
良検出方法について、図２に基づいて説明する。
実施例である配線基板及びその配線基板における短絡不
良検出方法について、図２に基づいて説明する。
【００１８】図２に示す配線基板の拡大図は、半導体基
板上に複数の素子と配線によって形成されている配線基
板において、配線基板の中の半導体基板上に形成したイ
ンダクタンス素子１３の部分を示したものである。図２
に示すように、インダクタンス素子１３は、スパイラル
状の線路１１とエアブリッジ線路１２とで構成され、ス
パイラル状の線路１１の外側端は測定電極パッド１４に
接続され、スパイラル状の線路１１の内側端はスパイラ
ル状の線路１１に接触しないようにエアブリッジ線路１
２を介して測定電極パッド１５に接続されている。そし
て、スパイラル状の線路１１の間にインダクタンス素子
１３と直流的に接続されていない独立の検出配線１６が
設けられ、さらに、検出配線１６の一端には測定電極パ
ッド１７が接続されている。
板上に複数の素子と配線によって形成されている配線基
板において、配線基板の中の半導体基板上に形成したイ
ンダクタンス素子１３の部分を示したものである。図２
に示すように、インダクタンス素子１３は、スパイラル
状の線路１１とエアブリッジ線路１２とで構成され、ス
パイラル状の線路１１の外側端は測定電極パッド１４に
接続され、スパイラル状の線路１１の内側端はスパイラ
ル状の線路１１に接触しないようにエアブリッジ線路１
２を介して測定電極パッド１５に接続されている。そし
て、スパイラル状の線路１１の間にインダクタンス素子
１３と直流的に接続されていない独立の検出配線１６が
設けられ、さらに、検出配線１６の一端には測定電極パ
ッド１７が接続されている。
【００１９】ここで、インダクタンス素子１３と直流的
に導通していない検出配線１６と、インダクタンス素子
１３との間で直流測定を行ない、検出配線１６とインダ
クタンス素子１３との直流的な導通があった場合に、イ
ンダクタンス素子１３のスパイラル状の線路１１の間で
短絡不良が発生していることが判定できる。
に導通していない検出配線１６と、インダクタンス素子
１３との間で直流測定を行ない、検出配線１６とインダ
クタンス素子１３との直流的な導通があった場合に、イ
ンダクタンス素子１３のスパイラル状の線路１１の間で
短絡不良が発生していることが判定できる。
【００２０】次に、短絡不良検出方法について述べる。
まず、直流測定器を用いて、検出配線１６の一端に接続
されている測定電極パッド１７とインダクタンス素子１
３の両端に接続されている測定電極パッド１４または測
定電極パッド１５とに直流測定器の測定端子を接続し
て、オープン／ショート測定を行なう。スパイラル状の
線路１１の間に短絡不良がなければ、検出配線１６とイ
ンダクタンス素子１３とが直流的にオープン状態になる
ので、スパイラル状の線路１１の間に短絡不良がない正
常な状態であることが判定できる。また、スパイラル状
の線路１１の間に短絡不良があれば、検出配線１６とイ
ンダクタンス素子１３とが直流的にショートしているの
で、短絡不良を検出することができる。これにより、イ
ンダクタンス素子１３が直流的に接続しているために目
視検査等で検査していた短絡不良の検出について、安価
で測定の安定性が高い直流測定器を用いたオープン／シ
ョート測定で短絡不良を検出することができる。
まず、直流測定器を用いて、検出配線１６の一端に接続
されている測定電極パッド１７とインダクタンス素子１
３の両端に接続されている測定電極パッド１４または測
定電極パッド１５とに直流測定器の測定端子を接続し
て、オープン／ショート測定を行なう。スパイラル状の
線路１１の間に短絡不良がなければ、検出配線１６とイ
ンダクタンス素子１３とが直流的にオープン状態になる
ので、スパイラル状の線路１１の間に短絡不良がない正
常な状態であることが判定できる。また、スパイラル状
の線路１１の間に短絡不良があれば、検出配線１６とイ
ンダクタンス素子１３とが直流的にショートしているの
で、短絡不良を検出することができる。これにより、イ
ンダクタンス素子１３が直流的に接続しているために目
視検査等で検査していた短絡不良の検出について、安価
で測定の安定性が高い直流測定器を用いたオープン／シ
ョート測定で短絡不良を検出することができる。
【００２１】また、インダクタンス素子１３がグランド
に接続されていない場合には、検出配線１６を配線基板
のグランドに接続した状態でもインダクタンス素子１３
と検出配線１６との間のオープン／ショート測定するこ
とができる。また、この場合には、配線基板のグランド
端子とインダクタンス素子１３との間でオープン／ショ
ート測定ができるため、検出配線１６に接続している測
定電極パッド１７を省くことができるので配線基板の小
型化を図ることができる。
に接続されていない場合には、検出配線１６を配線基板
のグランドに接続した状態でもインダクタンス素子１３
と検出配線１６との間のオープン／ショート測定するこ
とができる。また、この場合には、配線基板のグランド
端子とインダクタンス素子１３との間でオープン／ショ
ート測定ができるため、検出配線１６に接続している測
定電極パッド１７を省くことができるので配線基板の小
型化を図ることができる。
【００２２】なお、本発明の構造及び測定方法は、あら
ゆる配線基板に用いることができ、セラミック多層基板
やプリント基板などに用いてもよい。
ゆる配線基板に用いることができ、セラミック多層基板
やプリント基板などに用いてもよい。
【００２３】
【発明の効果】以上のように本発明によれば、隣接する
素子または配線やインダクタンス素子が直流的に接続し
ているために目視検査等で検査していた短絡不良の検出
について、安価で測定の安定性が高い直流測定器を用い
たオープン／ショート測定で短絡不良を検出することが
できる。
素子または配線やインダクタンス素子が直流的に接続し
ているために目視検査等で検査していた短絡不良の検出
について、安価で測定の安定性が高い直流測定器を用い
たオープン／ショート測定で短絡不良を検出することが
できる。
【００２４】また、検出配線を配線基板のグランドに接
続することにより、素子間のアイソレーションの向上す
ることができる。また、この場合には、検出配線の測定
電極パッドを省くことができるので、配線基板の小型化
を図ることができる。
続することにより、素子間のアイソレーションの向上す
ることができる。また、この場合には、検出配線の測定
電極パッドを省くことができるので、配線基板の小型化
を図ることができる。
【図面の簡単な説明】
【図１】第１実施例の配線基板の拡大図。
【図２】第２実施例の配線基板の拡大図。
【図３】従来の短絡不良を検出できないインダクタンス
素子。
素子。
１，２ ----- キ
ャパシタ素子 ３，１６ ----- 検
出配線 ４，５，１４，１５，１７，２４，２５ ----- 測
定電極パッド １１，２１ ----- ス
パイラル状の線路 １２，２２ ----- エ
アブリッジ線路 １３，２３ ----- イ
ンダクタンス素子
ャパシタ素子 ３，１６ ----- 検
出配線 ４，５，１４，１５，１７，２４，２５ ----- 測
定電極パッド １１，２１ ----- ス
パイラル状の線路 １２，２２ ----- エ
アブリッジ線路 １３，２３ ----- イ
ンダクタンス素子
Claims (3)
- 【請求項１】基板上に、複数の素子、および素子間を接
続する配線を形成した配線基板において、 素子と素子との間、素子と配線との間、配線と配線との
間の少なくとも一箇所に、素子および配線と接続されて
いない独立の検出配線を形成したことを特徴とする配線
基板。 - 【請求項２】前記検出配線がグランドと接続しているこ
とを特徴とする請求項１に記載の配線基板。 - 【請求項３】基板上に、複数の素子、および素子間を接
続する配線を形成した配線基板における短絡不良検出方
法であって、 素子と素子との間、素子と配線との間、配線と配線との
間の少なくとも一箇所に、素子および配線と接続されて
いない独立の検出配線を形成し、素子または配線と検出
配線との間の直流的な導通を測定することにより、短絡
不良の有無を判定することを特徴とする配線基板におけ
る短絡不良検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001027060A JP2002232115A (ja) | 2001-02-02 | 2001-02-02 | 配線基板及びその配線基板における短絡不良検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001027060A JP2002232115A (ja) | 2001-02-02 | 2001-02-02 | 配線基板及びその配線基板における短絡不良検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002232115A true JP2002232115A (ja) | 2002-08-16 |
Family
ID=18891777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001027060A Pending JP2002232115A (ja) | 2001-02-02 | 2001-02-02 | 配線基板及びその配線基板における短絡不良検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002232115A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8420945B2 (en) | 2009-11-04 | 2013-04-16 | Samsung Electronics Co., Ltd. | Package substrate, semiconductor package having the package substrate |
| WO2013145080A1 (ja) * | 2012-03-26 | 2013-10-03 | パイオニア株式会社 | 短絡検査装置及び短絡検査方法 |
-
2001
- 2001-02-02 JP JP2001027060A patent/JP2002232115A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8420945B2 (en) | 2009-11-04 | 2013-04-16 | Samsung Electronics Co., Ltd. | Package substrate, semiconductor package having the package substrate |
| WO2013145080A1 (ja) * | 2012-03-26 | 2013-10-03 | パイオニア株式会社 | 短絡検査装置及び短絡検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7714590B2 (en) | Method for testing component built in circuit board | |
| US20060012383A1 (en) | Semiconductor substrate and test pattern for the same | |
| KR970062714A (ko) | 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템 | |
| US10073134B2 (en) | Laminate bond strength detection | |
| US7280370B2 (en) | Electronic package and circuit board having segmented contact pads | |
| US20110140730A1 (en) | Detection circuitry for detecting bonding conditions on bond pads | |
| JP2002014134A (ja) | 回路基板検査装置 | |
| JP2007212372A (ja) | プリント配線板の電気検査方法 | |
| US6316949B1 (en) | Apparatus and method for testing electric conductivity of circuit path ways on circuit board | |
| JP2002232115A (ja) | 配線基板及びその配線基板における短絡不良検出方法 | |
| KR102195561B1 (ko) | 전기적 접속 장치 | |
| KR101039049B1 (ko) | 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치 | |
| JP2001242211A (ja) | 回路基板検査装置 | |
| JPH0750138B2 (ja) | 透明導電回路基板の欠陥検査法 | |
| JP5370250B2 (ja) | 半導体装置の製造方法 | |
| JPH1164428A (ja) | 部品検査装置 | |
| US8044396B2 (en) | Semiconductor device and method of designing the same | |
| JP4231682B2 (ja) | バイパスコンデンサの実装検査方法 | |
| CN219179280U (zh) | 具有裂纹检测功能的基板 | |
| JP4876026B2 (ja) | 基板検査装置 | |
| JPH10190181A (ja) | プリント基板及びその検査方法 | |
| JP2002286786A (ja) | インピーダンス測定用回路パターン及びインピーダンス測定用回路板 | |
| JPH07287042A (ja) | インサーキット検査方法 | |
| JP4114294B2 (ja) | 半導体装置およびその検査方法 | |
| JP2009002855A (ja) | 検査装置接続回路および回路モジュールおよびｉｃ部品 |