JP2002228893A - 光部品実装用基板及びその製造方法並びに光モジュール - Google Patents

Abstract

(57)【要約】 【課題】 光ファイバと光半導体素子の良好な光結合効
率が得られる上に簡便に作製できる、セルフアライメン
ト実装が可能なＶ溝とはんだダムの自己整合型の光部品
実装用基板及びその製造方法並びに光モジュールを提供
すること。 【解決手段】 基板１上に、光導波体７を配設する搭載
溝と、光導波体７に光接続させる光半導体素子８を配設
する導体層４とがそれぞれ形成されている光部品実装用
基板Ｓ１であって、導体層４の一部が光半導体素子８の
下面で覆われる凹部３に形成されていることを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に光ファイ
バを含むファイバスタッブ、光ファイバ、光導波路等の
光導波体、及び発光素子や受光素子等の光半導体素子を
配置して、これら光部品を精度よく光学的に結合させる
ことが可能な光部品実装用基板及びその製造方法並びに
光モジュールに関する。

【０００２】

【従来の技術】近年、光通信システムの大容量化及び多
機能化が求められており、それに伴って光送信器や光受
信器等の光通信用モジュールの小型化，高集積化，及び
低コスト化が要望されている。

【０００３】特に、光通信用モジュールの組み立てコス
トを削減する目的で、シリコン基板を用いた光部品実装
用基板（シリコンプラットフォームともいう）上に、光
ファイバや半導体光素子等の光部品を搭載する技術、い
わゆる光ハイブリッド実装技術を用いた光モジュールが
盛んに開発されている。

【０００４】上記技術によれば、この光部品実装用基板
は、光ファイバを配設するためのＶ溝と、光半導体素子
を配設・固定するためのはんだバンプが形成されてお
り、通常、レーザーダイオード等の光半導体素子と光フ
ァイバを光結合させた時、光半導体素子の光軸と光ファ
イバの光軸が、水平および垂直方向に±１．０μｍ以下
の精度で一直線に整列させなければ損失が大きくなるた
め、Ｖ溝とはんだバンプの相対位置が高精度である必要
がある。

【０００５】以下に、上記の光部品実装用基板の従来例
について説明する。まず図７（ａ）に示すように、シリ
コン基板５１の表面に第１絶縁膜５２が形成され、その
後に、第１絶縁膜５２上に所定の形状の導体層５３が形
成される。次に、図７（ｂ）に示すように、第１絶縁膜
５２と導体層５３の上部に第２絶縁膜５４を形成し、導
体層５３内の周囲と所定部分が重畳されず、第２絶縁膜
５４を除去して導体層５３を露出させた第１開口部５８
と、第１開口部５８と重畳されず、第１および第２絶縁
膜５２，５４を除去してシリコン基板５１を露出させた
第２開口部５９を形成する。次に、図７（ｃ）に示すよ
うに、第１および第２絶縁膜５２，５４をエッチングマ
スクに利用して、シリコン基板５１を露出させた第２開
口部５９にＶ溝を形成する。最後に、図７（ｄ）に示す
ように、導体層５３が露出した第１開口部５８の上部に
はんだバンプ５７を形成する。

【０００６】ここで、第２開口部５９は第２絶縁膜５４
にて形成されており、導体層と絶縁膜のはんだの濡れ性
の違いにより、はんだの流れ防止機能（以下はんだダ
ム）として作用する。したがって、Ｖ溝形成のための第
１開口部５８とはんだ位置決め用の第２開口部５９とを
同時に形成することによって、光半導体素子と光ファイ
バの光軸を高精度に整列させることが可能となる（特開
平８−２２０３８５参照）。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
製造方法では、上記の通り薄膜の成膜工程・フォトリソ
グラフィー工程・エッチング工程を繰り返し行うという
非常に複雑なプロセスを必要とする上、導体層形成後に
異方性エッチングを行うため、Ｖ溝形成時に基板表面と
導体層の界面や第１絶縁膜と第２絶縁膜の界面、または
第２絶縁膜と導体層の界面にエッチャントが侵入し、膜
剥離が生じたり、導体層や絶縁膜の下部にエッチピット
が発生したりして、はんだダムの形状が崩れてしまうと
いう問題がある。また、このことにより、はんだが導体
層外部へはみ出してしまい、他の部分と接触してショー
トしたり、光半導体素子の配設位置がずれてしまって光
半導体素子と光ファイバ間の光結合効率が低下するとい
う問題があった。また、Ｖ溝形成後、ひさしとなって残
った耐エッチング膜が工程を経る途中で割れてしまい、
ごみとなって基板表面に再付着するという問題があっ
た。

【０００８】また、はんだバンプによる位置決めは、光
軸方向とそれに垂直な横方向の位置決めは容易に行える
が、高さ方向の位置決めはバンプ高さに依存し、はんだ
バンプを溶融・加圧することにより所望の高さからずれ
てしまい、光軸合わせが確実に行えないという問題があ
った。

【０００９】上記の方法以外でも、あるいははんだバン
プで位置決めを行わずに位置合わせマーカ等を用いて行
う場合は、Ｖ溝と位置合わせマーカを高い位置精度で作
製する必要があるだけでなく、マーカとＶ溝の位置精度
の誤差、マーカとＶ溝の作製誤差、マーカー認識の誤
差、アライメントの誤差等複数の誤差要因が複雑に絡み
合うことにより良好な光結合が得られなかったり、光半
導体素子実装時のアライメントに時間を要するという問
題があった。

【００１０】そこで本発明では、光ファイバと光半導体
素子の良好な光結合効率が得られる上に簡便に作製でき
る、セルフアライメント実装が可能なＶ溝とはんだダム
の自己整合型の光部品実装用基板及びその製造方法並び
に光モジュールを提供することを目的とする。

【００１１】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の光部品実装用基板は、基板上に、光導波
体を配設する搭載溝と、前記光導波体に光接続させる光
半導体素子を配設する導体層とがそれぞれ形成されてい
る光部品実装用基板であって、前記導体層の一部が前記
光半導体素子の下面で覆われる凹部に形成されているこ
とを特徴とする。また、前記凹部内にはんだ層が形成さ
れているとよい。

【００１２】また、本発明の光部品実装用基板の製造方
法は、基板上に耐エッチング膜を形成する工程と、該耐
エッチング膜に搭載溝形成用開口部及び凹部形成用開口
部を形成して前記基板表面を露出させる工程と、前記搭
載溝形成用開口部及び前記凹部形成用開口部に露出され
た基板表面をエッチングして搭載溝及び凹部を形成する
工程と、前記凹部内に光半導体素子用の導体層を形成す
る工程と、を含むことを特徴とする。

【００１３】さらに、本発明の光モジュールは、前記光
部品実装用基板の搭載溝に光導波体を、前記凹部に前記
光導波体に光結合させる光半導体素子を各々配設してな
る。

【００１４】具体的には、例えば、基板上に、光導波体
を配設する光導波体搭載溝と、前記光導波体に光接続さ
せる光半導体素子を搭載する導体層がそれぞれ形成され
ている光部品実装用基板であって、該光半導体素子を搭
載する導体層の一部が少なくとも１つの凹部を成してお
り、且つ、前記導体層に占める前記凹部の開口部の面積
が光半導体素子の底面よりも小さいことを特徴とする。

【００１５】また、前記光部品実装用基板は、光半導体
素子底面の電極パターンと前記凹部開口部の形状が同一
であることを特徴とする。

【００１６】また、前記光部品実装用基板は、前記凹部
内部にはんだ層が形成されていることを特徴とする。

【００１７】また、本発明の光部品実装基板の作製方法
は、基板上に、少なくとも一層の第１耐エッチング膜を
成膜する工程と、この第１耐エッチング膜の光導波体搭
載用開口部と光半導体素子位置決め用開口部の所定部位
をドライエッチングにより除去し基板を露出させると同
時に基板上に凹部を形成する工程と、露出した上記光半
導体素子位置決め用凹部の所定部分を第２耐エッチング
膜で覆う工程と、露出している光導波体搭載用開口部に
溝を形成する工程と、光半導体素子位置決め用凹部を含
む所定部位に導体層を形成する工程と、光半導体素子位
置決め用凹部の内部にはんだを形成する工程とを含むこ
とを特徴とする。

【００１８】さらに、本発明の光モジュールは、前記光
部品実装用基板の光導波体搭載溝に光導波体を、前記導
体層内凹部に前記光導波体に光結合させる光半導体素子
を各々配設してなるものとする。

【００１９】

【発明の実施の形態】以下に、本発明に係る実施形態に
ついて模式的に図示した図面に基づき詳細に説明する。

【００２０】図１に示すように、本発明による光部品実
装用基板Ｓ１は、単結晶シリコン等の異方性エッチング
が可能な材料からなる基板１上に、光導波体として光フ
ァイバ７（図２を参照）を配設するための断面Ｖ字状の
光導波体搭載溝２と、光半導体素子である発光素子８
（図２を参照）および受光素子９（図２を参照）を配設
する位置の所定部位が凹状となった導体層４とを有して
いる。導体層４の凹部３内には光半導体素子を固定する
ためのはんだ層５が形成されている。また、光ファイバ
７の先端を当接させて位置決めするストッパー溝６がダ
イシングにより形成されている。

【００２１】ここで、基板１と導体層４との絶縁性を得
るため、基板１の表面は絶縁性の高い酸化膜１３で覆わ
れており、導体層４はその酸化膜１３の上に形成されて
いる。導体層内凹部３および光導波体搭載溝２形成後に
酸化膜１３を形成するため、凹部３の内部も含めた基板
全体を絶縁膜１３で覆うことができる。

【００２２】また、導体層４の一部に形成される光半導
体素子位置決め用開口部３ａ（不図示）と光導波体搭載
用開口部２ａ（不図示）のパターニングは同一マスクを
用いたフォトリソグラフィー技術により行われており、
０．５μｍ以下の非常に高い相対位置精度となってい
る。

【００２３】光半導体素子の位置決め・固定は、導体層
４の一部に作り込まれた凹部３とその内部に形成したは
んだ層５によって行われる。凹部３は光導波体搭載溝２
に対し非常に高い精度を有すると同時に、この凹部３内
ではんだ層５を溶融することにより、凹部３がはんだ流
れ出し防止（はんだダム）の役目を果たすので、光導波
体搭載溝２と凹部（はんだダム）３をもちいたセルフア
ライメント実装が可能となる。また、光半導体素子を真
上から押圧して固定することにより、光半導体素子の高
さは凹部３の上面（基板表面）で決定されるので、確実
に位置決め・固定できる。その様子を図３に示す。

【００２４】この凹部３の深さは、任意の深さで作製可
能であるが、光半導体素子の位置決め・固定に好適な深
さとして０．１〜５．０μｍ程度が望ましい。その理由
は、凹部３の深さが浅すぎるとダムの役目を果たさずに
溶融したはんだが流れ出してしまう恐れがあり、また、
はんだ層５は通常最大５μｍ程度で作製されるため、凹
部３の深さもそれに応じて５μｍ程度が最大となる。

【００２５】また、この凹部３の形状は、図１に図示し
ているように四角形１つのみである必要はなく、光半導
体素子の電極形状に対応させて、複数個の四角形をなら
べたり、十字形やくさび型、円形にすることもできる
（図４を参照）。例えば、光半導体素子の底面の一部に
欠けがあるような場合、図４（ｂ）、（ｃ）のように、
複数個ならべた凹部で位置決めすることにより、欠けに
よって光半導体素子の位置精度および高さ精度にばらつ
きが生じるのを防止できる。また、光半導体素子側の電
極と合致するように、図４（ｄ），（ｅ），（ｆ）のよ
うな形状にすることで、前後左右方向を確実に位置決め
できるだけでなく、光半導体素子の接続強度を保つのに
十分な大きさの凹部面積を確保できる。

【００２６】以下に、本発明における光部品実装用基板
の製造方法の一例について、図５及び図６に基づき説明
する。なお、図５（１）〜（７）はそれぞれ光部品実装
用基板の作製工程を説明する上面図（平面図）であり、
図６Ａ，Ｂ（１）〜（７）はそれぞれ図５（１）〜
（７）のＡ−Ａ’線断面図、Ｂ−Ｂ’線断面図である。

【００２７】本発明では、後記するように、基板上に耐
エッチング膜を形成する工程と、該耐エッチング膜に搭
載溝形成用開口部及び凹部形成用開口部を形成して前記
基板表面を露出させる工程と、前記搭載溝形成用開口部
及び前記凹部形成用開口部に露出された基板表面をエッ
チングして搭載溝及び凹部を形成する工程と、前記凹部
内に光半導体素子用の導体層を形成する工程とを含むこ
とを特徴としている。

【００２８】例えば、図５（１）、図６Ａ，Ｂ（１）に
示すように、まず、異方性エッチングが可能な主面がミ
ラー指数で（１００）面の単結晶シリコンから成る基板
１を用意し、熱酸化法、スパッタ法、プラズマＣＶＤ
法、ＬＰ−ＣＶＤ法等、もしくはそれらを組み合わせた
薄膜形成法により、基板１の一主面全面に第１耐エッチ
ング膜（例えばＳｉＮｘ膜）１１を厚さ０．１〜１μｍ
で形成する。

【００２９】その後、光導波体７を搭載するための光導
波体搭載用開口部２ａパターンと光半導体素子位置決め
用開口部３ａパターンを含む１枚のフォトマスクを用い
て、第１耐エッチング膜２に光導波体７を搭載するため
の光導波体搭載用開口部２ａと光半導体素子位置決め用
開口部３ａのフォトレジスト１４パターンを形成する。

【００３０】次に、図５（２）および図６Ａ，Ｂ（２）
に示すように、ＲＩＥ（リアクティブイオンエッチン
グ）やＣＤＥ（ケミカルドライエッチング）などによ
り、光導波体搭載用開口部２ａと光半導体素子位置決め
用開口部３ａの部分であたる第１耐エッチング膜１１を
開口させ、第１耐エッチング膜１１の厚さ以上にエッチ
ングを行い、基板に段差を付ける。図６Ａ（２）に示す
ように、この時の段差の深さから第１耐エッチング膜１
１の厚さを差し引いたものが最終的に光半導体素子位置
決め用の凹部３の段差となる。

【００３１】次いで、図５（３）及び図６Ａ，Ｂ（３）
に示すように、ＬＰ−ＣＶＤ、プラズマＣＶＤ法等によ
り第２耐エッチング膜（例えば、窒化シリコン（Ｓｉ３
Ｎ４等のＳｉＮｘ）膜）１２を厚さ０．１〜２μｍで形
成する。

【００３２】その後、フォトリソグラフィーおよびエッ
チングにより、上記において形成した光半導体素子位置
決め用の凹部３を含む所定領域を第２耐エッチング膜１
２で覆い、光導波体搭載用開口部２ａ上の第２耐エッチ
ング膜１２を除去する。

【００３３】次いで、図５（４）及び図６Ａ，Ｂ（４）
に示すように、溶液温度４０〜８０℃、３０〜４５重量
％のＫＯＨ水溶液を用い、基板１の結晶面のエッチング
レート差を利用して、エッチングレートの小さい（１１
１）面に等価な｛１１１｝面が溝の側面（基板１の表面
に対して約５５°の傾斜面）にあらわれたＶ字状の搭載
溝２を形成する。なお、凹部３の領域は、上部に第２耐
エッチング膜１２が存在するためエッチングされない。

【００３４】その後、図５（５）及び図６Ａ，Ｂ（５）
に示すように、第１耐エッチング膜１１および第２耐エ
ッチング膜１２をエッチングにより除去した後、光導波
体搭載溝２および凹部３の内部を含む基板１全面に熱酸
化膜に代表される絶縁膜１３を０．５〜２μｍ形成す
る。

【００３５】さらに、図５（６）及び図６Ａ，Ｂ（６）
に示すように、リフトオフ法により導体層４を形成す
る。この時導体層４は、電極材料であるＴｉ／Ｐｔ／Ａ
ｕ，Ｔｉ／ＴｉＮ／Ｐｔ／Ａｕ，Ｔｉ／Ａｕ，Ｃｒ／Ｎ
ｉ／Ａｕ，またはＣｒ／Ａｕ等を、電子ビーム蒸着法や
スパッタ法などの薄膜形成法により厚さ０．２〜１μｍ
程度に成膜する。なお、上記電極材料は下層／上層の順
で表記している。続いて、導体層４で覆われた凹部３内
部にはんだ層５を形成する。

【００３６】最後に図５（７）及び図６Ａ，Ｂ（７）に
示すように、導体層４と光導波体搭載溝２との間にダイ
シングにより溝切りを行い、光導波体ストッパー溝６形
成した後、同じくダイシングによりチップ切り分けを行
い、光部品実装用基板Ｓ１が作製される。

【００３７】このように、光部品実装用基板Ｓ１に形成
された光導波体搭載溝２に、光導波体として例えば光フ
ァイバ７を搭載し、凹部３内部に形成したはんだ層５の
上に発光素子８や受光素子９をパッシブアライメントに
より実装し、光ファイバ７と光半導体素子８，９との光
結合を非常に精度よく行うことが可能となる。これによ
り高精度なパッシブアライメントが実現された光モジュ
ールＭ１（図２）を完成させることができる。この場合
の精度は、従来の誤差（±０．２〜±１．５μｍ）に比
して殆ど誤差の無い程の正確な位置合わせを実現するこ
とができる。

【００３８】なお、フォトレジスト１４は光導波体搭載
溝２形成前においては例えばスピンコートを行い、搭載
溝２形成後においては、例えばスプレーコート法を用い
ることにより、フォトレジスト１４を均一に塗布形成さ
せることができる。また、凹部３形状については、上記
例に限定されるものではない。また、光ファイバ７の代
わりに基板１の表層に導波路が形成された光導波路等の
光導波体を設けてもよく、また、光半導体素子は発光素
子８のみ、もしくは受光素子９のみとしてもよい。ま
た、光部品実装用基板Ｓ１はシリコン単結晶以外に、Ｇ
ａＡｓ単結晶、水晶、樹脂、セラミックス等でも使用可
能であるが、光導波体搭載溝２を異方性エッチングによ
り位置精度良く形成しやすい点でシリコン単結晶が好ま
しい。

【００３９】かくして、本発明の光部品実装用基板によ
れば、光導波体搭載溝の開口部と光半導体素子用凹部の
開口部とを同一製造プロセスにて位置ずれなく形成する
ことができ、且つその幅や高さ精度をサブミクロンオー
ダーで形成することが可能となり、光部品実装用基板を
迅速かつ高精度に提供することができると同時に、同一
工程で行うため煩雑な工程を必要とせず工程を簡略化で
きる。

【００４０】具体的には、光導波体用溝および導体層作
製後に、新たにはんだダム用に薄膜成膜工程やフォトリ
ソグラフィー、エッチング工程を行う必要が無いため、
簡便な作製方法ではんだダムを作製できる。また、導体
層の上部に薄膜を作製する必要が無く、また導体層は光
導波体用溝形成後に作製するため、従来光導波体用溝の
ウェットエッチング時に生じたような絶縁膜や導体層の
剥離やエッチピットが発生する事も無い。

【００４１】また、凹部はドライエッチングで作製する
ため、ウェットエッチングでは作製不可能な円形などの
さまざまな形状に対応できると同時にマスクパターンを
正確に反映した形状が得られ、且つ形状が作製工程途中
で崩れたり変形することがないので、セルフアライメン
ト実装に必要な位置精度が工程途中で劣化することも無
く、はんだダムとしての機能を失うこともない。

【００４２】光半導体素子は、上述した凹部によって位
置決めされると同時に、高さ方向は光半導体素子を上部
から押圧し当接させるため基板表面で決定されるので、
はんだの高さずれによる光半導体素子の高さずれが生じ
る事が無い。

【００４３】また、導体層は凹部内部も含めて熱酸化膜
上に形成することが可能であるため、絶縁性がよい。光
導波体搭載溝エッチング時のマスク膜である第１および
第２耐エッチング膜は、熱酸化膜に代表される絶縁膜形
成前にすべて除去されるので、エッチングによって生じ
たひさし状の膜がごみとなって基板表面へ付着すること
もなく、清浄な基板表面を保てる。

【００４４】さらに、光導波体と光半導体素子とが精度
よく光結合されることにより、性能の非常に優れた光モ
ジュールを提供することができる。

【００４５】なお、本発明は上述の実施形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲内で適
宜変更することが可能である。

【００４６】

【実施例】以下に本発明をより具体化した実施例につい
て説明する。

【００４７】光部品実装用基板Ｓ１は、基板の主面が
（１００）面で、厚さが１ｍｍの単結晶シリコン基板を
用いた。この場合、光導波体搭載溝２は異方性エッチン
グによりＶ字状を形成でき、その斜面は（１１１）に等
価な｛１１１｝面からなる。

【００４８】まず、基板１に第１耐エッチング膜１１と
なるＳｉＮｘ膜をＬＰ−ＣＶＤ法により厚さ０．１μｍ
形成した。次に、第１耐エッチング膜１１が成膜された
基板１にスピンコート法によりフォトレジストを全面塗
布し、光導波体搭載用開口部２ａと光半導体素子位置決
め用開口部３ａを有するフォトマスクを用いて、フォト
レジスト１４パターンを形成した。

【００４９】次いで、このフォトレジスト１４パターン
を用いて、光導波体搭載用開口部２ａと光半導体素子位
置決め用開口部３ａ部分の第１耐エッチング膜１１をＲ
ＩＥ（リアクティブイオンエッチング）装置によりエッ
チング除去すると同時に、凹部所望深さに相当する深さ
だけ基板１をエッチングした。

【００５０】この場合、凹部３の深さは、光半導体素子
の配設・固定に有するはんだ層５の厚さを２μｍとする
と、凹部３の深さも２μｍとし、凹部形状もはんだ形状
にあわせて四角形とした。第１耐エッチング膜１１の除
去と同時に基板をエッチングし凹部３を形成すること
で、煩雑な工程を経ることなく、フォトマスクの形状を
そのまま反映した凹部３を形成することができた。ま
た、ＲＩＥなどのドライエッチング法で行うため、エッ
チングレートの制御が行いやすく、正確な深さの凹部３
を得ることができた。

【００５１】次に、フォトレジスト１４パターンを除去
し、第２耐エッチング膜１２となるＳｉＮｘ膜を同じく
ＬＰ−ＣＶＤ法で０．１μｍ成膜した。この膜は光導波
体搭載溝２形成時のエッチャントである水酸化カリウム
水溶液に対する耐性が高いと同時にカバレッジ性に優れ
ているので、凹部３の段差をエッチャントから完全に保
護できた。第２耐エッチング膜１２成膜後、再度フォト
リソグラフィーを行い、光導波体搭載溝開口部２ａ近傍
の第２耐エッチング膜１２を除去し、凹部３のみを第２
耐エッチング膜１２で覆った。

【００５２】次に、フォトレジストパターン除去後、基
板１を水酸化カリウム水溶液（４３ｗｔ％、６０℃）に
浸漬し、異方性エッチングにより光導波体搭載用開口部
２ａにＶ溝２を形成した。発光素子８の発光点は素子底
面から約７μｍの高さにあるので、外径１２５μｍの光
ファイバ７の光軸が基板から７μｍの高さにくるように
Ｖ溝幅は１４３μｍとした。

【００５３】次に、第１および第２耐エッチング膜を除
去し、基板１全体に絶縁膜となる酸化膜１３を熱酸化に
より０．５μｍ形成した。その後、スプレイ塗布法によ
り基板１に導体層パターンとなるフォトレジストパター
ンを形成し、蒸着法により導体層となるＴｉ／Ｐｔ／Ａ
ｕ（ただし、下層／上層の順）の金属膜を０．８μｍ成
膜し、リフトオフ法により導体層４を形成した。

【００５４】同様にして、凹部３内にＡｕ−Ｓｎ合金は
んだ層５を２μｍ形成した。

【００５５】本実施例によれば、基板１自体に溝パター
ニングと同時に凹部３を形成し、ついで異方性エッチン
グによりＶ溝２を形成したので、凹部３のパターンが正
確で且つ深さ方向も精度の高い凹部が得られると同時
に、凹部３の形状が崩れること無くはんだダムとしての
機能を果たせた。また、その後基板１表面全体に絶縁膜
１３を形成しするので、凹部３内部の絶縁性は確実に得
られた。

【００５６】また、図２に示すように、本発明の光部品
実装用基板１の内側導体層４上に発光素子８、外側導体
層４上に受光素子９を、凹部３内部に形成したはんだ５
のセルフアライメント実装で配設後、それぞれボンディ
ングワイヤでで接続し、光導波体搭載溝２に光ファイバ
７を配設し接着剤で固定することにより光モジュールＭ
１とし、本発明の有効性を確認することができた。

【００５７】

【発明の効果】以上詳述したように、本発明の光部品実
装用基板によれば、光半導体素子は、凹部によって精度
よく位置決めされるため、セルフアライメントが可能で
ある。また、光半導体素子の高さ方向は光半導体素子を
上部から押圧し当接させるため基板表面で決定されるの
で、はんだの高さずれによる光半導体素子の高さずれが
生じない。

【００５８】また、光半導体素子底面の電極パターンを
基板凹部にはめ込む形になり、より正確にセルフアライ
メントが可能である。

【００５９】また、凹部内部にはんだ層を有することに
より、凹部をはんだダムとして使用でき、セルフアライ
メント時の位置決めに用いるだけでなく、はんだが流れ
出して他の部分と接触してショートする恐れがない。

【００６０】また、本発明の製造方法によれば、光導波
体用溝と凹部を一枚のマスクで同時にパターニングを行
うため、互いの位置精度がよく、溝と凹部を使ったセル
フアライメントが可能となる。光導波体用溝および導体
層作製後に、新たにはんだダム用に薄膜成膜工程やフォ
トリソグラフィー、エッチング工程を行う必要が無いた
め、簡便な作製方法ではんだダムを作製できる（溝と凹
部のパターニング時に追加でエッチングして凹部を形成
するので、新たに凹部用に成膜やフォトリソ工程を行う
必要が無い）。

【００６１】また、導体層の上部に薄膜を作製する必要
が無く、また導体層は光導波体用溝形成後に作製するた
め、従来光導波体用溝のウェットエッチング時に生じた
ような絶縁膜や導体層の剥離やエッチピットが発生する
事も無い。

【００６２】凹部はドライエッチングで作製するため、
ウェットエッチングでは作製不可能な円形などのさまざ
まな形状に対応できると同時にマスクパターンを正確に
反映した形状が得られ、且つ形状が作製工程途中で崩れ
たり変形することがないので、セルフアライメント実装
に必要な位置精度が工程途中で劣化することも無く、は
んだダムとしての機能を失うこともない。

【００６３】導体層は凹部内部も含めて熱酸化膜上に形
成することが可能であるため、絶縁性がよい。

【００６４】光導波体搭載溝エッチング時のマスク膜で
ある第１および第２耐エッチング膜は、熱酸化膜に代表
される絶縁膜形成前にすべて除去されるので、エッチン
グによって生じたひさし状の膜がごみとなって基板表面
へ付着することもなく、清浄な基板表面を保てる。

【００６５】さらに、本発明の光モジュールによれば、
光導波体と光半導体素子とが精度よく光結合されること
により、性能の非常に優れた光モジュールを提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明に係る光部品実装用基板の実施形態を模
式的に説明する斜視図である。

【図２】本発明に係る光モジュールの実施形態を模式的
に説明する斜視図である。

【図３】本発明に係る光部品実装用基板の実施形態を模
式的に説明する拡大断面図である。

【図４】本発明に係る凹部形状の例を示す上面図であ
る。

【図５】（１）〜（７）は、本発明に係る光部品実装用
基板の製造方法を模式的に説明する上面図である。

【図６】Ａ，Ｂ（１）〜（７）は、本発明に係る光部品
実装用基板の製造方法を模式的に説明する断面図であ
る。

【図７】（１）〜（４）は、従来の光部品実装用基板の
製造方法を説明する断面図である。

【符号の説明】

１：基板 ２：Ｖ溝（光導波体搭載溝） ２ａ：光導波体搭載溝開口部 ３：凹部 ３ａ：凹部用開口部 ４：導体層 ５：はんだ層 ６：ストッパー溝 ７：光ファイバ（光導波体） ８：発光素子（光半導体素子） ９：受光素子（光半導体素子） １０：光半導体素子側電極 １１：第１耐エッチング膜 １２：第２耐エッチング膜 １３：絶縁膜（熱酸化膜） １４：フォトレジスト

Claims (4)

【特許請求の範囲】
1. 【請求項１】 基板上に、光導波体を配設する搭載溝
   と、前記光導波体に光接続させる光半導体素子を配設す
   る導体層とがそれぞれ形成されている光部品実装用基板
   であって、前記導体層の一部が前記光半導体素子の下面
   で覆われる凹部に形成されていることを特徴とする光部
   品実装用基板。
2. 【請求項２】 前記凹部内にはんだ層が形成されている
   ことを特徴とする請求項１に記載の光部品実装用基板。
3. 【請求項３】 基板上に耐エッチング膜を形成する工程
   と、該耐エッチング膜に搭載溝形成用開口部及び凹部形
   成用開口部を形成して前記基板表面を露出させる工程
   と、前記搭載溝形成用開口部及び前記凹部形成用開口部
   に露出された基板表面をエッチングして搭載溝及び凹部
   を形成する工程と、前記凹部内に光半導体素子用の導体
   層を形成する工程と、を含むことを特徴とする請求項１
   に記載の光部品実装用基板の製造方法。
4. 【請求項４】 請求項１に記載の光部品実装用基板の搭
   載溝に光導波体を、前記凹部に前記光導波体に光結合さ
   せる光半導体素子を各々配設してなる光モジュール。