JP2002223051A

JP2002223051A - 回路基板とその製造方法ならびにそれを用いた電子装置

Info

Publication number: JP2002223051A
Application number: JP2001016502A
Authority: JP
Inventors: Eiji Matsuzaki; 永二松崎; Takehiko Hasebe; 健彦長谷部; Naoki Matsushima; 直樹松嶋; Yoichi Abe; 洋一阿部
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-01-25
Filing date: 2001-01-25
Publication date: 2002-08-09

Abstract

(57)【要約】（修正有）【課題】導電性ビア及びベース基板とそれらを電気的に
分離する絶縁層の間の密着力を強化することにより信頼
性を高めた、インターポーザとして好適なメタルベース
回路基板を提供する。【解決手段】導電性部材により構成されたベース基板１
のスルーホール内に有機絶縁樹脂からなる第1絶縁層が
充填され、第1絶縁層の中に表裏２つの主表面を電気的
に接続する導電性ビア３がベース基板１と接触しないよ
うに形成された回路基板において、導電性ビア３が、ベ
ース基板１と同一部材からなる芯線部と、芯線部の少な
くとも一部を被覆するように設けられた少なくとも１つ
以上の導電性部材、あるいは／かつ、絶縁性部材からな
る外周部により構成されていることを特徴とする回路基
板によって達成される。かかる構成によれば、導電性ビ
ア３やベース基板１からの絶縁層の剥離を防止できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ベース基板の表裏
２つの主表面の少なくとも一方の主表面に配線層と絶縁
層からなるビルドアップ層、あるいは/かつ、接続端子
を有する回路基板に係わり、特に、導電性部材（たとえ
ば、金属部材）からなるベース基板（コア基板）を貫通
する導電性ビアの構成に特徴を有する回路基板とその製
造方法に関する。

【０００２】

【従来の技術】最近、半導体チップでは、集積回路素子
(以下、ＩＣと呼ぶことにする)の高密度化が進むととも
に動作速度は年々上昇している。ＩＣの高密度化に伴
い、それを搭載する回路基板の配線容量は増大し、ノイ
ズ対策が重要な課題となっている。現状、ビルドアッブ
基板等の多層回路基板では、配線層の積層数の増大及び
層間へのグランド層の形成によって対応しているが、製
造コストが上昇し、製造歩留まりが低下してしまう問題
を抱えている。また、熱膨張係数差によって発生する半
導体チップ／回路基板間応力の緩和と放熱性改善も重要
な課題となっている。これらの課題に対応できる基板と
して、金属板をベース基板として用いたメタルベース回
路基板（メタルコア基板）が期待される。メタルベース
基板は、現在多く使われているガラス−エポキシ基板等
に比べて大きな熱放散性を示すほか、機械的強度や耐熱
性に優れている。また、材料を適切に選択することによ
り、半導体チップとの熱膨張係数差を小さくできる。た
とえば、鉄、ニッケル合金であるインパー（熱膨張係数
≦４×１０^−６℃^−１）や４２アロイ（熱膨張係数：４
〜５×１０^−６℃^−１）を用いることにより、シリコン
チップとの熱膨張係数差を小さくすることができる。更
に、特開平１１−２９８１０４号公報によれば、平滑性
に優れた基板を得ることができるので配線の微細化が可
能であり、ベース基板のグランド層への適用により、グ
ランド層形成プロセスの低減による工程短縮とグランド
強化ができる。このように、メタルベース回路基板は種
々の利点を有する。

【０００３】さて、ＩＣの動作速度が上昇すると、半導
体チップ内部で発生するスイッチングノイズや信号線の
接続部での信号反射により特性が劣化することが知られ
ている。スイッチングノイズの低減にはデカップリング
キャパシタを接地端子と電源端子の間に設置することが
有効であり、信号反射を抑制するためには信号線上に終
端抵抗を設けることが有効である。デカップリングキャ
パシタや終端抵抗はＩＣのできるだけ近い場所に設置す
るのが効果的であり、インターポーザ(半導体チップキ
ャリア)にデカップリングキャパシタや終端抵抗を内蔵
させることが報告、あるいは、提案されている。例え
ば、終端抵抗を内蔵させたインターポーザが、日立評論
７３(１９９１年)第４１頁から４８頁において報告さ
れ、デカップリングキャパシタを内蔵したインターポー
ザが特開平６−３１８６７２号公報や特開平８−１４８
５９５号公報で、デカップリングキャパシタと終端抵抗
を共に内蔵させたインターポーザが特開平９−２１３８
３５9号公報で提案されている。このインターポーザの
採用は、各種ノイズの対策となるばかりではなく、半導
体チップの保護機能や接続端子のピッチ変換機能が確保
され、数々の経済的効果をもたらされる。たとえば、半
導体チップの取り扱いが容易になることから検査しやす
くなり、チップ選別のコスト上昇を抑制できる。更に、
ベアチップ実装やフリップチップ実装のインフラ整備に
かかるコストを考えるとき、パッケージング工程で用い
た従来通りのインフラを使用できる点は大きな利点とな
る。このインターポーザを上記メタルベース回路基板で
構成することにより、前述したメタルベース回路基板の
長所を有するインターポーザが期待される。

【０００４】メタルベース回路基板では、導電性ビアの
形成工程は、一般的に、（１）メタルベース基板への第
１スルーホール形成、（２）該第１スルーホールへの絶
縁層充填、（３）該絶縁層への第２スルーホール形成、
（４）該第２スルーホールへの導電性ビア形成、の各工
程を含む。第１スルーホールはドリルによって形成され
ることが多く、導電性ビアはめっきによって形成される
か、導体を第２スルーホールへ挿入することによって形
成される。特開平１１−１０３１４３号公報では、導体
を第２スルーホールへ挿入することによって形成された
導電性ビアが接続端子として用いられている。また、特
開平８−３８６８２０号公報や特開平９−３２１０７３
号公報では、ベース基板を有機系絶縁体に貼り付け、フ
ォトエッチングにより環状の貫通スルーホールを設け、
ベース基板より切り離したランドパターンを検査用パッ
ドとして利用している。すなわち、従来のメタルベース
基板の場合、ベース基板はヒートシンク用の台座や検査
用パッド、グランドプレーン（特開平１１−２９８１０
４号公報参照）として用いられることが多く、導電性ビ
アは半導体チップの周辺に形成されている。

【０００５】メタルベース回路基板をインターポーザと
して用いるためには、ベース基板の表裏２つの主表面を
電気的に接続する導電性ビアを要求される微細ピッチで
設け、半導体チップの存在領域における接続端子を表裏
２つの主表面でとれるようにする必要がある。

【０００６】

【発明が解決しようとする課題】このような構造を有
し、インターポーザとして使用可能なメタルベース回路
基板が、本願と同一出願人により特願平１１−３２６０
３７号で提案されている。図９は、特願平１１−３２６
０３７号で提案されているインターポーザを要部断面図
で示したものである。この図において、９０１は導電性
部材からなるベース基板を、９０２は有機絶縁樹脂から
なる絶縁層を、９０３はベース基板９０１を貫通する導
電性ビアを、９０４はベース基板９０１を保護するＣｒ
等からなる薄膜保護層を、９０５はベース基板９０１の
表裏面に形成された絶縁層を、９０６、９０７、９０
８、９０９は接続端子を示している。このインターポー
ザでは、フォトエッチング法を用いてベース基板表面を
加工することにより環状溝を形成する工程と、該環状溝
に絶縁層を充填する工程を表裏２つの主表面に対して行
うことにより、ベース基板９０１を貫通する導電性ビア
９０３を形成している。これにより、導電性ビアは同軸
構造となり、微細なビアピッチを実現している。この製
造方法により狭ピッチのビアを形成するためには、加工
性に優れた部材をベース基板として選択する必要があ
り、４２アロイ等の鉄系合金が適している。

【０００７】本発明は以上のことに鑑みてなされたもの
であり、その第1の目的は、導電性ビア及びベース基板
とそれらを電気的に分離する絶縁層の間の密着力を強化
することにより信頼性を高めた、インターポーザとして
好適なメタルベース回路基板を提供することである。本
発明の第２の目的は、取り扱う信号の周波数増大に対
し、表皮効果による導電性ビアの抵抗増大を抑制するこ
とができる、インターポーザとして好適なメタルベース
回路基板を提供することである。また、本発明の第３の
目的は、キャパシタや抵抗素子、インダクタンス素子等
の受動素子を内蔵させた、インターポーザとして好適な
上記メタルベース回路基板を提供することである。そし
て、本発明の第４の目的は、上記メタルベース基板の少
なくとも一方の主表面上に半導体チップや個別電子部品
を搭載した信頼性の高い電子装置を提供することにあ
る。

【０００８】ところで、例えば、導電性ビア１２３及び
ベース基板９０１と絶縁層９０２の接着力強化による信
頼性確保については考慮されないと、ビルドアップ層形
成等の回路基板製造工程や高温多湿な環境下では絶縁層
９０２が剥離する恐れがある。また、４２アロイ等の鉄
系合金は固有抵抗率と透磁率が高いため、導電性ビア９
０３の抵抗が取り扱う信号の周波数増大につれて増大す
ることが懸念される。

【０００９】

【発明が解決するための手段】上記第１の目的は、導電
性部材により構成されたベース基板の中に表裏２つの主
表面をつなぐスルーホールが少なくとも1つ以上設けら
れ、該スルーホール内に有機絶縁樹脂からなる第1絶縁
層が充填され、該第1絶縁層の中に表裏２つの主表面を
電気的に接続する導電性ビアがベース基板と接触しない
ように形成された回路基板において、前記導電性ビア
が、前記ベース基板と同一部材からなる芯線部と、該芯
線部の少なくとも一部を被覆するように設けられた少な
くとも１つ以上の導電性部材、あるいは／かつ、絶縁性
部材からなる外周部により構成されていることを特徴と
する請求項1に記載の回路基板によって達成される。か
かる構成によれば、導電性ビア芯線部の少なくとも一部
を被覆するように設けられた外周部を構成する部材を、
有機絶縁樹脂やベース基板との密着力の強い材料とする
ことで、導電性ビアやベース基板からの第１絶縁層の剥
離を防止できる。

【００１０】上記第２の目的は、請求項1に記載の回路
基板において、前記導電性ビアの前記外周部を構成する
前記導電性部材の少なくとも１つが前記芯線部よりも低
い固有抵抗率を有する導電性部材により構成されること
を特徴とする請求項２に記載の回路基板によって達成さ
れる。かかる構成によれば、導電性ビアの外周部に低抵
抗領域が形成されるので、動作周波数の増大に対して
も、導電性ビアの抵抗増加を抑制できる。

【００１１】請求項３に記載の回路基板は、請求項１乃
至２に記載の回路基板において、前記導電性ビアの前記
外周部を構成する前記導電性部材の少なくとも１つを、
銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、金
（Ａｕ）、白金（Ｐｔ）、タングステタン（Ｗ）、アル
ミニウム（Ａｌ）の中から選択したことを特徴とするも
のである。これらの材料の成膜には、めっき法やガスを
原料とした化学蒸着法（ＣＶＤ）を用いることができ、
導電性ビアの側壁を被覆するのに適している。ベース基
板として鉄系合金を用いた場合、これらの材料はベース
基板より低い固有抵抗率を示し、Ｎｉ以外の材料を用い
ることにより、導電性ビアの表皮効果に起因した抵抗増
加を抑制できる。透磁率が大きいＮｉや固有抵抗率が比
較的高いＣｒの場合、表皮効果に起因した導電性ビアの
抵抗増加に対する抑制効果は期待できず、ベース基板を
保護しながら有機絶縁膜との密着力を改善する目的で使
用することが好ましい。

【００１２】請求項４に記載の回路基板は、請求項１乃
至３に記載の回路基板において、前記導電性ビアの前記
外周部の最外周部を、少なくとも、シリコン酸化物、ア
ルミニウム酸化物、チタン酸化物のいずれかを含む無機
絶縁層により構成したことを特徴とするものである。か
かる構成により、ベース基板や導電性ビアを保護しなが
らこれらと有機絶縁膜との接着力を上げることができ
る。また、シリコン酸化物やアルミニウム酸化物、チタ
ン酸化物の成膜にはゾルゲル法や化学蒸着法（ＣＶＤ）
用いることができ、導電性ビアの側壁を被覆するのに適
している。

【００１３】請求項５に記載の回路基板は、請求項１乃
至４に記載の回路基板において、前記ベース基板を構成
する部材を、少なくともＮｉ、Ｃｒ、Ｃｏ、Ａｌのいず
れかを含む鉄系合金、あるいは、該鉄系合金にＣｕクラ
ッドを施した鉄系複合材、の中から選択したことを特徴
とするものである。かかる構成によれば、ベース基板は
加工性に優れたものとなるため、メタルベース基板内へ
の導電性ビア形成が容易になり、導電性ビアの微細化に
有利である。

【００１４】上記第３の目的は、請求項１乃至５に記載
のいずれかの回路基板において、前記ベース基板を電極
の一部とするキャパシタを、表裏少なくとも一方の主表
面上に形成したことを特徴とする請求項６に記載の回路
基板によって達成される。かかる構成によれば、等価直
列抵抗の小さなキャパシタを内蔵した回路基板が提供で
き、これをデカップリングキャパシタに用いることによ
り、電子装置のスイッチングノイズを低減できる。

【００１５】請求項７に記載の回路基板は、請求項１乃
至６のいずれかに記載の回路基板において、表裏少なく
とも一方の主表面上に、絶縁層と配線層からなる多層配
線部を設けたことを特徴とするものである。これによ
り、インターポーザとしての機能を発揮させることがで
き、半導体チップの保護機能や接続端子のピッチ変換機
能が確保され、検査用端子の形成等が可能になる。

【００１６】上記第４の目的は、請求項１乃至７のいず
れかに記載の回路基板の表裏少なくとも一方の主表面上
に半導体素子、あるいは／かつ、個別電子部品を搭載し
たことを特徴とする請求項８に記載の電子装置によって
達成される。

【００１７】請求項９に記載の回路基板の製造方法は、
請求項１乃至７に記載の回路基板の製造方法において、
前記導電性ビアの製造工程が、前記ベース基板の表裏い
ずれか一方の主表面上に環状溝を形成し、該環状溝内に
導電性薄膜層を形成する工程を含むことを特徴とするも
のである。かかる製造方法によれば、導電性ビアを形成
する領域の周囲のベース基板に環状溝を形成することに
よりベース基板と同一の部材からなる導電性ビアを形成
することができ、回路基板の製造プロセスの簡略化が可
能である。

【００１８】

【発明の実施の形態】以下、添付図面を参照しながら本
発明の実施の形態を説明するが、本発明はこれらの実施
の形態に限定されるものではない。〈第1の実施の形態〉図1は、本発明の第1の実施の形態
を要部断面図で示したものである。図において、１００
０と２０００は本発明を適用した回路基板を、1は導電
性部材からなるベース基板を、２は第1絶縁層を、３は
ベース基板１を貫通する導電性ビアを、４と４１はＣｒ
等からなる薄膜保護層を、５と５１は第２絶縁層を、６
と７、６１、７１は接続端子を示している。導電性ビア
３は、その中心部の芯線部３１と該芯線部を被覆するよ
うに設けられた外周部３２から構成され、第1絶縁層２
によりベース基板１と接触しないように分離されてい
る。回路基板１０００の場合には、第１の主表面（図１
（Ａ）の上側の面）のみに薄膜保護層４が形成されてい
るが、回路基板２０００では、第２の主表面（図１
（Ｂ）の下側の面）にも薄膜保護層４１が形成されてい
る。これは導電性ビア３の製造方法の違いによる。

【００１９】本実施の形態で本発明を適用した点は、導
電性ビア３を、その中心部のベース基板１と同一部材か
らなる芯線部３１と該芯線部を被覆するように設けられ
た外周部３２から構成したところである。かかる構成に
よれば、導電性ビア芯線部３１の少なくとも一部を被覆
するように設けられた外周部３２を構成する部材を、有
機絶縁樹脂やベース基板との密着力の強い材料とするこ
とで、第１絶縁層２が導電性ビア３やベース基板１から
の剥離することを防止できる。またこれにより、ベース
基板１による導電性ビア３の支持を安定なものにでき
る。このような材料として、ＣｕやＣｒ、Ａｕ、Ｐｔ、
Ｎｉ、Ｗ、Ａｌ等を上げることができる。また、Ｆｅと
Ｎｉの合金である４２アロイ等の鉄系合金をベース基板
１として用いると、これらの材料は導電性ビア３を構成
するベース基板より低い固有抵抗率を有することにな
る。そのため、動作周波数の増大に対しても、導電性ビ
アの表皮効果に起因した抵抗増加を抑制できる。ただ
し、Ｎｉの場合、透磁率が大きいため、動作周波数の増
大による表皮効果に起因した導電性ビアの抵抗増加に対
する抑制効果は期待できない。

【００２０】ベース基板１を構成する導電性部材として
は、このベース基板上に微細配線やキャパシタ等を考え
ると、表面を平滑にでき、できれば１０００℃以上の融
点を有する材料であることが望ましい。このような材料
として、Ｗ、Ｎｉ、Ｍｏ、Ｔａ、等を上げることができ
る。更に、エッチングやレーザによる加工が容易で、熱
膨張係数等の特性を組成によって調整できる等の利点が
あるため、ＮｉやＣｒ、Ｃｏ、Ａｌ、等を含む鉄系合金
や該鉄系合金にＣｕクラッドを施したものも好適であ
る。

【００２１】すでに述べてきたように、回路基板１００
０の場合には第１の主表面側に、回路基板２０００場合
には表裏２つの主表面に薄膜保護層４あるいは４１が形
成されている。この薄膜保護層４、４１は、ベース基板
1を製造プロセスから保護し、第２絶縁層５、５１との
密着性を改善するために設けられる。従って、薄膜保護
層４、４１はベース基板との密着性や耐環境性、耐熱性
に優れた材料であることが望ましい。このような材料と
して、Ｃｒ、Ｔｉ、Ｔａ、Ｗ、およびこれらの窒化物、
Ｔｉ−Ｗ合金、等の高融点金属、酸化インジウム、酸化
スズ、酸化インジウム・酸化スズ混合物（ＩＴＯ）、酸
化亜鉛、酸化ルテニウム、等の導電性酸化物、酸化シリ
コン、窒化シリコン、酸化アルミニウム、酸化チタン、
等の無機系絶縁材料を上げることができる。すなわち、
薄膜保護層４、４１は、これらの中から、ベース基板
１、第２絶縁層５、５１、製造プロセス、回路基板の使
用環境、等を考えて選択すれば良い。ただし、無機絶縁
材料を選択した場合、電気的導通を確保するため、導電
性ビア３上の薄膜保護層４、４１を取り除く必要があ
る。

【００２２】次に、図1（Ａ）に示した回路基板１００
０の製造方法について説明する。図２と図３は回路基板
１０００の製造工程の一例を要部断面図で示した工程フ
ロー図である。まず、図２を参照にして、回路基板１０
００の製造工程について説明する。

【００２３】まず、ベース基板を準備する（２Ａ）。
例えば、適正な大きさに切り出した４２アロイ等の導電
性部材の表面研磨を行うことにより、その表面を平滑に
し、ベース基板1とする。次いで、ベース基板1の脱脂処
理、中性洗剤やアルカリ洗剤を用いて洗浄を行い、表面
を清浄にする。

【００２４】次に、薄膜保護層を形成する（２Ｂ）。例
えば、スパッタリング法等の成膜手法を用いて、ベース
基板１の表裏２つの主表面上にＣｒ等の金属を成膜し、
薄膜保護層４、４１とする。薄膜保護層４、４１の膜厚
はベース基板１を保護でき、密着強度を確保できる程度
で差し支えないが、１００〜２００ｎｍが一般的であ
る。

【００２５】次に、導電性ビアの芯線部分を形成する
（２Ｃ）。例えば、フォトエッチング法(ウェットエッ
チングやドライエッチングを含む)やレーザ加工法等、
周知の手法を用いて、薄膜保護層４とベース基板1を加
工することにより、ベース基板1の第１の主表面側に環
状溝２１０を形成する。これにより、ベース基板1の第
１の主表面側に導電性ビア３の芯線部分３１０が形成さ
れる。

【００２６】次に、導電性ビアの外周部分を形成する
（２Ｄ）。例えば、電気めっき等の手法を用いてベース
基板１の表面にＣｕ等の導電性薄膜を形成する。この場
合、他の材料（例えば、ＣｒやＮｉ）と組み合わせた多
層膜としても差し支えない。これにより、導電性ビアの
芯線部分２１０の周囲が導電性薄膜により被覆され、導
電性ビア３の外周部分３２０が形成される。この例で
は、ベース基板１の２つの主表面上にも導電性薄膜３２
１、３２２が形成されているが、レジスト等により被覆
し、形成されないようにしても良い。

【００２７】以下、図３を参照にしながら説明する。次
に、第1絶縁層の充填および第１主表面側第２絶縁層の
形成を行う（３Ａ）。例えば、真空ホットプレス法等の
手法を用いてプリプレグ等の有機絶縁シートをベース基
板１の第1の主表面側に貼り付け、環状溝２１０に第1絶
縁層２を充填するとともに、ベース基板１の第1の主表
面側に第２絶縁層５を形成する。なお、有機絶縁樹脂と
してはプリプレグに限定されるものではなく、他の材料
を用いても良い。すなわち、液状あるいはペースト状の
絶縁材料をディップ法や印刷法、スプレー塗布、転写法
等、別の手法を用いて形成しても差し支えない。また、
環状溝２１０への第１絶縁層２の充填と第２絶縁層５の
形成を別々の工程で行っても良い。

【００２８】次に、ベース基板の第２の主表面側除去及
び第２の主表面上への第２絶縁層の形成を行う（３
Ｂ）。例えば、エッチングや研磨など、周知の手法を用
いてベース基板１の第２の主表面側の部分を除去し、導
電性ビアの芯線部分２１０と外周部分３１０、第１絶縁
層２を第２の主表面側に露出させる。これにより、ベー
ス基板１と同一部材からなる芯線部分２１０とＣｕ等の
導電性薄膜からなる外周部分３１０がベース基板１から
分離され、導電性ビア３が形成される。次いで、平滑化
と洗浄を行い、新たな第２の主表面を清浄にする。な
お、この工程において、第１の主表面側の第２絶縁層４
の損傷が大きい場合には、必要に応じて第１の主表面側
を保護する。そして、例えば、工程（３Ａ）と同様に、
真空ホットプレス法等の手法を用いてプリプレグ等の有
機絶縁シートをベース基板１の第２の主表面側に貼り付
け、有機絶縁膜からなる絶縁層５１を形成する。この場
合にも、有機絶縁材料としてプリプレグに限定されるも
のではなく、その他の材料を用いても良く、液状（ある
いはペースト状）の絶縁材料をディップ法や印刷法、ス
プレー塗布、転写法等、別の手法を用いて形成しても差
し支えない。

【００２９】次に、第２絶縁層へスルーホールを形成す
る（３Ｃ）。例えば、フォトエッチング法(ウェットエ
ッチングやドライエッチングを含む)やレーザ加工法等
の周知の方法を用いて、第２絶縁層５、５１の中にスル
ーホール５００を形成する。

【００３０】次に、接続端子を形成する（３Ｄ）。例え
ば、選択した接続手法に適合した材料をスパッタ法や真
空蒸着法、めっき法等の周知の成膜手法により成膜し、
フォトエッチング法等の周知の手法によりパターン分離
を行い、接続端子６、７、６１、７１を形成する。接続
端子メタライズに用いる材料は接続手法によって選択す
ることになるが、はんだ接続を前提にする場合、Ａｕ
／Ｎｉ／Ｃｒ積層膜やＮｉ−Ｃｕ／Ｃｒ積層膜等を用い
ることことが好ましい。ここで、Ａ／ＢはＢの上層膜と
して、Ａが積層されていることを示している。以上で、
図１（Ａ）に示した配線基板１０００が完成する。

【００３１】次に、図1（Ｂ）に示した回路基板２００
０の製造方法を図４を参照にしながら説明する。図４は
配線基板２０００の製造工程の一例を要部断面図で示し
た工程フロー図である。まず、導電性ビアの芯線部分と
外周部分を形成する（４Ａ）。例えば、図２に示した工
程により、４２アロイ等の導電性部材からなるベース基
板１の表裏２つの主表面上に薄膜保護層４、４１を形成
し、更に、周知のフォトエッチング法とめっき法を用い
て、ベース基板１の第１の主表面側に、ベース基板１と
同一部材からなる導電性ビアの芯線部分２１０とＣｕ等
の導電性薄膜からなる導電性ビア３の外周部分３２０を
形成する。この例でも、ベース基板１の第１の主表面上
に導電性薄膜３２１が形成されているが、レジスト等に
より被覆し、形成されないようにしても良い。

【００３２】次に、第１主表面側における第1絶縁層の
充填と第２絶縁層の形成を行う（４Ｂ）。例えば、真空
ホットプレス法等の手法を用いてプリプレグ等の有機絶
縁シートをベース基板１の第1の主表面側に貼り付け、
環状溝２１０に第1絶縁層２を充填し、更に、ベース基
板１の第1の主表面側に第２絶縁層５を形成する。な
お、有機絶縁樹脂としてはプリプレグに限定されるもの
ではなく、その他の材料を用いても差し支えなく、液状
あるいはペースト状の絶縁材料をディップ法や印刷法、
スプレー塗布、転写法等、別の手法を用いて形成しても
差し支えない。また、環状溝２１０への第１絶縁層２の
充填と第２絶縁層５の形成を別々の工程で行っても良
い。

【００３３】次に、第２主表面側における第1絶縁層の
充填と第２絶縁層の形成を行う（４Ｃ）。例えば、前記
工程（４Ａ）と同様にして、ベース基板１の第２の主表
面側に、ベース基板１と同一部材からなる導電性ビアの
芯線部分とＣｕ等の導電性薄膜からなる導電性ビア３の
外周部分を形成する。これにより、導電性ビア３の芯線
部分３１と外周部分３２が完成し、これらはベース基板
１から分離される。次いで、前記工程（４Ｂ）と同様に
して、第２の主表面側に第２絶縁層５１を形成する。な
お、この例では、ベース基板１の第２の主表面上にも導
電性薄膜３２２が形成されているが、レジスト等により
被覆し、形成されないようにしても良い。

【００３４】次に、接続端子を形成する（４Ｄ）。例え
ば、フォトエッチング法やレーザ加工法等の周知の手法
により、表裏２つの主表面上の第２絶縁層にスルーホー
ルを形成する。次いで、選択した接続手法に適合した材
料をスパッタ法や真空蒸着法、めっき法等の周知の成膜
手法により成膜し、フォトエッチング法等の周知の手法
を用いてパターン分離を行い、接続端子６、７、６１、
７１を形成する。接続端子メタライズに用いる材料は接
続手法によって選択することになるが、はんだ接続を前
提にする場合、Ａｕ／Ｎｉ／Ｃｒ積層膜やＮｉ−Ｃｕ
／Ｃｒ積層膜等を用いることことが好ましい。ここで、
Ａ／ＢはＢの上層膜として、Ａが積層されていることを
示している。以上で、図１（Ａ）に示した配線基板２０
００が完成する。

【００３５】ここで示した第１の実施の形態によれば、
第１の主表面側の端子６、７に半導体チップ（図示せ
ず）や個別電子部品（図示せず）を搭載し、第２の主表
面側の端子６１、７１を別の配線基板（図示せず）に接
続することにより、本発明による回路基板をインターポ
ーザとして使うことができる。またここでは、接続端子
６、７、６１、７１は接続端子メタライズの段階で止ま
っているが、この上に半田バンプを設けておくことは、
本発明による回路基板と別の配線基板(図示せず)や半導
体チップ(図示せず)と半田接合する上で有効である。〈第２の実施の形態〉図５は、本発明の第２の実施の形
態を要部断面図で示したものである。図において、３３
は無機絶縁層を、３４は導電体層を、３０００と４００
０は本発明を適用した回路基板を示す。他の符号は図1
と同じである。

【００３６】本実施の形態は、導電性ビア３の外周部分
３２の構成部材として無機絶縁層３３を用いた場合の例
を示したものである。導電性ビア３の外周部分３２は、
図５の（５Ａ）に示した回路基板３０００の場合には無
機絶縁層３３により、図５の（Ｂ）に示した回路基板４
０００の場合には、Ｃｕ等の導電性部材からなる導電性
薄膜層３４と無機絶縁層３３によって構成されている。
回路基板３０００では、無機絶縁層３３は導電性ビア３
の最外周部に配置されている。かかる構成によって、第
１絶縁層２と導電性ビア３、ベース基板１との密着力を
強め、第１絶縁層２と導電性ビア３、ベース基板１の反
応を防止する。また、無機絶縁層３３によりベース基板
１や導電性ビア３を保護しているため、導電性ビア３部
での腐食等の発生を抑制する。従って、無機絶縁層３３
としては、化学的に安定でベース基板１や導電体層２４
との密着性に優れており、ベース基板１を貫通する導電
性ビア３上に形成できることが望ましい。このような材
料として、シリコン酸化物、アルミニウム酸化物、チタ
ン酸化物のいずれかを含む絶縁材料を挙げることができ
る。これらの材料は化学的に安定であり、ＣＶＤ法やソ
゜ルゲル法等の手法により、表面凹凸の大きな場所にも
成膜できるからである。なお、回路基板３０００の場
合、導電性ビア３の外周部として固有抵抗率が低い導電
性部材が用いられていない。そのため、動作周波数増大
による表皮効果に起因した抵抗増加に対する抑制効果は
期待できない。

【００３７】次に、図５の（５Ｂ）に示した回路基板４
０００の製造方法について説明する。図６は配線基板４
０００の製造工程の一例を要部断面図で示した工程フロ
ー図である。まず、導電性ビアの芯線部分を形成する
（６Ａ）。例えば、図２に示した工程（２Ａ）〜（２
Ｃ）に従って、４２アロイ等の導電性部材からなるベー
ス基板１の表裏２つの主表面を薄膜保護層４、４１によ
り被覆し、第１の主表面上にベース基板１と同一部材か
らなる導電性ビアの芯線部分２１０を形成する。このと
き、導電性ビアの芯線部分２１０の周囲には環状溝２１
０が形成される。

【００３８】次に、導電性ビアの外周部分を形成する
（６Ｂ）。例えば、ベース基板１の第２の主表面側を被
覆しながら、めっき等の手法を用いて、Ｃｕ等の導電性
薄膜３４により導電性ビアの芯線部分２１０を被覆す
る。次いで、ＣＶＤ法やディップ法、ゾルゲル法等の手
法により、例えば、アルミナを主成分とする無機絶縁３
３を形成する。これにより、導電性ビアの外周部分３２
０が形成される。この場合、ベース基板１の第１の主表
面上にも導電性ビアの外周部分と同一部材からなる薄膜
層が形成される。なお、この工程で、Ｃｕ等の導電性薄
膜３４により導電性ビアの芯線部分２１０を被覆しなけ
れば、図５の（５Ａ）に示した回路基板３０００得るこ
とができる。

【００３９】次に、第１主表面側における第1絶縁層の
充填と第２絶縁層の形成を行う（６Ｃ）。例えば、真空
ホットプレス法等の手法を用いてプリプレグ等の有機絶
縁シートをベース基板１の第1の主表面側に貼り付け、
環状溝２１０に第1絶縁層２を充填し、更に、、ベース
基板１の第1の主表面側に第２絶縁層５を形成する。な
おこの場合、有機絶縁樹脂としてプリプレグに限定され
るものではなく、その他の材料を用いても良い。すなわ
ち、液状あるいはペースト状の絶縁材料をディップ法や
印刷法、スプレー塗布、転写法等、別の手法を用いて形
成しても差し支えない。また、環状溝２１０への第１絶
縁層２の充填と第２絶縁層５の形成を別々の工程で行っ
ても良い。

【００４０】次に、ベース基板の第２の主表面側を除去
する（６Ｄ）。例えば、エッチングや研磨など、周知の
手法を用いてベース基板１の第２の主表面側の部分を除
去し、導電性ビアの芯線部分２１０と外周部分３１０、
第１絶縁層２を第２の主表面側に露出させる。これによ
り、ベース基板１と同一部材からなる芯線部分２１０
と、Ｃｕ等の導電性薄膜３４及びアルミナ等の無機絶縁
層３３からなる外周部分３１０がベース基板１から分離
され、導電性ビア３が形成される。次いで、平滑化と洗
浄を行い、新たな第２の主表面を清浄にする。なお、こ
の工程において、第１の主表面側の第２絶縁層４の損傷
が大きい場合には、必要に応じて第１の主表面側を保護
する。

【００４１】次に、第２の主表面上へ第２絶縁層を形成
する（６Ｅ）。例えば、工程（６Ｃ）と同様に、真空ホ
ットプレス法等の手法を用いてプリプレグ等の有機絶縁
シートをベース基板１の第２の主表面側に貼り付け、有
機絶縁樹脂からなる絶縁層５１を形成する。この場合に
も、有機絶縁材料としてプリプレグに限定されるもので
はなく、その他の材料を用いても良い。すなわち、液状
（あるいはペースト状）の絶縁材料をディップ法や印刷
法、スプレー塗布、転写法等、別の手法を用いて形成し
ても差し支えない。

【００４２】次に、接続端子を形成する（６Ｆ）。例え
ば、フォトエッチング法(ウェットエッチングやドライ
エッチングを含む)やレーザ加工法等の周知の方法を用
いて、第２絶縁層５、５１の中にスルーホールを形成す
る。次いで、選択した接続手法に適合した材料をスパッ
タ法や真空蒸着法、めっき法等の周知の成膜手法により
成膜し、フォトエッチング法等の周知の手法によりパタ
ーン分離を行い、接続端子６、７、６１、７１を形成す
る。接続端子メタライズに用いる材料は接続手法によっ
て選択することになるが、はんだ接続を前提にする場
合、Ａｕ／Ｎｉ／Ｃｒ積層膜やＮｉ−Ｃｕ／Ｃｒ積層
膜等を用いることことが好ましい。ここで、Ａ／ＢはＢ
の上層膜として、Ａが積層されていることを示してい
る。以上で、図５（Ｂ）に示した配線基板４０００が完
成する。

【００４３】本実施の形態においても、第１の主表面側
の端子６、７に半導体チップ（図示せず）や個別電子部
品（図示せず）を搭載し、第２の主表面側の端子６１、
７１を別の配線基板（図示せず）に接続することによ
り、本発明による回路基板をインターポーザとして使う
ことができることは明白である。また、接続端子６、
７、６１、７１は接続端子メタライズの段階で止まって
いるが、この上に半田バンプを設けておくことは、本発
明による回路基板と別の配線基板(図示せず)や半導体チ
ップ(図示せず)と半田接合する上で有効である。〈第３の実施の形態〉図７は本発明の第３の実施の形態
を要部断面図で示したものである。図において、５００
０と６０００は本発明を適用した配線基板を、８はキャ
パシタを、８２はキャパシタ１５の誘電体層を、８１と
８３はキャパシタ８の電極を、１０と１０１は導体パタ
ーンを、９と９１は第３絶縁層を、示す。その他の符号
は、図１〜図６の場合と同じである。この実施の形態で
は、薄膜保護層４、４１をＣｒ等の導電性部材で構成す
る。これにより、キャパシタ８の一方の電極（下部電
極）は、第１の電極８１の他、ベース基板１と薄膜保護
層４、４１によっても構成されることになる。

【００４４】この実施の形態は、第1の実施の形態を示
した回路基板２０００にキャパシタを内蔵させた例であ
る。すなわち、回路基板５０００は回路基板２０００の
第１の主表面側にキャパシタ８を内蔵させた例であり、
回路基板６０００は表裏２つの主表面にキャパシタ８を
内蔵させた例である。従って、本実施の形態を示す配線
基板５０００、６０００は、その基本構造や基本的な製
造工程、本発明を適用したところは、配線基板２０００
と同じであり、本実施の形態においても、本発明の適用
により、第1の実施の形態と同じ効果を得ることができ
る。

【００４５】本実施の形態では、導電性部材からなるベ
ース基板1をキャパシタ８の一方の電極（下部電極）の
一部としている。そのため、キャパシタ８の下部電極の
等価直列抵抗を低くできる。また、回路基板６０００で
は、キャパシタ８を表裏両面に形成しているため、キャ
パシタ８の容量を大きくできる。従って、本実施の形態
によれば、等価直列抵抗が低く、容量の高いキャパシタ
を内蔵させた回路基板を提供できる。そして、第１の主
表面側の接続端子６、７に半導体チップ（図示せず）や
個別電子部品（図示せず）を搭載し、第２の主表面側の
接続端子６１、７１１を別の配線基板（図示せず）に接
続することにより、等価直列抵抗が低く、容量の高いキ
ャパシタ１５を内蔵したインターポーザとして使用でき
るため、スイッチングノイズを低減できる電子装置を提
供できる。

【００４６】なお、本実施の形態を示す配線基板５００
０、６０００を製造するには、キャパシタ８を最初に形
成し、その後に、配線基板２０００の製造方法を用いる
ことにより、ベース基板１を貫通する導電性ビア３を形
成すればよい。また、キャパシタを内蔵させる配線基板
として第1の実施の形態で示した配線基板２０００を用
いているが、これに限定されるものではない。〈第４の実施の形態〉図８は、本発明の第４の実施の形
態を要部断面図で示したものである。図において、１１
と１１１はビルドアップ層からなる多層配線部を、７０
００は本発明を適用した回路基板を、示す。他の符号は
図１〜７の場合と同じである。この実施の形態は、第１
の実施の形態で示した配線基板２０００にビルドアップ
層からなる多層配線部を設けた場合の例である。従っ
て、第１の実施の形態を示す回路基板２０００と多層配
線部１１、１１１が一体化して形成されているため、本
実施の形態においても、第１の実施の形態で得られた効
果が得られる。

【００４７】本実施の形態で示した配線基板７０００の
場合にも、第１の主表面側の接続端子６、７に半導体チ
ップ（図示せず）や個別電子部品（図示せず）を搭載
し、第２の主表面側の接続端子６１、７１を別の配線基
板（図示せず）に接続することにより、インターポーザ
として使用できる。そして、多層配線部１１、１１１を
設けたことにより、接続端子ピッチの変換機能や検査機
能等を付与することができる。また、多層配線部１１、
１１１の中には、キャパシタや抵抗素子、インダクタン
ス素子を、必要に応じて内蔵させることもできる。

【００４８】なお、多層配線部１１、１１１と一体化す
る配線基板として第1の実施の形態で示した配線基板２
０００を用いているが、これに限定されるものではな
い。

【００４９】

【発明の効果】以上のように、本発明によれば、ベース
基板を貫通する導電性ビアを、ベース基板と同一部材か
らなる芯線部と該芯線部を被覆するように設けられた少
なくとも１つ以上の導電性部材、あるいは／かつ、絶縁
性部材からなる外周部により構成しているので、該外周
部を構成する部材を適切に選択することにより、導電性
ビア及びベース基板とそれらを分離する絶縁層の間の密
着力を強化することにより信頼性を高めたメタルベース
回路基板を提供することができる。また、前記外周部を
構成する部材をベース基板より低い部材より選択するこ
とにより、動作周波数増大による表皮効果に起因した導
電性ビアの抵抗増加を抑制できる。また、本発明による
回路基板には、キャパシタ等の受動素子を内蔵させるこ
とができるので、これらをデカップリングキャパシタ等
として用いることにより、本発明による回路基板の少な
くとも一方の主表面上に半導体チップや個別電子部品を
搭載した信頼性の高い電子装置を提供することができ
る。

【図面の簡単な説明】

【図１】本発明の第1の実施の形態を示す要部断面図で
ある。

【図２】第1の実施の形態を示す図1（１Ａ）の回路基板
１０００の製造工程の一例を要部断面図で示した工程フ
ロー図である。

【図３】図２に引き続き、図1（１Ａ）の回路基板２０
００の製造工程の一例を要部断面図で示した工程フロー
図である。

【図４】第1の実施の形態を示す図1（１Ｂ）の回路基板
２０００の製造工程の一例を要部断面図で示した工程フ
ロー図である。

【図５】本発明の第２の実施の形態を示す要部断面図で
ある。

【図６】第1の実施の形態を示す図５（５Ｂ）の回路基
板４０００の製造工程の一例を要部断面図で示した工程
フロー図である。

【図７】本発明の第３の実施の形態を示す要部断面図で
ある。

【図８】本発明の第４の実施の形態を示す要部断面図で
ある。

【図９】従来のメタルベース回路基板を示す要部断面図
である。

【符号の説明】

１，９０１…ベース基板、２，５，９，５１，９１，９
０２，９０５…絶縁層、３，９０３…導電性ビア、４，
４１，９０４…薄膜保護層、６，７，６１，７１，９０
６，９０７，９０８，９０９…接続端子、８…キャパシ
タ、８１，８３…キャパシタ８を構成する電極、８２…
キャパシタ８を構成する誘電体層、１０，１０１…導体
パターン、５００，５１０，…スルーホール、３１…
導電性ビア３の芯線部、３２…導電性ビア３の外周部、
１１，１１１…多層配線部、２１０…環状溝、３１０…
第１の主表面側に設けられた導電性ビアの芯線部、３２
０…第１の主表面側に設けられた導電性ビアの外周部、
３３…無機絶縁層、４，３２１，３２２…導電性薄膜、
１０００，２０００，３０００，４０００，５０００，
６０００，７０００…配線基板、

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０５Ｋ 3/46 Ｈ０１Ｌ 23/14 Ｍ (72)発明者松嶋直樹神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内 (72)発明者阿部洋一神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内Ｆターム(参考） 5E315 AA05 AA11 BB03 BB04 BB14 CC21 DD15 DD20 DD25 GG14 5E317 AA24 BB05 BB11 BB12 BB13 BB15 BB16 CC08 CC25 CC52 CD27 CD32 GG03 GG05 5E346 AA03 AA06 AA12 AA15 AA32 AA42 AA43 AA51 CC08 CC32 EE31 EE38 FF01 FF18 FF33 GG15 GG17 GG18 GG22 GG24 GG25 GG28 HH11 HH25

Claims

【特許請求の範囲】

【請求項１】導電性部材により構成されたベース基板の
中に表裏２つの主表面をつなぐスルーホールが少なくと
も1つ以上設けられ、該スルーホール内に有機絶縁樹脂
からなる第1絶縁層が充填され、該第1絶縁層の中に表裏
２つの主表面を電気的に接続する導電性ビアがベース基
板と接触しないように形成された回路基板において、前
記導電性ビアが、前記ベース基板と同一部材からなる芯
線部と、該芯線部の少なくとも一部を被覆するように設
けられた少なくとも１つ以上の導電性部材、あるいは／
かつ、絶縁性部材からなる外周部により構成されている
ことを特徴とする回路基板。
【請求項２】請求項1に記載の回路基板において、前記
導電性ビアの前記外周部を構成する前記導電性部材の少
なくとも１つが前記芯線部よりも低い固有抵抗率を有す
る導電性部材により構成されることを特徴とする回路基
板。
【請求項３】請求項１乃至２に記載の回路基板におい
て、前記導電性ビアの前記外周部を構成する前記導電性
部材の少なくとも１つを、銅（Ｃｕ）、ニッケル（Ｎ
ｉ）、クロム（Ｃｒ）、金（Ａｕ）、白金（Ｐｔ）、タ
ングステタン（Ｗ）、アルミニウム（Ａｌ）の中から選
択したことを特徴とする回路基板。
【請求項４】請求項１乃至３に記載の回路基板におい
て、前記導電性ビアの前記外周部の最外周部を、少なく
とも、シリコン酸化物、アルミニウム酸化物、チタン酸
化物のいずれかを含む無機絶縁層により構成したことを
特徴とする回路基板。
【請求項５】請求項１乃至４に記載の回路基板におい
て、前記ベース基板を構成する部材を、少なくともニッ
ケル(Ｎｉ)、クロム(Ｃｒ)、コバルト(Ｃｏ)、アルミニ
ウム(Ａｌ)のいずれかを含む鉄(Ｆｅ)系合金、あるい
は、該鉄(Ｆｅ)系合金に銅（Ｃｕ）クラッドを施した鉄
系複合材、の中から選択したことを特徴とする回路基
板。
【請求項６】請求項１乃至５に記載のいずれかの回路基
板において、前記ベース基板を電極の一部とするキャパ
シタを、表裏少なくとも一方の主表面上に形成したこと
を特徴とする回路基板。
【請求項７】請求項１乃至６のいずれかに記載の回路基
板において、表裏少なくとも一方の主表面上に、絶縁層
と配線層からなる多層配線部を設けたことを特徴とする
回路基板。
【請求項８】請求項１乃至７のいずれかに記載の回路基
板の表裏少なくとも一方の主表面上に半導体素子、ある
いは／かつ、個別電子部品を搭載したことを特徴とする
電子装置。
【請求項９】請求項１乃至７に記載の回路基板の製造方
法において、前記導電性ビアの製造工程が、前記ベース
基板の表裏いずれか一方の主表面上に環状溝を形成し、
該環状溝内に導電性薄膜層を形成する工程を含むことを
特徴とする回路基板の製造方法。