JP2002221540A - 電流−電圧変換回路 - Google Patents
電流−電圧変換回路Info
- Publication number
- JP2002221540A JP2002221540A JP2001016704A JP2001016704A JP2002221540A JP 2002221540 A JP2002221540 A JP 2002221540A JP 2001016704 A JP2001016704 A JP 2001016704A JP 2001016704 A JP2001016704 A JP 2001016704A JP 2002221540 A JP2002221540 A JP 2002221540A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- current
- voltage
- pair
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】積分回路のリセット回路にダイオードスイッチ
を設け、このダイオードスイッチの存在によりリセット
回路から積分回路にリーク電流が流れることを阻止する
構造とした電流−電圧変換回路において、ダイオードス
イッチの存在によって発生するオフセット電圧を除去す
ることを目的とする。 【解決手段】 積分コンデンサと演算増幅器の入力端子
との接続点側に互いに逆向きに接続された一対のダイオ
ードの各一端が接続されたダイオードスイッチと、この
ダイオードスイッチを構成する各ダイオードの他端と共
通電位点との間に接続した一対の抵抗器と、ダイオード
スイッチを構成する一対のダイオードと各抵抗器との接
続点に一端が接続された一対のリセットスイッチと、こ
の一対のリセットスイッチの各他端と積分回路の出力端
子との間に接続した互いに逆極性のバイアス電源とによ
って電流−電圧変換回路を構成した。
を設け、このダイオードスイッチの存在によりリセット
回路から積分回路にリーク電流が流れることを阻止する
構造とした電流−電圧変換回路において、ダイオードス
イッチの存在によって発生するオフセット電圧を除去す
ることを目的とする。 【解決手段】 積分コンデンサと演算増幅器の入力端子
との接続点側に互いに逆向きに接続された一対のダイオ
ードの各一端が接続されたダイオードスイッチと、この
ダイオードスイッチを構成する各ダイオードの他端と共
通電位点との間に接続した一対の抵抗器と、ダイオード
スイッチを構成する一対のダイオードと各抵抗器との接
続点に一端が接続された一対のリセットスイッチと、こ
の一対のリセットスイッチの各他端と積分回路の出力端
子との間に接続した互いに逆極性のバイアス電源とによ
って電流−電圧変換回路を構成した。
Description
【０００１】
【発明の属する技術分野】この発明は各種の計測器に用
いられる電流−電圧変換回路に関し、特にリセット時に
発生するオフセット電流を小さくすることができる電流
−電圧変換回路を提供しようとするものである。
いられる電流−電圧変換回路に関し、特にリセット時に
発生するオフセット電流を小さくすることができる電流
−電圧変換回路を提供しようとするものである。
【０００２】
【従来の技術】図５は特開平５−１２６８６４号公報で
提案された電流−電圧変換回路の構成を示す。図中１は
積分回路を示す。積分回路１は演算増幅器１Ａと積分コ
ンデンサ１Ｂとによって構成される。積分コンデンサ１
Ｂは演算増幅器１Ａの反転入力端子と、出力端子間に接
続され、被測定電流源３から出力される被測定電流ｉｘ
を予め定めた一定の時間Ｔに渡って積分し、積分電圧Ｖ
0を得る（図６参照）。この積分電圧Ｖ0はＶ0＝−（ｉ
ｘ／Ｃ１）Ｔで与えられる。尚、Ｃ１は積分コンデンサ
１Ｂの容量値。これにより、被測定電流ｉｘはｉｘ＝−
Ｖ0・Ｃ１／Ｔで求めることができる。
提案された電流−電圧変換回路の構成を示す。図中１は
積分回路を示す。積分回路１は演算増幅器１Ａと積分コ
ンデンサ１Ｂとによって構成される。積分コンデンサ１
Ｂは演算増幅器１Ａの反転入力端子と、出力端子間に接
続され、被測定電流源３から出力される被測定電流ｉｘ
を予め定めた一定の時間Ｔに渡って積分し、積分電圧Ｖ
0を得る（図６参照）。この積分電圧Ｖ0はＶ0＝−（ｉ
ｘ／Ｃ１）Ｔで与えられる。尚、Ｃ１は積分コンデンサ
１Ｂの容量値。これにより、被測定電流ｉｘはｉｘ＝−
Ｖ0・Ｃ１／Ｔで求めることができる。
【０００３】測定を再開するには積分コンデンサ１Ｂに
積分された電荷を放電し、リセットさせる必要がある。
このために、積分コンデンサ１Ｂには並列にリセット回
路２が接続される。リセット回路２はこの図５に示す例
ではダイオードスイッチＳＷ DとリセットスイッチＳＷ
１と、抵抗器２Ａ、２Ｂとによって構成した場合を示
す。このリセット回路２の特徴とする点は演算増幅器１
Ａの入力側にダイオードスイッチＳＷDを配置した点
と、ダイオードスイッチＳＷDの他端側を抵抗器２Ｂを
通じて共通電位点に接続した点にある。
積分された電荷を放電し、リセットさせる必要がある。
このために、積分コンデンサ１Ｂには並列にリセット回
路２が接続される。リセット回路２はこの図５に示す例
ではダイオードスイッチＳＷ DとリセットスイッチＳＷ
１と、抵抗器２Ａ、２Ｂとによって構成した場合を示
す。このリセット回路２の特徴とする点は演算増幅器１
Ａの入力側にダイオードスイッチＳＷDを配置した点
と、ダイオードスイッチＳＷDの他端側を抵抗器２Ｂを
通じて共通電位点に接続した点にある。
【０００４】ダイオードスイッチＳＷDと抵抗器２Ｂと
の存在によって以下の利点が得られる。つまり、リセッ
トスイッチＳＷ１に半導体スイッチを用いた場合、半導
体スイッチは完全にオフの状態（抵抗値が無限に大きい
状態）を得ることはできない。リセットスイッチＳＷ１
がオフの状態であっても、抵抗値は有限である。このた
めに、リセットスイッチＳＷ１に半導体スイッチ素子を
用いた場合、仮にダイオードスイッチＳＷDが存在しな
い場合は、その有限な抵抗値を通じてリーク電流が演算
増幅器１Ａの入力側に流れ、積分電圧に誤差を与える。
の存在によって以下の利点が得られる。つまり、リセッ
トスイッチＳＷ１に半導体スイッチを用いた場合、半導
体スイッチは完全にオフの状態（抵抗値が無限に大きい
状態）を得ることはできない。リセットスイッチＳＷ１
がオフの状態であっても、抵抗値は有限である。このた
めに、リセットスイッチＳＷ１に半導体スイッチ素子を
用いた場合、仮にダイオードスイッチＳＷDが存在しな
い場合は、その有限な抵抗値を通じてリーク電流が演算
増幅器１Ａの入力側に流れ、積分電圧に誤差を与える。
【０００５】このために、図５に示す回路ではダイオー
ドスイッチＳＷDを挿入し、積分動作中はダイオードス
イッチＳＷDの両端側の電位差をほぼ０Ｖの近辺に維持
させることにより、ダイオードスイッチＳＷDをオフの
状態に維持させ、これによりリーク電流が演算増幅器１
Ａの入力側に流れることを阻止したものである。この点
で優れた特質を具備している。
ドスイッチＳＷDを挿入し、積分動作中はダイオードス
イッチＳＷDの両端側の電位差をほぼ０Ｖの近辺に維持
させることにより、ダイオードスイッチＳＷDをオフの
状態に維持させ、これによりリーク電流が演算増幅器１
Ａの入力側に流れることを阻止したものである。この点
で優れた特質を具備している。
【０００６】
【発明が解決しようとする課題】図５に示した電流−電
圧変換回路は上述したように、優れた特質を具備してい
る半面、以下のような欠点を持っている。つまり、リセ
ット動作時はダイオードスイッチＳＷDを構成するダイ
オードＤａ又はＤｂの何れか一方がオンの状態になって
積分コンデンサ１Ｂに充電された電荷を放電させる。そ
の放電回路にはダイオードＤａ又はＤｂの順方向電圧降
下ＶFが発生する。従って、積分コンデンサ１Ｂの放電
はこの電圧降下ＶFで収束し、積分コンデンサ１Ｂには
ダイオードＤａ又はＤｂの順方向電圧ＶFが残る（図６
参照）。これが出力電圧Ｖ0に重畳してＶ0＋ＶF又はＶ0
−ＶFとして出力されてしまう欠点がある。因みにオフ
セット電圧ＶFがダイオードＤａ、Ｄｂの順方向電圧降
下であるものとすると、約０．６Ｖ（６００ｍＶ）とな
る。
圧変換回路は上述したように、優れた特質を具備してい
る半面、以下のような欠点を持っている。つまり、リセ
ット動作時はダイオードスイッチＳＷDを構成するダイ
オードＤａ又はＤｂの何れか一方がオンの状態になって
積分コンデンサ１Ｂに充電された電荷を放電させる。そ
の放電回路にはダイオードＤａ又はＤｂの順方向電圧降
下ＶFが発生する。従って、積分コンデンサ１Ｂの放電
はこの電圧降下ＶFで収束し、積分コンデンサ１Ｂには
ダイオードＤａ又はＤｂの順方向電圧ＶFが残る（図６
参照）。これが出力電圧Ｖ0に重畳してＶ0＋ＶF又はＶ0
−ＶFとして出力されてしまう欠点がある。因みにオフ
セット電圧ＶFがダイオードＤａ、Ｄｂの順方向電圧降
下であるものとすると、約０．６Ｖ（６００ｍＶ）とな
る。
【０００７】従って、図５に示した電流−電圧変換回路
を実用するには出力電圧Ｖ0に重畳するオフセット電圧
±ＶFを除去するためのオフセット除去回路を別途用意
する必要がある。この発明の目的はリセット動作後に、
出力電圧Ｖ0に重畳するオフセット電圧ＶFを小さくする
ことができる電流−電圧変換回路を提供しようとするも
のである。
を実用するには出力電圧Ｖ0に重畳するオフセット電圧
±ＶFを除去するためのオフセット除去回路を別途用意
する必要がある。この発明の目的はリセット動作後に、
出力電圧Ｖ0に重畳するオフセット電圧ＶFを小さくする
ことができる電流−電圧変換回路を提供しようとするも
のである。
【０００８】
【課題を解決するための手段】この発明の請求項１で
は、演算増幅器と、この演算増幅器の入力端子と出力端
子との間に接続した積分コンデンサとによって積分回路
を構成し、この積分回路により入力電流を積分コンデン
サに積分し、演算増幅器の出力端子に発生する積分電圧
により入力電流の値を電圧値に変換する電流−電圧変換
回路において、積分コンデンサと演算増幅器の入力端子
との接続点側に互いに逆向きに接続された一対のダイオ
ードの各一端が接続されたダイオードスイッチと、この
ダイオードスイッチを構成する各ダイオードの他端と共
通電位点との間に接続した一対の抵抗器と、ダイオード
スイッチを構成する一対のダイオードと各抵抗器との接
続点に一端が接続された一対のリセットスイッチと、こ
の一対のリセットスイッチの各他端と積分回路の出力端
子との間に接続した互いに逆極性のバイアス電源と、に
よって構成した電流−電圧変換回路を提案する。
は、演算増幅器と、この演算増幅器の入力端子と出力端
子との間に接続した積分コンデンサとによって積分回路
を構成し、この積分回路により入力電流を積分コンデン
サに積分し、演算増幅器の出力端子に発生する積分電圧
により入力電流の値を電圧値に変換する電流−電圧変換
回路において、積分コンデンサと演算増幅器の入力端子
との接続点側に互いに逆向きに接続された一対のダイオ
ードの各一端が接続されたダイオードスイッチと、この
ダイオードスイッチを構成する各ダイオードの他端と共
通電位点との間に接続した一対の抵抗器と、ダイオード
スイッチを構成する一対のダイオードと各抵抗器との接
続点に一端が接続された一対のリセットスイッチと、こ
の一対のリセットスイッチの各他端と積分回路の出力端
子との間に接続した互いに逆極性のバイアス電源と、に
よって構成した電流−電圧変換回路を提案する。
【０００９】この発明の請求項２では、請求項１記載の
電流−電圧変換装置において、バイアス電源はダイオー
ドの順方向電圧降下で発生する電圧を利用した電圧源で
構成した電流−電圧変換回路を提案する。この発明の請
求項３では、演算増幅器と、この演算増幅器の入力端子
と出力端子との間に接続した積分コンデンサとによって
積分回路を構成し、この積分回路により入力電流を積分
コンデンサに積分し、演算増幅器の出力端子に発生する
積分電圧により入力電流の値を電圧値に変換する電流−
電圧変換回路において、積分コンデンサと演算増幅器の
入力端子との接続点側に互いに逆向きに接続された一対
のダイオードの各一端が接続されたダイオードスイッチ
と、このダイオードスイッチを構成する各ダイオードの
他端と共通電位点との間に接続した一対の抵抗器と、ダ
イオードスイッチを構成する一対のダイオードと各抵抗
器との接続点のそれぞれと積分回路の出力端子との間に
接続されてダイオードスイッチを構成する一対のダイオ
ードと共にダイオードブリッジを構成する複数のダイオ
ードと、このダイオードブリッジをオン、オフ制御し、
ダイオードブリッジをオンの状態に制御することにより
積分コンデンサに充電された電荷を放電させるリセット
スイッチと、によって構成した電流−電圧変換回路を提
案する。
電流−電圧変換装置において、バイアス電源はダイオー
ドの順方向電圧降下で発生する電圧を利用した電圧源で
構成した電流−電圧変換回路を提案する。この発明の請
求項３では、演算増幅器と、この演算増幅器の入力端子
と出力端子との間に接続した積分コンデンサとによって
積分回路を構成し、この積分回路により入力電流を積分
コンデンサに積分し、演算増幅器の出力端子に発生する
積分電圧により入力電流の値を電圧値に変換する電流−
電圧変換回路において、積分コンデンサと演算増幅器の
入力端子との接続点側に互いに逆向きに接続された一対
のダイオードの各一端が接続されたダイオードスイッチ
と、このダイオードスイッチを構成する各ダイオードの
他端と共通電位点との間に接続した一対の抵抗器と、ダ
イオードスイッチを構成する一対のダイオードと各抵抗
器との接続点のそれぞれと積分回路の出力端子との間に
接続されてダイオードスイッチを構成する一対のダイオ
ードと共にダイオードブリッジを構成する複数のダイオ
ードと、このダイオードブリッジをオン、オフ制御し、
ダイオードブリッジをオンの状態に制御することにより
積分コンデンサに充電された電荷を放電させるリセット
スイッチと、によって構成した電流−電圧変換回路を提
案する。
【００１０】この発明の請求項４では、請求項３記載の
電流−電圧変換回路において、ダイオードスイッチを構
成する各ダイオードとこのダイオードと共にダイオード
ブリッジを構成するための各ダイオードとの接続点にダ
イオードスイッチの洩れ電流を阻止するための逆流阻止
用ダイオードを介挿した構成とした電流−電圧変換回路
を提案する。作用 この発明による電流−電圧変換回路によれば、リセット
時にはバイアス電源の電圧又はダイオードブリッジに発
生する電圧によって積分コンデンサの両端間の電位差は
ほぼ０Ｖの状態に平衡されるから、リセット時に発生す
るオフセット電圧の値を小さい電圧に制御することがで
きる利点が得られる。
電流−電圧変換回路において、ダイオードスイッチを構
成する各ダイオードとこのダイオードと共にダイオード
ブリッジを構成するための各ダイオードとの接続点にダ
イオードスイッチの洩れ電流を阻止するための逆流阻止
用ダイオードを介挿した構成とした電流−電圧変換回路
を提案する。作用 この発明による電流−電圧変換回路によれば、リセット
時にはバイアス電源の電圧又はダイオードブリッジに発
生する電圧によって積分コンデンサの両端間の電位差は
ほぼ０Ｖの状態に平衡されるから、リセット時に発生す
るオフセット電圧の値を小さい電圧に制御することがで
きる利点が得られる。
【００１１】
【発明の実施の形態】図１にこの発明による電流−電圧
変換回路の一実施例を示す。図５と対応する部分には同
一符号を付して示す。この発明の特徴とする構成はリセ
ット回路２において、ダイオードスイッチＳＷDを構成
するダイオードＤａとＤｂの各一端を積分回路１を構成
する演算増幅器１Ａの反転入力端子に接続すると共に、
各ダイオードＤａとＤｂの他端を抵抗器Ｒ２とＲ４を通
じて共通電位点に接続し、更に、各ダイオードＤａ、Ｄ
ｂと抵抗器Ｒ２、Ｒ４の各接続点にリセットスイッチＳ
Ｗ１とＳＷ２の各一端を接続し、これらリセットスイッ
チＳＷ１、ＳＷ２の各他端と積分回路１の出力端子との
間にそれぞれ抵抗器Ｒ１とバイアス電圧源２Ｃ及び抵抗
器Ｒ３とバイアス電圧源２Ｄの各直列回路を接続した構
成とした点である。
変換回路の一実施例を示す。図５と対応する部分には同
一符号を付して示す。この発明の特徴とする構成はリセ
ット回路２において、ダイオードスイッチＳＷDを構成
するダイオードＤａとＤｂの各一端を積分回路１を構成
する演算増幅器１Ａの反転入力端子に接続すると共に、
各ダイオードＤａとＤｂの他端を抵抗器Ｒ２とＲ４を通
じて共通電位点に接続し、更に、各ダイオードＤａ、Ｄ
ｂと抵抗器Ｒ２、Ｒ４の各接続点にリセットスイッチＳ
Ｗ１とＳＷ２の各一端を接続し、これらリセットスイッ
チＳＷ１、ＳＷ２の各他端と積分回路１の出力端子との
間にそれぞれ抵抗器Ｒ１とバイアス電圧源２Ｃ及び抵抗
器Ｒ３とバイアス電圧源２Ｄの各直列回路を接続した構
成とした点である。
【００１２】バイアス電圧源２Ｃ、２Ｄは抵抗器Ｒ１−
リセットスイッチＳＷ１−Ｄａ−Ｄｂ−リセットスイッ
チＳＷ２−抵抗器Ｒ３によって構成される閉ループ内で
は順方向に直列接続されるが、接続点Ｊ１とＪ２間では
互いに逆並列接続となり、この間の電位差は０Ｖとな
る。つまり、リセットスイッチＳＷ１とＳＷ２がオフの
状態では接続点Ｊ１とＪ２の間は開放されているから、
積分回路１は Ｖ0＝−（ｉｘ／Ｃ１）ｔ で積分動作を実行する。
リセットスイッチＳＷ１−Ｄａ−Ｄｂ−リセットスイッ
チＳＷ２−抵抗器Ｒ３によって構成される閉ループ内で
は順方向に直列接続されるが、接続点Ｊ１とＪ２間では
互いに逆並列接続となり、この間の電位差は０Ｖとな
る。つまり、リセットスイッチＳＷ１とＳＷ２がオフの
状態では接続点Ｊ１とＪ２の間は開放されているから、
積分回路１は Ｖ0＝−（ｉｘ／Ｃ１）ｔ で積分動作を実行する。
【００１３】時間ｔが予め定めた時間Ｔ（図６参照）と
なった時点でＶ0を測定し、その後リセット動作を行
う。リセット動作はリセットスイッチＳＷ１とＳＷ２を
オンの状態に制御すればよい。リセットスイッチＳＷ
１、ＳＷ２がオンの状態に制御されることによりバイア
ス電圧源２Ｃと２Ｄのバイアス電圧ｅ１とｅ２がｅ１＋
ｅ２となってダイオードＤａとＤｂの直列回路に印加さ
れる。ダイオードＤａとＤｂの順方向導通電圧がＶＤ
１、ＶＤ２の場合、 ｅ１＋ｅ２＞ＶＤ１＋ＶＤ２ になるように、バイアス電圧源２Ｃ、２Ｄのバイアス電
圧ｅ１とｅ２を設定すればリセットスイッチＳＷ１とＳ
Ｗ２をオンにした時点でダイオードＤａとＤｂはオンの
状態となる。ダイオードＤａ及びＤｂがバイアス電圧ｅ
１とｅ２によってオンの状態に制御されることにより積
分コンデンサ１Ｂに充電された電荷はダイオードＤａ又
はＤｂの何れか一方を通じて放電され、積分電圧Ｖ0は
リセットされる。
なった時点でＶ0を測定し、その後リセット動作を行
う。リセット動作はリセットスイッチＳＷ１とＳＷ２を
オンの状態に制御すればよい。リセットスイッチＳＷ
１、ＳＷ２がオンの状態に制御されることによりバイア
ス電圧源２Ｃと２Ｄのバイアス電圧ｅ１とｅ２がｅ１＋
ｅ２となってダイオードＤａとＤｂの直列回路に印加さ
れる。ダイオードＤａとＤｂの順方向導通電圧がＶＤ
１、ＶＤ２の場合、 ｅ１＋ｅ２＞ＶＤ１＋ＶＤ２ になるように、バイアス電圧源２Ｃ、２Ｄのバイアス電
圧ｅ１とｅ２を設定すればリセットスイッチＳＷ１とＳ
Ｗ２をオンにした時点でダイオードＤａとＤｂはオンの
状態となる。ダイオードＤａ及びＤｂがバイアス電圧ｅ
１とｅ２によってオンの状態に制御されることにより積
分コンデンサ１Ｂに充電された電荷はダイオードＤａ又
はＤｂの何れか一方を通じて放電され、積分電圧Ｖ0は
リセットされる。
【００１４】ここで、抵抗器Ｒ１、Ｒ３の抵抗値をｒ
ａ、抵抗器Ｒ２、Ｒ４の抵抗値をｒｂ、ダイオードＤ
ａ、Ｄｂの順方向導通電圧をＶＤ１＝ＶＤ２＝ＶＤ、ｅ
１＝ｅ２＝ｅとすると、 Ｖ0＝（ｒａ／２）ｉｘ となる。抵抗器Ｒ１とＲ３の抵抗値ｒａが充分小さく、
ダイオードＤａ、Ｄｂを流れる電流ｉ１とｉ２に対して
入力電流ｉｘが充分小さいとき、 Ｖ0≒０ ｉ１≒ｉ２ となる。
ａ、抵抗器Ｒ２、Ｒ４の抵抗値をｒｂ、ダイオードＤ
ａ、Ｄｂの順方向導通電圧をＶＤ１＝ＶＤ２＝ＶＤ、ｅ
１＝ｅ２＝ｅとすると、 Ｖ0＝（ｒａ／２）ｉｘ となる。抵抗器Ｒ１とＲ３の抵抗値ｒａが充分小さく、
ダイオードＤａ、Ｄｂを流れる電流ｉ１とｉ２に対して
入力電流ｉｘが充分小さいとき、 Ｖ0≒０ ｉ１≒ｉ２ となる。
【００１５】すなわち、リセット時に積分回路１に残る
出力電圧Ｖ0はほぼ０Ｖであり、オフセット電圧の発生
を除去することができる。また、リセット動作時にダイ
オードスイッチＳＷDを構成するダイオードＤａ、Ｄｂ
を流れる電流ｉ１とｉ２が ｉ１＝ｉ２＝（ｅ−ＶＤ）／ｒａ−ＶＤ／ｒｂ で一定電流となる。このためにリセット時の積分回路１
の入力インピーダンスは入力電流ｉｘの値に関係なく一
定値となる。
出力電圧Ｖ0はほぼ０Ｖであり、オフセット電圧の発生
を除去することができる。また、リセット動作時にダイ
オードスイッチＳＷDを構成するダイオードＤａ、Ｄｂ
を流れる電流ｉ１とｉ２が ｉ１＝ｉ２＝（ｅ−ＶＤ）／ｒａ−ＶＤ／ｒｂ で一定電流となる。このためにリセット時の積分回路１
の入力インピーダンスは入力電流ｉｘの値に関係なく一
定値となる。
【００１６】図２はリセットスイッチＳＷ１、ＳＷ２と
バイアス電圧源２Ｃ、２Ｄを具体的に示した実施例を示
す。この実施例ではリセットスイッチＳＷ１とＳＷ２に
ＦＥＴを用い、更にバイアス電圧源２Ｃ、２Ｄをダイオ
ードＤ４、Ｄ６とＤ５、Ｄ７の各直列回路によって構成
した場合を示す。ダイオードＤ４とＤ６及びＤ５とＤ７
はそれぞれ直列接続され、この直列回路に抵抗器Ｒ１と
Ｒ３を通じて常時電流ｉ３を流し、ダイオードＤ４とＤ
６の順方向導通電圧によりバイアス電圧ｅ１を発生さ
せ、ダイオードＤ５とＤ７の順方向導通電圧によりバイ
アス電圧ｅ２を発生させ、これらのバイアス電圧ｅ１と
ｅ２をリセットスイッチＳＷ１とＳＷ２を構成するＦＥ
Ｔの制御電極は共通接続され、この共通接続した制御電
極にリセット信号ＲＥＳＥＴを印加する。
バイアス電圧源２Ｃ、２Ｄを具体的に示した実施例を示
す。この実施例ではリセットスイッチＳＷ１とＳＷ２に
ＦＥＴを用い、更にバイアス電圧源２Ｃ、２Ｄをダイオ
ードＤ４、Ｄ６とＤ５、Ｄ７の各直列回路によって構成
した場合を示す。ダイオードＤ４とＤ６及びＤ５とＤ７
はそれぞれ直列接続され、この直列回路に抵抗器Ｒ１と
Ｒ３を通じて常時電流ｉ３を流し、ダイオードＤ４とＤ
６の順方向導通電圧によりバイアス電圧ｅ１を発生さ
せ、ダイオードＤ５とＤ７の順方向導通電圧によりバイ
アス電圧ｅ２を発生させ、これらのバイアス電圧ｅ１と
ｅ２をリセットスイッチＳＷ１とＳＷ２を構成するＦＥ
Ｔの制御電極は共通接続され、この共通接続した制御電
極にリセット信号ＲＥＳＥＴを印加する。
【００１７】リセット信号ＲＥＳＥＴが印加されること
により、リセットスイッチＳＷ１とＳＷ２がオンの状態
に制御される。積分コンデンサ１Ｂに充電されている電
荷が接続点Ｊ１側が正電位、接続点Ｊ２側が負電位の状
態に充電されているものとすると、この場合にはダイオ
ードＤａを通じて積分コンデンサ１Ｂに放電電流が流
れ、積分コンデンサ１Ｂの電荷は放電され、積分回路１
はリセットされる。また、接続点Ｊ２側が正電位接続点
Ｊ１側が負電位に充電されている場合はダイオードＤｂ
を通じて放電が行われ、積分回路１がリセットされる。
により、リセットスイッチＳＷ１とＳＷ２がオンの状態
に制御される。積分コンデンサ１Ｂに充電されている電
荷が接続点Ｊ１側が正電位、接続点Ｊ２側が負電位の状
態に充電されているものとすると、この場合にはダイオ
ードＤａを通じて積分コンデンサ１Ｂに放電電流が流
れ、積分コンデンサ１Ｂの電荷は放電され、積分回路１
はリセットされる。また、接続点Ｊ２側が正電位接続点
Ｊ１側が負電位に充電されている場合はダイオードＤｂ
を通じて放電が行われ、積分回路１がリセットされる。
【００１８】リセットスイッチＳＷ１とＳＷ２を構成す
るＦＥＴのオン抵抗をＲonとすると、リセット時の出力
電圧Ｖ0は、 Ｖ0＝−（Ｒon／２）ｉｘ となる。因みに、ＦＥＴのオン抵抗ＲonがＲon＝５０
Ω、入力電流ｉｘがｉｘ＝１００μＡであった場合に
は、 Ｖ0＝−（５０／２）×１００×１０-6 ＝−２．５ｍＶ となり、従来のオフセット電圧０．６Ｖ（６００ｍＶ）
と比較して充分小さいオフセット電圧にすることができ
る。
るＦＥＴのオン抵抗をＲonとすると、リセット時の出力
電圧Ｖ0は、 Ｖ0＝−（Ｒon／２）ｉｘ となる。因みに、ＦＥＴのオン抵抗ＲonがＲon＝５０
Ω、入力電流ｉｘがｉｘ＝１００μＡであった場合に
は、 Ｖ0＝−（５０／２）×１００×１０-6 ＝−２．５ｍＶ となり、従来のオフセット電圧０．６Ｖ（６００ｍＶ）
と比較して充分小さいオフセット電圧にすることができ
る。
【００１９】図３はこの発明の更に他の実施例を示す。
この実施例ではダイオードスイッチＳＷDを構成するダ
イオードＤａとＤｂをダイオードブリッジに組み込み、
このダイオードブリッジをオンの状態に制御することに
より積分コンデンサ１Ｂに充電された積分電圧Ｖ0を放
電させる構成とした場合を示す。つまり、ダイオードＤ
ａ、Ｄｂ及びＤ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８によ
り、ダイオードブリッジを構成する。このダイオードブ
リッジはリセットスイッチＳＷ１とＳＷ２がオフの状態
では積分コンデンサ１Ｂに正又は負の如何なる電圧に積
分されてもダイオードＤａ、Ｄ３とＤ５、Ｄ７は互いに
逆向きに接続されており、また、ダイオードＤｂ、Ｄ４
とＤ６、Ｄ８も互いに逆向きに接続されているため、放
電することなく、積分動作を実行することができる。
この実施例ではダイオードスイッチＳＷDを構成するダ
イオードＤａとＤｂをダイオードブリッジに組み込み、
このダイオードブリッジをオンの状態に制御することに
より積分コンデンサ１Ｂに充電された積分電圧Ｖ0を放
電させる構成とした場合を示す。つまり、ダイオードＤ
ａ、Ｄｂ及びＤ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８によ
り、ダイオードブリッジを構成する。このダイオードブ
リッジはリセットスイッチＳＷ１とＳＷ２がオフの状態
では積分コンデンサ１Ｂに正又は負の如何なる電圧に積
分されてもダイオードＤａ、Ｄ３とＤ５、Ｄ７は互いに
逆向きに接続されており、また、ダイオードＤｂ、Ｄ４
とＤ６、Ｄ８も互いに逆向きに接続されているため、放
電することなく、積分動作を実行することができる。
【００２０】また、この積分モードではダイオードＤａ
とＤ３の接続点Ｅと、ダイオードＤｂとＤ４の接続点Ｆ
は抵抗器Ｒ２とＲ４で共通電位に接続されているため、
ダイオードＤａとＤｂには電位差が与えられることがな
く、オフの状態に制御される。よって積分モードで積分
回路１にリセット回路２からリーク電流が流れることを
阻止することができる。一方、リセットスイッチＳＷ
１、ＳＷ２がオンの状態に制御された場合は、積分コン
デンサ１Ｂに充電されている積分電圧Ｖ0の極性に応じ
てダイオードＤ３、ＤａとＤ６、Ｄ８を通じて放電する
場合と、ダイオードＤ５、Ｄ７及びＤｂ、Ｄ４を通じて
放電する場合とが発生し、何れの場合も積分コンデンサ
１Ｂに積分された積分電圧Ｖ0は放電される。
とＤ３の接続点Ｅと、ダイオードＤｂとＤ４の接続点Ｆ
は抵抗器Ｒ２とＲ４で共通電位に接続されているため、
ダイオードＤａとＤｂには電位差が与えられることがな
く、オフの状態に制御される。よって積分モードで積分
回路１にリセット回路２からリーク電流が流れることを
阻止することができる。一方、リセットスイッチＳＷ
１、ＳＷ２がオンの状態に制御された場合は、積分コン
デンサ１Ｂに充電されている積分電圧Ｖ0の極性に応じ
てダイオードＤ３、ＤａとＤ６、Ｄ８を通じて放電する
場合と、ダイオードＤ５、Ｄ７及びＤｂ、Ｄ４を通じて
放電する場合とが発生し、何れの場合も積分コンデンサ
１Ｂに積分された積分電圧Ｖ0は放電される。
【００２１】つまり、接続点Ｊ１側が正電位に積分され
た場合にリセットスイッチＳＷ１とＳＷ２がオンになる
と、ダイオードＤａ、Ｄ３から積分コンデンサ１Ｂを通
ってダイオードＤ８、Ｄ６に放電電流が流れ、積分コン
デンサ１Ｂに積分された電荷を放電させる。また、接続
点Ｊ１側が負電位に積分された場合にリセットスイッチ
ＳＷ１、ＳＷ２がオンの状態に制御された場合はダイオ
ードＤ５、Ｄ７がオンとなり、接続点Ｊ１側から積分コ
ンデンサ１Ｂを通じてダイオードＤｂ、Ｄ４を通じて放
電電流が流れ、積分コンデンサ１Ｂの積分電圧Ｖ0を放
電させる。
た場合にリセットスイッチＳＷ１とＳＷ２がオンになる
と、ダイオードＤａ、Ｄ３から積分コンデンサ１Ｂを通
ってダイオードＤ８、Ｄ６に放電電流が流れ、積分コン
デンサ１Ｂに積分された電荷を放電させる。また、接続
点Ｊ１側が負電位に積分された場合にリセットスイッチ
ＳＷ１、ＳＷ２がオンの状態に制御された場合はダイオ
ードＤ５、Ｄ７がオンとなり、接続点Ｊ１側から積分コ
ンデンサ１Ｂを通じてダイオードＤｂ、Ｄ４を通じて放
電電流が流れ、積分コンデンサ１Ｂの積分電圧Ｖ0を放
電させる。
【００２２】放電中、ダイオードブリッジを構成するダ
イオードＤａ、Ｄ３とＤ６、Ｄ８及びＤ５、Ｄ７とＤ
ｂ、Ｄ４の各電圧降下は各ダイオードの順方向電圧がＶ
Fとすると、ダイオードブリッジの各辺の電圧降下は２
ＶFとなる。積分コンデンサ１Ｂの放電が終了した時点
では各ダイオードＤａ，Ｄｂ及びＤ３〜Ｄ８の全てのダ
イオードはオンの状態となり、ダイオードブリッジは平
衡状態に収束する。従って接続点Ｊ１とＪ２の間の電位
差は０Ｖとなり、積分コンデンサ１Ｂの電圧は０Ｖに収
束する。
イオードＤａ、Ｄ３とＤ６、Ｄ８及びＤ５、Ｄ７とＤ
ｂ、Ｄ４の各電圧降下は各ダイオードの順方向電圧がＶ
Fとすると、ダイオードブリッジの各辺の電圧降下は２
ＶFとなる。積分コンデンサ１Ｂの放電が終了した時点
では各ダイオードＤａ，Ｄｂ及びＤ３〜Ｄ８の全てのダ
イオードはオンの状態となり、ダイオードブリッジは平
衡状態に収束する。従って接続点Ｊ１とＪ２の間の電位
差は０Ｖとなり、積分コンデンサ１Ｂの電圧は０Ｖに収
束する。
【００２３】ここで、ダイオードＤ３と、Ｄ４の動作に
ついて補足説明する。ダイオードＤ３とＤ４が仮に存在
しないとすると、接続点Ｊ１側が正または負の電位に積
分されるに従って、ダイオードＤｂまたはＤａを通じて
リーク電流が流れ、積分電圧Ｖ0に誤差が発生する不都
合が生じる。つまり、接続点Ｊ１側が負の電位に積分さ
れている場合に、ダイオードＤ３が存在しない場合には
Ｅ点が負電圧となりＤａに逆方向の電圧が印可され、Ｄ
ａを通じてリーク電流が流れる。このリーク電流の発生
を阻止するためにダイオードＤ３を接続し、Ｅ点の電位
を共通電位とする事によりＤａのリーク電流を阻止する
構成としている。
ついて補足説明する。ダイオードＤ３とＤ４が仮に存在
しないとすると、接続点Ｊ１側が正または負の電位に積
分されるに従って、ダイオードＤｂまたはＤａを通じて
リーク電流が流れ、積分電圧Ｖ0に誤差が発生する不都
合が生じる。つまり、接続点Ｊ１側が負の電位に積分さ
れている場合に、ダイオードＤ３が存在しない場合には
Ｅ点が負電圧となりＤａに逆方向の電圧が印可され、Ｄ
ａを通じてリーク電流が流れる。このリーク電流の発生
を阻止するためにダイオードＤ３を接続し、Ｅ点の電位
を共通電位とする事によりＤａのリーク電流を阻止する
構成としている。
【００２４】また、ダイオードＤ４も同様に接続点Ｊ１
側が正電位に積分された場合にダイオードＤ４が存在し
ない場合はＦ点が正電位となりＤｂに逆方向の電圧が印
可されＤｂにリーク電流が流れてしまうため、このリー
ク電流を阻止するために、ダイオードＤ４を接続したも
のである。従って、これらのダイオードＤ３とＤ４をこ
こでは逆流阻止用ダイオードと呼ぶことにする。また、
この逆流阻止用ダイオードＤ３とＤ４を接続したことに
より、ダイオードブリッジの他の辺もダイオードＤ５と
Ｄ７及びＤ６とＤ８を２個ずつ直列接続し、ダイオード
ブリッジの接続点Ｊ１とＪ２の間の電位をほぼ０Ｖに平
衡させるように構成したものである。
側が正電位に積分された場合にダイオードＤ４が存在し
ない場合はＦ点が正電位となりＤｂに逆方向の電圧が印
可されＤｂにリーク電流が流れてしまうため、このリー
ク電流を阻止するために、ダイオードＤ４を接続したも
のである。従って、これらのダイオードＤ３とＤ４をこ
こでは逆流阻止用ダイオードと呼ぶことにする。また、
この逆流阻止用ダイオードＤ３とＤ４を接続したことに
より、ダイオードブリッジの他の辺もダイオードＤ５と
Ｄ７及びＤ６とＤ８を２個ずつ直列接続し、ダイオード
ブリッジの接続点Ｊ１とＪ２の間の電位をほぼ０Ｖに平
衡させるように構成したものである。
【００２５】図４は図３に示したダイオードＤ５、Ｄ７
とＤ６、Ｄ８を定電圧ダイオードに書き替えた場合を示
す。定電圧ダイオードを使用する場合も、ダイオードブ
リッジとしてはこれら定電圧ダイオードの順方向電圧を
利用してブリッジの接続点Ｊ１とＪ２の間の電圧を０Ｖ
に平衡させている。定電圧ダイオードを利用した理由
は、積分回路１に過大電流が入力された場合に、積分の
途中で積分電圧Ｖ0が定電圧ダイオードの定電圧導通電
圧に達すると定電圧ダイオードが導通し、積分電圧がそ
れ以上上昇しないように制限される。これにより、演算
増幅器１Ａが飽和に達することを阻止することができる
ように構成したものである。尚、演算増幅器が飽和に達
すると、正常状態に復帰するのに時間が掛かるため、演
算増幅器を飽和させることは極力避けることが望まし
い。その他の作用効果は図３の実施例と同様である。
とＤ６、Ｄ８を定電圧ダイオードに書き替えた場合を示
す。定電圧ダイオードを使用する場合も、ダイオードブ
リッジとしてはこれら定電圧ダイオードの順方向電圧を
利用してブリッジの接続点Ｊ１とＪ２の間の電圧を０Ｖ
に平衡させている。定電圧ダイオードを利用した理由
は、積分回路１に過大電流が入力された場合に、積分の
途中で積分電圧Ｖ0が定電圧ダイオードの定電圧導通電
圧に達すると定電圧ダイオードが導通し、積分電圧がそ
れ以上上昇しないように制限される。これにより、演算
増幅器１Ａが飽和に達することを阻止することができる
ように構成したものである。尚、演算増幅器が飽和に達
すると、正常状態に復帰するのに時間が掛かるため、演
算増幅器を飽和させることは極力避けることが望まし
い。その他の作用効果は図３の実施例と同様である。
【００２６】
【発明の効果】以上説明したように、この発明によれば
電流−電圧変換回路を構成するリセット回路２にリーク
電流防止用のダイオードスイッチＳＷDを設けた場合で
も、このダイオードスイッチＳＷDが存在しても積分コ
ンデンサ１Ｂの電圧をほぼ０Ｖにリセットさせることが
できる。この結果、電流−電圧変換回路の後段側にオフ
セット電圧除去回路を設ける必要がなく、使い勝手の良
い電流−電圧変換回路を提供することができる。
電流−電圧変換回路を構成するリセット回路２にリーク
電流防止用のダイオードスイッチＳＷDを設けた場合で
も、このダイオードスイッチＳＷDが存在しても積分コ
ンデンサ１Ｂの電圧をほぼ０Ｖにリセットさせることが
できる。この結果、電流−電圧変換回路の後段側にオフ
セット電圧除去回路を設ける必要がなく、使い勝手の良
い電流−電圧変換回路を提供することができる。
【図１】この発明の一実施例を説明するための接続図。
【図２】この発明の具体的な実施例を説明するための接
続図。
続図。
【図３】この発明の変形実施例を説明するための接続
図。
図。
【図４】この発明の更に他の変形実施例を説明するため
の接続図。
の接続図。
【図５】従来の技術を説明するための接続図。
【図６】図５の動作を説明するための波形図。
１ 積分回路 １Ａ 演算増幅器 １Ｂ 積分コンデンサ ２ リセット回路 ＳＷD ダイオードスイッチ ＳＷ１、ＳＷ２ リセットスイッチ ２Ｃ、２Ｄ バイアス電圧源 Ｄ３、Ｄ４ 逆流阻止用ダイオード
Claims (4)
- 【請求項１】 Ａ、演算増幅器と、この演算増幅器の入
力端子と出力端子との間に接続した積分コンデンサとに
よって積分回路を構成し、この積分回路により入力電流
を積分コンデンサに積分し、上記演算増幅器の出力端子
に発生する積分電圧により上記入力電流の値を電圧値に
変換する電流−電圧変換回路において、 Ｂ、上記積分コンデンサと上記演算増幅器の入力端子と
の接続点側に互いに逆向きに接続された一対のダイオー
ドの各一端が接続されたダイオードスイッチと、 Ｃ、このダイオードスイッチを構成する各ダイオードの
他端と共通電位点との間に接続した一対の抵抗器と、 Ｄ、上記ダイオードスイッチを構成する一対のダイオー
ドと上記各抵抗器との接続点に一端が接続された一対の
リセットスイッチと、 Ｅ、この一対のリセットスイッチの各他端と上記積分回
路の出力端子との間に接続した互いに逆極性のバイアス
電源と、 によって構成した電流−電圧変換回路。 - 【請求項２】 請求項１記載の電流−電圧変換回路にお
いて、上記バイアス電源はダイオードの順方向電圧降下
で発生する電圧を利用した電圧源で構成したことを特徴
とする電流−電圧変換回路。 - 【請求項３】 Ａ、演算増幅器と、この演算増幅器の入
力端子と出力端子との間に接続した積分コンデンサとに
よって積分回路を構成し、この積分回路により入力電流
を積分コンデンサに積分し、上記演算増幅器の出力端子
に発生する積分電圧により上記入力電流の値を電圧値に
変換する電流−電圧変換回路において、 Ｂ、上記積分コンデンサと上記演算増幅器の入力端子と
の接続点側に互いに逆向きに接続された一対のダイオー
ドの各一端が接続されたダイオードスイッチと、 Ｃ、このダイオードスイッチを構成する各ダイオードの
他端と共通電位点との間に接続した一対の抵抗器と、 Ｄ、上記ダイオードスイッチを構成する一対のダイオー
ドと上記各抵抗器との接続点のそれぞれと上記積分回路
の出力端子との間に接続されて上記ダイオードスイッチ
を構成する一対のダイオードと共に、ダイオードブリッ
ジを構成する複数のダイオードと、 Ｅ、このダイオードブリッジをオン、オフ制御し、上記
ダイオードブリッジをオンの状態に制御することにより
上記積分コンデンサに充電された電荷を放電させるリセ
ットスイッチと、 によって構成した電流−電圧変換回路。 - 【請求項４】 請求項３記載の電流−電圧変換回路にお
いて、上記ダイオードスイッチを構成する各ダイオード
と、このダイオードと共に上記ダイオードブリッジを構
成するための各ダイオードとの接続点に、ダイオードス
イッチの洩れ電流を阻止するための逆流阻止用ダイオー
ドを介挿した構成としたことを特徴とする電流−電圧変
換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001016704A JP3705423B2 (ja) | 2001-01-25 | 2001-01-25 | 電流−電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001016704A JP3705423B2 (ja) | 2001-01-25 | 2001-01-25 | 電流−電圧変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002221540A true JP2002221540A (ja) | 2002-08-09 |
| JP3705423B2 JP3705423B2 (ja) | 2005-10-12 |
Family
ID=18883021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001016704A Expired - Fee Related JP3705423B2 (ja) | 2001-01-25 | 2001-01-25 | 電流−電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3705423B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7057909B2 (en) | 2003-11-19 | 2006-06-06 | Agilent Technologies, Inc. | Current/charge-voltage converter |
| US7161817B2 (en) | 2003-11-14 | 2007-01-09 | Agilent Technologies, Inc. | Current/charge-voltage converter and reset method |
| JP2019080179A (ja) * | 2017-10-25 | 2019-05-23 | ローム株式会社 | 積分回路 |
| CN113129816A (zh) * | 2019-12-30 | 2021-07-16 | 联咏科技股份有限公司 | 电流积分器及其信号处理系统 |
-
2001
- 2001-01-25 JP JP2001016704A patent/JP3705423B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7161817B2 (en) | 2003-11-14 | 2007-01-09 | Agilent Technologies, Inc. | Current/charge-voltage converter and reset method |
| US7057909B2 (en) | 2003-11-19 | 2006-06-06 | Agilent Technologies, Inc. | Current/charge-voltage converter |
| JP2019080179A (ja) * | 2017-10-25 | 2019-05-23 | ローム株式会社 | 積分回路 |
| CN113129816A (zh) * | 2019-12-30 | 2021-07-16 | 联咏科技股份有限公司 | 电流积分器及其信号处理系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3705423B2 (ja) | 2005-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4095089B2 (ja) | 電圧測定装置 | |
| JP3681374B2 (ja) | 電流検出装置及びそれを用いたｐｗｍインバータ | |
| US20090085542A1 (en) | Drive system for power semiconductor device | |
| TWI658695B (zh) | 輸出電路和用於提供輸出電流的方法 | |
| US7288990B2 (en) | Reference buffer with dynamic current control | |
| JP2002221540A (ja) | 電流−電圧変換回路 | |
| US6407592B2 (en) | Sample-and-hold circuit | |
| JPS6154711A (ja) | アナログスイツチ | |
| JP2865133B2 (ja) | 安定化電源回路 | |
| JPH11205113A (ja) | スイッチング回路およびスイッチドキャパシタフィルタ | |
| JP2004015941A (ja) | 正負直流電源装置及びこれを用いる半導体試験装置 | |
| US11309705B2 (en) | Semiconductor device | |
| TWI420496B (zh) | 電壓比較器、包含該電壓比較器之液晶顯示裝置驅動電路及轉態加速方法 | |
| JP4606884B2 (ja) | スイッチ制御回路 | |
| JPH1092190A (ja) | 追跡および保持回路 | |
| JP4582686B2 (ja) | １チップの半導体装置に集積したキャパシタ充電回路 | |
| JP2021002175A (ja) | 電圧電流変換回路、及び充放電制御装置 | |
| JP2002221541A (ja) | 電流−電圧変換装置 | |
| JPH1117470A (ja) | 電子ボリューム | |
| JP4705724B2 (ja) | オートゼロ補正回路 | |
| US20230314521A1 (en) | Battery voltage monitoring device | |
| US20240295611A1 (en) | Battery monitoring device, resistance value derivation method, and cell voltage derivation method | |
| JP3743125B2 (ja) | クランプ回路 | |
| US6795008B1 (en) | System and method to substantially eliminate glitch in a digital to analog converter | |
| JP2004012246A (ja) | 絶縁抵抗測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050720 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |