JP2002217333A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2002217333A
JP2002217333A JP2001010443A JP2001010443A JP2002217333A JP 2002217333 A JP2002217333 A JP 2002217333A JP 2001010443 A JP2001010443 A JP 2001010443A JP 2001010443 A JP2001010443 A JP 2001010443A JP 2002217333 A JP2002217333 A JP 2002217333A
Authority
JP
Japan
Prior art keywords
package
semiconductor element
external connection
circuit board
electric circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001010443A
Other languages
English (en)
Inventor
Hiroshi Matsudera
拓 松寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001010443A priority Critical patent/JP2002217333A/ja
Publication of JP2002217333A publication Critical patent/JP2002217333A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 パッケージを小型化し配線導体を高密度化し
たとしても、外部電気回路基板に十分な強度で接合させ
ることが可能な半導体素子収納用パッケージを提供す
る。 【解決手段】 上面に半導体素子３を搭載収容する凹部
１ａを有し、凹部１ａから外表面にかけて配線導体９が
導出されるとともに、下面に面積の異なる複数の外部接
続用メタライズ層７を有する絶縁基体１と、蓋体２とか
ら成る半導体素子収納用パッケージ４であって、外部接
続用メタライズ層７のうち面積の大きいものに複数の窪
み７ａを設けたものである。半導体素子収納用パッケー
ジ４を小型化しても、外部接続用メタライズ層７の外部
電気回路基板８との接合に寄与する面積を増加させて外
部電気回路基板８との間で十分な接合強度を確保するこ
とができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＬＳＩ（大規模集積
回路素子）等の半導体素子を収容するための半導体素子
収納用パッケージに関するものであり、詳しくは絶縁基
体の下面に外部電気回路基板との接合強度を高めた外部
接続用メタライズ層を有する半導体素子収納用パッケー
ジに関するものである。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、一般に酸化アルミニウム質
焼結体・ムライト質焼結体・ガラスセラミックス焼結体
等の電気絶縁材料から成り、上面に半導体素子を収容す
るための凹部を有する絶縁基体と、この絶縁基体の凹部
から外表面にかけて被着導出されたタングステン・モリ
ブデン・マンガン・銅・銀等の金属粉末から成る複数個
の配線導体と、蓋体とから構成されており、絶縁基体の
凹部底面に半導体素子をガラス・樹脂・ろう材等の接着
剤を介して接着固定するとともにこの半導体素子の各電
極をボンディングワイヤを介して配線導体に電気的に接
続し、しかる後、絶縁基体に蓋体をガラス・樹脂・ろう
材等から成る封止材を介して接合させ、絶縁基体と蓋体
とから成る容器内部に半導体素子を気密に収納すること
によって製品としての半導体装置となる。
【０００３】この半導体素子収納用パッケージは、絶縁
基体の下面に設けた外部接続用メタライズ層を、樹脂複
合材から成る基板上に銅配線パターンを有するプリント
基板等の外部電気回路基板の銅配線パターンに、半田等
のろう材を介して接合することによって、外部電気回路
基板上に実装搭載される。
【０００４】なお、半導体素子収納用パッケージは近
年、特に使用信号の高周波化が進み、ノイズ対策などの
電気特性の向上が要求されている。このため、絶縁基体
の下面に形成する外部接続用メタライズ層を絶縁基体の
下面の大部分を覆うような広面積にして設けることが一
般化しており、この広面積の外部接続用メタライズ層を
接地することによって、電磁波の遮蔽および信号配線間
の相互誘導の低減にも利用されている。
【０００５】
【発明が解決しようとする課題】しかしながら、この半
導体素子収納用パッケージにおいては、近年、半導体素
子等の小型化に伴い、パッケージ自体の小型化が進み、
外部電気回路基板との接合を半田等のろう材を介して行
なう外部接続用メタライズ層の面積が減少し、接合強度
の低下が見られるようになってきている。
【０００６】加えて、半導体素子の多機能化により、パ
ッケージと外部電気回路基板とを電気的に接続するため
に配線導体を外部接続が容易な絶縁基体下面の外周縁に
導出されることが一般化しているとともに、その数およ
び占める面積が増加している。そのため、外部接続用メ
タライズ層を形成するスペースがより一層狭くなったり
外部接続用メタライズ層自体の面積を従来に比べ小さく
しなければいけなくなっている。その結果、外部電気回
路基板との接合について十分な接合強度を確保すること
が困難になってきている。
【０００７】特に絶縁基体がガラスセラミックス焼結体
で形成されていると、熱膨張係数が約５×10-6／℃と非
常に小さいため、一般に熱膨張係数が約12〜30×10-6／
℃と大きい外部電気回路基板との熱膨張係数の差が大き
く、この熱応力が半導体素子収納用パッケージと外部電
気回路基板との接合部に加わることから、接合強度の不
足がより一層問題となってきている。
【０００８】本発明は上記従来の問題に鑑み案出された
ものであり、その目的は、パッケージを小型化し配線導
体を高密度化したとしても、外部電気回路基板に十分な
強度で接合させることが可能な半導体素子収納用パッケ
ージを提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、上面に半導体素子を搭載収容する凹部
を有し該凹部から外表面にかけて配線導体が導出される
とともに、下面に面積の異なる複数の外部接続用メタラ
イズ層を有する絶縁基体と、蓋体とから成る半導体素子
収納用パッケージであって、前記外部接続用メタライズ
層のうち面積の大きいものに複数の窪みを設けたことを
特徴とするものである。
【００１０】また、本発明の半導体素子収納用パッケー
ジは、上記構成において、前記窪みの直径が70μｍ乃至
200μｍであることを特徴とするものである。
【００１１】また、本発明の半導体素子収納用パッケー
ジは、上記構成において、前記窪み同士の隣接間隔が20
0μｍ以下であることを特徴とするものである。
【００１２】また、本発明の半導体素子収納用パッケー
ジは、上記構成において、前記窪みの深さが10μｍ乃至
35μｍであることを特徴とするものである。
【００１３】本発明の半導体素子収納用パッケージによ
れば、絶縁基体の下面の外部接続用メタライズ層のうち
面積の大きいものに複数の窪みを設けたことから、パッ
ケージの小型化・配線導体の高密度化が進んだとして
も、半導体素子収納用パッケージと外部電気回路基板と
の接合強度に大きく影響する面積の大きな外部接続用メ
タライズ層における外部電気回路基板との接合に寄与す
る面積を増加させて、外部電気回路基板との間で十分な
接合強度を確保することができるので、半導体素子収納
用パッケージの小型化を図りつつ外部電気回路基板に強
固に接合し実装することが可能となる。
【００１４】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。
【００１５】図１は本発明の半導体素子収納用パッケー
ジの実施の形態の一例を示す断面図であり、１は絶縁基
体、２は蓋体である。この絶縁基体１と蓋体２とで半導
体素子３を収容する半導体素子収納用パッケージ４が構
成される。
【００１６】絶縁基体１は、ガラスセラミックス焼結体
・酸化アルミニウム質焼結体・ムライト質焼結体・窒化
珪素質焼結体・窒化アルミニウム質焼結体等から成り、
その上面に半導体素子３を搭載収容するための凹部１ａ
を有し、この凹部１ａ底面に半導体素子３が樹脂・ガラ
ス・ろう材等の接着材５を介して接着固定される。な
お、接着材５としてろう材を用いる場合には、通常、凹
部底面メタライズ層６が凹部１ａ底面に形成される。
【００１７】また、絶縁基体１の下面には外部電気回路
基板８上に形成された実装用導体層13に半田等のろう材
11を介して接合するための、面積の異なる複数の外部接
続用メタライズ層７が形成される。面積の異なるこの外
部接続用メタライズ層７をろう材11を介して外部電気回
路基板８の実装用導体層13に接合することにより、半導
体素子収納用パッケージ４が外部電気回路基板８に接合
され実装される。この外部接続用メタライズ層７は、そ
れぞれ後述する配線導体９が接続されて信号用・電源用
・接地用として、あるいは接続強度の補強用や放熱用と
して使用され、その用途に応じて異なる面積のものとし
て形成される。また、接地用もしくは電源用として絶縁
基体１の下面の広面積を覆うように形成されている場合
には、電気ノイズ遮蔽の効果を持たせることもできる。
【００１８】絶縁基体１は、例えば、ガラスセラミック
ス焼結体から成る場合であれば、ホウ珪酸ガラス等のガ
ラス粉末と酸化アルミニウム等のセラミック粉末とから
成る原料粉末に適当な有機バインダ・溶剤等を添加混合
して泥漿物を作るとともに、この泥漿物をドクターブレ
ード法やカレンダーロール法を採用することによってグ
リーンシート（生シート）と成し、しかる後、これらグ
リーンシートに適当な打ち抜き加工を施すとともにこれ
を複数枚積層し、約1000℃の温度で焼成することによっ
て製作される。
【００１９】また絶縁基体１には凹部１ａから外表面、
例えば下面外周部にかけて導出する配線導体９が形成さ
れており、配線導体９の凹部１ａ内に露出する部分には
半導体素子３の各電極がボンディングワイヤ10を介して
電気的に接続され、また、下面外周部に導出する部分
は、それぞれ外部接続用メタライズ層７に接続されて、
外部電気回路基板８の配線導体（図示せず）が接続され
た実装用導体層13と半田等のろう材11を介して電気的に
接続される。このような配線導体９は半導体素子３を外
部電気回路基板８の配線導体に接続する際の導電路とし
て機能し、銅・銀・タングステン・モリブデン・マンガ
ン等の金属粉末メタライズにより形成されている。
【００２０】外部接続用メタライズ層７は、銅・銀・タ
ングステン・モリブデン等から成り、例えば、銅・銀等
の低電気抵抗の金属粉末から成る場合であれば、銅・銀
等の金属粉末に適当な有機バインダや溶剤等を添加混合
して得た金属ペーストを絶縁基体１となるグリーンシー
トに予め従来周知のスクリーン印刷法により所定パター
ンに印刷塗布しておくことによって絶縁基体１の下面
に、種々の面積および形状で被着形成される。
【００２１】また、外部接続用メタライズ層７は、その
厚みが25μｍ〜70μｍであり、好ましくは、後述する窪
み７ａの深さに対して15μｍ〜45μｍ加えた厚みとして
おくとよい。
【００２２】なお、外部接続用メタライズ層７および配
線導体９は、その露出する表面にニッケルや金等の耐蝕
性に優れワイヤボンディング性やろう材の濡れ性に優れ
る金属を１μｍ〜20μｍの厚みにメッキ法により被着さ
せておくと、外部接続用メタライズ層７および配線導体
９の酸化腐蝕を有効に防止することができるとともに配
線導体９へのボンディングワイヤ10の接合を強固となす
ことができ、また同時に外部接続用メタライズ層７に対
するろう材11の濡れ性を良好とし、半導体素子収納用パ
ッケージ４の外部電気回路基板８に対するろう材11を介
しての接合をより一層確実なものとすることができる。
従って、外部接続用メタライズ層７および配線導体９
は、その露出する表面にニッケルや金等の耐蝕性に優
れ、かつボンディング性やろう材の濡れ性に優れる金属
を１μｍ〜20μｍの厚みに被着させておくことが好まし
い。
【００２３】本発明においては、複数の外部接続用メタ
ライズ層７のうち面積の大きいものに複数の窪み７ａを
設けておくことが重要である。
【００２４】外部接続用メタライズ層７のうち面積の大
きいものに窪み７ａを設けておくと、半導体素子収納用
パッケージ４の小型化・配線基板の高密度化により絶縁
基体１下面に外部接続用メタライズ層７を形成するスペ
ースが狭くなったり外部接続用メタライズ層７自体の面
積を従来より小さくしなければならなくなったとして
も、外部電気回路基板８の実装用導体層13に対するこの
外部接続用メタライズ層７の接合面積を増加させて、半
導体素子収納用パッケージ４の外部電気回路基板８に対
する十分な接合強度を確保することができる。
【００２５】ここで、外部接続用メタライズ層７の面積
の大きいものが複数ある際には、その全てもしくは接合
強度を確保するのに有効ないくつかについて窪み７ａを
形成すれば良く、面積の大小により複数のグループに分
けることができる場合は、そのうちの面積の大きなグル
ープのものの全てもしくはいくつかに窪み７ａを設けれ
ば良い。また、面積が最大のものが絶縁基体１の下面の
大部分を占めるような場合には、その外部接続用メタラ
イズ層７に窪み７ａを設ければ良い。なお、面積の小さ
なものに窪み７ａを設けた場合は接続強度向上への寄与
は低いが、面積の大きなものとともに窪み７ａを設ける
ようにしてもかまわない。このような大きな面積を有す
る外部接続用メタライズ層７には、例えば、電気的に良
好な接地を確保する目的のものや放熱向上のために設け
たもの、接合強度の補強用に設けられたもの等がある。
【００２６】絶縁基体１が外部電気回路基板８に実装さ
れ使用される場合には、外部接続用メタライズ層７の外
周部に応力が集中しやすいため、窪み７ａは図２（ａ）
に平面図で示すように外部接続用メタライズ層７の外周
部で密に、中央部で疎に配置するのが好ましいが、後述
する窪み７ａの直径および窪み７ａ同士の隣接間隔の範
囲を満たせば種々の配置が可能である。例えば、図２
（ｂ）のように窪み７ａを外部接続メタライズ層７中で
格子状に一様に配置してもかまわない。また、直径の異
なる窪み７ａを組み合わせて配置しても良く、例えば、
図２（ｃ）のように中央部の窪み７ａの直径を大きくし
外周部の窪み７ａの直径を小さくするように、あるいは
その逆となるように配置しても良い。さらに、図２
（ｄ）のように斜めの格子状に配置しても良い。
【００２７】なお、窪み７ａは、その直径が70μｍ未満
では外部接続メタライズ層７における外部電気回路基板
８の実装用導体層13との接合面積を有効に増加させて接
合強度を十分に向上させることが困難となる傾向があ
り、他方、200μｍを超えると使用温度変化により絶縁
基体１と外部接続用メタライズ層７との熱膨張係数の差
に起因して生じる熱応力によって絶縁基体１や外部接続
用メタライズ層７にクラック等の不具合を発生させるお
それがある。従って、窪み７ａは、その直径を70μｍ〜
200μｍの範囲としておくことが好ましい。
【００２８】また窪み７ａは、その隣接間隔が200μｍ
を超えると、外部接続用メタライズ層７における接合面
積の増加が十分ではなくなって、接合強度を向上させる
ことが困難となる傾向がある。よって、その隣接間隔を
200μｍ以下にすることが好ましい。
【００２９】また、窪み７ａは通常は円形にするとよい
が、例えば、六角形や四角形等の形状にすることによっ
て、より一層、窪み７ａを高密度に配置し、接合面積を
増加することができる。
【００３０】さらに窪み７ａは、その深さが10μｍ未満
と浅い場合には、接合面積の増加が有効ではなくなる傾
向があり、他方、35μｍを超えると、窪み７ａ内にろう
材11の充填不足による空隙が生じ易くなる傾向があり、
いずれの場合も容器４を外部電気回路基板８に強固に接
合することが困難となる傾向がある。従って、窪み７ａ
は、その深さを10μｍ〜35μｍの範囲としておくことが
好ましい。
【００３１】また窪み７ａは、図３に拡大断面図で示す
ように、その側壁面の上端部および下端部を曲面状に面
取りした形状としておくと、窪み７ａ内へのろう材11の
充填を極めて容易なものとすることができるとともに、
窪み７ａ内に充填されたろう材11と窪み７ａの側壁面の
下端部との間に空隙が生じることを効果的に防止するこ
とができ、外部電気回路基板８の実装用導体層13との接
合信頼性をより一層良好なものとすることができる。従
って、窪み７ａはその側壁面の上端部および下端部を曲
面状に面取りした形状としておくことがより一層好まし
い。
【００３２】このような窪み７ａは、例えば、まずグリ
ーンシートの外部接続用メタライズ層７の形成領域にス
クリーン印刷により窪み７ａの底面となる金属ペースト
層を薄く印刷した後、その上に窪み７ａに対応した穴部
を設けた金属ペースト層を印刷することで形成できる。
【００３３】また、絶縁基体１の下面に金属ペーストを
所定パターンに印刷塗布するとともに、この金属ペース
ト上に、形成しようとする窪み７ａと同じ形状の突起を
有する金属板を押し付けることによっても形成すること
ができる。
【００３４】絶縁基体１に、凹部１ａ底面から下面に貫
通する複数の貫通メタライズ導体12を形成することで、
半導体素子３の作動に伴い発生する熱を接着材５を介し
て吸収するとともに外部接続用メタライズ層７とろう材
11および実装用導体13を介して外部電気回路基板８に伝
熱することで熱を拡散・放熱させることができ、熱放散
性を良くすることができてより好ましいものとなる。こ
の貫通メタライズ導体12は、例えば、絶縁基体１となる
グリーンシートに予め打ち抜き加工等により貫通孔を形
成しておき、これら貫通孔内に配線導体９を形成する場
合と同様の銅・銀等の金属ペーストをスクリーン印刷法
により印刷充填しておくことにより形成される。
【００３５】さらに接着材５に銅・銀等の金属や窒化ア
ルミニウム・ダイヤモンド等といった無機材料等の熱伝
導性の良好な材料から成る粉末をフィラーとして添加す
ることで、半導体素子３から絶縁基体１への熱伝導性が
向上し、より一層好ましいものとなる。
【００３６】特に、絶縁基体１がガラスセラミックス焼
結体（熱膨張係数が約２〜６×10-6／℃）から成り、貫
通メタライズ導体12が銅（熱膨張係数が約17×10-6／
℃）等の絶縁基体１との熱膨張係数の差が大きな材料で
形成される場合には、各貫通メタライズ導体12は、その
直径を70μｍ〜100μｍと小さくするとともに、隣接間
隔を100μｍ〜200μｍ、より好適には150μｍ〜200μｍ
としておくことが好ましい。
【００３７】さらに、このような貫通メタライズ導体12
は下端を外部接続用メタライズ層７のうち面積の大きな
ものに接続するとともに、その外部接続用メタライズ層
７に複数の窪み７ａを形成するようにしておくと、半導
体素子３から外部電気回路基板８への熱伝導経路を確実
に確保することができ、半導体素子３から外部電気回路
基板８への放熱をより一層確実なものとすることができ
る。従って、貫通メタライズ導体12は、外部接続用メタ
ライズ層７のうち面積の大きなものに接続するととも
に、その外部接続用メタライズ層７に複数の窪み７ａを
形成するようにしておくとより一層好ましい。
【００３８】かくして上述の半導体素子収納用パッケー
ジ４によれば、絶縁基体１の凹部１ａ底面に半導体素子
３をガラス・樹脂・ろう材等から成る接着材５を介して
接着固定するとともに半導体素子３の各電極をボンディ
ングワイヤ10を介して所定の配線導体９に接続させ、し
かる後、絶縁基体１の上面に蓋体２をガラス・樹脂・ろ
う材等から成る封止材を介して接合させ、絶縁基体１と
蓋体２とから成る半導体素子収納用パッケージ４内部に
半導体素子３を気密に収容することによって製品として
の半導体装置となる。
【００３９】なお、本発明は上述の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。
【００４０】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体の下面の外部接続用メタライズ層のう
ち面積の大きいものに窪みを設けたことから、パッケー
ジの小型化、配線導体の高密度化が進んだとしても、半
導体素子収納用パッケージと外部電気回路基板との接合
強度に大きく影響する面積の大きな外部接続用メタライ
ズ層における外部電気回路基板との接合に寄与する面積
を増加させて、外部電気回路基板との間で十分な接合強
度を確保することができるので、半導体素子収納パッケ
ージの小型化を図りつつ外部電気回路基板に強固に接合
し実装することが可能となる。
【００４１】さらに窪みの直径を70μｍ乃至200μｍと
することで、また窪み同士の隣接間隔を200μｍ以下と
することで、また窪みの深さを10μｍ乃至35μｍとする
ことで、より良好な接合強度を確保することができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの実施の
形態の例を示す断面図である。
【図２】（ａ）〜（ｄ）は、それぞれ外部接続用メタラ
イズ層に設けた窪みの例を示す平面図である。
【図３】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
【符号の説明】
１・・・絶縁基体 １ａ・・凹部 ２・・・蓋体 ３・・・半導体素子 ４・・・半導体素子収納用パッケージ ７・・・外部接続用メタライズ層 ７ａ・・窪み ８・・・外部電気回路基板 ９・・・配線導体 11・・・ろう材 12・・・貫通メタライズ導体 13・・・実装用導体層

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 上面に半導体素子を搭載収容する凹部を
    有し該凹部から外表面にかけて配線導体が導出されると
    ともに、下面に面積の異なる複数の外部接続用メタライ
    ズ層を有する絶縁基体と、蓋体とから成る半導体素子収
    納用パッケージであって、前記外部接続用メタライズ層
    のうち面積の大きいものに複数の窪みを設けたことを特
    徴とする半導体素子収納用パッケージ。
  2. 【請求項２】 前記窪みの直径が70μｍ乃至200μｍで
    あることを特徴とする請求項１記載の半導体素子収納用
    パッケージ。
  3. 【請求項３】 前記窪み同士の隣接間隔が200μｍ以下
    であることを特徴とする請求項１記載の半導体素子収納
    用パッケージ。
  4. 【請求項４】 前記窪みの深さが10μｍ乃至35μｍであ
    ることを特徴とする請求項１記載の半導体素子収納用パ
    ッケージ。
JP2001010443A 2001-01-18 2001-01-18 半導体素子収納用パッケージ Pending JP2002217333A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001010443A JP2002217333A (ja) 2001-01-18 2001-01-18 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001010443A JP2002217333A (ja) 2001-01-18 2001-01-18 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2002217333A true JP2002217333A (ja) 2002-08-02

Family

ID=18877754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001010443A Pending JP2002217333A (ja) 2001-01-18 2001-01-18 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2002217333A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008032753A (ja) * 2002-08-07 2008-02-14 Matsushita Electric Ind Co Ltd 荷重センサ及びその製造方法
JP2013247336A (ja) * 2012-05-29 2013-12-09 Kyocera Corp 薄膜配線基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008032753A (ja) * 2002-08-07 2008-02-14 Matsushita Electric Ind Co Ltd 荷重センサ及びその製造方法
JP2013247336A (ja) * 2012-05-29 2013-12-09 Kyocera Corp 薄膜配線基板およびその製造方法

Similar Documents

Publication Publication Date Title
JP2007096246A (ja) 配線基板およびそれを用いた電子装置
JP2014127678A (ja) 配線基板および電子装置
JP3873145B2 (ja) 半導体素子収納用パッケージ
JP4295519B2 (ja) 発光素子収納用パッケージおよび発光装置
US10347557B2 (en) Wiring board, electronic device, and electronic module
JP2014157949A (ja) 配線基板および電子装置
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6046421B2 (ja) 配線基板および電子装置
JP3631638B2 (ja) 半導体素子用パッケージの実装構造
JP7299121B2 (ja) 回路基板、電子部品および電子モジュール
JP2004040027A (ja) 半導体素子収納用パッケージ
JP2002217333A (ja) 半導体素子収納用パッケージ
JP3987649B2 (ja) 半導体素子収納用パッケージ
JP3659306B2 (ja) 半導体素子収納用パッケージ
CN111033771A (zh) 电子部件搭载用基板、电子装置及电子模块
JP6166094B2 (ja) 配線基板および電子装置
JP6181455B2 (ja) 配線基板
JP5334746B2 (ja) 素子収納用パッケージ、並びに実装構造体
JP4360568B2 (ja) 半導体素子収納用パッケージ
JP3683859B2 (ja) 半導体素子収納用パッケージ
JP6258768B2 (ja) 配線基板および電子装置
JP6818457B2 (ja) 配線基板、電子装置および電子モジュール
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2005159130A (ja) 配線基板
JP2003068917A (ja) 半導体素子収納用パッケージ