JP2002217203A - 半導体装置の金属配線形成方法 - Google Patents
半導体装置の金属配線形成方法Info
- Publication number
- JP2002217203A JP2002217203A JP2001007321A JP2001007321A JP2002217203A JP 2002217203 A JP2002217203 A JP 2002217203A JP 2001007321 A JP2001007321 A JP 2001007321A JP 2001007321 A JP2001007321 A JP 2001007321A JP 2002217203 A JP2002217203 A JP 2002217203A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- insulating film
- photoresist layer
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 金属配線を精度良く形成する。
【解決手段】 半導体基板１２の表面に形成されたシリ
コンの酸化膜１４の上に金属配線層１６を形成し、その
上に金属配線層１６の材料に対してエッチング選択比の
大きい材料による絶縁膜２を形成する。その後、絶縁膜
２の上にフォトレジスト層１８を形成してフォトレジス
ト層１８を所望の形状にパターンニングし、パターンニ
ングしたフォトレジスト層１８をマスクとして絶縁膜２
をエッチングしてフォトレジスト層１８以外の箇所の絶
縁膜２を除去する。そして、パターンニングしたフォト
レジスト層１８および絶縁膜２をマスクとして金属配線
層１６をエッチングして、パターンニングした金属配線
４を形成し、フォトレジスト層１８を除去して工程を完
了する。
コンの酸化膜１４の上に金属配線層１６を形成し、その
上に金属配線層１６の材料に対してエッチング選択比の
大きい材料による絶縁膜２を形成する。その後、絶縁膜
２の上にフォトレジスト層１８を形成してフォトレジス
ト層１８を所望の形状にパターンニングし、パターンニ
ングしたフォトレジスト層１８をマスクとして絶縁膜２
をエッチングしてフォトレジスト層１８以外の箇所の絶
縁膜２を除去する。そして、パターンニングしたフォト
レジスト層１８および絶縁膜２をマスクとして金属配線
層１６をエッチングして、パターンニングした金属配線
４を形成し、フォトレジスト層１８を除去して工程を完
了する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置を構成
する半導体基板上に金属配線を形成する方法に関するも
のである。
する半導体基板上に金属配線を形成する方法に関するも
のである。
【０００２】
【従来の技術】図２および図３は従来の金属配線の形成
方法を示す断面側面図である。従来の金属配線の形成方
法では、図２に示したように、まず半導体基板１２の表
面を被覆する酸化膜１４上に、アルミニウムを含む金属
をスパッタして金属配線層１６を成膜し、さらにその上
にパターンニングされたフォトレジスト層１８を形成す
る。なお、半導体基板１２はたとえばシリコンから成
り、半導体基板１２の表面にはトランジスター、抵抗な
ど所望の回路素子が先に形成され、その表面がシリコン
酸化膜である上記酸化膜１４により保護されている。ま
た、金属配線層１６の材料としては、たとえば１〜２％
のシリコンを添加したアルミニウムおよびシリコンの合
金や、ストレスマイグレーション対策として０．５〜１
％の銅を添加したアルミニウム、シリコン、ならびに銅
の合金、あるいはアルミニウムおよび銅の合金が広く使
用されている。金属配線層１６は、半導体基板１２の表
面全体に形成され、その厚さは８００ｎｍ以上１２００
ｎｍ以下とされる。フォトレジスト層１８は約２μｍ以
上３．０μｍ以下と厚く形成されている。
方法を示す断面側面図である。従来の金属配線の形成方
法では、図２に示したように、まず半導体基板１２の表
面を被覆する酸化膜１４上に、アルミニウムを含む金属
をスパッタして金属配線層１６を成膜し、さらにその上
にパターンニングされたフォトレジスト層１８を形成す
る。なお、半導体基板１２はたとえばシリコンから成
り、半導体基板１２の表面にはトランジスター、抵抗な
ど所望の回路素子が先に形成され、その表面がシリコン
酸化膜である上記酸化膜１４により保護されている。ま
た、金属配線層１６の材料としては、たとえば１〜２％
のシリコンを添加したアルミニウムおよびシリコンの合
金や、ストレスマイグレーション対策として０．５〜１
％の銅を添加したアルミニウム、シリコン、ならびに銅
の合金、あるいはアルミニウムおよび銅の合金が広く使
用されている。金属配線層１６は、半導体基板１２の表
面全体に形成され、その厚さは８００ｎｍ以上１２００
ｎｍ以下とされる。フォトレジスト層１８は約２μｍ以
上３．０μｍ以下と厚く形成されている。
【０００３】次に、図３に示したように、フォトレジス
ト層１８をマスクとし、エッチングガスにはＢＣ１3／
Ｃ１2を用いて反応性イオンエッチング（ＲＩＥ）を行
い、フォトレジスト層１８で被覆されていない箇所の金
属配線層１６を除去する。
ト層１８をマスクとし、エッチングガスにはＢＣ１3／
Ｃ１2を用いて反応性イオンエッチング（ＲＩＥ）を行
い、フォトレジスト層１８で被覆されていない箇所の金
属配線層１６を除去する。
【０００４】
【発明が解決しようとする課題】ところで、このような
従来の金属配線形成方法では、フォトレジスト層１８と
アルミニウムなどの金属配線層１６とのエッチング選択
比が１：２と悪く、金属配線層１６をエッチングする際
にフォトレジスト層１８もエッチングされる。また、下
地の酸化膜１４が露出するオーバーエッチング時ではＳ
ｉＯ2の分離によって酸素プラズマの供給量が増加し、
フォトレジスト層１８のエッチング速度が速くなる。し
たがって、フォトレジスト層１８は上述のように約２μ
ｍ以上３．０μｍ以下と厚く形成する必要がある。しか
し、フォトレジスト層１８を厚くするとパターン化する
際の解像度が悪化し、微細パターンの金属配線を形成す
る際に不具合が生じてしまう。
従来の金属配線形成方法では、フォトレジスト層１８と
アルミニウムなどの金属配線層１６とのエッチング選択
比が１：２と悪く、金属配線層１６をエッチングする際
にフォトレジスト層１８もエッチングされる。また、下
地の酸化膜１４が露出するオーバーエッチング時ではＳ
ｉＯ2の分離によって酸素プラズマの供給量が増加し、
フォトレジスト層１８のエッチング速度が速くなる。し
たがって、フォトレジスト層１８は上述のように約２μ
ｍ以上３．０μｍ以下と厚く形成する必要がある。しか
し、フォトレジスト層１８を厚くするとパターン化する
際の解像度が悪化し、微細パターンの金属配線を形成す
る際に不具合が生じてしまう。
【０００５】さらに、フォトレジスト層１８は、エッチ
ングされることでパターン幅も細くなり、図３に示した
ように、パターン化後の金属配線層１６は本来形成され
るべき金属配線層２０より細いものとなってしまう。金
属配線がこのように細くなると配線抵抗が上昇するとい
う問題が生じ、また、コンタクト孔上に金属配線を形成
する場合には位置ずれによってコンタクト抵抗が上昇す
るという問題が発生する。
ングされることでパターン幅も細くなり、図３に示した
ように、パターン化後の金属配線層１６は本来形成され
るべき金属配線層２０より細いものとなってしまう。金
属配線がこのように細くなると配線抵抗が上昇するとい
う問題が生じ、また、コンタクト孔上に金属配線を形成
する場合には位置ずれによってコンタクト抵抗が上昇す
るという問題が発生する。
【０００６】本発明はこのような問題を解決するために
なされたもので、その目的は、金属配線を精度良く形成
することが可能な半導体装置の金属配線形成方法を提供
することにある。
なされたもので、その目的は、金属配線を精度良く形成
することが可能な半導体装置の金属配線形成方法を提供
することにある。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するため、半導体基板上に金属配線をパターンニングし
て形成する方法であって、前記半導体基板の上に金属配
線層を形成し、前記金属配線層の上に前記金属配線層の
材料に対してエッチング選択比の大きい材料による絶縁
膜を形成し、前記絶縁膜の上にフォトレジスト層を形成
して前記フォトレジスト層をパターンニングし、パター
ンニングした前記フォトレジスト層をマスクとして前記
絶縁膜をエッチングして前記フォトレジスト層以外の箇
所の前記絶縁膜を除去し、パターンニングした前記フォ
トレジスト層および前記絶縁膜をマスクとして前記金属
配線層をエッチングして、パターンニングした金属配線
を形成することを特徴とする。
するため、半導体基板上に金属配線をパターンニングし
て形成する方法であって、前記半導体基板の上に金属配
線層を形成し、前記金属配線層の上に前記金属配線層の
材料に対してエッチング選択比の大きい材料による絶縁
膜を形成し、前記絶縁膜の上にフォトレジスト層を形成
して前記フォトレジスト層をパターンニングし、パター
ンニングした前記フォトレジスト層をマスクとして前記
絶縁膜をエッチングして前記フォトレジスト層以外の箇
所の前記絶縁膜を除去し、パターンニングした前記フォ
トレジスト層および前記絶縁膜をマスクとして前記金属
配線層をエッチングして、パターンニングした金属配線
を形成することを特徴とする。
【０００８】このように本発明の半導体装置の金属配線
形成方法では、金属配線層の上に金属配線層の材料に対
してエッチング選択比の大きい材料による絶縁膜を形成
してパターンニングし、この絶縁膜を、その上のフォト
レジスト層とともにマスクとして金属配線層をエッチン
グするので、フォトレジスト層を薄くしても、金属配線
層エッチング時にフォトレジスト層がエッチングされる
ことの影響は生じない。
形成方法では、金属配線層の上に金属配線層の材料に対
してエッチング選択比の大きい材料による絶縁膜を形成
してパターンニングし、この絶縁膜を、その上のフォト
レジスト層とともにマスクとして金属配線層をエッチン
グするので、フォトレジスト層を薄くしても、金属配線
層エッチング時にフォトレジスト層がエッチングされる
ことの影響は生じない。
【０００９】そして、フォトレジスト層を薄くできるこ
とから、フォトレジスト層の解像度を高めることがで
き、微細パターンの金属配線も高精度で良好に形成する
ことができる。また、金属配線層エッチング時にフォト
レジスト層がエッチングされても、絶縁膜がマスクとし
ての機能を果たすため、金属配線が本来の幅より狭くな
るといった問題は発生せず、金属配線の配線抵抗が上昇
することがない。さらに、金属配線を精度よく形成でき
ることから、コンタクト孔に接続すべくコンタクト孔上
に金属配線を形成する場合にもコンタクト抵抗が上昇す
るといった問題は生じない。
とから、フォトレジスト層の解像度を高めることがで
き、微細パターンの金属配線も高精度で良好に形成する
ことができる。また、金属配線層エッチング時にフォト
レジスト層がエッチングされても、絶縁膜がマスクとし
ての機能を果たすため、金属配線が本来の幅より狭くな
るといった問題は発生せず、金属配線の配線抵抗が上昇
することがない。さらに、金属配線を精度よく形成でき
ることから、コンタクト孔に接続すべくコンタクト孔上
に金属配線を形成する場合にもコンタクト抵抗が上昇す
るといった問題は生じない。
【００１０】
【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１の（Ａ）ないし（Ｃ）
は本発明による半導体装置の金属配線形成方法の一例に
おける各工程を示す半導体装置の断面側面図である。図
中、図２、図３と同一の要素には同一の符号が付されて
いる。本実施の形態例の半導体装置の金属配線形成方法
では、図１の（Ａ）に示したように、シリコンから成る
半導体基板１２の表面に形成されたシリコンの酸化膜１
４の上に金属配線層１６を形成し、その上に金属配線層
１６の材料に対してエッチング選択比の大きい材料によ
る絶縁膜２を形成する。なお、半導体基板１２の表面に
はトランジスター、抵抗など所望の回路素子があらかじ
め形成され、その表面が上記シリコン酸化膜により保護
されている。
て図面を参照して説明する。図１の（Ａ）ないし（Ｃ）
は本発明による半導体装置の金属配線形成方法の一例に
おける各工程を示す半導体装置の断面側面図である。図
中、図２、図３と同一の要素には同一の符号が付されて
いる。本実施の形態例の半導体装置の金属配線形成方法
では、図１の（Ａ）に示したように、シリコンから成る
半導体基板１２の表面に形成されたシリコンの酸化膜１
４の上に金属配線層１６を形成し、その上に金属配線層
１６の材料に対してエッチング選択比の大きい材料によ
る絶縁膜２を形成する。なお、半導体基板１２の表面に
はトランジスター、抵抗など所望の回路素子があらかじ
め形成され、その表面が上記シリコン酸化膜により保護
されている。
【００１１】その後、絶縁膜２の上にフォトレジスト層
１８を形成してフォトレジスト層１８を所望の形状にパ
ターンニングし、図１の（Ｂ）に示したように、パター
ンニングしたフォトレジスト層１８をマスクとして絶縁
膜２をエッチングしてフォトレジスト層１８以外の箇所
の絶縁膜２を除去する。
１８を形成してフォトレジスト層１８を所望の形状にパ
ターンニングし、図１の（Ｂ）に示したように、パター
ンニングしたフォトレジスト層１８をマスクとして絶縁
膜２をエッチングしてフォトレジスト層１８以外の箇所
の絶縁膜２を除去する。
【００１２】そして、図１の（Ｃ）に示したように、パ
ターンニングしたフォトレジスト層１８および絶縁膜２
をマスクとして金属配線層１６をエッチングして、パタ
ーンニングした金属配線４を形成し、フォトレジスト層
１８を除去して工程を完了する。
ターンニングしたフォトレジスト層１８および絶縁膜２
をマスクとして金属配線層１６をエッチングして、パタ
ーンニングした金属配線４を形成し、フォトレジスト層
１８を除去して工程を完了する。
【００１３】
【実施例】上記金属配線層１６の材料としては、具体的
にはアルミニウムおよびシリコンの合金、アルミニウ
ム、シリコン、ならびに銅の合金、アルミニウムおよび
銅の合金のいずれかとすることができる。そして、絶縁
膜２は、このような金属配線層１６に対しエッチング選
択比の大きい材料として、タンタルの酸化物またはタン
タルの窒化物により形成することができる。絶縁膜２
は、一例としてＣＶＤ法により１００ｎｍ以上３００ｎ
ｍ以下の厚さに形成して望ましい結果が得られる。
にはアルミニウムおよびシリコンの合金、アルミニウ
ム、シリコン、ならびに銅の合金、アルミニウムおよび
銅の合金のいずれかとすることができる。そして、絶縁
膜２は、このような金属配線層１６に対しエッチング選
択比の大きい材料として、タンタルの酸化物またはタン
タルの窒化物により形成することができる。絶縁膜２
は、一例としてＣＶＤ法により１００ｎｍ以上３００ｎ
ｍ以下の厚さに形成して望ましい結果が得られる。
【００１４】このような絶縁膜２の上に形成するフォト
レジスト層１８は、従来の半分程度の１μｍ以上１．５
μｍ以下の厚みに形成して、十分な結果が得られる。ま
た、フォトレジスト層１８をマスクとする絶縁膜２のエ
ッチングとしてはドライエッチングを行うことができ、
さらに具体的には、ＣＨＦ3／ＣＦ4／Ａｒ（トリフルオ
ロメタン、四フッ化炭素、ならびにアルゴンの混合ガ
ス）を用いて反応性イオンエッチングを行うことができ
る。このとき、フォトレジスト層１８と絶縁膜２とのエ
ッチング選択比は１：１０と高く、絶縁膜２を精度良く
パターンニングすることができる。
レジスト層１８は、従来の半分程度の１μｍ以上１．５
μｍ以下の厚みに形成して、十分な結果が得られる。ま
た、フォトレジスト層１８をマスクとする絶縁膜２のエ
ッチングとしてはドライエッチングを行うことができ、
さらに具体的には、ＣＨＦ3／ＣＦ4／Ａｒ（トリフルオ
ロメタン、四フッ化炭素、ならびにアルゴンの混合ガ
ス）を用いて反応性イオンエッチングを行うことができ
る。このとき、フォトレジスト層１８と絶縁膜２とのエ
ッチング選択比は１：１０と高く、絶縁膜２を精度良く
パターンニングすることができる。
【００１５】上記金属配線層１６は、たとえば８００ｎ
ｍ以上１２００ｎｍ以下の厚さに形成すればよく、パタ
ーンニングしたフォトレジスト層１８および絶縁膜２を
マスクとして、ＢＣ１3／Ｃ１2／ＣＨ2Ｆ2（三塩化ホウ
素、塩素、ならびにジフルオロメタンの混合ガス）を反
応ガスに用いてエッチングすることができる。
ｍ以上１２００ｎｍ以下の厚さに形成すればよく、パタ
ーンニングしたフォトレジスト層１８および絶縁膜２を
マスクとして、ＢＣ１3／Ｃ１2／ＣＨ2Ｆ2（三塩化ホウ
素、塩素、ならびにジフルオロメタンの混合ガス）を反
応ガスに用いてエッチングすることができる。
【００１６】なお、フォトレジスト層１８をマスクとし
てドライエッチングする場合、カーボン系のポリマーが
フォトレジスト層１８から供給されて金属配線４の側壁
に付着し、金属配線４の側壁が保護される。しかし、本
実施例の場合、フォトレジスト層１８がエッチングされ
絶縁膜２が主にマスクとして作用している段階では、上
記カーボン系のポリマーの供給が少なくなる。したがっ
て上述のように反応ガスにＣＨ2Ｆ2を用いるとＣＨ2Ｆ2
がデポジットガスとして作用し、金属配線４の側壁を保
護することができる。
てドライエッチングする場合、カーボン系のポリマーが
フォトレジスト層１８から供給されて金属配線４の側壁
に付着し、金属配線４の側壁が保護される。しかし、本
実施例の場合、フォトレジスト層１８がエッチングされ
絶縁膜２が主にマスクとして作用している段階では、上
記カーボン系のポリマーの供給が少なくなる。したがっ
て上述のように反応ガスにＣＨ2Ｆ2を用いるとＣＨ2Ｆ2
がデポジットガスとして作用し、金属配線４の側壁を保
護することができる。
【００１７】本実施例の半導体装置の金属配線形成方法
では、上述のように、アルミニウム合金から成る金属配
線層１６の上に金属配線層１６の材料に対してエッチン
グ選択比の大きいタンタルの酸化物またはタンタルの窒
化物による絶縁膜２を形成してパターンニングし、この
絶縁膜２を、その上のフォトレジスト層１８とともにマ
スクとして金属配線層１６をエッチングするので、フォ
トレジスト層１８とアルミニウムとのエッチング選択比
が１：２と悪いにも係わらず絶縁膜２とアルミニウムと
のエッチング選択比が１：７と高いため、フォトレジス
ト層１８を薄くしても、金属配線層エッチング時にフォ
トレジスト層１８がエッチングされることの影響は生じ
ない。
では、上述のように、アルミニウム合金から成る金属配
線層１６の上に金属配線層１６の材料に対してエッチン
グ選択比の大きいタンタルの酸化物またはタンタルの窒
化物による絶縁膜２を形成してパターンニングし、この
絶縁膜２を、その上のフォトレジスト層１８とともにマ
スクとして金属配線層１６をエッチングするので、フォ
トレジスト層１８とアルミニウムとのエッチング選択比
が１：２と悪いにも係わらず絶縁膜２とアルミニウムと
のエッチング選択比が１：７と高いため、フォトレジス
ト層１８を薄くしても、金属配線層エッチング時にフォ
トレジスト層１８がエッチングされることの影響は生じ
ない。
【００１８】このようにフォトレジスト層１８を薄くで
きることから、フォトレジスト層１８の解像度を高める
ことができ、微細パターンの金属配線４も良好に形成す
ることができる。また、金属配線層エッチング時にフォ
トレジスト層１８がエッチングされても、絶縁膜２がマ
スクとしての機能を果たすため、金属配線４が本来の幅
より狭くなるといった問題は発生せず、金属配線４の配
線抵抗が上昇することがない。さらに、金属配線４を精
度よく形成できることから、コンタクト孔に接続すべく
コンタクト孔上に金属配線４を形成する場合にもコンタ
クト抵抗が上昇するといった問題は生じない。
きることから、フォトレジスト層１８の解像度を高める
ことができ、微細パターンの金属配線４も良好に形成す
ることができる。また、金属配線層エッチング時にフォ
トレジスト層１８がエッチングされても、絶縁膜２がマ
スクとしての機能を果たすため、金属配線４が本来の幅
より狭くなるといった問題は発生せず、金属配線４の配
線抵抗が上昇することがない。さらに、金属配線４を精
度よく形成できることから、コンタクト孔に接続すべく
コンタクト孔上に金属配線４を形成する場合にもコンタ
クト抵抗が上昇するといった問題は生じない。
【００１９】なお、絶縁膜２上のフォトレジスト層１８
は、完全に除去されるまでエッチングを行っても絶縁膜
２が露出するのみであり、その場合にはフォトレジスト
層１８を除去する工程を削除できるため、製造工程の簡
素化に有利となる。また、絶縁膜２はＣＶＤ法で形成す
る以外にも、金属配線層１６をスパッタ法により形成
し、絶縁膜２もスパッタ法により、金属配線層１６に連
続して形成することができる。その場合には、１工程削
除することができ工程の簡素化に有利となる。
は、完全に除去されるまでエッチングを行っても絶縁膜
２が露出するのみであり、その場合にはフォトレジスト
層１８を除去する工程を削除できるため、製造工程の簡
素化に有利となる。また、絶縁膜２はＣＶＤ法で形成す
る以外にも、金属配線層１６をスパッタ法により形成
し、絶縁膜２もスパッタ法により、金属配線層１６に連
続して形成することができる。その場合には、１工程削
除することができ工程の簡素化に有利となる。
【００２０】
【発明の効果】以上説明したように本発明の半導体装置
の金属配線形成方法では、金属配線層の上に金属配線層
の材料に対してエッチング選択比の大きい材料による絶
縁膜を形成してパターンニングし、この絶縁膜を、その
上のフォトレジスト層とともにマスクとして金属配線層
をエッチングするので、フォトレジスト層を薄くして
も、金属配線層エッチング時にフォトレジスト層がエッ
チングされることの影響は生じない。
の金属配線形成方法では、金属配線層の上に金属配線層
の材料に対してエッチング選択比の大きい材料による絶
縁膜を形成してパターンニングし、この絶縁膜を、その
上のフォトレジスト層とともにマスクとして金属配線層
をエッチングするので、フォトレジスト層を薄くして
も、金属配線層エッチング時にフォトレジスト層がエッ
チングされることの影響は生じない。
【００２１】そして、フォトレジスト層を薄くできるこ
とから、フォトレジスト層の解像度を高めることがで
き、微細パターンの金属配線も高精度で良好に形成する
ことができる。また、金属配線層エッチング時にフォト
レジスト層がエッチングされても、絶縁膜がマスクとし
ての機能を果たすため、金属配線が本来の幅より狭くな
るといった問題は発生せず、金属配線の配線抵抗が上昇
することがない。さらに、金属配線を精度よく形成でき
ることから、コンタクト孔に接続すべくコンタクト孔上
に金属配線を形成する場合にもコンタクト抵抗が上昇す
るといった問題は生じない。
とから、フォトレジスト層の解像度を高めることがで
き、微細パターンの金属配線も高精度で良好に形成する
ことができる。また、金属配線層エッチング時にフォト
レジスト層がエッチングされても、絶縁膜がマスクとし
ての機能を果たすため、金属配線が本来の幅より狭くな
るといった問題は発生せず、金属配線の配線抵抗が上昇
することがない。さらに、金属配線を精度よく形成でき
ることから、コンタクト孔に接続すべくコンタクト孔上
に金属配線を形成する場合にもコンタクト抵抗が上昇す
るといった問題は生じない。
【図１】（Ａ）ないし（Ｃ）は本発明による半導体装置
の金属配線形成方法の一例における各工程を示す半導体
装置の断面側面図である。
の金属配線形成方法の一例における各工程を示す半導体
装置の断面側面図である。
【図２】従来の金属配線の形成方法を示す断面側面図で
ある。
ある。
【図３】従来の金属配線の形成方法を示す他の断面側面
図である。
図である。
２……絶縁膜、４……金属配線、１２……半導体基板、
１４……酸化膜、１６……金属配線層、１８……フォト
レジスト層、２０……金属配線層。
１４……酸化膜、１６……金属配線層、１８……フォト
レジスト層、２０……金属配線層。
Claims (13)
- 【請求項１】 半導体基板上に金属配線をパターンニン
グして形成する方法であって、 前記半導体基板の上に金属配線層を形成し、 前記金属配線層の上に前記金属配線層の材料に対してエ
ッチング選択比の大きい材料による絶縁膜を形成し、 前記絶縁膜の上にフォトレジスト層を形成して前記フォ
トレジスト層をパターンニングし、 パターンニングした前記フォトレジスト層をマスクとし
て前記絶縁膜をエッチングして前記フォトレジスト層以
外の箇所の前記絶縁膜を除去し、 パターンニングした前記フォトレジスト層および前記絶
縁膜をマスクとして前記金属配線層をエッチングして、
パターンニングした金属配線を形成することを特徴とす
る半導体装置の金属配線形成方法。 - 【請求項２】 前記金属配線層の材料はアルミニウムを
含むことを特徴とする請求項１記載の半導体装置の金属
配線形成方法。 - 【請求項３】 前記金属配線層の材料は、アルミニウム
およびシリコンの合金、アルミニウム、シリコン、なら
びに銅の合金、アルミニウムおよび銅の合金のいずれか
であることを特徴とする請求項２記載の半導体装置の金
属配線形成方法。 - 【請求項４】 前記絶縁膜はタンタルの酸化物またはタ
ンタルの窒化物を含むことを特徴とする請求項２記載の
半導体装置の金属配線形成方法。 - 【請求項５】 前記絶縁膜はＣＶＤ法により成膜するこ
とを特徴とする請求項４記載の半導体装置の金属配線形
成方法。 - 【請求項６】 前記絶縁膜は１００ｎｍ以上３００ｎｍ
以下の厚さに形成することを特徴とする請求項４記載の
半導体装置の金属配線形成方法。 - 【請求項７】 前記金属配線層はスパッタ法により形成
し、前記絶縁膜はスパッタ法により、前記金属配線層に
連続して形成することを特徴とする請求項１記載の半導
体装置の金属配線形成方法。 - 【請求項８】 前記絶縁膜のエッチングとしてドライエ
ッチングを行うことを特徴とする請求項１記載の半導体
装置の金属配線形成方法。 - 【請求項９】 前記絶縁膜のエッチングとして、ＣＨＦ
3／ＣＦ4／Ａｒガスを用いて反応性イオンエッチングを
行うことを特徴とする請求項８記載の半導体装置の金属
配線形成方法。 - 【請求項１０】 前記フォトレジスト層は１μｍ以上
１．５μｍ以下の厚みに形成することを特徴とする請求
項１記載の半導体装置の金属配線形成方法。 - 【請求項１１】 前記金属配線層は、パターンニングし
た前記フォトレジスト層および前記絶縁膜をマスクとし
て、ＢＣ１3／Ｃ１2／ＣＨ2Ｆ2を反応ガスに用いてエッ
チングすることを特徴とする請求項１記載の半導体装置
の金属配線形成方法。 - 【請求項１２】 前記金属配線層は８００ｎｍ以上１２
００ｎｍ以下の厚さに形成することを特徴とする請求項
１記載の半導体装置の金属配線形成方法。 - 【請求項１３】 前記半導体基板はシリコンから成り、
前記半導体基板の表面にシリコン酸化膜が形成され、前
記金属配線層は前記シリコン酸化膜の上に形成すること
を特徴とする請求項１記載の半導体装置の金属配線形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001007321A JP2002217203A (ja) | 2001-01-16 | 2001-01-16 | 半導体装置の金属配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001007321A JP2002217203A (ja) | 2001-01-16 | 2001-01-16 | 半導体装置の金属配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002217203A true JP2002217203A (ja) | 2002-08-02 |
Family
ID=18875087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001007321A Pending JP2002217203A (ja) | 2001-01-16 | 2001-01-16 | 半導体装置の金属配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002217203A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009252424A (ja) * | 2008-04-03 | 2009-10-29 | Toyota Motor Corp | 電極集電体の製造方法及び製造装置ならびに該集電体を備えた電池 |
-
2001
- 2001-01-16 JP JP2001007321A patent/JP2002217203A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009252424A (ja) * | 2008-04-03 | 2009-10-29 | Toyota Motor Corp | 電極集電体の製造方法及び製造装置ならびに該集電体を備えた電池 |
| US8420263B2 (en) | 2008-04-03 | 2013-04-16 | Toyota Jidosha Kabushiki Kaisha | Electrode collector manufacturing method and manufacturing apparatus, and battery provided with said collector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6242358B1 (en) | Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same | |
| US7537998B2 (en) | Method for forming salicide in semiconductor device | |
| JP2830658B2 (ja) | 微細金属配線形成方法 | |
| KR100548515B1 (ko) | 반도체 소자의 금속 배선의 형성 방법 | |
| US7851371B2 (en) | Method for manufacturing semiconductor device | |
| KR19990063182A (ko) | 에칭방법 | |
| JP2002217203A (ja) | 半導体装置の金属配線形成方法 | |
| US6287752B1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device | |
| JP2003282700A (ja) | ホール形成方法 | |
| US6586324B2 (en) | Method of forming interconnects | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| US6548413B1 (en) | Method to reduce microloading in metal etching | |
| JP2695249B2 (ja) | 半導体装置の製造方法 | |
| JP2983543B2 (ja) | 電極の形成方法 | |
| JPH10163216A (ja) | 半導体装置の製造方法 | |
| KR0155801B1 (ko) | 반도체 장치 다층배선 형성방법 | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
| JP2994644B2 (ja) | 電極の形成方法 | |
| JPH07111265A (ja) | 配線の形成方法 | |
| JPH05175159A (ja) | 半導体素子の製造方法 | |
| KR100299380B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH0493028A (ja) | 半導体装置の製造方法 | |
| JPH08316310A (ja) | 半導体装置の製造方法 | |
| JPH05206125A (ja) | 半導体装置の製造方法 | |
| JPS6255701B2 (ja) |