JP2002214279A - デバイス評価回路 - Google Patents

Abstract

(57)【要約】 【課題】従来よりも迅速・正確に測定を行えるデバイス
評価回路を提供する。 【解決手段】検出抵抗Ｒを介し負帰還接続したオペアン
プＯＰを備え、このオペアンプＯＰの非反転入力端子
（＋）に回路電圧源Ｖｒｅｆを接続するとともに反転入
力端子（−）に評価対象デバイスＦＥＴを接続し、検出
抵抗Ｒから評価対象デバイスＦＥＴに流れる検出電流に
より測定出力を得るようにしたデバイス評価回路とす
る。負帰還接続したオペアンプのバーチャルショートの
機能により、反転入力端子の電圧は常に非反転入力端子
の電圧と一致するよう強制される。したがって、反転入
力端子に接続した評価対象デバイスにかかる電圧は、非
反転入力端子に接続した回路電圧源の電圧に常に一致す
るように維持される。その結果、電圧一定の下で、検出
抵抗から評価対象デバイスへ流れる検出電流（Ｉｄ）の
変化（ΔＩｄ）を忠実にとらえることができ、迅速で正
確な測定が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トランジスタやダ
イオードなど半導体デバイスの低周波ノイズ（１／ｆノ
イズを含む）を正確に測定可能なデバイス評価回路に関
する。

【０００２】

【従来の技術】半導体デバイスの低周波ノイズ測定は非
常に難しいものと言われているが、現在、そのための評
価回路として図１に示すものが知られている。

【０００３】図１（Ａ）のデバイス評価回路はドレイン
（コレクタ）フォロワ方式のもので、評価回路の回路電
圧源Ｖｄに検出抵抗Ｒをつなぎ、この検出抵抗Ｒに、本
例の評価対象デバイスである電界効果トランジスタＦＥ
ＴのドレインＤを接続する構成で、その検出抵抗Ｒとド
レインＤの接続部分から測定出力ｏｕｔを発生するよう
になっている。評価対象デバイスＦＥＴのソースＳは接
地され、ゲートＧはデバイス制御電圧源Ｖｇｓに接続さ
れる。一方、図１（Ｂ）の回路はドレイン（コレクタ）
フォロワ定電流駆動方式のもので、評価対象デバイスＦ
ＥＴのソースＳに定電流源Ｉを接続して負の回路電圧源
−Ｖｓへつないである。評価対象デバイスＦＥＴのドレ
インＤは検出抵抗Ｒを通して正の回路電圧源＋Ｖｓに接
続され、ゲートＧは接地される。

【０００４】これら両回路とも、評価対象デバイスＦＥ
ＴのドレインＤに流れるドレイン電流Ｉｄ（検出電流）
に従って得られる測定出力ｏｕｔを検知することによ
り、評価対象デバイスＦＥＴのノイズ特性を測定すると
いうことになっている。

【０００５】

【発明が解決しようとする課題】図１（Ａ）の回路で
は、デバイス制御電圧Ｖｇｓが変化するとドレイン−ソ
ース電圧Ｖｄｓも変化する。すなわち、検出抵抗Ｒと評
価対象デバイスＦＥＴの動作抵抗Ｒｄｓとが回路電圧源
Ｖｄから直列接続されているので、デバイス制御電圧Ｖ
ｇｓの変化により動作抵抗Ｒｄｓが変わると、電圧Ｖｄ
ｓが変化することになる。したがって、デバイス制御電
圧Ｖｇｓが変化する場合、図１（Ａ）の回路はΔＶｄｓ
の検出を行っていることになるが、測定対象となるデバ
イスＦＥＴの増幅率（Ｇｍ＝ΔＩｄ／ΔＶｇｓ）はＶｄ
ｓ一定の下での測定値なので、正確ではない。

【０００６】そこで、デバイス自体のノイズを正確に測
定するためには、デバイス制御電圧源Ｖｇｓとして電圧
の安定しているアルカリ乾電池などの一次電池を使用し
て、Ｖｇｓ一定の下でＶｄｓを安定させ、検出電流の変
化ΔＩｄを測定することになる。しかし、この場合、デ
バイス制御電圧Ｖｇｓを変えるには直列に組んだ電池の
数を変えて再度安定させるという手間がかかり、リニア
な測定とは言えないし、測定に数十分以上という時間を
要する原因となっている。ロックインアンプを加えて使
用するともなると数時間以上かかることになってしま
う。

【０００７】また、評価対象デバイスＦＥＴの動作抵抗
Ｒｄｓが変化すると、検出抵抗Ｒとの合成抵抗値（出力
インピーダンス）も変化することになる。そして、検出
感度との関連で検出抵抗Ｒの値が高いと出力インピーダ
ンスが高くなり、次段の負荷インピーダンスなどにより
変換ゲインが変動することから、測定誤差が発生し、周
波数特性も変化してしまう。

【０００８】以上の不具合は図１（Ｂ）の評価回路にも
共通した課題であることは、その回路構成から当然理解
されるところである。また、上記回路の他にも、図１
（Ｃ）のような評価対象デバイスのソース側に検出抵抗
を接続したソース（エミッタ）フォロワ方式の評価回路
も存在するが、同様の点が問題となっている。

【０００９】

【課題を解決するための手段】上記の課題を考えると、
デバイス制御電圧（ゲート電圧、ベース電圧）が変わっ
ても回路電圧源によりデバイスにかかる電圧（ドレイン
−ソース電圧、コレクタ−エミッタ電圧）が一定であ
り、そのときの検出電流の変化を図れるような回路構成
ができれば、正確な測定を行えるということである。そ
こで本発明では、検出抵抗を介し負帰還接続したオペア
ンプ（演算増幅器）を備え、このオペアンプの非反転入
力端子に回路電圧源を接続するとともに反転入力端子に
評価対象デバイスを接続し、検出抵抗から評価対象デバ
イスに流れる検出電流により測定出力を得るようにした
デバイス評価回路を提案するものである。

【００１０】この回路構成によると、負帰還接続したオ
ペアンプのいわゆるバーチャルショート（イマジナリシ
ョート）の機能により、反転入力端子の電圧は常に非反
転入力端子の電圧と一致するよう強制される。したがっ
て、反転入力端子に接続した評価対象デバイスにかかる
電圧は、非反転入力端子に接続した回路電圧源の電圧に
常に一致するように維持される。つまり、たとえば評価
対象デバイスが電界効果トランジスタであれば、そのド
レイン−ソースパス（チャネル）を反転入力端子につな
ぐことで、ゲート電圧の変化にかかわらず常に一定のド
レイン−ソース電圧（Ｖｄｓ）が、バーチャルショート
の機能により強制的に維持されることになる。その結
果、Ｖｄｓ一定の下で、検出抵抗からトランジスタのド
レインへ流れる検出電流（ドレイン電流）Ｉｄの変化Δ
Ｉｄを忠実にとらえることができ、正確な測定が可能と
なる。

【００１１】本発明のデバイス評価回路を構成するオペ
アンプは、両入力端子に電界効果トランジスタを利用し
た高インピーダンスの構成としておくと、回路電圧源か
ら電流を流さずにすむので、回路電圧源には電圧を与え
るだけでよくなる。このとき評価対象デバイスが電界効
果トランジスタであれば、デバイス制御電圧源もまた電
流を要しないものとでき、その結果、両電圧源を２系統
の独立したプログラマブル電圧源とすることが可能とな
る。プログラマブル電圧源を利用することができるよう
になれば、一次電池の直列個数を変えたりしていた従来
技術とは違って、各電圧の可変自動設定が可能となり、
精密に検出電流を制御しながらの自動測定が可能とな
る。したがって、測定時間も数十秒から数百秒（平均化
回数による）という従来に比べ格段に短いものとでき
る。

【００１２】このような評価回路の測定出力は、帰還効
果によりオペアンプの出力インピーダンスが極小化され
ていることから駆動能力が高く、次段の負荷などによる
影響を受けにくいものとなっている。したがって、正確
なノイズ電圧出力と周波数特定を伝達することができ
る。以上のような特徴により、本発明のデバイス評価回
路では、回路電圧源を変化させることにより、評価対
象デバイスの動作抵抗を測定することができる、回路
電圧源として交流信号を与えることにより、評価対象デ
バイスの周波数特性を測定することができる、デバイ
ス制御電圧源を変化させることにより、評価対象デバイ
スの増幅率を測定することができる、デバイス制御電
圧源として交流信号を与えることにより、評価対象デバ
イスの周波数特性を測定することができるという、従来
の乾電池式ではできなかった大きな利点がある。特に、
回路電圧源とデバイス制御電圧源とに異なる周波数の交
流信号を与えることにより、デバイスノイズ（１／ｆノ
イズを含む）、動作抵抗、増幅率の各パラメータを同時
に測定して評価することができるという従来にない画期
的な機能をもつ。

【００１３】なお、本回路の評価対象となるデバイス
は、電界効果トランジスタやバイポーラトランジスタの
３端子素子のほか、ダイオードやキャパシタなどの２端
子素子であっても、十分正確な測定を行うことができ
る。

【００１４】以上のようなデバイス評価回路において、
オペアンプの非反転入力端子に接続する回路電圧源に
は、所定の電圧（電位）を保持したキャパシタを使用す
ることができる。すなわち、電界効果トランジスタを用
いたオペアンプの入力端子は極めてインピーダンスが高
く、絶縁膜のリーク電流程度しかないので、電荷を充電
して一定電位にホールドしたキャパシタを使用すれば、
電圧源として十分役に立つ。また、バイポーラを使用し
たオペアンプであっても、ある程度容量が大きくリーク
の少ないタンタルキャパシタなどを使用すれば、数分間
は電圧源として十分に機能する。このように電圧源とし
てキャパシタを使用すると、非常に安定したノイズのな
い優良な完全フローティング電圧源を得られることにな
る。評価対象デバイスが上記のようにデバイス制御電圧
を必要とするものであれば、そのデバイス制御電圧源と
して同様にキャパシタを使用することもできる。つま
り、本発明により、オペアンプの入力端子や電界効果ト
ランジスタのゲート端子用に、キャパシタを使用した非
常に安定な定電圧源が提供される。このようにキャパシ
タを電圧源とすると、電圧源も含めてワンチップ化する
ことも可能となる。

【００１５】また、本発明のデバイス評価回路を一定ゲ
イン型へ発展させる構成として、オペアンプの出力をハ
イパスフィルタに通してローノイズアンプへ入力し、こ
のローノイズアンプの出力を、第１の抵抗を通して評価
対象デバイスの接地側へ伝達するとともに、該価対象デ
バイスの接地側と接地との間に、第１の抵抗の抵抗値以
下とした第２の抵抗を設ける構成とすることが可能であ
る。これにより、ループゲインが一定となり安定し、ゲ
イン一定でデバイスの増幅率を知らなくてもよくなり、
入力換算ノイズを効果的に得られる。

【００１６】上記の本発明に係るデバイス評価回路は、
低ノイズの微少電圧増幅器として応用することが可能で
ある。すなわち、抵抗を介して負帰還接続するとともに
非反転入力端子に回路電圧源を接続したオペアンプと、
このオペアンプの反転入力端子に電流路（ドレイン−ソ
ースパス、コレクタ−エミッタパス）を接続したトラン
ジスタと、を備えてなり、トランジスタの制御端子（ゲ
ート、ベース）に入力信号を印加してオペアンプの出力
端子から出力信号を得るようになった微少電圧増幅器を
構成することができる。この増幅器は、上記のような理
由から、トランジスタの制御端子に入力される信号の変
化（ΔＶｇｓに相当）が、負帰還接続の抵抗を介して流
れる電流の変化（ΔＩｄに相当）として正確に現れるの
で、オペアンプの出力端子から得られる出力信号は、入
力信号を正確にトレースした信号となる。したがって、
今まで実現が難しかった微少電圧（ｎＶオーダー）の等
倍増幅器をつくることが可能となる。

【００１７】

【発明の実施の形態】図２に、本発明のデバイス評価回
路の最もベーシックな回路例を示してある。この例の評
価対象デバイスは電界効果トランジスタＦＥＴであり、
そのゲートＧにデバイス制御電圧源Ｖｇｓが接続されて
いる。評価対象デバイスＦＥＴのソースＳは接地され、
ドレインＤがオペアンプＯＰの反転入力端子（−）に接
続されている。このオペアンプＯＰの非反転入力端子
（＋）には、回路電圧源Ｖｒｅｆが接続されている。

【００１８】オペアンプＯＰは、出力端子を、検出抵抗
Ｒを介して反転入力端子に帰還させた負帰還接続として
あり、その検出抵抗Ｒから評価対象デバイスＦＥＴのド
レインＤへ検出電流Ｉｄが流れることになる。オペアン
プＯＰが負帰還接続としてあることにより、非反転入力
端子と反転入力端子とはバーチャルショートの状態とな
り、回路電圧Ｖｒｅｆが評価対象デバイスＦＥＴのドレ
イン−ソース電圧Ｖｄｓとなる。したがって、デバイス
制御電圧Ｖｇｓが変動しても、Ｖｄｓは常に回路電圧Ｖ
ｒｅｆと一致するよう強制的に一定に保たれる。その結
果、Ｖｇｓの変動ΔＶｇｓにともなう検出電流Ｉｄの変
化ΔＩｄが正確に検出される。

【００１９】なお、ΔＶｇｓは入力ノイズ電圧と等価
（入力ノイズそのもの）であるから、図２の回路による
と、検出電流Ｉｄの変化ΔＩｄを電圧に変換することに
より正確なノイズ出力電圧を得られることになり、精密
な等倍アンプとしての機能をもつ。そしてこの回路で
は、ΔＶｒｅｆを与えることにより、評価対象デバイス
ＦＥＴの動作抵抗Ｒｄｓを測定することができ、特にΔ
Ｖｒｅｆとして交流信号を与えると、評価対象デバイス
ＦＥＴの周波数特性を測定することができる。また、Δ
Ｖｇｓを与えることにより、前記の動作抵抗Ｒｄｓの測
定結果と合わせて、評価対象デバイスの増幅率Ｇｍ（ｈ
ｆｅ）を得られる。さらに、ΔＶｒｅｆ及びΔＶｇｓと
して異なる周波数の交流信号を与えると、デバイスノイ
ズ測定、動作抵抗測定、増幅率の各パラメータを同時に
測定することができる。

【００２０】図３に、そのような自動測定を可能とした
応用例を示す。オペアンプＯＰは図２と同様に負帰還接
続してあるが、その出力端子には電流ブースターＡ（１
倍）を接続してあり、その電流ブースターＡを通して負
帰還経路が形成されている。また、測定出力ｏｕｔはカ
ップリングキャパシタＣを通して発生されるようになっ
ている。

【００２１】オペアンプＯＰの非反転入力端子に接続さ
れる回路電圧源は、レベル調整可能なＤＣ電圧源Ｖｒｅ
ｆと、周波数ｆ１の交流信号を発生するためのＡＣ電圧
源ΔＶｒｅｆとから構成される。これにより、定電圧Ｖ
ｒｅｆを供給することも、必要に応じて周波数ｆ１の交
流信号ΔＶｒｅｆを加えることも可能である。一方、評
価対象デバイスＦＥＴのゲートＧに対するデバイス制御
電圧源も同様に、レベル調整可能なＤＣ電圧源Ｖｇｓ
と、周波数ｆ２の交流信号を発生するためのＡＣ電圧源
ΔＶｇｓとから構成され、ＤＣ、ＡＣのいずれかを選択
することが可能となっている。

【００２２】図４には、回路電圧源Ｖｒｅｆ及びデバイ
ス制御電圧源Ｖｇｓにキャパシタを使用した例を示して
いる。この図４のデバイス評価回路では、電界効果トラ
ンジスタで構成したオペアンプＯＰの非反転入力端子に
キャパシタからなる回路電圧源Ｖｒｅｆが接続され、評
価対象デバイスＦＥＴのゲートＧに同じくキャパシタか
らなるデバイス制御電圧源Ｖｇｓが接続されている。そ
して、両電圧源キャパシタＶｒｅｆ，Ｖｇｓは、それぞ
れスイッチＳ１，Ｓ２を介して所定の電源Ｖ１，Ｖ２に
接続されている。

【００２３】本回路ではまず、測定開始に先立ってスイ
ッチＳ１，Ｓ２を閉成し、電源Ｖ１，Ｖ２をそれぞれ電
圧源キャパシタＶｒｅｆ，Ｖｇｓへつないで充電する。
そして、充電が完了したところでスイッチＳ１，Ｓ２を
開放し、電源Ｖ１，Ｖ２と電圧源キャパシタＶｒｅｆ，
Ｖｇｓとの接続を断つ。すると、オペアンプＯＰの入力
端子及び評価対象デバイスＦＥＴの両方とも電界効果ト
ランジスタなので電流の流れる経路がなく、両電圧源キ
ャパシタＶｒｅｆ，Ｖｇｓは完全フローティングの状態
となり、充電された電荷を長時間維持することができる
（リークがなければ永久的にもつ）。完全フローティン
グ状態となった電圧源キャパシタＶｒｅｆ，Ｖｇｓは、
ノイズもなく極めて安定した定電圧源となるので、低周
波ノイズを、超低周波領域まで測定するうえで非常に具
合がよい。

【００２４】この他、図５に示すのは、一定ゲイン型を
実現した例である。本回路では、オペアンプＯＰの出力
をハイパスフィルタＨＰＦを通してローノイズアンプＬ
ＮＡへ入力し、該ローノイズアンプＬＮＡの出力を、第
１の抵抗Ｒｓａｃを通して評価対象デバイスＦＥＴの接
地側、本例ではソースＳへ伝達している。そして、この
ソースＳと接地との間に、第１の抵抗Ｒｓａｃよりも抵
抗値の極めて小さい第２の抵抗Ｒｓを設けてある。

【００２５】この回路では、第１、第２の２つの抵抗Ｒ
ｓａｃ，Ｒｓの比率Ｒｓａｃ：ＲｓをＮ：１とすること
で、ローノイズアンプＬＮＡから発生するノイズを約１
／Ｎに低減することができ、評価回路への影響を抑制す
ることが可能である。このようにしてループバックをか
けることにより、評価回路のゲインが一定となり安定す
る、周波数レンジを拡大でき、平坦化できる、さらに、
ひずみが抑えられるなどの利点がある。

【００２６】以上のようなデバイス評価回路の応用とし
て、図６に示すような超低ノイズ微少電圧増幅器を構成
することができる。この応用例では、負帰還接続したオ
ペアンプＯＰ、その負帰還経路の抵抗Ｒ、オペアンプＯ
Ｐの反転入力端子に接続した電界効果トランジスタＦＥ
Ｔの構成が上記デバイス評価回路と共通である。

【００２７】オペアンプＯＰの非反転入力端子には、ロ
ーパスフィルタＬＰＦ１を通して回路電圧源Ｖｒｅｆが
接続される。また、オペアンプＯＰの出力は、ハイパス
フィルタＨＰＦを通してローノイズアンプＬＮＡへ入力
され、該ローノイズアンプＬＮＡから増幅出力ｏｕｔが
得られる。一方、増幅対象の入力信号ｉｎは、電界効果
トランジスタＦＥＴのゲート端子に印加される。この電
界効果トランジスタＦＥＴのソース端子は非常に小さい
抵抗値の抵抗Ｒｓを通して接地され、またゲート端子に
は、入力抵抗Ｒｉｎ及びローパスフィルタＬＰＦ２を介
して電圧源Ｖｇｓが接続されている。なお、ハイパスフ
ィルタＨＰＦの次に保護回路を設けて、サージ電圧など
からの保護を図っておくとより好ましい。

【００２８】この回路によると、入力信号ｉｎが上記評
価回路におけるΔＶｇｓとなり、その変化が忠実に抵抗
Ｒの電流Ｉｄの変化ΔＩｄとして検出される。つまり、
電界効果トランジスタＦＥＴが入力部増幅素子となって
そのＧｍに従う増幅が実行され、低ノイズで正確な微少
電圧増幅器が実現される。

【００２９】

【発明の効果】本発明によれば、負帰還接続したオペア
ンプのバーチャルショートを利用したデバイス評価回路
とすることにより、正確なデバイスノイズ評価を行える
ようになり、また、その測定をプログラマブル電圧源な
どを使用して自動化することができ、測定時間の短縮が
可能である。このような本発明のデバイス評価回路は、
半導体デバイス全般のデバイスノイズ測定が可能である
うえ、ＤＣパラメータ、ＡＣパラメータなど各種の測定
要素を総合評価することのできる画期的な回路となる。
そして、このような高機能の回路構成を応用して超低ノ
イズ微少電圧増幅器を実現することも可能である。

【図面の簡単な説明】

【図１】従来の代表的なデバイス評価回路の回路図。

【図２】本発明のデバイス評価回路の基本構成例を示し
た回路図。

【図３】本発明のデバイス評価回路の応用例を示した回
路図。

【図４】電圧源にキャパシタを使用した本発明のデバイ
ス評価回路の例を示した回路図。

【図５】一定ゲイン型とした本発明のデバイス評価回路
の例を示した回路図。

【図６】本発明のデバイス評価回路の構成を利用した微
少電圧増幅器の例を示した回路図。

【符号の説明】

ＯＰ オペアンプ Ｒ 検出抵抗 ＦＥＴ 評価対象デバイス Ｖｒｅｆ 回路電圧源 Ｖｇｓ デバイス制御電圧源

Claims (8)

【特許請求の範囲】
1. 【請求項１】 検出抵抗を介し負帰還接続したオペアン
   プを備え、該オペアンプの非反転入力端子に回路電圧源
   を接続するとともに反転入力端子に評価対象デバイスを
   接続し、前記検出抵抗から前記評価対象デバイスに流れ
   る検出電流により測定出力を得るようにしたデバイス評
   価回路。
2. 【請求項２】 オペアンプの非反転入力端子及び反転入
   力端子に電界効果トランジスタを利用した請求項１記載
   のデバイス評価回路。
3. 【請求項３】 回路電圧源に、所定の電圧を保持したキ
   ャパシタを使用する請求項１又は請求項２記載のデバイ
   ス評価回路。
4. 【請求項４】 評価対象デバイスのデバイス制御電圧源
   に、所定の電圧を保持したキャパシタを使用する請求項
   １〜３のいずれか１項に記載のデバイス評価回路。
5. 【請求項５】 オペアンプの出力をハイパスフィルタに
   通してローノイズアンプへ入力し、該ローノイズアンプ
   の出力を、第１の抵抗を通して評価対象デバイスの接地
   側へ伝達するとともに、該評価対象デバイスの接地側と
   接地との間に、前記第１の抵抗の抵抗値以下とした第２
   の抵抗を設けるようにした請求項１〜４のいずれか１項
   に記載のデバイス評価回路。
6. 【請求項６】 抵抗を介して負帰還接続するとともに非
   反転入力端子に回路電圧源を接続したオペアンプと、該
   オペアンプの反転入力端子に電流路を接続したトランジ
   スタと、を備えてなり、前記トランジスタの制御端子に
   入力信号を印加して前記オペアンプの出力端子から出力
   信号を得るようにした微少電圧増幅器。
7. 【請求項７】 所定の電圧を保持したキャパシタをオペ
   アンプの入力端子に接続してなる定電圧源。
8. 【請求項８】 所定の電圧を保持したキャパシタを電界
   効果トランジスタのゲート端子に接続してなる定電圧
   源。