JP2002208763A - Circuit board and method for manufacturing it - Google Patents
Circuit board and method for manufacturing itInfo
- Publication number
- JP2002208763A JP2002208763A JP2001344073A JP2001344073A JP2002208763A JP 2002208763 A JP2002208763 A JP 2002208763A JP 2001344073 A JP2001344073 A JP 2001344073A JP 2001344073 A JP2001344073 A JP 2001344073A JP 2002208763 A JP2002208763 A JP 2002208763A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- inner via
- sectional area
- density
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明が属する技術分野】本発明は、回路基板とその製
造方法に関する。とくに平面方向に密度差のある補強シ
ートを用いた回路基板とその製造方法に関する。The present invention relates to a circuit board and a method for manufacturing the same. In particular, the present invention relates to a circuit board using a reinforcing sheet having a density difference in a plane direction and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】近年、電子機器の小型軽量化、高機能高
性能化に伴い、産業用にとどまらず広く民生用機器の分
野においても大規模集積回路（ＬＳＩ）等の半導体チッ
プを高密度に実装できる多層回路基板を安価に供給する
ことが強く要望されている。2. Description of the Related Art In recent years, as electronic devices have become smaller and lighter and have higher functions and higher performance, semiconductor chips such as large-scale integrated circuits (LSIs) have been increased in density not only in industrial applications but also in the field of consumer devices. There is a strong demand for inexpensive multi-layer circuit boards that can be mounted.
【０００３】このような市場の要望に対しては、従来の
セラミック多層基板に変わり、より安価に供給すること
ができる樹脂多層回路基板を、高密度実装に好適な基板
（高密度配線基板）にする技術開発が行われている。In response to such market demands, a resin multilayer circuit board which can be supplied at a lower cost, instead of a conventional ceramic multilayer board, has been changed to a board suitable for high-density mounting (high-density wiring board). Technology development is underway.
【０００４】このような回路基板としては、特開平６−
２６８３４５号公報に開示されている全層インナービア
ホール構造の樹脂多層基板がある。これは、任意の配線
層の、任意の位置を導電ペーストにより接続できるイン
ナービア接続法すなわち全層インナービアホール構造を
採用し多樹脂多層基板であり、高密度実装に好適な回路
基板を安価に提供できるものである。[0004] Such a circuit board is disclosed in Japanese Unexamined Patent Publication No.
There is a resin multilayer substrate having an all-layer inner via hole structure disclosed in Japanese Patent Publication No. 268345. This is a multi-resin multilayer board that adopts an inner via connection method that can connect any position of an arbitrary wiring layer with conductive paste, that is, an all-layer inner via hole structure, and provides a circuit board suitable for high-density mounting at low cost. You can do it.
【０００５】この回路基板の製造方法では、まず被圧縮
性の絶縁体層（アラミドエポキシプリプレグ）にインナ
ービアホールを形成し、貫通孔に導電ペーストを充填す
る。その後、銅箔を両側に重ね熱プレスで加熱加圧し
て、絶縁体層と導電ペースト樹脂を硬化させ、銅箔と絶
縁体層の接着と図る、と同時に、両側の銅箔を導電ペー
ストを通して電気的に接続を図る。最後に、両側の銅箔
を配線パターンに加工し両面回路基板が完成する。In this method of manufacturing a circuit board, first, an inner via hole is formed in a compressible insulator layer (aramid epoxy prepreg), and a conductive paste is filled in the through hole. Thereafter, the copper foil is placed on both sides and heated and pressed by a hot press to cure the insulating layer and the conductive paste resin, thereby bonding the copper foil and the insulating layer, and at the same time, electrically connecting the copper foil on both sides through the conductive paste. To establish a connection. Finally, the copper foil on both sides is processed into a wiring pattern to complete a double-sided circuit board.
【０００６】この基板は高密度配線と低くばらつきの少
ない接続抵抗を実現し、市場から高い評価を得ている。This substrate realizes high-density wiring and low and low-variation connection resistance, and has been highly evaluated in the market.
【０００７】高密度配線の必要性は前記したとおりであ
るが、ばらつきの少ない接続抵抗の有用性は次の通りで
ある。すなわち、接続抵抗を含む回路抵抗は、回路設計
をする上で重要なパラメーターであり、製品ごとに回路
抵抗が異なると、回路設計ができない、あるいは、製品
の回路抵抗が設計値からずれてしまい動作しない等の不
具合が起こってしまう。このため、接続抵抗には、ばら
つきが少ないことが要求される。Although the necessity of the high-density wiring is as described above, the usefulness of the connection resistance with little variation is as follows. In other words, the circuit resistance including the connection resistance is an important parameter in circuit design.If the circuit resistance differs for each product, the circuit cannot be designed, or the circuit resistance of the product will deviate from the design value and operate. Failures such as not doing will occur. For this reason, the connection resistance is required to have little variation.
【０００８】特にインナービアによる接続では、従来の
スルーホールによる接続にくらべて、一つの回路に関与
するインナービアの数が多くなるために、ばらつきに対
する要求は厳しくなる。In particular, in the connection using inner vias, the number of inner vias involved in one circuit increases compared to the connection using conventional through holes, so that the requirement for variation becomes severe.
【０００９】しかしながら、前記した全層インナービア
ホール構造の回路基板技術では、次のような課題があっ
た。すなわち、絶縁体層にアラミド不織布の補強材とエ
ポキシ樹脂の複合材料（アラミドエポキシ基材）を用い
ているが、アラミド繊維は吸湿しやすい材料であるた
め、真空包装するなど、吸湿しないように管理しなけれ
ばならず、このような管理はコストアップにつながると
いう課題である。However, the circuit board technology having the all-layer inner via hole structure has the following problems. In other words, although a composite material of an aramid nonwoven fabric reinforcing material and an epoxy resin (aramid epoxy base material) is used for the insulator layer, the aramid fiber is a material that easily absorbs moisture. The problem is that such management leads to increased costs.
【００１０】一方、一般の回路基板に用いられているガ
ラスエポキシ基材は、ガラス繊維の織布にエポキシ樹脂
を含浸した基材で、ガラス繊維は吸湿しないので、吸湿
管理の点で有利である。さらに、機械強度が高いという
利点もあるため、ガラスエポキシ基材を絶縁体層にして
インナービア接続の全層インナービアホール構造の回路
基板を実現することが望まれていた。On the other hand, a glass epoxy base material used for a general circuit board is a base material obtained by impregnating a woven glass fiber fabric with an epoxy resin, and since glass fiber does not absorb moisture, it is advantageous in terms of moisture absorption management. . Further, there is also an advantage that the mechanical strength is high. Therefore, it has been desired to realize a circuit board having an all-layer inner via hole structure of inner via connection using a glass epoxy base material as an insulating layer.
【００１１】しかし、前記した全層インナービアホール
技術を単純にガラスエポキシ基材に当てはめようとする
とインナービアの接続抵抗のばらつきが大きくなってし
まうと言う課題がある。これは、本発明者等の検討の結
果、補強材のガラス織布が面内方向に密度のばらつき
（たて糸とよこ糸が織り重なった部分とそうでない部
分）を持っていることに起因することが判った。詳細に
は、熱プレス工程で加熱加圧するときに、補強材の密度
が小さいところ（たて糸とよこ糸が織り重なっていなと
ころ）に設けられたインナービアでは、側壁面に補強材
が少ないため、プレス中にインナービアが横方向に広が
る、つまり、プレス圧力が横方向に散逸してしまう。こ
のため、インナービアの縦方向に充分な圧縮力が加わら
ず、導電体同士の接続が充分に行われないため、電気的
接続抵抗が大きくなってしまうからであることが判っ
た。However, there is a problem that if the above-described all-layer inner via hole technology is simply applied to a glass epoxy base material, the variation in connection resistance of the inner via becomes large. This is due to the fact that the glass woven fabric of the reinforcing material has a variation in the density in the in-plane direction (a portion where the warp and the weft are overlapped and a portion where the warp and the weft are not woven) as a result of the study by the present inventors. understood. In detail, when heating and pressurizing in the hot pressing process, the inner via provided in a place where the density of the reinforcing material is low (where the warp and weft are not woven) has little reinforcing material on the side wall surface. Inside, the inner via spreads in the lateral direction, that is, the pressing pressure is dissipated in the lateral direction. For this reason, it was found that a sufficient compressive force was not applied in the vertical direction of the inner via, and that the conductors were not sufficiently connected to each other, thereby increasing the electrical connection resistance.
【００１２】以上の電気的接続抵抗のバラツキは、エポ
キシ樹脂を含浸させたガラスクロスのみならず、不織
布、シート、フィルムにおいても、面方向の厚みムラや
密度のムラにより発現するという問題がある。The above-described variation in the electrical connection resistance is problematic not only in glass cloth impregnated with an epoxy resin but also in nonwoven fabrics, sheets and films due to unevenness in thickness and density in the plane direction.
【００１３】[0013]
【発明が解決しようとする課題】本発明は、上記した課
題を解決するためになされたものであり、たとえば、ガ
ラスエポキシ基材をはじめとする平面方向に密度分布の
ある補強材シートを含有する基材を絶縁体層に用いた場
合にでも、高密度配線でしかもばらつきの少ないインナ
ービア接続抵抗を実現する回路基板とその製造方法を提
供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and includes, for example, a reinforcing material sheet having a density distribution in a plane direction such as a glass epoxy base material. It is an object of the present invention to provide a circuit board which realizes an inner via connection resistance with high density wiring and little variation even when a base material is used for an insulator layer, and a method for manufacturing the same.
【００１４】[0014]
【課題を解決するための手段】前記目的を達成するた
め、本発明の回路基板は、平面方向に密度分布のある補
強材シートからなる電気絶縁体層と、前記電気絶縁体層
の厚さ方向に空けられた複数のインナービアホールに導
電体が充填され、かつ前記導電体に接続されている配線
層を具備する回路基板であって、前記補強材シートの密
度の大きな部分に設けられた前記インナービアホールの
断面積を、前記補強材シートの密度の小さな部分に設け
られた前記インナービアホールの断面積よりも小さく形
成することを特徴とする。In order to achieve the above object, a circuit board according to the present invention comprises an electric insulator layer made of a reinforcing sheet having a density distribution in a plane direction, and a thickness direction of the electric insulator layer. A conductor filled with a plurality of inner via holes, and a wiring layer connected to the conductor, wherein the inner material is provided in a portion of the reinforcing material sheet having a high density. A cross-sectional area of the via hole is formed to be smaller than a cross-sectional area of the inner via hole provided in a portion where the density of the reinforcing material sheet is small.
【００１５】次に本発明の回路基板の製造方法は、平面
方向に密度分布のある補強材シートを有する絶縁体層に
導電体ペーストを充填するための複数のインナービアホ
ールを形成するに際し、前記補強材シートの密度の大き
な部分に設けるインナービアホールの断面積を、前記補
強材シートの密度の小さな部分に設けるインナービアホ
ールの断面積より小さく形成し、次に前記インナービア
ホールに導電体ペーストを充填し、前記導電体ペースト
に接続するように配線層または配線層を形成するための
金属箔を積層し、加熱加圧することを含むことを特徴と
する。Next, in the method of manufacturing a circuit board according to the present invention, when forming a plurality of inner via holes for filling a conductor paste in an insulator layer having a reinforcing material sheet having a density distribution in a plane direction, The cross-sectional area of the inner via hole provided in the portion where the density of the material sheet is large is formed smaller than the cross-sectional area of the inner via hole provided in the portion where the density of the reinforcing material sheet is small, and then the inner via hole is filled with a conductive paste, The method includes laminating a wiring layer or a metal foil for forming the wiring layer so as to be connected to the conductor paste, and applying heat and pressure.
【００１６】[0016]
【発明の実施の形態】インナービアの接続抵抗は、導電
ペーストで圧接するタイプでは、（絶縁体層厚み／ビア
径）の比が１よりも大きくなると急激に不安定になり、
ばらつきが大きくなる。このため、回路基板の小径ビア
（例えば直径５０μｍ）を実現するためには、絶縁体層
の厚みを５０μｍ以下にすることが好ましい。しかし、
コアの回路基板は、ガラスエポキシ基材、アラミドエポ
キシ基材などでは通常５０μｍ以上の厚みがある。ま
た、コア基板をあまり薄くすると機械強度が小さくな
り、好ましくない。したがって、薄い絶縁体層は５０μ
ｍ以下で、かつ絶縁体層厚み／ビア径の比が１以下であ
ることが好ましい。BEST MODE FOR CARRYING OUT THE INVENTION The connection resistance of an inner via becomes suddenly unstable when the ratio of (insulator layer thickness / via diameter) becomes larger than 1 in a type in which the conductive paste is used for press-contacting.
Variation increases. For this reason, in order to realize a small-diameter via (for example, 50 μm in diameter) of the circuit board, it is preferable that the thickness of the insulator layer be 50 μm or less. But,
The core circuit board usually has a thickness of 50 μm or more when using a glass epoxy substrate, an aramid epoxy substrate or the like. On the other hand, if the core substrate is too thin, the mechanical strength decreases, which is not preferable. Therefore, a thin insulator layer is 50 μm.
m or less, and the ratio of insulator layer thickness / via diameter is preferably 1 or less.
【００１７】本発明においては、平面方向に密度分布の
ある補強材シートが、合成繊維及び無機繊維から選ばれ
る少なくとも一つの繊維で構成される織布または不織で
あることが好ましい。もちろん、平面方向に密度分布の
ある補強材シートが、合成樹脂からなるフィルムであっ
てもよい。In the present invention, the reinforcing material sheet having a density distribution in the plane direction is preferably a woven or non-woven fabric composed of at least one fiber selected from synthetic fibers and inorganic fibers. Of course, the reinforcing material sheet having a density distribution in the plane direction may be a film made of a synthetic resin.
【００１８】また、平面方向に密度分布のある補強材シ
ートが、ガラス繊維からなる織布であることが好まし
い。It is preferable that the reinforcing material sheet having a density distribution in the plane direction is a woven fabric made of glass fibers.
【００１９】また、ガラス繊維からなる織布のたて糸と
よこ糸の重なった部分に設けられたインナービアの断面
積が、それ以外の部分に設けられたインナービアの断面
積に比べて小さいことが好ましい。It is preferable that the cross-sectional area of the inner via provided at the portion where the warp and the weft of the woven fabric made of glass fiber overlap is smaller than the cross-sectional area of the inner via provided at other portions. .
【００２０】また、断面積が大きいインナービアホール
の側壁面の突出繊維の突出量に比較して、断面積が小さ
いインナービアホールの側壁面の突出繊維の突出量が多
いことが好ましい。Further, it is preferable that the amount of protrusion of the protruding fiber on the side wall surface of the inner via hole having a small cross-sectional area is larger than that of the protruding fiber on the side wall surface of the inner via hole having a large cross-sectional area.
【００２１】また、配線層が複数層存在し、そのうちの
少なくとも1層の前記配線層が前記絶縁体層に埋設して
いることが好ましい。Preferably, there are a plurality of wiring layers, and at least one of the wiring layers is embedded in the insulator layer.
【００２２】また、補強材シートの密度が大きいところ
ではインナービアの断面積が小さく、補強材シートの密
度が小さいところではインナービアの断面積が大きいこ
とが好ましい。It is preferable that the cross-sectional area of the inner via is small where the density of the reinforcing material sheet is high, and that the cross-sectional area of the inner via is large where the density of the reinforcing material sheet is low.
【００２３】また、本発明の回路基板の片面に、さらに
被圧縮性の電気絶縁材料により構成された回路基板が積
層されていてもよい。Further, a circuit board made of a compressible electric insulating material may be further laminated on one side of the circuit board of the present invention.
【００２４】また、本発明の回路基板が両外側に配置さ
れ、その間にさらに被圧縮性の電気絶縁材料により構成
された回路基板がコア基板として積層されていてもよ
い。Further, the circuit board of the present invention may be disposed on both outer sides, and a circuit board made of a compressible electric insulating material may be further laminated as a core board between the circuit boards.
【００２５】また、本発明の回路基板をコア基板とし、
前記コア基板の少なくとも片面に、さらにコア基板の絶
縁体層よりも薄い絶縁体層からなる回路基板が少なくと
も1層積層されていてもよい。Also, the circuit board of the present invention is used as a core board,
At least one circuit board composed of an insulator layer thinner than the insulator layer of the core substrate may be further laminated on at least one surface of the core substrate.
【００２６】また、インナービアホールの大きな断面積
が小さな断面積に比較して、1.15倍以上10倍以下が好ま
しく、さらに好ましくは1.4倍以上5倍以下、特に好まし
くは1.4倍以上２倍以下の面積である。1.15倍未満では
補強シートの密度差によるを電気抵抗のバラツキを小さ
くすることが困難であり、10倍を越えるとビア抵抗が低
くなりすぎてビア抵抗のバラツキを小さくすることが困
難になる。The large cross-sectional area of the inner via hole is preferably 1.15 times or more and 10 times or less, more preferably 1.4 times or more and 5 times or less, and particularly preferably 1.4 times or more and 2 times or less. It is. If it is less than 1.15 times, it is difficult to reduce the variation in electric resistance due to the difference in density of the reinforcing sheet. If it exceeds 10 times, the via resistance becomes too low and it becomes difficult to reduce the variation in via resistance.
【００２７】次に本発明方法においては、前記補強材シ
ートの密度の大きな部分に設けるインナービアホールの
断面積を、前記補強材シートの密度の小さな部分に設け
るインナービアホールの断面積より小さく形成する方法
が、前記補強材シートの厚さ方向に回転ドリルを挿入し
て貫通孔を形成した後、ドリルを回転させたまま一旦静
止し、その後に前記ドリルを引き抜く方法であることが
好ましい。Next, in the method of the present invention, the cross-sectional area of the inner via hole provided in the portion where the density of the reinforcing material sheet is high is smaller than the cross-sectional area of the inner via hole provided in the portion where the density of the reinforcing material sheet is low. However, it is preferable that a method is used in which a rotary drill is inserted in the thickness direction of the reinforcing material sheet to form a through-hole, the drill is rotated, the drill is once stopped, and then the drill is pulled out.
【００２８】また、前記補強材シートの密度の大きな部
分に設けるインナービアホールの断面積を、前記補強材
シートの密度の小さな部分に設けるインナービアホール
の断面積より小さく形成する方法が、熱加工型のレーザ
ー加工法であることが好ましい。A method of forming a cross-sectional area of an inner via hole provided in a portion where the density of the reinforcing material sheet is large is smaller than a cross-sectional area of an inner via hole provided in a portion where the density of the reinforcing material sheet is low is a heat-working type. It is preferable to use a laser processing method.
【００２９】また、配線層が複数層であり、そのうちの
少なくとも1層の配線層を前記絶縁体層に埋設すること
が好ましい。Further, it is preferable that a plurality of wiring layers are provided, and at least one of the wiring layers is embedded in the insulator layer.
【００３０】前記において、ガラスエポキシ基材の場合
は、ガラスクロスのたて糸とよこ糸の織り重なった部分
とガラスクロスの目が開いた部分で、好ましくはビアの
断面積の比が１．１５倍以上、更に好ましくは、１．４
倍以上である。この範囲であれば、ビア抵抗のばらつき
は少なくなる。In the above, in the case of a glass epoxy base material, the ratio of the cross-sectional area of the via is preferably 1.15 times or more in the portion where the warp and weft yarns of the glass cloth are woven and overlapped, and where the opening of the glass cloth is open. , More preferably 1.4.
More than double. Within this range, the variation in via resistance is reduced.
【００３１】本発明の回路基板によれば、ばらつきの少
ない接続抵抗を具備した回路基板を実現できる。According to the circuit board of the present invention, it is possible to realize a circuit board having a connection resistance with little variation.
【００３２】本発明の別の回路基板によれば、ばらつき
の少ない接続抵抗と高い接続信頼性を具備した回路基板
を実現できる。According to another circuit board of the present invention, a circuit board having a connection resistance with little variation and high connection reliability can be realized.
【００３３】また、本発明の別の回路基板においては、
少なくとも1層の前記配線層が前記絶縁体層に埋設して
いることが好ましい。この例によれば、さらにばらつき
の少ない接続抵抗を具備した回路基板を実現できる。In another circuit board of the present invention,
It is preferable that at least one of the wiring layers is embedded in the insulator layer. According to this example, it is possible to realize a circuit board having a connection resistance with less variation.
【００３４】次に本発明の多層回路基板によれば、全層
にわたり、さらにばらつきの少ない接続抵抗を具備した
多層回路基板を実現できる。Next, according to the multilayer circuit board of the present invention, it is possible to realize a multilayer circuit board having connection resistance with less variation over all layers.
【００３５】次に本発明の多層回路基板によれば、ばら
つきの少ない接続抵抗を具備した回路基板をコア基板と
して、表層に微細配線層を具備した多層回路基板を実現
できる。Next, according to the multi-layer circuit board of the present invention, a multi-layer circuit board having a fine wiring layer on the surface layer can be realized using a circuit board having connection resistance with little variation as a core board.
【００３６】次に本発明の回路基板の製造方法によれ
ば、ばらつきの少ない接続抵抗を具備した回路基板の製
造を容易に実現できる。Next, according to the method of manufacturing a circuit board of the present invention, it is possible to easily manufacture a circuit board having a connection resistance with little variation.
【００３７】本発明の第１回路基板の製造方法において
は、少なくとも1層の配線層を前記絶縁体層に埋設する
工程を含むことが好ましい。この例によれば、さらにば
らつきの少ない接続抵抗を具備した回路基板の製造を容
易に実現できる。The method for manufacturing a first circuit board according to the present invention preferably includes a step of burying at least one wiring layer in the insulator layer. According to this example, it is possible to easily manufacture a circuit board having a connection resistance with less variation.
【００３８】次に本発明の多層回路基板の製造方法によ
れば、全層にわたり、ばらつきの少ない接続抵抗を具備
した多層回路基板の製造を容易に実現できる。Next, according to the method of manufacturing a multilayer circuit board of the present invention, it is possible to easily manufacture a multilayer circuit board having connection resistances with little variation over all layers.
【００３９】次に本発明の多層回路基板の製造方法によ
れば、ばらつきの少ない接続抵抗を具備した回路基板を
コア基板として、表層に微細配線層を具備した多層回路
基板の製造を容易に実現できる。Next, according to the method for manufacturing a multilayer circuit board of the present invention, it is possible to easily realize the manufacture of a multilayer circuit board having a fine wiring layer on a surface layer, using a circuit board having connection resistance with little variation as a core board. it can.
【００４０】まず本発明に用いる材料について説明す
る。First, the materials used in the present invention will be described.
【００４１】（インナービア形成用導電体）インナービ
アを形成する導電体は、導電性粉体を含有した樹脂組成
物（導電ペースト）を用いることができる。導電ペース
トは圧縮することで導電性が向上するので好ましい。(Electric Conductor for Forming Inner Via) As the electric conductor for forming the inner via, a resin composition (conductive paste) containing conductive powder can be used. The conductive paste is preferable because the conductivity is improved by compression.
【００４２】導電性フィラーは、金、銀、銅、ニッケ
ル、パラジウム、鉛、錫、インジウム、ビスマスから選
ばれた少なくとも１種の金属、これらの合金、または混
合物からなるフィラーを用いることができる。また、前
記した金属・合金、あるいは、アルミナ、シリカなどの
酸化物、あるいは有機合成樹脂などからなるボールに前
記した金属・合金をコートしたコートフィラーを用いる
こともできる。As the conductive filler, a filler made of at least one metal selected from gold, silver, copper, nickel, palladium, lead, tin, indium, and bismuth, an alloy thereof, or a mixture thereof can be used. Further, a coat filler obtained by coating a ball made of the above-mentioned metal or alloy, an oxide such as alumina or silica, or an organic synthetic resin with the above-mentioned metal or alloy can also be used.
【００４３】形状は特に限定される物ではないが、粉
体、繊維状フィラー、粉体の造粒体、球状ボールあるい
はこれらの混合物などを用いることができる。The shape is not particularly limited, but powder, fibrous filler, granulated powder, spherical balls, or a mixture thereof can be used.
【００４４】樹脂組成物のバインダーに用いる樹脂とし
ては、液状のエポキシ樹脂、ポリイミド樹脂、シアネー
トエステル樹脂、フェノールレゾール樹脂などを用いる
ことができる。エポキシ樹脂としてはビスフェノールＡ
型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビ
スフェノールＡＤ型エポキシ樹脂等のグリシジルエーテ
ル型のエポキシ樹脂、脂環式エポキシ樹脂、グリシジル
アミン型エポキシ樹脂、グリシジルエステル型エポキシ
樹脂等のエポキシ基を２つ以上含有したエポキシ樹脂な
どを使用することができる。また、エポキシ基が1つの
エポキシ化合物も反応性希釈剤として含有させることが
できる。As a resin used as a binder of the resin composition, a liquid epoxy resin, a polyimide resin, a cyanate ester resin, a phenol resole resin and the like can be used. Bisphenol A as epoxy resin
Contains two or more epoxy groups such as glycidyl ether type epoxy resin such as epoxy resin, bisphenol F type epoxy resin and bisphenol AD type epoxy resin, alicyclic epoxy resin, glycidylamine type epoxy resin and glycidyl ester type epoxy resin Epoxy resin or the like can be used. Also, an epoxy compound having one epoxy group can be contained as a reactive diluent.
【００４５】必要に応じて、ブチルセルソルブ、エチル
セルソルブ、ブチルカルビトール、エチルカルビトー
ル、ブチルカルビトールアセテート、エチルカルビトー
ルアセテート、α−ターピネオール等の溶剤や分散剤な
どの添加剤を含有させることもできる。If necessary, additives such as solvents and dispersants such as butyl cellosolve, ethyl cellosolve, butyl carbitol, ethyl carbitol, butyl carbitol acetate, ethyl carbitol acetate and α-terpineol are added. You can also.
【００４６】また、本発明の導電体としては、前記した
導電ペーストに限定される物ではなく、金、銀、銅、ニ
ッケル、パラジウム、鉛、錫、インジウム、ビスマス等
の金属よりなるビアポストなど、圧接により導通を得る
タイプのインナービア接続材を使用することができる。The conductor of the present invention is not limited to the above-mentioned conductive paste, and may be a via post made of a metal such as gold, silver, copper, nickel, palladium, lead, tin, indium, bismuth, or the like. An inner via connecting material of a type that obtains conduction by pressure welding can be used.
【００４７】（平面方向に密度分布のある電気絶縁体
層）平面方向に密度分布のある電気絶縁体層の材料とし
ては、ガラスエポキシ基材があげられる。ガラスエポキ
シ基材は、ガラス織布にエポキシ樹脂を含浸した複合材
で、回路基板用材料としてＢステージ（半硬化状態）の
もの、Ｃステージ（硬化状態）のものが市販されてい
る。機械強度に優れ、安価に入手できるので好ましい。
この中でもＣステージ（硬化状態）の基材よりもＢステ
ージ（半硬化状態）の基材を用いるのが好ましい。樹脂
が硬化した状態よりも半硬化状態のほうが、レーザーに
より穴あけ加工しやすく、補強材のガラスクロスとの加
工性の差が大きく、また半硬化状態のほうが導電ペース
トを圧縮するための実効的な圧力が小さくてすむからで
ある。しかし、電気絶縁体層はこの基材の例に限定され
るものではなく、平面方向に密度分布（密度差）のある
補強材シートを含有する絶縁体層を用いることができ
る。例としては、ＰＢＯ（ポリパラフェニレンベンゾビ
スオキサゾール）繊維、ＰＢＩ（ポリベンゾイミダゾー
ル）繊維、アラミド繊維、ＰＴＦＥ（ポリテトラフルオ
ロエチレン）繊維、ＰＢＺＴ（ポリパラフェニレンベン
ゾビスチアゾール）繊維または全芳香族ポリエステル繊
維などの有機繊維やガラス繊維などの無機繊維からなる
織布または不織布に対して、エポキシ樹脂、ポリイミド
樹脂、フェノール樹脂、フッ素樹脂、不飽和ポリエステ
ル樹脂、ＰＰＥ（ポリフェニレンエーテル）樹脂、ビス
マレイミドトリアジン樹脂またはシアネートエステル樹
脂などの熱硬化性樹脂または熱可塑性樹脂を含浸させた
複合材シートまたは複合材フィルムなどを用いることが
可能である。(Electrical Insulator Layer with Density Distribution in Plane) As a material of the electric insulator layer with density distribution in the plane direction, a glass epoxy base material can be used. The glass epoxy base material is a composite material obtained by impregnating a glass woven fabric with an epoxy resin, and B-stage (semi-cured) and C-stage (cured) materials are commercially available as circuit board materials. It is preferable because it has excellent mechanical strength and can be obtained at low cost.
Among them, it is preferable to use a B-stage (semi-cured state) substrate rather than a C-stage (cured state) substrate. The semi-cured state is easier to drill by laser than the cured state of the resin, the difference in workability with the glass cloth of the reinforcing material is large, and the semi-cured state is more effective for compressing the conductive paste. This is because the pressure is small. However, the electric insulator layer is not limited to this example of the base material, and an insulator layer containing a reinforcing material sheet having a density distribution (density difference) in a planar direction can be used. Examples are PBO (polyparaphenylene benzobisoxazole) fiber, PBI (polybenzimidazole) fiber, aramid fiber, PTFE (polytetrafluoroethylene) fiber, PBZT (polyparaphenylene benzobisthiazole) fiber or wholly aromatic polyester Epoxy resin, polyimide resin, phenol resin, fluororesin, unsaturated polyester resin, PPE (polyphenylene ether) resin, bismaleimide triazine resin for woven or non-woven fabric made of organic fiber such as fiber or inorganic fiber such as glass fiber Alternatively, a composite sheet or a composite film impregnated with a thermosetting resin such as a cyanate ester resin or a thermoplastic resin can be used.
【００４８】電気絶縁体層の厚みに特に限定はないが、
通常、市販されている０．０２ｍｍ〜０．５ｍｍ程度の
ものを用いることができる。絶縁体層の単位面積当たり
の重量は、５０ｇ／ｍ2以上８００ｇ／ｍ2以下の範囲が
好ましい。Although there is no particular limitation on the thickness of the electric insulator layer,
Usually, a commercially available one of about 0.02 mm to 0.5 mm can be used. The weight per unit area of the insulator layer is preferably in the range of 50 g / m 2 to 800 g / m 2 .
【００４９】（カバーフィルム）カバーフィルムは、製
造工程中で、ゴミによる汚染防止と、導電体を充填する
ときのマスクとしての機能を果たし、最終的には取り除
かれる。このため、プリプレグの少なくとも導電体を充
填する側にカバーフィルムを配置する事が好ましい。ま
た、プリプレグと接触する面には離型処理を施すことが
好ましい。カバーフィルムの材料に限定は無いが、例を
挙げると、ＰＥＴ（ポリエチレンテレフタレート）フィ
ルムやＰＥＮ（ポリエチレンナフタレート）フィルムに
シリコーン系離型剤を塗布したものを用いることができ
る。また、導電ペーストを印刷法で充填するときは、カ
バーフィルムの厚み分だけ余分にインナービア上に導電
ペーストが充填される。最後にフィルムを剥離するとイ
ンナービアから導電ペーストが突出した構造になり、熱
プレス工程では、この突出した分が圧縮される厚さとな
る。このため厚みが厚いほどインナービアはよく圧縮さ
れ低い接続抵抗を実現できるが、逆に厚すぎると剥離す
るときに導電ペーストがカバーフィルムにとられてしま
う。一例を挙げると２００μm以下の孔径の場合は厚み
は３５μm以下、１００μm以下の孔径の場合は厚みは２
０μm以下であることが好ましい。(Cover Film) The cover film functions as a mask for preventing contamination by dust and filling the conductor during the manufacturing process, and is finally removed. For this reason, it is preferable to arrange a cover film on at least the side of the prepreg where the conductor is filled. Further, it is preferable to perform a release treatment on a surface that comes into contact with the prepreg. The material of the cover film is not limited. For example, a PET (polyethylene terephthalate) film or a PEN (polyethylene naphthalate) film coated with a silicone release agent can be used. Further, when the conductive paste is filled by the printing method, the inner paste is filled with the conductive paste by the thickness of the cover film. Finally, when the film is peeled off, the conductive paste has a structure in which the conductive paste protrudes from the inner via. In the hot pressing step, the protruding portion has a thickness to be compressed. Therefore, the thicker the inner via, the better the inner via is compressed and a low connection resistance can be realized, but if the thickness is too large, the conductive paste is taken on the cover film when peeling off. To give an example, the thickness is 35 μm or less when the pore size is 200 μm or less, and the thickness is 2 when the pore size is 100 μm or less.
It is preferably 0 μm or less.
【００５０】（金属箔）金属箔の具体例としては、電解
銅箔や圧延銅箔を用いることができる。電解銅箔の例で
は、厚み３μm〜７０μm程度のものが市販されており、
これらを用いることができる。厚みの薄いもの、特に９
μm以下のものは取り扱いのため支持キャリアをつけた
銅箔を用いることができる。また、金属箔の表面粗さ
は、一例として平均粗さＲｚが０．５〜１０μｍの範囲
である。(Metal Foil) As specific examples of the metal foil, an electrolytic copper foil or a rolled copper foil can be used. In the example of the electrolytic copper foil, those having a thickness of about 3 μm to 70 μm are commercially available,
These can be used. Thick, especially 9
When the thickness is less than μm, a copper foil provided with a support carrier can be used for handling. The surface roughness of the metal foil is, for example, an average roughness Rz in a range of 0.5 to 10 μm.
【００５１】次に、本発明の実施の形態について図面を
用いて説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【００５２】（実施の形態１）図１は第１の実施の形態
の回路基板の模式平面図である。本実施の形態では、平
面方向に密度分布のある補強材シート101を含有する絶
縁体層に、ガラスエポキシ基板を用いる場合について説
明する。図１では、説明のため基材内部のガラス織布の
横糸102a、たて糸102bを図示している。ガラス繊維の織
り重なった部分（補強材シートの密度の大きな部分）以
外に設けるインナービア103は、織り重なっている部分
（補強材シートの密度の大きな部分）に設けるインナー
ビア104より断面積が大きくなっている。前記におい
て、ガラスクロスの織り重なった部分とガラスクロスの
目が開いた部分で、好ましくはビアの断面積の比が１．
１５倍以上、更に好ましくは、１．４倍以上である。こ
の範囲であれば、ビア抵抗のばらつきは少なくなる。(Embodiment 1) FIG. 1 is a schematic plan view of a circuit board according to a first embodiment. In the present embodiment, a case where a glass epoxy substrate is used for an insulator layer containing a reinforcing material sheet 101 having a density distribution in a planar direction will be described. FIG. 1 illustrates a weft yarn 102a and a warp yarn 102b of a glass woven fabric inside a base material for explanation. The inner via 103 provided in a portion other than the woven and overlapped portion of the glass fiber (the portion where the density of the reinforcing material sheet is large) has a larger cross-sectional area than the inner via 104 provided in the woven portion (a portion where the density of the reinforcing material sheet is large). Has become. In the above, preferably, the ratio of the cross-sectional area of the via in the overlapped portion of the glass cloth and the open portion of the glass cloth is 1.
It is at least 15 times, more preferably at least 1.4 times. Within this range, the variation in via resistance is reduced.
【００５３】本実施の形態の、回路基板は次のように作
製することができる。The circuit board according to the present embodiment can be manufactured as follows.
【００５４】まず、接続中間体を作製する。Ｂステージ
（半硬化状態）のガラスエポキシ基材（ガラスエポキシ
プリプレグ：201）の両側面に前記カバーフィルム202を
熱圧着し、所望の位置に機械ドリルでインナービアホー
ル（本実施の形態では貫通孔：203,203'を形成する（図
２Ａ）。First, a connection intermediate is prepared. The cover film 202 is thermocompression-bonded to both sides of a glass epoxy base material (glass epoxy prepreg: 201) in a B stage (semi-cured state), and an inner via hole (a through hole in this embodiment: 203, 203 'are formed (FIG. 2A).
【００５５】つぎに、インナービアホールに導電ペース
ト204を印刷法などで充填し、充填後にカバーフィルム2
02を剥離除去して接続中間体205が完成する（図２
Ｂ）。Next, the inner via hole is filled with a conductive paste 204 by a printing method or the like.
02 is peeled off to complete the connection intermediate 205.
B).
【００５６】図２Ａにおける孔加工条件の一例として
は、ドリル径：１５０μｍ、加工速度：約１３３穴／
分、ドリル下降速度：２ｍ／分で貫通孔203,203'を形成
できる。このとき孔貫通後にドリルを例えば約０．２秒
の間、下降した状態で回転したまま静止させ、その後に
ドリルを引き抜く。As an example of the drilling conditions in FIG. 2A, a drill diameter: 150 μm, a drilling speed: about 133 holes /
Min, the drill descent speed: 2 m / min, the through holes 203, 203 'can be formed. At this time, after drilling the hole, the drill is stopped, for example, for about 0.2 seconds while rotating in a lowered state, and then the drill is pulled out.
【００５７】この場合、繊維が密なところは繊維が突っ
張りとなって穴径203はそのままであるが繊維が粗の部
分（樹脂リッチのところ）203'は、加工による発熱、ド
リルのわずかな芯ぶれ等により穴径が拡大する。つま
り、穴径は加工部の繊維量によって連続的に変化し、結
果として、穴をあける部分の繊維の密度に反比例した穴
径が得られる。ここで、「反比例」とは、数学的な意味
の反比例ではなく、「補強材密度の大きな部分では孔径
が小さく、補強材密度の小さな部分では孔径が大きくな
る」ことを言う。この語句は、以下の明細書中でも同一
の意味で用いる。In this case, where the fiber is dense, the fiber is stretched and the hole diameter 203 remains the same, but the coarse fiber portion (where the resin is rich) 203 ′ is generated due to the heat generated by processing and the slight core of the drill. The hole diameter increases due to blurring or the like. That is, the hole diameter changes continuously depending on the amount of fibers in the processed portion, and as a result, a hole diameter inversely proportional to the density of the fibers in the portion where the holes are formed is obtained. Here, the “inverse proportion” is not an inverse proportion in a mathematical sense but means that “the hole diameter is small in a portion where the reinforcing material density is large, and large in a portion where the reinforcing material density is small”. This phrase is used interchangeably in the following specification.
【００５８】通常の回路基板の作製では、ドリルが材料
を貫通した後、即座にドリルを上昇させるのが普通であ
る。これは、穴品質（同じ孔径にそろえるという意味
で）、ドリル折れ防止およびタクトアップのためであ
る。この場合は繊維の粗密に関係なくほぼ一定の穴が加
工されることになる。In normal circuit board fabrication, it is common to raise the drill immediately after the drill has penetrated the material. This is for the purpose of hole quality (in the sense that the holes have the same hole diameter), prevention of drill breakage, and tact-up. In this case, a substantially constant hole is formed regardless of the density of the fibers.
【００５９】例えば、約７０μmの厚みのプリプレグを
用い本実施の形態の孔加工を行ったところ、ガラスクロ
スのたて糸とよこ糸が織り重なった部分（ガラス繊維の
密度の最も高い部分）では、孔径は直径１５０μm、ク
ロスの目の開いた部分（ガラス繊維の密度の最も低い部
分）では、孔径は１８０μm、それ以外の場所は孔径は
１５０μmから１８０μmの間でガラス繊維の密度に反比
例して小さくなった。ガラスクロスを構成する繊維糸の
立て糸とよこ糸の織り重なった場所に設けた孔は、織り
重なりに収まる孔径以下の大きさになった。For example, when the hole processing of this embodiment was performed using a prepreg having a thickness of about 70 μm, the hole diameter was found to be the portion where the warp yarn and the weft yarn of the glass cloth overlapped (the portion where the glass fiber density was the highest). At a diameter of 150 μm and an open part of the cloth (the lowest part of the density of the glass fiber), the pore diameter was 180 μm, and at other places, the pore diameter was smaller in inverse proportion to the density of the glass fiber between 150 μm and 180 μm. . The hole provided at the place where the standing yarn and the weft yarn of the fiber yarn constituting the glass cloth overlap was smaller than the hole diameter that can be accommodated in the weaving overlap.
【００６０】次に、前記した接続中間体205の両面に配
線パターンを形成するための厚さ１８μｍの金属箔206
を重ね合わせ、熱プレスで加熱加圧した（図２Ｃ）。熱
プレスの条件は、一般的な回路基板の熱プレス条件を用
いることができ、例としては、１８０℃〜２５０℃、３
０〜２００kgf/cm2、０．５〜２時間である。この工程
では、プリプレグの樹脂と導電ペーストの樹脂を硬化さ
せ、金属箔と接着させると同時に両側の金属箔同士を導
電ペーストを通して電気的に接続させた。Next, a metal foil 206 having a thickness of 18 μm for forming a wiring pattern on both surfaces of the connection intermediate 205 described above.
Were superposed and heated and pressed by a hot press (FIG. 2C). As the conditions for the hot pressing, general hot pressing conditions for a circuit board can be used.
0 to 200 kgf / cm 2 , 0.5 to 2 hours. In this step, the resin of the prepreg and the resin of the conductive paste were cured and bonded to the metal foil, and the metal foils on both sides were electrically connected to each other through the conductive paste.
【００６１】最後に、金属箔を配線パターン207に加工
して両面回路基板208が完成した（図２Ｄ）。配線パタ
ーンの加工法は、フォトリソ法など一般の回路基板の配
線加工法を用いることができる。Finally, the metal foil was processed into a wiring pattern 207 to complete a double-sided circuit board 208 (FIG. 2D). As a method for processing the wiring pattern, a general wiring processing method for a circuit board such as a photolithography method can be used.
【００６２】インナービアの接続抵抗は、インナービア
の断面積が大きいほど低くなる。また、導電フィラー同
士（導電フィラーと銅箔）に加わる実効的な圧力が大き
いほど接点は多くなりまた各々の接点も大きくなり、接
続抵抗は低くなる。実効的な圧力を大きくするには、熱
プレスの圧力を大きくすると同時に、インナービアホー
ルの側壁面が横に広がらない構成にすることが必要であ
る。ここで、側壁面が横に広がらない構成とは、本実施
例の形態でいえば、ガラスクロスの織り重なった場所に
設けた孔は、織り重なりに収まる孔径以下の大きさにす
ることである。The connection resistance of the inner via decreases as the sectional area of the inner via increases. In addition, as the effective pressure applied to the conductive fillers (the conductive filler and the copper foil) increases, the number of contacts increases and the size of each contact increases, and the connection resistance decreases. In order to increase the effective pressure, it is necessary to increase the pressure of the hot press and at the same time, to make the side wall surface of the inner via hole not widen. Here, the configuration in which the side wall surface does not spread laterally means that, in the case of the present embodiment, the hole provided in the place where the glass cloth is woven overlaps has a size not larger than the hole diameter that can be accommodated in the weave overlap. .
【００６３】本実施の形態では、補強材の密度の最も大
きな部分（ガラスクロスの繊維の織り重なった部分）は
側壁面が広がりにくい構成のため直径150μmのインナー
ビアホール（貫通孔）を、補強材の密度の最も小さな部
分（ガラスクロスの目の開いた部分）では実効圧が最も
かかりにくいので孔径は180μm、それ以外の部分では孔
径は150〜180μmの間でガラス繊維の密度に反比例して
小さく形成したものである。前記した孔加工条件で作製
した本実施の形態のインナービアでは約２〜３ｍΩと非
常にばらつきの少ない接続抵抗を実現できる。インナー
ビアホールの孔径は前記した孔径に限定されない。In the present embodiment, the portion having the highest density of the reinforcing material (the portion where the fibers of the glass cloth are woven and overlapped) has an inner via hole (through hole) having a diameter of 150 μm because the side wall surface is difficult to spread. The pore diameter is 180μm because the effective pressure is least applied to the smallest part of the density (open part of the glass cloth), and the pore diameter is 150-180μm in the other parts, inversely proportional to the density of the glass fiber. It is formed. With the inner via of the present embodiment manufactured under the above-described hole processing conditions, a connection resistance with a very small variation of about 2 to 3 mΩ can be realized. The hole diameter of the inner via hole is not limited to the hole diameter described above.
【００６４】本実施の形態の両面回路基板208をコア基
板としてその両側に、前記した接続中間体205と金属箔2
06を重ね（図３Ａ）、両面基板と同様に熱プレスでコア
基板とプリプレグを積層して、最後に金属箔を配線パタ
ーン209に加工することで４層基板を作製することがで
きる（図３Ｂ）。The double-sided circuit board 208 of this embodiment is used as a core board, and the connection intermediate 205 and the metal foil 2
06 (FIG. 3A), a core substrate and a prepreg are laminated by hot pressing similarly to a double-sided substrate, and finally, a metal foil is processed into a wiring pattern 209 to produce a four-layer substrate (FIG. 3B). ).
【００６５】さらなる多層基板は、コア基板に多層基板
を用いて前記した積層工程を繰り返すことで作製するこ
とができる。A further multilayer substrate can be manufactured by repeating the above-mentioned laminating step using a multilayer substrate as a core substrate.
【００６６】なお、本実施の形態の多層基板では、コア
基板の両側に積層するプリプレグには、コア基板の配線
層207が埋設することになる。すなわち、インナービア
部分にも配線層が埋設されるため、プレス工程中のイン
ナービアの圧縮率が高くなり、接続抵抗をさらに低く、
ばらつきを小さくすることができる。In the multilayer board of this embodiment, the wiring layers 207 of the core board are embedded in the prepregs laminated on both sides of the core board. That is, since the wiring layer is also buried in the inner via portion, the compression ratio of the inner via during the pressing process is increased, and the connection resistance is further reduced.
Variation can be reduced.
【００６７】また、両面回路基板においても配線転写法
を用いれば配線層を埋設することができ、同様に、さら
に低く、ばらつきの小さい接続抵抗が実現できる。詳細
には、図４Ａに示すように支持基板（キャリア）に金属
箔を形成したいわゆるキャリア付き金属箔を用いること
ができる。キャリア付き金属箔211の例としては、アル
ミキャリアに離型層を介して銅箔が積層されたものなど
が市販されている。本発明の実施の形態に用いる場合に
は、銅箔を塩化鉄水溶液、過硫酸アンモニウム水溶液な
どでエッチングによりあらかじめパターニングして、配
線層210を接続中間体205に埋設するように積層した後、
アルミキャリアを塩酸などでエッチングして除去するこ
とができる（図４Ｂ）。Also, the wiring layer can be buried in the double-sided circuit board by using the wiring transfer method, and similarly, a lower and less variable connection resistance can be realized. Specifically, a so-called metal foil with a carrier in which a metal foil is formed on a support substrate (carrier) as shown in FIG. 4A can be used. As an example of the metal foil 211 with a carrier, a metal foil obtained by laminating a copper foil on an aluminum carrier via a release layer is commercially available. When used in the embodiment of the present invention, after copper foil is patterned in advance by etching with an aqueous solution of iron chloride, an aqueous solution of ammonium persulfate, and the like, the wiring layer 210 is laminated so as to be embedded in the connection intermediate 205,
The aluminum carrier can be removed by etching with hydrochloric acid or the like (FIG. 4B).
【００６８】本実施の形態の機械ドリルを用いた貫通孔
の形成方法としては上記以外にも、当然、異なる径のド
リルを用いることも可能である。つまり、ガラス繊維の
織り重なった部分（補強材シートの密度の大きな部分）
以外に設けるインナービアホールは、織り重なっている
部分（補強材シートの密度の大きな部分）に設けられた
ものより径の小さなドリルを用いるのである。補強材の
密度分布が不規則な場合は各ワーク毎に密度分布に応じ
てドリル径を選択する必要があるが、ガラス織布のよう
な密度分布が規則的な補強材を用いる場合は、このよう
な余分の工程が要らず(または少なく簡便になり)好まし
い。As a method of forming a through hole using the mechanical drill of the present embodiment, a drill having a different diameter can be used in addition to the above. In other words, the glass fiber woven part (the part where the density of the reinforcing material sheet is large)
For the inner via holes provided in other places, a drill having a smaller diameter than that provided in the overlapping portion (the portion where the density of the reinforcing material sheet is high) is used. When the density distribution of the reinforcing material is irregular, it is necessary to select the drill diameter according to the density distribution for each work, but when using a reinforcing material whose density distribution is Such extra steps are not required (or are less convenient), and are preferred.
【００６９】貫通孔の形成方法としてはこの他にも通常
の回路基板の孔加工法、すなわち、炭酸ガス、ＹＡＧ、
エキシマなどのレーザー孔加工法や、パンチングなども
用いても同様に本実施の形態のインナービアホール（貫
通孔）を形成することができる。As a method of forming the through-hole, other than the above, a usual hole forming method for a circuit board, that is, carbon dioxide gas, YAG,
The inner via hole (through hole) of the present embodiment can be similarly formed by using a laser hole processing method such as excimer, punching, or the like.
【００７０】次に図１１に示すように、炭酸ガスレーザ
ー孔加工法により貫通孔を形成した場合は、ガラス繊維
の密度の大きい部分に形成したインナービア（孔径の小
さいインナービア）702には、多くのガラス繊維704がイ
ンナービアの内部に突出した構成となる。これに対し
て、ガラス繊維の密度の小さい部分に形成したインナー
ビア（孔径の大きいインナービア）701には、相対的に
少ないガラス繊維703がインナービアの内部に突出した
構成となる。このような構成とすることで、インナービ
アと周りの絶縁体層のガラスエポキシ基材がアンカー効
果によりよく接着し、機械的（及び熱的）な応力に対し
て強度が増し、小さな孔径のインナービアの接続信頼性
を向上させることができる。小さな孔径のインナービア
は、導電体の接触点数が少ないため、大きなインナービ
アよりも接続信頼性が低くなりがちである。しかし、上
記した方法で小さなインナービアの接続信頼性を向上さ
せることで基板全体としての接続信頼性向上させること
ができる。Next, as shown in FIG. 11, when the through-hole is formed by the carbon dioxide laser drilling method, the inner via (the inner via having a small hole diameter) 702 formed in the portion where the density of the glass fiber is large is Many glass fibers 704 protrude into the inner via. On the other hand, in the inner via (the inner via having a large hole diameter) 701 formed in the portion where the density of the glass fiber is small, a relatively small amount of the glass fiber 703 protrudes into the inner via. With such a configuration, the inner via and the glass epoxy base material of the surrounding insulating layer adhere well to each other by the anchor effect, and the strength is increased against mechanical (and thermal) stress, and the inner hole having a small hole diameter is formed. Via connection reliability can be improved. An inner via having a small hole diameter tends to have lower connection reliability than a large inner via because the number of contact points of the conductor is small. However, the connection reliability of the entire substrate can be improved by improving the connection reliability of the small inner via by the above-described method.
【００７１】炭酸ガスレーザーを用いた場合の例として
は、波長９．４μｍまたは１０．６μｍの炭酸ガスレー
ザーを使用できる。ショット回数は１〜３回が適正であ
る。このような例の場合、波長は長くショット回数が少
ないほど本発明の効果は顕著だった。孔あけ加工は、同
一のレーザーを照射したときに、ガラスクロス基材の密
度分布の差に起因する被加工性の違いを利用する。この
関係は次の表１のようになる。As an example using a carbon dioxide laser, a carbon dioxide laser having a wavelength of 9.4 μm or 10.6 μm can be used. An appropriate number of shots is one to three. In such an example, the effect of the present invention was more remarkable as the wavelength was longer and the number of shots was smaller. The hole making process utilizes a difference in workability caused by a difference in density distribution of the glass cloth base material when the same laser is irradiated. This relationship is as shown in Table 1 below.
【００７２】[0072]
【表１】 [Table 1]
【００７３】次にレーザー光の波長に関して説明する。
同一エネルギーのレーザーであれば、一般に、波長が短
い方がレーザースポット径が小さくなり、この結果、レ
ーザーのエネルギー密度が大きくなる。エネルギー密度
の大きなレーザーでは、一般的には穴の開けにくい材料
であるガラスクロスを用いたシートに穴を開けることが
容易になり、基材の密度分布によらず、バラツキの少な
い孔径の孔を形成できる。逆に波長が短ければ、レーザ
ーのスポット径が大きくなり、この結果、エネルギー密
度は小さくなる。このため、穴の開けやすい材料である
マトリックス樹脂の部分の穴は開けやすいが、ガラスク
ロスの部分は穴が開けにくくなり、基材の密度分布の影
響を受けやすくなる。すなわち、ガラスクロスのたて糸
とよこ糸の織り重なった部分は小さな孔となり、織り目
があいているの部分は大きな孔となる。したがって、レ
ーザー光の波長は長いほうが好ましい。Next, the wavelength of the laser beam will be described.
In general, if the laser has the same energy, the shorter the wavelength, the smaller the laser spot diameter becomes. As a result, the energy density of the laser increases. With a laser with a large energy density, it is generally easy to make holes in a sheet using glass cloth, which is a material that is difficult to make holes, and it is possible to make holes with a small diameter regardless of the density distribution of the base material. Can be formed. Conversely, when the wavelength is short, the spot diameter of the laser increases, and as a result, the energy density decreases. For this reason, the holes in the matrix resin, which is a material that is easy to make holes, are easy to make holes, but the holes in the glass cloth are hard to make holes, and are easily affected by the density distribution of the base material. That is, the portion where the warp yarn and the weft yarn of the glass cloth overlap is a small hole, and the portion where the weave is open is a large hole. Therefore, it is preferable that the wavelength of the laser beam is long.
【００７４】次にショット回数について説明する。レー
ザー照射はショット回数が多いほど投入するエネルギー
総量は大きくなる。例えば２ショットでは１ショットの
２倍のエネルギー総量になる。このため、同一箇所に複
数回ショットすると、エネルギー総量が大きくなり、最
初のショットで加工できなかったガラスクロスも、２回
目、３回目のショットで順次穴あけ加工されて、基材の
密度分布によらず孔径が均一になる。逆にショット回数
が少なければ、基材の密度分布の影響を受けやすくな
る。すなわち、ガラスクロスのたて糸とよこ糸の織り重
なった部分は小さな孔となり、織り目があいているの部
分は大きな孔となる。したがって、ショット回数は１〜
３回が適正である。Next, the number of shots will be described. In laser irradiation, the greater the number of shots, the greater the total energy input. For example, two shots have twice the total amount of energy as one shot. For this reason, if the same location is shot a plurality of times, the total amount of energy increases, and the glass cloth that could not be machined in the first shot is also sequentially drilled in the second and third shots, depending on the density distribution of the base material. The hole diameter becomes uniform. Conversely, if the number of shots is small, it is more susceptible to the density distribution of the substrate. That is, the portion where the warp yarn and the weft yarn of the glass cloth overlap is a small hole, and the portion where the weave is open is a large hole. Therefore, the number of shots is 1 to
Three times is appropriate.
【００７５】本実施の形態では、インナービアホール
は、貫通孔について説明したが、非貫通孔としてもよ
い。非貫通孔の場合の回路基板の作成方法は、図５Ａ〜
図５Ｄに示すようにする。In this embodiment, the inner via hole is described as a through hole, but may be a non-through hole. The method of making the circuit board in the case of a non-through hole is shown in FIGS.
As shown in FIG. 5D.
【００７６】まず、プリプレグ301の片面に配線パター
ン302を形成した前記配線転写材の配線がプリプレグの
側に来るように、もう片面に前記カバーフィルム304を
仮圧着する。つぎに、所望の位置にブラインドビアホー
ル（非貫通孔）305を炭酸ガスレーザー孔加工法などで
形成して（図５Ａ）、導電体（導電ペースト）306を充
填する。カバーフィルムを除去して（図５Ｂ）、カバー
フィルムを除去した側に金属箔307を重ねて、熱プレス
で加熱加圧する（図５Ｃ）。金属箔を配線パターン308
に加工して、配線転写材の支持基板303を除去すると両
面回路基板が完成する（図５Ｄ）。金属箔のパターンに
加工後の積層体(回路基板転写材)を配線転写材の替わり
の用いて前記した工程を必要回数繰り返せば多層回路基
板を作製することができる。この方法によれば、配線パ
ターンの位置に合わせてビアホールを形成するために、
寸法合致精度を向上させることができる。First, the cover film 304 is temporarily pressure-bonded to the other side of the prepreg 301 such that the wiring of the wiring transfer material having the wiring pattern 302 formed on one side of the prepreg 301 comes to the prepreg side. Next, a blind via hole (non-through hole) 305 is formed at a desired position by a carbon dioxide laser hole processing method or the like (FIG. 5A), and a conductor (conductive paste) 306 is filled. After removing the cover film (FIG. 5B), the metal foil 307 is placed on the side from which the cover film has been removed, and heated and pressed by a hot press (FIG. 5C). Wiring pattern 308 with metal foil
When the support substrate 303 of the wiring transfer material is removed, a double-sided circuit board is completed (FIG. 5D). A multilayer circuit board can be manufactured by repeating the above-described steps as many times as necessary using the laminate (circuit board transfer material) processed into a metal foil pattern instead of the wiring transfer material. According to this method, in order to form a via hole in accordance with the position of the wiring pattern,
Dimension matching accuracy can be improved.
【００７７】（実施の形態２）図６は本発明の第２の実
施の形態の多層回路基板の断面模式図である。本実施の
形態の多層基板は、被圧縮性の絶縁基材からなるコア基
板の少なくとも片面に実施の形態１で説明した回路基板
が積層された構成である。図では、アラミドエポキシ基
板の両面基板401をコア基板として用いて、第１の実施
の形態で説明した構成のガラスエポキシ基材による回路
基板402をコア基板の両側に積層した構成である。(Embodiment 2) FIG. 6 is a schematic sectional view of a multilayer circuit board according to a second embodiment of the present invention. The multilayer board of the present embodiment has a configuration in which the circuit board described in Embodiment 1 is laminated on at least one surface of a core board made of a compressible insulating base material. In the figure, a double-sided board 401 of an aramid epoxy board is used as a core board, and a circuit board 402 made of a glass epoxy base having the configuration described in the first embodiment is laminated on both sides of the core board.
【００７８】本実施の形態の多層回路基板は次のように
作製することができる。The multilayer circuit board of the present embodiment can be manufactured as follows.
【００７９】まず、アラミドエポキシプリプレグを用い
て両面回路基板を作製する。両面回路基板の作成方法
は、まず、アラミドエポキシプリプレグの両面にカバー
フィルムを仮圧着して、貫通孔を形成する。貫通孔は、
例えば炭酸ガスレーザーで、孔径２００μｍのものを形
成することができる。アラミドエポキシプリプレグは、
アラミド繊維の不織布にエポキシ樹脂を含浸した複合材
で、内部に空隙が多数存在するために被圧縮性をもつた
め、実施の形態１で示した方法によらなくともインナー
ビアはばらつきの少ない接続抵抗を実現できる。もちろ
ん、実施の形態に示したように、補強材(この場合はア
ラミド不織布)の密度により孔径を変えればよりばらつ
きが少なくなり好ましいことは言うまでもない。First, a double-sided circuit board is manufactured using aramid epoxy prepreg. In the method for producing a double-sided circuit board, first, cover films are temporarily pressure-bonded to both sides of an aramid epoxy prepreg to form through holes. The through hole is
For example, a carbon dioxide laser having a hole diameter of 200 μm can be formed. Aramid epoxy prepreg is
A composite material in which an aramid fiber non-woven fabric is impregnated with an epoxy resin and has compressibility due to the presence of a large number of voids inside. Therefore, even if the method described in Embodiment 1 is not used, the inner via has a small connection resistance. Can be realized. Of course, as shown in the embodiment, it is needless to say that it is preferable to change the pore diameter depending on the density of the reinforcing material (in this case, the aramid nonwoven fabric) because the variation is reduced and the pore size is reduced.
【００８０】つぎに、貫通孔に導電ペーストを充填して
カバーフィルムを除去すれば、アラミドエポキシ基材に
よる接続中間体の完成である。この後は実施の形態１と
同様にアラミドエポキシ基板の両面回路基板を得ること
ができる。また、貫通孔はレーザーを用いてあけても良
いし、ドリルを用いてあけても良い。Next, if the cover film is removed by filling the through-hole with the conductive paste, the connection intermediate using the aramid epoxy base material is completed. Thereafter, a double-sided circuit board of an aramid epoxy board can be obtained as in the first embodiment. Further, the through holes may be formed using a laser or a drill.
【００８１】これをコア基板として両側から実施の形態
１で説明した接続中間体と金属箔を重ね、実施の形態１
と同様に熱プレスにより積層し、前記金属箔を配線パタ
ーンに加工する。これにより４層基板（ここで４層とは
配線層をいう。）は完成する。なお、被圧縮性のコア基
板は多層回路基板でもよい。コア基板の配線層が４層の
例を図１２に示す。Using this as the core substrate, the connection intermediate described in the first embodiment and the metal foil are overlapped from both sides, and the first embodiment is used.
The metal foil is processed into a wiring pattern by laminating by a hot press in the same manner as described above. Thus, a four-layer substrate (here, four layers means a wiring layer) is completed. Note that the compressible core substrate may be a multilayer circuit substrate. FIG. 12 shows an example in which the core substrate has four wiring layers.
【００８２】さらに高多層が必要なときには、本実施の
形態の多層基板をコア基板として本実施の形態の工程を
繰り返すことで作製することができる。When a higher multilayer is required, the multilayer substrate of this embodiment can be manufactured by repeating the steps of this embodiment using the multilayer substrate as a core substrate.
【００８３】本実施の形態の多層基板では、ガラスエポ
キシ基材による絶縁体層のすべてに、配線層が埋設して
いる構成であり、実施の形態１で説明したように、さら
に、ばらつきの少ない接続抵抗を実現できる。また、コ
ア基板には配線層は埋設しないが、アラミドエポキシプ
リプレグの被圧縮性がこれを補いインナービアは充分圧
縮される構成となっている。つまり、本実施の形態の多
層回路基板は全層にわたりさらに、ばらつきの少ない接
続抵抗を実現できる。さらに、両側にガラスエポキシ基
材を積層した場合は、アラミドエポキシ基材が外部にさ
らされることが無くなり、吸湿しにくい構成となる。そ
の上、ガラスポキシ基材は機械強度に優れるため、アラ
ミドエポキシ基材のみで構成した多層基板に比べて機械
強度に優れた基板を実現できる。In the multi-layer board of the present embodiment, the wiring layers are embedded in all the insulating layers made of the glass epoxy base material, and as described in the first embodiment, the variation is further reduced. Connection resistance can be realized. Although the wiring layer is not buried in the core substrate, the compressibility of the aramid epoxy prepreg compensates for this, and the inner via is sufficiently compressed. That is, the multilayer circuit board of the present embodiment can realize a connection resistance with less variation over all layers. Further, when the glass epoxy base material is laminated on both sides, the aramid epoxy base material is not exposed to the outside, and the structure is hard to absorb moisture. In addition, since the glass epoxy substrate has excellent mechanical strength, a substrate having excellent mechanical strength can be realized as compared with a multilayer substrate composed of only an aramid epoxy substrate.
【００８４】（実施の形態３）図７は本発明の第３の実
施の形態の多層基板の断面模式図である。本実施の形態
の多層基板は、第１または第２の実施の形態の回路基板
501をコア基板として、コア基板の少なくとも片面に、
コア基板の絶縁体層よりも薄い絶縁体層の回路基板502
を積層した構成である。薄い絶縁体層には、より微細な
インナービアを低抵抗で形成することができる。これ
は、同じ孔径でもインナービアの長さつまり絶縁体層の
厚みを薄くすれば接続抵抗が小さくなるからである。(Embodiment 3) FIG. 7 is a schematic sectional view of a multilayer substrate according to a third embodiment of the present invention. The multilayer board of the present embodiment is a circuit board of the first or second embodiment.
With 501 as the core substrate, on at least one side of the core substrate,
Circuit board 502 having an insulating layer thinner than the insulating layer of the core substrate
Are laminated. In the thin insulator layer, finer inner vias can be formed with low resistance. This is because the connection resistance is reduced by reducing the length of the inner via, that is, the thickness of the insulator layer even for the same hole diameter.
【００８５】実施の形態２の４層多層基板をコア基板と
して、コア基板の絶縁体層より薄い絶縁体層としてポリ
イミドフィルムを用いた場合について説明する。A case will be described in which the four-layer multilayer substrate of Embodiment 2 is used as a core substrate, and a polyimide film is used as an insulator layer thinner than the insulator layer of the core substrate.
【００８６】本実施の形態の多層基板はつぎのように作
製することができる。まず、ポリイミドフィルムによる
絶縁体層の基板の作成方法を説明する。図８Ａに示すよ
うに、ポリイミドフィルム601の両面に接着剤層602を形
成したフィルム（薄い絶縁体層603）の片面に、図８Ｂ
に示すようにカバーフィルム604を、もう一方の片面に
キャリア付配線パターン605を仮圧着する。接着剤層602
はポリイミド系やエポキシ系の接着剤を用いることがで
きる。フィルムの厚みは、一例としては、ポリイミドフ
ィルム１３μmに対して接着剤層を各々５μm形成する。
カバーフィルムは、実施の形態１と同様にすることがで
きる。また、配線パターンは、実施の形態１で説明し
た、転写法に用いるキャリア付銅箔に配線パターンを形
成したものを用いることができる。The multilayer substrate of the present embodiment can be manufactured as follows. First, a method for forming a substrate of an insulator layer using a polyimide film will be described. As shown in FIG. 8A, one side of a film (thin insulator layer 603) in which an adhesive layer 602 is formed on both sides of a polyimide film 601,
As shown in (2), the cover film 604 and the wiring pattern with carrier 605 are temporarily pressure-bonded to the other surface. Adhesive layer 602
Can use a polyimide-based or epoxy-based adhesive. As an example, the thickness of the film is such that an adhesive layer of 5 μm is formed on a polyimide film of 13 μm.
The cover film can be the same as in Embodiment 1. Further, as the wiring pattern, a wiring pattern formed on a copper foil with a carrier used in the transfer method described in Embodiment Mode 1 can be used.
【００８７】次に、図８Ｃに示すようにフィルムに非貫
通孔を形成して導電体606を充填してカバーフィルムを
除去する。これにより、両面回路転写材中間体614が完
成する。非貫通孔の形成はレーザー孔加工法を用いるこ
とができる。一例としてはＵＶ−ＹＡＧレーザー（３倍
高調波：波長３５５ｎｍ）を用いることができる。ＵＶ
−ＹＡＧレーザーによれば銅箔にダメージを与えること
なく微細な非貫通孔（本実施の形態では３０〜５０μm
程度となる）を形成できるので好ましい。Next, as shown in FIG. 8C, a non-through hole is formed in the film, the conductor 606 is filled, and the cover film is removed. Thus, the double-sided circuit transfer material intermediate 614 is completed. The non-through hole can be formed by a laser hole processing method. As an example, a UV-YAG laser (3rd harmonic: wavelength 355 nm) can be used. UV
According to -YAG laser, a fine non-through hole (30 to 50 μm in this embodiment) without damaging the copper foil
) Can be formed.
【００８８】導電体としては、実施の形態１と同様に導
電ペーストを用いることができる。導電ペーストの充填
は、スキージによる印刷法を用いることができる。非貫
通孔の充填では、充填時あるいは、充填後に減圧するこ
とが好ましい。これは、開口部からペーストを充填した
ときにかみこんだ気泡を減圧することにより取り除くた
めである。また銅箔は、表面に凹凸を設けた粗化銅箔を
用いて、接着層との間に隙間（銅箔表面の凸凹に対応し
た微細な隙間で、導電ペーストの導電フィラーよりも小
さくする）を残して仮圧着するのが好ましい。これは、
導電ペーストの充填時及びプレス時に、導電ペーストの
樹脂がこの隙間から排出され、インナービアの中の導電
粉の割合が高まりさらに低抵抗が得られるからである。As the conductor, a conductive paste can be used as in the first embodiment. For filling the conductive paste, a printing method using a squeegee can be used. In filling the non-through holes, it is preferable to reduce the pressure during or after filling. This is to remove air bubbles that have entered when the paste is filled from the opening by reducing the pressure. The copper foil is made of a roughened copper foil having irregularities on the surface, and has a gap between the copper foil and the adhesive layer (a minute gap corresponding to the unevenness of the copper foil surface, which is smaller than the conductive filler of the conductive paste). It is preferable to perform temporary compression bonding while leaving this is,
This is because the resin of the conductive paste is discharged from this gap at the time of filling and pressing of the conductive paste, the ratio of the conductive powder in the inner via is increased, and further low resistance is obtained.
【００８９】次に図８Ｄに示すように、両面回路転写材
中間体614のカバーフィルムを取り除いた側に金属箔607
を重ね、熱プレスにより加熱加圧する。このとき配線パ
ターンは接着剤層602に埋め込まれる。熱プレスの条件
は、実施の形態１と同様にすることができる。Next, as shown in FIG. 8D, a metal foil 607 is placed on the side of the double-sided circuit transfer material intermediate 614 from which the cover film has been removed.
Are stacked and heated and pressed by a hot press. At this time, the wiring pattern is embedded in the adhesive layer 602. The conditions for the hot pressing can be the same as in the first embodiment.
【００９０】次に金属箔を通常のフォトリソ法で配線パ
ターン608に加工して、キャリア付両面回路転写材609が
完成する（図９Ａ）。Next, the metal foil is processed into a wiring pattern 608 by a usual photolithography method, and a double-sided circuit transfer material 609 with a carrier is completed (FIG. 9A).
【００９１】キャリア付金属箔の替わりに前記キャリア
付両面回路転写材609を用いて前記工程を繰り返せば多
層転写材中間体610（図９Ｂ）や多層回路転写材611（図
９Ｃ）を作製できる。By repeating the above steps using the double-sided circuit transfer material with a carrier 609 instead of the metal foil with a carrier, a multilayer transfer material intermediate 610 (FIG. 9B) and a multilayer circuit transfer material 611 (FIG. 9C) can be produced.
【００９２】コア基板の絶縁体層より薄い絶縁体層とし
てポリイミドフィルムを用いた場合について説明した
が、ＢＣＢ（ベンゾシクロブテン）、ＰＴＦＥ（ポリテ
トラフルオロエチレン）、アラミド、ＰＢＯ（ポリパラ
フェイレンベンゾビスオキサゾール）または全芳香族ポ
リエステルなどフィルムに接着剤を形成して用いること
もできる。熱可塑性フィルムの場合は、フィルム自体が
加熱すると接着性を持つので接着剤無しで用いることも
できる。The case where a polyimide film is used as an insulator layer thinner than the insulator layer of the core substrate has been described. However, BCB (benzocyclobutene), PTFE (polytetrafluoroethylene), aramid, and PBO (polyparaphenylenebenzobis) are used. An adhesive such as oxazole) or a wholly aromatic polyester may be formed on a film and used. In the case of a thermoplastic film, it can be used without an adhesive because the film itself has adhesiveness when heated.
【００９３】次に、転写材をコア基板に積層する。Next, the transfer material is laminated on the core substrate.
【００９４】コア基板としては、実施の形態１または２
で説明した回路基板612を用いることができる。コア基
板612の少なくとも片側に転写材中間体610を図１０Ａの
ように重ね合わせ、熱プレスにより積層する。熱プレス
の条件は実施の形態１と同様にすることができる。最後
に、転写材中間体のキャリアをエッチングにより除去す
れば、本実施の形態の多層基板が完成する。As the core substrate, the first or second embodiment is used.
Can be used. A transfer material intermediate 610 is overlaid on at least one side of the core substrate 612 as shown in FIG. 10A, and is laminated by hot pressing. The conditions for the hot pressing can be the same as in the first embodiment. Finally, the carrier of the transfer material intermediate is removed by etching, whereby the multilayer substrate of the present embodiment is completed.
【００９５】また、転写材中間体を用いる替わりに、実
施の形態１または２の接続中間体613を介して、本実施
の形態の（多層）回路転写材611をコア基板612に積層し
て、本実施の形態の多層基板を作製することもできる
（図10Ｂ）。Instead of using the transfer material intermediate, the (multi-layer) circuit transfer material 611 of this embodiment is laminated on the core substrate 612 via the connection intermediate 613 of the first or second embodiment. A multilayer substrate of the present embodiment can also be manufactured (FIG. 10B).
【００９６】本実施の形態では、薄い絶縁体層を配線転
写材でコア基板に転写する方法を示したが、この方法に
よれば薄い絶縁体層に形成したより微細な回路と、コア
基板を別に作製することができるので、コア基板の上に
順に積み上げていく方法に比べて、微細な回路部分のゴ
ミによる汚染が少なくまた、全体の歩留まりを向上させ
ることができる。In this embodiment, a method of transferring a thin insulator layer to a core substrate using a wiring transfer material has been described. According to this method, a finer circuit formed on the thin insulator layer and a core substrate can be used. Since they can be manufactured separately, compared to a method of sequentially stacking them on a core substrate, contamination of fine circuit portions by dust can be reduced, and the overall yield can be improved.
【００９７】本実施の形態の多層回路基板では、実施の
形態１及び２で説明したばらつきの少ない接続抵抗を具
備した全層ＩＶＨ構造の回路基板をコア基板としてその
上に、より高密度な配線層を形成できる。薄いポリイミ
ドフィルムの絶縁体層だけで基板を作った場合は、機械
強度が要求される分野に使用することは難しいが、本実
施の形態の多層基板は、機械強度と高密度微細配線（コ
ア基板部分を含めて）が実現可能であり、特に比較的大
きな半導体を直接実装するためのパッケージ用基板に好
適である。In the multilayer circuit board of the present embodiment, the circuit board having the all-layer IVH structure having the connection resistance with little variation described in the first and second embodiments is used as a core substrate, and a higher-density wiring is formed thereon. Layers can be formed. It is difficult to use a substrate made of only a thin polyimide film insulator layer in a field where mechanical strength is required. However, the multilayer substrate of this embodiment has a mechanical strength and a high-density fine wiring (core substrate). (Including a part), and is particularly suitable for a packaging substrate for directly mounting a relatively large semiconductor.
【００９８】コア基板としては、一般の回路基板（ガラ
スエポキシスルーホール基板、ビルドアップ基板、エポ
キシ樹脂含浸させたアラミド繊維不織布を用いた多層基
板など）を用いてもよい。また、図に示すように、前記
転写材を接続中間体を介して配線形成用の金属箔に直接
積層することもできる。As the core substrate, a general circuit substrate (a glass epoxy through-hole substrate, a build-up substrate, a multilayer substrate using an aramid fiber nonwoven fabric impregnated with an epoxy resin, etc.) may be used. Further, as shown in the drawing, the transfer material can be directly laminated on a metal foil for forming a wiring via a connection intermediate.
【００９９】[0099]
【発明の効果】本発明によれば、ガラスエポキシ基材を
はじめとする平面方向に密度分布のある補強材シートを
含有する基材を絶縁体層に用いた場合にでも、高密度配
線でしかも、ばらつきの少ないインナービア接続抵抗を
実現する回路基板とその製造方法を提供できる。According to the present invention, even when a base material containing a reinforcing material sheet having a density distribution in a plane direction such as a glass epoxy base material is used for an insulator layer, high-density wiring can be achieved. In addition, it is possible to provide a circuit board that realizes an inner via connection resistance with less variation and a method of manufacturing the same.
【図１】本発明の第１の実施の形態における回路基板の
模式的平面図FIG. 1 is a schematic plan view of a circuit board according to a first embodiment of the present invention.
【図２】Ａ〜Ｄは、本発明の第１の実施の形態における
回路基板の製造方法（貫通孔）の各工程の説明図FIGS. 2A to 2D are explanatory views of each step of a method for manufacturing a circuit board (through-hole) according to the first embodiment of the present invention; FIGS.
【図３】Ａ〜Ｂは、本発明の第１の実施の形態における
回路基板の製造方法（貫通孔）の各工程の説明図FIGS. 3A and 3B are explanatory views of each step of the method for manufacturing a circuit board (through-hole) according to the first embodiment of the present invention; FIGS.
【図４】Ａ〜Ｂは、本発明の第１の実施の形態における
回路基板の製造方法（貫通孔）の各工程の説明図FIGS. 4A and 4B are explanatory views of each step of the method for manufacturing a circuit board (through-hole) according to the first embodiment of the present invention;
【図５】Ａ〜Ｄは、本発明の第１の実施の形態における
回路基板の製造方法（非貫通孔）の説明図FIGS. 5A to 5D are explanatory views of a circuit board manufacturing method (non-through holes) according to the first embodiment of the present invention; FIGS.
【図６】本発明の第２の実施の形態における多層回路基
板の断面模式図FIG. 6 is a schematic cross-sectional view of a multilayer circuit board according to a second embodiment of the present invention.
【図７】本発明の第３の実施の形態における多層回路基
板の断面模式図FIG. 7 is a schematic cross-sectional view of a multilayer circuit board according to a third embodiment of the present invention.
【図８】Ａ〜Ｄは、本発明の第３の実施の形態における
多層回路基板の製造方法の説明図FIGS. 8A to 8D are explanatory views of a method for manufacturing a multilayer circuit board according to a third embodiment of the present invention.
【図９】Ａ〜Ｃは、本発明の第３の実施の形態における
多層回路基板の製造方法の説明図9A to 9C are explanatory diagrams of a method for manufacturing a multilayer circuit board according to a third embodiment of the present invention.
【図１０】Ａ〜Ｂは、本発明の第３の実施の形態におけ
る多層回路基板の製造方法の説明図FIGS. 10A and 10B are explanatory diagrams of a method for manufacturing a multilayer circuit board according to a third embodiment of the present invention; FIGS.
【図１１】本発明のガラス繊維が突出したインナービア
を具備した第１の実施の形態における回路基板の断面模
式図FIG. 11 is a schematic cross-sectional view of a circuit board according to the first embodiment having an inner via from which glass fibers protrude according to the present invention.
【図１２】本発明の第２の実施の形態で得られた４層の
回路基板の断面模式図FIG. 12 is a schematic cross-sectional view of a four-layer circuit board obtained in a second embodiment of the present invention.
101 補強材シート 102ａ ガラス織布のよこ糸 102ｂ ガラス織布のたて糸 103,104,701,702 インナービア 201 ガラスエポキシプリプレグ 202,304,604 カバーフィルム 203,203' インナービアホール（貫通孔） 204,306,606 導電ペースト 205 接続中間体 206,307,607 金属箔 207,209,302,308,608 配線パターン 208 両面回路基板 210,403 埋設された配線層（配線パターン） 211 キャリア付金属箔 301 プリプレグ 303 支持基板（キャリア） 305 ブラインドビアホール（非貫通孔） 401,501 コア基板 402 第１の実施の形態の回路基板 502 薄い絶縁体層による回路基板 601 ポリイミドフィルム 602 接着剤層 603 薄い絶縁体層 605 キャリア付配線パターン 609 両面回路転写材 610 多層回路転写材中間体 611 多層回路転写材 612 第１または２の実施の形態の回路基板（コア基
板） 613 接続中間体 614 両面回路転写材中間体 701 大きな径のインナービアホール 702 小さな径のインナービアホール 703 数が少ない突出したガラス繊維 704 数が多い突出したガラス繊維101 Reinforcement sheet 102a Weft yarn of glass woven fabric 102b Warp yarn of glass woven fabric 103,104,701,702 Inner via 201 Glass epoxy prepreg 202,304,604 Cover film 203,203 'Inner via hole (through hole) 204,306,606 Conductive paste 205 Connection intermediate 206,307,607 Metal foil 207,209,302,308,608 Wiring pattern 208 Double-sided circuit Substrates 210,403 Embedded wiring layer (wiring pattern) 211 Metal foil with carrier 301 Prepreg 303 Support substrate (carrier) 305 Blind via hole (non-through hole) 401,501 Core substrate 402 Circuit substrate of first embodiment 502 Thin insulator layer 601 Polyimide film 602 Adhesive layer 603 Thin insulator layer 605 Carrier wiring pattern 609 Double-sided circuit transfer material 610 Multi-layer circuit transfer material intermediate 611 Multi-layer circuit transfer material 612 Circuit board of first or second embodiment Core board) 613 Connection intermediate 614 Double-sided circuit Transfer material intermediate 701 Large-diameter inner via hole 702 Small-diameter inner via hole 703 Small number of protruding glass fibers 704 Large number of protruding glass fibers
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｘ (72)発明者 留河 悟 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 越後 文雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E317 AA24 BB02 BB03 BB11 CC25 CD21 CD32 GG11 5E346 AA06 AA12 AA15 AA35 AA43 BB01 CC04 CC05 CC08 CC09 CC10 CC31 DD02 DD31 EE02 EE06 EE08 EE13 FF18 FF35 FF36 GG15 GG19 GG28 HH07──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/46 H05K 3/46 X (72) Inventor Satoru Ruga 1006 Kazuma Kazuma Kadoma City, Osaka Prefecture Matsushita Electric Within Sangyo Co., Ltd. CC10 CC31 DD02 DD31 EE02 EE06 EE08 EE13 FF18 FF35 FF36 GG15 GG19 GG28 HH07
Claims (19)
からなる電気絶縁体層と、前記電気絶縁体層の厚さ方向
に空けられた複数のインナービアホールに導電体が充填
され、かつ前記導電体に接続されている配線層を具備す
る回路基板であって、 前記補強材シートの密度の大きな部分に設けられた前記
インナービアホールの断面積を、前記補強材シートの密
度の小さな部分に設けられた前記インナービアホールの
断面積よりも小さく形成することを特徴とする回路基
板。1. An electric insulator layer comprising a reinforcing material sheet having a density distribution in a plane direction, and a plurality of inner via holes formed in a thickness direction of the electric insulator layer are filled with an electric conductor, and A circuit board having a wiring layer connected to a body, wherein a cross-sectional area of the inner via hole provided in a portion where the density of the reinforcing material sheet is large is provided in a portion where the density of the reinforcing material sheet is small. A circuit board formed to be smaller than a cross-sectional area of the inner via hole.
が、合成繊維及び無機繊維から選ばれる少なくとも一つ
の繊維で構成される織布及び不織布から選ばれる少なく
とも一つである請求項１に記載の回路基板。2. The reinforcing material sheet having a density distribution in a planar direction is at least one selected from a woven fabric and a nonwoven fabric composed of at least one fiber selected from a synthetic fiber and an inorganic fiber. Circuit board.
が、合成樹脂からなるフィルムである請求項１に記載の
回路基板。3. The circuit board according to claim 1, wherein the reinforcing material sheet having a density distribution in a plane direction is a film made of a synthetic resin.
が、ガラス繊維からなる織布である請求項２に記載の回
路基板。4. The circuit board according to claim 2, wherein the reinforcing sheet having a density distribution in a plane direction is a woven fabric made of glass fibers.
糸の重なった部分に設けられたインナービアの断面積
が、それ以外の部分に設けられたインナービアの断面積
に比べて小さい請求項４に記載の回路基板。5. A cross-sectional area of an inner via provided in a portion where a warp and a weft of a woven fabric made of glass fiber overlap with each other is smaller than a cross-sectional area of an inner via provided in other portions. A circuit board according to claim 1.
壁面の突出繊維の突出量に比較して、断面積が小さいイ
ンナービアホールの側壁面の突出繊維の突出量が多い請
求項１に記載の回路基板。6. The circuit board according to claim 1, wherein the amount of protrusion of the protruding fiber on the side wall surface of the inner via hole having a small cross-sectional area is greater than the amount of protrusion of the protruding fiber on the side wall surface of the inner via hole having a large cross-sectional area. .
くとも1層の前記配線層が前記絶縁体層に埋設している
請求項１に記載の回路基板。7. The circuit board according to claim 1, wherein there are a plurality of wiring layers, and at least one of the wiring layers is embedded in the insulator layer.
変化し、補強材シートの密度が大きいところではインナ
ービアの断面積が小さく、補強材シートの密度が小さい
ところではインナービアの断面積が大きい請求項１に記
載の回路基板。8. The cross-sectional area of the inner via hole changes continuously, the cross-sectional area of the inner via is small where the density of the reinforcing material sheet is high, and the cross-sectional area of the inner via is large where the density of the reinforcing material sheet is low. The circuit board according to claim 1.
らに被圧縮性の電気絶縁材料により構成された回路基板
が積層されている請求項１に記載の回路基板。9. The circuit board according to claim 1, wherein a circuit board made of a compressible electric insulating material is further laminated on one surface of the circuit board according to claim 1.
配置され、その間にさらに被圧縮性の電気絶縁材料によ
り構成された回路基板がコア基板として積層されている
請求項１に記載の回路基板。10. The circuit board according to claim 1, wherein the circuit board according to claim 1 is disposed on both outer sides, and a circuit board made of a compressible electric insulating material is further laminated as a core board therebetween. Circuit board.
とし、前記コア基板の少なくとも片面に、さらにコア基
板の絶縁体層よりも薄い絶縁体層からなる回路基板が少
なくとも1層積層されている請求項１に記載の回路基
板。11. A circuit board according to claim 1, wherein the circuit board is a core board, and at least one circuit board made of an insulator layer thinner than the insulator layer of the core board is further laminated on at least one surface of the core board. The circuit board according to claim 1.
小さな断面積に比較して、1.15倍以上10倍以下の面積で
ある請求項１に記載の回路基板。12. The circuit board according to claim 1, wherein the large cross-sectional area of the inner via hole has an area of 1.15 to 10 times the area of the small cross-sectional area.
トを有する絶縁体層に導電体ペーストを充填するための
複数のインナービアホールを形成するに際し、 前記補強材シートの密度の大きな部分に設けるインナー
ビアホールの断面積を、前記補強材シートの密度の小さ
な部分に設けるインナービアホールの断面積より小さく
形成し、 次に前記インナービアホールに導電体ペーストを充填
し、 前記導電体ペーストに接続するように配線層及び配線層
を形成するための金属箔から選ばれる少なくとも一つを
積層し、加熱加圧することを含む特徴とする回路基板の
製造方法。13. When forming a plurality of inner via holes for filling a conductor paste in an insulator layer having a reinforcing material sheet having a density distribution in a planar direction, an inner provided in a portion of the reinforcing material sheet having a high density. A cross-sectional area of the via hole is formed to be smaller than a cross-sectional area of the inner via hole provided in a portion where the density of the reinforcing material sheet is small. Then, the inner via hole is filled with a conductive paste, and wiring is connected to the conductive paste. A method for manufacturing a circuit board, comprising laminating at least one selected from a metal foil for forming a layer and a wiring layer, and applying heat and pressure.
に設けるインナービアホールの断面積を、前記補強材シ
ートの密度の小さな部分に設けるインナービアホールの
断面積より小さく形成する方法が、前記補強材シートの
厚さ方向に回転ドリルを挿入して貫通孔を形成した後、
ドリルを回転させたまま一旦静止し、その後に前記ドリ
ルを引き抜く方法である請求項１３に記載の回路基板の
製造方法。14. The method according to claim 1, wherein a cross-sectional area of an inner via hole provided in a portion where the density of the reinforcing material sheet is large is smaller than a cross-sectional area of an inner via hole provided in a portion where the density of the reinforcing material sheet is low. After forming a through hole by inserting a rotary drill in the thickness direction of
14. The method for manufacturing a circuit board according to claim 13, wherein the method is a method in which the drill is temporarily stopped while being rotated, and then the drill is pulled out.
に設けるインナービアホールの断面積を、前記補強材シ
ートの密度の小さな部分に設けるインナービアホールの
断面積より小さく形成する方法が、熱加工型のレーザー
加工法である請求項１３に記載の回路基板の製造方法。15. A method of forming a cross-sectional area of an inner via hole provided in a portion where the density of the reinforcing material sheet is large is smaller than a cross-sectional area of an inner via hole provided in a portion where the density of the reinforcing material sheet is low. The method for manufacturing a circuit board according to claim 13, which is a laser processing method.
なくとも1層の配線層を前記絶縁体層に埋設する請求項
１３に記載の回路基板の製造方法。16. The method according to claim 13, wherein a plurality of wiring layers are provided, and at least one of the wiring layers is embedded in the insulator layer.
に、さらに被圧縮性の電気絶縁材料により構成された回
路基板を積層した請求項１３に記載の回路基板の製造方
法。17. The method for manufacturing a circuit board according to claim 13, wherein a circuit board made of a compressible electric insulating material is further laminated on one surface of the circuit board obtained in claim 13.
側に配置され、その間にさらに被圧縮性の電気絶縁材料
により構成された回路基板をコア基板として積層した請
求項１３に記載の回路基板の製造方法。18. The circuit according to claim 13, wherein the circuit boards obtained in claim 13 are arranged on both outer sides, and a circuit board made of a compressible electric insulating material is further laminated as a core board therebetween. Substrate manufacturing method.
基板とし、前記コア基板の少なくとも片面に、さらにコ
ア基板の絶縁体層よりも薄い絶縁体層からなる回路基板
を少なくとも1層積層した請求項１３に記載の回路基板
の製造方法。19. The circuit board obtained in claim 13 is used as a core board, and at least one circuit board made of an insulator layer thinner than the insulator layer of the core board is laminated on at least one surface of the core board. A method for manufacturing a circuit board according to claim 13.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001344073A JP3587457B2 (en) | 2000-11-09 | 2001-11-09 | Circuit board and its manufacturing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-341646 | 2000-11-09 | ||
| JP2000341646 | 2000-11-09 | ||
| JP2001344073A JP3587457B2 (en) | 2000-11-09 | 2001-11-09 | Circuit board and its manufacturing method |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002208763A true JP2002208763A (en) | 2002-07-26 |
| JP2002208763A5 JP2002208763A5 (en) | 2004-10-28 |
| JP3587457B2 JP3587457B2 (en) | 2004-11-10 |
Family
ID=26603641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001344073A Expired - Fee Related JP3587457B2 (en) | 2000-11-09 | 2001-11-09 | Circuit board and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3587457B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004084594A1 (en) * | 2003-03-20 | 2004-09-30 | Tdk Corporation | Process for producing electronic component and electronic component |
| WO2009031262A1 (en) | 2007-09-03 | 2009-03-12 | Panasonic Corporation | Wiring board |
| JP2009246357A (en) * | 2008-03-13 | 2009-10-22 | Ngk Spark Plug Co Ltd | Multilayer wiring board and its production process |
| JP2011119611A (en) * | 2009-12-07 | 2011-06-16 | Furukawa Electric Co Ltd:The | Injection-molded substrate and injection-molded component |
| CN103228103A (en) * | 2012-01-27 | 2013-07-31 | 京瓷Slc技术株式会社 | Wiring board and mounting structure using the same |
| JP2015002263A (en) * | 2013-06-14 | 2015-01-05 | 日本特殊陶業株式会社 | Wiring substrate and manufacturing method of multilayer wiring substrate |
| KR20150047348A (en) * | 2013-10-24 | 2015-05-04 | 삼성전기주식회사 | Printed circuit board and control method of warpage of printed circuit board |
| WO2021246005A1 (en) * | 2020-06-02 | 2021-12-09 | 富士通インターコネクトテクノロジーズ株式会社 | Circuit board, method for manufacturing circuit board, and electronic apparatus |
| WO2023013348A1 (en) * | 2021-08-05 | 2023-02-09 | 住友電気工業株式会社 | Optical module, optical connector cable, and method for producing optical module |
-
2001
- 2001-11-09 JP JP2001344073A patent/JP3587457B2/en not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004084594A1 (en) * | 2003-03-20 | 2004-09-30 | Tdk Corporation | Process for producing electronic component and electronic component |
| US7543375B2 (en) | 2003-03-20 | 2009-06-09 | Tdk Corporation | Process for filling via hole in a substrate |
| WO2009031262A1 (en) | 2007-09-03 | 2009-03-12 | Panasonic Corporation | Wiring board |
| US8253033B2 (en) | 2007-09-03 | 2012-08-28 | Panasonic Corporation | Circuit board with connection layer with fillet |
| JP2009246357A (en) * | 2008-03-13 | 2009-10-22 | Ngk Spark Plug Co Ltd | Multilayer wiring board and its production process |
| JP2011119611A (en) * | 2009-12-07 | 2011-06-16 | Furukawa Electric Co Ltd:The | Injection-molded substrate and injection-molded component |
| JP2013157366A (en) * | 2012-01-27 | 2013-08-15 | Kyocer Slc Technologies Corp | Wiring board and packaging structure including the same |
| KR20130087434A (en) * | 2012-01-27 | 2013-08-06 | 쿄세라 에스엘시 테크놀로지 가부시키가이샤 | Wiring board and mounting structure using the same |
| CN103228103A (en) * | 2012-01-27 | 2013-07-31 | 京瓷Slc技术株式会社 | Wiring board and mounting structure using the same |
| US8890001B2 (en) | 2012-01-27 | 2014-11-18 | Kyocera Slc Technologies Corporation | Wiring board and mounting structure using the same |
| TWI548312B (en) * | 2012-01-27 | 2016-09-01 | 京瓷股份有限公司 | Production method for wiring substrate and installation structure using the same |
| JP2015002263A (en) * | 2013-06-14 | 2015-01-05 | 日本特殊陶業株式会社 | Wiring substrate and manufacturing method of multilayer wiring substrate |
| KR20150047348A (en) * | 2013-10-24 | 2015-05-04 | 삼성전기주식회사 | Printed circuit board and control method of warpage of printed circuit board |
| KR102149793B1 (en) | 2013-10-24 | 2020-08-31 | 삼성전기주식회사 | Printed circuit board and control method of warpage of printed circuit board |
| WO2021246005A1 (en) * | 2020-06-02 | 2021-12-09 | 富士通インターコネクトテクノロジーズ株式会社 | Circuit board, method for manufacturing circuit board, and electronic apparatus |
| JP2021190602A (en) * | 2020-06-02 | 2021-12-13 | 富士通インターコネクトテクノロジーズ株式会社 | Circuit board, manufacturing method of circuit board, and electronic apparatus |
| JP7128857B2 (en) | 2020-06-02 | 2022-08-31 | Ｆｉｃｔ株式会社 | CIRCUIT BOARD, CIRCUIT BOARD MANUFACTURING METHOD, AND ELECTRONIC DEVICE |
| WO2023013348A1 (en) * | 2021-08-05 | 2023-02-09 | 住友電気工業株式会社 | Optical module, optical connector cable, and method for producing optical module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3587457B2 (en) | 2004-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6996902B2 (en) | Method for manufacturing a circuit board | |
| US6459046B1 (en) | Printed circuit board and method for producing the same | |
| JP3197213B2 (en) | Printed wiring board and method of manufacturing the same | |
| EP1009205B1 (en) | Single-sided circuit board and method for manufacturing the same | |
| US7572500B2 (en) | Method of manufacturing circuit-forming board and material of circuit-forming board | |
| JP2587596B2 (en) | Circuit board connecting material and method for manufacturing multilayer circuit board using the same | |
| WO2001045478A1 (en) | Multilayered printed wiring board and production method therefor | |
| JPH1154934A (en) | Multilayered printed wiring board and its manufacture | |
| US20080308304A1 (en) | Multilayer Wiring Board and Its Manufacturing Method | |
| JP3587457B2 (en) | Circuit board and its manufacturing method | |
| TW517504B (en) | Circuit board and a method of manufacturing the same | |
| JPWO2003009656A1 (en) | Circuit forming substrate manufacturing method and circuit forming substrate | |
| JP2006348225A (en) | Composite, prepreg, metallic foil clad laminate and printed wiring substrate using the same, and method for manufacturing printed wiring substrate | |
| JPH11251703A (en) | Circuit board, both-sided circuit board, multilayered circuit board, and manufacture of circuit board | |
| JP2002151813A (en) | Printing wiring board and its manufacturing method | |
| JP3695844B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP2002141630A (en) | Circuit board and its manufacturing method | |
| JP3238901B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JP2003008220A (en) | Method of manufacturing circuit board | |
| JP2000183528A (en) | Manufacture of multilayer printed wiring board | |
| JP2002176268A (en) | Resin board, method of manufacturing the same, connection intermediate product, circuit board and manufacturing method therefor | |
| JP2004349729A (en) | Circuit board and its producing process | |
| JP2001320173A (en) | Circuit board member, method of manufacturing both- sided circuit board and method of manufacturing multilayer circuit board | |
| JP2004356324A (en) | Method and apparatus of manufacturing wiring board | |
| JP2004022873A (en) | Multilayer printed wiring board and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040804 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040806 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |