JP2004349729A - Circuit board and its producing process - Google Patents

Circuit board and its producing process Download PDF

Info

Publication number
JP2004349729A
JP2004349729A JP2004264103A JP2004264103A JP2004349729A JP 2004349729 A JP2004349729 A JP 2004349729A JP 2004264103 A JP2004264103 A JP 2004264103A JP 2004264103 A JP2004264103 A JP 2004264103A JP 2004349729 A JP2004349729 A JP 2004349729A
Authority
JP
Japan
Prior art keywords
circuit board
insulator layer
inner via
organic resin
core portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004264103A
Other languages
Japanese (ja)
Inventor
Takeshi Suzuki
武 鈴木
Tatsuo Ogawa
立夫 小川
Yoshihiro Bessho
芳宏 別所
Satoru Tomekawa
悟 留河
Yasuhiro Nakaya
安広 仲谷
Fumio Echigo
文雄 越後
Yoji Ueda
洋二 上田
Susumu Matsuoka
進 松岡
Daizo Ando
大蔵 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004264103A priority Critical patent/JP2004349729A/en
Publication of JP2004349729A publication Critical patent/JP2004349729A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit board in which a wiring layer and an insulator layer have a sufficient bonding strength, and high reliability is realized in inner via connection. <P>SOLUTION: The circuit board comprises inner via conductors 102 formed in the thickness direction of an insulator layer 101 in order to connect the upper and lower surfaces of the insulator layer 101 electrically, and lands 103 arranged on the upper and lower surfaces of the insulator layer 101 while being connected electrically with the inner via conductors 102. The insulator layer 101 includes a surface 105 having a high compositional ratio of organic resin, and a core 106 having a low compositional ratio of organic resin formed in the order of the surface 105/the core 106/the surface 105. The core 106 is composed of a porous body, the lands 103 arranged on the upper and lower surfaces of the insulator layer 101 are buried in the surface until they touch the core 106 and the inner via conductors 102 has a thickness substantially identical to that of the core part 106. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、接続信頼性に優れ、かつ、配線パターンの接着強度に優れた回路基板及びその製造方法に関する。   The present invention relates to a circuit board having excellent connection reliability and excellent bonding strength of a wiring pattern, and a method for manufacturing the same.

近年、電子機器の小型・軽量化、高機能・高性能化に伴い、産業用にとどまらず、広く民生用機器の分野においても、LSI等の半導体チップを高密度に実装することのできる多層回路基板を安価に供給することが強く要望されている。   In recent years, as electronic devices have become smaller, lighter, and have higher functions and higher performance, multilayer circuits that allow semiconductor chips such as LSIs to be mounted at high density not only in industrial applications but also in the field of consumer devices. There is a strong demand for supplying substrates at low cost.

このような市場の要望に対しては、従来のセラミック多層基板の代わりに、より安価に供給することが可能な樹脂多層回路基板を、高密度実装に好適な基板にする技術開発が行われている。   In response to such market demands, technology development has been conducted to make resin multilayer circuit boards that can be supplied at lower cost, suitable for high-density mounting, instead of conventional ceramic multilayer boards. I have.

このような回路基板としては、例えば、全層インナービアホール構造の回路基板が提案されている(下記特許文献1)。この回路基板は、絶縁体層にアラミド不織布補強材とエポキシ樹脂との複合材料を用いた樹脂多層基板であるため、比較的安価に供給することが可能である。また、任意の配線層の任意の位置を導電ペーストによって接続することができるインナービア接続法、すなわち全層インナービアホール構造を採用しているため、高密度実装に好適なものである。
特開平6−268345号公報
As such a circuit board, for example, a circuit board having an all-layer inner via hole structure has been proposed (Patent Document 1 below). Since this circuit board is a resin multilayer board using a composite material of an aramid nonwoven fabric reinforcing material and an epoxy resin for an insulator layer, it can be supplied relatively inexpensively. In addition, since an inner via connection method that can connect an arbitrary position of an arbitrary wiring layer with a conductive paste, that is, an all-layer inner via hole structure is employed, the present invention is suitable for high-density mounting.
JP-A-6-268345

このような回路基板では、インナービアの接続信頼性の確保が重要であるが、インナービアの接続信頼性に関しては、以下のような課題があった。   In such a circuit board, it is important to ensure the connection reliability of the inner via. However, there are the following problems regarding the connection reliability of the inner via.

すなわち、インナービアは、絶縁体層とは構成材料が異なるために当然その物性値(熱膨張係数、湿度膨張係数など)が異なり、特に、比較的大きな熱膨張係数を有する絶縁体層の有機樹脂材料と比較的小さな熱膨張係数を有する金属を主構成材料とするインナービア材料とのミスマッチのために、「温度サイクルにより、インナービア材料の内部に厚み方向の引っ張り応力が発生し、過度のストレスが付加された場合には、インナービアの破壊を招き、接続信頼性が劣化してしまう」という課題があった。   That is, since the inner via has a different material from that of the insulator layer, it naturally has different physical properties (thermal expansion coefficient, humidity expansion coefficient, etc.), and particularly, the organic resin of the insulator layer having a relatively large thermal expansion coefficient. Due to the mismatch between the material and the inner via material whose main constituent material is a metal with a relatively small coefficient of thermal expansion, "temperature cycling causes tensile stress in the thickness direction inside the inner via material, resulting in excessive stress. Is added, the inner via is destroyed, and the connection reliability is degraded. "

このような課題に対しては、絶縁体層とインナービアに使用する構成材料の物性値の差を小さくすることにより、インナービアの破壊を起こさせないようにすることが対策として考えられる。つまり、絶縁体層の樹脂にシリカなどの無機フィラーを充填し、絶縁体層の樹脂分を少なくして、熱膨張係数を小さくするというものである。   As a countermeasure against such a problem, as a countermeasure, it is possible to prevent the inner via from being broken by reducing the difference between the physical properties of the constituent materials used for the insulator layer and the inner via. That is, the resin of the insulator layer is filled with an inorganic filler such as silica, so that the resin content of the insulator layer is reduced and the coefficient of thermal expansion is reduced.

しかし、絶縁体層の樹脂は、配線層と絶縁体層を強固に接着する役目を担っており、絶縁体層の表層部分の樹脂分が少なくなって接着力が小さくなれば、配線層が剥離したり、部品実装面で実装された部品がパッドもろとも剥離してしまうなどの弊害が生じてしまい、十分な解決策とはなり得ない。   However, the resin of the insulator layer plays a role of firmly bonding the wiring layer and the insulator layer. If the resin in the surface layer of the insulator layer is reduced and the adhesive strength is reduced, the wiring layer is separated. This causes a problem that the components mounted on the component mounting surface are peeled off together with the pads and the like, and cannot be a sufficient solution.

本発明は、従来技術における前記課題を解決するためになされたものであり、配線層と絶縁体層が十分な接着強度を有し、かつ、優れたインナービア接続信頼性を実現することのできる回路基板及びその製造方法を提供する。   The present invention has been made in order to solve the above-mentioned problems in the related art, and the wiring layer and the insulator layer have sufficient adhesive strength, and can realize excellent inner via connection reliability. Provided is a circuit board and a method of manufacturing the same.

本発明の回路基板は、電気的に絶縁するための絶縁体層と、前記絶縁体層の厚さ方向に形成され、かつ前記絶縁体層の上下面を電気的に接続するためのインナービア導電体と、
前記絶縁体層の上下面に配置され、かつ前記インナービア導体と電気的に接続しているランド部分と、を備え、前記絶縁体層は、有機樹脂と、前記有機樹脂よりも熱膨張係数の小さい材料を含む複合材料であり、前記有機樹脂の構成比が高い表面部分と、前記有機樹脂の構成比が低いコア部分とが、表面部分/コア部分/表面部分の順に形成されており、
前記コア部分が多孔質体からなり、前記絶縁体層の上下面に配置された前記ランド部分は、前記コア部分の上下面で前記コア部分と接するまで前記表面部分に埋設され、前記インナービア導電体の厚みは、前記コア部分の厚みと略同一であるという構成からなる。
The circuit board of the present invention has an insulator layer for electrically insulating, and an inner via conductive layer formed in a thickness direction of the insulator layer and electrically connecting upper and lower surfaces of the insulator layer. Body and
A land portion disposed on the upper and lower surfaces of the insulator layer, and electrically connected to the inner via conductor, wherein the insulator layer has an organic resin and a thermal expansion coefficient higher than that of the organic resin. A composite material containing a small material, wherein a surface portion having a high composition ratio of the organic resin and a core portion having a low composition ratio of the organic resin are formed in the order of surface portion / core portion / surface portion;
The core portion is formed of a porous body, and the land portions disposed on the upper and lower surfaces of the insulator layer are buried in the surface portion until the core portions contact the core portion on the upper and lower surfaces of the core portion, and the inner via conductive layer is provided. The body has a thickness substantially equal to the thickness of the core portion.

また、本発明の回路基板は3層以上の絶縁体層を有する回路基板において、内層のうち少なくとも1層の絶縁体層において、前記絶縁体層の上下面に配置された前記ランド部分が、前記コア部分の上下面で前記コア部分と接するまで前記表面部分に埋設されているという構成からなる。   Further, the circuit board of the present invention is a circuit board having three or more insulator layers, wherein in at least one of the inner layers, the land portions disposed on the upper and lower surfaces of the insulator layer include the land portions, The upper and lower surfaces of the core portion are embedded in the surface portion until they come into contact with the core portion.

次に本発明の第1番目の回路基板の製造方法は、二層以上の配線層と、前記配線層間を電気的に絶縁するための絶縁体層と、前記絶縁体層の厚さ方向に形成され、かつ前記配線層同士を電気的に接続するためのインナービア導電体を備えた回路基板の製造方法であって、前記絶縁体層は、有機樹脂と、前記有機樹脂よりも熱膨張係数の小さい材料を含む複合材料であり、前記有機樹脂の構成比が高い表面部分と、前記有機樹脂の構成比が低いコア部分とが、表面部分/コア部分/表面部分の順に形成されており、前記コア部分が多孔質体からなり、前記絶縁体層の厚さ方向にインナービアホールを開けて導電性ペーストを充填し、前記絶縁体層の両側に金属箔を配置する際、前記導電性ペースト充填部に合致するように所定の部分に凸部を設けた金属箔を配置し、前記金属箔の外側から熱プレスで加熱加圧し、前記金属箔の凸部を前記絶縁体層のコア部分とほぼ接するまで押し込み、前記インナービア導電体の厚みを、前記コア部分の厚みと略同一とし、その後、前記金属箔をエッチングして前記凸部をランド部分として残すことを特徴とする。   Next, a first method for manufacturing a circuit board according to the present invention includes forming at least two wiring layers, an insulating layer for electrically insulating the wiring layers, and forming the insulating layer in a thickness direction of the insulating layer. And a method of manufacturing a circuit board having an inner via conductor for electrically connecting the wiring layers to each other, wherein the insulator layer has an organic resin and a thermal expansion coefficient higher than that of the organic resin. A composite material containing a small material, wherein a surface portion having a high composition ratio of the organic resin and a core portion having a low composition ratio of the organic resin are formed in the order of surface portion / core portion / surface portion; When a core portion is made of a porous material, an inner via hole is opened in the thickness direction of the insulator layer to fill the conductive paste, and a metal foil is arranged on both sides of the insulator layer. A convex part at a predetermined part so that The metal foil was placed, and heated and pressed by a hot press from the outside of the metal foil, and the convex portion of the metal foil was pushed until almost in contact with the core portion of the insulator layer, and the thickness of the inner via conductor was reduced. The thickness is substantially equal to the thickness of the core portion, and thereafter, the metal foil is etched to leave the convex portion as a land portion.

次に本発明の第2番目の回路基板の製造方法は、二層以上の配線層と、前記配線層間を電気的に絶縁するための絶縁体層と、前記絶縁体層の厚さ方向に形成され、かつ前記配線層同士を電気的に接続するためのインナービア導電体を備えた回路基板の製造方法であって、前記絶縁体層は、有機樹脂と、前記有機樹脂よりも熱膨張係数の小さい材料を含む複合材料であり、前記有機樹脂の構成比が高い表面部分と、前記有機樹脂の構成比が低いコア部分とが、表面部分/コア部分/表面部分の順に形成されており、前記コア部分が多孔質体からなり、前記絶縁体層の厚さ方向にインナービアホールを開けて導電性ペーストを充填し、前記絶縁体層の両側に、前記導電性ペースト充填部に合致するように、所定の部分に金属箔をパターニングした転写基材を配置し、前記転写基材の外側から熱プレスで加熱加圧し、前記金属箔を前記絶縁体層のコア部分とほぼ接するまで押し込み、前記インナービア導電体の厚みを、前記コア部分の厚みと略同一とすることを特徴とする。   Next, a second method for manufacturing a circuit board according to the present invention includes forming at least two wiring layers, an insulating layer for electrically insulating the wiring layers, and forming the insulating layer in a thickness direction of the insulating layer. And a method of manufacturing a circuit board having an inner via conductor for electrically connecting the wiring layers to each other, wherein the insulator layer has an organic resin and a thermal expansion coefficient higher than that of the organic resin. A composite material containing a small material, wherein a surface portion having a high composition ratio of the organic resin and a core portion having a low composition ratio of the organic resin are formed in the order of surface portion / core portion / surface portion; The core portion is made of a porous body, and an inner via hole is opened in the thickness direction of the insulator layer to fill the conductive paste, so that both sides of the insulator layer match the conductive paste filling portion. Patterned metal foil on predetermined parts The transfer substrate is arranged, and heated and pressed by a hot press from the outside of the transfer substrate, and the metal foil is pushed until almost in contact with the core portion of the insulator layer, and the thickness of the inner via conductor is reduced by the core portion. Characterized in that the thickness is substantially the same as the thickness.

前記において、インナービア導電体の厚みは、前記コア部分の厚みと略同一とは、インナービア導電体の厚みはコア部分の厚みと同一若しくは10%を越えて厚くはないこと、又は、コアの厚みより5μmを越えて厚くはないことを意味する。   In the above, the thickness of the inner via conductor is substantially the same as the thickness of the core portion, that the thickness of the inner via conductor is not the same as the thickness of the core portion or not more than 10%, or It means that it is not thicker than 5 μm than the thickness.

本発明によれば、接着性に優れた有機樹脂によって配線層を保持しながら、しかも、熱膨張係数のミスマッチが生じにくいために、配線層と絶縁体層が十分な接着強度を有し、かつ、優れたインナービア接続信頼性を実現することのできる回路基板及びその製造方法を提供することができる。また、金属箔の一部が前記絶縁層のコア層に接するまで埋め込まれているので、導電性ペ−ストの部分を選択的に圧縮でき、安定した層間接続を可能とする回路基板とその製造方法を提供できる。   According to the present invention, while holding the wiring layer with an organic resin having excellent adhesiveness, and furthermore, a mismatch in the coefficient of thermal expansion hardly occurs, so that the wiring layer and the insulator layer have a sufficient adhesive strength, and And a circuit board capable of realizing excellent inner via connection reliability and a method of manufacturing the same. Also, since a part of the metal foil is buried until it comes into contact with the core layer of the insulating layer, the conductive paste part can be selectively compressed, and a circuit board which enables stable interlayer connection and its manufacture. We can provide a method.

本発明の回路基板の構成においては、前記有機樹脂よりも熱膨張係数の小さい材料が無機繊維の織布であるのが好ましい。この好ましい例によれば、十分な接着強度と優れたインナービア接続信頼性に加えて、回路基板全体の剛性を高め、機械的強度に優れた回路基板を実現することができる。また、この場合には、前記織布がガラス織布であるのが好ましい。   In the configuration of the circuit board of the present invention, the material having a smaller coefficient of thermal expansion than the organic resin is preferably a woven fabric of inorganic fibers. According to this preferred example, in addition to sufficient adhesive strength and excellent inner via connection reliability, the rigidity of the entire circuit board can be increased, and a circuit board excellent in mechanical strength can be realized. In this case, the woven fabric is preferably a glass woven fabric.

また、前記本発明の回路基板の構成においては、前記有機樹脂よりも熱膨張係数の小さい材料が無機繊維の不織布であるのが好ましい。この好ましい例によれば、十分な接着強度と優れたインナービア接続信頼性に加えて、機械的強度に優れた回路基板を安価に実現することができる。また、この場合には、前記不織布がガラス不織布であるのが好ましい。   In the configuration of the circuit board of the present invention, the material having a smaller thermal expansion coefficient than the organic resin is preferably a nonwoven fabric of inorganic fibers. According to this preferred example, a circuit board having excellent mechanical strength in addition to sufficient adhesive strength and excellent inner via connection reliability can be realized at low cost. In this case, the nonwoven fabric is preferably a glass nonwoven fabric.

また、前記本発明の回路基板の構成においては、前記有機樹脂よりも熱膨張係数の小さい材料が有機フィルムであるのが好ましい。この好ましい例によれば、十分な接着強度と優れたインナービア接続信頼性に加えて、容易に均一な厚みの絶縁体層を得ることができ、インピーダンスコントロールの容易な回路基板を実現することができる。また、この場合には、前記有機フィルムが、ポリイミド、BCB(ベンゾシクロブテン)、PTFE(ポリテトラフルオロエチレン)、アラミド、PBO(ポリパラフェニレンベンゾビスオキサゾール)及び全芳香族ポリエステルからなる群から選ばれる少なくとも1種の有機フィルムであるのが好ましい。   Further, in the configuration of the circuit board of the present invention, it is preferable that the material having a smaller thermal expansion coefficient than the organic resin is an organic film. According to this preferred example, in addition to sufficient adhesive strength and excellent inner via connection reliability, an insulator layer having a uniform thickness can be easily obtained, and a circuit board with easy impedance control can be realized. it can. In this case, the organic film is selected from the group consisting of polyimide, BCB (benzocyclobutene), PTFE (polytetrafluoroethylene), aramid, PBO (polyparaphenylenebenzobisoxazole), and wholly aromatic polyester. It is preferably at least one organic film.

また、前記本発明の回路基板の構成においては、前記有機樹脂よりも熱膨張係数の小さい材料が無機フィラーであるのが好ましい。この好ましい例によれば、十分な接着強度と優れたインナービア接続信頼性に加えて、無機フィラーの種類と構成比を選ぶことによって熱伝導性などの性質を付与した回路基板を容易に実現することができる。また、この場合には、前記無機フィラーが、水酸化アルミニウム、酸化アルミニウム(アルミナ)、二酸化珪素(シリカ)及び窒化珪素からなる群から選ばれる少なくとも1種の無機フィラーであるのが好ましい。   In the configuration of the circuit board of the present invention, it is preferable that the material having a smaller thermal expansion coefficient than the organic resin is an inorganic filler. According to this preferred example, in addition to sufficient adhesive strength and excellent inner via connection reliability, a circuit board having properties such as thermal conductivity can be easily realized by selecting the type and composition ratio of the inorganic filler. be able to. In this case, the inorganic filler is preferably at least one inorganic filler selected from the group consisting of aluminum hydroxide, aluminum oxide (alumina), silicon dioxide (silica), and silicon nitride.

また、前記本発明の回路基板の構成においては、前記有機樹脂よりも熱膨張係数の小さい材料が多孔質体であるのが好ましい。この好ましい例によれば、十分な接着強度と優れたインナービア接続信頼性に加えて、回路基板全体の剛性を高め、機械的強度に優れた回路基板を実現することができる。また、この場合には、有機樹脂からなる前記多孔質体に、無機フィラーと有機樹脂の組成物とを含浸して前記コア部分が構成されているのが好ましい。この場合にはさらに、前記有機樹脂からなる前記多孔質体が、フッ素樹脂からなる多孔質体であり、前記無機フィラーが、水酸化アルミニウム、酸化アルミニウム(アルミナ)、二酸化珪素(シリカ)及び窒化珪素からなる群から選ばれる少なくとも1種の無機フィラーであるのが好ましい。フッ素樹脂は、誘電率が低く高周波回路に好適である。   Further, in the configuration of the circuit board of the present invention, it is preferable that the material having a smaller thermal expansion coefficient than the organic resin is a porous body. According to this preferred example, in addition to sufficient adhesive strength and excellent inner via connection reliability, the rigidity of the entire circuit board can be increased, and a circuit board excellent in mechanical strength can be realized. In this case, it is preferable that the core portion is formed by impregnating the porous body made of an organic resin with a composition of an inorganic filler and an organic resin. In this case, the porous body made of the organic resin is a porous body made of a fluororesin, and the inorganic filler is made of aluminum hydroxide, aluminum oxide (alumina), silicon dioxide (silica), and silicon nitride. And at least one inorganic filler selected from the group consisting of Fluororesins have a low dielectric constant and are suitable for high-frequency circuits.

また、前記本発明の回路基板の構成においては、前記有機樹脂が、エポキシ樹脂、ポリイミド樹脂、シアネートエステル樹脂、フェノールレゾール樹脂、全芳香族ポリエステル樹脂、PPE(ポリフェニレンエーテル)樹脂、ビスマレイミドトリアジン樹脂及びフッ素樹脂からなる群から選ばれる少なくとも1種の有機樹脂であるのが好ましい。また、この場合には、前記有機樹脂に、水酸化アルミニウム、酸化アルミニウム(アルミナ)、二酸化珪素(シリカ)及び窒化珪素からなる群から選ばれる少なくとも1種の無機フィラーを含有させるのが好ましい。   In the configuration of the circuit board of the present invention, the organic resin may be an epoxy resin, a polyimide resin, a cyanate ester resin, a phenol resole resin, a wholly aromatic polyester resin, a PPE (polyphenylene ether) resin, a bismaleimide triazine resin, It is preferably at least one organic resin selected from the group consisting of fluororesins. In this case, it is preferable that the organic resin contains at least one inorganic filler selected from the group consisting of aluminum hydroxide, aluminum oxide (alumina), silicon dioxide (silica), and silicon nitride.

また、前記本発明の回路基板の構成においては、前記インナービアが、導電性フィラーと有機樹脂との複合材料からなるのが好ましい。また、この場合には、前記導電性フィラーが、金、銀、銅、ニッケル、パラジウム、鉛、錫、インジウム及びビスマスからなる群から選ばれる少なくとも1種の金属、あるいはこれらの合金、又は混合物からなるフィラーであるのが好ましい。   In the configuration of the circuit board of the present invention, it is preferable that the inner via is made of a composite material of a conductive filler and an organic resin. Further, in this case, the conductive filler is at least one metal selected from the group consisting of gold, silver, copper, nickel, palladium, lead, tin, indium and bismuth, or an alloy or a mixture thereof. Preferably, the filler is

以下、実施の形態を用いて本発明をさらに具体的に説明する。   Hereinafter, the present invention will be described more specifically with reference to embodiments.

図1は本発明の回路基板(両面回路基板)を示す断面模式図である。図1に示すように、本発明の回路基板は、絶縁体層101と、絶縁体層101中に形成され、金属を主成分とするインナービア102と、絶縁体層101に埋設されたランド103とにより構成されている。ここで、絶縁体層101は、有機樹脂からなる表面部分105とコア部分106とからなり、ランド103のインナービア102に面した面104は、表面部分105とコア部分106の界面と略同一面にある。また、インナービア102の厚みは、コア部分106の厚みと略同一となっている。前記コア部分の厚みは5〜200μmの範囲が好ましい。また前記コア部分の樹脂含有率は0〜50重量%の範囲が好ましい。   FIG. 1 is a schematic sectional view showing a circuit board (double-sided circuit board) of the present invention. As shown in FIG. 1, a circuit board of the present invention includes an insulator layer 101, an inner via 102 formed in the insulator layer 101 and containing a metal as a main component, and a land 103 embedded in the insulator layer 101. It consists of: Here, the insulator layer 101 includes a surface portion 105 made of an organic resin and a core portion 106, and a surface 104 of the land 103 facing the inner via 102 is substantially flush with an interface between the surface portion 105 and the core portion 106. It is in. The thickness of the inner via 102 is substantially the same as the thickness of the core portion 106. The thickness of the core is preferably in the range of 5 to 200 μm. The resin content of the core is preferably in the range of 0 to 50% by weight.

絶縁体層101の表面部分105は、有機樹脂層により構成され、ランド103を保持・接着する役目を担っている。この有機樹脂層の厚さは、2〜50μmの範囲が好ましい。尚、有機樹脂に例えば無機フィラーが分散したり、コア部分106の熱膨張係数の小さな材料が混入していても、十分な接着強度を発現することができれば、本発明の回路基板の表面部分とすることができる。   The surface portion 105 of the insulator layer 101 is made of an organic resin layer, and has a role of holding and bonding the land 103. The thickness of the organic resin layer is preferably in the range of 2 to 50 μm. In addition, even if an inorganic filler is dispersed in an organic resin or a material having a small coefficient of thermal expansion of the core portion 106 is mixed, if a sufficient adhesive strength can be developed, the surface portion of the circuit board of the present invention can be used. can do.

図1において、インナービア102(導電体)が充填されている貫通孔は、断面から見て上側が広いテーパー状であり、広い方から導電体ペーストが充填されている。上側の広い開口部から導電体ペーストを充填すれば、充填しやすい。図1のような上側が広い開口部を形成するには、例えばコア部分106が樹脂含浸ガラスクロスである場合、波長9.4μm又は10.6μmの炭酸ガスレーザーを用いて、1から3ショット照射することにより形成できる。   In FIG. 1, the through-hole filled with the inner via 102 (conductor) has a tapered shape with a wide upper side when viewed from a cross section, and is filled with a conductive paste from a wider side. If the conductive paste is filled from the wide opening on the upper side, the filling is easy. In order to form an opening having a wide upper side as shown in FIG. 1, for example, when the core portion 106 is a glass cloth impregnated with resin, one to three shots are irradiated using a carbon dioxide laser having a wavelength of 9.4 μm or 10.6 μm. Can be formed.

次に、本発明の回路基板で用いることができる有機樹脂、配線層とインナービアの構成材料について説明する。   Next, the organic resin and the constituent materials of the wiring layer and the inner via which can be used in the circuit board of the present invention will be described.

(a)有機樹脂
本発明の有機樹脂としては、エポキシ樹脂、ポリイミド樹脂、シアネートエステル樹脂、フェノールレゾール樹脂、全芳香族ポリエステル樹脂、PPE(ポリフェニレンエーテル)樹脂、ビスマレイミドトリアジン樹脂、フッ素樹脂等の熱可塑性又は熱硬化性の有機樹脂を用いることができる。また、これらの有機樹脂に水酸化アルミニウム、酸化アルミニウム(アルミナ)、二酸化珪素(シリカ)、窒化珪素などの無機フィラーを含有させた組成物も用いることができる。無機フィラーを含有させた樹脂組成物を用いる場合、無機フィラーの量は70体積%以下とするのが望ましい。無機フィラーが70体積%よりも大きくなると、樹脂組成物中の有機樹脂の量が配線層を保持するには不十分となり、配線層と樹脂組成物との接着力が極端に小さくなるからである。
(A) Organic Resin As the organic resin of the present invention, epoxy resins, polyimide resins, cyanate ester resins, phenol resole resins, wholly aromatic polyester resins, PPE (polyphenylene ether) resins, bismaleimide triazine resins, fluororesins, etc. A plastic or thermosetting organic resin can be used. Further, a composition in which an inorganic filler such as aluminum hydroxide, aluminum oxide (alumina), silicon dioxide (silica), or silicon nitride is added to these organic resins can also be used. When a resin composition containing an inorganic filler is used, the amount of the inorganic filler is desirably 70% by volume or less. If the amount of the inorganic filler is larger than 70% by volume, the amount of the organic resin in the resin composition becomes insufficient to hold the wiring layer, and the adhesive strength between the wiring layer and the resin composition becomes extremely small. .

(b)インナービアの構成材料
本発明のインナービアは、導電性フィラーを含有する導電性樹脂組成物によって構成することができる。
(B) Constituent Material of Inner Via The inner via of the present invention can be constituted by a conductive resin composition containing a conductive filler.

導電性フィラーとしては、金、銀、銅、ニッケル、パラジウム、鉛、錫、インジウム、ビスマスから選ばれる少なくとも1種の金属、あるいはこれらの合金、又は混合物からなるフィラーを用いることができる。また、前記した金属・合金あるいはアルミナ、シリカなどの酸化物、あるいは有機合成樹脂などからなるボールに前記した金属・合金をコートしたコートフィラーを用いることもできる。   As the conductive filler, a filler made of at least one metal selected from gold, silver, copper, nickel, palladium, lead, tin, indium, and bismuth, or an alloy or a mixture thereof can be used. Further, a coat filler obtained by coating the above-mentioned metal or alloy on a ball made of the above-mentioned metal or alloy, an oxide such as alumina or silica, or an organic synthetic resin can also be used.

形状は特に限定されるものではなく、粉体、繊維状フィラー、粉体の造粒体、球状ボールあるいはこれらの混合物などを用いることができる。   The shape is not particularly limited, and a powder, a fibrous filler, a granulated powder, a spherical ball, or a mixture thereof can be used.

樹脂組成物のバインダーに用いる樹脂としては、液状のエポキシ樹脂、ポリイミド樹脂、シアネートエステル樹脂、フェノールレゾール樹脂などを用いることができる。エポキシ樹脂としては、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールAD型エポキシ樹脂等のグリシジルエーテル型のエポキシ樹脂、脂環式エポキシ樹脂、グリシジルアミン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂等のエポキシ基を2つ以上含有するエポキシ樹脂などを用いることができる。   As a resin used as a binder of the resin composition, a liquid epoxy resin, a polyimide resin, a cyanate ester resin, a phenol resole resin, or the like can be used. Epoxy resins include glycidyl ether type epoxy resins such as bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol AD type epoxy resin, alicyclic epoxy resin, glycidylamine type epoxy resin, glycidyl ester type epoxy resin and the like. An epoxy resin containing two or more epoxy groups can be used.

必要に応じて、ブチルセルソルブ、エチルセルソルブ、ブチルカルビトール、エチルカルビトール、ブチルカルビトールアセテート、エチルカルビトールアセテート、α−ターピネオール等の溶剤や分散剤などの添加剤を含有させることもできる。   If necessary, additives such as solvents and dispersants such as butyl cellosolve, ethyl cellosolve, butyl carbitol, ethyl carbitol, butyl carbitol acetate, ethyl carbitol acetate and α-terpineol can also be contained. .

インナービアの構成材料は、導電性組成物のみに限定されるものではない。例えば、めっき等の湿式プロセスや、スパッタ蒸着などの真空プロセスによって形成した金属ビアポストや、金属ボールを充填しても、本発明の回路基板のインナービアとすることができる。   The constituent material of the inner via is not limited to only the conductive composition. For example, the inner via of the circuit board of the present invention can be formed by filling a metal via post or a metal ball formed by a wet process such as plating or a vacuum process such as sputter deposition.

(c)配線層
本発明の回路基板の配線層には、銅箔等の金属箔を用いることができる。絶縁体層101の表面部分105の厚みよりも少なくとも厚い銅箔を用いれば、厚みに制限はなく、通常の回路基板に用いられている3〜35μmのものを用いることができる。もちろんこれ以上厚い金属箔も使用できる。前記金属箔を電気的絶縁層の表層に埋め込む深さは、前記金属箔の厚さの5−50%程度が好ましい。
(C) Wiring Layer A metal foil such as a copper foil can be used for the wiring layer of the circuit board of the present invention. If a copper foil that is at least thicker than the thickness of the surface portion 105 of the insulator layer 101 is used, there is no limitation on the thickness, and a copper foil having a thickness of 3 to 35 μm used for a normal circuit board can be used. Of course, a thicker metal foil can also be used. The depth at which the metal foil is embedded in the surface of the electrically insulating layer is preferably about 5 to 50% of the thickness of the metal foil.

金属箔には、支持基板(キャリア)に金属箔を形成した、いわゆるキャリア付き金属箔を用いることができる。キャリア付き金属箔の例としては、アルミキャリアに離型層を介して銅箔が積層されたものなどが市販されている。本発明の実施の形態に用いる場合には、銅箔を塩化鉄水溶液、過硫酸アンモニウム水溶液などでエッチングにより予めパターニングして、配線パターンを絶縁体層101に埋設するように積層した後、アルミキャリアを塩酸などでエッチングして除去することができる。キャリア付き金属箔を用いると、金属箔の厚みを選ぶことによりランド103部分が絶縁体層101の表面から突出しない構造とすることもできる。すなわち、表層の樹脂層をほぼ同一の厚みの金属箔を用いれば、絶縁体層表面からランドが突出しない構造にすることができ、表層の樹脂層よりも厚い金属箔を用いれば、ランドを突出させることができる。   As the metal foil, a so-called metal foil with a carrier in which a metal foil is formed on a support substrate (carrier) can be used. As an example of the metal foil with a carrier, a metal foil obtained by laminating a copper foil on an aluminum carrier via a release layer is commercially available. When used in the embodiment of the present invention, the copper foil is preliminarily patterned by etching with an aqueous solution of iron chloride, an aqueous solution of ammonium persulfate, and the like, and the wiring pattern is laminated so as to be embedded in the insulator layer 101. It can be removed by etching with hydrochloric acid or the like. When a metal foil with a carrier is used, a structure in which the land 103 does not protrude from the surface of the insulator layer 101 can be achieved by selecting the thickness of the metal foil. In other words, if the surface resin layer is made of a metal foil having substantially the same thickness, a structure in which the land does not protrude from the surface of the insulator layer can be obtained. If a metal foil thicker than the surface resin layer is used, the land protrudes. Can be done.

このように、支持基板に形成した配線パターンを絶縁基材に転写して回路基板を作成する方法を転写法と呼ぶ。また、キャリアに配線パターンを形成したものを転写形成材と呼ぶ。転写法に用いるキャリア付き金属箔は、前記したアルミキャリアと金属箔の組み合わせに限定されず、例えば、樹脂基板(キャリア)に金属箔を形成しても用いてもよい。キャリアはサンドブラストなどで除去できる。また、キャリアと配線パターン形成用金属箔を接着シートで仮接着してキャリア付き金属箔とすることもできる。例えば、接着シートとして熱により容易に接着力がなくなる”リバアルファ”(商品名:日東電工社製)を用いれば、配線基板形成後に150℃程度の加熱により、キャリアが容易に除去できる。   Such a method of transferring a wiring pattern formed on a support substrate to an insulating base material to create a circuit board is called a transfer method. A material in which a wiring pattern is formed on a carrier is called a transfer forming material. The metal foil with a carrier used for the transfer method is not limited to the combination of the aluminum carrier and the metal foil described above. For example, a metal foil may be formed on a resin substrate (carrier). The carrier can be removed by sandblasting or the like. Alternatively, the carrier and the metal foil for forming a wiring pattern may be temporarily bonded with an adhesive sheet to form a metal foil with a carrier. For example, if "Riba Alpha" (trade name: manufactured by Nitto Denko Corporation), which easily loses adhesive strength due to heat, is used as the adhesive sheet, the carrier can be easily removed by heating at about 150 ° C. after forming the wiring board.

また、配線層の別の形成方法としては、通常の金属箔をハーフエッチングして配線パターンを形成する方法(ハーフエッチング法)がある。以下に、金属箔として銅箔を用いた場合を例に挙げて具体的に説明する。   As another method for forming a wiring layer, there is a method of forming a wiring pattern by half-etching a normal metal foil (half-etching method). Hereinafter, the case where a copper foil is used as the metal foil will be specifically described with reference to an example.

まず、銅箔の一方の面から約半分の厚みまでを塩化鉄水溶液、過硫酸アンモニウム水溶液などでエッチングして配線パターンを形成する。次いで、配線パターンを絶縁体層101に埋設するように積層した後、残りの銅箔を塩化鉄水溶液、過硫酸アンモニウム水溶液などでエッチングによりパターン形成する。ハーフエッチング法を用いれば、ランド103部分が絶縁体層101の表面から突出した構造とすることができる。従って、ハーフエッチング法は、多層配線板を作製するのに好適である。   First, a wiring pattern is formed by etching the copper foil from one side to about half the thickness with an aqueous solution of iron chloride, an aqueous solution of ammonium persulfate, or the like. Next, after laminating the wiring pattern so as to be embedded in the insulator layer 101, the remaining copper foil is patterned by etching with an aqueous solution of iron chloride, an aqueous solution of ammonium persulfate, or the like. By using the half-etching method, a structure in which the land 103 protrudes from the surface of the insulator layer 101 can be obtained. Therefore, the half etching method is suitable for manufacturing a multilayer wiring board.

また、本発明の配線層は、めっきなどの湿式プロセスやスパッタ蒸着などの真空プロセスによって形成してもよい。   Further, the wiring layer of the present invention may be formed by a wet process such as plating or a vacuum process such as sputter deposition.

(第1の実施の形態)
図2は本発明の第1の実施の形態における回路基板(両面回路基板)を示す断面模式図である。図2に示すように、本実施の形態の回路基板は、有機樹脂と無機繊維の織布(有機樹脂よりも熱膨張係数が小さい材料)とからなる絶縁体層201と、絶縁体層201中に形成されたインナービア202と、絶縁体層201に埋設されたランド203とにより構成されている。ここで、絶縁体層201は、有機樹脂を主成分とする(有機樹脂の構成比が高い)表面部分205と無機繊維の織布を主成分とする(有機樹脂の構成比が低い)コア部分206とからなり、ランド203のインナービア202に面した面204は、表面部分205とコア部分206の界面と略同一面にある。また、インナービア202の厚みは、コア部分206の厚みと略同一となっている。
(First Embodiment)
FIG. 2 is a schematic sectional view showing a circuit board (double-sided circuit board) according to the first embodiment of the present invention. As shown in FIG. 2, the circuit board according to the present embodiment includes an insulator layer 201 made of an organic resin and a woven fabric of inorganic fibers (a material having a smaller coefficient of thermal expansion than the organic resin). , And a land 203 buried in the insulator layer 201. Here, the insulator layer 201 includes a surface portion 205 mainly composed of an organic resin (having a high organic resin composition ratio) and a core portion mainly composed of a woven fabric of inorganic fibers (a low organic resin composition ratio). The surface 204 of the land 203 facing the inner via 202 is substantially flush with the interface between the surface portion 205 and the core portion 206. The thickness of the inner via 202 is substantially the same as the thickness of the core portion 206.

次に、本実施の形態の回路基板を、絶縁体層201にガラスエポキシ基材、インナービア202の構成材料に銅とエポキシ樹脂の組成物、配線層に銅箔を用いる場合を例に挙げて、さらに具体的に説明する。   Next, the circuit board according to the present embodiment will be described using an example in which a glass epoxy base material is used for the insulator layer 201, a composition of copper and epoxy resin is used for the constituent material of the inner via 202, and copper foil is used for the wiring layer. This will be described more specifically.

まず、図3Aに示すように、プリプレグ状態(半硬化状態)のガラスエポキシ基材(以下『ガラスエポキシプリプレグ』という。コア層の厚み100μm、両表面の樹脂層の厚みはそれぞれ10μm)208の所望の位置に貫通孔を形成し、当該貫通孔に印刷法などによってペースト状の銅−エポキシ樹脂組成物209を充填する。   First, as shown in FIG. 3A, a glass epoxy substrate in a prepreg state (semi-cured state) (hereinafter referred to as “glass epoxy prepreg”. The thickness of the core layer is 100 μm, and the thickness of the resin layers on both surfaces is 10 μm). Is formed at the position of, and the through-hole is filled with a paste-like copper-epoxy resin composition 209 by a printing method or the like.

貫通孔は、通常の回路基板の孔あけ法によって形成することができる。孔あけ法としては、例えば、ドリルやパンチャーなどを用いた機械孔加工法、炭酸ガスレーザー、エキシマレーザー、YAGレーザーなどを用いたレーザー孔加工法等が挙げられる。この中でも、図3Aに示すようなテーパー状の孔をあけるには、上側から波長9.4μm又は10.6μmの炭酸ガスレーザーを用いて、1から3ショット照射する。   The through-hole can be formed by a normal circuit board drilling method. Examples of the drilling method include a mechanical drilling method using a drill or a puncher, a laser drilling method using a carbon dioxide laser, an excimer laser, a YAG laser, and the like. Among them, in order to form a tapered hole as shown in FIG. 3A, one to three shots are irradiated from the upper side using a carbon dioxide gas laser having a wavelength of 9.4 μm or 10.6 μm.

次に、配線層を、上記したハーフエッチング法によって形成する。まず、銅箔210の一方の面から約半分の厚みまでを塩化鉄水溶液、過硫酸アンモニウム水溶液などでエッチングして配線パターンを形成する(図3B)。   Next, a wiring layer is formed by the half etching method described above. First, a wiring pattern is formed by etching the copper foil 210 from one surface to about half the thickness with an aqueous solution of iron chloride, an aqueous solution of ammonium persulfate, or the like (FIG. 3B).

次いで、図3Bに示すように、ペースト状の銅−エポキシ樹脂組成物209が充填されたガラスエポキシプリプレグ208の両側に、配線パターンの形成された部分がガラスエポキシプリプレグ208の側を向くようにして銅箔210を重ね、熱プレスによって加熱・加圧する。その条件は、例えば、加熱温度は180℃〜250℃、圧力は30〜200kgf/cm2、加熱時間は0.5〜2時間である。 Next, as shown in FIG. 3B, on both sides of the glass epoxy prepreg 208 filled with the paste-like copper-epoxy resin composition 209, the portions where the wiring patterns are formed face the glass epoxy prepreg 208. The copper foil 210 is overlaid and heated and pressed by a hot press. The conditions are, for example, a heating temperature of 180 ° C. to 250 ° C., a pressure of 30 to 200 kgf / cm 2 , and a heating time of 0.5 to 2 hours.

この工程において、熱硬化性樹脂であるエポキシ樹脂の硬化と、ガラスエポキシプリプレグ208と配線パターンとの接着が図れる。エポキシ樹脂が硬化した後のガラスエポキシプリプレグ208であるガラスエポキシ基材が絶縁体層である。また、この工程において、銅箔210が、配線パターンが形成された側の表面がエポキシ樹脂の構成比が高い絶縁体層の表面部分とガラス織布の構成比が高い(エポキシ樹脂の構成比が低い)絶縁体層のコア部分の界面と略同一になるように絶縁体層に埋め込まれ、インナービア209による配線層間の電気導通が図られる(図2)。   In this step, curing of the epoxy resin, which is a thermosetting resin, and adhesion between the glass epoxy prepreg 208 and the wiring pattern can be achieved. The glass epoxy base material which is the glass epoxy prepreg 208 after the epoxy resin is cured is the insulator layer. Also, in this step, the copper foil 210 has a high composition ratio between the surface portion of the insulator layer and the glass woven fabric where the composition ratio of the epoxy resin is high (the composition ratio of the epoxy resin is low). It is embedded in the insulator layer so as to be substantially the same as the interface of the core portion of the (low) insulator layer, and electrical conduction between the wiring layers by the inner via 209 is achieved (FIG. 2).

次に、図3Cに示すように、銅箔210の外側表面部分に配線パターンを形成して、ランド211を構成する。以上により、両面回路基板212(図3D)が完成する。   Next, as shown in FIG. 3C, a wiring pattern is formed on an outer surface portion of the copper foil 210 to form a land 211. Thus, the double-sided circuit board 212 (FIG. 3D) is completed.

多層回路基板は、以下のようにして作製することができる。   The multilayer circuit board can be manufactured as follows.

すなわち、図3D−図3Eに示すように、上記した両面回路基板212の両側に、ペースト状の銅−エポキシ樹脂組成物が充填されたガラスエポキシプリプレグ213を重ね、さらにその外側にハーフエッチングによって配線パターが形成された銅箔214を重ね、熱プレス等によって加熱・加圧した後、最表面の銅箔214をパターニングして作製する。   That is, as shown in FIGS. 3D to 3E, a glass epoxy prepreg 213 filled with a paste-like copper-epoxy resin composition is superimposed on both sides of the double-sided circuit board 212, and a wiring is formed on the outside thereof by half etching. The copper foil 214 on which the putter is formed is stacked, heated and pressed by a hot press or the like, and then patterned to produce the uppermost copper foil 214.

尚、本実施の形態の絶縁体層は、ガラスエポキシ基材に限定されるものではなく、有機樹脂と無機繊維の織布とにより構成される複合材料であればよい。前記有機樹脂を主成分とする表面部分と前記織布を主成分とするコア部分は、表面部分/コア部分/表面部分の順に積層された構成となっている複合材料を用いることができる。   The insulator layer of the present embodiment is not limited to a glass epoxy base material, but may be any composite material composed of an organic resin and a woven fabric of inorganic fibers. For the surface portion mainly composed of the organic resin and the core portion mainly composed of the woven fabric, a composite material having a configuration in which the surface portion / core portion / surface portion is laminated in this order can be used.

織布としては、ガラス繊維等の無機繊維からなる織布を用いることができる。   As the woven cloth, a woven cloth made of an inorganic fiber such as a glass fiber can be used.

また、有機樹脂に熱可塑性樹脂を用いる場合には、熱プレス工程で熱可塑性樹脂の軟化を図り、所望の形状・状態にインナービア、絶縁体層、配線パターンを成形することにより、本実施の形態の回路基板が得られる。   When a thermoplastic resin is used as the organic resin, the present embodiment is performed by softening the thermoplastic resin in the hot pressing step and forming the inner via, the insulator layer, and the wiring pattern into a desired shape and state. A circuit board in the form is obtained.

(第2の実施の形態)
図4は本発明の第2の実施の形態における回路基板(両面回路基板)を示す断面模式図である。図4に示すように、本実施の形態の回路基板は、有機樹脂と無機繊維の不織布(有機樹脂よりも熱膨張係数が小さい材料)とからなる絶縁体層301と、絶縁体層301中に形成されたインナービア302と、絶縁体層301に埋設されたランド303とにより構成されている。ここで、絶縁体層301は、有機樹脂を主成分とする(有機樹脂の構成比が高い)表面部分305と無機繊維の不織布を主成分とする(有機樹脂の構成比が低い)コア部分306とからなり、ランド303のインナービア302に面した面304は、表面部分305とコア部分306の界面と略同一面にある。また、インナービア302の厚みは、コア部分306の厚みと略同一となっている。
(Second embodiment)
FIG. 4 is a schematic sectional view showing a circuit board (double-sided circuit board) according to the second embodiment of the present invention. As shown in FIG. 4, the circuit board according to the present embodiment includes an insulator layer 301 made of an organic resin and a nonwoven fabric of an inorganic fiber (a material having a smaller coefficient of thermal expansion than the organic resin); It is composed of the formed inner via 302 and a land 303 buried in the insulator layer 301. Here, the insulator layer 301 includes a surface portion 305 containing an organic resin as a main component (the composition ratio of the organic resin is high) and a core portion 306 containing a nonwoven fabric of inorganic fibers as a main component (the composition ratio of the organic resin is low). The surface 304 of the land 303 facing the inner via 302 is substantially flush with the interface between the surface portion 305 and the core portion 306. The thickness of the inner via 302 is substantially the same as the thickness of the core portion 306.

本実施の形態の回路基板は、絶縁体層が有機樹脂と無機繊維の不織布とにより構成される複合材料であって、前記有機樹脂を主成分とする表面部分と前記不織布を主成分とするコア部分が表面部分/コア部分/表面部分の順に積層された構成となっている複合材料を用いる以外は、上記第1の実施の形態と同様にして作製することができる。   The circuit board of the present embodiment is a composite material in which an insulator layer is composed of an organic resin and a nonwoven fabric of inorganic fibers, and a surface portion mainly composed of the organic resin and a core mainly composed of the nonwoven fabric. Except for using a composite material in which the portions are laminated in the order of surface portion / core portion / surface portion, it can be manufactured in the same manner as in the first embodiment.

不織布としては、ガラス繊維等の無機繊維からなる不織布を用いることができる。   As the nonwoven fabric, a nonwoven fabric made of an inorganic fiber such as a glass fiber can be used.

(第3の実施の形態)
図5は本発明の第3の実施の形態における回路基板(両面回路基板)を示す断面模式図である。図5に示すように、本実施の形態の回路基板は、有機樹脂と有機フィルム(有機樹脂よりも熱膨張係数が小さい材料)とからなる絶縁体層401と、絶縁体層401中に形成されたインナービア402と、絶縁体層401に埋設されたランド403とにより構成されている。ここで、絶縁体層401は、有機樹脂を主成分とする(有機樹脂の構成比が高い)表面部分405と有機フィルムを主成分とする(有機樹脂の構成比が低い)コア部分406とからなり、ランド403のインナービア402に面した面404は、表面部分405とコア部分406の界面と略同一面にある。また、インナービア402の厚みは、コア部分406の厚みと略同一となっている。
(Third embodiment)
FIG. 5 is a schematic sectional view showing a circuit board (double-sided circuit board) according to the third embodiment of the present invention. As shown in FIG. 5, the circuit board according to the present embodiment is formed with an insulator layer 401 made of an organic resin and an organic film (a material having a smaller thermal expansion coefficient than the organic resin), and formed in the insulator layer 401. And a land 403 buried in the insulator layer 401. Here, the insulator layer 401 includes a surface portion 405 containing an organic resin as a main component (the composition ratio of the organic resin is high) and a core portion 406 containing the organic film as a main component (the composition ratio of the organic resin is low). The surface 404 of the land 403 facing the inner via 402 is substantially flush with the interface between the surface portion 405 and the core portion 406. The thickness of the inner via 402 is substantially the same as the thickness of the core portion 406.

本実施の形態の回路基板は、絶縁体層が有機樹脂と有機フィルムとにより構成される複合材料であって、前記有機樹脂を主成分とする表面部分と前記有機フィルムを主成分とするコア部分が表面部分/コア部分/表面部分の順に積層された構成となっている複合材料を用いる以外は、上記第1の実施の形態と同様にして作製することができる。   The circuit board of the present embodiment is a composite material in which an insulator layer is composed of an organic resin and an organic film, and has a surface portion mainly containing the organic resin and a core portion mainly containing the organic film. Can be manufactured in the same manner as in the first embodiment, except that a composite material having a structure in which is laminated in the order of surface portion / core portion / surface portion is used.

コア層に用いる有機フィルムとしては、ポリイミド、BCB(ベンゾシクロブテン)、PTFE(ポリテトラフルオロエチレン)、アラミド、PBO(ポリパラフェニレンベンゾビスオキサゾール)又は全芳香族ポリエステルなどのような合成樹脂から作製された有機物シート又はフィルム、あるいは、セラミックなどの無機絶縁材料のフィルム又はシートなどを用いることができる。両層に形成する樹脂層はエポキシ樹脂やポリイミド樹脂などを使用することができる。   The organic film used for the core layer is made of a synthetic resin such as polyimide, BCB (benzocyclobutene), PTFE (polytetrafluoroethylene), aramid, PBO (polyparaphenylenebenzobisoxazole) or wholly aromatic polyester. An organic material sheet or film, or a film or sheet of an inorganic insulating material such as ceramic can be used. For the resin layers formed on both layers, an epoxy resin, a polyimide resin, or the like can be used.

(第4の実施の形態)
図6は本発明の第4の実施の形態における回路基板(両面回路基板)を示す断面模式図である。図6に示すように、本実施の形態の回路基板は、有機樹脂と無機フィラー(有機樹脂よりも熱膨張係数が小さい材料)とからなる絶縁体層501と、絶縁体層501中に形成されたインナービア502と、絶縁体層501に埋設されたランド503とにより構成されている。ここで、絶縁体層501は、有機樹脂を主成分とする(有機樹脂の構成比が高い)表面部分505と無機フィラーを主成分とする(有機樹脂の構成比が低い)コア部分506とからなり、ランド503のインナービア502に面した面504は、表面部分505とコア部分506の界面と略同一面にある。また、インナービア502の厚みは、コア部分506の厚みと略同一となっている。
(Fourth embodiment)
FIG. 6 is a schematic sectional view showing a circuit board (double-sided circuit board) according to the fourth embodiment of the present invention. As shown in FIG. 6, the circuit board of the present embodiment is formed in an insulator layer 501 made of an organic resin and an inorganic filler (a material having a smaller coefficient of thermal expansion than the organic resin), and formed in the insulator layer 501. And a land 503 buried in the insulator layer 501. Here, the insulator layer 501 includes a surface portion 505 containing an organic resin as a main component (the composition ratio of the organic resin is high) and a core portion 506 containing an inorganic filler as a main component (the composition ratio of the organic resin is low). The surface 504 of the land 503 facing the inner via 502 is substantially flush with the interface between the surface portion 505 and the core portion 506. The thickness of the inner via 502 is substantially the same as the thickness of the core portion 506.

本実施の形態の回路基板は、絶縁体層が有機樹脂と無機フィラーとにより構成される複合材料であって、前記有機樹脂を主成分とする表面部分と前記無機フィラーを主成分とするコア部分が表面部分/コア部分/表面部分の順に積層された構成となっている複合材料を用いる以外は、上記第1の実施の形態と同様にして作製することができる。   The circuit board of the present embodiment is a composite material in which an insulator layer is composed of an organic resin and an inorganic filler, and has a surface portion mainly containing the organic resin and a core portion mainly containing the inorganic filler. Can be manufactured in the same manner as in the first embodiment, except that a composite material having a structure in which is laminated in the order of surface portion / core portion / surface portion is used.

無機フィラーとしては、水酸化アルミニウム、酸化アルミニウム(アルミナ)、二酸化珪素(シリカ)、窒化珪素などを用いることができる。   As the inorganic filler, aluminum hydroxide, aluminum oxide (alumina), silicon dioxide (silica), silicon nitride, or the like can be used.

(第5の実施の形態)
図7は本発明の第5の実施の形態における回路基板(両面回路基板)を示す断面模式図である。図7に示すように、本実施の形態の回路基板は、有機樹脂と多孔質体(有機樹脂よりも熱膨張係数が小さい材料)とからなる絶縁体層601と、絶縁体層601中に形成されたインナービア602と、絶縁体層601に埋設されたランド603とにより構成されている。ここで、絶縁体層601は、有機樹脂を主成分とする(有機樹脂の構成比が高い)表面部分605と多孔質体を主成分とする(有機樹脂の構成比が低い)コア部分606とからなり、ランド603のインナービア602に面した面604は、表面部分605とコア部分606の界面と略同一面にある。また、インナービア602の厚みは、コア部分606の厚みと略同一となっている。
(Fifth embodiment)
FIG. 7 is a schematic sectional view showing a circuit board (double-sided circuit board) according to the fifth embodiment of the present invention. As shown in FIG. 7, the circuit board according to the present embodiment has an insulator layer 601 made of an organic resin and a porous body (a material having a smaller thermal expansion coefficient than the organic resin), and is formed in the insulator layer 601. And a land 603 buried in the insulator layer 601. Here, the insulator layer 601 has a surface portion 605 mainly composed of an organic resin (having a high organic resin composition ratio) and a core portion 606 mainly composed of a porous material (having a low organic resin composition ratio). The surface 604 of the land 603 facing the inner via 602 is substantially flush with the interface between the surface portion 605 and the core portion 606. The thickness of the inner via 602 is substantially the same as the thickness of the core portion 606.

本実施の形態の回路基板は、絶縁体層が有機樹脂と多孔質体とにより構成される複合材料であって、前記有機樹脂を主成分とする表面部分と前記多孔質体を主成分とするコア部分が表面部分/コア部分/表面部分の順に積層された構成となっている複合材料を用いる以外は、上記第1の実施の形態と同様にして作製することができる。   The circuit board of the present embodiment is a composite material in which an insulator layer is composed of an organic resin and a porous body, and has a surface portion mainly composed of the organic resin and the porous body mainly. Except for using a composite material in which a core portion is laminated in the order of a surface portion / core portion / surface portion, it can be manufactured in the same manner as in the first embodiment.

多孔質体を主成分とするコア部分としては、フッ素樹脂などの多孔質体に前記した有機樹脂を含浸させ、場合によっては無機フィラーも加えたシートなどを用いることができる。   As the core portion mainly composed of a porous material, a sheet or the like in which a porous material such as a fluororesin is impregnated with the above-described organic resin and an inorganic filler is added in some cases can be used.

(評価試験)
上記第1〜第5の実施の形態によって作製した回路基板の接続信頼性と配線パターンの接着強度の評価を行った。接続信頼性の評価は、121℃、0.2MPaの飽和水蒸気中にサンプルを放置する加速試験・プレッシャクッカー試験によって行った。接着強度の評価は、1cmの配線パターンの90度剥離試験によって行った。インナービアの構成材料としては、銅粉とエポキシ樹脂の組成物を用いた。銅粉は平均粒径5μmの球状銅粉(85質量%)、エポキシ樹脂組成物(15質量%)はダイマー酸ジグリシジルエステル型エポキシ樹脂とビスフェノールF型エポキシ樹脂の混合物に硬化剤としてアミンアダクト型粉末硬化剤(味の素製アミキュアMY−24)を15部配合したものである。この組成物の熱膨張係数は20ppmである。
(Evaluation test)
The connection reliability and the adhesive strength of the wiring pattern of the circuit boards manufactured according to the first to fifth embodiments were evaluated. The connection reliability was evaluated by an acceleration test and a pressure cooker test in which the sample was left in saturated steam at 121 ° C. and 0.2 MPa. The evaluation of the adhesive strength was performed by a 90-degree peel test of a 1 cm wiring pattern. As a constituent material of the inner via, a composition of copper powder and an epoxy resin was used. Copper powder is spherical copper powder (85 mass%) having an average particle size of 5 μm, epoxy resin composition (15 mass%) is a mixture of diglycidyl dimer acid epoxy resin and bisphenol F epoxy resin, and amine adduct as a curing agent. 15 parts of a powder hardener (Ajinomoto Amicure MY-24). The thermal expansion coefficient of this composition is 20 ppm.

第1の実施の形態では、絶縁体層201として、ガラス織布(厚み90μm、熱膨張係数:5ppm)にエポキシ樹脂(熱膨張係数:60ppm)を含浸し、表面部分205のエポキシ樹脂層を各々10μmとしたガラスエポキシ基材を用いた。また、配線層としては、厚み18μmの電解銅箔を用いた。インナービア202の上孔径は200μm、下孔径は180μmである(実施例1)。   In the first embodiment, a glass woven fabric (thickness: 90 μm, thermal expansion coefficient: 5 ppm) is impregnated with an epoxy resin (thermal expansion coefficient: 60 ppm) as the insulator layer 201, and the epoxy resin layers on the surface portion 205 are each separated. A glass epoxy substrate having a thickness of 10 μm was used. In addition, an electrolytic copper foil having a thickness of 18 μm was used as the wiring layer. The upper hole diameter of the inner via 202 is 200 μm, and the lower hole diameter is 180 μm (Example 1).

実施例2〜4では、ガラス織布の厚みをそれぞれ50μm(実施例2)、150μm(実施例3)、200μm(実施例4)とした以外は実施例1と同様である。   Examples 2 to 4 are the same as Example 1 except that the thickness of the glass woven fabric was 50 μm (Example 2), 150 μm (Example 3), and 200 μm (Example 4), respectively.

第3の実施の形態では、絶縁体層401として、コア部分406にポリイミドフィルム(厚み12.5μm、熱膨張係数:80ppm)、表面部分405にポリイミド系接着剤(厚み5μm、熱膨張係数:190ppm)を用いた。また、配線層としては、厚み9μmの電解銅箔を用いた。インナービア402の上孔径は50μm、下孔径は45μmである(実施例5)。   In the third embodiment, as the insulator layer 401, a polyimide film (thickness 12.5 μm, thermal expansion coefficient: 80 ppm) is formed on the core portion 406, and a polyimide adhesive (thickness 5 μm, thermal expansion coefficient: 190 ppm) is formed on the surface portion 405. ) Was used. Further, an electrolytic copper foil having a thickness of 9 μm was used as the wiring layer. The upper hole diameter of the inner via 402 is 50 μm, and the lower hole diameter is 45 μm (Example 5).

実施例6〜8では、ポリイミドフィルムの厚みをそれぞれ3μm(実施例6)、9μm(実施例7)、25μm(実施例8)とした以外は実施例5と同様である。   Examples 6 to 8 are the same as Example 5 except that the thickness of the polyimide film was 3 μm (Example 6), 9 μm (Example 7), and 25 μm (Example 8), respectively.

第4の実施の形態では、絶縁体層501として、コア部分506に粒径10μmのアルミナフィラー(70体積%)をエポキシ樹脂に分散したアルミナエポキシコンポジット材(厚み50μm、熱膨張係数:18ppm)を、表面部分505にエポキシ樹脂(厚み5μm、熱膨張係数:60ppm)を用いた。また、配線層としては、厚み9μmの電解銅箔を用いた。インナービア502の上孔径は150μm、下孔径は140μmである(実施例9)。   In the fourth embodiment, an alumina epoxy composite material (thickness: 50 μm, thermal expansion coefficient: 18 ppm) in which an alumina filler (70% by volume) having a particle diameter of 10 μm is dispersed in an epoxy resin is used as the insulator layer 501 in the core portion 506. An epoxy resin (thickness: 5 μm, coefficient of thermal expansion: 60 ppm) was used for the surface portion 505. Further, an electrolytic copper foil having a thickness of 9 μm was used as the wiring layer. The upper hole diameter of the inner via 502 is 150 μm, and the lower hole diameter is 140 μm (Example 9).

実施例10〜12では、アルミナエポキシコンポジット材の厚みを20μm(実施例10)、70μm(実施例11)、100μm(実施例12)とした以外は実施例9と同様である。   Examples 10 to 12 are the same as Example 9 except that the thickness of the alumina epoxy composite material was 20 μm (Example 10), 70 μm (Example 11), and 100 μm (Example 12).

第5の実施の形態では、絶縁体層601として、コア部分606に、フッ素樹脂(ポリテトラフルオロエチレン)の多孔質シートにエポキシ樹脂にシリカを分散した組成物を含浸した複合材料(厚み35μm、熱膨張係数:26ppm)を、表面部分605に、エポキシ樹脂(厚み5μm、熱膨張係数:60ppm)を用いた。また、配線層としては、厚み9μmの電解銅箔を用いた。インナービア602の上孔径は50μm、下孔径は45μmである(実施例13)。   In the fifth embodiment, a composite material (35 μm in thickness, in which a core sheet 606 is impregnated with a composition obtained by dispersing silica in an epoxy resin on a porous sheet of a fluororesin (polytetrafluoroethylene)) is used as the insulator layer 601. Epoxy resin (thickness: 5 μm, thermal expansion coefficient: 60 ppm) was used for the surface portion 605. Further, an electrolytic copper foil having a thickness of 9 μm was used as the wiring layer. The upper hole diameter of the inner via 602 is 50 μm, and the lower hole diameter is 45 μm (Example 13).

実施例14〜16では、多孔質シートにエポキシ樹脂にシリカを分散した組成物を含浸した複合材料の厚みを10μm(実施例14)、20μm(実施例15)、50μm(実施例16)とした以外は実施例13と同様である。   In Examples 14 to 16, the thickness of the composite material in which the porous sheet was impregnated with the composition in which the silica was dispersed in the epoxy resin was 10 μm (Example 14), 20 μm (Example 15), and 50 μm (Example 16). Except for this, the configuration is the same as that of the thirteenth embodiment.

また、第1の実施の形態では、絶縁体層201として、ガラス織布(厚み90μm、熱膨張係数:5ppm)に、エポキシ樹脂にシリカフィラー(粒径3μm)を分散させた樹脂組成物を含浸し、表面部分205のエポキシ樹脂層を各々5μmとしたフィラー入りガラスエポキシ基板を用いた。表面部分205のシリカフィラーの含有率は5体積%(実施例17)、20体積%(実施例18)、50体積%(実施例19)、70体積%(実施例20)とした。   In the first embodiment, the insulating layer 201 is impregnated with a resin composition obtained by dispersing a silica filler (particle diameter: 3 μm) in an epoxy resin in a glass woven cloth (thickness: 90 μm, thermal expansion coefficient: 5 ppm). Then, a filler-containing glass epoxy substrate having an epoxy resin layer of 5 μm on the surface portion 205 was used. The content of the silica filler in the surface portion 205 was 5% by volume (Example 17), 20% by volume (Example 18), 50% by volume (Example 19), and 70% by volume (Example 20).

また、実施例1〜20に対する比較として、各実施の形態の回路基板と同じ材料を用いて、図8に示すような構造の回路基板を作製し、試験に供した。(比較例1〜20)
図8に示す回路基板においては、絶縁体層701に埋設されたランド703のインナービア702に面した面704が表面層705の内部にあり、インナービア702の厚みは、コア部分706の厚みよりも大きくなっている。
As a comparison with Examples 1 to 20, a circuit board having a structure as shown in FIG. 8 was manufactured using the same material as the circuit board of each embodiment, and subjected to a test. (Comparative Examples 1 to 20)
In the circuit board shown in FIG. 8, the surface 704 of the land 703 buried in the insulator layer 701 facing the inner via 702 is inside the surface layer 705, and the thickness of the inner via 702 is larger than the thickness of the core portion 706. Is also growing.

さらに、実施例17〜20に対する比較例として、実施例17〜20と同じ構成でシリカフィラーの含有率たけが85体積%と異なる回路基板を作製した(比較例21)。   Further, as a comparative example with respect to Examples 17 to 20, a circuit board having the same configuration as Examples 17 to 20 and having a silica filler content of 85% by volume was manufactured (Comparative Example 21).

下記表1に、評価結果を示す。   Table 1 below shows the evaluation results.

Figure 2004349729
Figure 2004349729

評価基準は、プレッシャクッカー試験では、168時間後にインナービアを含む配線回路が断線した場合を×、抵抗値変化が10%以内の場合を○とした。剥離強度は、15N以上の場合を○、15N未満の場合を×とした。   In the pressure cooker test, the evaluation was evaluated as × when the wiring circuit including the inner via was disconnected after 168 hours, and as ○ when the change in the resistance value was within 10%. The peel strength was rated as ○ when it was 15 N or more, and as x when it was less than 15 N.

上記(表1)から分かるように、本発明の第1〜第5の実施の形態によれば、接続信頼性に優れ、かつ、配線パターンの接着強度に優れた回路基板を実現することができる。   As can be seen from the above (Table 1), according to the first to fifth embodiments of the present invention, it is possible to realize a circuit board having excellent connection reliability and excellent bonding strength of a wiring pattern. .

尚、本実施の形態で説明した他の絶縁体層材料を用いた場合においても、実施例1〜20の場合と同様に、接続信頼性に優れ、かつ、配線パターンの接着強度に優れた回路基板を実現することができる。   In the case where the other insulator layer material described in the present embodiment is used, as in the case of Examples 1 to 20, the circuit has excellent connection reliability and excellent bonding strength of the wiring pattern. A substrate can be realized.

(第6の実施の形態)
図9A−Eは、本実施の形態における回路基板の製造方法を工程順に示した断面図である。
(Sixth embodiment)
9A to 9E are cross-sectional views illustrating a method of manufacturing a circuit board according to the present embodiment in the order of steps.

まず、図9Aに示すように、厚手銅箔13(35μm)上に金属膜16(Ni)をメッキ法や蒸着法、スパッター法などで形成し、その上にレジスト14を形成した。次に、前記金属箔と厚手銅箔を所定の厚みまでエッチングを行った後、レジスト14を除去し、図9Bに示す金属膜付き厚手銅箔17を得た。前記金属膜として、Au、Ag、Cr、Pb、Zn、Ni、Snの少なくとも一つからなる材料を用いても良い。   First, as shown in FIG. 9A, a metal film 16 (Ni) was formed on a thick copper foil 13 (35 μm) by plating, vapor deposition, sputtering, or the like, and a resist 14 was formed thereon. Next, after etching the metal foil and the thick copper foil to a predetermined thickness, the resist 14 was removed to obtain a thick copper foil 17 with a metal film shown in FIG. 9B. As the metal film, a material made of at least one of Au, Ag, Cr, Pb, Zn, Ni, and Sn may be used.

次に、図9Cに示すように、充填済みプリプレグ基材10の両面に金属膜付き厚手銅箔17を配置した。その後、図9Dに示すように、プレス機でプリプレグ基材の所定の硬化温度で所定の圧力を加え完全に接着し、銅箔をパターン形成して図9Eに示す両面基板18を得た。   Next, as shown in FIG. 9C, thick copper foils 17 with a metal film were arranged on both surfaces of the filled prepreg base material 10. Thereafter, as shown in FIG. 9D, a predetermined pressure was applied to the prepreg base material at a predetermined curing temperature by a press machine to completely bond the prepreg base material, and a copper foil was patterned to obtain a double-sided substrate 18 shown in FIG. 9E.

この後、実施形態3と同様に順次多層化が可能であるが省略する。   Thereafter, as in the third embodiment, sequential multi-layering is possible, but is omitted.

また、図9Bの作成時にエッチングで除去した部分に、黒化処理やクロメ−ト処理又は、粗化処理などを行った厚手銅箔を用いることも有効である。   It is also effective to use a thick copper foil which has been subjected to a blackening treatment, a chromate treatment, a roughening treatment, or the like in a portion removed by etching at the time of forming FIG. 9B.

以上のように、本発明の実施の形態によれば、層間の電気接続を導電性ペーストで行う回路基板において、プリプレグ基材に貫通穴を開け導電性ペ−ストを充填した後、両側に銅箔を配置して熱プレスにより、前記導電性ペ−ストによりプリプレグ基材両側配置した銅箔間を電気的に接続する回路基板において、ガラスエポキシ基材などでは、被圧縮性が少なく安定した層間接続を確保することができない課題があったが、厚手銅箔にハ−フエッチングを行い凸部を設け、前記突起部で導電性ペ−スト部を圧縮することにより安定した層間接続を行うことができる。   As described above, according to the embodiment of the present invention, in a circuit board in which electrical connection between layers is performed using a conductive paste, a through hole is formed in a prepreg base material, and a conductive paste is filled. In a circuit board that electrically connects between copper foils arranged on both sides of the prepreg base material by the conductive paste by arranging the foils by hot pressing, in the case of a glass epoxy base material or the like, the compressibility is low and a stable interlayer is provided. Although there was a problem that the connection could not be secured, it was necessary to perform a half-etching on the thick copper foil to provide a convex portion, and to perform a stable interlayer connection by compressing the conductive paste portion with the protruding portion. Can be.

内層コアから順次多層化する逐次方式では、前記内層コアの両面に凸部を設ける事により、次の層では前記凸部で導電性ペ−ストを圧縮する事が可能となり、以降は、通常の電解銅箔(例えば古河サ−キットホイ−ル製のGT−GLD18μm)を用いる事ができる。   In the sequential method in which the inner layer core is sequentially multilayered, by providing convex portions on both surfaces of the inner layer core, it is possible to compress the conductive paste by the convex portions in the next layer. Electrolytic copper foil (for example, GT-GLD 18 μm manufactured by Furukawa Circuit Wheel) can be used.

従って、全層被圧縮性の低い、例えばガラスエポキシ基材FR−4(日立化成社製)基材でも構成する事ができる。すなわち、高帯域性や高信頼性など各性能に合わせた基材構成が可能になる。   Therefore, a glass epoxy substrate FR-4 (manufactured by Hitachi Chemical Co., Ltd.) having a low compressibility in all layers can be used. That is, it is possible to configure the base material according to each performance such as high bandwidth and high reliability.

又はフエッチングする際、凸部以外の部分に黒化処理、クロメ−ト処理などを行う事によって、導電性ペ−スト部の含まれる金属フィラと銅箔を凝着しやすくし、前記処理を行った部分では、銅箔の接着力を強固にする事ができる。   Alternatively, at the time of etching, a blackening process, a chromate process, or the like is performed on a portion other than the convex portion so that the metal filler containing the conductive paste portion and the copper foil are easily adhered to each other. In the performed part, the adhesive strength of the copper foil can be strengthened.

さらに、ハ−フエッチングする際、突起部以外の銅箔部の表面粗さを大きくする事により前記と同様に接着力を強固にする事ができ、逆に小さくするとパタ−ン形成におけるファイン化に有利になり任意に顧客の要望に合わせた製品化が可能となる。   Further, when performing the half etching, the adhesive strength can be strengthened in the same manner as described above by increasing the surface roughness of the copper foil portion other than the projections. And it is possible to arbitrarily commercialize products in accordance with customer requirements.

本実施の形態においては、金属箔としてハーフエッチングによる凸部がランドとなる配線基板の例を示した。しかしながら、犠牲基板の上で完全エッチングしてランドとなるパターン配線を形成しておき、これを用いても同様に本発明の回路基板を製造できる。   In the present embodiment, an example of a wiring board in which a convex portion formed by half etching becomes a land as a metal foil has been described. However, the circuit wiring of the present invention can be manufactured in the same manner by using the sacrifice substrate to form a land pattern by completely etching the pattern wiring.

(第7の実施の形態)
図10A−Eは本発明の第7の実施の形態における回路基板(両面回路基板)を示す断面模式図である。本実施の形態の回路基板は、有機樹脂と無機繊維の織布(有機樹脂よりも熱膨張係数が小さい材料)とからなる絶縁体層201と、絶縁体層201中に形成されたインナービア202と、絶縁体層201に埋設されたランド203とにより構成されている。ここで、絶縁体層201は、有機樹脂を主成分とする(有機樹脂の構成比が高い)表面部分205と無機繊維の織布を主成分とする(有機樹脂の構成比が低い)コア部分206とからなり、ランド203のインナービア202に面した面204は、表面部分205とコア部分206の界面と略同一面にある。また、インナービア202の厚みは、コア部分206の厚みと略同一となっている。
(Seventh embodiment)
10A to 10E are schematic cross-sectional views illustrating a circuit board (double-sided circuit board) according to the seventh embodiment of the present invention. The circuit board according to the present embodiment includes an insulator layer 201 made of an organic resin and a woven fabric of an inorganic fiber (a material having a smaller thermal expansion coefficient than the organic resin), and an inner via 202 formed in the insulator layer 201. And a land 203 buried in the insulator layer 201. Here, the insulator layer 201 includes a surface portion 205 mainly composed of an organic resin (having a high organic resin composition ratio) and a core portion mainly composed of a woven fabric of inorganic fibers (a low organic resin composition ratio). The surface 204 of the land 203 facing the inner via 202 is substantially flush with the interface between the surface portion 205 and the core portion 206. The thickness of the inner via 202 is substantially the same as the thickness of the core portion 206.

次に、本実施の形態の回路基板を、絶縁体層201にガラスエポキシ基材、インナービア202の構成材料に銅とエポキシ樹脂の組成物、配線層に銅箔を用いる場合を例に挙げて、さらに具体的に説明する。   Next, the circuit board according to the present embodiment will be described using an example in which a glass epoxy base material is used for the insulator layer 201, a composition of copper and epoxy resin is used for the constituent material of the inner via 202, and copper foil is used for the wiring layer. This will be described more specifically.

まず、図10Aに示すように、プリプレグ状態(半硬化状態)のガラスエポキシプリプレグ(コア層の厚み100μm、両表面の樹脂層の厚みはそれぞれ10μm)208の所望の位置に、上側から波長9.4μm又は10.6μmの炭酸ガスレーザーを用いて、1から3ショット照射して貫通孔を形成し、当該貫通孔の広い開口部側から印刷法などによってペースト状の銅−エポキシ樹脂組成物209を充填する。   First, as shown in FIG. 10A, a glass epoxy prepreg 208 in a prepreg state (semi-cured state) (core layer thickness is 100 μm, resin layers on both surfaces are 10 μm each) has a wavelength of 9. Using a 4 μm or 10.6 μm carbon dioxide laser, irradiating 1 to 3 shots to form a through hole, and paste the copper-epoxy resin composition 209 from the wide opening side of the through hole by a printing method or the like. Fill.

次に、転写形成材803として、キャリア801として厚み50μmのアルミニウム板の表面に厚み18μmの銅箔802が付着されているものを用いた。このようにすると、ランドがガラスエポキシプリプレグ基材208から突出し、次に積層する絶縁体層に突出部分を埋設することができる。この転写形成材803を図10Bに示すようにガラスエポキシプリプレグ基材208の両側に配置する。   Next, as the transfer forming material 803, a carrier 801 was used in which a copper foil 802 having a thickness of 18 μm was adhered to a surface of an aluminum plate having a thickness of 50 μm. In this case, the land protrudes from the glass epoxy prepreg base material 208, and the protruding portion can be embedded in the next insulating layer to be laminated. This transfer material 803 is arranged on both sides of the glass epoxy prepreg base material 208 as shown in FIG. 10B.

次に、熱プレスによって加熱・加圧する。その条件は、例えば、加熱温度は180℃〜250℃、圧力は30〜200kgf/cm2、加熱時間は0.5〜2時間である。 Next, heat and pressure are applied by a hot press. The conditions are, for example, a heating temperature of 180 ° C. to 250 ° C., a pressure of 30 to 200 kgf / cm 2 , and a heating time of 0.5 to 2 hours.

この工程において、熱硬化性樹脂であるエポキシ樹脂の硬化と、ガラスエポキシプリプレグ208と配線パターン802との接着が図れる。エポキシ樹脂が硬化した後のガラスエポキシプリプレグ208であるガラスエポキシ基材が絶縁体層である。また、この工程において、銅箔802が、配線パターンが形成された側の表面がエポキシ樹脂の構成比が高い絶縁体層の表面部分とガラス織布の構成比が高い(エポキシ樹脂の構成比が低い)絶縁体層のコア部分の界面と略同一になるように絶縁体層に埋め込まれ、インナービア209による配線層間の電気導通が図れる(図10C)。次いで、塩酸でアルミニウム製キャリア801全部をエッチングして除去する。以上により、両面回路基板212(図10D)が完成する。   In this step, the epoxy resin, which is a thermosetting resin, can be cured and the glass epoxy prepreg 208 and the wiring pattern 802 can be bonded. The glass epoxy base material which is the glass epoxy prepreg 208 after the epoxy resin is cured is the insulator layer. Further, in this step, the copper foil 802 has a high composition ratio of the surface of the insulator layer on the side where the wiring pattern is formed and the insulating layer having a high composition ratio of the epoxy resin and a high composition ratio of the glass woven fabric (the composition ratio of the epoxy resin is high). It is embedded in the insulator layer so as to be substantially the same as the interface of the core portion of the (lower) insulator layer, and electrical conduction between the wiring layers by the inner via 209 can be achieved (FIG. 10C). Next, the entire aluminum carrier 801 is removed by etching with hydrochloric acid. Thus, the double-sided circuit board 212 (FIG. 10D) is completed.

多層回路基板は、以下のようにして作製することができる。   The multilayer circuit board can be manufactured as follows.

すなわち、図10D−図10Eに示すように、上記した両面回路基板212の両側に、ペースト状の銅−エポキシ樹脂組成物が充填されたガラスエポキシプリプレグ213を重ね、さらにその外側に前記と同様に転写材803を重ね、熱プレス等によって加熱・加圧した後、アルミニウム製キャリア801を除去する。   That is, as shown in FIG. 10D to FIG. 10E, a glass epoxy prepreg 213 filled with a paste-like copper-epoxy resin composition is stacked on both sides of the double-sided circuit board 212 described above, and further outside the same as above. After the transfer materials 803 are stacked and heated and pressed by a hot press or the like, the aluminum carrier 801 is removed.

本発明の一実施例の回路基板を示す断面模式図である。1 is a schematic cross-sectional view illustrating a circuit board according to one embodiment of the present invention. 本発明の第1の実施の形態における回路基板を示す断面模式図である。FIG. 2 is a schematic cross-sectional view illustrating a circuit board according to the first embodiment of the present invention. A−Eは本発明の第1の実施の形態における回路基板の製造方法を示す工程断面図である。FIGS. 4A to 4E are cross-sectional views illustrating a method of manufacturing the circuit board according to the first embodiment of the present invention. 本発明の第2の実施の形態における回路基板を示す断面模式図である。It is a cross section showing the circuit board in a 2nd embodiment of the present invention. 本発明の第3の実施の形態における回路基板を示す断面模式図である。It is a cross section showing a circuit board in a 3rd embodiment of the present invention. 本発明の第4の実施の形態における回路基板を示す断面模式図である。It is a cross section showing a circuit board in a 4th embodiment of the present invention. 本発明の第5の実施の形態における回路基板を示す断面模式図である。It is a cross section showing a circuit board in a 5th embodiment of the present invention. 比較例の回路基板を示す断面模式図である。FIG. 4 is a schematic cross-sectional view illustrating a circuit board of a comparative example. A−Eは本発明の第6の実施の形態における回路基板の製造方法を示す工程断面図である。FIGS. 13A to 13E are cross-sectional views showing the steps of the method for manufacturing a circuit board according to the sixth embodiment of the present invention. A−Eは本発明の第7の実施の形態における両面回路基板の製造方法を示す工程断面図である。FIGS. 13A to 13E are cross-sectional views showing the steps of the method for manufacturing a double-sided circuit board according to the seventh embodiment of the present invention.

符号の説明Explanation of reference numerals

101,201,301,401,501,601,701 絶縁体層
102,202,302,402,502,602,702 インナービア
103,203,303,403,503,603,703 ランド
104,204,304,404,504,604,704 ランドのインナービアに接する面
105,205,305,405,505,605,705 表面部分
106,206,306,406,506,606,706 コア部分
208,213 ガラスエポキシプリプレグ
209 インナービア
210,214 銅箔
211 ランド
212 両面回路基板
101,201,301,401,501,601,701 insulator layer
102,202,302,402,502,602,702 Inner via
103,203,303,403,503,603,703 Land
104,204,304,404,504,604,704 Surface in contact with inner land of land
105,205,305,405,505,605,705 Surface part
106,206,306,406,506,606,706 core part
208,213 Glass epoxy prepreg
209 Inner Via
210,214 Copper foil
211 Land
212 Double-sided circuit board

Claims (24)

電気的に絶縁するための絶縁体層と、
前記絶縁体層の厚さ方向に形成され、かつ前記絶縁体層の上下面を電気的に接続するためのインナービア導電体と、
前記絶縁体層の上下面に配置され、かつ前記インナービア導体と電気的に接続しているランド部分と、を備え、
前記絶縁体層は、有機樹脂と、前記有機樹脂よりも熱膨張係数の小さい材料を含む複合材料であり、
前記有機樹脂の構成比が高い表面部分と、前記有機樹脂の構成比が低いコア部分とが、表面部分/コア部分/表面部分の順に形成されており、
前記コア部分が多孔質体からなり、
前記絶縁体層の上下面に配置された前記ランド部分は、前記コア部分の上下面で前記コア部分と接するまで前記表面部分に埋設され、
前記インナービア導電体の厚みは、前記コア部分の厚みと略同一である回路基板。
An insulator layer for electrically insulating;
An inner via conductor formed in a thickness direction of the insulator layer, and electrically connecting upper and lower surfaces of the insulator layer;
A land portion disposed on the upper and lower surfaces of the insulator layer and electrically connected to the inner via conductor,
The insulator layer is an organic resin, a composite material including a material having a smaller coefficient of thermal expansion than the organic resin,
A surface portion having a high composition ratio of the organic resin and a core portion having a low composition ratio of the organic resin are formed in the order of surface portion / core portion / surface portion,
The core portion is made of a porous body,
The land portions disposed on the upper and lower surfaces of the insulator layer are buried in the surface portion until the upper and lower surfaces of the core portion contact the core portion,
A circuit board wherein the thickness of the inner via conductor is substantially the same as the thickness of the core portion.
3層以上の絶縁体層を有する回路基板において、内層のうち少なくとも1層の絶縁体層において、前記絶縁体層の上下面に配置された前記ランド部分が、前記コア部分の上下面で前記コア部分と接するまで前記表面部分に埋設されている請求項1に記載の回路基板。   In a circuit board having three or more insulator layers, in at least one of the inner layers, the land portions disposed on the upper and lower surfaces of the insulator layer are formed on the upper and lower surfaces of the core portion by the core. The circuit board according to claim 1, wherein the circuit board is buried in the surface portion until it comes into contact with the portion. 前記ランド部分の埋設深さは、2〜50μmの範囲である請求項1又は2に記載の回路基板。   The circuit board according to claim 1, wherein an embedding depth of the land is in a range of 2 to 50 μm. 前記ランド部分は、前記有機樹脂の表面部分より突出している請求項1に記載の回路基板。   The circuit board according to claim 1, wherein the land portion protrudes from a surface portion of the organic resin. 前記ランド部分の突出長さが2〜50μmの範囲である請求項4に記載の回路基板。   The circuit board according to claim 4, wherein a protruding length of the land portion is in a range of 2 to 50 μm. 前記コア部分に、さらに無機フィラーを含む請求項1に記載の回路基板。   The circuit board according to claim 1, further comprising an inorganic filler in the core portion. 前記無機フィラーが、水酸化アルミニウム、酸化アルミニウム(アルミナ)、二酸化珪素(シリカ)及び窒化珪素から選ばれる少なくとも1種のフィラーである請求項6に記載の回路基板。   The circuit board according to claim 6, wherein the inorganic filler is at least one kind of filler selected from aluminum hydroxide, aluminum oxide (alumina), silicon dioxide (silica), and silicon nitride. 前記多孔質体がフッ素樹脂からなる請求項1に記載の回路基板。   The circuit board according to claim 1, wherein the porous body is made of a fluororesin. 前記多孔質体に、無機フィラーと有機樹脂の組成物が含浸されている請求項1に記載の回路基板。   The circuit board according to claim 1, wherein the porous body is impregnated with a composition of an inorganic filler and an organic resin. 前記無機フィラーが、水酸化アミニウム、酸化アルミニウム(アルミナ)、二酸化珪素(シリカ)及び窒化珪素から選ばれる少なくとも1種のフィラーである請求項9に記載の回路基板。   The circuit board according to claim 9, wherein the inorganic filler is at least one filler selected from aminium hydroxide, aluminum oxide (alumina), silicon dioxide (silica), and silicon nitride. 前記有機樹脂が、エポキシ樹脂、ポリイミド樹脂、シアネートエステル樹脂、フェノールレゾール樹脂、全芳香族ポリエステル樹脂、PPE(ポリフェニレンエーテル)樹脂、ビスマレイミドトリアジン樹脂及びフッ素樹脂から選ばれる少なくとも1種の樹脂である請求項1に記載に回路基板。   The organic resin is at least one resin selected from an epoxy resin, a polyimide resin, a cyanate ester resin, a phenol resole resin, a wholly aromatic polyester resin, a PPE (polyphenylene ether) resin, a bismaleimide triazine resin and a fluororesin. Item 2. The circuit board according to item 1. 前記有機樹脂に、さらに水酸化アルミニウム、酸化アルミニウム(アルミナ)、二酸化珪素(シリカ)及び窒化珪素から選ばれる少なくとも1種のフィラーを含有させた請求項11に記載の回路基板。   The circuit board according to claim 11, wherein the organic resin further contains at least one filler selected from aluminum hydroxide, aluminum oxide (alumina), silicon dioxide (silica), and silicon nitride. 前記インナービア導電体が、導電性フィラーと有機樹脂との組成物からなる請求項1に記載の回路基板。   The circuit board according to claim 1, wherein the inner via conductor is made of a composition of a conductive filler and an organic resin. 前記導電性フィラーが、金、銀、銅、ニッケル、パラジウム、鉛、錫、インジウム及びビスマスから選ばれる少なくとも1種の金属、あるいはこれらの合金、又は混合物からなるフィラーである請求項13に記載の回路基板。   The conductive filler according to claim 13, wherein the filler is at least one metal selected from gold, silver, copper, nickel, palladium, lead, tin, indium and bismuth, or an alloy or mixture thereof. Circuit board. 前記インナービア導電体が充填されている貫通孔が、断面から見てテーパー状であり、広い方から導電体が充填されている請求項1に記載の回路基板。   2. The circuit board according to claim 1, wherein the through hole filled with the inner via conductor has a tapered shape when viewed from a cross section, and is filled with the conductor from a wider side. 3. 電気的に絶縁するための絶縁体層と、
前記絶縁体層の厚さ方向に形成され、かつ前記前記絶縁体層の上下面を電気的に接続するためのインナービア導電体と、
前記絶縁体層の上下面に配置され、かつ前記インナービア導体と電気的に接続しているランド部分と、を備えた回路基板の製造方法であって、
前記絶縁体層は、有機樹脂と、前記有機樹脂よりも熱膨張係数の小さい材料を含む複合材料であり、前記有機樹脂の構成比が高い表面部分と、前記有機樹脂の構成比が低いコア部分とが、表面部分/コア部分/表面部分の順に形成されており、
前記コア部分が多孔質体からなり、
前記絶縁体層の厚さ方向にインナービアホールを開けて導電性物質を充填し、
前記絶縁体層の両側に金属箔を配置する際、前記インナービアホールの導電性物質充填部に合致するように所定の部分に凸部を設けた金属箔を配置し、
前記金属箔の外側から熱プレスで加熱加圧し、前記金属箔の凸部を前記絶縁体層のコア部分と接するまで押し込み、前記インナービア導電体の厚みを、前記コア部分の厚みと略同一とし、
その後、前記金属箔をエッチングして前記凸部をランド部分として残す、
回路基板の製造方法。
An insulator layer for electrically insulating;
An inner via conductor formed in a thickness direction of the insulator layer, and electrically connecting upper and lower surfaces of the insulator layer;
A land portion arranged on the upper and lower surfaces of the insulator layer and electrically connected to the inner via conductor, and a method of manufacturing a circuit board comprising:
The insulator layer is a composite material including an organic resin and a material having a smaller coefficient of thermal expansion than the organic resin, and a surface portion having a high composition ratio of the organic resin and a core portion having a low composition ratio of the organic resin. Are formed in the order of surface portion / core portion / surface portion,
The core portion is made of a porous body,
Fill the conductive material by opening an inner via hole in the thickness direction of the insulator layer,
When arranging the metal foil on both sides of the insulator layer, arrange a metal foil provided with a convex portion in a predetermined portion to match the conductive material filled portion of the inner via hole,
Heating and pressurizing with a hot press from the outside of the metal foil, pushing the convex portion of the metal foil until it comes into contact with the core portion of the insulator layer, and making the thickness of the inner via conductor substantially the same as the thickness of the core portion. ,
After that, the metal foil is etched to leave the convex portion as a land portion,
A method for manufacturing a circuit board.
前記金属箔の凸部を、エッチングでパターン形成して作成する請求項16に記載の回路基板の製造方法。   The method according to claim 16, wherein the convex portion of the metal foil is formed by patterning by etching. 前記金属箔が銅箔であり、所定の厚みまでエッチングでパターン形成を行った厚手金属箔のエッチングで除去した凹部に、黒化処理及びクロメート処理から選ばれる防錆処理を行う請求項16に記載の回路基板の製造方法。   The metal foil is a copper foil, and a rust-preventive treatment selected from a blackening treatment and a chromate treatment is performed on a concave portion removed by etching of a thick metal foil having a pattern formed by etching to a predetermined thickness. Of manufacturing a circuit board. 所定の厚みまでエッチングでパターン形成を行った厚手金属箔のエッチングで除去した凹部に、粗化処理を行う請求項16に記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 16, wherein a roughening process is performed on the recesses removed by etching the thick metal foil on which the pattern is formed by etching to a predetermined thickness. 前記インナービアホールが、断面から見てテーパー状であり、広い方から導電性物質が充填されている請求項16に記載の回路基板の製造方法。   17. The method according to claim 16, wherein the inner via hole has a tapered shape when viewed from a cross section, and is filled with a conductive material from a wider side. 前記導電性物質が導電体ペーストである請求項16又は20に記載の回路基板の製造方法。   21. The method for manufacturing a circuit board according to claim 16, wherein the conductive substance is a conductive paste. 電気的に絶縁するための絶縁体層と、
前記絶縁体層の厚さ方向に形成され、かつ前記絶縁体層の上下面を電気的に接続するためのインナービア導電体と、
前記絶縁体層の上下面に配置され、かつ前記インナービア導体と電気的に接続しているランド部分と、を備えた回路基板の製造方法であって、
前記絶縁体層は、有機樹脂と、前記有機樹脂よりも熱膨張係数の小さい材料を含む複合材料であり、前記有機樹脂の構成比が高い表面部分と、前記有機樹脂の構成比が低いコア部分とが、表面部分/コア部分/表面部分の順に形成されており、
前記コア部分が多孔質体からなり、
前記絶縁体層の厚さ方向にインナービアホールを開けて導電性物質を充填し、
前記絶縁体層の両側に、前記インナービアホールの導電性物質充填部に合致するように、所定の部分に金属箔をパターニングした転写基材を配置し、
前記転写基材の外側から熱プレスで加熱加圧し、前記金属箔を前記絶縁体層のコア部分と接するまで押し込み、前記インナービア導電体の厚みを、前記コア部分の厚みと略同一とする回路基板の製造方法。
An insulator layer for electrically insulating;
An inner via conductor formed in a thickness direction of the insulator layer, and electrically connecting upper and lower surfaces of the insulator layer;
A land portion arranged on the upper and lower surfaces of the insulator layer and electrically connected to the inner via conductor, and a method of manufacturing a circuit board comprising:
The insulator layer is a composite material including an organic resin and a material having a smaller coefficient of thermal expansion than the organic resin, and a surface portion having a high composition ratio of the organic resin and a core portion having a low composition ratio of the organic resin. Are formed in the order of surface portion / core portion / surface portion,
The core portion is made of a porous body,
Fill the conductive material by opening an inner via hole in the thickness direction of the insulator layer,
On both sides of the insulator layer, a transfer substrate having a metal foil patterned on a predetermined portion is arranged so as to match the conductive material filling portion of the inner via hole,
A circuit that heats and presses with a hot press from the outside of the transfer base material and pushes the metal foil into contact with the core portion of the insulator layer until the thickness of the inner via conductor is substantially equal to the thickness of the core portion. Substrate manufacturing method.
前記インナービアホールが、断面から見てテーパー状であり、広い方から導電性物質が充填されている請求項22に記載の回路基板の製造方法。   23. The circuit board manufacturing method according to claim 22, wherein the inner via hole has a tapered shape when viewed from a cross section, and is filled with a conductive material from a wider side. 前記導電性物質が導電性ペーストである請求項22に記載の回路基板の製造方法。   23. The method according to claim 22, wherein the conductive material is a conductive paste.
JP2004264103A 2000-08-21 2004-09-10 Circuit board and its producing process Withdrawn JP2004349729A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004264103A JP2004349729A (en) 2000-08-21 2004-09-10 Circuit board and its producing process

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000250065 2000-08-21
JP2004264103A JP2004349729A (en) 2000-08-21 2004-09-10 Circuit board and its producing process

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001235812A Division JP3640911B2 (en) 2000-08-21 2001-08-03 Circuit board and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2004349729A true JP2004349729A (en) 2004-12-09

Family

ID=33542868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004264103A Withdrawn JP2004349729A (en) 2000-08-21 2004-09-10 Circuit board and its producing process

Country Status (1)

Country Link
JP (1) JP2004349729A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208027A (en) * 2006-02-02 2007-08-16 Matsushita Electric Ind Co Ltd Solid circuit board and its manufacturing method
US8134081B2 (en) 2006-01-13 2012-03-13 Panasonic Corporation Three-dimensional circuit board and its manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8134081B2 (en) 2006-01-13 2012-03-13 Panasonic Corporation Three-dimensional circuit board and its manufacturing method
US8809693B2 (en) 2006-01-13 2014-08-19 Panasonic Corporation Three-dimensional circuit board
JP2007208027A (en) * 2006-02-02 2007-08-16 Matsushita Electric Ind Co Ltd Solid circuit board and its manufacturing method
JP4613846B2 (en) * 2006-02-02 2011-01-19 パナソニック株式会社 3D circuit board and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6518514B2 (en) Circuit board and production of the same
JP3197213B2 (en) Printed wiring board and method of manufacturing the same
TWI242398B (en) Printed circuit board and method of manufacturing the same
JPH11126978A (en) Multilayered wiring board
KR19980024348A (en) Manufacturing Method of Printed Wiring Board and Printed Wiring Board
WO2001045478A1 (en) Multilayered printed wiring board and production method therefor
WO2001039561A1 (en) Wiring board and production method thereof
JP3215090B2 (en) Wiring board, multilayer wiring board, and methods of manufacturing the same
JP2008103640A (en) Multilayer wiring board
US20080308304A1 (en) Multilayer Wiring Board and Its Manufacturing Method
JP3640911B2 (en) Circuit board and manufacturing method thereof
JP3587457B2 (en) Circuit board and its manufacturing method
KR101281898B1 (en) Multilayer printed wiring board and method for producing same
JP2001352171A (en) Adhesive sheet and circuit board using the same and method for manufacturing the same
JP2007109697A (en) Multilayer printed wiring board and method of manufacturing same
JPH08316598A (en) Printed wiring board and production thereof
JP4587576B2 (en) Multilayer wiring board
JP3440174B2 (en) Multilayer printed wiring board and method of manufacturing the same
JPH11251703A (en) Circuit board, both-sided circuit board, multilayered circuit board, and manufacture of circuit board
JP2004349729A (en) Circuit board and its producing process
JP3695844B2 (en) Manufacturing method of multilayer printed wiring board
JP3588888B2 (en) Method for manufacturing multilayer printed wiring board
JP2001127389A (en) Circuit board, insulation material therefor, and method for manufacturing the same
TW200541433A (en) Multilayer wiring boards and manufacturing process thereof
JP4892924B2 (en) Multilayer printed wiring board and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007