KR102149793B1 - Printed circuit board and control method of warpage of printed circuit board - Google Patents

Printed circuit board and control method of warpage of printed circuit board Download PDF

Info

Publication number
KR102149793B1
KR102149793B1 KR1020130127324A KR20130127324A KR102149793B1 KR 102149793 B1 KR102149793 B1 KR 102149793B1 KR 1020130127324 A KR1020130127324 A KR 1020130127324A KR 20130127324 A KR20130127324 A KR 20130127324A KR 102149793 B1 KR102149793 B1 KR 102149793B1
Authority
KR
South Korea
Prior art keywords
glass cloth
printed circuit
circuit board
core layer
glass
Prior art date
Application number
KR1020130127324A
Other languages
Korean (ko)
Other versions
KR20150047348A (en
Inventor
고영관
김상훈
김혜진
민태홍
조석현
이정한
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130127324A priority Critical patent/KR102149793B1/en
Publication of KR20150047348A publication Critical patent/KR20150047348A/en
Application granted granted Critical
Publication of KR102149793B1 publication Critical patent/KR102149793B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important

Abstract

본 발명은 인쇄회로기판 및 인쇄회로기판의 휨 제어방법에 관한 것으로, 보다 상세하게는 복합재료로 형성되는 인쇄회로기판(PCB)에서 발생되는 휨(warpage) 현상의 발생을 최소화할 수 있고, 특히 인쇄회로기판(PCB)의 두께가 얇아지더라도 용이하게 휨을 제어할 수 있는 인쇄회로기판 및 인쇄회로기판의 휨(warpage) 제어방법에 관한 것이다.The present invention relates to a printed circuit board and a method for controlling warpage of the printed circuit board, and more particularly, it is possible to minimize the occurrence of warpage that occurs in a printed circuit board (PCB) formed of a composite material, and in particular The present invention relates to a printed circuit board and a method for controlling warpage of the printed circuit board, which can easily control warpage even if the thickness of the printed circuit board (PCB) is reduced.

Description

인쇄회로기판 및 인쇄회로기판의 휨 제어방법{Printed circuit board and control method of warpage of printed circuit board}Printed circuit board and control method of warpage of printed circuit board

본 발명은 인쇄회로기판 및 인쇄회로기판의 휨 제어방법에 관한 것이다.
The present invention relates to a printed circuit board and a method for controlling warpage of the printed circuit board.

최근 전자제품의 소형화 및 박형화에 따라 전자 소자의 고집적화가 빠르게 진행되고 있고, 이러한 추세는 인쇄회로기판(Printed Circuit Board, PCB)에서도 다양한 변화를 요구하고 있다.
Recently, according to the miniaturization and thinning of electronic products, high integration of electronic devices is rapidly progressing, and this trend demands various changes in printed circuit boards (PCBs).

인쇄회로기판(PCB)의 원소재인 동박 적층판(copper clad laminate)은 BT(Bismaleimide Triazine), 에폭시(epoxy) 등의 수지로 이루어진 코어(core)층에 전기적 배선을 위한 한쪽 면 또는 양쪽 면에 동박이 적층된 형태로 이루어져 있으며, 인쇄회로기판(PCB)은 칩(chip)과 보드(board)를 전기적으로 연결하는 부분을 제외하고는 모두 솔더레지스트(solder resist)와 같은 절연층(dielectric layer) 또는 보호층(passivation layer)으로 코팅되어 있다.Copper clad laminate, the raw material of printed circuit board (PCB), is a core layer made of resin such as BT (Bismaleimide Triazine), epoxy, etc., and copper foil on one side or both sides for electrical wiring. It is composed of a laminated form, and all of the printed circuit boards (PCBs) except for the part that electrically connects the chip and the board is an insulating layer such as solder resist or It is coated with a passivation layer.

한편, 인쇄회로기판(PCB)의 회로 패턴은 일반적으로 베이스 기판에 동박을 드라이 필름 포토레지스트(DFR) 라미네이팅, 노광, 현상, 식각 등의 과정을 통해 적절한 회로 패턴을 형성되도록 하고 있다. 이러한 인쇄회로기판(PCB)의 경우 2 이상의 복합소재가 적층된 형상으로 인해 소재 간 열팽창계수(coefficient of thermal expansion; CTE) 차이로 기판 제조 시 도 1에 도시된 바와 같이 휨(warpage) 현상이 발생할 수 있다.
Meanwhile, in the circuit pattern of the printed circuit board (PCB), an appropriate circuit pattern is formed through processes such as dry film photoresist (DFR) lamination, exposure, development, and etching of copper foil on a base substrate. In the case of such a printed circuit board (PCB), warpage occurs as shown in FIG. 1 due to a difference in coefficient of thermal expansion (CTE) between materials due to the stacked shape of two or more composite materials. I can.

더욱이, 최근 제품의 경박단소화 경향으로 인쇄회로기판(PCB)이 얇아지면서 이러한 휨 현상 발생은 심화되고 있으며, 이러한 휨 현상은 패키지 조립 공정에서 진공 흡착(vaccum grip)의 에러나 이송 오류 등의 문제를 일으키기 때문에 기판의 휨을 최소로 하는 설계가 반드시 필요하게 된다.
Moreover, as the printed circuit board (PCB) becomes thinner due to the recent tendency of products to be light, thin, and short, the occurrence of such warpage is intensifying, and such warpage is a problem such as errors in vacuum gripping or transfer errors in the package assembly process. Therefore, a design that minimizes the warpage of the substrate is essential.

종래에는 이러한 인쇄회로기판(PCB)의 휨 발생 방지를 위해 주로 기판 양쪽 면의 절연층 두께를 조절하여 휨을 제어하는 방법이 사용되었다.Conventionally, in order to prevent the occurrence of warpage of the printed circuit board (PCB), a method of controlling warpage by mainly adjusting the thickness of the insulating layer on both sides of the substrate has been used.

그러나, 제품의 경박단소화 경향으로 인쇄회로기판(PCB)이 얇아짐에 따라, 휨 발생 정도가 높아지기 때문에 절연층 두께를 조절하여 휨 발생을 제어하는 방법도 설계 시 그 한계가 있다.However, as the printed circuit board (PCB) becomes thinner due to the tendency of the product to be light, thin, and short, the degree of warpage increases. Therefore, the method of controlling the occurrence of warpage by adjusting the thickness of the insulating layer also has its limitations in design.

상기와 같은 문제가 발생할 경우, 스트립(strip) 주변의 더미 패턴(dummy pattern)을 변경하는 방법으로 대응하고 있으나, 휨 개선 효과가 역시 미흡한 문제가 있다.
When the above problem occurs, it is responded by changing a dummy pattern around the strip, but there is a problem that the warpage improvement effect is also insufficient.

한국공개특허 제2012-0129687호Korean Patent Publication No. 2012-0129687

본 발명에 따른 일 실시형태의 목적은 박형화되는 인쇄회로기판(PCB)의 휨(warpage) 현상 발생을 최소화하여 신뢰성을 개선한 인쇄회로기판 및 인쇄회로기판의 휨(warpage) 제어방법을 제공하는 것이다.
An object of an embodiment of the present invention is to provide a printed circuit board and a method for controlling warpage of a printed circuit board with improved reliability by minimizing the occurrence of warpage of a thin printed circuit board (PCB). .

상술한 과제를 해결하기 위하여 본 발명의 일 실시형태는,In order to solve the above-described problem, one embodiment of the present invention,

절연성 수지 및 밀도가 다른 적어도 2 층 이상의 글라스 클로스(glass cloth)를 포함하는 코어층; 및 상기 코어층의 적어도 일면에 적층되는 동박층;을 포함하는 인쇄회로기판을 제공한다.
A core layer comprising an insulating resin and at least two or more layers of glass cloth having different densities; And a copper foil layer stacked on at least one surface of the core layer.

상기 코어층의 적어도 일 면에 회로층이 형성된 전체 인쇄회로기판의 상부 및 하부의 열팽창 계수(CTE)가 대칭이 되도록, 상기 밀도가 다른 적어도 2 층 이상의 글라스 클로스를 포함하는 코어층의 열팽창 계수(CTE)를 조절하여 휨 현상을 제어할 수 있다.The coefficient of thermal expansion of the core layer including at least two or more glass cloths having different densities so that the upper and lower coefficients of thermal expansion (CTE) of the entire printed circuit board on which the circuit layer is formed on at least one surface of the core layer are symmetrical ( CTE) can be adjusted to control the warpage.

상기 적어도 2 층 이상의 글라스 클로스는 유리섬유(glass fiber)의 씨실 수 또는 날실 수를 조절하여 밀도를 서로 다르게 형성할 수 있다.
The at least two or more layers of glass cloth may have different densities by controlling the number of weft or warp yarns of glass fibers.

상기 적어도 2 층 이상의 글라스 클로스는 유리섬유(glass fiber)의 직경을 조절하여 밀도를 서로 다르게 형성할 수 있다.
The at least two or more layers of glass cloth may have different densities by controlling the diameter of the glass fibers.

상기 적어도 2 층 이상의 글라스 클로스는 유리섬유 다발(glass fiber bundle)의 직경을 조절하여 밀도를 서로 다르게 형성할 수 있다.
The at least two or more layers of glass cloth may have different densities by adjusting the diameter of the glass fiber bundle.

상기 적어도 2 층 이상의 글라스 클로스는 유리섬유(glass fiber)의 그레이드(grade)를 조절하여 코어층의 열팽창 계수(CTE)를 조절할 수 있다.
The at least two or more layers of glass cloth may adjust the coefficient of thermal expansion (CTE) of the core layer by adjusting the grade of the glass fiber.

또한, 본 발명의 일 실시예는 밀도가 다른 적어도 2 층 이상의 글라스 클로스(glass cloth)를 포함하는 코어층을 형성하며, 상기 코어층의 적어도 일 면에 회로층이 형성된 전체 인쇄회로기판의 상부 및 하부의 열팽창 계수(CTE)가 대칭이 되도록 코어층의 열팽창 계수(CTE)를 조절하여 휨 현상을 제어하는 인쇄회로기판의 휨(warpage) 제어방법을 제공한다.
In addition, an embodiment of the present invention forms a core layer comprising at least two or more glass cloths having different densities, and the upper portion of the entire printed circuit board having a circuit layer formed on at least one surface of the core layer, and Provides a method for controlling warpage of a printed circuit board that controls the warpage by controlling the coefficient of thermal expansion (CTE) of the core layer so that the coefficient of thermal expansion (CTE) of the lower part is symmetric.

상기 코어층의 열팽창 계수(CTE)의 조절은 상기 적어도 2 층 이상의 글라스 클로스의 유리섬유(glass fiber)의 씨실 수 또는 날실 수를 조절하여 밀도를 서로 다르게 형성할 수 있다.
The coefficient of thermal expansion (CTE) of the core layer may be adjusted to have different densities by controlling the number of weft or warp yarns of glass fibers of the at least two or more layers of glass cloth.

상기 코어층의 열팽창 계수(CTE)의 조절은 상기 적어도 2 층 이상의 글라스 클로스의 유리섬유(glass fiber)의 직경을 조절하여 밀도를 서로 다르게 형성할 수 있다.
The control of the coefficient of thermal expansion (CTE) of the core layer may have different densities by controlling the diameters of glass fibers of the at least two or more layers of glass cloth.

상기 코어층의 열팽창 계수(CTE)의 조절은 상기 적어도 2 층 이상의 글라스 클로스의 유리섬유 다발(glass fiber bundle)의 직경을 조절하여 밀도를 서로 다르게 형성할 수 있다.
The control of the coefficient of thermal expansion (CTE) of the core layer may have different densities by adjusting the diameter of the glass fiber bundles of the at least two or more layers of glass cloth.

상기 코어층의 열팽창 계수(CTE)의 조절은 상기 적어도 2 층 이상의 글라스 클로스의 유리섬유(glass fiber)의 그레이드(grade)를 조절할 수 있다.
The adjustment of the coefficient of thermal expansion (CTE) of the core layer may control a grade of glass fibers of the at least two or more layers of glass cloth.

본 발명의 일 실시형태의 인쇄회로기판 및 인쇄회로기판의 휨 제어방법에 따르면 복합재료로 형성되는 인쇄회로기판(PCB)에서 발생되는 휨(warpage) 현상의 발생을 최소화할 수 있고, 특히 인쇄회로기판(PCB)의 두께가 얇아지더라도 용이하게 휨을 제어할 수 있다.
According to the printed circuit board and the warpage control method of the printed circuit board according to an embodiment of the present invention, it is possible to minimize the occurrence of warpage occurring in a printed circuit board (PCB) formed of a composite material, and in particular, a printed circuit board. Even if the thickness of the substrate PCB becomes thin, the warpage can be easily controlled.

도 1은 열팽창계수(CTE)의 차이로 인해 휨(warpage) 현상이 발생하는 일례를 나타낸 도면이다.
도 2는 본 발명의 일 실시형태에 따른 인쇄회로기판의 코어층을 나타낸 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 인쇄회로기판을 나타낸 단면도이다.
도 4는 본 발명의 일 실시형태에 따른 인쇄회로기판을 나타낸 단면도이다. 1 is a diagram illustrating an example in which a warpage phenomenon occurs due to a difference in a coefficient of thermal expansion (CTE).
2 is a cross-sectional view showing a core layer of a printed circuit board according to an embodiment of the present invention.
3 is a cross-sectional view showing a printed circuit board according to an embodiment of the present invention.
4 is a cross-sectional view showing a printed circuit board according to an embodiment of the present invention.

이하, 구체적인 실시예 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, embodiments of the present invention will be described with reference to specific examples and the accompanying drawings. However, the embodiments of the present invention may be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, embodiments of the present invention are provided in order to more completely explain the present invention to those having average knowledge in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clearer explanation, and elements indicated by the same reference numerals in the drawings are the same elements.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.In the drawings, parts not related to the description are omitted in order to clearly describe the present invention, and the thickness is enlarged to clearly express various layers and regions, and components having the same function within the scope of the same idea are the same reference. Describe using symbols.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
Throughout the specification, when a part "includes" a certain component, it means that other components may be further included rather than excluding other components unless otherwise stated.

도 2는 본 발명의 일 실시형태에 따른 인쇄회로기판의 코어층을 나타낸 단면도이다.
2 is a cross-sectional view showing a core layer of a printed circuit board according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시형태에 따른 인쇄회로기판은 절연성 수지(111) 및 밀도가 다른 적어도 2 층 이상의 글라스 클로스(112)를 포함하는 코어층(110), 상기 코어층(110)의 적어도 일면에 적층되는 동박층(121, 122)을 포함할 수 있다.Referring to FIG. 2, the printed circuit board according to an embodiment of the present invention includes a core layer 110 including an insulating resin 111 and at least two or more glass cloths 112 having different densities, and the core layer 110. ) May include copper foil layers 121 and 122 that are stacked on at least one surface.

코어층(110)은 밀도가 다른 적어도 2 층 이상의 글라스 클로스(112)를 포함함으로써 코어층(110) 내의 상,하부의 열팽창계수(CTE)를 다르게 조절할 수 있다.
Since the core layer 110 includes at least two or more glass cloths 112 having different densities, the coefficient of thermal expansion (CTE) of the upper and lower portions of the core layer 110 may be differently adjusted.

도 3 및 도 4는 본 발명의 일 실시형태에 따른 인쇄회로기판을 나타낸 단면도이다. 3 and 4 are cross-sectional views illustrating a printed circuit board according to an embodiment of the present invention.

도 3 및 도 4를 참조하면, 본 발명의 일 실시형태에 따른 인쇄회로기판(100)은 코어층(110), 코어층(110)의 적어도 일 면에 형성된 회로층(131, 132) 및 회로층(131, 132) 최외곽에 형성된 솔더레지스트(solder resist) 층(140)을 포함할 수 있다. 상기 인쇄회로기판(100)의 중심을 이루는 코어층(110)은 밀도가 다른 적어도 2 층 이상의 글라스 클로스(112)에 절연성 수지(111)가 충진된 형태일 수 있다.
3 and 4, the printed circuit board 100 according to an embodiment of the present invention includes a core layer 110, circuit layers 131 and 132 formed on at least one surface of the core layer 110, and circuits. The layers 131 and 132 may include a solder resist layer 140 formed on the outermost side. The core layer 110 forming the center of the printed circuit board 100 may be in the form of at least two or more layers of glass cloth 112 having different densities filled with an insulating resin 111.

코어층(110)을 중심으로 코어층(110)의 적어도 일면에는 절연성 수지 및 동박을 포함하는 회로층(131, 132) 및 솔더레지스트 층(140) 등이 형성될 수 있는데, 이러한 복합 소재의 열팽창계수(CTE) 차이로 인해 각 소재의 열팽창계수(CTE) 조합에 따라 인쇄회로기판(100)의 휨(warpage) 현상이 발생하게 된다.
Circuit layers 131 and 132 including insulating resin and copper foil, and a solder resist layer 140 may be formed on at least one surface of the core layer 110 with the core layer 110 as a center. Thermal expansion of such a composite material Due to the difference in coefficient (CTE), warpage of the printed circuit board 100 occurs according to the combination of the coefficient of thermal expansion (CTE) of each material.

예를 들어, 도 3에 도시된 바와 같이 코어층(110)의 상면 및 하면에 모두 회로층(131, 132)을 형성하는 경우일지라도 각 회로층에 형성되는 패턴 형상과 금속 분율의 차이로 인하여 상부 회로층(131)과 하부 회로층(132)의 열팽창계수(CTE)의 차이가 발생할 수 있다. 또한, 도 4에 도시된 바와 같이 코어층(110)의 일 면에만 회로층(131)이 형성되는 경우에도 회로층(131)과 코어층(110)의 열팽창계수(CTE)의 차이로 인해 휨 현상이 발생할 수 있다.
For example, even if the circuit layers 131 and 132 are formed on both the upper and lower surfaces of the core layer 110 as shown in FIG. 3, the upper surface of the core layer 110 is formed due to the difference between the pattern shape and the metal fraction. A difference in the coefficient of thermal expansion (CTE) between the circuit layer 131 and the lower circuit layer 132 may occur. In addition, even when the circuit layer 131 is formed only on one side of the core layer 110 as shown in FIG. 4, warpage due to the difference in the coefficient of thermal expansion (CTE) between the circuit layer 131 and the core layer 110 Symptoms may occur.

이에, 본 발명의 일 실시형태는 코어층(110)에 밀도가 다른 적어도 2 층 이상의 글라스 클로스(112)를 포함함으로써 코어층(110) 내의 상,하부의 열팽창계수(CTE)를 다르게 조절하고, 이에 따라 전체 인쇄회로기판(100)의 상부 및 하부의 열팽창 계수(CTE)가 대칭이 되도록 하여 휨(warpage) 현상을 제어할 수 있다.
Accordingly, in one embodiment of the present invention, by including at least two or more glass cloths 112 having different densities in the core layer 110, the coefficient of thermal expansion (CTE) of the upper and lower portions of the core layer 110 is differently adjusted, Accordingly, the thermal expansion coefficient (CTE) of the upper and lower portions of the entire printed circuit board 100 may be symmetrical, thereby controlling a warpage phenomenon.

예를 들어, 도 3의 상부 회로층(131)의 열팽창계수(CTE)가 하부 회로층(132)의 열팽창계수(132)보다 큰 경우 아래로 볼록한 형상의 휨이 발생하게 된다. 이에 코어층(110)에 밀도가 다른 글라스 클로스(112)를 2 층 이상 포함하여 코어층(110)의 상부가 코어층(110)의 하부보다 열팽창계수(CTE)가 작게 조절하여 인쇄회로기판(100) 전체에서의 상, 하부 열팽창계수(CTE)가 대칭이 되도록 함으로써 휨(warpage) 현상을 제어할 수 있는 것이다.
For example, when the coefficient of thermal expansion (CTE) of the upper circuit layer 131 of FIG. 3 is greater than the coefficient of thermal expansion 132 of the lower circuit layer 132 of FIG. 3, bending of a convex downward shape occurs. Accordingly, the core layer 110 includes two or more layers of glass cloth 112 having different densities, so that the upper portion of the core layer 110 has a smaller coefficient of thermal expansion (CTE) than the lower portion of the core layer 110, and the printed circuit board ( 100) By making the upper and lower coefficients of thermal expansion (CTE) symmetrical, warpage can be controlled.

코어층(110)의 일 면에만 회로층(131)이 형성되는 도 4의 경우 예를 들어, 코어층(110)의 상부 회로층(131)의 열팽창계수(CTE)가 코어층(110)의 열팽창계수(CTE)에 비하여 커 아래로 볼록한 형상의 휨이 발생할 수 있다. 이에 코어층(110)에 밀도가 다른 글라스 클로스(112)를 2 층 이상 포함하여 코어층(110)의 상부가 코어층(110)의 하부보다 열팽창계수(CTE)가 작게 조절하여 인쇄회로기판(100) 전체에서의 상, 하부 열팽창계수(CTE)가 대칭이 되도록 함으로써 휨(warpage) 현상을 제어할 수 있다.
In the case of FIG. 4 in which the circuit layer 131 is formed only on one surface of the core layer 110, for example, the coefficient of thermal expansion (CTE) of the upper circuit layer 131 of the core layer 110 is It is larger than the coefficient of thermal expansion (CTE), and bending of a convex downward shape may occur. Accordingly, the core layer 110 includes two or more layers of glass cloth 112 having different densities, so that the upper portion of the core layer 110 has a smaller coefficient of thermal expansion (CTE) than the lower portion of the core layer 110, and the printed circuit board ( 100) The warpage phenomenon can be controlled by making the upper and lower coefficients of thermal expansion (CTE) symmetric.

코어층(110)의 열팽창계수(CTE)의 조절은, 코어층(110)에 포함되는 글라스 클로스(112)의 유리섬유(glass fiber)의 씨실 수 또는 날실 수를 조절하여 밀도가 서로 다른 적어도 2 층 이상의 글라스 클로스(112)를 포함함으로써 수행할 수 있다.The coefficient of thermal expansion (CTE) of the core layer 110 is controlled by adjusting the number of wefts or warps of the glass fibers 112 included in the core layer 110 to have at least 2 different densities. This can be done by including more than one layer of glass cloth 112.

씨실 수는 직물의 폭 방향으로의 단위 인치당 섬유의 꼬임 수를 의미하고, 날실 수는 직물의 폭 방향으로의 단위 인치당 섬유의 꼬임 수를 의미한다. 씨실 수또는 날실 수를 증가시키면 씨실 또는 날실 방향으로 꼬임이 많아져 밀도가 증가하고, 열팽창계수는 감소할 수 있다.
The number of weft yarns means the number of twists of fibers per unit inch in the width direction of the fabric, and the number of warp yarns means the number of twists of fibers per unit inch in the width direction of the fabric. Increasing the number of weft or warp yarns increases the twist in the direction of the weft or warp yarns, thereby increasing the density and decreasing the coefficient of thermal expansion.

또한, 적어도 2 층 이상의 글라스 클로스(112)는 유리섬유(glass fiber)의 직경을 조절하여 밀도를 서로 다르게 형성하고, 코어층(110)의 열팽창계수(CTE)의 조절할 수 있다.In addition, at least two or more layers of the glass cloth 112 may have different densities by adjusting the diameter of the glass fibers, and the coefficient of thermal expansion (CTE) of the core layer 110 may be adjusted.

유리섬유의 직경을 감소시키면 단위 부피당 유리섬유의 수가 많아져 밀도는 증가하지만, 유리섬유의 분율이 많아짐에 따라 열팽창계수는 감소할 수 있다.
If the diameter of the glass fibers is decreased, the number of glass fibers per unit volume increases, thereby increasing the density, but as the fraction of the glass fibers increases, the coefficient of thermal expansion may decrease.

또한, 적어도 2 층 이상의 글라스 클로스(112)는 유리섬유 다발(glass fiber bundle)의 직경을 조절하여 밀도를 서로 다르게 형성하고, 코어층(110)의 열팽창계수(CTE)의 조절할 수 있다.In addition, at least two or more layers of the glass cloth 112 may have different densities by adjusting the diameter of the glass fiber bundle, and the coefficient of thermal expansion (CTE) of the core layer 110 may be adjusted.

씨실 수와 날실 수를 변화시키면 유리섬유 다발(glass fiber bundle)의 직경이 변할 수 있으며, 유리섬유 직조 공정이나 레진을 채우는 공정에서 공정 조건에 따라 씨실 방향과 날실 방향의 다발의 단면 형상이 달라질 수 있다. 이때, 단면에서 유리섬유가 차지하는 비율이 커지면 밀도는 증가하고, 열팽창계수는 감소할 수 있다.
Changing the number of weft and warp may change the diameter of the glass fiber bundle, and the cross-sectional shape of the bundle in the direction of weft and warp may vary depending on the process conditions in the glass fiber weaving process or the resin filling process. have. At this time, when the ratio of the glass fibers in the cross section increases, the density increases and the coefficient of thermal expansion may decrease.

또한, 적어도 2 층 이상의 글라스 클로스(112)는 유리섬유(glass fiber)의 그레이드(grade)를 조절하여 코어층(110)의 열팽창 계수(CTE)를 조절할 수 있다.In addition, at least two or more layers of the glass cloth 112 may adjust the grade of the glass fiber to adjust the coefficient of thermal expansion (CTE) of the core layer 110.

유리섬유의 그레이드 조절을 통한 열팽창계수의 조절은, 유리섬유는 E-glass, S-glass, D-glass 등 그 종류에 따라 조성비가 달라지고 고유한 열팽창계수의 차이가 생기는데, 이를 이용하여 적어도 2 층 이상의 글라스 클로스는 각기 다른 등급의 유리섬유를 사용하여 다른 열팽창계수를 구현할 수 있다.
Adjustment of the coefficient of thermal expansion through the adjustment of the grade of the glass fiber, the composition ratio varies depending on the type of glass fiber, such as E-glass, S-glass, and D-glass, and a difference in the inherent coefficient of thermal expansion occurs. Glass cloths of more than one layer can achieve different coefficients of thermal expansion by using different grades of glass fibers.

또한, 본 발명의 일 실시형태는 밀도가 다른 적어도 2 층 이상의 글라스 클로스(glass cloth)를 포함하는 코어층을 형성하며, 상기 코어층의 적어도 일 면에 회로층이 형성된 전체 인쇄회로기판의 상부 및 하부의 열팽창 계수(CTE)가 대칭이 되도록 코어층의 열팽창 계수(CTE)를 조절하여 휨(warpage) 현상을 제어하는 인쇄회로기판의 휨(warpage) 제어방법을 제공한다.
In addition, an embodiment of the present invention forms a core layer comprising at least two or more glass cloths having different densities, and the upper portion of the entire printed circuit board having a circuit layer formed on at least one surface of the core layer, and Provides a method for controlling warpage of a printed circuit board in which the coefficient of thermal expansion (CTE) of the core layer is adjusted so that the coefficient of thermal expansion (CTE) of the lower part is symmetrical to control the warpage phenomenon.

상술한 인쇄회로기판은 본 발명의 일 실시형태 인쇄회로기판의 휨 제어방법에 적용될 수 있으며, 그 외 상술한 본 발명의 일 실시형태에 따른 인쇄회로기판의 특징과 동일한 부분에 대해서는 여기서 생략하도록 한다.The above-described printed circuit board can be applied to a method for controlling warpage of a printed circuit board according to an embodiment of the present invention, and other parts that are the same as those of the printed circuit board according to the embodiment of the present invention will be omitted here. .

본 발명에 따른 인쇄회로기판의 휨 제어방법은 회로층이 1층 및 2층 이상으로 이루어진 기판 등 다양하게 형성된 기판에 적용될 수 있다.
The method for controlling warpage of a printed circuit board according to the present invention can be applied to variously formed substrates, such as a substrate having one and two or more circuit layers.

100 : 인쇄회로기판 121, 122 : 동박층
110 : 코어층 131, 132 : 회로층
111 : 절연성 수지 140 : 솔더레지스트
112 : 글라스 클로스100: printed circuit board 121, 122: copper foil layer
110: core layer 131, 132: circuit layer
111: insulating resin 140: solder resist
112: Glass Cloth

Claims (11)

절연성 수지와, 상기 절연성 수지에 매립되는 제1글라스 클로스(glass cloth)부 및 제2글라스 클로스부를 포함하는 코어층; 및
상기 코어층의 적어도 일면에 적층되는 동박층; 을 포함하며,
상기 제1글라스 클로스부 및 제2글라스 클로스부는 서로 밀도가 다르며,
상기 제1글라스 클로스부 및 제2글라스 클로스부는 두께 방향을 기준으로 서로 다른 레벨에 배치된 인쇄회로기판.
A core layer including an insulating resin and a first glass cloth part and a second glass cloth part embedded in the insulating resin; And
A copper foil layer laminated on at least one surface of the core layer; Including,
The first glass cloth portion and the second glass cloth portion have different densities from each other,
The first glass cloth part and the second glass cloth part are disposed at different levels based on a thickness direction.
제 1항에 있어서,
상기 코어층의 적어도 일 면에 회로층이 형성된 전체 인쇄회로기판의 상부 및 하부의 열팽창 계수(CTE)가 대칭이 되도록, 상기 밀도가 다른 제1글라스 클로스부 및 제2글라스 클로스부를 포함하는 코어층의 열팽창 계수를 조절하여 휨 현상을 제어하는 것을 특징으로 하는 인쇄회로기판.
The method of claim 1,
A core layer including a first glass cloth portion and a second glass cloth portion having different densities so that the coefficients of thermal expansion (CTE) of the upper and lower portions of the entire printed circuit board having a circuit layer formed on at least one surface of the core layer are symmetrical A printed circuit board, characterized in that controlling the bending phenomenon by adjusting the coefficient of thermal expansion of.
제 1항에 있어서,
상기 제1글라스 클로스부 및 제2글라스 클로스부는 유리섬유(glass fiber)의 씨실 수 또는 날실 수를 조절하여 밀도를 서로 다르게 형성하는 인쇄회로기판.
The method of claim 1,
A printed circuit board configured to have different densities by controlling the number of weft or warp yarns of the first glass cloth and the second glass cloth.
제 1항에 있어서,
상기 제1글라스 클로스부 및 제2글라스 클로스부는 유리섬유의 직경을 조절하여 밀도를 서로 다르게 형성하는 인쇄회로기판.
The method of claim 1,
The printed circuit board having different densities by adjusting the diameter of the glass fiber to the first glass cloth part and the second glass cloth part.
제 1항에 있어서,
상기 제1글라스 클로스부 및 제2글라스 클로스부는 유리섬유 다발(glass fiber bundle)의 직경을 조절하여 밀도를 서로 다르게 형성하는 인쇄회로기판.
The method of claim 1,
The printed circuit board having different densities by controlling the diameters of the glass fiber bundles of the first glass cloth part and the second glass cloth part.
제 2항에 있어서,
상기 제1글라스 클로스부 및 제2글라스 클로스부는 유리섬유의 그레이드(grade)를 조절하여 코어층의 열팽창 계수를 조절하는 인쇄회로기판.
The method of claim 2,
A printed circuit board configured to control a coefficient of thermal expansion of the core layer by adjusting the grade of the glass fiber in the first glass cloth portion and the second glass cloth portion.
절연성 수지와 상기 절연성 수지에 매립되는 제1글라스 클로스부 및 제2글라스 클로스부를 포함하며, 상기 제1글라스 클로스부 및 제2글라스 클로스부는 서로 밀도가 다르며, 상기 제1글라스 클로스부 및 제2글라스 클로스부는 두께 방향을 기준으로 서로 다른 레벨에 배치된 코어층을 형성하며,
상기 코어층의 적어도 일 면에 회로층이 형성된 전체 인쇄회로기판의 상부 및 하부의 열팽창 계수가 대칭이 되도록 코어층의 열팽창 계수를 조절하여 휨(warpage) 현상을 제어하는 인쇄회로기판의 휨 제어방법.
An insulating resin and a first glass cloth part and a second glass cloth part embedded in the insulating resin, wherein the first glass cloth part and the second glass cloth part have different densities, and the first glass cloth part and the second glass part The cloth portion forms core layers disposed at different levels based on the thickness direction,
A method for controlling warpage of a printed circuit board in which the thermal expansion coefficient of the core layer is adjusted so that the thermal expansion coefficients of the upper and lower portions of the entire printed circuit board on which the circuit layer is formed on at least one side of the core layer are symmetrical .
제 7항에 있어서,
상기 코어층의 열팽창 계수의 조절은 상기 제1글라스 클로스부 및 제2글라스 클로스부의 유리섬유의 씨실 수 또는 날실 수를 조절하여 밀도를 서로 다르게 형성하는 것을 특징으로 하는 인쇄회로기판의 휨 제어방법.
The method of claim 7,
Controlling the coefficient of thermal expansion of the core layer by controlling the number of weft yarns or warp yarns of the glass fibers of the first glass cloth portion and the second glass cloth portion to form different densities.
제 7항에 있어서,
상기 코어층의 열팽창 계수의 조절은 상기 제1글라스 클로스부 및 제2글라스 클로스부의 유리섬유의 직경을 조절하여 밀도를 서로 다르게 형성하는 것을 특징으로 하는 인쇄회로기판의 휨 제어방법.
The method of claim 7,
Controlling the coefficient of thermal expansion of the core layer by controlling the diameters of the glass fibers of the first glass cloth portion and the second glass cloth portion to form different densities.
제 7항에 있어서,
상기 코어층의 열팽창 계수의 조절은 상기 제1글라스 클로스부 및 제2글라스 클로스부의 유리섬유 다발의 직경을 조절하여 밀도를 서로 다르게 형성하는 것을 특징으로 하는 인쇄회로기판의 휨 제어방법.
The method of claim 7,
Controlling the coefficient of thermal expansion of the core layer by controlling the diameters of the glass fiber bundles of the first glass cloth portion and the second glass cloth portion to form different densities.
제 7항에 있어서,
상기 코어층의 열팽창 계수의 조절은 상기 제1글라스 클로스부 및 제2글라스 클로스부의 유리섬유의 그레이드를 조절하는 것을 특징으로 하는 인쇄회로기판의 휨 제어방법.
The method of claim 7,
The control of the coefficient of thermal expansion of the core layer is a method for controlling warpage of a printed circuit board, wherein the grade of the glass fibers of the first glass cloth portion and the second glass cloth portion is adjusted.
KR1020130127324A 2013-10-24 2013-10-24 Printed circuit board and control method of warpage of printed circuit board KR102149793B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130127324A KR102149793B1 (en) 2013-10-24 2013-10-24 Printed circuit board and control method of warpage of printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130127324A KR102149793B1 (en) 2013-10-24 2013-10-24 Printed circuit board and control method of warpage of printed circuit board

Publications (2)

Publication Number Publication Date
KR20150047348A KR20150047348A (en) 2015-05-04
KR102149793B1 true KR102149793B1 (en) 2020-08-31

Family

ID=53386406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130127324A KR102149793B1 (en) 2013-10-24 2013-10-24 Printed circuit board and control method of warpage of printed circuit board

Country Status (1)

Country Link
KR (1) KR102149793B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102412612B1 (en) * 2015-08-28 2022-06-23 삼성전자주식회사 board for package and prepreg
KR102419891B1 (en) 2017-08-14 2022-07-13 삼성전자주식회사 Circuit board and semiconductor package using the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208763A (en) 2000-11-09 2002-07-26 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing it

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07292543A (en) * 1994-03-04 1995-11-07 Asahi Shiyueebell Kk Glass fiber woven fabric
KR101127102B1 (en) * 2009-05-28 2012-03-23 제일모직주식회사 Flexible substrate for lcd panel having an improved color compensation and manufacturing method of the same
JP5027335B2 (en) * 2009-08-26 2012-09-19 旭化成イーマテリアルズ株式会社 Glass cloth for printed wiring boards
JP5079059B2 (en) * 2010-08-02 2012-11-21 日本特殊陶業株式会社 Multilayer wiring board
KR101231274B1 (en) 2011-05-20 2013-02-07 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208763A (en) 2000-11-09 2002-07-26 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing it

Also Published As

Publication number Publication date
KR20150047348A (en) 2015-05-04

Similar Documents

Publication Publication Date Title
JP6478309B2 (en) Multilayer substrate and method for manufacturing multilayer substrate
TWI526128B (en) Multilayered substrate and method of manufacturing the same
JP6721143B2 (en) Printed circuit board and manufacturing method thereof
WO2016117320A1 (en) Wiring board and method for designing same
KR102149793B1 (en) Printed circuit board and control method of warpage of printed circuit board
US9232638B2 (en) Printed wiring board and method for manufacturing the same
JP6031943B2 (en) Circuit board, circuit board manufacturing method, electronic device, and glass cloth
US8975742B2 (en) Printed wiring board
US8802997B2 (en) Multi layer circuit board and manufacturing method of the same
JP2009164174A (en) Printed wiring board and printed circuit board unit
JP2010010329A (en) Wiring substrate and method for manufacturing therefor
JP2009252916A (en) Multilayer wiring substrate, semiconductor package and method of manufacturing the semiconductor package
JP7037521B2 (en) Built-in component package structure, built-in panel board, and its manufacturing method
US20110076472A1 (en) Package substrate
KR20110044369A (en) A trench substrate and a fabricating method the same
JP2015053463A (en) Printed circuit board
KR101067223B1 (en) Package substrate
JP5438965B2 (en) Printed board
KR20120096345A (en) Control method of printed circuit board warpage
JP6920189B2 (en) Wiring board
US20150101846A1 (en) Printed circuit board and method of manufacturing the same
KR101061243B1 (en) Printed circuit board and manufacturing method thereof
KR20120129096A (en) Control method of substrate warpage by controlling physical properties and substrate applied by the same
KR101085576B1 (en) Method for fabricating printed-circuit-board using metal and printed-circuit-board fabricated using thereof
KR20090020197A (en) Pcb for semiconductor chip package improving sawing line structure for improving pcb warpage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant