JP2002208634A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002208634A JP2002208634A JP2001004024A JP2001004024A JP2002208634A JP 2002208634 A JP2002208634 A JP 2002208634A JP 2001004024 A JP2001004024 A JP 2001004024A JP 2001004024 A JP2001004024 A JP 2001004024A JP 2002208634 A JP2002208634 A JP 2002208634A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- power
- plasma
- bowing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 製品歩留まりの向上を図ることにある。
【解決手段】 ＲＦパワーの高いプラズマを用いてスル
ーホールを所定の深さまでエッチングした後に、スルー
ホール内にボーイングを発生させることのないＲＦパワ
ーの低いプラズマに切り替えることにより、全体として
ボーイングのないスルーホール５を完成させるようにな
っている。
ーホールを所定の深さまでエッチングした後に、スルー
ホール内にボーイングを発生させることのないＲＦパワ
ーの低いプラズマに切り替えることにより、全体として
ボーイングのないスルーホール５を完成させるようにな
っている。
Description
【０００１】
【発明の属する技術分野】この発明は、酸化シリコン系
の絶縁層の上下に位置する回路を接続するためのスルー
ホールを有する半導体装置の製造方法に関するものであ
る。
の絶縁層の上下に位置する回路を接続するためのスルー
ホールを有する半導体装置の製造方法に関するものであ
る。
【０００２】
【従来の技術】図４は、三次元集積回路状に構成された
半導体装置の概要を示す説明図であり、図において、１
はシリコン基板である。このシリコン基板１上には、例
えばＮｃｈトランジスタ等を有する第１の回路１１が構
成されている。第１の回路１１上には、酸化シリコンに
よる第１の絶縁層２が構成され、該第１の絶縁層２上に
は第２の回路２１が構成されている。そして、第２の回
路２１の上側には、第２の絶縁層３、第３の回路３１、
第３の絶縁層４、第４の回路４１が順次構成されてい
る。
半導体装置の概要を示す説明図であり、図において、１
はシリコン基板である。このシリコン基板１上には、例
えばＮｃｈトランジスタ等を有する第１の回路１１が構
成されている。第１の回路１１上には、酸化シリコンに
よる第１の絶縁層２が構成され、該第１の絶縁層２上に
は第２の回路２１が構成されている。そして、第２の回
路２１の上側には、第２の絶縁層３、第３の回路３１、
第３の絶縁層４、第４の回路４１が順次構成されてい
る。
【０００３】また、上記各回路１１、２１、３１、４１
は、各絶縁層２、３、４を貫通するスルーホール５内に
埋め込まれたアルミニウム等の金属によって接続される
ようになっている。なお、スルーホール５としては、複
数の絶縁層を同時に貫通するように形成されたものもあ
る。
は、各絶縁層２、３、４を貫通するスルーホール５内に
埋め込まれたアルミニウム等の金属によって接続される
ようになっている。なお、スルーホール５としては、複
数の絶縁層を同時に貫通するように形成されたものもあ
る。
【０００４】次に、スルーホール５の成形方法につい
て、図５に示す第２の絶縁層３のスルーホール５を例に
とって説明する。まず、第２の回路２１を構成した後
に、該第２の回路２１上に酸化シリコンからなる第２の
絶縁層３を例えば１μｍの厚さに低温絶縁膜形成法で形
成する。そして、第２の絶縁層３上の全面にレジスト６
を設けた後、所定のホトマスクを用いて露光し、現像処
理を行うことにより、レジスト６をスルーホール５の開
口形状にパターンニングする。次に、レジスト６をエッ
チングマスクとし、例えばＣＦ４を主成分とするエッチ
ングガスによるドライエッチング法を用いて、第２の絶
縁層３にスルーホール５を形成する。
て、図５に示す第２の絶縁層３のスルーホール５を例に
とって説明する。まず、第２の回路２１を構成した後
に、該第２の回路２１上に酸化シリコンからなる第２の
絶縁層３を例えば１μｍの厚さに低温絶縁膜形成法で形
成する。そして、第２の絶縁層３上の全面にレジスト６
を設けた後、所定のホトマスクを用いて露光し、現像処
理を行うことにより、レジスト６をスルーホール５の開
口形状にパターンニングする。次に、レジスト６をエッ
チングマスクとし、例えばＣＦ４を主成分とするエッチ
ングガスによるドライエッチング法を用いて、第２の絶
縁層３にスルーホール５を形成する。
【０００５】この際、通常使用するＲＦパワーの高い高
密度プラズマ、例えばＲＦパワー＝３ｋＷを用いた場合
には、図５に示すように、スルーホール５内にボーイン
グ５１が発生することがある。ここで、ボーイングと
は、スルーホール５の内面が凹状に膨れる現象をいい、
例えばスルーホール５の内方における内面間の寸法ａが
スルーホール５の開口部における内面間の寸法ｂより大
きくなることをいう。
密度プラズマ、例えばＲＦパワー＝３ｋＷを用いた場合
には、図５に示すように、スルーホール５内にボーイン
グ５１が発生することがある。ここで、ボーイングと
は、スルーホール５の内面が凹状に膨れる現象をいい、
例えばスルーホール５の内方における内面間の寸法ａが
スルーホール５の開口部における内面間の寸法ｂより大
きくなることをいう。
【０００６】そして、スルーホール５の成形後は、図６
に示すように、レジスト６を除去した後、アルミニウム
等の金属を埋め込む前に、スルーホール５の内面や第２
の絶縁層３の上面にＴｉやＴｉＮ等の成膜７をプラズマ
を用いたスパッタリング法により形成する。この際、ス
ルーホール５にボーイング５１が発生していると、第２
の絶縁層３の上面にほぼ垂直に移動してくるＴｉ等がス
ルーホール５の開口部のオーバーハング部で遮られて、
ボーイング５１の部分に当たらなくなる。即ち、ボーイ
ング５１が発生した場合には、スルーホール５内におい
て成膜７が形成されない部分が生じることになる。
に示すように、レジスト６を除去した後、アルミニウム
等の金属を埋め込む前に、スルーホール５の内面や第２
の絶縁層３の上面にＴｉやＴｉＮ等の成膜７をプラズマ
を用いたスパッタリング法により形成する。この際、ス
ルーホール５にボーイング５１が発生していると、第２
の絶縁層３の上面にほぼ垂直に移動してくるＴｉ等がス
ルーホール５の開口部のオーバーハング部で遮られて、
ボーイング５１の部分に当たらなくなる。即ち、ボーイ
ング５１が発生した場合には、スルーホール５内におい
て成膜７が形成されない部分が生じることになる。
【０００７】一方、上述した通常の高密度プラズマより
低いＲＦパワー、例えば２．４ｋＷの高密度プラズマを
用いた場合には、図７に示すように、スルーホール５の
開口部における内面間寸法が十分に広がるものの、スル
ーホール５の底部における内面間寸法が異常に狭まった
状態になる。このため、通常より低いＲＦパワーでは、
スルーホールの成形が困難である。しかも、ＲＦパワー
が低いためエッチングレイトが低いという欠点がある。
低いＲＦパワー、例えば２．４ｋＷの高密度プラズマを
用いた場合には、図７に示すように、スルーホール５の
開口部における内面間寸法が十分に広がるものの、スル
ーホール５の底部における内面間寸法が異常に狭まった
状態になる。このため、通常より低いＲＦパワーでは、
スルーホールの成形が困難である。しかも、ＲＦパワー
が低いためエッチングレイトが低いという欠点がある。
【０００８】
【発明が解決しようとする課題】従来の半導体装置の製
造方法では、以上のように通常使用するＲＦパワーの高
い高密度プラズマでスルーホール５を成形しているが、
この場合にはボーイング５１が発生するおそれがあり、
製品歩留まりが悪いという課題があった。
造方法では、以上のように通常使用するＲＦパワーの高
い高密度プラズマでスルーホール５を成形しているが、
この場合にはボーイング５１が発生するおそれがあり、
製品歩留まりが悪いという課題があった。
【０００９】この発明は上記のような課題を解決するた
めになされたもので、製品歩留まりの向上を図ることが
できる半導体装置の製造方法を得ることを目的とする。
めになされたもので、製品歩留まりの向上を図ることが
できる半導体装置の製造方法を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、ＲＦパワーの高いプラズマを用いてス
ルーホールを所定の深さまでエッチングした後に、スル
ーホール内にボーイングを発生させることのないＲＦパ
ワーの低いプラズマに切り替えることにより、全体とし
てボーイングのないスルーホールを完成させるものであ
る。
置の製造方法は、ＲＦパワーの高いプラズマを用いてス
ルーホールを所定の深さまでエッチングした後に、スル
ーホール内にボーイングを発生させることのないＲＦパ
ワーの低いプラズマに切り替えることにより、全体とし
てボーイングのないスルーホールを完成させるものであ
る。
【００１１】この発明に係る半導体装置の製造方法は、
スルーホールの完成深さの８０％に達するまでにＲＦパ
ワーの高いプラズマからＲＦパワーの低いプラズマに切
り替えるものである。
スルーホールの完成深さの８０％に達するまでにＲＦパ
ワーの高いプラズマからＲＦパワーの低いプラズマに切
り替えるものである。
【００１２】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。図１において、２は半導体装置（図４参照）
の第１絶縁層であり、２１は第１絶縁層２の上に構成さ
れた第２の回路であり、３は第２の回路２１上に構成さ
れた第２の絶縁層であり、５は第２の絶縁層３に形成し
た断面円形状のスルーホールであり、６はレジストであ
る。即ち、図１は、図４における第２の絶縁層３にスル
ーホール５を形成する際の一例を示している。
説明する。図１において、２は半導体装置（図４参照）
の第１絶縁層であり、２１は第１絶縁層２の上に構成さ
れた第２の回路であり、３は第２の回路２１上に構成さ
れた第２の絶縁層であり、５は第２の絶縁層３に形成し
た断面円形状のスルーホールであり、６はレジストであ
る。即ち、図１は、図４における第２の絶縁層３にスル
ーホール５を形成する際の一例を示している。
【００１３】次に、第２の絶縁層３にスルーホール５を
成形する方法を説明する。まず、第２の回路２１上に酸
化シリコン（ＳｉＯ2 ）からなる第２の絶縁層３を１μ
ｍの厚さに低温絶縁膜形成法で形成する。そして、第２
の絶縁層３上の全面にレジスト６を設けた後、所定のホ
トマスクを用いて露光し、現像処理を行うことにより、
レジスト６をスルーホール５の開口形状にパターンニン
グする。なお、レジスト６に形成する各スルーホール５
のエッチング用の穴の径は０．２４μｍである。次に、
レジスト６をエッチングマスクとし、例えばＣＦ４を主
成分とするエッチングガスによるドライエッチング法を
用いて、第２の絶縁層３にスルーホール５を形成する。
なお、ドライエッチング法等の条件は、後述する実施例
で示した条件と同一である。
成形する方法を説明する。まず、第２の回路２１上に酸
化シリコン（ＳｉＯ2 ）からなる第２の絶縁層３を１μ
ｍの厚さに低温絶縁膜形成法で形成する。そして、第２
の絶縁層３上の全面にレジスト６を設けた後、所定のホ
トマスクを用いて露光し、現像処理を行うことにより、
レジスト６をスルーホール５の開口形状にパターンニン
グする。なお、レジスト６に形成する各スルーホール５
のエッチング用の穴の径は０．２４μｍである。次に、
レジスト６をエッチングマスクとし、例えばＣＦ４を主
成分とするエッチングガスによるドライエッチング法を
用いて、第２の絶縁層３にスルーホール５を形成する。
なお、ドライエッチング法等の条件は、後述する実施例
で示した条件と同一である。
【００１４】スルーホール５の成形に際しては、まず通
常使用されるＲＦパワーの高い高密度プラズマ、即ちＲ
Ｆパワー＝３ｋＷの高密度プラズマを用いてスルーホー
ルを所定の深さまでエッチングした後に、スルーホール
内にボーイングを発生させることのないＲＦパワーの低
い高密度プラズマ、即ちＲＦパワー＝２．４ｋＷの高密
度プラズマを用いてエッチングすることにより、全体と
してボーイングのないスルーホール５を完成させる。
常使用されるＲＦパワーの高い高密度プラズマ、即ちＲ
Ｆパワー＝３ｋＷの高密度プラズマを用いてスルーホー
ルを所定の深さまでエッチングした後に、スルーホール
内にボーイングを発生させることのないＲＦパワーの低
い高密度プラズマ、即ちＲＦパワー＝２．４ｋＷの高密
度プラズマを用いてエッチングすることにより、全体と
してボーイングのないスルーホール５を完成させる。
【００１５】上記ＲＦパワーの切り替えは、スルーホー
ルの深さが完成深さの７５％になった時点で行う。即
ち、０〜０．７５μｍの深さまでは、ＲＦパワー＝３ｋ
Ｗの高密度プラズマでエッチングし、０．７５μｍ〜１
μｍの深さまではＲＦパワー＝２．４ｋＷの高密度プラ
ズマでエッチングする。
ルの深さが完成深さの７５％になった時点で行う。即
ち、０〜０．７５μｍの深さまでは、ＲＦパワー＝３ｋ
Ｗの高密度プラズマでエッチングし、０．７５μｍ〜１
μｍの深さまではＲＦパワー＝２．４ｋＷの高密度プラ
ズマでエッチングする。
【００１６】そして、スルーホール５の完成後は、図２
に示すように、レジスト６を除去した後、スルーホール
５の内面や第２の絶縁層３の上面にＴｉやＴｉＮ等の成
膜７を、Ａｒ等のプラズマを用いたスパッタリング法に
より形成する。
に示すように、レジスト６を除去した後、スルーホール
５の内面や第２の絶縁層３の上面にＴｉやＴｉＮ等の成
膜７を、Ａｒ等のプラズマを用いたスパッタリング法に
より形成する。
【００１７】次に、スルーホール５内にアルミニウム等
の金属を埋め込むと共に、第２の絶縁層３の上面にアル
ミニウム等の金属膜を形成し、該金属膜に第３の回路３
１（図４参照）を形成する。
の金属を埋め込むと共に、第２の絶縁層３の上面にアル
ミニウム等の金属膜を形成し、該金属膜に第３の回路３
１（図４参照）を形成する。
【００１８】以上のようにこの実施の形態によれば、ス
ルーホールの深さが完成深さの７５％になった時点でＲ
Ｆパワーを３ｋＷの高い状態から２．４ｋＷの低い状態
に切り替えているので、後述する実施例からも明らかな
ように、スルーホール５にボーイングが発生することが
ないと共に、スルーホール５が底部に向かってテーパ状
に縮径された状態になる。このため、スパッタリング法
を用いて、成膜７をスルーホール５の内面に確実に形成
することができる。即ち、成膜７の不良が生じることが
ないので、製品歩留まりを向上させることができる。ま
た、完成深さの７５％まではＲＦパワーの高い高密度プ
ラズマを用いているので、エッチングレイトが低下する
こともほとんどない。
ルーホールの深さが完成深さの７５％になった時点でＲ
Ｆパワーを３ｋＷの高い状態から２．４ｋＷの低い状態
に切り替えているので、後述する実施例からも明らかな
ように、スルーホール５にボーイングが発生することが
ないと共に、スルーホール５が底部に向かってテーパ状
に縮径された状態になる。このため、スパッタリング法
を用いて、成膜７をスルーホール５の内面に確実に形成
することができる。即ち、成膜７の不良が生じることが
ないので、製品歩留まりを向上させることができる。ま
た、完成深さの７５％まではＲＦパワーの高い高密度プ
ラズマを用いているので、エッチングレイトが低下する
こともほとんどない。
【００１９】なお、上記実施の形態では、第２の絶縁層
３におけるスルーホール５を例にとって説明したが、第
１の絶縁層２のスルーホール５や第３の絶縁層４のスル
ーホール５も同様にして成形することができる。また、
２つ以上の絶縁層を貫通するスルーホールも同様にして
成形することができる。
３におけるスルーホール５を例にとって説明したが、第
１の絶縁層２のスルーホール５や第３の絶縁層４のスル
ーホール５も同様にして成形することができる。また、
２つ以上の絶縁層を貫通するスルーホールも同様にして
成形することができる。
【００２０】次に、ボーイングの発生がＲＦパワーの切
り替え位置とどのような関係にあるかを実験により調査
したので、その結果を図３を参照して説明する。
り替え位置とどのような関係にあるかを実験により調査
したので、その結果を図３を参照して説明する。
【００２１】実験条件は下記のイ〜ホの通りである。 イ．ＲＦパワーを３ｋＷから２．４ｋＷに切り替える。 ロ．エッチングガスはＣＦ４を主成分とするものであ
る。 ハ．被エッチング材は、酸化シリコン（ＳｉＯ2 ）から
なる１μｍの厚さの絶縁層である。 ニ．スルーホールは、断面円形状のものであり、レジス
トにおける径が０．２４μｍである。 ホ．スルーホールの完成深さは、１μｍである。
る。 ハ．被エッチング材は、酸化シリコン（ＳｉＯ2 ）から
なる１μｍの厚さの絶縁層である。 ニ．スルーホールは、断面円形状のものであり、レジス
トにおける径が０．２４μｍである。 ホ．スルーホールの完成深さは、１μｍである。
【００２２】また、図３において、エッチング割合は、
完成スルーホールの底からＲＦパワーの切り替え位置ま
での寸法と、スルーホールの完成深さとの比をパーセン
トで示したものである。例えば、エッチング割合の２０
％は、完成スルーホールの８０％の深さ位置を意味して
いる。また、ボーイング度合いは、図５に示すボーイン
グ５１の最大径寸法ａと、スルーホール５の開口部の径
寸法ｂとの比、即ち（ａ／ｂ）を示している。例えば、
ボーイング度合いが１以下であればボーイングが存在し
ないことを意味し、ボーイング度合いが１を超える場合
にはボーイングが存在することを意味している。
完成スルーホールの底からＲＦパワーの切り替え位置ま
での寸法と、スルーホールの完成深さとの比をパーセン
トで示したものである。例えば、エッチング割合の２０
％は、完成スルーホールの８０％の深さ位置を意味して
いる。また、ボーイング度合いは、図５に示すボーイン
グ５１の最大径寸法ａと、スルーホール５の開口部の径
寸法ｂとの比、即ち（ａ／ｂ）を示している。例えば、
ボーイング度合いが１以下であればボーイングが存在し
ないことを意味し、ボーイング度合いが１を超える場合
にはボーイングが存在することを意味している。
【００２３】次に、図３に示す実験結果について考察す
る。図３から、エッチング割合が２０％の時点でボーイ
ング度合いが１になり、エッチング割合が２０％より小
さくなるとボーイング度合いが１より大きくなることが
わかる。従って、スルーホールの深さが完成深さの８０
％を超える前に、高いＲＦパワーから低いＲＦパワーに
切り替えることにより、ボーイングの発生を防止するこ
とができる。また、８０％より浅い位置でＲＦパワーを
切り替えると、ボーイング度合いが１以下となって、ス
ルーホールが下方に縮径されたテーパ状になるので、上
述した成膜７（図２参照）を形成する上では極めて都合
が良い。ただし、あまり浅い位置で低いＲＦパワーに切
り替えると、エッチングレイトが遅くなり、製造能率が
低下するので、７０％より浅い位置でＲＦパワーを切り
替えるのは好ましくない。
る。図３から、エッチング割合が２０％の時点でボーイ
ング度合いが１になり、エッチング割合が２０％より小
さくなるとボーイング度合いが１より大きくなることが
わかる。従って、スルーホールの深さが完成深さの８０
％を超える前に、高いＲＦパワーから低いＲＦパワーに
切り替えることにより、ボーイングの発生を防止するこ
とができる。また、８０％より浅い位置でＲＦパワーを
切り替えると、ボーイング度合いが１以下となって、ス
ルーホールが下方に縮径されたテーパ状になるので、上
述した成膜７（図２参照）を形成する上では極めて都合
が良い。ただし、あまり浅い位置で低いＲＦパワーに切
り替えると、エッチングレイトが遅くなり、製造能率が
低下するので、７０％より浅い位置でＲＦパワーを切り
替えるのは好ましくない。
【００２４】従って、上記実験から得られる結論として
は、エッチング割合が２０％以上３０％以下（完成深さ
の７０％以上８０％以下、つまり８０％に達する近傍）
の地点で、高いＲＦパワーから低いＲＦパワーに切り替
えることが好ましいといえる。
は、エッチング割合が２０％以上３０％以下（完成深さ
の７０％以上８０％以下、つまり８０％に達する近傍）
の地点で、高いＲＦパワーから低いＲＦパワーに切り替
えることが好ましいといえる。
【００２５】また、ＲＦパワーとしては２．７ｋＷまで
低くなるとボーイングが発生しなくなるので、低いＲＦ
パワーとしては、上記実験で得られた２．４ｋＷ〜２．
７ｋＷの範囲を使用することが好ましい。即ち、低いＲ
Ｆパワーは、高いＲＦパワーの８０％〜９０％に設定す
ることが好ましい。なお、８０％は２．４ｋＷ／３ｋＷ
を意味し、９０％は２．７ｋＷ／３ｋＷを意味してい
る。
低くなるとボーイングが発生しなくなるので、低いＲＦ
パワーとしては、上記実験で得られた２．４ｋＷ〜２．
７ｋＷの範囲を使用することが好ましい。即ち、低いＲ
Ｆパワーは、高いＲＦパワーの８０％〜９０％に設定す
ることが好ましい。なお、８０％は２．４ｋＷ／３ｋＷ
を意味し、９０％は２．７ｋＷ／３ｋＷを意味してい
る。
【００２６】
【発明の効果】以上のように、この発明によれば、ＲＦ
パワーの高いプラズマを用いてスルーホールを所定の深
さまでエッチングした後に、スルーホール内にボーイン
グを発生させることのないＲＦパワーの低いプラズマに
切り替えることにより、全体としてボーイングのないス
ルーホールを完成させるようになっているので、スルー
ホールにボーイングが発生することがない。従って、ボ
ーイングの発生によって例えば成膜の不良が生じること
がないので、製品歩留まりが向上するという効果があ
る。しかも、所定の深さまではＲＦパワーの高いプラズ
マを用いているので、エッチングレイトが低下するのを
極力抑えることができるという効果もある。
パワーの高いプラズマを用いてスルーホールを所定の深
さまでエッチングした後に、スルーホール内にボーイン
グを発生させることのないＲＦパワーの低いプラズマに
切り替えることにより、全体としてボーイングのないス
ルーホールを完成させるようになっているので、スルー
ホールにボーイングが発生することがない。従って、ボ
ーイングの発生によって例えば成膜の不良が生じること
がないので、製品歩留まりが向上するという効果があ
る。しかも、所定の深さまではＲＦパワーの高いプラズ
マを用いているので、エッチングレイトが低下するのを
極力抑えることができるという効果もある。
【００２７】この発明によれば、スルーホールの完成深
さの８０％に達する近傍でＲＦパワーの高いプラズマか
らＲＦパワーの低いプラズマに切り替えているので、ス
ルーホールにボーイングが発生するのを確実に防止する
ことができる。しかも、少なくとも８０％まではＲＦパ
ワーの高いプラズマを用いることが可能であるので、エ
ッチングレイトがほとんど低下することがないという効
果がある。
さの８０％に達する近傍でＲＦパワーの高いプラズマか
らＲＦパワーの低いプラズマに切り替えているので、ス
ルーホールにボーイングが発生するのを確実に防止する
ことができる。しかも、少なくとも８０％まではＲＦパ
ワーの高いプラズマを用いることが可能であるので、エ
ッチングレイトがほとんど低下することがないという効
果がある。
【図１】 この発明の実施の形態による半導体装置の製
造方法を示す図であって、スルーホールを成形した後の
状態を示す半導体装置の要部説明図である。
造方法を示す図であって、スルーホールを成形した後の
状態を示す半導体装置の要部説明図である。
【図２】 同半導体装置の製造方法を示す図であって、
スルーホール等に成膜を形成した後の状態を示す半導体
装置の要部説明図である。
スルーホール等に成膜を形成した後の状態を示す半導体
装置の要部説明図である。
【図３】 同半導体装置の製造方法におけるスルーホー
ルの成形に関する実験結果を示す図である。
ルの成形に関する実験結果を示す図である。
【図４】 三次元集積回路上に構成された半導体装置の
要部説明図である。
要部説明図である。
【図５】 従来例として示した半導体装置の製造方法を
示す図であって、スルーホールをＲＦパワーの高いプラ
ズマで成形した後の状態を示す半導体装置の要部説明図
である。
示す図であって、スルーホールをＲＦパワーの高いプラ
ズマで成形した後の状態を示す半導体装置の要部説明図
である。
【図６】 同半導体装置の製造方法を示す図であって、
スルーホール等に成膜を形成した後の状態を示す半導体
装置の要部説明図である。
スルーホール等に成膜を形成した後の状態を示す半導体
装置の要部説明図である。
【図７】 従来例として示した他の半導体装置の製造方
法を示す図であって、スルーホールをＲＦパワーの低い
プラズマで成形した後の状態を示す半導体装置の要部説
明図である。
法を示す図であって、スルーホールをＲＦパワーの低い
プラズマで成形した後の状態を示す半導体装置の要部説
明図である。
２ 第１の絶縁層、３ 第２の絶縁層、４ 第３の絶縁
層、５ スルーホール。
層、５ スルーホール。
フロントページの続き Ｆターム(参考） 4M104 AA01 BB14 CC01 DD08 DD12 DD16 DD37 EE08 EE14 FF07 FF13 FF18 FF22 GG09 GG10 GG13 GG14 HH20 5F004 AA01 AA12 BB13 CA03 DA01 DB03 EA28 EB01 5F033 HH08 HH18 HH33 JJ01 JJ08 JJ18 JJ33 KK01 KK08 KK18 KK33 MM05 MM08 MM13 NN06 NN07 NN32 NN33 PP15 QQ09 QQ12 QQ34 QQ37 RR04 WW00 WW10 XX34
Claims (2)
- 【請求項１】 酸化シリコン系の絶縁層に上下方向に貫
通するスルーホールを成形する半導体装置の製造方法で
あって、 ＲＦパワーの高いプラズマを用いてスルーホールを所定
の深さまでエッチングした後に、スルーホール内にボー
イングを発生させることのないＲＦパワーの低いプラズ
マに切り替えることにより、全体としてボーイングのな
いスルーホールを完成させることを特徴とする半導体装
置の製造方法。 - 【請求項２】 スルーホールの完成深さの８０％に達す
る近傍でＲＦパワーの高いプラズマからＲＦパワーの低
いプラズマに切り替えることを特徴とする請求項１記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004024A JP2002208634A (ja) | 2001-01-11 | 2001-01-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004024A JP2002208634A (ja) | 2001-01-11 | 2001-01-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002208634A true JP2002208634A (ja) | 2002-07-26 |
Family
ID=18872270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001004024A Withdrawn JP2002208634A (ja) | 2001-01-11 | 2001-01-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002208634A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339616A (ja) * | 2005-06-06 | 2006-12-14 | Elpida Memory Inc | キャパシタの製造方法 |
-
2001
- 2001-01-11 JP JP2001004024A patent/JP2002208634A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339616A (ja) * | 2005-06-06 | 2006-12-14 | Elpida Memory Inc | キャパシタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101399181B1 (ko) | 플라즈마 프로세싱 시스템에 대한 마스크 언더컷 및 노치를최소화시키는 방법 | |
| US10204859B2 (en) | Interconnect structure and fabricating method thereof | |
| US5001541A (en) | Advanced electromigration resistant interconnect structure and process | |
| JP2000150641A (ja) | 半導体装置の製造方法 | |
| JP2002208634A (ja) | 半導体装置の製造方法 | |
| US20180331044A1 (en) | Semiconductor device and fabrication method thereof | |
| JPH09120954A (ja) | 半導体装置の製造方法 | |
| JP2006032721A (ja) | 半導体装置の製造方法 | |
| KR20070073053A (ko) | 반도체 소자 및 그의 형성 방법 | |
| US9349635B2 (en) | Integrated circuits and methods of forming the same with multi-level electrical connection | |
| JP2007135129A (ja) | 圧電振動片の製造方法およびその製造方法により製造した圧電振動片 | |
| JPH01239932A (ja) | ポリシリサイド構造ゲート積層膜のドライエッチング方法 | |
| KR100373363B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| JPH07130681A (ja) | 半導体装置の配線接続孔の形成方法装置 | |
| EP1348233A1 (en) | Method of dry etching an antireflection coating in semiconductor devices | |
| JP2003109948A (ja) | 配線の形成方法 | |
| JP2006339623A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
| KR0153616B1 (ko) | 포토레지스터 에치 백 스텝의 안정화 방법 | |
| JPH06151352A (ja) | 半導体装置の製造方法 | |
| JP2005203496A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100353403B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100390941B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| US8507346B2 (en) | Method of forming a semiconductor device having a cut-way hole to expose a portion of a hardmask layer | |
| KR20030091452A (ko) | 피팅 현상을 방지하는 패턴 형성 방법 | |
| KR100396697B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080401 |