JP2002199706A - Ｄｃ／ｄｃ変換回路 - Google Patents
Ｄｃ／ｄｃ変換回路Info
- Publication number
- JP2002199706A JP2002199706A JP2000397979A JP2000397979A JP2002199706A JP 2002199706 A JP2002199706 A JP 2002199706A JP 2000397979 A JP2000397979 A JP 2000397979A JP 2000397979 A JP2000397979 A JP 2000397979A JP 2002199706 A JP2002199706 A JP 2002199706A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- transistor
- current
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 ＤＣ入力電圧よりも低い定格電圧のシャント
ＩＣを用いて、ＤＣ／ＤＣ変換部の制御を行うことがで
きるＤＣ／ＤＣ変換回路を提供する。 【解決手段】 ＤＣ／ＤＣ変換回路１は、自励式ＤＣ／
ＤＣ変換部１１と、出力電圧検出回路１３と、主回路遮
断電流レベル制御回路１２とを有する降圧型をなし、主
回路遮断電流レベル制御回路１２は、入出力端子の一方
が前記電流導入端子を構成する電流導入用トランジスタ
を備えた電流導入回路１２１と、駆動端子が電流導入用
トランジスタ１２１の入出力端子の他方に接続されると
ともに、トランジスタ駆動用抵抗を介してＤＣ出力端子
に接続されシャント回路１２２と、を備えて構成され、
シャント回路１２２は、ＤＣ出力電圧検出端子の電圧
が、所定の基準値を超えたときは、トランジスタ駆動用
抵抗を介してＤＣ出力端子側から電流を吸い込むことで
電流導入用トランジスタ１２１をオンさせ、ＤＣ入力端
子側からの電流の吸い込みを、当該電流導入用トランジ
スタ１２１の電流導入端子を介して行うことを特徴とす
る。
ＩＣを用いて、ＤＣ／ＤＣ変換部の制御を行うことがで
きるＤＣ／ＤＣ変換回路を提供する。 【解決手段】 ＤＣ／ＤＣ変換回路１は、自励式ＤＣ／
ＤＣ変換部１１と、出力電圧検出回路１３と、主回路遮
断電流レベル制御回路１２とを有する降圧型をなし、主
回路遮断電流レベル制御回路１２は、入出力端子の一方
が前記電流導入端子を構成する電流導入用トランジスタ
を備えた電流導入回路１２１と、駆動端子が電流導入用
トランジスタ１２１の入出力端子の他方に接続されると
ともに、トランジスタ駆動用抵抗を介してＤＣ出力端子
に接続されシャント回路１２２と、を備えて構成され、
シャント回路１２２は、ＤＣ出力電圧検出端子の電圧
が、所定の基準値を超えたときは、トランジスタ駆動用
抵抗を介してＤＣ出力端子側から電流を吸い込むことで
電流導入用トランジスタ１２１をオンさせ、ＤＣ入力端
子側からの電流の吸い込みを、当該電流導入用トランジ
スタ１２１の電流導入端子を介して行うことを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、降圧・非絶縁型の
自励式ＤＣ／ＤＣ変換回路に関し、ＤＣ入力電圧よりも
低い定格電圧のシャントＩＣを用いて、ＤＣ／ＤＣ変換
部の制御を行うことができるＤＣ／ＤＣ変換回路に関す
る。
自励式ＤＣ／ＤＣ変換回路に関し、ＤＣ入力電圧よりも
低い定格電圧のシャントＩＣを用いて、ＤＣ／ＤＣ変換
部の制御を行うことができるＤＣ／ＤＣ変換回路に関す
る。
【０００２】
【従来の技術】従来、降圧・非絶縁型の自励式ＤＣ／Ｄ
Ｃ変換回路として、図７に示す回路が知られている。図
７のＤＣ／ＤＣ変換回路９は、たとえばプリンタに使用
されるもので、ＤＣ／ＤＣ変換部９１と、主回路遮断電
流レベル制御回路９２と、出力電圧検出回路９３と、入
力部９４（入力コンデンサＣ１′）と、出力部９５（出
力コンデンサＣ２′）と、から構成されている。
Ｃ変換回路として、図７に示す回路が知られている。図
７のＤＣ／ＤＣ変換回路９は、たとえばプリンタに使用
されるもので、ＤＣ／ＤＣ変換部９１と、主回路遮断電
流レベル制御回路９２と、出力電圧検出回路９３と、入
力部９４（入力コンデンサＣ１′）と、出力部９５（出
力コンデンサＣ２′）と、から構成されている。
【０００３】ＤＣ／ＤＣ変換部９１は、主回路遮断回路
９１１と主回路９１２とから構成される。主回路遮断回
路９１１は、主回路遮断用トランジスタＱ１′と、抵抗
Ｒ１′とからなり、主回路９１２は、主回路トランジス
タＱ２′と抵抗Ｒ２′，Ｒ３′と、ダイオードＤ１′
と、ダイオード・コンデンサ並列回路（Ｄ２′・
Ｃ３′）と、二次巻線付リアクトル回路（リアクトルＬ
１′，コイルＬ２′）とからなる。
９１１と主回路９１２とから構成される。主回路遮断回
路９１１は、主回路遮断用トランジスタＱ１′と、抵抗
Ｒ１′とからなり、主回路９１２は、主回路トランジス
タＱ２′と抵抗Ｒ２′，Ｒ３′と、ダイオードＤ１′
と、ダイオード・コンデンサ並列回路（Ｄ２′・
Ｃ３′）と、二次巻線付リアクトル回路（リアクトルＬ
１′，コイルＬ２′）とからなる。
【０００４】主回路遮断用トランジスタＱ１′のエミッ
タ端子ＥはＤＣ入力端子Ａ１′に接続され、コレクタ端
子Ｃは主回路９１２の主回路トランジスタＱ２′のベー
ス端子Ｂに接続され、このベース端子Ｂは後述する主回
路遮断電流レベル制御回路９２の抵抗Ｒ４′，Ｒ５′間
に接続されている。抵抗Ｒ１′の一方端子は入力端子Ａ
１′に接続され他方端子は主回路トランジスタＱ２′の
エミッタ端子Ｅに接続されている。
タ端子ＥはＤＣ入力端子Ａ１′に接続され、コレクタ端
子Ｃは主回路９１２の主回路トランジスタＱ２′のベー
ス端子Ｂに接続され、このベース端子Ｂは後述する主回
路遮断電流レベル制御回路９２の抵抗Ｒ４′，Ｒ５′間
に接続されている。抵抗Ｒ１′の一方端子は入力端子Ａ
１′に接続され他方端子は主回路トランジスタＱ２′の
エミッタ端子Ｅに接続されている。
【０００５】主回路トランジスタＱ２′のエミッタ端子
Ｅは前述したように抵抗Ｒ１′の他方端子に接続される
とともにコイルＬ２′の一方端子に接続され、コレクタ
端子Ｃは、リアクトルＬ１′の一方端子に接続されてい
る。また、主回路トランジスタＱ２′のベース端子Ｂは
抵抗Ｒ２′を介してグランドされるとともに、ダイオー
ド・コンデンサ並列回路（Ｄ２′・Ｃ３′）を介して、
コイルＬ２′の他方端子に接続されている。このコイル
Ｌ２′の他方端子は、ＤＣ出力端子ｂ１′に接続されて
いる。ダイオードＤ１′は、カソード端子Ｋが、主回路
トランジスタＱ ２′のコレクタ端子Ｃとリアクトル
Ｌ１′の一方端子との間に接続され、アノード端子Ａが
グランドされている。
Ｅは前述したように抵抗Ｒ１′の他方端子に接続される
とともにコイルＬ２′の一方端子に接続され、コレクタ
端子Ｃは、リアクトルＬ１′の一方端子に接続されてい
る。また、主回路トランジスタＱ２′のベース端子Ｂは
抵抗Ｒ２′を介してグランドされるとともに、ダイオー
ド・コンデンサ並列回路（Ｄ２′・Ｃ３′）を介して、
コイルＬ２′の他方端子に接続されている。このコイル
Ｌ２′の他方端子は、ＤＣ出力端子ｂ１′に接続されて
いる。ダイオードＤ１′は、カソード端子Ｋが、主回路
トランジスタＱ ２′のコレクタ端子Ｃとリアクトル
Ｌ１′の一方端子との間に接続され、アノード端子Ａが
グランドされている。
【０００６】主回路遮断電流レベル制御回路９２は、抵
抗Ｒ４′，Ｒ５′と、シャントＩＣ １′と、コンデンサ
Ｃ４′とからなる。抵抗Ｒ４′の一方端子は、抵抗
Ｒ１′と主回路トランジスタＱ２′のエミッタ端子Ｅと
の間に接続され、他方端子は主回路遮断用トランジスタ
Ｑ１′のベース端子Ｂに接続されている。抵抗Ｒ５′の
一方端子は抵抗Ｒ４′の他方端子に接続され、他方端子
はシャントＩＣ１′の駆動端子（カソード端子Ｋ）に接
続されている。シャントＩＣ１′のアノード端子Ａはグ
ランドされている。シャントＩＣ１′のカソード端子Ｋ
と電圧入力端子Ｓとの間にはコンデンサＣ４′が接続さ
れている。
抗Ｒ４′，Ｒ５′と、シャントＩＣ １′と、コンデンサ
Ｃ４′とからなる。抵抗Ｒ４′の一方端子は、抵抗
Ｒ１′と主回路トランジスタＱ２′のエミッタ端子Ｅと
の間に接続され、他方端子は主回路遮断用トランジスタ
Ｑ１′のベース端子Ｂに接続されている。抵抗Ｒ５′の
一方端子は抵抗Ｒ４′の他方端子に接続され、他方端子
はシャントＩＣ１′の駆動端子（カソード端子Ｋ）に接
続されている。シャントＩＣ１′のアノード端子Ａはグ
ランドされている。シャントＩＣ１′のカソード端子Ｋ
と電圧入力端子Ｓとの間にはコンデンサＣ４′が接続さ
れている。
【０００７】出力電圧検出回路９３は、抵抗Ｒ６′，Ｒ
７′の直列接続回路からなり、抵抗Ｒ６′，Ｒ７′間は
シャントＩＣ１′の電圧入力端子Ｓに接続されている。
７′の直列接続回路からなり、抵抗Ｒ６′，Ｒ７′間は
シャントＩＣ１′の電圧入力端子Ｓに接続されている。
【０００８】図７のＤＣ／ＤＣ変換回路９の動作を説明
する。ここでは、初期条件として、出力コンデンサ
Ｃ２′が充電されていない状態（Ｖｏ′＝０〔Ｖ〕）か
ら、入力端子Ａ１′、Ａ２′に入力電圧Ｖｉ′＝２４
〔Ｖ〕が与えられ、終期条件として出力コンデンサ
Ｃ２′が５〔Ｖ〕に充電される場合（すなわち、出力端
子ｂ１′，ｂ２′に出力電圧Ｖｏ′＝５〔Ｖ〕が現れる
場合）を説明する。
する。ここでは、初期条件として、出力コンデンサ
Ｃ２′が充電されていない状態（Ｖｏ′＝０〔Ｖ〕）か
ら、入力端子Ａ１′、Ａ２′に入力電圧Ｖｉ′＝２４
〔Ｖ〕が与えられ、終期条件として出力コンデンサ
Ｃ２′が５〔Ｖ〕に充電される場合（すなわち、出力端
子ｂ１′，ｂ２′に出力電圧Ｖｏ′＝５〔Ｖ〕が現れる
場合）を説明する。
【０００９】まず、入力端子Ａ１′，Ａ２′に入力電圧
Ｖｉ′＝２４〔Ｖ〕が与えられると、主回路トランジス
タＱ２′のベース端子Ｂにベース電流が流れ、当該主回
路トランジスタＱ２′はターン・オンして、ＤＣ入力電
流Ｉｉが流れる。リアクトルＬ１′には入力電流Ｉｉに
よるエネルギーが蓄積される。また、コイルＬ２′には
誘導起電力が生じ、Ｑ２′のエミッタ端子Ｅに向けて電
流が流れる。
Ｖｉ′＝２４〔Ｖ〕が与えられると、主回路トランジス
タＱ２′のベース端子Ｂにベース電流が流れ、当該主回
路トランジスタＱ２′はターン・オンして、ＤＣ入力電
流Ｉｉが流れる。リアクトルＬ１′には入力電流Ｉｉに
よるエネルギーが蓄積される。また、コイルＬ２′には
誘導起電力が生じ、Ｑ２′のエミッタ端子Ｅに向けて電
流が流れる。
【００１０】このとき、主回路遮断電流レベル制御回路
９２のシャントＩＣ１′はオフ状態なので、抵抗Ｒ４′
には電流が流れず、抵抗Ｒ４′の電圧降下はゼロであ
る。したがって、抵抗Ｒ１′の降下電圧が、主回路遮断
用トランジスタＱ１′のエミッタ・ベース間電圧に等し
いので、入力電流Ｉｉが小さい限り、主回路遮断用トラ
ンジスタＱ１′はオフ状態を維持する。
９２のシャントＩＣ１′はオフ状態なので、抵抗Ｒ４′
には電流が流れず、抵抗Ｒ４′の電圧降下はゼロであ
る。したがって、抵抗Ｒ１′の降下電圧が、主回路遮断
用トランジスタＱ１′のエミッタ・ベース間電圧に等し
いので、入力電流Ｉｉが小さい限り、主回路遮断用トラ
ンジスタＱ１′はオフ状態を維持する。
【００１１】入力電流Ｉｉが大きくなり、抵抗Ｒ１′の
端子間電圧（すなわち、主回路遮断用トランジスタ
Ｑ１′のエミッタ・ベース間電圧）がある電圧に達する
と、主回路遮断用トランジスタＱ１′がターン・オンす
る。主回路遮断用トランジスタＱ １′がターン・オンす
ると、主回路トランジスタＱ２′のベース端子Ｂの電位
は、ＤＣ入力電圧Ｖｉ（２４〔Ｖ〕）に等しくなる。主
回路トランジスタＱ２′のエミッタ端子Ｅの電圧は、Ｄ
Ｃ入力電圧Ｖｉよりも、抵抗Ｒ１′における電圧降下分
だけ低いので、主回路トランジスタＱ２′はターン・オ
フする。
端子間電圧（すなわち、主回路遮断用トランジスタ
Ｑ１′のエミッタ・ベース間電圧）がある電圧に達する
と、主回路遮断用トランジスタＱ１′がターン・オンす
る。主回路遮断用トランジスタＱ １′がターン・オンす
ると、主回路トランジスタＱ２′のベース端子Ｂの電位
は、ＤＣ入力電圧Ｖｉ（２４〔Ｖ〕）に等しくなる。主
回路トランジスタＱ２′のエミッタ端子Ｅの電圧は、Ｄ
Ｃ入力電圧Ｖｉよりも、抵抗Ｒ１′における電圧降下分
だけ低いので、主回路トランジスタＱ２′はターン・オ
フする。
【００１２】主回路トランジスタＱ２′がターン・オフ
すると、抵抗Ｒ１にはＤＣ入力電流Ｉｉは流れなくなる
ので、は主回路遮断用トランジスタＱ１′はターン・オ
フする。また、リアクトルＬ１′に蓄えられていたエネ
ルギーが出力コンデンサＣ２′側に供給される（グラン
ド、ダイオードＤ１′、リアクトルＬ１′の経路で電流
が流れる）。このとき、コイルＬ２′には、主回路トラ
ンジスタＱ２′のエミッタ・ベース間が逆バイアスされ
るように誘導起電力が生じているので主回路トランジス
タＱ２′が直ちにターン・オンすることはない。
すると、抵抗Ｒ１にはＤＣ入力電流Ｉｉは流れなくなる
ので、は主回路遮断用トランジスタＱ１′はターン・オ
フする。また、リアクトルＬ１′に蓄えられていたエネ
ルギーが出力コンデンサＣ２′側に供給される（グラン
ド、ダイオードＤ１′、リアクトルＬ１′の経路で電流
が流れる）。このとき、コイルＬ２′には、主回路トラ
ンジスタＱ２′のエミッタ・ベース間が逆バイアスされ
るように誘導起電力が生じているので主回路トランジス
タＱ２′が直ちにターン・オンすることはない。
【００１３】リアクトルＬ１′に蓄えられていたエネル
ギーが放出されると、主回路トランジスタＱ２′は、エ
ミッタ・ベース間が順バイアスされターン・オンし、上
述した、Ｑ１′のターン・オン、Ｑ２′のターン・オ
フ、Ｑ１′のターン・オフ、Ｑ ２′のターン・オンが繰
り返され、ＤＣ出力コンデンサＣ２′が、次第に充電さ
れる。
ギーが放出されると、主回路トランジスタＱ２′は、エ
ミッタ・ベース間が順バイアスされターン・オンし、上
述した、Ｑ１′のターン・オン、Ｑ２′のターン・オ
フ、Ｑ１′のターン・オフ、Ｑ ２′のターン・オンが繰
り返され、ＤＣ出力コンデンサＣ２′が、次第に充電さ
れる。
【００１４】ＤＣ出力コンデンサＣ２′が上昇し、出力
電圧検出回路９３の抵抗Ｒ６′，Ｒ ７′間の電圧がシャ
ントＩＣ１′の基準電圧ＶＲＥＦを超えると（すなわ
ち、ＤＣ出力電圧Ｖｏが定格出力電圧（Ｖｏ＝５
〔Ｖ〕）を超えると）、シャントＩＣ １′はオンして、
カソード端子から電流を吸い込む。
電圧検出回路９３の抵抗Ｒ６′，Ｒ ７′間の電圧がシャ
ントＩＣ１′の基準電圧ＶＲＥＦを超えると（すなわ
ち、ＤＣ出力電圧Ｖｏが定格出力電圧（Ｖｏ＝５
〔Ｖ〕）を超えると）、シャントＩＣ １′はオンして、
カソード端子から電流を吸い込む。
【００１５】この電流は、抵抗Ｒ４′に電圧降下を生じ
させる。この電圧降下ＶＲ４′は、小さいＤＣ入力電流
Ｉｉで（すなわち、抵抗Ｒ１′での小さい電圧降下
で）、主回路駆動用トランジスタＱ１′をターン・オン
させる。
させる。この電圧降下ＶＲ４′は、小さいＤＣ入力電流
Ｉｉで（すなわち、抵抗Ｒ１′での小さい電圧降下
で）、主回路駆動用トランジスタＱ１′をターン・オン
させる。
【００１６】
【発明が解決しようとする課題】ところで、図７のＤＣ
／ＤＣ変換回路９では、シャントＩＣ１′には、ＤＣ入
力電圧（２４〔Ｖ〕）が抵抗Ｒ１′，Ｒ４′，Ｒ５′を
介して直接加えられるので、シャントＩＣ１′として定
格電圧が２４〔Ｖ〕のものが使用されている。したがっ
て、低定格電圧のシャントＩＣ１′を使用している限り
において、ＤＣ／ＤＣ変換回路９は、ＤＣ入力電圧が高
い場合には適用できない。
／ＤＣ変換回路９では、シャントＩＣ１′には、ＤＣ入
力電圧（２４〔Ｖ〕）が抵抗Ｒ１′，Ｒ４′，Ｒ５′を
介して直接加えられるので、シャントＩＣ１′として定
格電圧が２４〔Ｖ〕のものが使用されている。したがっ
て、低定格電圧のシャントＩＣ１′を使用している限り
において、ＤＣ／ＤＣ変換回路９は、ＤＣ入力電圧が高
い場合には適用できない。
【００１７】一般に、高定格電圧のシャントＩＣは、価
格が高いため、図７のＤＣ／ＤＣ変換回路９の構成をそ
のまま、ＤＣ入力電圧を高くして使用しようとすれば、
高価格のシャントＩＣ（高定格電圧のシャントＩＣ）を
使用せざるを得ない。
格が高いため、図７のＤＣ／ＤＣ変換回路９の構成をそ
のまま、ＤＣ入力電圧を高くして使用しようとすれば、
高価格のシャントＩＣ（高定格電圧のシャントＩＣ）を
使用せざるを得ない。
【００１８】本発明の目的は、従来のＤＣ／ＤＣ変換回
路をわずかに変更する（少数の回路部品を追加する）の
みで、ＤＣ／ＤＣ変換回路のＤＣ入力の定格電圧を高く
することができる降圧・非絶縁型のＤＣ／ＤＣ変換回路
を実現することである。
路をわずかに変更する（少数の回路部品を追加する）の
みで、ＤＣ／ＤＣ変換回路のＤＣ入力の定格電圧を高く
することができる降圧・非絶縁型のＤＣ／ＤＣ変換回路
を実現することである。
【００１９】
【課題を解決するための手段】本発明の降圧型のＤＣ／
ＤＣ変換回路は、自励式のＤＣ／ＤＣ変換部と、ＤＣ出
力端子の電圧を検出する出力電圧検出回路と、主回路遮
断電流レベル制御回路とから構成される。
ＤＣ変換回路は、自励式のＤＣ／ＤＣ変換部と、ＤＣ出
力端子の電圧を検出する出力電圧検出回路と、主回路遮
断電流レベル制御回路とから構成される。
【００２０】主回路遮断電流レベル制御回路は、ＤＣ入
力端子に抵抗を介して接続された電流導入端子、および
前記出力電圧検出回路の検出端子に接続されたＤＣ出力
電圧検出端子を有し、前記ＤＣ出力電圧検出端子の電圧
が、前記所定の基準値を超えたときは、電流導入端子を
介して電流の吸込みを行うことで前記ＤＣ／ＤＣ変換部
の変換動作を停止させることができる。
力端子に抵抗を介して接続された電流導入端子、および
前記出力電圧検出回路の検出端子に接続されたＤＣ出力
電圧検出端子を有し、前記ＤＣ出力電圧検出端子の電圧
が、前記所定の基準値を超えたときは、電流導入端子を
介して電流の吸込みを行うことで前記ＤＣ／ＤＣ変換部
の変換動作を停止させることができる。
【００２１】本発明の特徴は、主回路遮断電流レベル制
御回路が、（１）入出力端子の一方が前記電流導入端子
を構成する電流導入用トランジスタを備えた電流導入回
路と、（２）駆動端子が電流導入用トランジスタの入出
力端子の他方に接続されるとともに、トランジスタ駆動
用抵抗を介して前記ＤＣ出力端子に接続されシャント回
路と、を備えて構成されていることにある。
御回路が、（１）入出力端子の一方が前記電流導入端子
を構成する電流導入用トランジスタを備えた電流導入回
路と、（２）駆動端子が電流導入用トランジスタの入出
力端子の他方に接続されるとともに、トランジスタ駆動
用抵抗を介して前記ＤＣ出力端子に接続されシャント回
路と、を備えて構成されていることにある。
【００２２】ここで、シャント回路は、ＤＣ出力電圧検
出端子の電圧が、前記所定の基準値を超えたときは、ト
ランジスタ駆動用抵抗を介してＤＣ出力端子側から電流
を吸い込むことで前記電流導入用トランジスタをオンさ
せ、ＤＣ入力端子側からの電流の吸い込みを、当該電流
導入用トランジスタの前記電流導入端子を介して行う。
出端子の電圧が、前記所定の基準値を超えたときは、ト
ランジスタ駆動用抵抗を介してＤＣ出力端子側から電流
を吸い込むことで前記電流導入用トランジスタをオンさ
せ、ＤＣ入力端子側からの電流の吸い込みを、当該電流
導入用トランジスタの前記電流導入端子を介して行う。
【００２３】典型的には、電流導入回路の前記電流導入
用トランジスタは、ＮＰＮ型トランジスタであり、コレ
クタ端子が電流導入端子を構成し、エミッタ端子がシャ
ント回路の駆動端子に接続され、ベース端子がベース抵
抗を介してＤＣ出力端子に接続される。
用トランジスタは、ＮＰＮ型トランジスタであり、コレ
クタ端子が電流導入端子を構成し、エミッタ端子がシャ
ント回路の駆動端子に接続され、ベース端子がベース抵
抗を介してＤＣ出力端子に接続される。
【００２４】本発明のＤＣ／ＤＣ変換回路では、シャン
ト回路のカソード端子には、降圧されたＤＣ出力電圧が
加えられているので、高いＤＣ入力電圧仕様の場合であ
ってもシャント回路として定格電圧が低いものを使用す
ることができる。
ト回路のカソード端子には、降圧されたＤＣ出力電圧が
加えられているので、高いＤＣ入力電圧仕様の場合であ
ってもシャント回路として定格電圧が低いものを使用す
ることができる。
【００２５】
【発明の実施の形態】以下、本発明のＤＣ／ＤＣ変換回
路の一実施例を図１により説明する。
路の一実施例を図１により説明する。
【００２６】図１においてＤＣ／ＤＣ変換回路１は、た
とえばプリンタに使用されるもので、ＤＣ／ＤＣ変換部
１１と、主回路遮断電流レベル制御回路１２と、出力電
圧検出回路１３と、入力部１４（入力コンデンサＣ１）
と、出力部１５（出力コンデンサＣ２）と、から構成さ
れている。
とえばプリンタに使用されるもので、ＤＣ／ＤＣ変換部
１１と、主回路遮断電流レベル制御回路１２と、出力電
圧検出回路１３と、入力部１４（入力コンデンサＣ１）
と、出力部１５（出力コンデンサＣ２）と、から構成さ
れている。
【００２７】ＤＣ／ＤＣ変換部１１は、主回路遮断回路
１１１と主回路１１２とから構成される。主回路遮断回
路１１１は、ＰＮＰ型の主回路遮断用トランジスタＱ１
と、抵抗Ｒ１とからなり、主回路１１２は、ＰＮＰ型の
主回路トランジスタＱ２と抵抗Ｒ２，Ｒ３と、ダイオー
ドＤ１と、ダイオード・コンデンサ並列回路（Ｄ２・Ｃ
３）と、二次巻線付リアクトル回路（リアクトルＬ１，
コイルＬ２）とからなる。
１１１と主回路１１２とから構成される。主回路遮断回
路１１１は、ＰＮＰ型の主回路遮断用トランジスタＱ１
と、抵抗Ｒ１とからなり、主回路１１２は、ＰＮＰ型の
主回路トランジスタＱ２と抵抗Ｒ２，Ｒ３と、ダイオー
ドＤ１と、ダイオード・コンデンサ並列回路（Ｄ２・Ｃ
３）と、二次巻線付リアクトル回路（リアクトルＬ１，
コイルＬ２）とからなる。
【００２８】主回路遮断用トランジスタＱ１のエミッタ
端子ＥはＤＣ入力端子Ａ１に接続され、コレクタ端子Ｃ
は主回路１１２の主回路トランジスタＱ２のベース端子
Ｂに接続され、このベース端子Ｂは後述する主回路遮断
電流レベル制御回路１２の抵抗Ｒ４，Ｒ５間に接続され
ている。抵抗Ｒ１の一方端子は入力端子Ａ１に接続され
他方端子は主回路トランジスタＱ２のエミッタ端子Ｅに
接続されている。
端子ＥはＤＣ入力端子Ａ１に接続され、コレクタ端子Ｃ
は主回路１１２の主回路トランジスタＱ２のベース端子
Ｂに接続され、このベース端子Ｂは後述する主回路遮断
電流レベル制御回路１２の抵抗Ｒ４，Ｒ５間に接続され
ている。抵抗Ｒ１の一方端子は入力端子Ａ１に接続され
他方端子は主回路トランジスタＱ２のエミッタ端子Ｅに
接続されている。
【００２９】主回路トランジスタＱ２のエミッタ端子Ｅ
は前述したように抵抗Ｒ１の他方端子に接続されるとと
もにコイルＬ２の一方端子に接続され、コレクタ端子Ｃ
は、リアクトルＬ１の一方端子に接続されている。ま
た、主回路トランジスタＱ２のベース端子Ｂは抵抗Ｒ２
を介してグランドされるとともに、ダイオード・コンデ
ンサ並列回路（Ｄ２・Ｃ３）を介して、コイルＬ２の他
方端子に接続されている。このコイルＬ２の他方端子
は、ＤＣ出力端子ｂ１に接続されている。ダイオードＤ
１は、カソード端子Ｋが、主回路トランジスタＱ２のコ
レクタ端子ＣとリアクトルＬ１の一方端子との間に接続
され、アノード端子Ａがグランドされている。
は前述したように抵抗Ｒ１の他方端子に接続されるとと
もにコイルＬ２の一方端子に接続され、コレクタ端子Ｃ
は、リアクトルＬ１の一方端子に接続されている。ま
た、主回路トランジスタＱ２のベース端子Ｂは抵抗Ｒ２
を介してグランドされるとともに、ダイオード・コンデ
ンサ並列回路（Ｄ２・Ｃ３）を介して、コイルＬ２の他
方端子に接続されている。このコイルＬ２の他方端子
は、ＤＣ出力端子ｂ１に接続されている。ダイオードＤ
１は、カソード端子Ｋが、主回路トランジスタＱ２のコ
レクタ端子ＣとリアクトルＬ１の一方端子との間に接続
され、アノード端子Ａがグランドされている。
【００３０】主回路遮断電流レベル制御回路１２は、電
流導入回路１２１と、シャント回路１２２とからなる。
流導入回路１２１と、シャント回路１２２とからなる。
【００３１】電流導入回路１２１は、ＮＰＮ型の電流導
入用トランジスタＱ３と、抵抗Ｒ４，Ｒ５と、抵抗Ｒ８
とからなり、シャント回路１２２は、シャントＩＣ
１と、トランジスタ駆動用抵抗Ｒ９と、コンデンサＣ４
とからなる。
入用トランジスタＱ３と、抵抗Ｒ４，Ｒ５と、抵抗Ｒ８
とからなり、シャント回路１２２は、シャントＩＣ
１と、トランジスタ駆動用抵抗Ｒ９と、コンデンサＣ４
とからなる。
【００３２】抵抗Ｒ４の一方端子は、抵抗Ｒ１と主回路
トランジスタＱ２のエミッタ端子Ｅとの間に接続され、
他方端子は主回路遮断用トランジスタＱ１のベース端子
Ｂに接続されている。抵抗Ｒ５の一方端子は抵抗Ｒ４の
他方端子に接続され、他方端子は電流導入用トランジス
タＱ３のコレクタ端子Ｃに接続されている。このコレク
タ端子Ｃが、本発明の電流導入端子を構成する。
トランジスタＱ２のエミッタ端子Ｅとの間に接続され、
他方端子は主回路遮断用トランジスタＱ１のベース端子
Ｂに接続されている。抵抗Ｒ５の一方端子は抵抗Ｒ４の
他方端子に接続され、他方端子は電流導入用トランジス
タＱ３のコレクタ端子Ｃに接続されている。このコレク
タ端子Ｃが、本発明の電流導入端子を構成する。
【００３３】電流導入用トランジスタＱ３のベース端子
Ｂは、抵抗Ｒ８を介してＤＣ出力端子ｂ１に接続され、
エミッタ端子Ｅは、シャントＩＣ１の駆動端子（カソー
ド端子Ｋ）に接続されている。
Ｂは、抵抗Ｒ８を介してＤＣ出力端子ｂ１に接続され、
エミッタ端子Ｅは、シャントＩＣ１の駆動端子（カソー
ド端子Ｋ）に接続されている。
【００３４】シャントＩＣ１のカソード端子Ｋは、トラ
ンジスタ駆動用抵抗Ｒ９を介してＤＣ出力端子ｂ１に接
続され、シャントＩＣ１のアノード端子Ａはグランドさ
れている。シャントＩＣ１のカソード端子Ｋと電圧入力
端子Ｓとの間にはコンデンサＣ４が接続されている。
ンジスタ駆動用抵抗Ｒ９を介してＤＣ出力端子ｂ１に接
続され、シャントＩＣ１のアノード端子Ａはグランドさ
れている。シャントＩＣ１のカソード端子Ｋと電圧入力
端子Ｓとの間にはコンデンサＣ４が接続されている。
【００３５】出力電圧検出回路１３は、抵抗Ｒ６，Ｒ７
の直列接続回路からなり、抵抗Ｒ６，Ｒ７間はシャント
ＩＣ１の電圧入力端子Ｓに接続されている。本実施形態
では、シャントＩＣ１は、２．５〔Ｖ〕の基準電圧Ｖ
ＲＥＦを持っており、これを端子Ｓに入力される電圧と
比較し、当該電圧が基準電圧ＶＲＥＦを超えたときは、
カソード端子Ｋからの電流の吸い込みを行う。
の直列接続回路からなり、抵抗Ｒ６，Ｒ７間はシャント
ＩＣ１の電圧入力端子Ｓに接続されている。本実施形態
では、シャントＩＣ１は、２．５〔Ｖ〕の基準電圧Ｖ
ＲＥＦを持っており、これを端子Ｓに入力される電圧と
比較し、当該電圧が基準電圧ＶＲＥＦを超えたときは、
カソード端子Ｋからの電流の吸い込みを行う。
【００３６】図１のＤＣ／ＤＣ変換回路１の動作を、図
２〜図５の回路図を参照して説明する。なお、各図にお
いて、電流の流れは、適宜実線矢印で示してある。
２〜図５の回路図を参照して説明する。なお、各図にお
いて、電流の流れは、適宜実線矢印で示してある。
【００３７】ここでは、初期条件として、出力コンデン
サＣ２が充電されていない状態（Ｖ ｏ＝０〔Ｖ〕）か
ら、入力端子Ａ１、Ａ２に入力電圧Ｖｉ＝４２〔Ｖ〕が
与えられ、終期条件として出力コンデンサＣ２が５
〔Ｖ〕に充電される場合、すなわち出力端子ｂ１，ｂ２
に出力電圧Ｖｏ＝５〔Ｖ〕が現れる場合を説明する。
サＣ２が充電されていない状態（Ｖ ｏ＝０〔Ｖ〕）か
ら、入力端子Ａ１、Ａ２に入力電圧Ｖｉ＝４２〔Ｖ〕が
与えられ、終期条件として出力コンデンサＣ２が５
〔Ｖ〕に充電される場合、すなわち出力端子ｂ１，ｂ２
に出力電圧Ｖｏ＝５〔Ｖ〕が現れる場合を説明する。
【００３８】まず、入力端子Ａ１，Ａ２に入力電圧Ｖｉ
＝４２〔Ｖ〕が与えられると、図２の回路図に示すよう
に、主回路トランジスタＱ２のベース端子Ｂにベース電
流が流れ、当該主回路トランジスタＱ２はターン・オン
して、ＤＣ入力電流Ｉｉが流れる。リアクトルＬ１には
入力電流Ｉｉによるエネルギーが蓄積される。また、コ
イルＬ２には誘導起電力が生じ、Ｑ２のエミッタ端子Ｅ
に向けて電流が流れる。
＝４２〔Ｖ〕が与えられると、図２の回路図に示すよう
に、主回路トランジスタＱ２のベース端子Ｂにベース電
流が流れ、当該主回路トランジスタＱ２はターン・オン
して、ＤＣ入力電流Ｉｉが流れる。リアクトルＬ１には
入力電流Ｉｉによるエネルギーが蓄積される。また、コ
イルＬ２には誘導起電力が生じ、Ｑ２のエミッタ端子Ｅ
に向けて電流が流れる。
【００３９】このとき、シャントＩＣ１はオフ状態なの
で、抵抗Ｒ４には電流が流れず、抵抗Ｒ４の電圧降下は
ゼロである。したがって、抵抗Ｒ１の端子間電圧が、主
回路遮断用トランジスタＱ１のエミッタ・ベース間電圧
に等しいので、入力電流Ｉｉが小さい限り、主回路遮断
用トランジスタＱ１はオフ状態を維持する。
で、抵抗Ｒ４には電流が流れず、抵抗Ｒ４の電圧降下は
ゼロである。したがって、抵抗Ｒ１の端子間電圧が、主
回路遮断用トランジスタＱ１のエミッタ・ベース間電圧
に等しいので、入力電流Ｉｉが小さい限り、主回路遮断
用トランジスタＱ１はオフ状態を維持する。
【００４０】入力電流Ｉｉが大きくなり、抵抗Ｒ１の降
下電圧（すなわち、主回路遮断用トランジスタＱ１のエ
ミッタ・ベース間電圧）がある電圧に達すると、図３の
回路図に示すように、主回路遮断用トランジスタＱ１が
ターン・オンする。主回路遮断用トランジスタＱ１がタ
ーン・オンすると、主回路トランジスタＱ２のベース端
子Ｂの電位は、ＤＣ入力電圧Ｖｉ（４２〔Ｖ〕）に等し
くなる。主回路トランジスタＱ２のエミッタ端子Ｅの電
圧は、ＤＣ入力電圧Ｖｉよりも、抵抗Ｒ１における電圧
降下分だけ低いので、主回路トランジスタＱ２はターン
・オフする。
下電圧（すなわち、主回路遮断用トランジスタＱ１のエ
ミッタ・ベース間電圧）がある電圧に達すると、図３の
回路図に示すように、主回路遮断用トランジスタＱ１が
ターン・オンする。主回路遮断用トランジスタＱ１がタ
ーン・オンすると、主回路トランジスタＱ２のベース端
子Ｂの電位は、ＤＣ入力電圧Ｖｉ（４２〔Ｖ〕）に等し
くなる。主回路トランジスタＱ２のエミッタ端子Ｅの電
圧は、ＤＣ入力電圧Ｖｉよりも、抵抗Ｒ１における電圧
降下分だけ低いので、主回路トランジスタＱ２はターン
・オフする。
【００４１】主回路トランジスタＱ２がターン・オフす
ると、図４の回路図に示すように、抵抗Ｒ１にはＤＣ入
力電流Ｉｉは流れなくなるので主回路遮断用トランジス
タＱ １もターン・オフする。こののとき、リアクトルＬ
１に蓄えられていたエネルギーが出力コンデンサＣ２側
に供給される（グランド、ダイオードＤ１、リアクトル
Ｌ１の経路で電流が流れる）。このとき、コイルＬ２に
は、主回路トランジスタＱ２のエミッタ・ベース間が逆
バイアスされるように誘導起電力が生じているので（図
４の白抜き矢印ＶＮ参照）、主回路トランジスタＱ２が
直ちにターン・オンすることはない。
ると、図４の回路図に示すように、抵抗Ｒ１にはＤＣ入
力電流Ｉｉは流れなくなるので主回路遮断用トランジス
タＱ １もターン・オフする。こののとき、リアクトルＬ
１に蓄えられていたエネルギーが出力コンデンサＣ２側
に供給される（グランド、ダイオードＤ１、リアクトル
Ｌ１の経路で電流が流れる）。このとき、コイルＬ２に
は、主回路トランジスタＱ２のエミッタ・ベース間が逆
バイアスされるように誘導起電力が生じているので（図
４の白抜き矢印ＶＮ参照）、主回路トランジスタＱ２が
直ちにターン・オンすることはない。
【００４２】リアクトルＬ１に蓄えられていたエネルギ
ーが放出されると、主回路トランジスタＱ２は、エミッ
タ・ベース間が順バイアスされターン・オンし、上述し
た、Ｑ１のターン・オン、Ｑ２のターン・オフ、Ｑ１の
ターン・オフ、Ｑ２のターン・オンが繰り返され、ＤＣ
出力コンデンサＣ２が次第に充電される。
ーが放出されると、主回路トランジスタＱ２は、エミッ
タ・ベース間が順バイアスされターン・オンし、上述し
た、Ｑ１のターン・オン、Ｑ２のターン・オフ、Ｑ１の
ターン・オフ、Ｑ２のターン・オンが繰り返され、ＤＣ
出力コンデンサＣ２が次第に充電される。
【００４３】ＤＣ出力コンデンサＣ２が上昇し、抵抗Ｒ
６，Ｒ７間の電圧がシャントＩＣ１の基準電圧ＶＲＥＦ
（２．５〔Ｖ〕）を超えると（すなわち、ＤＣ出力電圧
Ｖｏが定格出力電圧（Ｖｏ＝５〔Ｖ〕）を超えると）、
図５の回路図に示すように、シャントＩＣ１はオンし
て、カソード端子から電流を吸い込む。
６，Ｒ７間の電圧がシャントＩＣ１の基準電圧ＶＲＥＦ
（２．５〔Ｖ〕）を超えると（すなわち、ＤＣ出力電圧
Ｖｏが定格出力電圧（Ｖｏ＝５〔Ｖ〕）を超えると）、
図５の回路図に示すように、シャントＩＣ１はオンし
て、カソード端子から電流を吸い込む。
【００４４】この電流により、トランジスタ駆動用抵抗
Ｒ９に電圧降下が生じ、電流導入用トランジスタＱ３は
ターン・オンし、ＤＣ入力端子Ａ１から、抵抗Ｒ１，Ｒ
４，Ｒ５を介して電流ＩＣを導入する。
Ｒ９に電圧降下が生じ、電流導入用トランジスタＱ３は
ターン・オンし、ＤＣ入力端子Ａ１から、抵抗Ｒ１，Ｒ
４，Ｒ５を介して電流ＩＣを導入する。
【００４５】抵抗Ｒ４での電圧降下ＶＲ４（図５では白
抜き矢印で示す）は、小さいＤＣ入力電流Ｉｉで（すな
わち、抵抗Ｒ１での小さい電圧降下で）、主回路遮断用
トランジスタＱ１をターン・オンさせる。
抜き矢印で示す）は、小さいＤＣ入力電流Ｉｉで（すな
わち、抵抗Ｒ１での小さい電圧降下で）、主回路遮断用
トランジスタＱ１をターン・オンさせる。
【００４６】本実施形態のＤＣ／ＤＣ変換回路１では、
ＤＣ入力電圧（４２〔Ｖ〕）は、抵抗Ｒ１，Ｒ４，Ｒ５
を介して電流導入用トランジスタＱ３に直接加わるが、
シャントＩＣ１に直接加わることはない。シャントＩＣ
１に加えられるのは、ＤＣ出力電圧（５〔Ｖ〕）である
ので、シャントＩＣ１として低定格電圧のものを使用す
ることができる。
ＤＣ入力電圧（４２〔Ｖ〕）は、抵抗Ｒ１，Ｒ４，Ｒ５
を介して電流導入用トランジスタＱ３に直接加わるが、
シャントＩＣ１に直接加わることはない。シャントＩＣ
１に加えられるのは、ＤＣ出力電圧（５〔Ｖ〕）である
ので、シャントＩＣ１として低定格電圧のものを使用す
ることができる。
【００４７】ＤＣ入力電圧Ｖｉ＝４２〔Ｖ〕で、ＤＣ出
力電圧Ｖｏを０〔Ｖ〕から、徐々に定格電圧（５
〔Ｖ〕）まで昇圧した場合の、ＤＣ入力電流ＩｉとＤＣ
出力電圧Ｖ ｏとの関係を図６に示しておく。主回路トラ
ンジスタＱ２のオン・オフの繰り返しの周波数（ＤＣ入
力電流Ｉｉの、ゼロ→増大→減少→ゼロ、の繰り返しの
周波数）が高くなり、出力電圧Ｖｏの増大が抑えられ
る。
力電圧Ｖｏを０〔Ｖ〕から、徐々に定格電圧（５
〔Ｖ〕）まで昇圧した場合の、ＤＣ入力電流ＩｉとＤＣ
出力電圧Ｖ ｏとの関係を図６に示しておく。主回路トラ
ンジスタＱ２のオン・オフの繰り返しの周波数（ＤＣ入
力電流Ｉｉの、ゼロ→増大→減少→ゼロ、の繰り返しの
周波数）が高くなり、出力電圧Ｖｏの増大が抑えられ
る。
【００４８】
【発明の効果】本発明のＤＣ／ＤＣ変換回路では、シャ
ント回路（シャントＩＣ）のカソード端子には、降圧さ
れたＤＣ出力電圧が加えられる（高い電圧のＤＣ出力電
圧が加えられことはない）。したがって、定格電圧が低
いシャントＩＣを使用することができる。
ント回路（シャントＩＣ）のカソード端子には、降圧さ
れたＤＣ出力電圧が加えられる（高い電圧のＤＣ出力電
圧が加えられことはない）。したがって、定格電圧が低
いシャントＩＣを使用することができる。
【図１】本発明のＤＣ／ＤＣ変換回路の一実施形態を示
す回路図である。
す回路図である。
【図２】図１のＤＣ／ＤＣ変換回路の動作開始時の回路
動作の説明図である。
動作の説明図である。
【図３】主回路遮断用トランジスタＱ１がターン・オン
することで、主回路トランジスタＱ２はターン・オフし
た場合の回路動作の説明図である。
することで、主回路トランジスタＱ２はターン・オフし
た場合の回路動作の説明図である。
【図４】主回路トランジスタＱ２がターン・オフした
後、主回路遮断用トランジスタＱ １がターン・オフした
場合の回路動作の説明図である。
後、主回路遮断用トランジスタＱ １がターン・オフした
場合の回路動作の説明図である。
【図５】電圧がシャントＩＣ１がオンして、カソード端
子から電流を吸い込み、電流導入用トランジスタＱ３は
ターン・オンした場合の回路動作の説明図である。
子から電流を吸い込み、電流導入用トランジスタＱ３は
ターン・オンした場合の回路動作の説明図である。
【図６】ＤＣ入力電流ＩｉとＤＣ出力電圧Ｖｏとの関係
を示すグラフである。
を示すグラフである。
【図７】従来のＤＣ／ＤＣ変換回路の一例を示す回路図
である。
である。
１ ＤＣ／ＤＣ変換回路 １１ ＤＣ／ＤＣ変換部 １２ 主回路遮断電流レベル制御回路 １３ 出力電圧検出回路 １４ 入力部 １５ 出力部 １１１ 主回路遮断回路 １１２ 主回路 １２１ 電流導入回路 １２２ シャント回路
Claims (2)
- 【請求項１】 自励式のＤＣ／ＤＣ変換部と、 ＤＣ出力端子の電圧を検出する出力電圧検出回路と、 ＤＣ入力端子に抵抗を介して接続された電流導入端子、
および前記出力電圧検出回路の検出端子に接続されたＤ
Ｃ出力電圧検出端子を有し、前記ＤＣ出力電圧検出端子
の電圧が、前記所定の基準値を超えたときは、電流導入
端子を介して電流の吸込みを行うことで前記ＤＣ／ＤＣ
変換部の変換動作を停止させる主回路遮断電流レベル制
御回路と、を有する降圧型のＤＣ／ＤＣ変換回路であっ
て、 前記主回路遮断電流レベル制御回路は、 入出力端子の一方が前記電流導入端子を構成する電流導
入用トランジスタを備えた電流導入回路と、 駆動端子が、前記電流導入用トランジスタの入出力端子
の他方に接続されるとともに、トランジスタ駆動用抵抗
を介して前記ＤＣ出力端子に接続されシャント回路と、
を備えて構成され、 前記シャント回路は、 前記ＤＣ出力電圧検出端子の電圧が、前記所定の基準値
を超えたときは、 前記トランジスタ駆動用抵抗を介してＤＣ出力端子側か
ら電流を吸い込むことで前記電流導入用トランジスタを
オンさせ、 ＤＣ入力端子側からの電流の吸い込みを、当該電流導入
用トランジスタの前記電流導入端子を介して行う、こと
を特徴とするＤＣ／ＤＣ変換回路。 - 【請求項２】 前記電流導入回路の前記電流導入用トラ
ンジスタは、ＮＰＮ型トランジスタであり、コレクタ端
子が前記電流導入端子を構成し、エミッタ端子が前記シ
ャント回路の駆動端子に接続され、ベース端子がベース
抵抗を介して前記ＤＣ出力端子に接続されてなることを
特徴とする請求項１に記載のＤＣ／ＤＣ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000397979A JP2002199706A (ja) | 2000-12-27 | 2000-12-27 | Ｄｃ／ｄｃ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000397979A JP2002199706A (ja) | 2000-12-27 | 2000-12-27 | Ｄｃ／ｄｃ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002199706A true JP2002199706A (ja) | 2002-07-12 |
Family
ID=18863034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000397979A Withdrawn JP2002199706A (ja) | 2000-12-27 | 2000-12-27 | Ｄｃ／ｄｃ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002199706A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101877535A (zh) * | 2010-06-28 | 2010-11-03 | 浙江工业大学 | 双极型晶体管型自激式Buck-Boost变换器 |
| CN101877533A (zh) * | 2010-06-28 | 2010-11-03 | 浙江工业大学 | 双极型晶体管型自激式Zeta变换器 |
| CN102497101A (zh) * | 2011-12-29 | 2012-06-13 | 北京控制工程研究所 | 一种自激式Buck电路 |
| CN103096591A (zh) * | 2013-01-07 | 2013-05-08 | 浙江工业大学 | 分段式负正弦电流控制的高压led灯珠驱动电源 |
| CN103096592A (zh) * | 2013-01-07 | 2013-05-08 | 浙江工业大学 | 分段式凹陷形电流控制的高压led灯珠驱动电源 |
| CN103441672A (zh) * | 2013-07-25 | 2013-12-11 | 北京控制工程研究所 | 一种基于辅助绕组式采样电路的自激buck电路 |
| KR20180007295A (ko) * | 2016-07-12 | 2018-01-22 | 한온시스템 주식회사 | 인버터 |
| CN114400897A (zh) * | 2022-02-17 | 2022-04-26 | 深圳信息职业技术学院 | 一种自激式Buck变换器 |
| WO2023098199A1 (zh) * | 2021-11-30 | 2023-06-08 | 东南大学 | 基于自激式降压变换器的高功率密度辅助电源 |
-
2000
- 2000-12-27 JP JP2000397979A patent/JP2002199706A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101877535A (zh) * | 2010-06-28 | 2010-11-03 | 浙江工业大学 | 双极型晶体管型自激式Buck-Boost变换器 |
| CN101877533A (zh) * | 2010-06-28 | 2010-11-03 | 浙江工业大学 | 双极型晶体管型自激式Zeta变换器 |
| CN102497101A (zh) * | 2011-12-29 | 2012-06-13 | 北京控制工程研究所 | 一种自激式Buck电路 |
| CN103096591A (zh) * | 2013-01-07 | 2013-05-08 | 浙江工业大学 | 分段式负正弦电流控制的高压led灯珠驱动电源 |
| CN103096592A (zh) * | 2013-01-07 | 2013-05-08 | 浙江工业大学 | 分段式凹陷形电流控制的高压led灯珠驱动电源 |
| CN103096591B (zh) * | 2013-01-07 | 2015-01-28 | 浙江工业大学 | 分段式负正弦电流控制的高压led灯珠驱动电源 |
| CN103096592B (zh) * | 2013-01-07 | 2015-01-28 | 浙江工业大学 | 分段式凹陷形电流控制的高压led灯珠驱动电源 |
| CN103441672A (zh) * | 2013-07-25 | 2013-12-11 | 北京控制工程研究所 | 一种基于辅助绕组式采样电路的自激buck电路 |
| CN103441672B (zh) * | 2013-07-25 | 2016-02-10 | 北京控制工程研究所 | 一种基于辅助绕组式采样电路的自激buck电路 |
| KR20180007295A (ko) * | 2016-07-12 | 2018-01-22 | 한온시스템 주식회사 | 인버터 |
| WO2023098199A1 (zh) * | 2021-11-30 | 2023-06-08 | 东南大学 | 基于自激式降压变换器的高功率密度辅助电源 |
| CN114400897A (zh) * | 2022-02-17 | 2022-04-26 | 深圳信息职业技术学院 | 一种自激式Buck变换器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7957115B2 (en) | Drive circuit of voltage driven element | |
| US20150303816A1 (en) | Power switching converter | |
| US20130106468A1 (en) | Gate driver | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| JP5293016B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2002199706A (ja) | Ｄｃ／ｄｃ変換回路 | |
| JP2001145344A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4110357B2 (ja) | 自励式スイッチングレギュレータ | |
| JP3216598B2 (ja) | スイッチング電源装置 | |
| JPH08126310A (ja) | 電源回路 | |
| JPH0851776A (ja) | 自励式フライバックコンバータ | |
| JP2000037073A (ja) | Ｄｃ／ｄｃコンバータ装置 | |
| JP2003333841A (ja) | スイッチング電源装置 | |
| JP4950254B2 (ja) | スイッチング電源装置 | |
| JP3370065B2 (ja) | リンギングチョークコンバータ | |
| JP2000175449A (ja) | スイッチング電源回路 | |
| JP3534313B2 (ja) | スイッチング電源装置 | |
| JPH0150187B2 (ja) | ||
| JP2000184709A (ja) | スイッチング電源装置 | |
| JPH08251919A (ja) | 自励式コンバータ装置 | |
| JP2548894B2 (ja) | 電子式配線保護遮断器 | |
| JP2012249499A (ja) | スイッチング電源装置 | |
| JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
| JP4395880B2 (ja) | スイッチング電源装置の同期整流回路 | |
| JP4623252B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |