JP2002199706A - Dc/dc変換回路 - Google Patents
Dc/dc変換回路Info
- Publication number
- JP2002199706A JP2002199706A JP2000397979A JP2000397979A JP2002199706A JP 2002199706 A JP2002199706 A JP 2002199706A JP 2000397979 A JP2000397979 A JP 2000397979A JP 2000397979 A JP2000397979 A JP 2000397979A JP 2002199706 A JP2002199706 A JP 2002199706A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- transistor
- current
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 DC入力電圧よりも低い定格電圧のシャント
ICを用いて、DC/DC変換部の制御を行うことがで
きるDC/DC変換回路を提供する。 【解決手段】 DC/DC変換回路1は、自励式DC/
DC変換部11と、出力電圧検出回路13と、主回路遮
断電流レベル制御回路12とを有する降圧型をなし、主
回路遮断電流レベル制御回路12は、入出力端子の一方
が前記電流導入端子を構成する電流導入用トランジスタ
を備えた電流導入回路121と、駆動端子が電流導入用
トランジスタ121の入出力端子の他方に接続されると
ともに、トランジスタ駆動用抵抗を介してDC出力端子
に接続されシャント回路122と、を備えて構成され、
シャント回路122は、DC出力電圧検出端子の電圧
が、所定の基準値を超えたときは、トランジスタ駆動用
抵抗を介してDC出力端子側から電流を吸い込むことで
電流導入用トランジスタ121をオンさせ、DC入力端
子側からの電流の吸い込みを、当該電流導入用トランジ
スタ121の電流導入端子を介して行うことを特徴とす
る。
ICを用いて、DC/DC変換部の制御を行うことがで
きるDC/DC変換回路を提供する。 【解決手段】 DC/DC変換回路1は、自励式DC/
DC変換部11と、出力電圧検出回路13と、主回路遮
断電流レベル制御回路12とを有する降圧型をなし、主
回路遮断電流レベル制御回路12は、入出力端子の一方
が前記電流導入端子を構成する電流導入用トランジスタ
を備えた電流導入回路121と、駆動端子が電流導入用
トランジスタ121の入出力端子の他方に接続されると
ともに、トランジスタ駆動用抵抗を介してDC出力端子
に接続されシャント回路122と、を備えて構成され、
シャント回路122は、DC出力電圧検出端子の電圧
が、所定の基準値を超えたときは、トランジスタ駆動用
抵抗を介してDC出力端子側から電流を吸い込むことで
電流導入用トランジスタ121をオンさせ、DC入力端
子側からの電流の吸い込みを、当該電流導入用トランジ
スタ121の電流導入端子を介して行うことを特徴とす
る。
Description
【0001】
【発明の属する技術分野】本発明は、降圧・非絶縁型の
自励式DC/DC変換回路に関し、DC入力電圧よりも
低い定格電圧のシャントICを用いて、DC/DC変換
部の制御を行うことができるDC/DC変換回路に関す
る。
自励式DC/DC変換回路に関し、DC入力電圧よりも
低い定格電圧のシャントICを用いて、DC/DC変換
部の制御を行うことができるDC/DC変換回路に関す
る。
【0002】
【従来の技術】従来、降圧・非絶縁型の自励式DC/D
C変換回路として、図7に示す回路が知られている。図
7のDC/DC変換回路9は、たとえばプリンタに使用
されるもので、DC/DC変換部91と、主回路遮断電
流レベル制御回路92と、出力電圧検出回路93と、入
力部94(入力コンデンサC1′)と、出力部95(出
力コンデンサC2′)と、から構成されている。
C変換回路として、図7に示す回路が知られている。図
7のDC/DC変換回路9は、たとえばプリンタに使用
されるもので、DC/DC変換部91と、主回路遮断電
流レベル制御回路92と、出力電圧検出回路93と、入
力部94(入力コンデンサC1′)と、出力部95(出
力コンデンサC2′)と、から構成されている。
【0003】DC/DC変換部91は、主回路遮断回路
911と主回路912とから構成される。主回路遮断回
路911は、主回路遮断用トランジスタQ1′と、抵抗
R1′とからなり、主回路912は、主回路トランジス
タQ2′と抵抗R2′,R3′と、ダイオードD1′
と、ダイオード・コンデンサ並列回路(D2′・
C3′)と、二次巻線付リアクトル回路(リアクトルL
1′,コイルL2′)とからなる。
911と主回路912とから構成される。主回路遮断回
路911は、主回路遮断用トランジスタQ1′と、抵抗
R1′とからなり、主回路912は、主回路トランジス
タQ2′と抵抗R2′,R3′と、ダイオードD1′
と、ダイオード・コンデンサ並列回路(D2′・
C3′)と、二次巻線付リアクトル回路(リアクトルL
1′,コイルL2′)とからなる。
【0004】主回路遮断用トランジスタQ1′のエミッ
タ端子EはDC入力端子A1′に接続され、コレクタ端
子Cは主回路912の主回路トランジスタQ2′のベー
ス端子Bに接続され、このベース端子Bは後述する主回
路遮断電流レベル制御回路92の抵抗R4′,R5′間
に接続されている。抵抗R1′の一方端子は入力端子A
1′に接続され他方端子は主回路トランジスタQ2′の
エミッタ端子Eに接続されている。
タ端子EはDC入力端子A1′に接続され、コレクタ端
子Cは主回路912の主回路トランジスタQ2′のベー
ス端子Bに接続され、このベース端子Bは後述する主回
路遮断電流レベル制御回路92の抵抗R4′,R5′間
に接続されている。抵抗R1′の一方端子は入力端子A
1′に接続され他方端子は主回路トランジスタQ2′の
エミッタ端子Eに接続されている。
【0005】主回路トランジスタQ2′のエミッタ端子
Eは前述したように抵抗R1′の他方端子に接続される
とともにコイルL2′の一方端子に接続され、コレクタ
端子Cは、リアクトルL1′の一方端子に接続されてい
る。また、主回路トランジスタQ2′のベース端子Bは
抵抗R2′を介してグランドされるとともに、ダイオー
ド・コンデンサ並列回路(D2′・C3′)を介して、
コイルL2′の他方端子に接続されている。このコイル
L2′の他方端子は、DC出力端子b1′に接続されて
いる。ダイオードD1′は、カソード端子Kが、主回路
トランジスタQ 2′のコレクタ端子Cとリアクトル
L1′の一方端子との間に接続され、アノード端子Aが
グランドされている。
Eは前述したように抵抗R1′の他方端子に接続される
とともにコイルL2′の一方端子に接続され、コレクタ
端子Cは、リアクトルL1′の一方端子に接続されてい
る。また、主回路トランジスタQ2′のベース端子Bは
抵抗R2′を介してグランドされるとともに、ダイオー
ド・コンデンサ並列回路(D2′・C3′)を介して、
コイルL2′の他方端子に接続されている。このコイル
L2′の他方端子は、DC出力端子b1′に接続されて
いる。ダイオードD1′は、カソード端子Kが、主回路
トランジスタQ 2′のコレクタ端子Cとリアクトル
L1′の一方端子との間に接続され、アノード端子Aが
グランドされている。
【0006】主回路遮断電流レベル制御回路92は、抵
抗R4′,R5′と、シャントIC 1′と、コンデンサ
C4′とからなる。抵抗R4′の一方端子は、抵抗
R1′と主回路トランジスタQ2′のエミッタ端子Eと
の間に接続され、他方端子は主回路遮断用トランジスタ
Q1′のベース端子Bに接続されている。抵抗R5′の
一方端子は抵抗R4′の他方端子に接続され、他方端子
はシャントIC1′の駆動端子(カソード端子K)に接
続されている。シャントIC1′のアノード端子Aはグ
ランドされている。シャントIC1′のカソード端子K
と電圧入力端子Sとの間にはコンデンサC4′が接続さ
れている。
抗R4′,R5′と、シャントIC 1′と、コンデンサ
C4′とからなる。抵抗R4′の一方端子は、抵抗
R1′と主回路トランジスタQ2′のエミッタ端子Eと
の間に接続され、他方端子は主回路遮断用トランジスタ
Q1′のベース端子Bに接続されている。抵抗R5′の
一方端子は抵抗R4′の他方端子に接続され、他方端子
はシャントIC1′の駆動端子(カソード端子K)に接
続されている。シャントIC1′のアノード端子Aはグ
ランドされている。シャントIC1′のカソード端子K
と電圧入力端子Sとの間にはコンデンサC4′が接続さ
れている。
【0007】出力電圧検出回路93は、抵抗R6′,R
7′の直列接続回路からなり、抵抗R6′,R7′間は
シャントIC1′の電圧入力端子Sに接続されている。
7′の直列接続回路からなり、抵抗R6′,R7′間は
シャントIC1′の電圧入力端子Sに接続されている。
【0008】図7のDC/DC変換回路9の動作を説明
する。ここでは、初期条件として、出力コンデンサ
C2′が充電されていない状態(Vo′=0〔V〕)か
ら、入力端子A1′、A2′に入力電圧Vi′=24
〔V〕が与えられ、終期条件として出力コンデンサ
C2′が5〔V〕に充電される場合(すなわち、出力端
子b1′,b2′に出力電圧Vo′=5〔V〕が現れる
場合)を説明する。
する。ここでは、初期条件として、出力コンデンサ
C2′が充電されていない状態(Vo′=0〔V〕)か
ら、入力端子A1′、A2′に入力電圧Vi′=24
〔V〕が与えられ、終期条件として出力コンデンサ
C2′が5〔V〕に充電される場合(すなわち、出力端
子b1′,b2′に出力電圧Vo′=5〔V〕が現れる
場合)を説明する。
【0009】まず、入力端子A1′,A2′に入力電圧
Vi′=24〔V〕が与えられると、主回路トランジス
タQ2′のベース端子Bにベース電流が流れ、当該主回
路トランジスタQ2′はターン・オンして、DC入力電
流Iiが流れる。リアクトルL1′には入力電流Iiに
よるエネルギーが蓄積される。また、コイルL2′には
誘導起電力が生じ、Q2′のエミッタ端子Eに向けて電
流が流れる。
Vi′=24〔V〕が与えられると、主回路トランジス
タQ2′のベース端子Bにベース電流が流れ、当該主回
路トランジスタQ2′はターン・オンして、DC入力電
流Iiが流れる。リアクトルL1′には入力電流Iiに
よるエネルギーが蓄積される。また、コイルL2′には
誘導起電力が生じ、Q2′のエミッタ端子Eに向けて電
流が流れる。
【0010】このとき、主回路遮断電流レベル制御回路
92のシャントIC1′はオフ状態なので、抵抗R4′
には電流が流れず、抵抗R4′の電圧降下はゼロであ
る。したがって、抵抗R1′の降下電圧が、主回路遮断
用トランジスタQ1′のエミッタ・ベース間電圧に等し
いので、入力電流Iiが小さい限り、主回路遮断用トラ
ンジスタQ1′はオフ状態を維持する。
92のシャントIC1′はオフ状態なので、抵抗R4′
には電流が流れず、抵抗R4′の電圧降下はゼロであ
る。したがって、抵抗R1′の降下電圧が、主回路遮断
用トランジスタQ1′のエミッタ・ベース間電圧に等し
いので、入力電流Iiが小さい限り、主回路遮断用トラ
ンジスタQ1′はオフ状態を維持する。
【0011】入力電流Iiが大きくなり、抵抗R1′の
端子間電圧(すなわち、主回路遮断用トランジスタ
Q1′のエミッタ・ベース間電圧)がある電圧に達する
と、主回路遮断用トランジスタQ1′がターン・オンす
る。主回路遮断用トランジスタQ 1′がターン・オンす
ると、主回路トランジスタQ2′のベース端子Bの電位
は、DC入力電圧Vi(24〔V〕)に等しくなる。主
回路トランジスタQ2′のエミッタ端子Eの電圧は、D
C入力電圧Viよりも、抵抗R1′における電圧降下分
だけ低いので、主回路トランジスタQ2′はターン・オ
フする。
端子間電圧(すなわち、主回路遮断用トランジスタ
Q1′のエミッタ・ベース間電圧)がある電圧に達する
と、主回路遮断用トランジスタQ1′がターン・オンす
る。主回路遮断用トランジスタQ 1′がターン・オンす
ると、主回路トランジスタQ2′のベース端子Bの電位
は、DC入力電圧Vi(24〔V〕)に等しくなる。主
回路トランジスタQ2′のエミッタ端子Eの電圧は、D
C入力電圧Viよりも、抵抗R1′における電圧降下分
だけ低いので、主回路トランジスタQ2′はターン・オ
フする。
【0012】主回路トランジスタQ2′がターン・オフ
すると、抵抗R1にはDC入力電流Iiは流れなくなる
ので、は主回路遮断用トランジスタQ1′はターン・オ
フする。また、リアクトルL1′に蓄えられていたエネ
ルギーが出力コンデンサC2′側に供給される(グラン
ド、ダイオードD1′、リアクトルL1′の経路で電流
が流れる)。このとき、コイルL2′には、主回路トラ
ンジスタQ2′のエミッタ・ベース間が逆バイアスされ
るように誘導起電力が生じているので主回路トランジス
タQ2′が直ちにターン・オンすることはない。
すると、抵抗R1にはDC入力電流Iiは流れなくなる
ので、は主回路遮断用トランジスタQ1′はターン・オ
フする。また、リアクトルL1′に蓄えられていたエネ
ルギーが出力コンデンサC2′側に供給される(グラン
ド、ダイオードD1′、リアクトルL1′の経路で電流
が流れる)。このとき、コイルL2′には、主回路トラ
ンジスタQ2′のエミッタ・ベース間が逆バイアスされ
るように誘導起電力が生じているので主回路トランジス
タQ2′が直ちにターン・オンすることはない。
【0013】リアクトルL1′に蓄えられていたエネル
ギーが放出されると、主回路トランジスタQ2′は、エ
ミッタ・ベース間が順バイアスされターン・オンし、上
述した、Q1′のターン・オン、Q2′のターン・オ
フ、Q1′のターン・オフ、Q 2′のターン・オンが繰
り返され、DC出力コンデンサC2′が、次第に充電さ
れる。
ギーが放出されると、主回路トランジスタQ2′は、エ
ミッタ・ベース間が順バイアスされターン・オンし、上
述した、Q1′のターン・オン、Q2′のターン・オ
フ、Q1′のターン・オフ、Q 2′のターン・オンが繰
り返され、DC出力コンデンサC2′が、次第に充電さ
れる。
【0014】DC出力コンデンサC2′が上昇し、出力
電圧検出回路93の抵抗R6′,R 7′間の電圧がシャ
ントIC1′の基準電圧VREFを超えると(すなわ
ち、DC出力電圧Voが定格出力電圧(Vo=5
〔V〕)を超えると)、シャントIC 1′はオンして、
カソード端子から電流を吸い込む。
電圧検出回路93の抵抗R6′,R 7′間の電圧がシャ
ントIC1′の基準電圧VREFを超えると(すなわ
ち、DC出力電圧Voが定格出力電圧(Vo=5
〔V〕)を超えると)、シャントIC 1′はオンして、
カソード端子から電流を吸い込む。
【0015】この電流は、抵抗R4′に電圧降下を生じ
させる。この電圧降下VR4′は、小さいDC入力電流
Iiで(すなわち、抵抗R1′での小さい電圧降下
で)、主回路駆動用トランジスタQ1′をターン・オン
させる。
させる。この電圧降下VR4′は、小さいDC入力電流
Iiで(すなわち、抵抗R1′での小さい電圧降下
で)、主回路駆動用トランジスタQ1′をターン・オン
させる。
【0016】
【発明が解決しようとする課題】ところで、図7のDC
/DC変換回路9では、シャントIC1′には、DC入
力電圧(24〔V〕)が抵抗R1′,R4′,R5′を
介して直接加えられるので、シャントIC1′として定
格電圧が24〔V〕のものが使用されている。したがっ
て、低定格電圧のシャントIC1′を使用している限り
において、DC/DC変換回路9は、DC入力電圧が高
い場合には適用できない。
/DC変換回路9では、シャントIC1′には、DC入
力電圧(24〔V〕)が抵抗R1′,R4′,R5′を
介して直接加えられるので、シャントIC1′として定
格電圧が24〔V〕のものが使用されている。したがっ
て、低定格電圧のシャントIC1′を使用している限り
において、DC/DC変換回路9は、DC入力電圧が高
い場合には適用できない。
【0017】一般に、高定格電圧のシャントICは、価
格が高いため、図7のDC/DC変換回路9の構成をそ
のまま、DC入力電圧を高くして使用しようとすれば、
高価格のシャントIC(高定格電圧のシャントIC)を
使用せざるを得ない。
格が高いため、図7のDC/DC変換回路9の構成をそ
のまま、DC入力電圧を高くして使用しようとすれば、
高価格のシャントIC(高定格電圧のシャントIC)を
使用せざるを得ない。
【0018】本発明の目的は、従来のDC/DC変換回
路をわずかに変更する(少数の回路部品を追加する)の
みで、DC/DC変換回路のDC入力の定格電圧を高く
することができる降圧・非絶縁型のDC/DC変換回路
を実現することである。
路をわずかに変更する(少数の回路部品を追加する)の
みで、DC/DC変換回路のDC入力の定格電圧を高く
することができる降圧・非絶縁型のDC/DC変換回路
を実現することである。
【0019】
【課題を解決するための手段】本発明の降圧型のDC/
DC変換回路は、自励式のDC/DC変換部と、DC出
力端子の電圧を検出する出力電圧検出回路と、主回路遮
断電流レベル制御回路とから構成される。
DC変換回路は、自励式のDC/DC変換部と、DC出
力端子の電圧を検出する出力電圧検出回路と、主回路遮
断電流レベル制御回路とから構成される。
【0020】主回路遮断電流レベル制御回路は、DC入
力端子に抵抗を介して接続された電流導入端子、および
前記出力電圧検出回路の検出端子に接続されたDC出力
電圧検出端子を有し、前記DC出力電圧検出端子の電圧
が、前記所定の基準値を超えたときは、電流導入端子を
介して電流の吸込みを行うことで前記DC/DC変換部
の変換動作を停止させることができる。
力端子に抵抗を介して接続された電流導入端子、および
前記出力電圧検出回路の検出端子に接続されたDC出力
電圧検出端子を有し、前記DC出力電圧検出端子の電圧
が、前記所定の基準値を超えたときは、電流導入端子を
介して電流の吸込みを行うことで前記DC/DC変換部
の変換動作を停止させることができる。
【0021】本発明の特徴は、主回路遮断電流レベル制
御回路が、(1)入出力端子の一方が前記電流導入端子
を構成する電流導入用トランジスタを備えた電流導入回
路と、(2)駆動端子が電流導入用トランジスタの入出
力端子の他方に接続されるとともに、トランジスタ駆動
用抵抗を介して前記DC出力端子に接続されシャント回
路と、を備えて構成されていることにある。
御回路が、(1)入出力端子の一方が前記電流導入端子
を構成する電流導入用トランジスタを備えた電流導入回
路と、(2)駆動端子が電流導入用トランジスタの入出
力端子の他方に接続されるとともに、トランジスタ駆動
用抵抗を介して前記DC出力端子に接続されシャント回
路と、を備えて構成されていることにある。
【0022】ここで、シャント回路は、DC出力電圧検
出端子の電圧が、前記所定の基準値を超えたときは、ト
ランジスタ駆動用抵抗を介してDC出力端子側から電流
を吸い込むことで前記電流導入用トランジスタをオンさ
せ、DC入力端子側からの電流の吸い込みを、当該電流
導入用トランジスタの前記電流導入端子を介して行う。
出端子の電圧が、前記所定の基準値を超えたときは、ト
ランジスタ駆動用抵抗を介してDC出力端子側から電流
を吸い込むことで前記電流導入用トランジスタをオンさ
せ、DC入力端子側からの電流の吸い込みを、当該電流
導入用トランジスタの前記電流導入端子を介して行う。
【0023】典型的には、電流導入回路の前記電流導入
用トランジスタは、NPN型トランジスタであり、コレ
クタ端子が電流導入端子を構成し、エミッタ端子がシャ
ント回路の駆動端子に接続され、ベース端子がベース抵
抗を介してDC出力端子に接続される。
用トランジスタは、NPN型トランジスタであり、コレ
クタ端子が電流導入端子を構成し、エミッタ端子がシャ
ント回路の駆動端子に接続され、ベース端子がベース抵
抗を介してDC出力端子に接続される。
【0024】本発明のDC/DC変換回路では、シャン
ト回路のカソード端子には、降圧されたDC出力電圧が
加えられているので、高いDC入力電圧仕様の場合であ
ってもシャント回路として定格電圧が低いものを使用す
ることができる。
ト回路のカソード端子には、降圧されたDC出力電圧が
加えられているので、高いDC入力電圧仕様の場合であ
ってもシャント回路として定格電圧が低いものを使用す
ることができる。
【0025】
【発明の実施の形態】以下、本発明のDC/DC変換回
路の一実施例を図1により説明する。
路の一実施例を図1により説明する。
【0026】図1においてDC/DC変換回路1は、た
とえばプリンタに使用されるもので、DC/DC変換部
11と、主回路遮断電流レベル制御回路12と、出力電
圧検出回路13と、入力部14(入力コンデンサC1)
と、出力部15(出力コンデンサC2)と、から構成さ
れている。
とえばプリンタに使用されるもので、DC/DC変換部
11と、主回路遮断電流レベル制御回路12と、出力電
圧検出回路13と、入力部14(入力コンデンサC1)
と、出力部15(出力コンデンサC2)と、から構成さ
れている。
【0027】DC/DC変換部11は、主回路遮断回路
111と主回路112とから構成される。主回路遮断回
路111は、PNP型の主回路遮断用トランジスタQ1
と、抵抗R1とからなり、主回路112は、PNP型の
主回路トランジスタQ2と抵抗R2,R3と、ダイオー
ドD1と、ダイオード・コンデンサ並列回路(D2・C
3)と、二次巻線付リアクトル回路(リアクトルL1,
コイルL2)とからなる。
111と主回路112とから構成される。主回路遮断回
路111は、PNP型の主回路遮断用トランジスタQ1
と、抵抗R1とからなり、主回路112は、PNP型の
主回路トランジスタQ2と抵抗R2,R3と、ダイオー
ドD1と、ダイオード・コンデンサ並列回路(D2・C
3)と、二次巻線付リアクトル回路(リアクトルL1,
コイルL2)とからなる。
【0028】主回路遮断用トランジスタQ1のエミッタ
端子EはDC入力端子A1に接続され、コレクタ端子C
は主回路112の主回路トランジスタQ2のベース端子
Bに接続され、このベース端子Bは後述する主回路遮断
電流レベル制御回路12の抵抗R4,R5間に接続され
ている。抵抗R1の一方端子は入力端子A1に接続され
他方端子は主回路トランジスタQ2のエミッタ端子Eに
接続されている。
端子EはDC入力端子A1に接続され、コレクタ端子C
は主回路112の主回路トランジスタQ2のベース端子
Bに接続され、このベース端子Bは後述する主回路遮断
電流レベル制御回路12の抵抗R4,R5間に接続され
ている。抵抗R1の一方端子は入力端子A1に接続され
他方端子は主回路トランジスタQ2のエミッタ端子Eに
接続されている。
【0029】主回路トランジスタQ2のエミッタ端子E
は前述したように抵抗R1の他方端子に接続されるとと
もにコイルL2の一方端子に接続され、コレクタ端子C
は、リアクトルL1の一方端子に接続されている。ま
た、主回路トランジスタQ2のベース端子Bは抵抗R2
を介してグランドされるとともに、ダイオード・コンデ
ンサ並列回路(D2・C3)を介して、コイルL2の他
方端子に接続されている。このコイルL2の他方端子
は、DC出力端子b1に接続されている。ダイオードD
1は、カソード端子Kが、主回路トランジスタQ2のコ
レクタ端子CとリアクトルL1の一方端子との間に接続
され、アノード端子Aがグランドされている。
は前述したように抵抗R1の他方端子に接続されるとと
もにコイルL2の一方端子に接続され、コレクタ端子C
は、リアクトルL1の一方端子に接続されている。ま
た、主回路トランジスタQ2のベース端子Bは抵抗R2
を介してグランドされるとともに、ダイオード・コンデ
ンサ並列回路(D2・C3)を介して、コイルL2の他
方端子に接続されている。このコイルL2の他方端子
は、DC出力端子b1に接続されている。ダイオードD
1は、カソード端子Kが、主回路トランジスタQ2のコ
レクタ端子CとリアクトルL1の一方端子との間に接続
され、アノード端子Aがグランドされている。
【0030】主回路遮断電流レベル制御回路12は、電
流導入回路121と、シャント回路122とからなる。
流導入回路121と、シャント回路122とからなる。
【0031】電流導入回路121は、NPN型の電流導
入用トランジスタQ3と、抵抗R4,R5と、抵抗R8
とからなり、シャント回路122は、シャントIC
1と、トランジスタ駆動用抵抗R9と、コンデンサC4
とからなる。
入用トランジスタQ3と、抵抗R4,R5と、抵抗R8
とからなり、シャント回路122は、シャントIC
1と、トランジスタ駆動用抵抗R9と、コンデンサC4
とからなる。
【0032】抵抗R4の一方端子は、抵抗R1と主回路
トランジスタQ2のエミッタ端子Eとの間に接続され、
他方端子は主回路遮断用トランジスタQ1のベース端子
Bに接続されている。抵抗R5の一方端子は抵抗R4の
他方端子に接続され、他方端子は電流導入用トランジス
タQ3のコレクタ端子Cに接続されている。このコレク
タ端子Cが、本発明の電流導入端子を構成する。
トランジスタQ2のエミッタ端子Eとの間に接続され、
他方端子は主回路遮断用トランジスタQ1のベース端子
Bに接続されている。抵抗R5の一方端子は抵抗R4の
他方端子に接続され、他方端子は電流導入用トランジス
タQ3のコレクタ端子Cに接続されている。このコレク
タ端子Cが、本発明の電流導入端子を構成する。
【0033】電流導入用トランジスタQ3のベース端子
Bは、抵抗R8を介してDC出力端子b1に接続され、
エミッタ端子Eは、シャントIC1の駆動端子(カソー
ド端子K)に接続されている。
Bは、抵抗R8を介してDC出力端子b1に接続され、
エミッタ端子Eは、シャントIC1の駆動端子(カソー
ド端子K)に接続されている。
【0034】シャントIC1のカソード端子Kは、トラ
ンジスタ駆動用抵抗R9を介してDC出力端子b1に接
続され、シャントIC1のアノード端子Aはグランドさ
れている。シャントIC1のカソード端子Kと電圧入力
端子Sとの間にはコンデンサC4が接続されている。
ンジスタ駆動用抵抗R9を介してDC出力端子b1に接
続され、シャントIC1のアノード端子Aはグランドさ
れている。シャントIC1のカソード端子Kと電圧入力
端子Sとの間にはコンデンサC4が接続されている。
【0035】出力電圧検出回路13は、抵抗R6,R7
の直列接続回路からなり、抵抗R6,R7間はシャント
IC1の電圧入力端子Sに接続されている。本実施形態
では、シャントIC1は、2.5〔V〕の基準電圧V
REFを持っており、これを端子Sに入力される電圧と
比較し、当該電圧が基準電圧VREFを超えたときは、
カソード端子Kからの電流の吸い込みを行う。
の直列接続回路からなり、抵抗R6,R7間はシャント
IC1の電圧入力端子Sに接続されている。本実施形態
では、シャントIC1は、2.5〔V〕の基準電圧V
REFを持っており、これを端子Sに入力される電圧と
比較し、当該電圧が基準電圧VREFを超えたときは、
カソード端子Kからの電流の吸い込みを行う。
【0036】図1のDC/DC変換回路1の動作を、図
2〜図5の回路図を参照して説明する。なお、各図にお
いて、電流の流れは、適宜実線矢印で示してある。
2〜図5の回路図を参照して説明する。なお、各図にお
いて、電流の流れは、適宜実線矢印で示してある。
【0037】ここでは、初期条件として、出力コンデン
サC2が充電されていない状態(V o=0〔V〕)か
ら、入力端子A1、A2に入力電圧Vi=42〔V〕が
与えられ、終期条件として出力コンデンサC2が5
〔V〕に充電される場合、すなわち出力端子b1,b2
に出力電圧Vo=5〔V〕が現れる場合を説明する。
サC2が充電されていない状態(V o=0〔V〕)か
ら、入力端子A1、A2に入力電圧Vi=42〔V〕が
与えられ、終期条件として出力コンデンサC2が5
〔V〕に充電される場合、すなわち出力端子b1,b2
に出力電圧Vo=5〔V〕が現れる場合を説明する。
【0038】まず、入力端子A1,A2に入力電圧Vi
=42〔V〕が与えられると、図2の回路図に示すよう
に、主回路トランジスタQ2のベース端子Bにベース電
流が流れ、当該主回路トランジスタQ2はターン・オン
して、DC入力電流Iiが流れる。リアクトルL1には
入力電流Iiによるエネルギーが蓄積される。また、コ
イルL2には誘導起電力が生じ、Q2のエミッタ端子E
に向けて電流が流れる。
=42〔V〕が与えられると、図2の回路図に示すよう
に、主回路トランジスタQ2のベース端子Bにベース電
流が流れ、当該主回路トランジスタQ2はターン・オン
して、DC入力電流Iiが流れる。リアクトルL1には
入力電流Iiによるエネルギーが蓄積される。また、コ
イルL2には誘導起電力が生じ、Q2のエミッタ端子E
に向けて電流が流れる。
【0039】このとき、シャントIC1はオフ状態なの
で、抵抗R4には電流が流れず、抵抗R4の電圧降下は
ゼロである。したがって、抵抗R1の端子間電圧が、主
回路遮断用トランジスタQ1のエミッタ・ベース間電圧
に等しいので、入力電流Iiが小さい限り、主回路遮断
用トランジスタQ1はオフ状態を維持する。
で、抵抗R4には電流が流れず、抵抗R4の電圧降下は
ゼロである。したがって、抵抗R1の端子間電圧が、主
回路遮断用トランジスタQ1のエミッタ・ベース間電圧
に等しいので、入力電流Iiが小さい限り、主回路遮断
用トランジスタQ1はオフ状態を維持する。
【0040】入力電流Iiが大きくなり、抵抗R1の降
下電圧(すなわち、主回路遮断用トランジスタQ1のエ
ミッタ・ベース間電圧)がある電圧に達すると、図3の
回路図に示すように、主回路遮断用トランジスタQ1が
ターン・オンする。主回路遮断用トランジスタQ1がタ
ーン・オンすると、主回路トランジスタQ2のベース端
子Bの電位は、DC入力電圧Vi(42〔V〕)に等し
くなる。主回路トランジスタQ2のエミッタ端子Eの電
圧は、DC入力電圧Viよりも、抵抗R1における電圧
降下分だけ低いので、主回路トランジスタQ2はターン
・オフする。
下電圧(すなわち、主回路遮断用トランジスタQ1のエ
ミッタ・ベース間電圧)がある電圧に達すると、図3の
回路図に示すように、主回路遮断用トランジスタQ1が
ターン・オンする。主回路遮断用トランジスタQ1がタ
ーン・オンすると、主回路トランジスタQ2のベース端
子Bの電位は、DC入力電圧Vi(42〔V〕)に等し
くなる。主回路トランジスタQ2のエミッタ端子Eの電
圧は、DC入力電圧Viよりも、抵抗R1における電圧
降下分だけ低いので、主回路トランジスタQ2はターン
・オフする。
【0041】主回路トランジスタQ2がターン・オフす
ると、図4の回路図に示すように、抵抗R1にはDC入
力電流Iiは流れなくなるので主回路遮断用トランジス
タQ 1もターン・オフする。こののとき、リアクトルL
1に蓄えられていたエネルギーが出力コンデンサC2側
に供給される(グランド、ダイオードD1、リアクトル
L1の経路で電流が流れる)。このとき、コイルL2に
は、主回路トランジスタQ2のエミッタ・ベース間が逆
バイアスされるように誘導起電力が生じているので(図
4の白抜き矢印VN参照)、主回路トランジスタQ2が
直ちにターン・オンすることはない。
ると、図4の回路図に示すように、抵抗R1にはDC入
力電流Iiは流れなくなるので主回路遮断用トランジス
タQ 1もターン・オフする。こののとき、リアクトルL
1に蓄えられていたエネルギーが出力コンデンサC2側
に供給される(グランド、ダイオードD1、リアクトル
L1の経路で電流が流れる)。このとき、コイルL2に
は、主回路トランジスタQ2のエミッタ・ベース間が逆
バイアスされるように誘導起電力が生じているので(図
4の白抜き矢印VN参照)、主回路トランジスタQ2が
直ちにターン・オンすることはない。
【0042】リアクトルL1に蓄えられていたエネルギ
ーが放出されると、主回路トランジスタQ2は、エミッ
タ・ベース間が順バイアスされターン・オンし、上述し
た、Q1のターン・オン、Q2のターン・オフ、Q1の
ターン・オフ、Q2のターン・オンが繰り返され、DC
出力コンデンサC2が次第に充電される。
ーが放出されると、主回路トランジスタQ2は、エミッ
タ・ベース間が順バイアスされターン・オンし、上述し
た、Q1のターン・オン、Q2のターン・オフ、Q1の
ターン・オフ、Q2のターン・オンが繰り返され、DC
出力コンデンサC2が次第に充電される。
【0043】DC出力コンデンサC2が上昇し、抵抗R
6,R7間の電圧がシャントIC1の基準電圧VREF
(2.5〔V〕)を超えると(すなわち、DC出力電圧
Voが定格出力電圧(Vo=5〔V〕)を超えると)、
図5の回路図に示すように、シャントIC1はオンし
て、カソード端子から電流を吸い込む。
6,R7間の電圧がシャントIC1の基準電圧VREF
(2.5〔V〕)を超えると(すなわち、DC出力電圧
Voが定格出力電圧(Vo=5〔V〕)を超えると)、
図5の回路図に示すように、シャントIC1はオンし
て、カソード端子から電流を吸い込む。
【0044】この電流により、トランジスタ駆動用抵抗
R9に電圧降下が生じ、電流導入用トランジスタQ3は
ターン・オンし、DC入力端子A1から、抵抗R1,R
4,R5を介して電流ICを導入する。
R9に電圧降下が生じ、電流導入用トランジスタQ3は
ターン・オンし、DC入力端子A1から、抵抗R1,R
4,R5を介して電流ICを導入する。
【0045】抵抗R4での電圧降下VR4(図5では白
抜き矢印で示す)は、小さいDC入力電流Iiで(すな
わち、抵抗R1での小さい電圧降下で)、主回路遮断用
トランジスタQ1をターン・オンさせる。
抜き矢印で示す)は、小さいDC入力電流Iiで(すな
わち、抵抗R1での小さい電圧降下で)、主回路遮断用
トランジスタQ1をターン・オンさせる。
【0046】本実施形態のDC/DC変換回路1では、
DC入力電圧(42〔V〕)は、抵抗R1,R4,R5
を介して電流導入用トランジスタQ3に直接加わるが、
シャントIC1に直接加わることはない。シャントIC
1に加えられるのは、DC出力電圧(5〔V〕)である
ので、シャントIC1として低定格電圧のものを使用す
ることができる。
DC入力電圧(42〔V〕)は、抵抗R1,R4,R5
を介して電流導入用トランジスタQ3に直接加わるが、
シャントIC1に直接加わることはない。シャントIC
1に加えられるのは、DC出力電圧(5〔V〕)である
ので、シャントIC1として低定格電圧のものを使用す
ることができる。
【0047】DC入力電圧Vi=42〔V〕で、DC出
力電圧Voを0〔V〕から、徐々に定格電圧(5
〔V〕)まで昇圧した場合の、DC入力電流IiとDC
出力電圧V oとの関係を図6に示しておく。主回路トラ
ンジスタQ2のオン・オフの繰り返しの周波数(DC入
力電流Iiの、ゼロ→増大→減少→ゼロ、の繰り返しの
周波数)が高くなり、出力電圧Voの増大が抑えられ
る。
力電圧Voを0〔V〕から、徐々に定格電圧(5
〔V〕)まで昇圧した場合の、DC入力電流IiとDC
出力電圧V oとの関係を図6に示しておく。主回路トラ
ンジスタQ2のオン・オフの繰り返しの周波数(DC入
力電流Iiの、ゼロ→増大→減少→ゼロ、の繰り返しの
周波数)が高くなり、出力電圧Voの増大が抑えられ
る。
【0048】
【発明の効果】本発明のDC/DC変換回路では、シャ
ント回路(シャントIC)のカソード端子には、降圧さ
れたDC出力電圧が加えられる(高い電圧のDC出力電
圧が加えられことはない)。したがって、定格電圧が低
いシャントICを使用することができる。
ント回路(シャントIC)のカソード端子には、降圧さ
れたDC出力電圧が加えられる(高い電圧のDC出力電
圧が加えられことはない)。したがって、定格電圧が低
いシャントICを使用することができる。
【図1】本発明のDC/DC変換回路の一実施形態を示
す回路図である。
す回路図である。
【図2】図1のDC/DC変換回路の動作開始時の回路
動作の説明図である。
動作の説明図である。
【図3】主回路遮断用トランジスタQ1がターン・オン
することで、主回路トランジスタQ2はターン・オフし
た場合の回路動作の説明図である。
することで、主回路トランジスタQ2はターン・オフし
た場合の回路動作の説明図である。
【図4】主回路トランジスタQ2がターン・オフした
後、主回路遮断用トランジスタQ 1がターン・オフした
場合の回路動作の説明図である。
後、主回路遮断用トランジスタQ 1がターン・オフした
場合の回路動作の説明図である。
【図5】電圧がシャントIC1がオンして、カソード端
子から電流を吸い込み、電流導入用トランジスタQ3は
ターン・オンした場合の回路動作の説明図である。
子から電流を吸い込み、電流導入用トランジスタQ3は
ターン・オンした場合の回路動作の説明図である。
【図6】DC入力電流IiとDC出力電圧Voとの関係
を示すグラフである。
を示すグラフである。
【図7】従来のDC/DC変換回路の一例を示す回路図
である。
である。
1 DC/DC変換回路 11 DC/DC変換部 12 主回路遮断電流レベル制御回路 13 出力電圧検出回路 14 入力部 15 出力部 111 主回路遮断回路 112 主回路 121 電流導入回路 122 シャント回路
Claims (2)
- 【請求項1】 自励式のDC/DC変換部と、 DC出力端子の電圧を検出する出力電圧検出回路と、 DC入力端子に抵抗を介して接続された電流導入端子、
および前記出力電圧検出回路の検出端子に接続されたD
C出力電圧検出端子を有し、前記DC出力電圧検出端子
の電圧が、前記所定の基準値を超えたときは、電流導入
端子を介して電流の吸込みを行うことで前記DC/DC
変換部の変換動作を停止させる主回路遮断電流レベル制
御回路と、を有する降圧型のDC/DC変換回路であっ
て、 前記主回路遮断電流レベル制御回路は、 入出力端子の一方が前記電流導入端子を構成する電流導
入用トランジスタを備えた電流導入回路と、 駆動端子が、前記電流導入用トランジスタの入出力端子
の他方に接続されるとともに、トランジスタ駆動用抵抗
を介して前記DC出力端子に接続されシャント回路と、
を備えて構成され、 前記シャント回路は、 前記DC出力電圧検出端子の電圧が、前記所定の基準値
を超えたときは、 前記トランジスタ駆動用抵抗を介してDC出力端子側か
ら電流を吸い込むことで前記電流導入用トランジスタを
オンさせ、 DC入力端子側からの電流の吸い込みを、当該電流導入
用トランジスタの前記電流導入端子を介して行う、こと
を特徴とするDC/DC変換回路。 - 【請求項2】 前記電流導入回路の前記電流導入用トラ
ンジスタは、NPN型トランジスタであり、コレクタ端
子が前記電流導入端子を構成し、エミッタ端子が前記シ
ャント回路の駆動端子に接続され、ベース端子がベース
抵抗を介して前記DC出力端子に接続されてなることを
特徴とする請求項1に記載のDC/DC変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000397979A JP2002199706A (ja) | 2000-12-27 | 2000-12-27 | Dc/dc変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000397979A JP2002199706A (ja) | 2000-12-27 | 2000-12-27 | Dc/dc変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002199706A true JP2002199706A (ja) | 2002-07-12 |
Family
ID=18863034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000397979A Withdrawn JP2002199706A (ja) | 2000-12-27 | 2000-12-27 | Dc/dc変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002199706A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101877535A (zh) * | 2010-06-28 | 2010-11-03 | 浙江工业大学 | 双极型晶体管型自激式Buck-Boost变换器 |
CN101877533A (zh) * | 2010-06-28 | 2010-11-03 | 浙江工业大学 | 双极型晶体管型自激式Zeta变换器 |
CN102497101A (zh) * | 2011-12-29 | 2012-06-13 | 北京控制工程研究所 | 一种自激式Buck电路 |
CN103096591A (zh) * | 2013-01-07 | 2013-05-08 | 浙江工业大学 | 分段式负正弦电流控制的高压led灯珠驱动电源 |
CN103096592A (zh) * | 2013-01-07 | 2013-05-08 | 浙江工业大学 | 分段式凹陷形电流控制的高压led灯珠驱动电源 |
CN103441672A (zh) * | 2013-07-25 | 2013-12-11 | 北京控制工程研究所 | 一种基于辅助绕组式采样电路的自激buck电路 |
KR20180007295A (ko) * | 2016-07-12 | 2018-01-22 | 한온시스템 주식회사 | 인버터 |
CN114400897A (zh) * | 2022-02-17 | 2022-04-26 | 深圳信息职业技术学院 | 一种自激式Buck变换器 |
WO2023098199A1 (zh) * | 2021-11-30 | 2023-06-08 | 东南大学 | 基于自激式降压变换器的高功率密度辅助电源 |
-
2000
- 2000-12-27 JP JP2000397979A patent/JP2002199706A/ja not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101877535A (zh) * | 2010-06-28 | 2010-11-03 | 浙江工业大学 | 双极型晶体管型自激式Buck-Boost变换器 |
CN101877533A (zh) * | 2010-06-28 | 2010-11-03 | 浙江工业大学 | 双极型晶体管型自激式Zeta变换器 |
CN102497101A (zh) * | 2011-12-29 | 2012-06-13 | 北京控制工程研究所 | 一种自激式Buck电路 |
CN103096591A (zh) * | 2013-01-07 | 2013-05-08 | 浙江工业大学 | 分段式负正弦电流控制的高压led灯珠驱动电源 |
CN103096592A (zh) * | 2013-01-07 | 2013-05-08 | 浙江工业大学 | 分段式凹陷形电流控制的高压led灯珠驱动电源 |
CN103096591B (zh) * | 2013-01-07 | 2015-01-28 | 浙江工业大学 | 分段式负正弦电流控制的高压led灯珠驱动电源 |
CN103096592B (zh) * | 2013-01-07 | 2015-01-28 | 浙江工业大学 | 分段式凹陷形电流控制的高压led灯珠驱动电源 |
CN103441672A (zh) * | 2013-07-25 | 2013-12-11 | 北京控制工程研究所 | 一种基于辅助绕组式采样电路的自激buck电路 |
CN103441672B (zh) * | 2013-07-25 | 2016-02-10 | 北京控制工程研究所 | 一种基于辅助绕组式采样电路的自激buck电路 |
KR20180007295A (ko) * | 2016-07-12 | 2018-01-22 | 한온시스템 주식회사 | 인버터 |
WO2023098199A1 (zh) * | 2021-11-30 | 2023-06-08 | 东南大学 | 基于自激式降压变换器的高功率密度辅助电源 |
CN114400897A (zh) * | 2022-02-17 | 2022-04-26 | 深圳信息职业技术学院 | 一种自激式Buck变换器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7957115B2 (en) | Drive circuit of voltage driven element | |
US20150303816A1 (en) | Power switching converter | |
US20130106468A1 (en) | Gate driver | |
JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
JP5293016B2 (ja) | Dc−dcコンバータ | |
JP2002199706A (ja) | Dc/dc変換回路 | |
JP2001145344A (ja) | Dc−dcコンバータ | |
JP4110357B2 (ja) | 自励式スイッチングレギュレータ | |
JP3216598B2 (ja) | スイッチング電源装置 | |
JPH08126310A (ja) | 電源回路 | |
JPH0851776A (ja) | 自励式フライバックコンバータ | |
JP2000037073A (ja) | Dc/dcコンバータ装置 | |
JP2003333841A (ja) | スイッチング電源装置 | |
JP4950254B2 (ja) | スイッチング電源装置 | |
JP3370065B2 (ja) | リンギングチョークコンバータ | |
JP2000175449A (ja) | スイッチング電源回路 | |
JP3534313B2 (ja) | スイッチング電源装置 | |
JPH0150187B2 (ja) | ||
JP2000184709A (ja) | スイッチング電源装置 | |
JPH08251919A (ja) | 自励式コンバータ装置 | |
JP2548894B2 (ja) | 電子式配線保護遮断器 | |
JP2012249499A (ja) | スイッチング電源装置 | |
JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
JP4395880B2 (ja) | スイッチング電源装置の同期整流回路 | |
JP4623252B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |