JP2002190506A - Probe card - Google Patents
Probe cardInfo
- Publication number
- JP2002190506A JP2002190506A JP2000387583A JP2000387583A JP2002190506A JP 2002190506 A JP2002190506 A JP 2002190506A JP 2000387583 A JP2000387583 A JP 2000387583A JP 2000387583 A JP2000387583 A JP 2000387583A JP 2002190506 A JP2002190506 A JP 2002190506A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive plate
- probe
- probe card
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体チップの電
気的特性を測定するのに用いられるプローブカードに関
する。[0001] 1. Field of the Invention [0002] The present invention relates to a probe card used for measuring electrical characteristics of a semiconductor chip.
【0002】[0002]
【従来の技術】半導体装置の製造プロセスにおける、た
とえば、シリコン等の半導体ウェーハの検査工程では、
ウェーハ上に形成された半導体チップの電極と半導体装
置の試験装置(LSIテスター)とをプローブカードに
よって電気的に接続し、半導体チップの電気的特性のテ
ストをしている。上記のプローブカードは、LSIテス
ターと電気的に接続される配線が形成された基板と、基
端側が基板に形成された配線と電気的に接続され、先端
側が測定する半導体チップの各電極の配置に合わせて配
列された導電性の複数のプローブピン(探針)とを備え
ている。半導体チップの電気的測定に際しては、プロー
ブカードを測定する半導体チップに対して位置決めし、
プローブピンを対応する電極に接触させる。2. Description of the Related Art In an inspection process of a semiconductor wafer such as silicon in a semiconductor device manufacturing process, for example,
Electrodes of a semiconductor chip formed on a wafer are electrically connected to a semiconductor device test device (LSI tester) using a probe card to test the electrical characteristics of the semiconductor chip. The probe card has a substrate on which wiring to be electrically connected to the LSI tester is formed, a base end electrically connected to the wiring formed on the substrate, and a front end on which the electrodes of the semiconductor chip to be measured are arranged. And a plurality of conductive probe pins (tips) arranged in accordance with. At the time of electrical measurement of the semiconductor chip, the probe card is positioned with respect to the semiconductor chip to be measured,
The probe pins are brought into contact with the corresponding electrodes.
【0003】[0003]
【発明が解決しようとする課題】ところで、上記したよ
うなようなプローブカードでは、基板のグラウンド端子
と測定する半導体チップの電極とが電気的に距離が離れ
ている。このため、高周波ICの測定を行う際に、外部
からのノイズの影響を受けやすく、安定した測定を行う
ことが難しいという不利益が存在した。一方、高周波I
Cの測定を行うには、プローブピンから得られる信号に
含まれるノイズ成分を除去するフィルター等の測定に必
要な回路を構成する必要があるが、この回路を構成する
抵抗やコンデンサー等の電子部品は、プローブピンが接
触する半導体チップの電極に近いほど好ましい。しかし
ながら、半導体チップの高集積化、微細化の進行に伴っ
て、半導体チップの電極数は増加しており、これに合わ
せてプローブピンの数も増加するとともに、プローブピ
ン間のピッチも狭小化している。このため、上記のよう
な電子部品を半導体チップの近傍で実装する領域が基板
上に不足し、半導体チップから比較的離れた位置に実装
するしかないという不利益も存在した。In the above-described probe card, the ground terminal of the substrate and the electrode of the semiconductor chip to be measured are electrically separated from each other. For this reason, when measuring the high-frequency IC, there is a disadvantage that it is easily affected by external noise and it is difficult to perform stable measurement. On the other hand, high frequency I
In order to measure C, it is necessary to configure a circuit necessary for measurement of a filter or the like that removes a noise component included in a signal obtained from a probe pin, and electronic components such as a resistor and a capacitor constituting the circuit are required. It is more preferable that the closer to the electrode of the semiconductor chip the probe pin contacts. However, the number of electrodes on the semiconductor chip has increased with the progress of high integration and miniaturization of the semiconductor chip, and the number of probe pins has increased accordingly, and the pitch between the probe pins has also been reduced. I have. For this reason, there is a disadvantage that a region for mounting the above electronic component near the semiconductor chip is insufficient on the substrate, and the electronic component must be mounted at a position relatively far from the semiconductor chip.
【0004】本発明は、上述の問題に鑑みて成されたも
のであって、ノイズの影響を受けにくく、また、電子回
路装置の電気的特性の測定に必要な回路を構成するため
の電子部品を電子回路装置の近傍に配置しやすい構造の
プローブカードを提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and is less susceptible to noise and is an electronic component for forming a circuit necessary for measuring the electrical characteristics of an electronic circuit device. It is an object of the present invention to provide a probe card having a structure in which the probe card can be easily arranged near an electronic circuit device.
【0005】[0005]
【課題を解決するための手段】本発明のプローブカード
は、基板と、電気的特性を測定すべき電子回路装置の外
部接続端子に接触可能に前記基板表面に配列された導電
性を有する複数のプローブピンと、前記プローブピンを
間に挟んで前記基板表面に設けられ、基準電位に接続さ
れた導電板とを有する。According to the present invention, there is provided a probe card having a plurality of conductive members arranged on a surface of a substrate so as to be in contact with a substrate and external connection terminals of an electronic circuit device whose electric characteristics are to be measured. A probe plate; and a conductive plate provided on the surface of the substrate with the probe pin interposed therebetween and connected to a reference potential.
【0006】前記導電板の前記基板への設置面と前記プ
ローブピンとの間に、絶縁体層が設けられている。An insulator layer is provided between a surface of the conductive plate on the substrate and the probe pins.
【0007】前記導電板は、前記プローブピンの前記電
子回路装置の外部接続端子に接触する接触部が突出する
開口部を備える。The conductive plate has an opening from which a contact portion of the probe pin that contacts an external connection terminal of the electronic circuit device protrudes.
【0008】前記導電板は、前記基板に形成された接地
電極に電気的に接続されている。The conductive plate is electrically connected to a ground electrode formed on the substrate.
【0009】前記導電板の設置面とは反対側の非設置面
に、測定用回路を構成する電子部品が搭載されている。An electronic component constituting a measuring circuit is mounted on a non-installation surface opposite to the installation surface of the conductive plate.
【0010】前記導電板は、前記電子部品と前記プロー
ブピンとを電気的に接続するための接続経路を形成する
ための複数の貫通孔を備える。The conductive plate includes a plurality of through holes for forming a connection path for electrically connecting the electronic component and the probe pins.
【0011】本発明のプローブカードでは、基準電位に
接続された導電板をプローブピンを間に挟んで基板表面
に設けている。この導電板の電磁シールド作用により、
プローブピンで測定した信号に対するノイズの影響を抑
制することができる。また、導電板を基板表面に設ける
ことにより、導電板の非設置面がプローブピンと電気的
に接続するためのコンデンサや抵抗素子等の測定用回路
を構成する電子部品を搭載するための搭載面となる。こ
の搭載面は、プローブピンと隣接しているため、電子部
品を電子回路装置の近傍に配置できる。[0011] In the probe card of the present invention, the conductive plate connected to the reference potential is provided on the surface of the substrate with the probe pins interposed therebetween. Due to the electromagnetic shielding action of this conductive plate,
The influence of noise on the signal measured by the probe pin can be suppressed. In addition, by providing the conductive plate on the surface of the substrate, the non-installed surface of the conductive plate is provided with a mounting surface for mounting electronic components constituting a measuring circuit such as a capacitor and a resistance element for electrically connecting to the probe pins. Become. Since the mounting surface is adjacent to the probe pin, the electronic component can be arranged near the electronic circuit device.
【0012】[0012]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。第1実施形態 図1は、本発明のプローブカードが適用される測定シス
テムの一例を示す概略構成図である。図1において、プ
ローブカード1は、複数のケーブル101によってLS
Iテスター102と電気的に接続されている。ケーブル
101は、プローブカード1に備わる対応するプローブ
ピン5および図示しないグラウンド端子と接続されてい
る。プローブカード1は、図示しないテーブル上に置か
れ半導体チップCが複数形成されたウェーハWに対し
て、図示しない位置決め装置により位置決めされ、半導
体チップCに形成された図示しない外部接続端子と対応
するプローブピン5とを接触させる。これにより、LS
Iテスター102と半導体チップCとがプローブカード
1を介して電気的に接続される。LSIテスター102
では、たとえば、半導体チップCの電気的特性をテスト
するためのプログラムを起動して半導体チップCに電力
を供給し、測定用信号を与え、この測定用信号に対する
応答信号を測定することにより、半導体チップCの電気
的特性を測定する。Embodiments of the present invention will be described below with reference to the drawings. First Embodiment FIG. 1 is a schematic configuration diagram showing an example of a measurement system to which a probe card of the present invention is applied. In FIG. 1, a probe card 1 is connected to a plurality of cables 101 by LS.
It is electrically connected to the I tester 102. The cable 101 is connected to a corresponding probe pin 5 provided on the probe card 1 and a ground terminal (not shown). The probe card 1 is positioned by a positioning device (not shown) with respect to a wafer W on which a plurality of semiconductor chips C are formed on a table (not shown), and a probe corresponding to an external connection terminal (not shown) formed on the semiconductor chip C. The pin 5 is brought into contact. Thereby, LS
The I tester 102 and the semiconductor chip C are electrically connected via the probe card 1. LSI tester 102
For example, by starting a program for testing the electrical characteristics of the semiconductor chip C, supplying power to the semiconductor chip C, supplying a measurement signal, and measuring a response signal to the measurement signal, The electrical characteristics of the chip C are measured.
【0013】図2は、本発明の一実施形態に係るプロー
ブカード1の概略構造を示す底面図であり、図3は図2
のA−A線方向の断面図である。図2および図3に示す
ように、プローブカード1は、基板2と、導電板3と、
プローブピン5とを備えている。FIG. 2 is a bottom view showing a schematic structure of the probe card 1 according to one embodiment of the present invention, and FIG.
FIG. 3 is a sectional view taken along line AA of FIG. As shown in FIGS. 2 and 3, the probe card 1 includes a substrate 2, a conductive plate 3,
And a probe pin 5.
【0014】基板2は、外形が円形のプリント配線板で
あり、図3に示すように、上面2aおよび下面2bに上
記のケーブル101やプローブピン5と接続される配線
パターン4が形成されている。この配線パターン4は、
基板2の上面2aに形成された配線パターン4と下面2
bに形成された配線パターン4との間は、図示しないめ
っきスルーホールによって電気的に接続されている。基
板2に形成された配線パターン4を介してケーブル10
1と各プローブピン5とが電気的に接続される。The substrate 2 is a printed wiring board having a circular outer shape. As shown in FIG. 3, a wiring pattern 4 connected to the cable 101 and the probe pins 5 is formed on an upper surface 2a and a lower surface 2b. . This wiring pattern 4
Wiring pattern 4 formed on upper surface 2a of substrate 2 and lower surface 2
The wiring pattern 4 is electrically connected to the wiring pattern 4 by a plated through hole (not shown). Cable 10 via the wiring pattern 4 formed on the substrate 2
1 and each probe pin 5 are electrically connected.
【0015】プローブピン5は、金属材料から形成され
ており、基板2の上面2aの中心部から放射状に配列さ
れている。したがって、プローブピン5間の間隔は、プ
ローブピン5の先端に向かうほど狭くなる。このプロー
ブピン5は、たとえば、はんだ等の導電性材料により、
基板2の下面2bに形成された配線パターン4と電気的
に接続され、かつ、基板2の下面2bに固定されてい
る。図3に示すように、プローブピン5の先端部5aは
屈曲され、基板2の下面2bから突出している。このプ
ローブピン5の先端部5aは、測定すべき半導体チップ
Cの対応する外部接続端子Pdに接触可能な位置に配置
されている。The probe pins 5 are formed of a metal material, and are arranged radially from the center of the upper surface 2a of the substrate 2. Therefore, the interval between the probe pins 5 becomes narrower toward the tip of the probe pin 5. The probe pins 5 are made of, for example, a conductive material such as solder.
It is electrically connected to the wiring pattern 4 formed on the lower surface 2 b of the substrate 2 and is fixed to the lower surface 2 b of the substrate 2. As shown in FIG. 3, the tip 5a of the probe pin 5 is bent and protrudes from the lower surface 2b of the substrate 2. The tip 5a of the probe pin 5 is arranged at a position where it can contact the corresponding external connection terminal Pd of the semiconductor chip C to be measured.
【0016】導電板3は、たとえば、銅合金等の金属板
から形成されている。導電板3は、環状に形成されてお
り、中心部に開口部3cを備えている。この導電板3
は、基板2の下面2bに、基板2と同心に設置されてお
り、開口部3cを通じてプローブピン5の先端部5aが
導電板3の下面3b側に突出している。導電板3は、基
板2に形成されたグラウンド端子よりも十分に広い面積
を有している。また、導電板3の基板2への設置面3a
と、基板2の下面2bとの間には、絶縁性の樹脂から形
成された絶縁体層6が設けられている。この絶縁体層6
を基板2の下面2bと導電板3の設置面3aとの間に介
在させることにより、プローブピン5と導電板3とは電
気的に絶縁される。The conductive plate 3 is formed of, for example, a metal plate such as a copper alloy. The conductive plate 3 is formed in an annular shape, and has an opening 3c at the center. This conductive plate 3
Is mounted on the lower surface 2b of the substrate 2 concentrically with the substrate 2, and the tip 5a of the probe pin 5 projects toward the lower surface 3b of the conductive plate 3 through the opening 3c. The conductive plate 3 has a sufficiently larger area than the ground terminal formed on the substrate 2. Also, the installation surface 3a of the conductive plate 3 on the substrate 2
An insulating layer 6 made of an insulating resin is provided between the substrate and the lower surface 2b of the substrate 2. This insulator layer 6
Is interposed between the lower surface 2b of the substrate 2 and the installation surface 3a of the conductive plate 3, whereby the probe pins 5 and the conductive plate 3 are electrically insulated.
【0017】さらに、導電板3は、基板2の下面2bに
形成された配線パターン4のグラウンド端子と電気的に
接続されている。この接続は、たとえば、グラウンド端
子が位置する絶縁体層6を部分的に除去し、この絶縁体
層6を除去した部分においてはんだ等の導電性材料によ
ってグラウンド端子と導電板3とを接続することにより
行うことができる。このように、導電板3は基板2に形
成されたグラウンド端子と接続されており、導電板3は
基準電位にある。Further, the conductive plate 3 is electrically connected to the ground terminal of the wiring pattern 4 formed on the lower surface 2b of the substrate 2. This connection is performed, for example, by partially removing the insulator layer 6 where the ground terminal is located, and connecting the ground terminal and the conductive plate 3 with a conductive material such as solder at a portion where the insulator layer 6 is removed. Can be performed. Thus, the conductive plate 3 is connected to the ground terminal formed on the substrate 2, and the conductive plate 3 is at the reference potential.
【0018】次に、上記構成のプローブカード1を用い
た半導体チップCの電気的特性の測定の一例について説
明する。まず、たとえば、テーブル上に保持されたウェ
ーハWに対して、プローブカード1を位置決めし、半導
体チップCの外部接続端子Pdに対応するプローブピン
5を接触される。この状態において、導電板3は半導体
チップCの周囲に近接した位置に配置される。半導体チ
ップCとLSIテスター2とが電気的に接続された状態
で、LSIテスター2から半導体チップCに電力および
測定用信号が印加される。Next, an example of measuring the electrical characteristics of the semiconductor chip C using the probe card 1 having the above configuration will be described. First, for example, the probe card 1 is positioned with respect to the wafer W held on the table, and the probe pins 5 corresponding to the external connection terminals Pd of the semiconductor chip C are brought into contact. In this state, the conductive plate 3 is arranged at a position close to the periphery of the semiconductor chip C. In a state where the semiconductor chip C and the LSI tester 2 are electrically connected, power and a measurement signal are applied from the LSI tester 2 to the semiconductor chip C.
【0019】たとえば、半導体チップCがMHz帯やG
Hz帯の高周波信号を処理する高周波回路を有する場合
には、ノイズがプローブピン5で検出した信号に重畳し
やすく、安定した測定を行うことが難しい。特に、導電
板3が基板2に設けられていない場合を想定すると、プ
ローブピン5と基板2に形成されたグラウンド端子と
は、比較的距離が離れているため、プローブピン5にノ
イズがのりやすい。For example, if the semiconductor chip C is in the MHz band or G
When a high-frequency circuit for processing a high-frequency signal in the Hz band is provided, noise tends to be superimposed on the signal detected by the probe pin 5, and it is difficult to perform stable measurement. In particular, assuming that the conductive plate 3 is not provided on the substrate 2, the probe pins 5 are relatively far from the ground terminal formed on the substrate 2, so that noise is easily applied to the probe pins 5. .
【0020】一方、本実施形態では、導電板3を基板2
に配列したプローブピン5に隣接して設けている。この
導電板3は、基板2に形成されたグラウンド端子に接続
されているため、プローブピン5にノイズがのることを
防ぐ電磁シールド効果を奏する。さらに、導電板3は、
基板2に形成されたグラウンド端子よりも広い面積を有
しており、プローブピン5にノイズがのることを防ぐ静
電シールド効果も奏する。On the other hand, in the present embodiment, the conductive plate 3 is
Are provided adjacent to the probe pins 5 arranged in the above. Since the conductive plate 3 is connected to the ground terminal formed on the substrate 2, the conductive plate 3 has an electromagnetic shielding effect of preventing noise from being applied to the probe pins 5. Further, the conductive plate 3
It has an area larger than the ground terminal formed on the substrate 2, and also has an electrostatic shielding effect of preventing noise from being applied to the probe pins 5.
【0021】上記したように、本実施形態によれば、導
電板3をプローブピン5が配列された基板2に設置する
だけの簡易な構成により、高周波信号の測定に際して、
プローブピン5によって伝送される信号へのノイズの影
響を抑制することができる。この結果、半導体チップC
に形成された回路の電気的特性を安定的に行うことが可
能となる。As described above, according to the present embodiment, a simple configuration in which the conductive plate 3 is simply placed on the substrate 2 on which the probe pins 5 are arranged enables a high-frequency signal to be measured.
The effect of noise on the signal transmitted by the probe pin 5 can be suppressed. As a result, the semiconductor chip C
It is possible to stably perform the electrical characteristics of the circuit formed in the above.
【0022】第2実施形態 図4は、本発明の第2の実施形態に係るプローブカード
の概略構造を示す底面図であり、図5は図4のA−A線
方向の断面図である。なお、図4および図5において、
上述した第1の実施形態と同一構成部分については同一
の符号を付している。 Second Embodiment FIG. 4 is a bottom view showing a schematic structure of a probe card according to a second embodiment of the present invention, and FIG. 5 is a sectional view taken along line AA of FIG. In FIGS. 4 and 5,
The same components as those in the first embodiment are denoted by the same reference numerals.
【0023】図4および図5に示すように、本実施形態
に係るプローブカード201は、基板2と、導電板20
3と、プローブピン5と、電子部品205とを備えてい
る。基板2およびプローブピン5は、上述した第1の実
施形態に係るプローブカード1の場合と同一の構成であ
る。As shown in FIGS. 4 and 5, a probe card 201 according to this embodiment comprises a substrate 2 and a conductive plate 20.
3, a probe pin 5, and an electronic component 205. The substrate 2 and the probe pins 5 have the same configuration as the probe card 1 according to the first embodiment described above.
【0024】導電板203は、上述した第1の実施形態
に係るプローブカード1の場合と同一の形状、材料で構
成されているが、導電板203は電子部品205と各プ
ローブピン5を接続するための貫通孔203hを備えて
いる。貫通孔203hは、プローブピン5の配置に対応
して導電板203に複数形成されている。なお、導電板
203の設置面203aと基板2の下面2bとの間に
は、絶縁体層6が形成されており、プローブピン5と導
電板203とは電気的に絶縁された状態にある。また、
導電板203は、基板2に形成されたグラウンド端子と
電気的に接続されている。The conductive plate 203 is made of the same shape and material as the probe card 1 according to the first embodiment described above, but the conductive plate 203 connects the electronic component 205 and each probe pin 5. Through hole 203h. A plurality of through holes 203h are formed in the conductive plate 203 corresponding to the arrangement of the probe pins 5. Note that an insulating layer 6 is formed between the installation surface 203a of the conductive plate 203 and the lower surface 2b of the substrate 2, and the probe pins 5 and the conductive plate 203 are electrically insulated. Also,
The conductive plate 203 is electrically connected to a ground terminal formed on the substrate 2.
【0025】電子部品205は、導電板203の設置面
203aとは反対の下面203bに搭載されており、導
電板203の各貫通孔203hの近傍に位置している。
電子部品205は、プローブピン5によって伝送される
信号に対して処理を行う測定用回路を構成するための電
子部品である。この測定用回路は、たとえば、プローブ
ピン5によって伝送される信号の特定周波数成分のみを
通過させるフィルター回路等の半導体チップCの有する
回路の電気的特性を測定する際に必要な電気回路であ
る。電子部品205としては、たとえば、コンデンサー
や抵抗素子が挙げられる。The electronic component 205 is mounted on the lower surface 203b opposite to the mounting surface 203a of the conductive plate 203, and is located near each through hole 203h of the conductive plate 203.
The electronic component 205 is an electronic component for configuring a measurement circuit that processes a signal transmitted by the probe pin 5. The measurement circuit is an electric circuit necessary for measuring electric characteristics of a circuit included in the semiconductor chip C such as a filter circuit that passes only a specific frequency component of a signal transmitted by the probe pin 5, for example. Examples of the electronic component 205 include a capacitor and a resistance element.
【0026】電子部品205の接続端子の一端は、たと
えば、はんだ等の接続部材206によって貫通孔203
hを通じてプローブピン5と電気的に接続されている。
電子部品205の接続端子の他端は、導電板203に直
接接続されている。One end of the connection terminal of the electronic component 205 is connected to a through hole 203 by a connection member 206 such as solder.
h, it is electrically connected to the probe pin 5.
The other end of the connection terminal of electronic component 205 is directly connected to conductive plate 203.
【0027】ここで、本実施形態に係るプローブカード
201の構造的特徴について説明する。たとえば、半導
体チップCが高周波回路を有する場合に、電気的特性を
測定するに際して、ノイズの影響を抑制する観点から、
測定用回路を構成する電子部品205は、半導体チップ
Cの外部接続端子Pdにできるだけ接近した位置が好ま
しい。導電板203が存在しない場合を想定すると、測
定用回路を構成する電子部品205は基板2上で、か
つ、プローブピン5の先端部5aに接近した位置に搭載
する必要がある。Here, the structural features of the probe card 201 according to the present embodiment will be described. For example, when the semiconductor chip C has a high-frequency circuit, when measuring the electrical characteristics, from the viewpoint of suppressing the influence of noise,
The position of the electronic component 205 constituting the measuring circuit is preferably as close as possible to the external connection terminal Pd of the semiconductor chip C. Assuming that the conductive plate 203 does not exist, the electronic component 205 constituting the measurement circuit needs to be mounted on the substrate 2 and at a position close to the tip 5a of the probe pin 5.
【0028】一方、半導体チップCの外部接続端子Pd
が多数存在すると、外部接続端子Pdの数に応じてプロ
ーブピン5の数も増大し、プローブピン5の先端部5a
の間隔が非常に狭くなる。プローブピン5の先端部5a
の間隔が非常に狭くなると、基板2上で、かつ、プロー
ブピン5の先端部5aに接近した位置にすべての電子部
品205を搭載することが困難となり、電子部品205
を半導体チップCの外部接続端子Pdから離隔した位置
に搭載するしかなくなる。On the other hand, the external connection terminal Pd of the semiconductor chip C
Exists, the number of the probe pins 5 increases in accordance with the number of the external connection terminals Pd, and the tip 5a of the probe pin 5
Becomes very narrow. Tip 5a of probe pin 5
Is very narrow, it becomes difficult to mount all the electronic components 205 on the substrate 2 and at a position close to the tip 5a of the probe pin 5, and the electronic components 205
Must be mounted at a position separated from the external connection terminals Pd of the semiconductor chip C.
【0029】本実施形態では、導電板203をプローブ
ピン5の先端部5aに接近した位置に設けており、か
つ、導電板203の下面203bは、電子部品205を
搭載可能な領域となっている。第1の実施形態において
説明したように、導電板203をプローブピン5を間に
挟んで基板2に設置することにより、プローブピン5に
ノイズがのることを防ぐ電磁シールド効果および静電シ
ールド効果が得られる。さらに、本実施形態では、電磁
シールド効果および静電シールド効果を奏する導電板2
03を設けることによって発生した空き領域である導電
板203の下面203bを積極的に利用して、この導電
板203の下面203bに電子部品205を搭載する。In this embodiment, the conductive plate 203 is provided at a position close to the tip 5a of the probe pin 5, and the lower surface 203b of the conductive plate 203 is an area where the electronic component 205 can be mounted. . As described in the first embodiment, by providing the conductive plate 203 on the substrate 2 with the probe pins 5 interposed therebetween, an electromagnetic shielding effect and an electrostatic shielding effect for preventing noise from being applied to the probe pins 5 are provided. Is obtained. Further, in the present embodiment, the conductive plate 2 having an electromagnetic shielding effect and an electrostatic shielding effect is provided.
The electronic component 205 is mounted on the lower surface 203b of the conductive plate 203 by positively utilizing the lower surface 203b of the conductive plate 203, which is a vacant area generated by providing the “03”.
【0030】導電板203は、半導体チップCの外部接
続端子Pdに近接しており、かつ、電子部品205を搭
載するのに十分な面積をもつ。この導電板203の下面
203bに電子部品205を搭載することにより、プロ
ーブピン5の数が増加してプローブピン5の先端部5a
の間隔が狭くなっても、半導体チップCの外部接続端子
Pdに近接した位置に電子部品205を配置することが
可能となる。The conductive plate 203 is close to the external connection terminal Pd of the semiconductor chip C and has a sufficient area for mounting the electronic component 205. By mounting the electronic component 205 on the lower surface 203b of the conductive plate 203, the number of the probe pins 5 is increased and the tip 5a of the probe pins 5 is increased.
The electronic component 205 can be arranged at a position close to the external connection terminal Pd of the semiconductor chip C even if the distance between the components becomes narrower.
【0031】[0031]
【発明の効果】本発明のプローブカードによれば、電子
回路装置の電気的特性を測定するに際して、プローブピ
ンによって伝送される測定信号に対するノイズの影響を
抑制することができる。また、本発明のプローブカード
によれば、電子回路装置の電気的特性の測定に必要な回
路を構成するための電子部品を電子回路装置の近接した
位置に配置しやすい構造となる。According to the probe card of the present invention, when measuring the electric characteristics of the electronic circuit device, the influence of noise on the measurement signal transmitted by the probe pin can be suppressed. Further, according to the probe card of the present invention, it is possible to easily arrange electronic components for configuring a circuit necessary for measuring the electrical characteristics of the electronic circuit device at a position close to the electronic circuit device.
【図1】本発明のプローブカードが適用される測定シス
テムの一例を示す概略構成図である。FIG. 1 is a schematic configuration diagram showing an example of a measurement system to which a probe card of the present invention is applied.
【図2】本発明の一実施形態に係るプローブカードの概
略構造を示す底面図である。図FIG. 2 is a bottom view showing a schematic structure of a probe card according to one embodiment of the present invention. Figure
【図3】図2のA−A線方向の断面図である。FIG. 3 is a sectional view taken along line AA of FIG. 2;
【図4】本発明の第2の実施形態に係るプローブカード
の概略構造を示す底面図である。FIG. 4 is a bottom view showing a schematic structure of a probe card according to a second embodiment of the present invention.
【図5】図4のA−A線方向の断面図である。FIG. 5 is a sectional view taken along the line AA of FIG. 4;
1,201…プローブカード、2…基板、3,203…
導電板、4…配線パターン、5…プローブピン、6…絶
縁体層、203h…貫通孔、C…半導体チップ。1,201 ... probe card, 2 ... substrate, 3,203 ...
Conductive plate, 4: wiring pattern, 5: probe pin, 6: insulator layer, 203h: through hole, C: semiconductor chip.
Claims (6)
接触可能に前記基板表面に配列された導電性を有する複
数のプローブピンと、 前記プローブピンを間に挟んで前記基板表面に設けら
れ、基準電位に接続された導電板とを有するプローブカ
ード。1. A substrate, a plurality of conductive probe pins arranged on a surface of the substrate so as to be able to contact an external connection terminal of an electronic circuit device whose electrical characteristics are to be measured. A probe card provided on the substrate surface and having a conductive plate connected to a reference potential.
ローブピンとの間に、絶縁体層が設けられている請求項
1に記載のプローブカード。2. The probe card according to claim 1, wherein an insulator layer is provided between a surface of the conductive plate on the substrate and the probe pins.
子回路装置の外部接続端子に接触する接触部が突出する
開口部を備える請求項1に記載のプローブカード。3. The probe card according to claim 1, wherein the conductive plate has an opening from which a contact portion of the probe pin that contacts an external connection terminal of the electronic circuit device protrudes.
電極に電気的に接続されている請求項1に記載のプロー
ブカード。4. The probe card according to claim 1, wherein said conductive plate is electrically connected to a ground electrode formed on said substrate.
に、測定用回路を構成する電子部品が搭載されている請
求項1に記載のプローブカード。5. The probe card according to claim 1, wherein an electronic component constituting a measurement circuit is mounted on a non-installation surface opposite to the installation surface of the conductive plate.
ブピンとを電気的に接続するための接続経路を形成する
ための複数の貫通孔を備える請求項1に記載のプローブ
カード。6. The probe card according to claim 1, wherein the conductive plate includes a plurality of through holes for forming a connection path for electrically connecting the electronic component and the probe pins.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000387583A JP2002190506A (en) | 2000-12-20 | 2000-12-20 | Probe card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000387583A JP2002190506A (en) | 2000-12-20 | 2000-12-20 | Probe card |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002190506A true JP2002190506A (en) | 2002-07-05 |
Family
ID=18854484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000387583A Pending JP2002190506A (en) | 2000-12-20 | 2000-12-20 | Probe card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002190506A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013117496A (en) * | 2011-12-05 | 2013-06-13 | Institute Of National Colleges Of Technology Japan | Apparatus for measuring semiconductor characteristics |
JP2017187495A (en) * | 2016-04-05 | 2017-10-12 | ケースレー・インスツルメンツ・インコーポレイテッドKeithley Instruments,Inc. | Electrical test measurement apparatus and method by processor control |
-
2000
- 2000-12-20 JP JP2000387583A patent/JP2002190506A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013117496A (en) * | 2011-12-05 | 2013-06-13 | Institute Of National Colleges Of Technology Japan | Apparatus for measuring semiconductor characteristics |
JP2017187495A (en) * | 2016-04-05 | 2017-10-12 | ケースレー・インスツルメンツ・インコーポレイテッドKeithley Instruments,Inc. | Electrical test measurement apparatus and method by processor control |
JP7061416B2 (en) | 2016-04-05 | 2022-04-28 | ケースレー・インスツルメンツ・エルエルシー | Electrical test measuring device and processor controlled method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6184576B1 (en) | Packaging and interconnection of contact structure | |
KR100817083B1 (en) | Probe card | |
WO2009154217A1 (en) | Contact structure for inspection | |
JP3927783B2 (en) | Semiconductor parts | |
JPS63316449A (en) | Method and apparatus for testing integrated circuit | |
JPH11248748A (en) | Probe card | |
JP2002190506A (en) | Probe card | |
JPS6156981A (en) | Semiconductor inspecting device | |
JPS612338A (en) | Inspection device | |
WO2000004394A1 (en) | Socket for device measurement, and method of measuring device | |
JPH0964126A (en) | Connection ring for wafer prober | |
JPH0555319A (en) | Socket for ic | |
JPH11344532A (en) | Device for probing circuit substrate | |
KR20010076322A (en) | Contact structure having contact bumps | |
JP3379906B2 (en) | Probing card | |
JP2001357914A (en) | Connecting structure of coaxial cable to electric circuit board | |
JP3048842U (en) | Probing card | |
JPH0217342Y2 (en) | ||
JP2557685B2 (en) | Probe card | |
JP2980952B2 (en) | Probe board | |
JP2005180922A (en) | Cable wiring structure for inspection apparatus | |
KR100723206B1 (en) | Probe card comprising pcb for connecting needle | |
JPH1117057A (en) | Bga type semiconductor device with inspection pads | |
JPH06260568A (en) | Ic socket | |
JPH05144893A (en) | Probe card |