JP2002186261A - Ｐｗｍインバータ - Google Patents
ＰｗｍインバータInfo
- Publication number
- JP2002186261A JP2002186261A JP2000376839A JP2000376839A JP2002186261A JP 2002186261 A JP2002186261 A JP 2002186261A JP 2000376839 A JP2000376839 A JP 2000376839A JP 2000376839 A JP2000376839 A JP 2000376839A JP 2002186261 A JP2002186261 A JP 2002186261A
- Authority
- JP
- Japan
- Prior art keywords
- arm
- control
- voltage side
- gate
- semiconductor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0043—Converters switched with a phase shift, i.e. interleaved
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 ＰＷＭインバータにおいては、半導体スイッ
チのスイッチング損失からキャリア周波数を高めるのが
制限される。 【解決手段】 Ｕ，Ｖ，Ｗの各相のアームの高圧側およ
び低圧側にそれぞれ半導体スイッチＱ１〜Ｑ８を並列に
設け、ゲートコントローラＧUは各スイッチングを４倍
の周波数にしたキャリア周期で振り分けて順次オン・オ
フ制御する。また、インバータの出力電流容量を高める
ときに複数のスイッチを同じタイミングでオン・オフ制
御すること、スイッチの一部が故障したときに該故障し
たスイッチを飛び越したゲート制御で運転を継続するこ
と、アームとは逆の低圧側または高圧側の複数スイッチ
をオン制御することで故障したスイッチに直列のフュー
ズを溶断させ、故障したスイッチを飛び越したゲート制
御で運転を継続すること含む。
チのスイッチング損失からキャリア周波数を高めるのが
制限される。 【解決手段】 Ｕ，Ｖ，Ｗの各相のアームの高圧側およ
び低圧側にそれぞれ半導体スイッチＱ１〜Ｑ８を並列に
設け、ゲートコントローラＧUは各スイッチングを４倍
の周波数にしたキャリア周期で振り分けて順次オン・オ
フ制御する。また、インバータの出力電流容量を高める
ときに複数のスイッチを同じタイミングでオン・オフ制
御すること、スイッチの一部が故障したときに該故障し
たスイッチを飛び越したゲート制御で運転を継続するこ
と、アームとは逆の低圧側または高圧側の複数スイッチ
をオン制御することで故障したスイッチに直列のフュー
ズを溶断させ、故障したスイッチを飛び越したゲート制
御で運転を継続すること含む。
Description
【０００１】
【発明の属する技術分野】本発明は、主回路アームを半
導体スイッチで構成し、半導体スイッチをＰＷＭ（パル
ス幅変調）制御するＰＷＭインバータに関する。
導体スイッチで構成し、半導体スイッチをＰＷＭ（パル
ス幅変調）制御するＰＷＭインバータに関する。
【０００２】
【従来の技術】この種のインバータは、半導体スイッチ
のスイッチングをＰＷＭ制御することで、出力電圧を正
弦波に近づけ、高調波の抑制や出力電流歪みの改善がで
きる。
のスイッチングをＰＷＭ制御することで、出力電圧を正
弦波に近づけ、高調波の抑制や出力電流歪みの改善がで
きる。
【０００３】ＰＷＭ制御は、例えば、インバータの出力
周波数指令に比例させた周期にしかつ出力電圧に比例さ
せた振幅にした正弦波信号と、この正弦波信号の数倍以
上の周波数にしたキャリア（搬送波）信号とのレベル比
較によりＰＷＭ波形を生成し、これを半導体スイッチの
ゲート信号とすることで実現される。
周波数指令に比例させた周期にしかつ出力電圧に比例さ
せた振幅にした正弦波信号と、この正弦波信号の数倍以
上の周波数にしたキャリア（搬送波）信号とのレベル比
較によりＰＷＭ波形を生成し、これを半導体スイッチの
ゲート信号とすることで実現される。
【０００４】
【発明が解決しようとする課題】ＰＷＭインバータにお
いて、ＰＷＭによるスイッチング周波数（キャリア周波
数）が高いほど、負荷に供給する正弦波出力の電圧精度
が高くなる。このため、精度を重視するインバータで
は、できるだけ高いスイッチング周波数で運転するのが
望まれる。
いて、ＰＷＭによるスイッチング周波数（キャリア周波
数）が高いほど、負荷に供給する正弦波出力の電圧精度
が高くなる。このため、精度を重視するインバータで
は、できるだけ高いスイッチング周波数で運転するのが
望まれる。
【０００５】しかし、主回路半導体スイッチ素子として
広く使用されるＩＧＢＴ（Insulated Gate Bipolar Tra
nsistor）では、スイッチング周波数を高めるのに伴い
スイッチング損失が増大するため、素子の熱破壊防止や
素子冷却構造の上からある程度のスイッチング周波数以
上には高めることができない。なお、他の半導体スイッ
チ素子においても、スイッチング周波数の増大がスイッ
チング損失を増大させてしまい、同様の問題があった。
広く使用されるＩＧＢＴ（Insulated Gate Bipolar Tra
nsistor）では、スイッチング周波数を高めるのに伴い
スイッチング損失が増大するため、素子の熱破壊防止や
素子冷却構造の上からある程度のスイッチング周波数以
上には高めることができない。なお、他の半導体スイッ
チ素子においても、スイッチング周波数の増大がスイッ
チング損失を増大させてしまい、同様の問題があった。
【０００６】本発明の目的は、素子のスイッチング損失
を軽減しながら等価的にスイッチング周波数を高めるこ
とができるＰＷＭインバータを提供することにある。
を軽減しながら等価的にスイッチング周波数を高めるこ
とができるＰＷＭインバータを提供することにある。
【０００７】
【課題を解決するための手段】本発明は、複数の半導体
スイッチ素子を並列に設けて主回路の各アームを構成
し、各アームはＮ倍にしたキャリア周波数でＰＷＭ制御
し、各アームの半導体スイッチ素子はキャリア周期で振
り分けて順次オン・オフ制御することにより、各アーム
のスイッチング回数はキャリア周期当たり１／Ｎ回に
し、個々のアームのスイッチング損失を軽減しながら等
価的にスイッチング周波数を高めるものであり、以下の
構成を特徴とする。
スイッチ素子を並列に設けて主回路の各アームを構成
し、各アームはＮ倍にしたキャリア周波数でＰＷＭ制御
し、各アームの半導体スイッチ素子はキャリア周期で振
り分けて順次オン・オフ制御することにより、各アーム
のスイッチング回数はキャリア周期当たり１／Ｎ回に
し、個々のアームのスイッチング損失を軽減しながら等
価的にスイッチング周波数を高めるものであり、以下の
構成を特徴とする。
【０００８】主回路アームを半導体スイッチで構成し、
各半導体スイッチをパルス幅変調制御するＰＷＭインバ
ータにおいて、各アームの高圧側および低圧側にそれぞ
れ複数の半導体スイッチを並列に設けた主回路と、各ア
ームの複数の半導体スイッチをキャリア周期で振り分け
て順次オン・オフ制御するゲートコントローラとを備え
たことを特徴とする。
各半導体スイッチをパルス幅変調制御するＰＷＭインバ
ータにおいて、各アームの高圧側および低圧側にそれぞ
れ複数の半導体スイッチを並列に設けた主回路と、各ア
ームの複数の半導体スイッチをキャリア周期で振り分け
て順次オン・オフ制御するゲートコントローラとを備え
たことを特徴とする。
【０００９】また、前記ゲートコントローラは、インバ
ータの出力電流容量を高めるときに各アームの複数の半
導体スイッチを同じタイミングでオン・オフ制御するこ
とを特徴とする。
ータの出力電流容量を高めるときに各アームの複数の半
導体スイッチを同じタイミングでオン・オフ制御するこ
とを特徴とする。
【００１０】また、前記ゲートコントローラは、アーム
を構成する複数の半導体スイッチの一部が開放故障した
ときに該故障した半導体スイッチを飛び越したゲート制
御で運転を継続することを特徴とする。
を構成する複数の半導体スイッチの一部が開放故障した
ときに該故障した半導体スイッチを飛び越したゲート制
御で運転を継続することを特徴とする。
【００１１】また、前記主回路は、高圧側アームと低圧
側アームの各半導体スイッチに直列にそれぞれフューズ
を設け、前記ゲートコントローラは、アームを構成する
複数の半導体スイッチの一部が短絡故障したときにアー
ムとは逆の低圧側または高圧側の複数の半導体スイッチ
をオン制御することで故障した半導体スイッチに直列の
フューズを溶断させ、該故障した半導体スイッチを飛び
越したゲート制御で運転を継続することを特徴とする。
側アームの各半導体スイッチに直列にそれぞれフューズ
を設け、前記ゲートコントローラは、アームを構成する
複数の半導体スイッチの一部が短絡故障したときにアー
ムとは逆の低圧側または高圧側の複数の半導体スイッチ
をオン制御することで故障した半導体スイッチに直列の
フューズを溶断させ、該故障した半導体スイッチを飛び
越したゲート制御で運転を継続することを特徴とする。
【００１２】
【発明の実施の形態】図１は、本発明の実施形態を示す
ＰＷＭインバータの主回路構成図である。同図には、３
相インバータのＵ相の主回路構成のみを示し、他のＶ，
Ｗ相の主回路構成およびゲート制御も同様となる。
ＰＷＭインバータの主回路構成図である。同図には、３
相インバータのＵ相の主回路構成のみを示し、他のＶ，
Ｗ相の主回路構成およびゲート制御も同様となる。
【００１３】Ｕ相の主回路は、高圧側アームを４つのパ
ワートランジスタＱ１，Ｑ３，Ｑ５，Ｑ７とその還流用
ダイオードＤ１，Ｄ３，Ｄ５，Ｄ７の並列回路で構成
し、低圧側アームを４つのパワートランジスタＱ２，Ｑ
４，Ｑ６，Ｑ８とその還流用ダイオードＤ２，Ｄ４，Ｄ
６，Ｄ８の並列回路で構成する。
ワートランジスタＱ１，Ｑ３，Ｑ５，Ｑ７とその還流用
ダイオードＤ１，Ｄ３，Ｄ５，Ｄ７の並列回路で構成
し、低圧側アームを４つのパワートランジスタＱ２，Ｑ
４，Ｑ６，Ｑ８とその還流用ダイオードＤ２，Ｄ４，Ｄ
６，Ｄ８の並列回路で構成する。
【００１４】ゲートコントローラＧUは、キャリア周波
数を４倍にしたＰＷＭゲート信号で高圧側または低圧側
のアームをオンするのに、ＰＷＭ波形のゲート信号を４
つのアームに振り分けて順次オン制御する。
数を４倍にしたＰＷＭゲート信号で高圧側または低圧側
のアームをオンするのに、ＰＷＭ波形のゲート信号を４
つのアームに振り分けて順次オン制御する。
【００１５】例えば、図２に高圧側と低圧側のアームの
オン制御波形を示し、従来のキャリア周波数がもつ周期
ＴCに対して、本実施形態では４倍のキャリア周波数に
し、その周期ＴC’になる度に、トランジスタＱ１，Ｑ
３，Ｑ５，Ｑ７の順にオン制御する。同様に、低圧側の
アームのオン制御では、トランジスタＱ２，Ｑ４，Ｑ
６，Ｑ８の順にオン制御する。
オン制御波形を示し、従来のキャリア周波数がもつ周期
ＴCに対して、本実施形態では４倍のキャリア周波数に
し、その周期ＴC’になる度に、トランジスタＱ１，Ｑ
３，Ｑ５，Ｑ７の順にオン制御する。同様に、低圧側の
アームのオン制御では、トランジスタＱ２，Ｑ４，Ｑ
６，Ｑ８の順にオン制御する。
【００１６】このようなオン制御によるＵ相の出力電流
は、負荷として示す誘導電動機ＩＭには、最初の周期で
は、トランジスタＱ１のオンでＵ相からＶ相またはＷ相
の主回路を通してオン電流が流れ始め、このトランジス
タＱ１のオフではダイオードＤ２を通した還流電流が流
れる。次の周期では、トランジスタＱ２のオンでＵ相電
流が流れ、このトランジスタＱ２のオフではダイオード
Ｄ４を通した還流電流が流れる。同様に、トランジスタ
Ｑ３〜Ｑ８とダイオードＤ６〜Ｄ８によるＵ相電流が流
れる。
は、負荷として示す誘導電動機ＩＭには、最初の周期で
は、トランジスタＱ１のオンでＵ相からＶ相またはＷ相
の主回路を通してオン電流が流れ始め、このトランジス
タＱ１のオフではダイオードＤ２を通した還流電流が流
れる。次の周期では、トランジスタＱ２のオンでＵ相電
流が流れ、このトランジスタＱ２のオフではダイオード
Ｄ４を通した還流電流が流れる。同様に、トランジスタ
Ｑ３〜Ｑ８とダイオードＤ６〜Ｄ８によるＵ相電流が流
れる。
【００１７】したがって、本実施形態では、４倍のキャ
リア周波数にしたＰＷＭ制御により、出力電圧波形は非
常に高い精度の正弦波を得ることができ、しかも各トラ
ンジスタのスイッチング回数は従来のキャリア周期ＴC
当たり１回になり、個々のトランジスタのスイッチング
損失は従来のものと同等の１／４になる。よって、個々
のトランジスタがスイッチング損失の点でｆ（ＨZ）ま
で耐えられる場合は、相全体での等価スイッチング（キ
ャリア）周波数を４ｆ（ＨZ）まで高めることができ
る。これにより、素子のスイッチング損失を軽減しなが
ら等価的にＰＷＭインバータの電圧波形精度を高くする
ことができる。
リア周波数にしたＰＷＭ制御により、出力電圧波形は非
常に高い精度の正弦波を得ることができ、しかも各トラ
ンジスタのスイッチング回数は従来のキャリア周期ＴC
当たり１回になり、個々のトランジスタのスイッチング
損失は従来のものと同等の１／４になる。よって、個々
のトランジスタがスイッチング損失の点でｆ（ＨZ）ま
で耐えられる場合は、相全体での等価スイッチング（キ
ャリア）周波数を４ｆ（ＨZ）まで高めることができ
る。これにより、素子のスイッチング損失を軽減しなが
ら等価的にＰＷＭインバータの電圧波形精度を高くする
ことができる。
【００１８】なお、本実施形態において、トランジスタ
の並列数を多くすれば、より高いスイッチング周波数で
の運転が可能となる。また、半導体スイッチ素子として
は、パワートランジスタに限らず、ＩＧＢＴやＧＴＯサ
イリスタなどを使用して、同等の作用効果を得ることが
できる。また、ゲートコントローラによる各スイッチＱ
１〜Ｑ８の順序制御は、例えば、論理回路構成の分配器
で実現される。
の並列数を多くすれば、より高いスイッチング周波数で
の運転が可能となる。また、半導体スイッチ素子として
は、パワートランジスタに限らず、ＩＧＢＴやＧＴＯサ
イリスタなどを使用して、同等の作用効果を得ることが
できる。また、ゲートコントローラによる各スイッチＱ
１〜Ｑ８の順序制御は、例えば、論理回路構成の分配器
で実現される。
【００１９】また、本実施形態では、上記のスイッチン
グ損失を軽減しながらキャリア周波数を高める制御の
他、トランジスタのゲート制御を工夫することによって
運転機能を拡張することができる。これらを以下に詳細
に説明する。
グ損失を軽減しながらキャリア周波数を高める制御の
他、トランジスタのゲート制御を工夫することによって
運転機能を拡張することができる。これらを以下に詳細
に説明する。
【００２０】（１）ＰＷＭインバータの電流容量を高め
るためのゲート制御方式を図３で説明する。同図の
（ａ）は、図１の主回路構成で、等価スイッチング周波
数はｆ（ＨZ）のままで、電流容量を４倍にする場合を
示し、各トランジスタＱ１〜Ｑ４に対して同じタイミン
グでオン・オフ制御を行う。
るためのゲート制御方式を図３で説明する。同図の
（ａ）は、図１の主回路構成で、等価スイッチング周波
数はｆ（ＨZ）のままで、電流容量を４倍にする場合を
示し、各トランジスタＱ１〜Ｑ４に対して同じタイミン
グでオン・オフ制御を行う。
【００２１】図３の（ｂ）は、等価スイッチング周波数
は２ｆ（ＨZ）とし、電流容量を２倍にする場合を示
し、トランジスタＱ１とＱ２、Ｑ３とＱ４を組にして同
じタイミングでオン・オフ制御を行う。
は２ｆ（ＨZ）とし、電流容量を２倍にする場合を示
し、トランジスタＱ１とＱ２、Ｑ３とＱ４を組にして同
じタイミングでオン・オフ制御を行う。
【００２２】これらゲート制御は、例えば、誘導電動機
の可変速制御において、電動機の起動時や加速時など、
高い出力電流を必要とするが周波数が比較的低くてもよ
い運転モード時に、ゲートコントローラＧUのキャリア
周波数を低くし、ゲート信号の振り分けを切り替えるこ
とで出力電流を高めることができる。なお、インバータ
の出力周波数は、低く制御されることから、その周期に
対するキャリア周期の比が低下することはなく、正弦波
精度を劣化させることはない。
の可変速制御において、電動機の起動時や加速時など、
高い出力電流を必要とするが周波数が比較的低くてもよ
い運転モード時に、ゲートコントローラＧUのキャリア
周波数を低くし、ゲート信号の振り分けを切り替えるこ
とで出力電流を高めることができる。なお、インバータ
の出力周波数は、低く制御されることから、その周期に
対するキャリア周期の比が低下することはなく、正弦波
精度を劣化させることはない。
【００２３】（２）一部の半導体スイッチ素子の開放故
障にも運転を継続するためのゲート制御方式を図４で説
明する。インバータの運転中、スイッチ素子をゲートタ
ーンオンさせたにもかかわらず、それに電圧が加わって
いたり、ターンオフさせたにもかかわらず、それに電圧
が加わっていない場合は、当該素子が故障していると見
なすことができる。通常は、素子が故障した場合は、イ
ンバータを停止させる必要があるが、本実施形態ではゲ
ートコントローラＧUが故障した半導体スイッチのオン
制御を飛び越したゲート制御を行うことでインバータ運
転を継続することができる。
障にも運転を継続するためのゲート制御方式を図４で説
明する。インバータの運転中、スイッチ素子をゲートタ
ーンオンさせたにもかかわらず、それに電圧が加わって
いたり、ターンオフさせたにもかかわらず、それに電圧
が加わっていない場合は、当該素子が故障していると見
なすことができる。通常は、素子が故障した場合は、イ
ンバータを停止させる必要があるが、本実施形態ではゲ
ートコントローラＧUが故障した半導体スイッチのオン
制御を飛び越したゲート制御を行うことでインバータ運
転を継続することができる。
【００２４】図４では、トランジスタＱ３が開放故障し
た場合、トランジスタＱ３とＱ４に対してはターンオフ
指令を与え、他の３つのアームに対して順番にゲート制
御することでインバータ運転を継続することができる。
このとき、スイッチング周波数は３ｆ（ＨZ）に低下さ
せるのが好ましいが、短時間定格として４ｆ（ＨＺ）と
することでもよく、いずれにもインバータの停止を避け
ることができる。
た場合、トランジスタＱ３とＱ４に対してはターンオフ
指令を与え、他の３つのアームに対して順番にゲート制
御することでインバータ運転を継続することができる。
このとき、スイッチング周波数は３ｆ（ＨZ）に低下さ
せるのが好ましいが、短時間定格として４ｆ（ＨＺ）と
することでもよく、いずれにもインバータの停止を避け
ることができる。
【００２５】なお、このような運転継続のためのゲート
制御は、前記（１）の制御と併用することができる。
制御は、前記（１）の制御と併用することができる。
【００２６】（３）一部の半導体スイッチ素子の短絡故
障にも運転を継続するためのゲート制御方式を図５で説
明する。同図の（ａ）はインバータ主回路の構成を示
し、図１と異なる部分は、各トランジスタＱ１〜Ｑ８と
ダイオードＤ１〜Ｄ８の並列回路に直列にそれぞれフュ
ーズＦＦ１〜ＦＦ８を設ける。
障にも運転を継続するためのゲート制御方式を図５で説
明する。同図の（ａ）はインバータ主回路の構成を示
し、図１と異なる部分は、各トランジスタＱ１〜Ｑ８と
ダイオードＤ１〜Ｄ８の並列回路に直列にそれぞれフュ
ーズＦＦ１〜ＦＦ８を設ける。
【００２７】この構成において、図５の（ｂ）に示すよ
うに、トランジスタＱ１が短絡故障した場合、故障素子
と逆側になるトランジスタＱ２，Ｑ４，Ｑ６，Ｑ８の全
部をターンオンさせる。これにより、主回路に直流短絡
を起こし、トランジスタＱ１→フューズＦＦ１→トラン
ジスタＱ２，Ｑ４，Ｑ６，Ｑ８→フューズＦＦ２．ＦＦ
４．ＦＦ６．ＦＦ８の経路で短絡電流を流す。このと
き、トランジスタＱ１とフューズＦＦ１には短絡電流の
すべてが流れるのに対し、他のトランジスタＱ２，Ｑ
４，Ｑ６，Ｑ８とフューズＦＦ２．ＦＦ４．ＦＦ６．Ｆ
Ｆ８には短絡電流が分流し、そのほぼ１／４しか流れな
いため、フューズＦＦ２．ＦＦ４．ＦＦ６．ＦＦ８が溶
断する前にフューズＦＦ１を先に溶断させることができ
る。このフューズＦＦ１が溶断するに必要な時間の直後
に通常運転モードに復帰させることにより、故障したト
ランジスタＱ１を主回路から切り離し、インバータ運転
を継続することができる。
うに、トランジスタＱ１が短絡故障した場合、故障素子
と逆側になるトランジスタＱ２，Ｑ４，Ｑ６，Ｑ８の全
部をターンオンさせる。これにより、主回路に直流短絡
を起こし、トランジスタＱ１→フューズＦＦ１→トラン
ジスタＱ２，Ｑ４，Ｑ６，Ｑ８→フューズＦＦ２．ＦＦ
４．ＦＦ６．ＦＦ８の経路で短絡電流を流す。このと
き、トランジスタＱ１とフューズＦＦ１には短絡電流の
すべてが流れるのに対し、他のトランジスタＱ２，Ｑ
４，Ｑ６，Ｑ８とフューズＦＦ２．ＦＦ４．ＦＦ６．Ｆ
Ｆ８には短絡電流が分流し、そのほぼ１／４しか流れな
いため、フューズＦＦ２．ＦＦ４．ＦＦ６．ＦＦ８が溶
断する前にフューズＦＦ１を先に溶断させることができ
る。このフューズＦＦ１が溶断するに必要な時間の直後
に通常運転モードに復帰させることにより、故障したト
ランジスタＱ１を主回路から切り離し、インバータ運転
を継続することができる。
【００２８】なお、上記のゲート制御方式は、健全側の
トランジスタＱ２，Ｑ４，Ｑ６，Ｑ８の全てをターンオ
ンさせるに限らず、２つ以上のトランジスタをターンオ
ンさせることでもよい。この場合のゲート制御は、前記
（１）の制御と併用することができる。また、ゲートコ
ントローラは、半導体スイッチの飛び越しオン・オフ制
御には分配器の飛び越し制御回路を付加することで実現
される。
トランジスタＱ２，Ｑ４，Ｑ６，Ｑ８の全てをターンオ
ンさせるに限らず、２つ以上のトランジスタをターンオ
ンさせることでもよい。この場合のゲート制御は、前記
（１）の制御と併用することができる。また、ゲートコ
ントローラは、半導体スイッチの飛び越しオン・オフ制
御には分配器の飛び越し制御回路を付加することで実現
される。
【００２９】また、実施形態では、３相ＰＷＭインバー
タの場合を示すが、単相ＰＷＭインバータに適用して同
等の作用効果を得ることができる。
タの場合を示すが、単相ＰＷＭインバータに適用して同
等の作用効果を得ることができる。
【００３０】
【発明の効果】以上のとおり、本発明によれば、複数の
半導体スイッチ素子を並列に設けて主回路の各アームを
構成し、各アームの半導体スイッチ素子はキャリア周期
で振り分けて順次オン・オフ制御するようにしたため、
素子のスイッチング損失を軽減しながら等価的にスイッ
チング周波数を高めることができる。
半導体スイッチ素子を並列に設けて主回路の各アームを
構成し、各アームの半導体スイッチ素子はキャリア周期
で振り分けて順次オン・オフ制御するようにしたため、
素子のスイッチング損失を軽減しながら等価的にスイッ
チング周波数を高めることができる。
【００３１】また、インバータの出力電流容量を高める
ゲート制御ができるし、故障した半導体スイッチを飛び
越したゲート制御により運転継続ができる。
ゲート制御ができるし、故障した半導体スイッチを飛び
越したゲート制御により運転継続ができる。
【図１】本発明の実施形態を示すＰＷＭインバータの主
回路構成図。
回路構成図。
【図２】実施形態におけるゲートパターン。
【図３】本発明における他のゲート制御方式（その
１）。
１）。
【図４】本発明における他のゲート制御方式（その
２）。
２）。
【図５】本発明における他のゲート制御方式（その
３）。
３）。
Ｑ１〜Ｑ８…パワートランジスタ（半導体スイッチ） Ｄ１〜Ｄ８…ダイオード ＦＦ１〜ＦＦ８…フューズ
Claims (4)
- 【請求項１】 主回路アームを半導体スイッチで構成
し、各半導体スイッチをパルス幅変調制御するＰＷＭイ
ンバータにおいて、 各アームの高圧側および低圧側にそれぞれ複数の半導体
スイッチを並列に設けた主回路と、 各アームの複数の半導体スイッチをキャリア周期で振り
分けて順次オン・オフ制御するゲートコントローラとを
備えたことを特徴とするＰＷＭインバータ。 - 【請求項２】 前記ゲートコントローラは、インバータ
の出力電流容量を高めるときに各アームの複数の半導体
スイッチを同じタイミングでオン・オフ制御することを
特徴とする請求項１に記載のＰＷＭインバータ。 - 【請求項３】 前記ゲートコントローラは、アームを構
成する複数の半導体スイッチの一部が開放故障したとき
に該故障した半導体スイッチを飛び越したゲート制御で
運転を継続することを特徴とする請求項１または２に記
載のＰＷＭインバータ。 - 【請求項４】 前記主回路は、高圧側アームと低圧側ア
ームの各半導体スイッチに直列にそれぞれフューズを設
け、前記ゲートコントローラは、アームを構成する複数
の半導体スイッチの一部が短絡故障したときにアームと
は逆の低圧側または高圧側の複数の半導体スイッチをオ
ン制御することで故障した半導体スイッチに直列のフュ
ーズを溶断させ、該故障した半導体スイッチを飛び越し
たゲート制御で運転を継続することを特徴とする請求項
１または２に記載のＰＷＭインバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000376839A JP2002186261A (ja) | 2000-12-12 | 2000-12-12 | Ｐｗｍインバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000376839A JP2002186261A (ja) | 2000-12-12 | 2000-12-12 | Ｐｗｍインバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002186261A true JP2002186261A (ja) | 2002-06-28 |
Family
ID=18845648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000376839A Pending JP2002186261A (ja) | 2000-12-12 | 2000-12-12 | Ｐｗｍインバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002186261A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009099350A (ja) * | 2007-10-16 | 2009-05-07 | Mitsubishi Electric Corp | 誘導加熱装置 |
| JP2009110893A (ja) * | 2007-11-01 | 2009-05-21 | Mitsubishi Electric Corp | 誘導加熱装置 |
| JP2009261179A (ja) * | 2008-04-18 | 2009-11-05 | Tokyo Univ Of Marine Science & Technology | 高周波インバータ |
| JP2013027257A (ja) * | 2011-07-26 | 2013-02-04 | Ge Medical Systems Global Technology Co Llc | インバータ装置および画像診断装置 |
| JP2013143910A (ja) * | 2012-01-06 | 2013-07-22 | General Electric Co <Ge> | 適応型電力変換システム |
| KR101367679B1 (ko) * | 2012-09-06 | 2014-02-27 | 삼성전기주식회사 | 모터 구동 장치 |
| JP2018148164A (ja) * | 2017-03-09 | 2018-09-20 | 株式会社東芝 | パワー半導体モジュール |
-
2000
- 2000-12-12 JP JP2000376839A patent/JP2002186261A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009099350A (ja) * | 2007-10-16 | 2009-05-07 | Mitsubishi Electric Corp | 誘導加熱装置 |
| JP2009110893A (ja) * | 2007-11-01 | 2009-05-21 | Mitsubishi Electric Corp | 誘導加熱装置 |
| JP2009261179A (ja) * | 2008-04-18 | 2009-11-05 | Tokyo Univ Of Marine Science & Technology | 高周波インバータ |
| JP2013027257A (ja) * | 2011-07-26 | 2013-02-04 | Ge Medical Systems Global Technology Co Llc | インバータ装置および画像診断装置 |
| JP2013143910A (ja) * | 2012-01-06 | 2013-07-22 | General Electric Co <Ge> | 適応型電力変換システム |
| KR101367679B1 (ko) * | 2012-09-06 | 2014-02-27 | 삼성전기주식회사 | 모터 구동 장치 |
| JP2018148164A (ja) * | 2017-03-09 | 2018-09-20 | 株式会社東芝 | パワー半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6847185B2 (en) | Apparatus for switching windings of AC three-phase motor | |
| Itoh et al. | A novel approach to practical matrix converter motor drive system with reverse blocking IGBT | |
| Welchko et al. | A three-level MOSFET inverter for low-power drives | |
| US6697274B2 (en) | Open-loop and closed-loop control method for a three-point converter with active clamped switches, and apparatus for this purpose | |
| US9083274B2 (en) | Power stage precharging and dynamic braking apparatus for multilevel inverter | |
| US7400518B2 (en) | Modulation methods and apparatus for reducing common mode noise | |
| US7480160B2 (en) | Traction converter having a line-side four-quadrant controller, and method therefor | |
| EP2006993A2 (en) | 7-level wye-connected H-bridge converter topology for powering a high-speed electric motor | |
| US7643318B2 (en) | Dual voltage wye-connected H-bridge converter topology for powering a high-speed electric motor | |
| US11139733B2 (en) | Modular multilevel converter sub-module having DC fault current blocking function and method of controlling the same | |
| US6108223A (en) | IGBT-controlled thyristor AC/DC converter | |
| KR20010034289A (ko) | 비대칭 결함을 대칭화하는 방법 | |
| JP3625429B2 (ja) | 電力変換器の制御装置 | |
| US11855553B1 (en) | Multi-level inverter with mixed device types | |
| US20140145664A1 (en) | Power Inverter Including SiC JFETs | |
| Mazuela et al. | Simple voltage balancing method to protect series-connected devices experimentally verified in a 5L-MPC converter | |
| JP2002186261A (ja) | Ｐｗｍインバータ | |
| JP5695379B2 (ja) | 電力変換装置 | |
| US20210234475A1 (en) | Scalable multi-level power converter | |
| Salehifar et al. | Fault tolerant operation of a five phase converter for PMSM drives | |
| KR101943881B1 (ko) | Ｍｍｃ 컨버터 | |
| US6903911B2 (en) | Protective circuit for a network-controlled thyristor bridge | |
| JP3408522B2 (ja) | 交流ネットワークに正弦波電流を供給するためのインバータ | |
| JP2711534B2 (ja) | コンデンサースイッチ式誘導モーター駆動装置 | |
| JP2995915B2 (ja) | Ｉｇｂｔインバータの過電流保護回路 |