JP2002184697A - Method of manufacturing clearer silicon film - Google Patents

Method of manufacturing clearer silicon film

Info

Publication number
JP2002184697A
JP2002184697A JP2001298612A JP2001298612A JP2002184697A JP 2002184697 A JP2002184697 A JP 2002184697A JP 2001298612 A JP2001298612 A JP 2001298612A JP 2001298612 A JP2001298612 A JP 2001298612A JP 2002184697 A JP2002184697 A JP 2002184697A
Authority
JP
Japan
Prior art keywords
contamination
amorphous silicon
base coat
display substrate
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001298612A
Other languages
Japanese (ja)
Inventor
Hirohiko Nishiki
博彦 錦
Boutosasu Apostlos
ボウトサス アポストロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2002184697A publication Critical patent/JP2002184697A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve the quality and reliability of a thin-film transistor(TFT). SOLUTION: A method of reducing contamination in polycrystalline silicon regions on a display substrate comprises a step (a) of depositing a base coating on the display substrate, a step (b) of annealing the base coating, having an upper surface, a step (c) of decontaminating the upper surface of the base coating, a step (d) of depositing amorphous silicon on the decontaminated base coating and step (e) of crystallizing the amorphous silicon, to form polycrystalline regions.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、一般に半導体技術
に関し、より詳細には、アモルファスシリコン膜内に多
結晶シリコンを形成する方法に関する。
FIELD OF THE INVENTION The present invention relates generally to semiconductor technology, and more particularly, to a method for forming polycrystalline silicon in an amorphous silicon film.

【0002】[0002]

【従来の技術】多結晶シリコン薄膜トランジスタ(TF
T)は多様なマイクロ電子工学アプリケーション、特に
アクティブマトリクス液晶ディスプレイ(LCD)に、
用いられ得る。
2. Description of the Related Art Polycrystalline silicon thin film transistors (TF)
T) for a variety of microelectronic applications, especially active matrix liquid crystal displays (LCDs),
Can be used.

【0003】アクティブマトリクスディスプレイタイプ
の液晶ディスプレイ(LCD)または平面ディスプレイ
に用いられる薄膜トランジスタ(TFT)は、透明基板
上に堆積されたシリコン膜上に製造される。最も広範に
用いられる基板はガラスである。アモルファスシリコン
はガラス上に容易に堆積される。アモルファスシリコン
は、形成され得るTFTの品質を制限する。各ピクセル
に関連するスイッチならびにドライバサーキットおよび
他の構成部品がディスプレイパネル上で形成される場合
は、結晶シリコンが好適である。
A thin film transistor (TFT) used for a liquid crystal display (LCD) or a flat display of the active matrix display type is manufactured on a silicon film deposited on a transparent substrate. The most widely used substrate is glass. Amorphous silicon is easily deposited on glass. Amorphous silicon limits the quality of TFTs that can be formed. If the switches and driver circuits and other components associated with each pixel are formed on a display panel, crystalline silicon is preferred.

【0004】アモルファスシリコンは、固相結晶化によ
って結晶シリコンを形成すべく結晶化され得る。固相結
晶化は、高温アニーリングによって実行される。しか
し、ガラス基板は、シリコンを溶解しおよび結晶化する
のに必要な温度には耐えられ得ない。石英基板は、高温
アニーリングに耐え得るが、大部分のLCDアプリケー
ションには高価すぎる。
[0004] Amorphous silicon can be crystallized to form crystalline silicon by solid-phase crystallization. Solid phase crystallization is performed by high temperature annealing. However, glass substrates cannot withstand the temperatures required to melt and crystallize silicon. Quartz substrates can withstand high temperature annealing, but are too expensive for most LCD applications.

【0005】600℃を越える温度にさらされるとガラ
スは変形するために、低温結晶化(好適には550℃よ
り下)がガラス上でのシリコンの固相処理に用いられ
る。低温処理は、長いアニーリング時間(少なくとも数
時間)を必要とする。そのような処理は非能率であり、
比較的低い電界効果モビリティおよびしきい値電圧の不
安定な多結晶シリコンTFTを生成する。ガラス上に堆
積されたままのアモルファスシリコンを固相結晶化する
ことよって生成された多結晶シリコンは、結晶サイズが
小さく、結晶内に高密度の欠陥を持つという欠点を有
す。
[0005] Low temperature crystallization (preferably below 550 ° C) is used for solid-state processing of silicon on glass because the glass deforms when exposed to temperatures above 600 ° C. Low temperature processing requires a long annealing time (at least several hours). Such processing is inefficient and
A relatively low field effect mobility and threshold voltage unstable polycrystalline silicon TFT is produced. Polycrystalline silicon produced by solid-phase crystallization of amorphous silicon as deposited on glass has the disadvantage of small crystal size and high density of defects in the crystal.

【0006】エキシマレーザアニーリング(ELA)
が、ガラス上でのアモルファスシリコンの低温固相結晶
化に代わるものとして積極的に研究されてきた。エキシ
マレーザアニーリングにおいて、高エネルギーパルスレ
ーザを目標の膜の選択領域に向けてレーザ照射し、シリ
コンを短時間超高温にさらす。典型的には、1回1回の
レーザパルスは、ほんの狭い領域(直径数ミリメータ)
を覆うだけであり、基板またはレーザは、当該技術分野
で公知のように、重複照射の照射パターンを通して小キ
ザミに移動される。
Excimer laser annealing (ELA)
Has been actively studied as an alternative to low-temperature solid-state crystallization of amorphous silicon on glass. In excimer laser annealing, a high-energy pulsed laser is irradiated toward a selected region of a target film to expose the silicon to ultra-high temperature for a short time. Typically, each laser pulse is applied to only a small area (a few millimeters in diameter).
And the substrate or laser is moved into small knurls through the illumination pattern of the overlap illumination, as is known in the art.

【0007】[0007]

【発明が解決しようとする課題】良好なTFT特性を生
成し、かつ信頼性を改善するために、ガラス基板上にベ
ースコートが堆積される。ベースコートは、典型的にシ
リコン酸化物材料である。ベースコート膜は、欠陥密度
を低減させるために、できるかぎり膜内にSi−OH結
合を有さないことが必要である。典型的なポリSi処理
において、ベースコートは、従来のPECVD処理によ
って堆積されたTEOSまたはシラン酸化物の膜であ
る。堆積後、膜からSi−OH結合および水を除去する
ために、ベースコートが窒素雰囲気中でアニーリングさ
れる。アニーリング処理はSi−OHを除去するが、ア
ニーリング処理中、または処理間に転送される際に、ベ
ースコートが容易に汚染される。アニーリング後、アモ
ルファスシリコンの層がベースコートおよび存在してい
るあらゆる汚染上に堆積される。汚染物質は、シリコン
堆積中にアモルファスシリコンまたはシリコンとベース
コートとの間の境界面から、シリコン膜中へ拡散し得
る。汚染物質は、その後のレーザ結晶化でもさらにシリ
コン内へ拡散し得る。このようにシリコンが汚染される
ことで、TFTの品質および信頼性が低減する。
SUMMARY OF THE INVENTION In order to produce good TFT characteristics and improve reliability, a base coat is deposited on a glass substrate. The base coat is typically a silicon oxide material. In order to reduce the defect density, the base coat film needs to have as few Si—OH bonds as possible in the film. In a typical poly-Si process, the base coat is a TEOS or silane oxide film deposited by a conventional PECVD process. After deposition, the base coat is annealed in a nitrogen atmosphere to remove Si-OH bonds and water from the film. Although the annealing process removes the Si-OH, the basecoat is easily contaminated during or during the annealing process. After annealing, a layer of amorphous silicon is deposited on the base coat and any contamination present. Contaminants can diffuse into the silicon film from the amorphous silicon or the interface between silicon and the basecoat during silicon deposition. Contaminants can diffuse further into the silicon during subsequent laser crystallization. Such contamination of the silicon reduces the quality and reliability of the TFT.

【0008】本発明は、このような課題を考慮してなさ
れたものであって、TFTの品質および信頼性を向上す
ることを目的とする。
The present invention has been made in view of such problems, and has as its object to improve the quality and reliability of a TFT.

【0009】[0009]

【課題を解決するための手段】本発明は、ディスプレイ
基板上の多結晶シリコン領域内の汚染を低減する方法で
あって、a)上記ディスプレイ基板上にベースコートを
堆積する工程と、b)上記ベースコートをアニーリング
する工程であって、上記ベースコートが上部表面を有す
る、工程と、c)上記ベースコートの上部表面の汚染を
除去する工程と、d)汚染を除去したベースコート上に
アモルファスシリコンを堆積する工程と、e)上記アモ
ルファスシリコンを結晶化して多結晶領域を形成する工
程とを包含する方法であり、これにより上記課題が解決
される。
SUMMARY OF THE INVENTION The present invention is a method for reducing contamination in a polycrystalline silicon region on a display substrate, comprising: a) depositing a base coat on the display substrate; The base coat has an upper surface; c) removing contamination of the upper surface of the base coat; and d) depositing amorphous silicon on the removed base coat. And e) crystallizing the amorphous silicon to form a polycrystalline region, thereby solving the above-mentioned problems.

【0010】本発明の一実施形態によれば、上記ディス
プレイ基板が、ガラス、プラスチック、または金属箔で
あってもよい。
According to one embodiment of the present invention, the display substrate may be glass, plastic, or metal foil.

【0011】本発明の一実施形態によれば、上記上部表
面の汚染を除去する工程は、上記上部表面をドライエッ
チングする工程を包含してもよい。
According to one embodiment of the present invention, the step of removing the contamination on the upper surface may include a step of dry-etching the upper surface.

【0012】本発明の一実施形態によれば、上記上部表
面の汚染を除去する工程は、上記上部表面をカウンタス
パッタリングする工程を包含してもよい。
According to one embodiment of the present invention, removing the contamination on the upper surface may include counter-sputtering the upper surface.

【0013】さらに本発明は、ディスプレイ基板上の多
結晶シリコン領域内の汚染を低減する方法であって、
a)上記ディスプレイ基板上にベースコートを堆積する
工程と、b)上記ベースコートをアニーリングする工程
であって、上記ベースコートが上部表面を有する工程
と、c)上記ベースコートの上部表面の汚染を除去する
工程と、d)上記汚染を除去されたベースコート上にア
モルファスシリコンを堆積する工程であって、上記上部
表面の汚染を除去する工程から上記アモルファスシリコ
ンを堆積する工程に移行する間に真空を損なうことのな
い、工程と、e)上記アモルファスシリコンを結晶化し
て多結晶領域を形成する工程とを包含する方法であり、
これにより上記課題が解決される。
Further, the present invention is a method for reducing contamination in a polysilicon region on a display substrate, comprising:
a) depositing a base coat on the display substrate; b) annealing the base coat, wherein the base coat has an upper surface; c) removing contamination of the upper surface of the base coat. D) depositing amorphous silicon on the base coat from which the contamination has been removed, wherein the vacuum is not impaired during the transition from the step of removing the contamination of the upper surface to the step of depositing the amorphous silicon. And e) crystallizing the amorphous silicon to form a polycrystalline region.
This solves the above problem.

【0014】本発明の一実施形態によれば、上記ベース
コートの汚染を除去する工程は、ドライエッチングチャ
ンバ内でディスプレイ基板をドライエッチングする工程
を包含してもよい。
According to one embodiment of the present invention, the step of removing the contamination of the base coat may include a step of dry etching the display substrate in a dry etching chamber.

【0015】本発明の一実施形態によれば、上記ドライ
エッチングチャンバは、堆積チャンバに取り付けられて
おり、それにより上記ディスプレイ基板が、真空を損な
うことなく堆積チャンバに転送されてもよい。
According to one embodiment of the present invention, the dry etching chamber is mounted on a deposition chamber, whereby the display substrate may be transferred to the deposition chamber without breaking vacuum.

【0016】本発明の一実施形態によれば、上記ベース
コートの汚染を除去する工程は、スパッタリングチャン
バ内のカウンタスパッタリングを包含してもよい。
According to one embodiment of the present invention, the step of removing the contamination of the base coat may include counter sputtering in a sputtering chamber.

【0017】本発明の一実施形態によれば、上記アモル
ファスシリコンを堆積する工程は、上記汚染を除去する
工程中に上記カウンタスパッタリングのために用いられ
るのと同じ上記スパッタリングチャンバ内でスパッタリ
ングすることによって行われてもよい。
According to one embodiment of the present invention, the step of depositing the amorphous silicon is performed by sputtering in the same sputtering chamber used for the counter sputtering during the step of removing the contamination. May be performed.

【0018】アモルファスシリコン層の堆積前に、ベー
スコート上の汚染を低減または除去する方法が必要であ
る。
Prior to depositing the amorphous silicon layer, a method is needed to reduce or eliminate contamination on the basecoat.

【0019】従って、ディスプレイ基板上の汚染を低減
または除去するための方法が提供され、後に製造される
多結晶シリコンの汚染を防ぐ。ベースコートが、ディス
プレイ基板上に堆積される。ディスプレイ基板は、好適
にはガラス、プラスチック、または金属膜である。ベー
スコートがアニーリングされる。アニーリング処理中お
よびその後の処理ステーション間への転送中に、汚染層
がベースコート上部表面上に形成する。
Accordingly, a method is provided for reducing or eliminating contamination on a display substrate, which prevents contamination of subsequently produced polysilicon. A base coat is deposited on the display substrate. The display substrate is preferably a glass, plastic, or metal film. The base coat is annealed. During the annealing process and during subsequent transfer between processing stations, a contaminant layer forms on the basecoat upper surface.

【0020】次に、この汚染層は、さらなる処理の前に
除去される。汚染層は、ドライエッチングまたはカウン
タスパッタリングにより除去される。一旦汚染が除去さ
れたのち、真空をやぶることなく、アモルファスシリコ
ンを成膜すれば、ディスプレイ基板がさらに汚染にさら
されることなく、ディスプレイ基板は、好適に後の処理
に利用できる。
Next, the contaminant layer is removed before further processing. The contamination layer is removed by dry etching or counter sputtering. Once the contamination is removed, if the amorphous silicon is formed without breaking the vacuum, the display substrate can be suitably used for the subsequent processing without further exposing the display substrate to the contamination.

【0021】ドライエッチングが汚染を除去するのに用
いられる場合、ディスプレイ基板をさらに汚染にさらす
ことなく、ディスプレイ基板の転送ができるよう、ドラ
イエッチングチャンバが、スパッタリングチャンバに接
合される。
If dry etching is used to remove contamination, the dry etching chamber is joined to a sputtering chamber to allow transfer of the display substrate without further exposing the display substrate to contamination.

【0022】カウンタスパッタリングは、汚染層を除去
するのに好適である、なぜならアルゴンを用いるカウン
タスパッタリングおよびアモルファスシリコンのスパッ
タリング堆積のために、同じスパッタリングチャンバが
用いられるからである。これにより、現在の処理機器が
何ら重大な変更なく用いられ得る。
[0022] Countersputtering is preferred for removing contaminant layers because the same sputtering chamber is used for countersputtering with argon and sputter deposition of amorphous silicon. This allows the current processing equipment to be used without any significant changes.

【0023】汚染が低減または除去された状態で、多結
晶シリコンを製造するレーザアニーリングを用いてアモ
ルファスシリコンが結晶化される。
With the contamination reduced or removed, the amorphous silicon is crystallized using laser annealing to produce polycrystalline silicon.

【0024】本発明の方法に従って処理後、例えばアク
ティブマトリクスLCDまたは他の集積回路などの完成
ディスプレイを製造するために、清浄な多結晶材料が、
さらに処理され得る。
After processing according to the method of the present invention, to produce a finished display, such as an active matrix LCD or other integrated circuit, the clean polycrystalline material is
It can be further processed.

【0025】[0025]

【発明の実施の形態】図1〜図5(従来技術)を参照し
て、従来技術の方法に関連する汚染問題を示す。図は説
明のためで、一律の縮尺に従わない。図1(従来技術)
において、処理中のディスプレイ10は、ガラス基板1
2とガラス基板12上に重なって堆積されたベースコー
ト14から成る。TEOSまたはシラン酸化物の層を堆
積するために従来のPECVD処理を用いて、典型的
に、ベースコートが形成される。
DETAILED DESCRIPTION OF THE INVENTION With reference to FIGS. 1-5 (prior art), the contamination problem associated with the prior art method is illustrated. The figures are illustrative and do not follow a uniform scale. Fig. 1 (Prior art)
In the display 10 during processing, the glass substrate 1
2 and a base coat 14 deposited on the glass substrate 12. A base coat is typically formed using a conventional PECVD process to deposit a layer of TEOS or silane oxide.

【0026】図2(従来技術)は、ベースコート14の
アニーリング後のディスプレイ10を示す。
FIG. 2 (Prior Art) shows the display 10 after annealing of the base coat 14.

【0027】図3(従来技術)は、ベースコート14上
に形成した汚染層16の形成を示す。ディスプレイ10
がアニーリングされる際、またはディスプレイ10が後
の処理へ転送中に制御された真空環境から取り出される
際に、この汚染層16が形成する。
FIG. 3 (Prior Art) shows the formation of a contaminant layer 16 formed on a base coat 14. Display 10
This contaminant layer 16 forms as the display 10 is annealed or removed from the controlled vacuum environment during transfer to a later process.

【0028】図4(従来技術)は、ベースコート14上
にアモルファスシリコン層18を堆積した後のディスプ
レイ10を示す。アモルファスシリコン層18は、また
汚染層16に重なる。アモルファスシリコン層18は、
真空チャンバ内でスパッタリングにより製造される。
FIG. 4 (Prior Art) shows the display 10 after an amorphous silicon layer 18 has been deposited on the base coat 14. The amorphous silicon layer 18 also overlaps the contamination layer 16. The amorphous silicon layer 18
Manufactured by sputtering in a vacuum chamber.

【0029】図5(従来技術)は、シリコン層18をレ
ーザ結晶化させて多結晶層20を形成した後のディスプ
レイ10を示す。ディスプレイ10の能動素子を形成す
るために用いられるのは、この多結晶層20である。領
域22は、汚染層16から多結晶層20への汚染の拡散
を示す。この汚染は、製造された完成ディスプレイ装置
の性能および信頼性を低下させるものである。
FIG. 5 (prior art) shows the display 10 after the silicon layer 18 has been laser crystallized to form a polycrystalline layer 20. It is this polycrystalline layer 20 that is used to form the active elements of the display 10. Region 22 shows the diffusion of contamination from contamination layer 16 to polycrystalline layer 20. This contamination reduces the performance and reliability of the manufactured finished display device.

【0030】上記の工程の次に、多結晶層20上に能動
および受動装置構造を製造するために、後の処理が施さ
れ得る。
Following the above steps, subsequent processing may be performed to fabricate active and passive device structures on polycrystalline layer 20.

【0031】次に図6〜図11を参照して、本発明の実
施形態に関連する処理順序を示す。図は説明のためで、
一律の縮尺に従わない。図6において、ディスプレイ1
00は、ガラス基板112およびガラス基板112上に
重なって堆積されたベースコート114からなる。ベー
スコートは、TEOSまたはシラン酸化物の層を堆積す
るために従来のPECVD処理を用いて、好適に形成さ
れる。
Next, a processing sequence related to the embodiment of the present invention will be described with reference to FIGS. The figure is for illustration,
Does not follow a uniform scale. In FIG. 6, the display 1
Reference numeral 00 denotes a glass substrate 112 and a base coat 114 deposited on the glass substrate 112. The base coat is suitably formed using a conventional PECVD process to deposit a layer of TEOS or silane oxide.

【0032】図7は、アニーリングされたベースコート
114を有するディスプレイ100を示す。ベースコー
ト114をアニーリングする処理もしくは基板搬送は、
ベースコートの上部表面115に汚染物質を導入し得
る。説明のため、図8で示されるように、ベースコート
の上部表面115上の汚染が、汚染層116を形成する
ように示される。ディスプレイ100がアニーリングさ
れる際、またはディスプレイ100が後の処理へ転送中
に制御された真空環境から取り出される際に、この汚染
層116が形成する。この汚染層の形成の原因となり得
るメカニズムを記載したが、汚染が形成される実際の手
段は、本開示に無関係であり、本請求項を制限するよう
解釈されるべきではない。
FIG. 7 shows a display 100 having an annealed base coat 114. The process of annealing the base coat 114 or the substrate transfer is as follows.
Contaminants can be introduced to the upper surface 115 of the basecoat. By way of illustration, the contamination on the top surface 115 of the basecoat is shown to form a contamination layer 116, as shown in FIG. This contaminant layer 116 forms when the display 100 is annealed or when the display 100 is removed from the controlled vacuum environment during transfer to later processing. Although mechanisms have been described that may cause the formation of this contamination layer, the actual means by which the contamination is formed is irrelevant to the present disclosure and should not be construed as limiting the claims.

【0033】図9は、汚染層116の除去後のディスプ
レイ100を示す。本発明の方法の好適な実施形態にお
いて、汚染層116はカウンタースパッタリングにより
除去される。ベースコート114をアニーリングした
後、ディスプレイ100は転送されてスパッタリングチ
ャンバ(図示せず)へ置かれる。汚染層116は、アル
ゴンイオンによる衝撃を利用した、カウンタスパッタリ
ングにより除去される。汚染層116を不活性アルゴン
イオンでボンバードすることにより、汚染層が除去さ
れ、汚染されていないベースコート114が露出され
る。
FIG. 9 shows the display 100 after the contamination layer 116 has been removed. In a preferred embodiment of the method of the present invention, the contamination layer 116 is removed by counter sputtering. After annealing the base coat 114, the display 100 is transferred and placed in a sputtering chamber (not shown). The contamination layer 116 is removed by counter sputtering using bombardment with argon ions. Bombarding the contaminated layer 116 with inert argon ions removes the contaminated layer and exposes the uncontaminated base coat 114.

【0034】スパッタリングチャンバの真空を損なうこ
となく、アモルファスシリコン層が、スパッタリングに
よりディスプレイ上に堆積される。図10は、アモルフ
ァスシリコン層118がベースコート114上に堆積さ
れた後のディスプレイ100を示す。
An amorphous silicon layer is deposited on the display by sputtering without compromising the sputtering chamber vacuum. FIG. 10 shows the display 100 after the amorphous silicon layer 118 has been deposited on the base coat 114.

【0035】カウンタスパッタリング後のアモルファス
シリコンのスパッタリングが好適であるが、本発明を実
施する他の方法も本発明の範囲内にある。別の好適な実
施形態は、ドライエッチング処理を用いて汚染層116
を除去するものである。ドライエッチング処理は、カウ
ンタスパッタリングより高いエッチング速度という利点
を有する。しかし、エッチングガスまたは生成される副
産物が、TFTの特性および信頼性に悪影響を及ぼし得
る。TFTの特性および信頼性を過度に低減することな
く汚染層116を除去するために、処理ガスを注意深く
選択しなければならない。ベースコート114を再汚染
することを避けるために、ドライエッチングチャンバ
は、アモルファスシリコンの堆積のための堆積チャンバ
に接続されることが好適である。ディスプレイ100
は、真空を損なうことなくドライエッチングチャンバか
ら堆積チャンバへ好適に転送される。
Although sputtering of amorphous silicon after countersputtering is preferred, other methods of practicing the present invention are within the scope of the present invention. Another preferred embodiment uses a dry etch process to contaminate layer 116.
Is to be removed. Dry etching has the advantage of higher etching rates than counter sputtering. However, etching gases or by-products produced can adversely affect the properties and reliability of the TFT. In order to remove the contaminant layer 116 without unduly reducing the characteristics and reliability of the TFT, the process gas must be carefully selected. To avoid recontaminating the basecoat 114, the dry etching chamber is preferably connected to a deposition chamber for amorphous silicon deposition. Display 100
Is preferably transferred from the dry etch chamber to the deposition chamber without breaking vacuum.

【0036】カウンタースパッタリングはドライエッチ
ングより遅いが、好適である。なぜなら、処理の際にい
くつかの利点を提供するからである。まず、カウンタス
パッタリングは、不活性アルゴンを利用し、エッチング
ガスおよび副産物に関連する諸問題を低減あるいは解消
する。カウンタスパッタリングは、アモルファスシリコ
ンが通常スパッタリングチャンバ内でスパッタリングに
より堆積されることからも好適である。カウンタスパッ
タリングにより、同じスパッタリングチャンバを好適に
用いてアモルファスシリコンを堆積する直前に、汚染層
116が除去され得る。これにより、処理の流れを改善
し、ベースコート114を再汚染しかねない不注意な暴
露を防ぐ。
Although countersputtering is slower than dry etching, it is preferred. This is because it offers several advantages during processing. First, countersputtering utilizes inert argon to reduce or eliminate problems associated with etching gases and by-products. Counter-sputtering is also preferred because amorphous silicon is usually deposited by sputtering in a sputtering chamber. By counter sputtering, the contaminant layer 116 can be removed just before depositing amorphous silicon, preferably using the same sputtering chamber. This improves the process flow and prevents inadvertent exposure that could recontaminate the basecoat 114.

【0037】図11は、シリコン層118をレーザ結晶
化して多結晶層120を形成した後のディスプレイ10
0を示す。ディスプレイ100の能動素子を形成するの
に用いられるのは、この多結晶層120である。図示さ
れるように、汚染は低減または除去される。
FIG. 11 shows the display 10 after the polycrystalline layer 120 is formed by laser crystallization of the silicon layer 118.
Indicates 0. It is this polycrystalline layer 120 that is used to form the active elements of the display 100. As shown, contamination is reduced or eliminated.

【0038】上記工程の次に、後の処理が施され、多結
晶層120上に能動および受動素子構造を製造し、機能
ディスプレイ装置、好適にはアクティブマトリクスLC
Dが製造され得る。
Following the above steps, subsequent processing is performed to produce active and passive device structures on the polycrystalline layer 120 and to provide a functional display device, preferably an active matrix LC.
D can be manufactured.

【0039】従って本発明によれば、汚染が低減された
ディスプレイ基板上に多結晶シリコンを製造するための
方法が提供される。好適にはガラスであるディスプレイ
基板上に、ベースコートが形成される。このベースコー
トは、ベースコートをアニーリング中、または大気に接
触したりして、汚染され得る。この汚染は、ドライエッ
チングまたはカウンタスパッタリングにより除去され
る。次に、アモルファスシリコンスパッタリングが完了
するまで、真空が保持される。ドライエッチングが用い
られる場合、ドライエッチングチャンバがスパッタリン
グチャンバに結合され、それにより基板を潜在汚染物質
にさらすことなく、ディスプレイ基板が転送され得る。
カウンタスパッタリングの場合、カウンタスパッタリン
グおよびアモルファスシリコンスパッタリング両方のた
めに、同じスパッタリングチャンバが好適に用いられ
る。アモルファスシリコンの堆積後、レーザアニーリン
グを使用してアモルファスシリコンを結晶化する。
Thus, according to the present invention, there is provided a method for producing polycrystalline silicon on a display substrate with reduced contamination. A base coat is formed on a display substrate, which is preferably glass. The basecoat can become contaminated during annealing of the basecoat or in contact with the atmosphere. This contamination is removed by dry etching or counter sputtering. Next, the vacuum is maintained until the amorphous silicon sputtering is completed. If dry etching is used, the dry etching chamber is coupled to the sputtering chamber, so that the display substrate can be transferred without exposing the substrate to potential contaminants.
In the case of counter sputtering, the same sputtering chamber is preferably used for both counter sputtering and amorphous silicon sputtering. After the deposition of the amorphous silicon, the amorphous silicon is crystallized using laser annealing.

【0040】さらに別の実施形態も本発明の範囲内にお
いて可能である。本発明の範囲内における他の変形が、
当業者に想起されるであろう。従って、本発明に関する
上記の開示および説明は、説明のためだけのものであ
り、本発明を制限する意図はない。本発明は、特許請求
の範囲の規則により解釈されるよう特許請求の範囲によ
り定義される。
Still other embodiments are possible within the scope of the present invention. Other variations within the scope of the invention are:
Those skilled in the art will be reminded. Accordingly, the above disclosure and description of the invention is illustrative only and is not intended to limit the invention. The invention is defined by the claims, as construed by the rules of the claims.

【0041】[0041]

【発明の効果】上述したように、本発明によれば、アモ
ルファスシリコン層の堆積前に、ベースコート上の汚染
が除去される。従って、TFTの品質および信頼性を向
上することができる。
As described above, according to the present invention, the contamination on the base coat is removed before the deposition of the amorphous silicon layer. Therefore, the quality and reliability of the TFT can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、従来技術の方法における工程を示す断
面図である。
FIG. 1 is a cross-sectional view showing steps in a conventional method.

【図2】図2は、従来技術の方法における工程を示す断
面図である。
FIG. 2 is a cross-sectional view showing steps in a conventional method.

【図3】図3は、従来技術の方法における工程を示す断
面図である。
FIG. 3 is a sectional view showing steps in a method of the prior art.

【図4】図4は、従来技術の方法における工程を示す断
面図である。
FIG. 4 is a cross-sectional view showing steps in a conventional method.

【図5】図5は、従来技術の方法における工程を示す断
面図である。
FIG. 5 is a cross-sectional view showing steps in a method of the prior art.

【図6】図6は、本発明の方法における工程を示す断面
図である。
FIG. 6 is a sectional view showing a step in the method of the present invention.

【図7】図7は、本発明の方法における工程を示す断面
図である。
FIG. 7 is a sectional view showing a step in the method of the present invention.

【図8】図8は、本発明の方法における工程を示す断面
図である。
FIG. 8 is a cross-sectional view showing steps in the method of the present invention.

【図9】図9は、本発明の方法における工程を示す断面
図である。
FIG. 9 is a cross-sectional view showing a step in the method of the present invention.

【図10】図10は、本発明の方法における工程を示す
断面図である。
FIG. 10 is a sectional view showing a step in the method of the present invention.

【図11】図11は、本発明の方法における工程を示す
断面図である。
FIG. 11 is a sectional view showing a step in the method of the present invention.

【符号の説明】[Explanation of symbols]

10、100 ディスプレイ 12、112 ガラス基板 14、114 ベースコート 16、116 汚染層 18、118 アモルファスシリコン層 20、120 多結晶層 10, 100 Display 12, 112 Glass substrate 14, 114 Base coat 16, 116 Contamination layer 18, 118 Amorphous silicon layer 20, 120 Polycrystalline layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 アポストロス ボウトサス アメリカ合衆国 オレゴン 97217, ポ ートランド, ノース ヘイデン ベイ ドライブ 157 Fターム(参考) 4K029 AA09 BA35 BB10 BD01 CA05 FA04 GA00 5F052 AA02 AA11 AA17 BB07 CA02 DA02 EA11 EA15 JA01 5F110 AA17 AA26 BB01 DD01 DD02 DD13 GG02 GG13 GG43 GG57 PP03 QQ09  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Apostroth Boutousus United States 97217, Portland, North Hayden Bay Drive 157 F-term (reference) 4K029 AA09 BA35 BB10 BD01 CA05 FA04 GA00 5F052 AA02 AA11 AA17 BB07 CA02 DA02 EA11 EA15 JA01 5110 AA17 AA26 BB01 DD01 DD02 DD13 GG02 GG13 GG43 GG57 PP03 QQ09

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 ディスプレイ基板上の多結晶シリコン領
域内の汚染を低減する方法であって、 a)該ディスプレイ基板上にベースコートを堆積する工
程と、 b)該ベースコートをアニーリングする工程であって、
該ベースコートが上部表面を有する、工程と、 c)該ベースコートの上部表面の汚染を除去する工程
と、 d)汚染を除去したベースコート上にアモルファスシリ
コンを堆積する工程と、 e)該アモルファスシリコンを結晶化して多結晶領域を
形成する工程とを包含する方法。
1. A method for reducing contamination in a polysilicon region on a display substrate, the method comprising: a) depositing a basecoat on the display substrate; and b) annealing the basecoat.
C) removing contaminants from the upper surface of the basecoat; d) depositing amorphous silicon on the decontaminated basecoat; and e) crystallizing the amorphous silicon. Forming a polycrystalline region.
【請求項2】 前記ディスプレイ基板が、ガラス、プラ
スチック、または金属箔である、請求項1に記載の方
法。
2. The method according to claim 1, wherein the display substrate is glass, plastic, or metal foil.
【請求項3】 前記上部表面の汚染を除去する工程は、
前記上部表面をドライエッチングする工程を包含する、
請求項1に記載の方法。
3. The step of removing contamination on the upper surface,
Including a step of dry etching the upper surface,
The method of claim 1.
【請求項4】 前記上部表面の汚染を除去する工程は、
前記上部表面をカウンタスパッタリングする工程を包含
する、請求項1に記載の方法。
4. The step of removing contamination of the upper surface,
The method of claim 1, comprising countersputtering the upper surface.
【請求項5】 ディスプレイ基板上の多結晶シリコン領
域内の汚染を低減する方法であって、 a)該ディスプレイ基板上にベースコートを堆積する工
程と、 b)該ベースコートをアニーリングする工程であって、
該ベースコートが上部表面を有する工程と、 c)該ベースコートの上部表面の汚染を除去する工程
と、 d)該汚染を除去されたベースコート上にアモルファス
シリコンを堆積する工程であって、該上部表面の汚染を
除去する工程から該アモルファスシリコンを堆積する工
程に移行する間に真空を損なうことのない、工程と、 e)該アモルファスシリコンを結晶化して多結晶領域を
形成する工程とを包含する方法。
5. A method for reducing contamination in a polysilicon region on a display substrate, the method comprising: a) depositing a base coat on the display substrate; and b) annealing the base coat.
The base coat having an upper surface; c) removing contaminants on the upper surface of the base coat; d) depositing amorphous silicon on the contaminated base coat; A method that does not break vacuum during the transition from removing contamination to depositing the amorphous silicon; and e) crystallizing the amorphous silicon to form a polycrystalline region.
【請求項6】 前記ベースコートの汚染を除去する工程
は、ドライエッチングチャンバ内でディスプレイ基板を
ドライエッチングする工程を包含する、請求項5に記載
の方法。
6. The method of claim 5, wherein removing the basecoat contamination comprises dry etching the display substrate in a dry etching chamber.
【請求項7】 前記ドライエッチングチャンバは、堆積
チャンバに取り付けられており、それにより前記ディス
プレイ基板が、真空を損なうことなく堆積チャンバに転
送される、請求項6に記載の方法。
7. The method of claim 6, wherein the dry etching chamber is attached to a deposition chamber, such that the display substrate is transferred to the deposition chamber without breaking vacuum.
【請求項8】 前記ベースコートの汚染を除去する工程
は、スパッタリングチャンバ内のカウンタスパッタリン
グを包含する、請求項5に記載の方法。
8. The method of claim 5, wherein removing the contamination of the base coat comprises counter sputtering in a sputtering chamber.
【請求項9】 前記アモルファスシリコンを堆積する工
程は、前記汚染を除去する工程中に前記カウンタスパッ
タリングのために用いられるのと同じ前記スパッタリン
グチャンバ内でスパッタリングすることによって行われ
る、請求項8に記載の方法。
9. The method of claim 8, wherein depositing the amorphous silicon is performed by sputtering in the same sputtering chamber used for the counter sputtering during the step of removing the contamination. the method of.
JP2001298612A 2000-10-25 2001-09-27 Method of manufacturing clearer silicon film Withdrawn JP2002184697A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69679200A 2000-10-25 2000-10-25
US09/696,792 2000-10-25

Publications (1)

Publication Number Publication Date
JP2002184697A true JP2002184697A (en) 2002-06-28

Family

ID=24798563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001298612A Withdrawn JP2002184697A (en) 2000-10-25 2001-09-27 Method of manufacturing clearer silicon film

Country Status (1)

Country Link
JP (1) JP2002184697A (en)

Similar Documents

Publication Publication Date Title
JP3516424B2 (en) Thin film semiconductor device
KR100581626B1 (en) Method of forming a semiconductor thin film on a plastic substrate, and plastic substrate
JP3713232B2 (en) Method of manufacturing thin film transistor including crystalline silicon active layer
EP0714140B1 (en) Method of manufacturing a semiconductor thin film transistor
KR100473996B1 (en) Cystallization method of amorphous silicon
US8088676B2 (en) Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
KR100863446B1 (en) Method for doping semiconductor layer, method for producing thin film semiconductor element and thin film semiconductor element
JP4667523B2 (en) Semiconductor device and manufacturing method thereof
KR20020092255A (en) Semiconductor film, semiconductor device and method of their production
JPH09320961A (en) Semiconductor manufacturing apparatus and manufacture of thin film transistor
JP2002280391A (en) Semiconductor device using self-aligned crystallization by metal induction in silicon layer for tfts, top-gate type tft and top-gate type tft manufacturing method
KR100522643B1 (en) Method for manufacturing polycrystalline semiconductor layer, and laser annealing apparatus
JP4450900B2 (en) Method for manufacturing semiconductor device
JP2002184697A (en) Method of manufacturing clearer silicon film
JP2003273366A (en) Thin-film semiconductor device
JPH09139499A (en) Manufacture of thin film transistor
KR100712176B1 (en) Organic electroluminescence and method of fabricating thereof
JP2003158135A (en) Manufacturing method of thin film transistor and manufacturing method of display device equipped with the same
JPH08293464A (en) Manufacture of semiconductor substrate and semiconductor device
JPH0945926A (en) Formation of polycrystalline semiconductor thin film, thin film transistor and its manufacture
JP4211085B2 (en) Thin film transistor manufacturing method
JP2689476B2 (en) Method for manufacturing semiconductor device
JP4461731B2 (en) Thin film transistor manufacturing method
JP3346060B2 (en) Method for manufacturing thin film semiconductor device
KR20060001718A (en) Organic electroluminescence and method fabricating thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202