KR20060001718A - Organic electroluminescence and method fabricating thereof - Google Patents
Organic electroluminescence and method fabricating thereof Download PDFInfo
- Publication number
- KR20060001718A KR20060001718A KR1020040050875A KR20040050875A KR20060001718A KR 20060001718 A KR20060001718 A KR 20060001718A KR 1020040050875 A KR1020040050875 A KR 1020040050875A KR 20040050875 A KR20040050875 A KR 20040050875A KR 20060001718 A KR20060001718 A KR 20060001718A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal catalyst
- organic electroluminescent
- electroluminescent device
- crystallization
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000005401 electroluminescence Methods 0.000 title description 2
- 238000002425 crystallisation Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000002093 peripheral effect Effects 0.000 claims abstract description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 230000008025 crystallization Effects 0.000 claims abstract description 14
- 238000005499 laser crystallization Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000010409 thin film Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 99
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- 239000003054 catalyst Substances 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 239000010408 film Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- 229910052793 cadmium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052703 rhodium Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000012044 organic layer Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 238000007715 excimer laser crystallization Methods 0.000 description 5
- 238000004151 rapid thermal annealing Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- -1 silicon ions Chemical class 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 높은 전자 이동도를 요구하는 주변부는 레이져 결정화법으로 결정화하여 높은 전자 이동도를 갖는 반도체층을 형성하고, 반도체층 특성의 균일성이 요구되는 화소부는 SGS 결정화법으로 결정화하여 높은 전자 이동도 및 특성의 균일성을 동시에 만족시키는 박막트랜지스터를 제조하여 우수한 특성을 갖는 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다.In the present invention, the peripheral portion requiring high electron mobility is crystallized by laser crystallization method to form a semiconductor layer having high electron mobility, and the pixel part requiring uniformity of semiconductor layer characteristics is crystallized by SGS crystallization method and thus high electron mobility. The present invention relates to an organic electroluminescent device having excellent characteristics by manufacturing a thin film transistor that satisfies the uniformity of the figure and the characteristics thereof, and a method of manufacturing the same.
본 발명의 유기 전계 발광 소자 및 그 제조 방법은 절연 기판; 및 상기 절연 기판상에 형성된 화소부 및 주변부를 포함하고, 상기 화소부는 SGS 결정화법으로 결정화되고, 상기 주변부는 레이져 결정화법으로 결정화됨을 포함하여 이루어진 유기 전계 발광 소자 및 그 제조 방법에 기술적 특징이 있다.The organic electroluminescent device of the present invention and a method of manufacturing the same include an insulating substrate; And a pixel portion and a peripheral portion formed on the insulating substrate, wherein the pixel portion is crystallized by SGS crystallization, and the peripheral portion is crystallized by laser crystallization. .
따라서, 본 발명의 유기 전계 발광 소자 및 그 제조 방법은 우수한 전자 이동도가 요구되는 회로부를 포함하는 주변부와 반도체층의 균일성이 요구되는 화소부에 각각 적절한 결정화법으로 비정질 실리콘을 결정화하여 우수한 유기 전계 발광 소자를 제조할 수 있는 효과가 있다.Accordingly, the organic electroluminescent device of the present invention and a method of manufacturing the same have excellent organic properties by crystallizing amorphous silicon by an appropriate crystallization method, respectively, in a peripheral portion including a circuit portion requiring excellent electron mobility and a pixel portion requiring uniformity of a semiconductor layer. There is an effect that can produce an electroluminescent device.
레이져 결정화법, SGS 결정화법, 유기 전계 발광 소자Laser Crystallization, SGS Crystallization, Organic Electroluminescent Devices
Description
도 1 내지 도 6은 본 발명에 의한 유기 전계 발광 소자의 제조 공정의 평면도 및 단면도.1 to 6 are a plan view and a cross-sectional view of a manufacturing process of an organic EL device according to the present invention.
<도면의 주요부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>
107 : 금속 촉매층 패턴 108 : 레이져 조사107: metal catalyst layer pattern 108: laser irradiation
109 : ELA 결정화법 또는 SLS 결정화법에 의해 결정화된 다결정 실리콘층109: polycrystalline silicon layer crystallized by ELA crystallization method or SLS crystallization method
111 : SGS 결정화법에 의해 결정화된 다결정 실리콘층111: Polycrystalline Silicon Layer Crystallized By SGS Crystallization Method
본 발명은 유기 전계 발광 소자 및 그 제조 방법에 관한 것으로, 보다 자세하게는 높은 전자 이동도를 요구하는 주변부는 레이져 결정화법으로 결정화하여 높은 전자 이동도를 갖는 반도체층을 형성하고, 반도체층 특성의 균일성이 요구되는 화소부는 SGS 결정화법으로 결정화하여 높은 전자 이동도 및 특성의 균일성을 동시에 만족시키는 박막트랜지스터를 제조하여 우수한 특성을 갖는 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다.The present invention relates to an organic electroluminescent device and a method of manufacturing the same. More specifically, the peripheral portion requiring high electron mobility is crystallized by laser crystallization to form a semiconductor layer having a high electron mobility, and uniformity of semiconductor layer characteristics. The pixel portion requiring the crystallization is crystallized by the SGS crystallization method to manufacture a thin film transistor that satisfies high electron mobility and uniformity of characteristics at the same time, and relates to an organic electroluminescent device having excellent characteristics and a method of manufacturing the same.
최근에 음극선관(cathode ray tube)과 같이 무겁고, 크기가 크다는 종래의 표시 소자의 단점을 해결하는 액정 표시 장치(liquid crystal display device), 유기 전계 발광 표시 장치(organic electroluminescence display device) 또는 PDP(plasma display plane) 등과 같은 평판형 표시 장치(plat panel display device)가 주목 받고 있다.Recently, a liquid crystal display device, an organic electroluminescence display device, or a PDP (plasma), which solves the disadvantage of the conventional display device, which is heavy and large, such as a cathode ray tube, is large. Background Art A flat panel display device such as a display plane is attracting attention.
이때, 상기 유기 전계 발광 장치 또는 액정 표시 장치 등과 같은 평판형 표시 소자에는 스위칭 소자로서 박막트랜지스터가 널리 이용되고 있는데, 상기 박막트랜지스터의 반도체층은 다결정 실리콘층을 이용하고 있다.In this case, a thin film transistor is widely used as a switching element in a flat panel display device such as an organic electroluminescent device or a liquid crystal display, and the semiconductor layer of the thin film transistor uses a polycrystalline silicon layer.
상기 다결정 실리콘층을 형성하는 방법은 첫 번째, 다결정 실리콘 막을 직접 증착하는 방법(as-deposition)있는데, 상기 방법은 580℃ 이상의 온도와 0.1 내지 0.2torr 의 압력하에서 유리 기판 위에 직접 증착하는 방법을 나타낸다. 그러나 이와 같은 방법에서 일반적인 유리 기판이 이러한 고온에서 오랜 시간 동안 견딜 수 없으므로 대형 유리 패널에 적용하는 것은 불리하다. 실란(SiH4) 가스를 사용하여 530℃에서 성공한 예도 있으나, 아직 실용화되기엔 문제점이 많은 것으로 알려져 있다.The method of forming the polycrystalline silicon layer is a first, as-deposition method of directly depositing a polycrystalline silicon film, which represents a method of directly depositing a glass substrate at a temperature of 580 ° C. or higher and a pressure of 0.1 to 0.2 torr. . However, in such a method, it is disadvantageous to apply to large glass panels because a common glass substrate cannot withstand such high temperatures for a long time. Although silane (SiH 4) gas is used at 530 ° C. for some examples, it is known that there are many problems in practical use.
두 번째, 고상 결정화 방법(Solid Phase Crystallization)있는데, 상기 방밥은 비정질 실리콘으로부터 다결정 실리콘 박막을 얻는 가장 직접적이고도 오래된 방법으로서 증착된 비정질 실리콘층에 실리콘 이온을 주입한 후 600℃ 이하의 온도에서 적어도 수십 시간 동안 어닐링한다. 최종 그레인의 크기는 이온 주입된 실리콘 이온의 도우즈(dose), 가열 온도, 가열 시간 등에 따라 좌우된다. 이와 같은 SPC방법으로 얻어진 다결정 실리콘 막은 보통 수㎛ 수준의 비교적 큰 그레인들을 가지나, 단점은 해당 그레인 내에 결함(defect)이 많다는 것이다. 이러한 결함들은 그레인 바운더리 다음으로 TFE의 성능에 좋지 않은 영향을 미치는 것으로 알려져 있다.Second, there is a solid phase crystallization method, which is the most direct and old method for obtaining a polycrystalline silicon thin film from amorphous silicon, and implanting silicon ions into the deposited amorphous silicon layer at least tens of degrees at a temperature below 600 ° C. Anneal for time. The size of the final grain depends on the dose, heating temperature, heating time, etc. of the ion implanted silicon ions. The polycrystalline silicon film obtained by this SPC method usually has relatively large grains on the order of several micrometers, but a disadvantage is that there are many defects in the grains. These defects are known to adversely affect the performance of the TFE after grain boundaries.
세 번째, 급속 열처리 방법(Rapid Thermal Annealing)있는데, 상기 방법은 높은 양산성을 갖는 방법으로서, 가열온도는 700 내지 1,100℃ 정도이며, 가열시간은 수초이다. 그레인 내의 결함들은 상기 SPC방법보다 작은 장점이 있으나, 가열시 기판의 변형 또는 손상이 결정적인 단점이다. 가열시간이 짧다고 하나 패널이나 회로부의 미세한 수축 또는 팽창은 패턴의 미스얼라인 마진을 작게 하여 결과적으로 불가능한 공정이 되어 버린다. 최근에는 이러한 RTA 공정이 비정질 실리콘 막을 결정화시키는 공정에 사용되기 보다는 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition) 방법으로 비정질 실리콘 막을 증착한 후 수소원자를 제거하는 탈수소화 공정이나, 이온 주입 후 활성화시키는 공정으로 많이 사용된다.Third, there is a rapid thermal annealing (Rapid Thermal Annealing) method, a high mass production method, the heating temperature is about 700 to 1,100 ℃, heating time is several seconds. Defects in grains have the advantage of being smaller than the SPC method, but deformation or damage of the substrate upon heating is a critical disadvantage. Although the heating time is short, minute shrinkage or expansion of the panel or the circuit part is reduced, resulting in a small misalignment margin of the pattern, resulting in an impossible process. Recently, the RTA process is not used for crystallizing an amorphous silicon film, but rather a dehydrogenation process for depositing an amorphous silicon film by a plasma enhanced chemical vapor deposition method and then removing hydrogen atoms or activating after ion implantation. It is often used as a process.
네 번째, 엑시머 레이져 어닐링 방법(Eximer Laser Annealing)있는데, 상기 방법은 현재 저온 다결정 실리콘을 제조하는 핵심적인 방법으로서, 30 내지 200ns의 짧은 시간 내에만 레이저 빔을 온시켜서 비정질 실리콘을 순간적으로 다결정 실리콘으로 개질하는 방법이다. 이 방법에서는 아주 짧은 시간에 비정질 실리콘의 용 융과 결정화가 이루어지므로, 유리 기판이 전혀 손상을 입지 않는다는 장점이 있다. 실제 걸리는 시간은 펄스당 수백 ns에 불과하며, 실제 상온에서 사용가능한 기술이다. 단일 펄스만을 사용하지는 않으며, 15 내지 30cm, 폭은 0.2 내지 3mm 정도이다. 레이저의 빔 프로파일, 펄스의 수, 최초의 기판 온도, 비정질 실리콘 막의 증착 조건 및 방법 등이 주요 변수가 되어 최종 결정성에 영향을 미치게 된다.Fourth, there is the Eximer Laser Annealing method, which is a key method for producing low temperature polycrystalline silicon, which turns on the amorphous silicon into polycrystalline silicon by turning on the laser beam only within a short time of 30 to 200 ns. It is a way of reforming. This method has the advantage that the glass substrate is not damaged at all because melting and crystallization of amorphous silicon takes place in a very short time. The actual time it takes is only a few hundred ns per pulse and is a technology that can be used at room temperature. It does not use only a single pulse, it is 15 to 30 cm and the width is about 0.2 to 3 mm. The beam profile of the laser, the number of pulses, the initial substrate temperature, the deposition conditions and the method of deposition of the amorphous silicon film are key variables that affect the final crystallinity.
그러나, 상기의 네가지 결정화 방법들은 각각의 장점이 있는 반면 단점도 갖고 있어, 유기 전계 발광 소자에서 요구하는 회로가 형성되는 주변부의 높은 전자 이동도 및 화소부의 균일성을 동시에 만족시키는 결정화법이 없다는 단점이 있다.However, the above four crystallization methods have their advantages and disadvantages, and there is no crystallization method that satisfies the high electron mobility of the peripheral part where the circuit required by the organic electroluminescent device is formed and the uniformity of the pixel part at the same time. There is this.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 높은 전자 이동도를 요구하는 주변부는 레이져 결정화법으로 결정화하여 높은 전자 이동도를 갖는 반도체층을 형성하고, 반도체층 특성의 균일성이 요구되는 화소부는 SGS 결정화법으로 결정화하여 높은 전자 이동도 및 특성의 균일성을 동시에 만족시키는 박막트랜지스터를 제조하여 우수한 특성을 갖는 유기 전계 발광 소자 및 그 제조 방법을 제공함에 본 발명의 목적이 있다.
Accordingly, the present invention is to solve the above disadvantages and problems of the prior art, the peripheral portion requiring high electron mobility is crystallized by laser crystallization method to form a semiconductor layer having a high electron mobility, the semiconductor layer The present invention provides an organic electroluminescent device having excellent characteristics, and a method of manufacturing the same, by manufacturing a thin film transistor satisfying high electron mobility and uniformity of characteristics simultaneously by crystallizing the pixel portion requiring uniformity of characteristics by SGS crystallization. There is a purpose.
본 발명의 상기 목적은 절연 기판; 및 상기 절연 기판상에 형성된 화소부 및 주변부를 포함하고, 상기 화소부는 SGS 결정화법으로 결정화되고, 상기 주변부는 레이져 결정화법으로 결정화됨으로 이루어진 유기 전계 발광 소자에 의해 달성된다.The object of the present invention is an insulating substrate; And a pixel portion and a peripheral portion formed on the insulating substrate, wherein the pixel portion is crystallized by the SGS crystallization method, and the peripheral portion is achieved by an organic electroluminescent element which is crystallized by the laser crystallization method.
또한 본 발명의 상기 목적은 절연 기판을 준비하는 단계; 상기 기판상에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층상에 캡핑층을 형성하는 단계; 상기 캡핑층상에 금속 촉매층을 형성하는 단계; 상기 금속 촉매층을 패터닝하여 주변부 영역의 금속 촉매층은 제거하고, 화소부 영역의 금속 촉매층은 남기는 단계; 상기 기판상에 레이져를 조사하는 단계; 상기 조사된 레이져에 의해 주변부 영역의 비정질 실리콘층은 다결정 실리콘층으로 결정화하고, 상기 화소부 영역의 금속 촉매는 상기 캡핑층 내부로 확산시키는 단계; 상기 금속 촉매층을 제거하는 단계; 및 상기 기판을 열처리하여 상기 화소부 영역의 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계로 이루어진 유기 전계 발광 소자 제조 방법에 의해서도 달성된다.In addition, the above object of the present invention comprises the steps of preparing an insulating substrate; Forming an amorphous silicon layer on the substrate; Forming a capping layer on the amorphous silicon layer; Forming a metal catalyst layer on the capping layer; Patterning the metal catalyst layer to remove the metal catalyst layer in the peripheral region, leaving the metal catalyst layer in the pixel region; Irradiating a laser onto the substrate; Crystallizing the amorphous silicon layer in the peripheral region with the polycrystalline silicon layer by the irradiated laser and diffusing the metal catalyst in the pixel region into the capping layer; Removing the metal catalyst layer; And crystallizing an amorphous silicon layer in the pixel portion region into a polycrystalline silicon layer by heat-treating the substrate.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도 1 내지 도 6은 본 발명에 의한 유기 전계 발광 소자의 제조 공정의 평면도 및 단면도이다.1 to 6 are plan views and cross-sectional views of the manufacturing process of the organic electroluminescent device according to the present invention.
먼저, 도 1은 절연 기판상에 버퍼층, 비정질 실리콘층 및 캡핑층을 순차적으로 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(101)상에 버퍼층(102)을 형성하고, 상기 버퍼층의 상부에 비정질 실 리콘층(103)을 형성한 후, 캡핑층(104)을 형성한다.First, FIG. 1 is a cross-sectional view of a process of sequentially forming a buffer layer, an amorphous silicon layer, and a capping layer on an insulating substrate. As shown in the figure, a
이때, 상기 버퍼층은 상기 기판과 이후 형성될 소자들을 보호하는 보호막의 역활 뿐만 아니라, 결정화 공정에서 발생하는 열이 기판에 영향을 주지 않도록하는 하는 역활을 한다.In this case, the buffer layer not only serves as a protective film protecting the substrate and the devices to be formed later, but also serves to prevent heat generated in the crystallization process from affecting the substrate.
다음, 도 2a 및 도 2b는 상기 캡핑층상에 금속 촉매층을 형성하고, 상기 금속 촉매층을 패터닝하여 기판의 주변부 영역의 금속 촉매층은 제거하고, 화소부 영역의 금속 촉매층은 남기는 공정의 단면도 및 평면도이다. 도에서 보는 바와 같이 기판 전면에 금속 촉매층을 형성하고, 포토레지스트 패턴을 이용하여 화소부 영역(105)상에만 금속 촉매층 패턴(106)을 남기고, 데이터 라인 구동 회로부(107a) 및 스캔 라인 구동 회로부(107b)인 주변부(107)상의 금속 촉매층은 제거한다. 이때 상기 기판의 화소부와 회로부를 제외한 영역에는 상기 비정질 실리콘층 및 금속 촉매층이 있어도 되나, 바람직하게는 제거하는 것이 바람직하다.2A and 2B are cross-sectional views and plan views of a process of forming a metal catalyst layer on the capping layer, patterning the metal catalyst layer to remove the metal catalyst layer in the peripheral region of the substrate, and leaving the metal catalyst layer in the pixel region. As shown in the figure, a metal catalyst layer is formed on the entire surface of the substrate, and the metal
이때 상기 금속 촉매층은 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 및 Pt 중 어느 하나 이상의 금속을 증착하여 형성할 수 있는데, 바람직하게는 Ni로 상기 금속 촉매층을 형성한다. 또한 상기 금속 촉매층은 200Å 이상의 두께로 형성하여도 무방하나 바람직하게는 200 내지 1000Å의 두께로 형성한다.In this case, the metal catalyst layer may be formed by depositing any one or more metals of Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, and Pt. Preferably, the metal catalyst layer is formed of Ni. The metal catalyst layer may be formed to a thickness of 200 kPa or more, but preferably, a thickness of 200 to 1000 kPa.
다음, 도 3은 상기 기판상에 레이져를 조사하여, 주변부 영역의 비정질 실리콘층은 레이져 결정화법으로 결정화하고, 상기 화소부 영역의 금속 촉매는 상기 캡핑층 내부로 확산시키는 공정의 단면도이다. 도에서 보는 바와 같이 상기 기판상에 레이져를 조사(108)하여 주변부의 비정질 실리콘층은 레이져 결정화법에 의해 다결 정 실리콘층(109)으로 결정화하여 전자 이동도가 우수한 다결정 실리콘층을 형성한다. 이와 동시에 금속 촉매층이 남아 있는 화소부 영역에서는 상기 레이져에 의해 금속 촉매가 캡핑층 내부로 확산 또는 흡착하여 캡핑층 내부에 미량의 금속 촉매(110)가 존재하게 된다.Next, FIG. 3 is a cross-sectional view illustrating a process of irradiating a laser onto the substrate to crystallize an amorphous silicon layer in a peripheral region by laser crystallization and to diffuse a metal catalyst in the pixel region into the capping layer. As shown in the figure, the laser is irradiated 108 on the substrate, and the amorphous silicon layer at the periphery is crystallized into the
이때, 상기 레이져 결정화법은 ELA(Excimer Laser Crystallization) 결정화법 또는 SLS(Sequential Lateral Solidification) 결정화법 중 어느 하나를 이용하여도 무방하다.In this case, the laser crystallization method may be any one of an Excimer Laser Crystallization (ELA) crystallization method or a Sequential Lateral Solidification (SLS) crystallization method.
다음, 도 4는 상기 금속 촉매층 패턴을 제거하고, 상기 기판을 열처리하여 상기 화소부 영역의 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 공정의 단면도이다. 도에서 보는 바와 같이 상기 금속 촉매를 캡핑층 내부로 확산하고 남은 금속 촉매층 패턴을 제거하고, 상기 기판을 열처리함으로서, 상기 화소부 영역의 비정질 실리콘층이 상기 캡핑층 내부로 확산 또는 흡착한 금속 촉매에 의해 결정화가 유도되어 SGS(Super Grain Silicon) 결정화법으로 결정화된 다결정 실리콘층(111)을 형성하게 된다.Next, FIG. 4 is a cross-sectional view of a process of removing the metal catalyst layer pattern and heat treating the substrate to crystallize the amorphous silicon layer of the pixel portion region into a polycrystalline silicon layer. As shown in the figure, the metal catalyst is diffused into the capping layer, the remaining metal catalyst layer pattern is removed, and the substrate is heat-treated so that the amorphous silicon layer in the pixel region is diffused or adsorbed into the capping layer. Crystallization is induced to form the
이때, 상기 화소부의 다결정 실리콘층과 같이 금속 촉매가 캡핑층을 통해 확산하여 상기 비정질 실리콘층의 결정화를 유도하는 결정화법을 SGS 결정화법이라 한다.In this case, a crystallization method in which a metal catalyst diffuses through a capping layer to induce crystallization of the amorphous silicon layer, like the polycrystalline silicon layer of the pixel portion, is called an SGS crystallization method.
이때, 상기 열처리는 고로(furnace) 열처리 또는 RTA(Rapid Thermal Annealling)로 열처리한다.In this case, the heat treatment is performed by blast furnace heat treatment or rapid thermal annealing (RTA).
다음, 도 5는 상기 캡핑층을 제거하여, 화소부에는 SGS 결정화법으로 결정화 된 다결정 실리콘층을 형성하고, 주변부에는 레이져 결정화법에 의해 결정화된 다결정 실리콘층을 형성한 공정의 단면도이다. 도에서 보는 바와 같이 상기 캡핑층을 제거하여 화소부는 SGS 결정화법으로 결정화된 다결정 실리콘층(109)을 형성하고, 주변부는 ELA 결정화법 또는 SLS 결정화법으로 결정화된 다결정 실리콘층(111)을 형성한다.Next, FIG. 5 is a cross-sectional view of a process of removing the capping layer to form a polycrystalline silicon layer crystallized by SGS crystallization in the pixel portion and a polycrystalline silicon layer crystallized in the peripheral portion by laser crystallization. As shown in the figure, the capping layer is removed to form the
다음, 도 6은 상기 결정화된 다결정 실리콘층을 이용하여 화소부에는 유기 전계 발광 소자의 화소부를 형성하고, 주변부에는 스캔 라인 구동 회로 및 데이터 라인 구동 회로를 형성하여 유기 전계 발광 소자를 완성한 평면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(201)상에 상기 ELA 결정화법 또는 SLS 결정화법으로 결정화된 다결정 실리콘층을 이용하여 스캔 라인 구동 회로부(202) 및 데이터 라인 구동 회로부(203)을 형성하여 주변부를 형성하고, 상기 SGS 결정화법으로 결정화된 다결정 실리콘층을 이용하여 화소부의 박막트랜지스터를 형성한 후, 제1전극, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 형성하여 화소부의 화소를 형성하여 유기 전계 발광 소자를 완성한다.Next, FIG. 6 is a plan view illustrating a pixel portion of an organic EL device in a pixel portion and a scan line driver circuit and a data line driver circuit in a peripheral portion using the crystallized polycrystalline silicon layer. As shown in the figure, the scan line
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.The present invention has been shown and described with reference to the preferred embodiments as described above, but is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
따라서, 본 발명의 유기 전계 발광 소자 및 그 제조 방법은 우수한 전자 이동도가 요구되는 회로부를 포함하는 주변부와 반도체층의 균일성이 요구되는 화소부에 각각 적절한 결정화법으로 비정질 실리콘을 결정화하여 우수한 유기 전계 발광 소자를 제조할 수 있는 효과가 있다. Accordingly, the organic electroluminescent device of the present invention and a method of manufacturing the same have excellent organic properties by crystallizing amorphous silicon by an appropriate crystallization method, respectively, in a peripheral portion including a circuit portion requiring excellent electron mobility and a pixel portion requiring uniformity of a semiconductor layer. There is an effect that can produce an electroluminescent device.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050875A KR20060001718A (en) | 2004-06-30 | 2004-06-30 | Organic electroluminescence and method fabricating thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050875A KR20060001718A (en) | 2004-06-30 | 2004-06-30 | Organic electroluminescence and method fabricating thereof |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060127887A Division KR100712176B1 (en) | 2006-12-14 | 2006-12-14 | Organic electroluminescence and method of fabricating thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060001718A true KR20060001718A (en) | 2006-01-06 |
Family
ID=37104815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040050875A KR20060001718A (en) | 2004-06-30 | 2004-06-30 | Organic electroluminescence and method fabricating thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060001718A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100770270B1 (en) * | 2006-06-28 | 2007-10-25 | 삼성에스디아이 주식회사 | Organic electroluminescence and method fabricating thereof |
| US7820466B2 (en) | 2006-07-25 | 2010-10-26 | Samsung Electronics Co., Ltd. | Flat panel display device and method for manufacturing the same using sequental lateral solidifcation and solid phase crystallization |
-
2004
- 2004-06-30 KR KR1020040050875A patent/KR20060001718A/en active Search and Examination
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100770270B1 (en) * | 2006-06-28 | 2007-10-25 | 삼성에스디아이 주식회사 | Organic electroluminescence and method fabricating thereof |
| US7820466B2 (en) | 2006-07-25 | 2010-10-26 | Samsung Electronics Co., Ltd. | Flat panel display device and method for manufacturing the same using sequental lateral solidifcation and solid phase crystallization |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333153B1 (en) | Process for fabricating semiconductor device | |
| US5858823A (en) | Semiconductor circuit for electro-optical device and method of manufacturing the same | |
| US5970327A (en) | Method of fabricating a thin film transistor | |
| JPH0758339A (en) | Semiconductor device and its production | |
| JPH07231098A (en) | Manufacture of semiconductor device | |
| US7465614B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| JPH07131034A (en) | Fabrication of semiconductor device | |
| JPH06124890A (en) | Fabricating method for film-like semiconductor device | |
| KR100623690B1 (en) | Flat Panel Display and Method of fabricating thereof | |
| KR100666563B1 (en) | Method of fabricating a semiconductor device and a semiconductor fabricated by the smae method | |
| KR100712176B1 (en) | Organic electroluminescence and method of fabricating thereof | |
| US20060006390A1 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
| KR20060001718A (en) | Organic electroluminescence and method fabricating thereof | |
| KR100860008B1 (en) | Flat Panel Display Device using the directinal crystallization, The fabricating method of Electro Luminecence Display Device using directinal crystallization, semiconductor and The fabricating method of semiconductor using directinal crystallization | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| KR20070043393A (en) | Method for crystalizing armophous silicon and method of manufacturing thin film transistor using the same | |
| KR100796613B1 (en) | Poly silicon crystallization method using laser and fabricating method for thin film transistor using the same | |
| JPH08316487A (en) | Manufacture of thin-film semiconductor device | |
| KR100770270B1 (en) | Organic electroluminescence and method fabricating thereof | |
| JP3560929B2 (en) | Method for manufacturing semiconductor device | |
| JP2001068682A (en) | Manufacture of semiconductor device | |
| JP2006108136A (en) | Method of manufacturing crystalline semiconductor film and crystalline semiconductor film | |
| JPH1187724A (en) | Manufacture of semiconductor device | |
| JP4112451B2 (en) | Method for manufacturing semiconductor device | |
| JP2001196600A (en) | Semiconductor device and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| A107 | Divisional application of patent | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20061214 Effective date: 20071130 |