JP2002176409A - 時分割多重信号の分離装置 - Google Patents

Abstract

(57)【要約】 【課題】 シリアル信号が高速になったとしても、回線
分離を可能にした時分割多重信号の分離装置を提供す
る。 【解決手段】 複数の低速回線をＮビットずつシリアル
高速回線に時分割多重した信号を１ビットずつシフトし
てデータを一時保存するＮビットシフトレジスタ１０２
と、シリアル高速回線に同期したクロックを再生するク
ロック再生回路１０１と、この再生したクロックを分周
するクロック分周回路１０３と、このクロック分周回路
で分周されたクロックに同期してＮビットシフトレジス
タからのデータを保存するＮビットフリップフロップ１
０４とを有するシリアル−パラレル変換回路１００を備
えた時分割多重信号の分離装置において、シリアル−パ
ラレル変換後に回線分離処理を低周波数で行う回線分離
手段１０５を備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の低速回線と
高速回線間において時分割多重、及び分離する通信機器
に関するものであり、特に高速回線受信側において複数
の低速回線に分離する分離装置に係るものである。

【０００２】

【従来の技術】近年、インターネットの爆発的な普及や
企業のデータや取引の電子化などが急速に進み、光ファ
イバによる高速長距離通信が必要不可欠である。しか
し、現状の光ファイバ網には限りがあるため、様々な信
号多重技術を用いて通信網の大容量化をはかっている。
この中で最も古くから現在においても利用されているの
が時分割多重方式である。この方式は、高速回線に対し
て複数の低速回線を周期的に一定時間割り当てるもので
ある。

【０００３】時分割多重方式を用いた通信を行う装置と
して、複数の低速回線を多重して高速回線にデータを送
信する多重装置と、高速回線からデータを受信し複数の
低速回線に分離する分離装置とが使用される。

【０００４】従来の分離装置は、高速回線からのシリア
ルデータをパラレルデータに変換するシリアル−パラレ
ル変換回路と、各低速回線にデータを出力する機能を有
した複数のバッファメモリと、上記シリアル−パラレル
変換回路と順次各バッファメモリとを接続して各回線デ
ータを各バッファメモリに一時保存する切替えを行う回
線切替え回路とを備えて構成されている。

【０００５】図７は、分離装置のシリアル−パラレル変
換回路を示す。

【０００６】シリアル−パラレル変換回路７００は、高
速回線からのシリアル信号を１ビットずつシフトして１
回線分のデータを保存するのに必要なＮビットを一時的
に保存するためのＮビットシフトレジスタ７０２と、シ
リアルデータからこのデータに同期したクロックを再生
するクロック再生回路７０１と、シリアルデータから境
界データを検出する境界データ検出回路７０３と、再生
クロックを１／Ｎに分周するクロック分周器７０４と、
分周されたクロックに同期したＮビットフリップフロッ
プ７０５とから構成される。

【０００７】つぎに、シリアル−パラレル変換の流れを
説明する。

【０００８】まず、受信シリアル信号に対して以下の
（１）〜（３）の処理が並行して行われる。（１）クロ
ック再生回路７０１において、受信シリアルデータに同
期したクロックを生成する。（２）境界データ検出回路
７０３において、受信シリアルデータと境界データパタ
ーンを比較し、一致した場合、クロック分周器７０４に
境界検知信号を通知する。（３）Ｎビットシフトレジス
タ７０２において、受信シリアルデータを（１）のクロ
ックに同期させて格納する。

【０００９】ついで、クロック分周器７０４は（１）で
生成したクロックから１／Ｎに分周した分周クロックを
生成する。また、境界データ検出回路７０３からの境界
検出信号を受け取ると、クロック分周器７０４は分周ク
ロックの立ち上がりを、Ｎビットシフトレジスタ７０２
に一回線分のデータが格納された直後のタイミングにセ
ットする。最後にＮビットフリップフロップ７０５が、
Ｎビットシフトレジスタ７０２からのデータを、分周ク
ロックの立ち上がりのタイミングでラッチして、一回線
分のパラレルデータとして出力する。

【００１０】

【発明が解決しようとする課題】しかしながら、近年、
シリアル信号が数十ＧＨｚの高速信号となり、上記の従
来技術による分離装置では、この高速周波数に同期して
シリアル−パラレル変換回路７００での回線分離処理
（特に境界データ検出やクロック分周器のセット）を行
うのが困難になるという問題がある。

【００１１】そこで、本発明の目的は、上述した従来の
技術が有する課題を解消し、シリアル信号が高速になっ
たとしても、回線分離を可能にした時分割多重信号の分
離装置を提供することにある。

【００１２】

【課題を解決するための手段】請求項１記載の発明は、
複数の低速回線をＮビットずつシリアル高速回線に時分
割多重した信号を１ビットずつシフトしてデータを一時
保存するＮビットシフトレジスタと、シリアル高速回線
に同期したクロックを再生するクロック再生回路と、こ
の再生したクロックを分周するクロック分周回路と、こ
のクロック分周回路で分周されたクロックに同期してＮ
ビットシフトレジスタからのデータを保存するＮビット
フリップフロップとを有するシリアル−パラレル変換回
路を備えた時分割多重信号の分離装置において、シリア
ル−パラレル変換後に回線分離処理を低周波数で行う回
線分離手段を備えたことを特徴とする。

【００１３】請求項２記載の発明は、請求項１記載のも
のにおいて、上記回線分離手段が上記Ｎビットフリップ
フロップの後段に接続された回線分離回路であって、こ
の回線分離回路が、シリアル信号に対して１／Ｎの周波
数で回線分離処理を行うことを特徴とするものである。

【００１４】請求項３記載の発明は、請求項１又は２記
載のものにおいて、回線分離手段がＮビットフリップフ
ロップを更にＮ−１ビットフリップフロップでラッチ
し、両フリップフロップ内のデータをシフトさせてＮビ
ット低速回線データを抽出するデータ抽出手段を有した
ことを特徴とする。

【００１５】請求項４記載の発明は、請求項３記載のも
のにおいて、データ抽出手段が複数のフリップフロップ
と、これらフリップフロップ間に配置された複数のセレ
クタとを備えて構成されていることを特徴とする。

【００１６】

【発明の実施の形態】以下、本発明による時分割多重信
号の分離装置の一実施形態を添付図面を参照して説明す
る。時分割多重方式を用いた通信を行う場合、複数の低
速回線を多重して高速回線にデータを送信する多重装置
と、高速回線からデータを受信し複数の低速回線に分離
する分離装置とが使用される。

【００１７】図１は多重装置の内部構成を示す。多重装
置５００は、低速回線からのデータを一時保存するバッ
ファメモリ５０１と、各低速回線のバッファメモリ５０
１のいずれかを高速回線に接続する回線切替え回路５０
２と、回線切替え回路５０２からの多ビット低速データ
をシリアル高速データに変換するパラレル−シリアル変
換回路５０３とから構成される。

【００１８】図２は分離装置の内部構成を示す。分離回
路６００は、高速回線からのシリアル信号を多ビット低
速信号に変換するシリアル−パラレル変換回路１００
と、高速回線からのデータをいずれかの低速回線に切り
替える回線切替え回路６０２と、回線切替え回路６０２
からのデータを一時保存するバッファメモリ６０１とか
ら構成される。なお、一般的に多重装置と分離装置は、
両機能を持った多重分離装置である場合が多い。

【００１９】つぎに、多重装置５００から分離装置６０
０までのデータの流れを説明する。まず、図１の多重装
置５００において各低速回線からのデータはバッファメ
モリ５０１に一時保存される。回線切替え回路５０２は
一定時間おきに順次バッファメモリ５０１を高速回線側
に接続し、その時バッファメモリ５０１は保存している
データを出力する。ただし、バッファメモリ５０１から
の出力は高速回線と同じデータレートのパラレルデータ
である。上記回線切替え回路５０２は、定期的に通常の
データとは別のパターンを持った境界データを挿入す
る。この境界データは、これ以降どのタイミングでどの
低速回線のデータがくるかという、データの時間的な位
置を知らしめるものであり、分離装置６００で必要とな
るデータである。そして、パラレル−シリアル変換回路
５０３は、パラレルデータをシリアルデータに変換して
高速回線に送信する。

【００２０】図２の分離装置６００において、シリアル
−パラレル変換回路１００は高速回線からのシリアルデ
ータをパラレルデータに変換する。この時、境界データ
により、これ以降どのタイミングでどの低速回線のデー
タがくるかというデータの時間的な位置を知ることがで
きる。回線切替え回路６０２は、順次各バッファメモリ
６０１を接続して各回線データを一時保存する。最後に
バッファメモリ６０１から各低速回線にデータを出力す
る。

【００２１】シリアル−パラレル変換回路１００は、図
３に示すように、シリアル信号を１ビットずつシフトし
て１回線分のデータを保存するのに必要なＮビットを一
時的に保存するＮビットシフトレジスタ１０２と、シリ
アルデータからこのデータに同期したクロックを再生す
るクロック再生回路１０１と、再生クロックを１／Ｎに
分周するクロック分周器１０３と、分周されたクロック
に同期してＮビットシフトレジスタ１０２からのデータ
を保存するＮビットフリップフロップ１０４とを備えて
構成されている。

【００２２】そして、このＮビットフリップフロップ１
０４へのデータのラッチは、適当なタイミングで行わ
れ、このＮビットフリップフロップ１０４の後段に備え
た回線分離回路（分離手段）１０５においては、シリア
ル信号に対して、１／Ｎの周波数で回線分離処理が行わ
れる。

【００２３】図４は回線分離回路１０５の内部構成を示
す。

【００２４】図４を用いて回線分離処理を説明すると、
まず、Ｎビットフリップフロップ１０４からのデータの
うち先頭ビット以外のＮ−１ビットを、もう一度Ｎ−１
ビットフリップフロップ２００でラッチする。この２つ
のフリップフロップ１０４、２００内に必ず一回線分の
データが含まれる。

【００２５】つぎに、シフト数演算回路２０１におい
て、Ｎビットフリップフロップ１０４にちょうど一回線
分のデータが含まれる場合に対して何ビットずれている
かを境界データから演算し、データ抽出回路（抽出手
段）２０２に通知する。

【００２６】そして、データ抽出回路２０２において、
Ｎビットフリップフロップ１０４と、Ｎ−１ビットフリ
ップフロップ２００とからのデータを、シフト数演算回
路２０１から受け取った数分だけシフトすることによ
り、一回線分のデータを抽出し出力する仕組みとなって
いる。

【００２７】図５はシフト数演算回路２０１の内部構成
を示す。

【００２８】この場合、シフト数演算回路２０１は、Ｎ
個の境界データ検出回路３０１（０）〜３０１（Ｎ−
１）とエンコーダ３０２とから構成される。説明をわか
りやすくするため、以下では、図４に示すＮビットフリ
ップフロップ１０４とＮ−１ビットフリップフロップ２
００からの２Ｎ−１ビットのデータをＤ（２Ｎ−２：
０）と表現することとする。

【００２９】シフト数演算回路２０１がＮビット境界デ
ータを受信した場合、この境界データの先頭の位置はＤ
（０）からＤ（Ｎ−１）までのＮ通りが考えられる。こ
れらすべての場合に境界データが検出できるように、Ｎ
個の境界データ検出回路３０１（０）〜３０１（Ｎ−
１）が使用される。そして、境界データの検知、非検知
がエンコーダ３０２に通知される。

【００３０】エンコーダ３０２では、境界データを検出
したのが境界データ検出回路３０１（０）であれば０、
境界データ検出回路３０１（１）であれば１、境界デー
タ検出回路３０１（Ｎ−１）であればＮ−１と判定し、
この値（シフト数と呼ぶ）を以下の式を用いて変換す
る。

【００３１】シフト数＝Ｘ（ｎ）・２ⁿ＋…＋Ｘ（１）
・２¹＋Ｘ（０）・２⁰＋Ｘα・α （ただしＸ_n＝１または０、α≦２ⁿ） 例えば、Ｎ＝１０の場合、シフト数＝Ｘ₂・２²＋Ｘ₁・
２¹＋Ｘ₀・２⁰＋Ｘα・２となり、シフト数＝８の場
合、（Ｘ（２）、Ｘ（１）、Ｘ（０）、Ｘα）＝（１、
０、１、１）となる。このＸをデータ抽出回路２０２に
通知する。この値は、次に境界データを検出するまで保
持されており、またこの値は、Ｎビットフリップフロッ
プ１０４にちょうど一回線分のデータが含まれる場合に
対しての受信データのずれビット数を示している。

【００３２】図６はデータ抽出回路２０２の内部構成を
示す。

【００３３】この例では説明をわかりやすくするため、
一回線分のビット数Ｎ＝１０としている。この場合、デ
ータ抽出回路２０２は、４つのフリップフロップ４０１
と４つのセレクタ４０２とから構成され、また、シフト
数演算回路２０１から通知される２進数は４ビットとな
る。この４ビットを上位ビットから数えてＸ（２）、Ｘ
（１）、Ｘ（０）、Ｘαとする。

【００３４】つぎに、データ抽出回路２０２でのデータ
の流れを示す。

【００３５】データ抽出回路２０２は、図２のＮビッ
トフリップフロップ１０４とＮ−１ビットフリップフロ
ップ２００からの１９ビットのデータを受信すると、セ
レクタ４０１（２）はＸ（２）＝０の場合は下位１５ビ
ット、Ｘ（２）＝１の場合は上位１５ビットを出力し、
フリップフロップ４０２（２）に保存する。

【００３６】フリップフロップ４０２（２）からデー
タを受けたセレクタ４０１（３）はＸα＝０の場合は下
位１３ビット、Ｘα＝１の場合は上位１３ビットを出力
し、フリップフロップ４０２（３）に保存する。

【００３７】フリップフロップ４０２（３）からデー
タを受けたセレクタ４０１（１）はＸ（１）＝０の場合
は下位１１ビット、Ｘ（１）＝１の場合は上位１１ビッ
トを出力し、フリップフロップ４０２（１）に保存す
る。

【００３８】フリップフロップ４０２（１）からデー
タを受けたセレクタ４０１（０）はＸ（０）＝０の場合
は下位１０ビット、Ｘ（０）＝１の場合は上位１０ビッ
トを出力し、フリップフロップ４０２（０）に保存す
る。

【００３９】このように、段階をおって不必要なデー
タを削除することにより、フリップフロップ４０２
（０）からの出力は一回線分のデータとなる。

【００４０】この構成では、フリップフロップ４０２間
に２値セレクタ４０１が入るだけであるため、各フリッ
プフロップ間のゲート段数が最小限となり、さらなる高
速処理が可能であり、またシフトの多い順に処理を行う
ため、フリップフロップの数を最小限に抑えることがで
きる。

【００４１】以上、一実施形態に基づいて本発明を説明
したが、本発明は、これに限定されるものでないことは
明らかである。

【００４２】

【発明の効果】本発明では、シリアル−パラレル変換後
に回線分離処理を低周波数で行う回線分離手段を備える
ことにより、高速シリアル信号を低速なパラレル信号に
変換した後に回線分離処理を行うこととなり、高速なシ
リアル信号を簡単に回線分離することができる等の効果
が得られる。

【図面の簡単な説明】

【図１】複数の低速回線を高速回線に時分割多重する多
重装置の説明図である。

【図２】多重化された信号を複数の低速回線に分離する
分離装置の説明図である。

【図３】本発明による分離装置のシリアルパラレル変換
部を示す内部構成図である。

【図４】同じく回線分離部の内部構成図である。

【図５】同じくシフト数演算回路の内部構成図である。

【図６】同じくデータ抽出回路の内部構成図である。

【図７】従来の分離装置のシリアルパラレル変換部を示
す内部構成図である。

【符号の説明】

１００ シリアル−パラレル変換回路 １０１ クロック再生回路 １０２ Ｎビットシフトレジスタ １０３ クロック分周器 １０４ Ｎビットフリップフロップ １０５ 回線分離回路 ２００ Ｎ−１ビットフリップフロップ ２０１ シフト数演算回路 ２０２ データ抽出回路 ３０１（０）〜３０１（Ｎ−１） 境界データ検出回路 ３０２ エンコーダ ４０１（０）〜４０１（３） セレクタ ４０２（０）〜４０２（３） フリップフロップ ６００ 分離装置

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の低速回線をＮビットずつシリアル
   高速回線に時分割多重した信号を１ビットずつシフトし
   てデータを一時保存するＮビットシフトレジスタと、シ
   リアル高速回線に同期したクロックを再生するクロック
   再生回路と、この再生したクロックを分周するクロック
   分周回路と、このクロック分周回路で分周されたクロッ
   クに同期してＮビットシフトレジスタからのデータを保
   存するＮビットフリップフロップとを有するシリアル−
   パラレル変換回路を備えた時分割多重信号の分離装置に
   おいて、 シリアル−パラレル変換後に回線分離処理を低周波数で
   行う回線分離手段を備えたことを特徴とする分離装置。
2. 【請求項２】 上記回線分離手段が上記Ｎビットフリッ
   プフロップの後段に接続された回線分離回路であって、
   この回線分離回路が、シリアル信号に対して１／Ｎの周
   波数で回線分離処理を行うことを特徴とする請求項１記
   載の時分割多重信号の分離装置。
3. 【請求項３】 上記回線分離手段が上記Ｎビットフリッ
   プフロップを更にＮ−１ビットフリップフロップでラッ
   チし、両フリップフロップ内のデータをシフトさせてＮ
   ビット低速回線データを抽出するデータ抽出手段を有し
   たことを特徴とする請求項１又は２記載の分離装置。
4. 【請求項４】 上記データ抽出手段が複数のフリップフ
   ロップと、これらフリップフロップ間に配置された複数
   のセレクタとを備えて構成されていることを特徴とする
   請求項３記載の分離装置。