JP2002176131A - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device

Info

Publication number
JP2002176131A
JP2002176131A JP2000373669A JP2000373669A JP2002176131A JP 2002176131 A JP2002176131 A JP 2002176131A JP 2000373669 A JP2000373669 A JP 2000373669A JP 2000373669 A JP2000373669 A JP 2000373669A JP 2002176131 A JP2002176131 A JP 2002176131A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
leads
gap
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000373669A
Other languages
Japanese (ja)
Other versions
JP2002176131A5 (en
Inventor
Akihiko Kameoka
昭彦 亀岡
Fujio Ito
富士夫 伊藤
Hiromichi Suzuki
博通 鈴木
Takashi Konno
貴史 今野
Ryoichi Ota
亮一 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP2000373669A priority Critical patent/JP2002176131A/en
Publication of JP2002176131A publication Critical patent/JP2002176131A/en
Publication of JP2002176131A5 publication Critical patent/JP2002176131A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Abstract

PROBLEM TO BE SOLVED: To prevent the generation of a defective due to the flow of the wire of a semiconductor device. SOLUTION: In the manufacturing method for the semiconductor device, connecting leads to be used as external terminals of the semiconductor device and a semiconductor chip are connected and sealed with a sealing body. The manufacturing method is provided with a process wherein a lead frame in which the gap between a suspension lead situated in the corner of the sealing body and a connecting lead adjacent to the suspension lead is made uniform to the gap between the connecting leads is used, and the semiconductor chip and inner leads of the lead frame are electrically connected by bonding wires; and a process wherein the semiconductor chip, the bonding wires, the inner leads and the suspension lead are sealed with a resin to form the sealing body. By this constitution, the gap between the suspension lead and the adjacent connecting lead becomes uniform to the gap between other leads, the flow of the resin is not concentrated, the flow of the wire is hard to generate, and a defect such as a short circuit or the like can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、ボンディングワイヤの変形による不
良発生の防止に適用して有効な技術に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a technique which is effective when applied to prevent occurrence of a defect due to deformation of a bonding wire.

【0002】[0002]

【従来の技術】半導体装置は、単結晶シリコン等の半導
体基板に素子を形成した半導体チップのパッド電極と、
半導体装置の外部端子となるリードのインナーリードと
をボンディングワイヤによって電気的に接続し、半導体
チップ、ボンディングワイヤ及びインナーリードをエポ
キシ樹脂等の封止樹脂を用いた封止体によって封止して
ある。
2. Description of the Related Art A semiconductor device includes a pad electrode of a semiconductor chip in which elements are formed on a semiconductor substrate such as single crystal silicon;
The semiconductor device, the bonding wires and the inner leads are sealed with a sealing body using a sealing resin such as an epoxy resin. .

【0003】LSI等の半導体装置は、集積度の向上に
伴って、より複雑な回路が搭載されその機能も高度なも
のとなっている。このような高機能化によって、半導体
装置にはより多くの外部端子が必要となり、半導体チッ
プに設けられるパッド電極及び半導体装置のリードの数
もそれに対応して増加している。このような多リード化
に適した半導体装置として、半導体チップを封止する封
止体の四側面に夫々複数のリードを設けるQFP(Quad
Flat Package)型の半導体装置が知られており、QFP
型の半導体装置は、実装基板に実装する場合に、半導体
装置周囲のスペースを有効に利用できるという利点があ
る。このようなQFP型の半導体装置としては、例えば
日経BP社刊「VLSIパッケージング技術(上)」P
155〜P164に記載されている。
[0003] Semiconductor devices such as LSIs are equipped with more complicated circuits and their functions are also advanced as the degree of integration is improved. With such advanced functions, the semiconductor device requires more external terminals, and the number of pad electrodes provided on the semiconductor chip and the number of leads of the semiconductor device are correspondingly increased. As a semiconductor device suitable for such a multi-lead configuration, a QFP (Quad) in which a plurality of leads are respectively provided on four sides of a sealing body for sealing a semiconductor chip.
Flat Package) type semiconductor devices are known, and QFP
The semiconductor device of the type has an advantage that when it is mounted on a mounting board, the space around the semiconductor device can be effectively used. As such a QFP type semiconductor device, for example, “VLSI packaging technology (above)” published by Nikkei BP
155 to P164.

【0004】[0004]

【発明が解決しようとする課題】こうした多リード化に
対応するために、半導体装置では、各リード間の間隔で
あるリードピッチ及びリードの幅寸法を小さくすること
が求められている。同様に半導体チップには高機能化に
よって多くのパッド電極が設けられており、各パッド電
極間の間隔であるパッドピッチも小さくなっている。一
般に半導体チップのパッド電極のピッチは種々のものが
あるが、ウエハ当たりのチップ取得数を向上させるため
に、チップサイズは小さいことが望ましく、このため各
パッド電極間のピッチも一段と小さく設定される傾向に
ある。
In order to cope with such an increase in the number of leads, a semiconductor device is required to reduce a lead pitch, which is an interval between leads, and a lead width. Similarly, many pad electrodes are provided on the semiconductor chip due to the high functionality, and the pad pitch, which is the interval between each pad electrode, is also reduced. In general, there are various types of pad electrode pitches of a semiconductor chip. However, in order to improve the number of chips obtained per wafer, it is desirable that the chip size be small. Therefore, the pitch between each pad electrode is set to be smaller. There is a tendency.

【0005】このような理由から、多リードと各パッド
電極との間を金等のワイヤを用いてボンディングする場
合、間隔が小さくなったことにより、隣接するワイヤ相
互が接触して短絡を起こす不良が発生しやすくなるとい
う問題がある。特に半導体チップのコーナー部分では、
パッド電極にボンディングしたワイヤが、半導体チップ
に対して斜め方向にワイヤが伸びるために、パッドピッ
チが同一であってもワイヤ相互間の間隔が小さくなるの
で、その傾向が強くなる。
[0005] For these reasons, when bonding between the multiple leads and each pad electrode using a wire such as gold, there is a problem that adjacent wires come into contact with each other to cause a short circuit due to the reduced spacing. There is a problem that is likely to occur. Especially in the corner of the semiconductor chip,
Since the wire bonded to the pad electrode extends obliquely with respect to the semiconductor chip, even if the pad pitch is the same, the interval between the wires is reduced, and the tendency is increased.

【0006】また、ワイヤボンディング後の樹脂モール
ドの際に、各リードの機械的強度の低下或いはワイヤ間
隔の減少によって、モールド樹脂の流動によりワイヤが
変形するワイヤ流れが生じることがあり、この変形によ
り隣接するワイヤ間のショートが発生するという問題が
ある。
[0006] Further, in the resin molding after wire bonding, a decrease in the mechanical strength of each lead or a decrease in the wire interval may cause a wire flow in which the wire is deformed due to the flow of the molding resin. There is a problem that a short circuit occurs between adjacent wires.

【0007】加えて、QFPでは、中央に搭載された半
導体チップに近付くにつれてリードの配置領域が狭まっ
てくる。このため、リードの加工精度の限界から、リー
ドピッチを半導体チップのパッドピッチに対して充分に
微細化できない場合には、リードの先端を半導体チップ
に近付けることができなくなるので、パッド電極とリー
ドとをボンディングするワイヤを長くせざるを得ない。
このようにワイヤを長くした場合には、前記ショート或
はワイヤ流れの発生の確率が高くなる。
In addition, in the QFP, the area where the leads are arranged becomes narrower as the semiconductor chip approaches the semiconductor chip mounted in the center. For this reason, if the lead pitch cannot be sufficiently reduced with respect to the pad pitch of the semiconductor chip due to the limit of the processing accuracy of the lead, the tip of the lead cannot be brought close to the semiconductor chip. The wire to be bonded must be long.
When the wire is lengthened in this way, the probability of occurrence of the short circuit or wire flow increases.

【0008】また、このようなリードの微細化によっ
て、各リードの機械的強度は低下するために、僅かな力
により変形しやすくなり、このような変形によってもシ
ョートが発生してしまう。
[0008] Further, since the mechanical strength of each lead is reduced due to such miniaturization of the lead, the lead is easily deformed by a slight force, and a short circuit is generated by such deformation.

【0009】本発明の課題は、多リードの半導体装置の
ワイヤ流れによるショートの発生を防止する技術を提供
することにある。本発明の前記ならびにその他の課題と
新規な特徴は、本明細書の記述及び添付図面によって明
らかになるであろう。
It is an object of the present invention to provide a technique for preventing a short circuit from occurring due to a wire flow in a multi-lead semiconductor device. The above and other problems and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0010】[0010]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0011】半導体装置の外部端子となる接続用のリー
ドと半導体チップとを接続し封止体によって封止した半
導体装置の製造方法において、前記封止体のコーナー部
分に位置する吊りリードと、この吊りリードに隣接する
接続用リードとの間隙を、接続用リード間の間隙に均一
化したリードフレームを用い、前記半導体チップとリー
ドのインナーリードとをボンディングワイヤによって電
気的に接続する工程と、半導体チップ、ボンディングワ
イヤ、インナーリード、吊りリードを樹脂封止して封止
体を形成する工程とを有する。
In a method of manufacturing a semiconductor device in which a connection lead serving as an external terminal of a semiconductor device and a semiconductor chip are connected and sealed by a sealing body, a suspension lead positioned at a corner portion of the sealing body; Using a lead frame in which the gap between the connection lead adjacent to the suspension lead and the gap between the connection leads is made uniform, and electrically connecting the semiconductor chip and the inner lead of the lead by a bonding wire; Forming a sealed body by resin-sealing the chip, the bonding wires, the inner leads, and the suspension leads.

【0012】上述した手段によれば、吊りリードと隣接
する接続用リードとの間隙が他のリード間の間隙と均一
化されるため、樹脂の流れが集中せず、ワイヤ流れが生
じにくくなり、短絡等の不良の発生を防止することが可
能となる。
According to the above-described means, since the gap between the suspension lead and the adjacent connection lead is made uniform with the gap between the other leads, the flow of the resin is not concentrated, and the flow of the wire is less likely to occur. It is possible to prevent occurrence of a defect such as a short circuit.

【0013】以下、本発明の実施の形態を説明する。な
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
Hereinafter, embodiments of the present invention will be described. In all the drawings for describing the embodiments, components having the same functions are denoted by the same reference numerals, and repeated description thereof will be omitted.

【0014】[0014]

【発明の実施の形態】図1は本発明の一実施の形態であ
るQFP型半導体装置を封止体を透視して示す平面図で
あり、図2は図1中のa部を拡大して示す部分平面図で
ある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a plan view showing a QFP type semiconductor device according to an embodiment of the present invention through a sealing body, and FIG. 2 is an enlarged view of a portion a in FIG. It is a partial top view shown.

【0015】本実施の形態の半導体装置では、単結晶シ
リコン等の半導体基板に素子を形成した半導体チップ1
をヒートスプレッダ2の中央部に接着剤層によって固定
してある。ヒートスプレッダ2の周縁部には、実装基板
等との接続に用いられるリード3のインナーリード3a
を、ヒートスプレッダ2の全面に形成した接着剤層によ
って固定してある。ここで、ヒートスプレッダ2には、
半導体装置の放熱性を向上させるため熱伝導性の良好な
材料例えばCu系材料、Al系材料等を用い、リード3
には、例えばFe‐Ni系合金或いはCu系合金を用
い、搭載される半導体チップ1の全周囲にわたって複数
のインナーリード3aの先端が配置されている。インナ
ーリード3aの端部と半導体チップ1の外部電極である
パッド電極1aとは、例えば金を主としたボンディング
ワイヤ4によって電気的に接続してある。
In the semiconductor device according to the present embodiment, a semiconductor chip 1 in which elements are formed on a semiconductor substrate of single crystal silicon or the like.
Is fixed to the center of the heat spreader 2 by an adhesive layer. Inner leads 3a of leads 3 used for connection with a mounting board or the like are provided on the peripheral portion of the heat spreader 2.
Is fixed by an adhesive layer formed on the entire surface of the heat spreader 2. Here, the heat spreader 2
In order to improve the heat dissipation of the semiconductor device, a lead 3 made of a material having good thermal conductivity, such as a Cu-based material or an Al-based material,
For example, using a Fe-Ni alloy or a Cu alloy, the tips of a plurality of inner leads 3a are arranged over the entire periphery of the semiconductor chip 1 to be mounted. The ends of the inner leads 3a and the pad electrodes 1a, which are external electrodes of the semiconductor chip 1, are electrically connected, for example, by bonding wires 4 mainly made of gold.

【0016】半導体チップ1、ヒートスプレッダ2、ボ
ンディングワイヤ4及びインナーリード3aは例えばエ
ポキシ樹脂からなる封止体5によって封止し、封止体5
から延在するリード3のアウターリード3bは、ガルウ
イング状等の所定形状に成形されている。
The semiconductor chip 1, the heat spreader 2, the bonding wires 4 and the inner leads 3a are sealed by a sealing body 5 made of, for example, an epoxy resin.
The outer lead 3b of the lead 3 extending from the outer shape is formed in a predetermined shape such as a gull wing shape.

【0017】リード3は、製造工程ではフレームによっ
て複数組が一体化されたリードフレームとなっており、
封止体5の形成後に切断分離されて夫々独立したリード
3となる。この切断分離後にも個別の半導体装置を複数
個フレームによって一体としておくために、封止体5の
4隅には、夫々吊りリード6が配置されている。なお、
吊りリード6は、封止体5を支持するために設けられて
おり、電気的な接続には用いられない。この吊りリード
6によって、個別の半導体装置を複数個フレームに一体
として処理し自動搬送等が行なわれる。本実施の形態の
半導体装置では、この吊りリード6に隣接する電気的接
続用のインナーリード3aを、吊りリード6に向かって
テーパー状に幅を拡げて、4隅で隣接するインナーリー
ド3a,3a間の間隙を、他のインナーリード3aとの
間隙と均一化してある。
The lead 3 is a lead frame in which a plurality of sets are integrated by a frame in a manufacturing process.
After the formation of the sealing body 5, it is cut and separated into independent leads 3. In order to keep the individual semiconductor devices integrated by a plurality of frames even after the cutting and separation, suspension leads 6 are arranged at the four corners of the sealing body 5, respectively. In addition,
The suspension leads 6 are provided to support the sealing body 5 and are not used for electrical connection. With the use of the suspension leads 6, individual semiconductor devices are integrally processed into a plurality of frames to perform automatic conveyance and the like. In the semiconductor device of the present embodiment, the inner lead 3a for electrical connection adjacent to the suspension lead 6 is tapered toward the suspension lead 6 so that the width of the inner lead 3a is increased toward the suspension lead 6, and the inner leads 3a, 3a adjacent at four corners are formed. The gap between them is made uniform with the gap between other inner leads 3a.

【0018】参考のために、図3に従来の半導体装置の
部分平面図を示す。従来の半導体装置では4隅に配置さ
れるインナーリード3aも他のインナーリード3aと同
じ幅になっていた。このため、4隅で隣接するインナー
リード3a,3a間の間隙が、他のインナーリード3a
との間隙よりも広くなってしまう。この結果、封止体5
を形成する樹脂注入の際に、他のインナーリード3a,
3a間の間隙よりも広い4隅のインナーリード3a,3
a間の間隙に樹脂が集中して流れるため、この部分のボ
ンディングワイヤ4にワイヤ流れが多く発生していた。
本実施の形態の半導体装置では、この部分の間隙を他の
間隙と均一化してあるため、樹脂の流れが集中すること
がなく、ワイヤ流れの発生を防止することができる。
FIG. 3 shows a partial plan view of a conventional semiconductor device for reference. In the conventional semiconductor device, the inner leads 3a arranged at the four corners also have the same width as the other inner leads 3a. For this reason, the gap between the inner leads 3a adjacent at the four corners is different from that of the other inner leads 3a.
Will be wider than the gap. As a result, the sealing body 5
When injecting resin for forming the inner leads 3a,
Inner leads 3a, 3 at four corners wider than the gap between 3a
Since the resin flows intensively in the gap between a, a large amount of wire flow has occurred in the bonding wire 4 in this portion.
In the semiconductor device of the present embodiment, since the gap at this portion is made uniform with other gaps, the flow of the resin does not concentrate and the generation of the wire flow can be prevented.

【0019】続いて、図1,図2に示す半導体装置の製
造方法について説明する。先ず、予めヒートスプレッダ
2の全面に接着剤層を塗布形成し、各インナーリード3
aを、接着剤によってヒートスプレッダ2に接着する。
本形態の場合は、300℃程度の熱処理によって、接着
剤層をキュアし接着した。接着剤としては、例えばエポ
キシ樹脂、フェノール樹脂等の熱硬化性樹脂、或はポリ
エチレン、塩化ビニール樹脂等の熱可塑性樹脂等が用い
られる。ヒートスプレッダ2は、金属の薄板を打ち抜き
等によって加工したものであるが、接着剤層の塗布は、
この加工前でも加工後であってもよく、全面に塗布せず
に必要部分のみに塗布してもよい。
Next, a method of manufacturing the semiconductor device shown in FIGS. 1 and 2 will be described. First, an adhesive layer is applied and formed on the entire surface of the heat spreader 2 in advance.
a is bonded to the heat spreader 2 with an adhesive.
In the case of this embodiment, the adhesive layer was cured and bonded by heat treatment at about 300 ° C. As the adhesive, for example, a thermosetting resin such as an epoxy resin or a phenol resin, or a thermoplastic resin such as a polyethylene resin or a vinyl chloride resin is used. The heat spreader 2 is obtained by processing a thin metal plate by punching or the like.
The coating may be performed before or after the processing, and may be performed only on necessary portions without being applied on the entire surface.

【0020】次に、半導体チップ1を接着剤層によって
ヒートスプレッダ2の半導体チップ搭載領域に接着し、
ボンディングワイヤ4によってインナーリード3aと半
導体チップ1のパッド電極1aとを電気的に接続する。
Next, the semiconductor chip 1 is bonded to the semiconductor chip mounting area of the heat spreader 2 with an adhesive layer,
The inner leads 3a and the pad electrodes 1a of the semiconductor chip 1 are electrically connected by the bonding wires 4.

【0021】ボンディングの終了した段階で、各リード
3は、図4に示すように、アウターリード3aの一端が
タイバー7によって、他端がダムバー8によって夫々一
体化されており、一体化されたリード3の組がフレーム
9によって複数組連結されたリードフレームとなってい
る。
At the stage when the bonding is completed, each of the leads 3 is integrated with one end of the outer lead 3a by a tie bar 7 and the other end by a dam bar 8, as shown in FIG. A set of three lead frames are connected by a frame 9.

【0022】このリードフレームを上金型及び下金型に
よって挟み、金型(破線図示)のキャビティ10a内に
位置する半導体チップ1,ヒートスプレッダ2,インナ
ーリード3a,ボンディングワイヤ4及び吊りリード6
を、金型に設けた樹脂の注入流路であるゲート10bか
ら例えばエポキシ樹脂を注入して、封止体5を形成す
る。
The lead frame is sandwiched between an upper mold and a lower mold, and a semiconductor chip 1, a heat spreader 2, an inner lead 3a, a bonding wire 4 and a suspension lead 6 are located in a cavity 10a of the mold (shown by broken lines).
The sealing body 5 is formed by injecting, for example, an epoxy resin from a gate 10b which is a resin injection channel provided in a mold.

【0023】多端子化のためのリード3の狭ピッチ化に
よって、例えば、インナーリード3aの幅は100μm
程度、リード3のピッチが170μm程度となってお
り、インナーリード3a間の間隙は70μmと狭く近接
しており、ボンディングワイヤ4も直径27μm程度と
細くなっている。このため、樹脂の流れによってボンデ
ィングワイヤ4が容易に変形して、近接した他のボンデ
ィングワイヤ4と接触して短絡を生じやすくなってい
る。
Due to the narrow pitch of the leads 3 for increasing the number of terminals, for example, the width of the inner leads 3a is 100 μm.
The pitch of the leads 3 is about 170 μm, the gap between the inner leads 3 a is narrow and close to 70 μm, and the diameter of the bonding wire 4 is also small, about 27 μm. For this reason, the bonding wire 4 is easily deformed by the flow of the resin, and is likely to be short-circuited by contact with another adjacent bonding wire 4.

【0024】この樹脂注入の際に、QFPの製造では、
ゲート10bはキャビティ10aのコーナーに設けられ
ており、ゲート10bの設けられたコーナーから樹脂が
キャビティ10a内に拡がっていく。本実施の形態の半
導体装置では、4隅で隣接するインナーリード3a,3
a間の間隙を、他の間隙と均一化してあるため、樹脂の
流れが集中することがなく、ワイヤ流れの発生を防止す
ることができる。特に、ゲート10bの設けられた樹脂
流量の大きなコーナーでのワイヤ流れの発生を防止する
ことができる。
At the time of this resin injection, in the production of QFP,
The gate 10b is provided at the corner of the cavity 10a, and the resin spreads into the cavity 10a from the corner where the gate 10b is provided. In the semiconductor device of the present embodiment, inner leads 3a, 3
Since the gap between a is uniform with the other gaps, the flow of the resin does not concentrate and the generation of the wire flow can be prevented. In particular, it is possible to prevent the wire from flowing at the corner where the resin flow rate is large where the gate 10b is provided.

【0025】これに対して、従来の半導体装置では、4
隅で隣接するインナーリード3a,3a間の間隙が、他
のインナーリード3aとの間隙よりも広くなっていた。
この結果、封止体5を形成する樹脂注入の際に、他の間
隙よりも広い4隅の間隙に樹脂が集中して流れるため、
この部分のボンディングワイヤ4にワイヤ流れが多く発
生していた。ヒートスプレッダ2を設けてタブ吊りリー
ドをなくした半導体装置では、タブ吊りリードをなくす
ことによってコーナー部のインナーリード3aの間隙が
更に拡がるために、より樹脂が集中しやすくなり、ワイ
ヤ流れが発生しやすくなっていた。
On the other hand, in the conventional semiconductor device, 4
The gap between the inner leads 3a adjacent at the corner was wider than the gap between the other inner leads 3a.
As a result, at the time of injecting the resin for forming the sealing body 5, the resin flows intensively in the four corner gaps wider than the other gaps.
A large wire flow occurred in the bonding wire 4 in this portion. In the semiconductor device in which the heat spreader 2 is provided and the tab suspension lead is eliminated, the gap between the inner leads 3a at the corners is further expanded by eliminating the tab suspension lead, so that the resin is more easily concentrated and the wire flow is more likely to occur. Had become.

【0026】樹脂封止後に、リード3を一体化している
タイバー7及びダムバー8を切断して各リード3を電気
的に分離する。この後半導体装置は封止体5が吊りリー
ド6によって支持されフレーム9に複数個が連結されて
一体となって状態で、マーキング或いは検査等の工程が
行なわれ、最後に吊りリード6を封止体5の直近で切断
して、半導体装置を個別に分離し、各半導体装置の封止
体5から延在するアウターリード3bを、例えばガルウ
イング形状に成形して半導体装置が完成する。
After resin sealing, the tie bar 7 and the dam bar 8 that integrate the leads 3 are cut to electrically separate the leads 3. Thereafter, the semiconductor device is subjected to a process such as marking or inspection while the sealing body 5 is supported by the suspension leads 6 and a plurality of frames are connected to and integrally formed with the frame 9. Finally, the suspension leads 6 are sealed. The semiconductor device is cut off immediately near the body 5 to separate the semiconductor devices individually, and the outer leads 3b extending from the sealing body 5 of each semiconductor device are formed into, for example, a gull wing shape to complete the semiconductor device.

【0027】前述した実施の形態では半導体チップ1を
ヒートスプレッダ2に搭載しているが、図5に示すよう
に、半導体チップ1をタブ11に搭載した半導体装置に
ついても、タブ11をリードフレームに支持しているタ
ブ吊りリード6と隣接する接続用のインナーリード3a
との間隙を均一化することによって同様の効果を得るこ
とができる。
In the above-described embodiment, the semiconductor chip 1 is mounted on the heat spreader 2. However, as shown in FIG. 5, the semiconductor device in which the semiconductor chip 1 is mounted on the tab 11 also supports the tab 11 on the lead frame. Inner lead 3a for connection adjacent to tab suspension lead 6
The same effect can be obtained by equalizing the gap between.

【0028】通常、半導体装置の製造では、その初期に
はX線検査等によって全数を検査しているが、プロセス
の習熟等により不良の発生が所定の比率を下回るように
なると、全数検査は行なわず一部をサンプルとした抜取
り検査を行なっている。こうした全数検査は検査に時間
及びコストが必要となる。本発明は、ワイヤ流れによる
不良の発生を低減することができるので、全数検査の早
期廃止に寄与することができる。
Normally, in the manufacture of a semiconductor device, the entire number is inspected by an X-ray inspection or the like in the initial stage. However, when the number of defects becomes lower than a predetermined ratio due to the learning of the process or the like, the entire inspection is performed. We conduct sampling inspections using only a part of the samples. Such 100% inspection requires time and cost for inspection. Since the present invention can reduce the occurrence of defects due to wire flow, it can contribute to early abolition of 100% inspection.

【0029】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
As described above, the invention made by the present inventor is:
Although a specific description has been given based on the above-described embodiment, the present invention is not limited to the above-described embodiment, and it is needless to say that various modifications can be made without departing from the gist of the invention.

【0030】[0030]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 (1)本発明によれば、吊りリードと隣接する接続用リ
ードとの間隙が他のリード間の間隙と均一化されるた
め、樹脂の流れが均一化するという効果がある。 (2)本発明によれば、上記効果(1)により、ワイヤ
流れが生じにくくなるという効果がある。 (3)本発明によれば、上記効果(2)により、短絡等
の不良の発生を防止することが可能となるという効果が
ある。 (4)本発明によれば、上記効果(3)により、全数検
査を早期に廃止することが可能となるという効果があ
る。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows. (1) According to the present invention, since the gap between the suspension lead and the adjacent connection lead is made uniform with the gap between the other leads, there is an effect that the flow of the resin becomes uniform. (2) According to the present invention, the effect (1) has an effect that a wire flow hardly occurs. (3) According to the present invention, the effect (2) has an effect that occurrence of a defect such as a short circuit can be prevented. (4) According to the present invention, the effect (3) has an effect that it is possible to abolish the 100% inspection at an early stage.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態である半導体装置を示す
平面図である。
FIG. 1 is a plan view showing a semiconductor device according to an embodiment of the present invention.

【図2】図1中のa部を拡大して示す部分平面図であ
る。
FIG. 2 is an enlarged partial plan view showing a part a in FIG. 1;

【図3】従来の半導体装置を示す部分平面図である。FIG. 3 is a partial plan view showing a conventional semiconductor device.

【図4】本発明の一実施の形態である半導体装置の製造
工程を示す部分平面図である。
FIG. 4 is a partial plan view showing a manufacturing step of the semiconductor device according to one embodiment of the present invention;

【図5】本発明の一実施の形態である半導体装置の変形
例を示す部分平面図である。
FIG. 5 is a partial plan view showing a modification of the semiconductor device according to one embodiment of the present invention;

【符号の説明】[Explanation of symbols]

1…半導体チップ、1a…パッド電極、2…ヒートスプ
レッダ、3…リード、3a…インナーリード、3b…ア
ウターリード、4…ボンディングワイヤ、5…封止体、
6…吊りリード、7…タイバー、8…ダムバー、9…フ
レーム、10a…キャビティ、10b…ゲート、11…
タブ。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor chip, 1a ... Pad electrode, 2 ... Heat spreader, 3 ... Lead, 3a ... Inner lead, 3b ... Outer lead, 4 ... Bonding wire, 5 ... Sealing body,
6 ... hanging lead, 7 ... tie bar, 8 ... dam bar, 9 ... frame, 10a ... cavity, 10b ... gate, 11 ...
tab.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 亀岡 昭彦 東京都小平市上水本町5丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 伊藤 富士夫 東京都小平市上水本町5丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 鈴木 博通 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 今野 貴史 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 太田 亮一 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 Fターム(参考) 5F067 AA10 AB03 BD05 DE01  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Akihiko Kameoka 5-22-1, Kamizuhoncho, Kodaira-shi, Tokyo Inside Hitachi Super-LSI Systems Co., Ltd. (72) Inventor Fujio Ito Tokyo 5-22-1, Josuihoncho, Kodaira-shi Inside Hitachi Ultra SII Systems Co., Ltd. (72) Inventor Hiromichi Suzuki 5-2-1, Josuihoncho, Kodaira-shi, Tokyo Hitachi, Ltd. Within the Semiconductor Group (72) Inventor Takashi Konno 145 Nakajima, Nanae-cho, Kameda-gun, Hokkaido Inside Hitachi Hokkai Semiconductor Co., Ltd. Reference) 5F067 AA10 AB03 BD05 DE01

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体装置の外部端子となる接続用のリ
ードと半導体チップとを接続し封止体によって封止した
半導体装置の製造方法において、 前記封止体のコーナー部分に位置する吊りリードと、こ
の吊りリードに隣接する接続用リードとの間隙を、接続
用リード間の間隙に均一化したリードフレームを用い、 前記半導体チップとリードのインナーリードとをボンデ
ィングワイヤによって電気的に接続する工程と、 半導体チップ、ボンディングワイヤ、インナーリード、
吊りリードを樹脂封止して封止体を形成する工程とを有
することを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device in which a connection lead serving as an external terminal of a semiconductor device and a semiconductor chip are connected to each other and sealed by a sealing body, wherein a suspension lead positioned at a corner portion of the sealing body is provided. Electrically connecting the semiconductor chip and the inner lead of the lead with a bonding wire by using a lead frame in which the gap between the connection lead adjacent to the suspension lead and the gap between the connection lead are made uniform. , Semiconductor chips, bonding wires, inner leads,
Forming a sealing body by resin-sealing the suspension lead.
JP2000373669A 2000-12-08 2000-12-08 Manufacturing method for semiconductor device Pending JP2002176131A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000373669A JP2002176131A (en) 2000-12-08 2000-12-08 Manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000373669A JP2002176131A (en) 2000-12-08 2000-12-08 Manufacturing method for semiconductor device

Publications (2)

Publication Number Publication Date
JP2002176131A true JP2002176131A (en) 2002-06-21
JP2002176131A5 JP2002176131A5 (en) 2008-01-24

Family

ID=18842996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000373669A Pending JP2002176131A (en) 2000-12-08 2000-12-08 Manufacturing method for semiconductor device

Country Status (1)

Country Link
JP (1) JP2002176131A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140000484A1 (en) * 2012-06-28 2014-01-02 Kronos International, Inc. Composite Pigments Comprising Titanium Dioxide and Carbonate and Method for Producing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529527A (en) * 1991-08-09 1993-02-05 Hitachi Ltd Semiconductor device
JPH09312375A (en) * 1996-03-18 1997-12-02 Hitachi Ltd Lead frame, semiconductor device and manufacture thereof
JP2000003981A (en) * 1998-06-12 2000-01-07 Hitachi Ltd Semiconductor device and its manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529527A (en) * 1991-08-09 1993-02-05 Hitachi Ltd Semiconductor device
JPH09312375A (en) * 1996-03-18 1997-12-02 Hitachi Ltd Lead frame, semiconductor device and manufacture thereof
JP2000003981A (en) * 1998-06-12 2000-01-07 Hitachi Ltd Semiconductor device and its manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140000484A1 (en) * 2012-06-28 2014-01-02 Kronos International, Inc. Composite Pigments Comprising Titanium Dioxide and Carbonate and Method for Producing
US8858701B2 (en) * 2012-06-28 2014-10-14 Kronos International, Inc. Composite pigments comprising titanium dioxide and carbonate and method for producing

Similar Documents

Publication Publication Date Title
JP4246243B2 (en) Semiconductor integrated circuit device
US6841414B1 (en) Saw and etch singulation method for a chip package
US7019388B2 (en) Semiconductor device
JPH0878605A (en) Lead frame and semiconductor integrated circuit device utilizing the same
JP3547704B2 (en) Lead frame and semiconductor device
JP2003243600A (en) Semiconductor device and method of manufacturing the same
JPH09312375A (en) Lead frame, semiconductor device and manufacture thereof
JP3686287B2 (en) Manufacturing method of semiconductor device
JP2000188366A (en) Semiconductor device
JP2000058735A (en) Lead frame, semiconductor device, and manufacture thereof
JP3660854B2 (en) Manufacturing method of semiconductor device
JP2000077596A (en) Lead frame, manufacturing method therefor, and resin sealed semiconductor device and manufacturing method therefor
JP3940298B2 (en) Semiconductor device and method for manufacturing the same
JP2569400B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP2002176131A (en) Manufacturing method for semiconductor device
JP4475785B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2003179193A (en) Lead frame and manufacturing method thereof, resin- sealed semiconductor device and manufacturing and inspection methods thereof
JPH09116045A (en) Resin-sealed semiconductor device of bga type using lead frame and its manufacture
JP4651218B2 (en) Manufacturing method of semiconductor device
JP4570797B2 (en) Manufacturing method of semiconductor device
JP2002164496A (en) Semiconductor device and method for manufacturing the same
JPH10242362A (en) Lead frame, semiconductor device and manufacture of semiconductor device
JP4015118B2 (en) Semiconductor device
JP4446719B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP3242176B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20071130

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071130

A977 Report on retrieval

Effective date: 20091126

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20091201

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20100330

Free format text: JAPANESE INTERMEDIATE CODE: A02