JP2002170884A - 多層配線構造を有する半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 多層配線構造、特にボーダーレス構造の多層
配線構造の半導体装置においても、各配線が所定部に確
実に接続され、他部との短絡事故または耐圧低下を来さ
ず、信頼性の高い半導体装置を歩留り良く得る製造方法
を提供する。 【解決手段】 半導体基板１上の第１の層間絶縁層１１
に、第１の接続孔２１を開口する工程と、この第１の接
続孔２１に第１の導体プラグ３１を形成する工程と、第
１の層間絶縁層１１上に、第１の配線４１を形成する工
程と、この第１の配線４１上を覆って第２の層間絶縁層
１２を形成する工程と、この第２の層間絶縁層１２に、
フォトリソグラフィ技術を用いて第２の接続孔２２を開
口する工程と、フォトリソグラフィのレジストパターニ
ングを、少なくとも第１の接続孔パターンに合わせて行
う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置の製造方法に係わる。

【０００２】

【従来の技術】多層配線構造を有する半導体装置におい
て、高密度、微細化に伴い、例えば配線と配線間の層間
絶縁層に形成した接続孔を通じて多層配線間を相互に接
続するに当たり、その配線と接続孔との位置合わせ裕度
を持たない、いわゆるボーダレス構造が主流になってき
ている。

【０００３】このようなボーダーレス構造においては、
層間絶縁層を挟んで形成される下層配線と上層配線を、
層間絶縁層に形成した接続孔を通じて電気的に接続を行
う部分において、フォトリソグラフィの合わせずれによ
ってこの接続孔が、下層配線からずれ落ち、また、上層
配線が、接続孔を完全に被覆できない形状を許容しなけ
ればならず、半導体装置の歩留り低下や、コンタクト抵
抗が高くなるなどの特性劣化、エレクトロマイグレーシ
ョン、ストレスマイグレーション等による信頼性劣化に
対して十分な注意が必要となっている。

【０００４】また、ボーダーレス構造が導入され始めた
のは、タングステンプラグを用いた接続孔のメタライゼ
ションが一般的となった０．３５μｍルール以降が主流
であるが、その後の半導体装置の微細化、高集積度化を
経て０．１８μｍ世代に至るまで、ボーダーレス構造を
前提としたメタライゼーションの基本的プロセスインテ
グレーションは延命化されている傾向にあり、０．１３
μｍ世代への流用も期待されている。しかし、半導体装
置の微細化、高集積度化に伴って、リソグラフィー工程
におけるミスアライメント量の配線ピッチに対する割合
が増加してきており、異電位回路間の接続孔に形成した
導体プラグを介したショートマージンは、確実に減少し
ている。

【０００５】それぞれ各工程の要部の概略断面図を示す
図６Ａ〜Ｄおよび図７Ａ〜Ｃを参照して、目的とするボ
ーダレス多層配線構造を有する半導体装置の本来の構造
とその製造方法について説明する。図６Ａに示すよう
に、半導体基板１上に、例えば表面絶縁層等による第１
の層間絶縁層１１が形成される。この層間絶縁層１１に
は、第１の接続孔２１が、例えば半導体基板１に形成さ
れた半導体領域２上に、フォトリソグラフィによるパタ
ーニングによって開口される。

【０００６】図６Ｂに示すように、半導体領域２にオー
ミックコンタクトするように、第１の接続孔２１に第１
の導体プラグ３１が形成される。そして、図６Ｃに示す
ように、第１の層間絶縁層１１上に第１の配線４１が第
１の接続孔２１に対して位置合わせして形成される。次
に、図６Ｄに示すように、第１の配線４１を覆って第２
の層間絶縁層１２を形成する。

【０００７】この第２の層間絶縁層１２に、図７Ｂに示
す第２の接続孔２２を、フォトリソグラフィを用いたパ
ターニングによって形成する。すなわち、まず、図７Ａ
に示すように、第２の層間絶縁層１２上に、フォトレジ
スト３の塗布、パターン露光、現像処理を行って開口３
Ｗを開口し、図７Ｂに示すように、この開口３Ｗを通じ
て第２の層間絶縁層１２をドライエッチングして、第２
の接続孔２２を開口する。上述した開口３Ｗの開口にお
けるフォトレジスト３に対するパターン露光の露光マス
ク合わせは、第１の配線４１に対する位置合わせをもっ
てなされる。

【０００８】図７Ｃに示すように、フォトレジスト３を
除去し、第２の接続孔２２内に第２の導体プラグ３２を
形成する。第２の層間絶縁層１２上に、第２の導体プラ
グ３２上に跨がって第２の配線４２を形成する。

【０００９】このようにして、本来は、例えば第１の配
線４１の所定配線が、第１の導体プラグ３１に電気的に
接続されて、例えば半導体領域２にオーミックコンタク
トされ、第２の配線４２の所定配線が、第２の導体プラ
グ３２を介して、第１の配線４１の所定部に接続された
構成が得られる。

【００１０】ところが、実際には、図１Ａ〜Ｄに、図６
Ａ〜Ｄに示した各工程に対応するの概略断面図を示すよ
うに、また図８Ａ〜Ｃに、図７Ａ〜Ｃに示した各工程に
対応する概略断面図を示すように、第１の配線４１の形
成における、特に、図６Ｃの工程の第１の配線４１の形
成においては、前述したように、先に形成した第１の接
続孔２１に対して位置合わせがなされる。すなわち、第
１の配線４１の形成は、第１の層間絶縁層１１上に、第
１の配線４１を構成する導電層を全面的に形成し、フォ
トレジストの塗布、パターン露光、現像してフォトレジ
ストを、目的とする第１の配線４１のパターンに応じた
パターンとし、このフォトレジストをエッチングマスク
として、第１の配線４１を構成する導電層に対するエッ
チング、例えばドライエッチングを行って形成するが、
このパターン露光における露光マスクの位置合わせ精度
等から、ずれが生じると、ボーダーレス構造であるがた
めに、半導体領域２に接続されるべき、所定の第１の配
線４１が図１Ｃに示すように第１の導体プラグ３１上か
らのずれが発生する場合がある。

【００１１】そして、このようなずれが生じると、図７
Ａおよび図７Ｂで説明したように、フォトレジスト３の
開口３Ｗの形成において、第１の配線４１に対するマス
ク合わせがなされることから、このマスク合わせにおけ
るずれと、第１の配線４１の形成において生じたずれと
が相乗的に加わることになる。したがって、この開口３
Ｗを通じて形成した図８Ｂに示す第２の接続孔２２は、
第１の導体プラグ３１に対して大きくずれ、第１の接続
孔２１上に重なる位置、あるいは近接する位置となる状
態が生じ易い。

【００１２】そして、通常、層間絶縁層の厚さは、その
ばらつきが大きく、例えば第２の層間絶縁層１２の第１
の配線４１の上面までの厚さにおいて、例えば７５０ｎ
ｍの厚さを目標として成膜したときに、５５０ｎｍ〜９
５０ｎｍの範囲のばらつきが生じることから、第２の接
続孔２２の開口に当たっては、この第２の層間絶縁層１
２の厚さのばらつきを考慮してオーバエッチングがなさ
れ、このため、図８Ｂに示すように第２の接続孔２２
が、第１の層間絶縁層１１に入り込む深さに形成される
場合がある。このため、図８Ｃに示すように、第２の接
続孔２２に形成した第２の導体プラグ３２が、第１の導
体プラグ３１と接触ないしは極く接近するという状態が
生じる。

【００１３】そして、このように、第２の導体プラグ３
２と第１の導体プラグ３１の接触によるショートはもと
より、両者が近接した場合においても、例えば５０ｎｍ
程度以下で接近するときは、その後の使用環境によって
は、耐圧の低下、ショートの発生、したがって、信頼性
の低下をきたすという問題がある。

【００１４】また、このような不都合を回避する方法と
して、第２の接続孔２２が、第１の層間絶縁層１１に至
ることがないように、Ｓｉ₃ Ｎ₄ によるストッパ層を設
けることの提案もなされているが、この場合は、このス
トッパ層の誘電率が高いことから、層間絶縁層における
寄生容量が大きくなって、高周波特性が劣化するなどの
不都合が生じる。

【００１５】

【発明が解決しようとする課題】本発明は、多層配線構
造、特にボーダーレス構造の多層配線構造の半導体装置
においても、各配線が所定部に確実に接続され、他部と
の短絡事故、あるいは耐圧低下を来すことがなく信頼性
の高い、この種の半導体装置を得ることができる多層配
線構造を有する半導体装置の製造方法を提供するもので
ある。

【００１６】

【課題を解決するための手段】本発明は多層配線構造を
有する半導体装置の製造方法であって、半導体基板上の
第１の層間絶縁層に、第１の接続孔を開口する工程と、
この第１の接続孔に第１の導体プラグを形成する工程
と、第１の層間絶縁層上に、第１の配線を形成する工程
と、この第１の配線上を覆って第２の層間絶縁層を形成
する工程と、この第２の層間絶縁層に、フォトリソグラ
フィ技術を用いて第２の接続孔を開口する工程と、フォ
トリソグラフィのレジストパターニングを、少なくとも
第１の接続孔パターンに合わせて行うことによって目的
とする多層配線構造を有する半導体装置を得る。

【００１７】また、本発明においては、上述した本発明
製造方法において、半導体基板上に、第１の接続孔の開
口工程で同時に第１のマークの少なくとも一部を形成
し、第２の接続孔を形成するフォトリソグラフィのレジ
ストパターンの形成工程で同時に第２のマークの少なく
とも一部を形成するものであり、これら第１および第２
のマーク相互の位置関係の計測によって第２の接続孔を
形成するフォトリソグラフィのレジストパターンと第１
の接続孔の位置合わせ状態の検出を行う。

【００１８】上述したように本発明方法においては、第
２の接続孔の形成におけるマスク合わせを、第１の接続
孔すなわち第１の導体プラグとの位置合わせで行うの
で、第１の配線との位置合わせを行う場合の、この第１
の配線の形成において生じる位置ずれによる影響を回避
することができる。したがって、第２の接続孔内に形成
される第２の導体プラグが、第１の接続孔内の第１の導
体プラグに接触する短絡、ないしは近接することによる
例えばエレクトンマイグレーションや、ストレスマイグ
レーションによる短絡もしくは耐圧低下を効果的に回避
できるものである。

【００１９】また、本発明方法においては、第１および
第２のマーク相互の位置関係の計測によって第２の接続
孔を形成するフォトリソグラフィのレジストパターンの
位置と第１の接続孔の位置関係を検出することから、こ
の時点で、これら相互の位置が許容範囲を越えた場合
は、フォトレジストを排除し、フォトリソグラフィ工程
のやり直しを行うことができる。

【００２０】

【発明の実施の形態】本発明による多層配線構造を有す
る半導体装置の製造方法の一実施形態の一例を各工程の
概略断面図を示す図１および図２参照して説明する。こ
の実施形態においては、図２Ｃに示すように、例えばシ
リコン半導体より成る半導体基板１に、これに形成する
半導体素子間を電気的に分離する例えば LOCOS（Local
Oxidation of Silicon）あるいはＳＴＩ（Shallow Tren
ch Isolation) による分離絶縁層が形成され、この分離
領域に半導体素子が形成される（いずれも図示せず）。

【００２１】そして、この例では、この半導体素子を構
成する例えば絶縁ゲート型電界効果トランジスタにおけ
るソースないしはドレイン領域を構成する半導体領域２
に対して、半導体基板１上の第１の層間絶縁層１１上の
第１の配線４１の接続がなされ、この第１の配線４１上
に第２の層間絶縁層１２を介して形成された第２の配線
４２が、第２の層間絶縁層１２に形成された第２の接続
孔２２を通じて第１の配線４１の、上述した半導体領域
２と接続される配線部とは、異なる配線部に接続される
構成とした多層配線構造を有する半導体装置を得る場合
であり、またその製造過程において、図３に示すよう
に、アライメントのマークＭの形成がなされる。このマ
ークＭは、半導体基板１の無効部分、すなわち、通常、
この半導体基板１には、多数の半導体装置が同時に形成
され、これら半導体装置が基板１から分断されるもので
あるが、その分断がなされるいわゆるスクライブライン
４上に形成される。本発明は、いうまでもなく、この形
態およびこの例に限定されるものではない。

【００２２】この例においては、図１Ａに示すように、
半導体基板１上に、第１の層間絶縁層１１を形成する。
この層間絶縁層１１の形成は、例えばボロン（Ｂ）を２
重量％、Ｐ（りん）を５重量％含有するボロンりんシリ
ケートガラスを常圧ＣＶＤ(Chemical Vapor Depositio
n) 法によって形成し、リフロー処理によって平坦化す
ることによって形成することができる。

【００２３】この常圧ＣＶＤは、ＴＥＯＳ（テトラ・エ
チル・オルソ・シリケート）と、ＴＭＰＯ（トリ・メチ
ル・フォスフェート）と、ＴＥＢ（トリ・エチル・ボレ
ート）とを、それぞれ６０ｓｃｃｍ、１５ｓｃｃｍ、１
５ｓｃｃｍ供給し、膜厚１０００ｎｍに形成する。その
後、例えば縦型拡散炉によって、窒素Ｎ₂ １００％雰囲
気中で、７５０℃、１０分間の加熱によるリフロー処理
を行って平坦化する。

【００２４】この層間絶縁層１１に、第１の接続孔２１
を穿設する。この第１の接続孔２１の形成は、フォトレ
ジスト（図示せず）を全面的に塗布し、パターン露光お
よび現像処理を行って目的とする第１の接続孔２１の形
成部に開口を形成し、このフォトレジストをエッチング
マスクとして、例えばＲＩＥ（反応性イオンエッチン
グ）を行うことによって形成する。

【００２５】このＲＩＥは、 基板温度：−３０℃ 圧力 ：５．３Ｐａ パワー ：１２００Ｗ 供給ガスと供給流量：ＣＯを１００ｓｃｃｍ、Ｃ₄ Ｆ₈
を７ｓｃｃｍ、Ａｒを２００ｓｃｃｍ とし、ジャストエッチングに加えて３０％のオーバエッ
チングとした。

【００２６】次に、図１Ｂに示すように、半導体領域２
にオーミックコンタクトするように、第１の接続孔２１
内に第１の導体プラグ３１を形成する。この第１の導体
プラグ３１の形成は、まず下地層（密着層）として厚さ
３０ｎｍのＴｉ層と厚さ５０ｎｍのＴｉＮ層とを順次指
向性スパッタ法によって全面的に形成し、その後、Ｎ₂
の１００％雰囲気中で、ランプアニールによって６５０
℃、３０秒のアニールする。その後、いわゆるブランケ
ットタングステン（Ｗ）膜を厚さ３００ｎｍにＣＶＤ法
によって形成する。このＣＶＤ法は、 基板温度：４００℃ 圧力 ：１０．７ｋＰａ 供給ガスと供給流量：ＷＦ₆ を４０ｓｃｃｍ、Ｈ₂ を４
００ｓｃｃｍ、Ａｒを２２５０ｓｃｃｍ とした。

【００２７】このようにして形成した金属膜層を、その
表面からＣＭＰ（化学的機械的研磨）によって研磨して
第１の層間絶縁層１１の第１の接続孔２１内の導電層を
残してこれによって第１の導体プラグ３１を形成する。

【００２８】図１Ｃに示すように、第１の層間絶縁層１
１上に第１の配線４１を、金属層の全面スパッタリン
グ、およびフォトリソグラフィによるパターンエッチン
グによって形成する。この金属層は、例えば厚さ１０ｎ
ｍのＴｉ層、厚さ４００ｎｍの０．５％Ｃｕ含有のＡｌ
層、厚さ５ｎｍのＴｉ層、厚さ７０ｎｍのＴｉＮ層が順
次スパッタリングによって積層された構成とすることが
できる。この積層金属層を、フォトリソグラフィによる
パターンエッチングする。このエッチングは、ＲＩＥに
よって行うことができる。このＲＩＥは、 圧力 ：１．５６Ｐａ パワー ：１２００Ｗ 供給ガスと供給流量：Ｃｌ₂ と、ＢＣｌ₃ と、ＣＨＦ₃
を、それぞれ７０ｓｃｃｍ、６０ｓｃｃｍ、３ｓｃｃｍ とし、ジャストエッチングに加えて２０％のオーバエッ
チングとした。

【００２９】図１Ｃは、この第１の配線４１の第１の接
続孔２１に対する合わせずれによって、ボーダーレス構
造で、第１のプラグ導体３１に、露呈部５が生じた状態
を示している。

【００３０】次に、図１Ｄに示すように、第１の配線４
１を覆って第２の層間絶縁層１２を形成する。この層間
絶縁層１２の形成は、例えば高密度プラズマＣＶＤ法
（以下ＨＤＰＣＶＤという）によりＳｉＯ₂ を厚さ１４
００ｎｍに堆積し、これをＣＭＰ法によって５００ｎｍ
の研磨を行って表面平坦化した。この層間絶縁層１２の
ＨＤＰは、 基板温度：３８０℃ 圧力 ：０．３９Ｐａ パワー ：３２５０Ｗ 供給ガスと供給流量：ＳｉＨ₄ と、Ｏ₂ と、Ａｒとを、
６０ｓｃｃｍ、１１０ｓｃｃｍ、２００ｓｃｃｍ とした。

【００３１】このようにすると、第２の層間絶縁層１２
は、第１の配線４１上において、５５０ｎｍ〜９５０ｎ
ｍの厚さ範囲で表面平坦に形成される。このように厚さ
が５５０ｎｍ〜９５０ｎｍの範囲にばらつく原因は、こ
の第２の層間絶縁層１２の形成のＣＶＤに際しての目標
値からのばらつき、ＣＭＰに際してのばらつき、更にパ
ターン形状に依存するいわゆるグローバル段差に起因す
る。

【００３２】一方、上述した、図１Ａ〜図１Ｄの工程に
おいて同時に図３のマークＭを構成する図４で示す第１
のマークＭ１をスクライブライン４上に形成する。この
第１のマークＭ１は、例えば水平方向に相対向する２辺
と、垂直方向に相対向する２辺によって構成することが
でき、図５にこのマークＭ１の各辺の断面図を示すよう
に、第１の接続孔２１の形成と同時に、例えば上述した
スクライブライン４において、第１の層間絶縁層１１
に、例えば幅１μｍの、図５において紙面と直交する方
向に延長するスリット状のマーク用透孔６を形成し、第
１のプラグ導体３１の形成と同時に、マーク用導体７を
形成してマークＭ１とする。この導体７は、透孔６が幅
広であることから図示の例では断面コ字状をなしてい
る。

【００３３】そして、第２の層間絶縁層１２に、図２Ｂ
に示す第２の接続孔２２を、フォトリソグラフィを用い
たパターニングによって形成する。このために、まず、
図２Ａに示すように、第２の層間絶縁層１２上に、フォ
トレジスト３の塗布、パターン露光、現像処理を行って
開口３Ｗを開口し、この開口３Ｗを通じて図２Ｂに示す
ように、第２の層間絶縁層１２をドライエッチングし
て、第２の接続孔２２を開口する。

【００３４】この場合、フォトレジスト３に対するパタ
ーン露光のマスク合わせは、特に第１の接続孔２１のパ
ターンに対して位置合わせすなわちアライメントさせ
る。この場合のアライメントは、第１の配線４１の形成
時に、第１の接続孔２１に対して用いたアライメントマ
ークを用いることができる。すなわち、この場合のフォ
トレジスト３の開口３Ｗの形成の位置合わせは、第１の
接続孔２１に対してなされたと同等となる。

【００３５】このようにして、開口３Ｗの開口作業にお
けるフォトレジスト３に対するパターン露光の露光マス
ク合わせは、第１の配線４１に対する位置合わせをもっ
てなされるものではなく、第１の接続孔２１に対して位
置合わせされる。

【００３６】一方、図２Ａにおける開口３Ｗの形成と同
時に、マークＭを構成する第２のマークＭ２を、例えば
第１のマークＭ１の内側に、同様に例えば水平方向に相
対向する２辺と、垂直方向に相対向する２辺によって構
成することができ、図５ＢにこのマークＭ１の各辺の断
面図を示すように、同様に例えば幅１μｍのマーク用開
口３Ｗ_M を形成する。このようにすれば、第１および第
２のマークＭ１およびＭ２の間隔が、第１の接続孔２１
すなわち第１の導体プラグ３１と、フォトレジスト３の
開口３Ｗとの位置ずれに対応することになる。したがっ
て、この第１および第２のマークＭ１およびＭ２の間隔
を計測することによって、第１の接続孔２１すなわち第
１の導体プラグ３１と、フォトレジスト３の開口３Ｗと
の位置ずれが許容範囲にあるか、ないかを判知すること
ができる。

【００３７】そして、今仮に、この位置ずれが許容範囲
を越えている場合は、フォトレジスト３を排除し、図２
Ａで説明したフォトレジスト３の形成、開口３Ｗの形成
をやり直す。すなわち、この工程で、冒頭で述べたよう
な、後述する第２の導体プラプラグ３２の、目的とする
第１の配線４１への接続以外の、接続が回避されるべき
第１の導体プラグ３１への接触もしくは近接を、この工
程で排除することができる。

【００３８】その後、図２Ｂに示すように、フォトレジ
スト３の開口３Ｗを通じて、第２の層間絶縁層１２への
エッチングを行い、第２の接続孔２２を穿設する。その
後、フォトレジスト３の除去し、図２Ｃに示すように、
この第２の接続孔２２内に第２の導体プラグ３２を充填
する。その後、第２の層間絶縁層１２上に第２の配線４
２を形成し、この第２の配線４２が第２の導体プラグ３
２を介して所定の第１の配線４１に接続されるようにな
される。

【００３９】上述した第２の層間絶縁層１２に対する第
２の接続孔２２の形成は、ＲＩＥによって形成すること
ができる。このＲＩＥは、 基板温度：−３０℃ 圧力 ：５．３Ｐａ パワー ：１２００Ｗ 供給ガスと供給流量：ＣＯを１００ｓｃｃｍ、Ｃ₄ Ｆ₈
を７ｓｃｃｍ、Ａｒを２００ｓｃｃｍ とし、ジャストエッチングに加えて３０％のオーバエッ
チングとした。

【００４０】また、第２の導体プラグ３２の形成は、ま
ず下地層として逆スパッタエッチングによるＳｉＯ₂ エ
ッチング量に換算すると２０ｎｍ相当のエッチングと、
指向性スパッタ法によって厚さ３０ｎｍのＴｉＮ層とを
全面的に形成し、その後、ブランケットタングステン
（Ｗ）膜を厚さ３００ｎｍにＣＶＤ法によって形成す
る。このＣＶＤ法は、 基板温度：４００℃ 圧力 ：１０．７ｋＰａ 供給ガスと供給流量：ＷＦ₆ を４０ｓｃｃｍ、Ｈ₂ を４
００ｓｃｃｍ、Ａｒを２２５０ｓｃｃｍ とした。このようにして形成した金属膜層を、その表面
からＣＭＰによって研磨して第１の層間絶縁層１１の第
１の接続孔２１内の導電層を残してこれによって第１の
導体プラグ３１を形成する。

【００４１】第２の配線４２の形成は、第２の層間絶縁
層１２上に金属層の全面スパッタリング、およびフォト
リソグラフィによるパターンエッチングによって形成す
る。この金属層は、例えば厚さ１０ｎｍのＴｉ層、厚さ
４００ｎｍの０．５％Ｃｕ含有のＡｌ層、厚さ５ｎｍの
Ｔｉ層、厚さ７０ｎｍのＴｉＮ層が順次スパッタリング
によって積層された構成とすることができる。この積層
金属層を、フォトリソグラフィによるパターンエッチン
グを行う。このエッチングは、ＲＩＥによって行うこと
ができる。このＲＩＥは、 圧力 ：１．５６Ｐａ パワー ：１２００Ｗ 供給ガスと供給流量：Ｃｌ₂ と、ＢＣｌ₃ と、ＣＨＦ₃
を、それぞれ７０ｓｃｃｍ、６０ｓｃｃｍ、３ｓｃｃｍ とし、ジャストエッチングに加えて２０％のオーバエッ
チングとした。

【００４２】このようにして、ボーダーレス構造の多層
配線構造を有する半導体装置を構成することができる。
この半導体装置は、前述したように、半導体基板１に多
数同時に形成することができるものであり、これら半導
体装置に関して、上述したスクライブライン４に沿って
半導体基板１を分断、いわゆるサイジングして多数の独
立した半導体装置、例えば半導体集積回路装置を得るこ
とができる。

【００４３】上述したように、本発明においては、第２
の接続孔２２の形成のための図２Ａにおけるフォトレジ
スト３に対する開口３Ｗの形成において、第１の接続孔
２１に対して位置合わせする方法を採ったことによっ
て、第２の接続孔２２と第１の配線４１との位置合わせ
ずれは増加することになる。この場合、その結果として
第２の接続孔２２に関する抵抗のばらつきが生じること
になるが、これは、実際には半導体装置の動作上に大き
な影響を及ぼすことがない。

【００４４】また、第２の接続孔２２を形成するための
フォトレジスト３のパターニングは、上述した第１の接
続孔２１に対する位置合わせのみならず、この第１の配
線４１の双方についてサーチして行うことも可能であ
る。この場合は、上述した実施例に比し、第１の接続孔
２１への位置合せのずれは幾分増加するが、第１の配線
４１に対する位置合わせずれの減少が図られる。したが
って、少なくとも、第１の接続孔２１の位置合わせが高
精度になされていれば、図２Ｃに示すように、第２の接
続孔２２すなわち第２の導体プラグ３２が第１の接続孔
２１の第１の導体３１プラグと接触したり、これと近接
して耐圧低下を来すことが回避される。

【００４５】また、上述した例では、第１および第２の
導体プラグ３１および３２が、指向性スパッタ成膜によ
る、チタン、チタンナイトライド系密着層と、ブランケ
ットダングステンＣＶＤ法や、タングステンエッチバッ
クによるプラグ形成方法を適用することもできる。ま
た、プラグ材料も、タングステン、タングステン系密着
層と、銅、銅系合金との組み合わせ、アルミニウム、ア
ルミニウム系合金によって構成することもでる。同様
に、他の構成についても種々の材料選定、構造等を採る
ことができる。例えば第１の配線４１は、チタン、チタ
ンナイトライド系上下バリアメタルと、Ａｌと０．５％
Ｃｕ合金の組み合わせに限られるものではなく、導体プ
ラグと異なる材料のタングステン、タングステン系合
金、タンタルや、タンタルナイトライド系密着層と、
銅、銅系合金との組合せによることもでき、ダマシン法
で形成した溝配線においても適用可能である。

【００４６】また、上述した実施の形態では、半導体領
域２に対する配線導出構成とした場合であるが、半導体
領域２上に形成した電極からの配線導出構成、あるいは
他の配線、もしくは電極例えばゲート電極に対する配線
導出構成等を行う形態、更に３層以上の多層配線構造に
適用することもできるなど、使用態様に応じて種々の構
成を採ることができる。

【００４７】

【発明の効果】上述したように本発明方法においては、
第２の接続孔の形成におけるマスク合わせを、少なくと
も、第１の接続孔すなわち第１の導体プラグとの位置合
わせで行うので、第１の配線との位置合わせを行う場合
の、この第１の配線の形成において生じる位置ずれによ
る影響を回避もしくは低減化することができる。したが
って、第２の接続孔内に形成される第２の導体プラグ
が、第１の接続孔内の第１の導体プラグに接触する短
絡、ないしは近接することによる耐圧低下を効果的に回
避でき、多層配線構造を有する半導体装置を、高い信頼
性と、歩留りの向上を図って製造することができる。

【００４８】また、本発明方法においては、多層配線構
造の製造工程中で、第１および第２のマークＭ１および
Ｍ２を形成し、この製造工程中で、これらの間隔を測定
することにより、第１の接続孔と、第２の接続孔を形成
するフォトレジストの開口との位置関係が許容範囲にあ
るかを計測することから、この時点で、これら相互の位
置が許容範囲を越えた場合は、フォトレジストを排除
し、フォトリソグラフィ工程のやり直しを行うことがで
きる。したがって、その後の不良品について無駄な作業
を続けることがなく、信頼性の高い良品を歩留り良く、
したがって、低コストをもって製造することができる。

【図面の簡単な説明】

【図１】Ａ〜Ｄは、本発明製造方法の一例の前半の各工
程の概略断面図である。

【図２】Ａ〜Ｃは、本発明製造方法の一例の後半の各工
程の概略断面図である。

【図３】本発明製造方法の一例で用いるマークの配置位
置の説明図である。

【図４】本発明製造方法の一例で用いるマークの一例の
平面図である。

【図５】本発明製造方法の一例で用いるマークの一例の
概略断面図である。

【図６】Ａ〜Ｄは、本発明の説明に供する多層配線構造
を有する半導体装置の製造方法の前半の各工程の概略断
面図である。

【図７】Ａ〜Ｃは、本発明の説明に供する多層配線構造
を有する半導体装置の製造方法の後半の各工程の概略工
程図である。

【図８】Ａ〜Ｃは、従来の製造方法の後半の製造工程図
である。

【符号の説明】

１・・・半導体基板、２・・・半導体領域、３・・・フ
ォトレジスト、３Ｗ・・・開口、３Ｗ_M ・・・マーク用
開口、４・・・スクライブライン、５・・・露呈部、６
・・・マーク用透孔、７・・・マーク用導体、１１・・
・第１の層間絶縁層、１２・・・第２の層間絶縁層、２
１・・・第１の接続孔、２２・・・第２の接続孔、３１
・・・第１の導体プラグ、３２・・・第２の導体プラ
グ、４１・・・第１の配線、４２・・・第２の配線、Ｍ
・・・マーク、Ｍ１・・・第１のマーク、Ｍ２・・・第
２のマーク

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H097 KA01 KA12 KA13 KA18 LA09 5F033 HH09 HH18 HH21 HH32 HH33 JJ01 JJ08 JJ09 JJ11 JJ12 JJ18 JJ19 JJ33 KK01 KK08 KK09 KK18 KK21 KK32 KK33 MM08 MM13 NN06 NN07 PP09 PP15 PP21 QQ01 QQ08 QQ09 QQ10 QQ13 QQ37 QQ48 QQ74 QQ75 RR04 RR15 SS01 SS04 SS12 XX15 5F046 EA03 EA09 EB07

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板上の第１の層間絶縁層に、第
   １の接続孔を開口する工程と、 該第１の接続孔に第１の導体プラグを形成する工程と、 上記第１の層間絶縁層上に、第１の配線を形成する工程
   と、 該第１の配線上を覆って第２の層間絶縁層を形成する工
   程と、 該第２の層間絶縁層に、フォトリソグラフィ技術を用い
   て第２の接続孔を開口する工程と、上記フォトリソグラ
   フィのレジストパターニングを、少なくとも上記第１の
   接続孔パターンに合わせて行うことを特徴とする多層配
   線構造を有する半導体装置の製造方法。
2. 【請求項２】 上記第１の接続孔に形成する導体プラグ
   材料が、タングステンあるいはタングステン系合金を含
   有することを特徴とする請求項１に記載の多層配線構造
   を有する半導体装置の製造方法。
3. 【請求項３】 上記第１の配線を形成する導体材料が、
   アルミニウムあるいはアルミニウム系合金を含有するこ
   とを特徴とする請求項１に記載の多層配線構造を有する
   半導体装置の製造方法。
4. 【請求項４】 上記請求項１に記載の多層配線構造を有
   する半導体装置の製造方法において、上記半導体基板上
   に、上記第１の接続孔の開口工程で同時に第１のマーク
   の少なくとも一部を形成し、 上記第２の接続孔を形成するフォトリソグラフィのレジ
   ストパターンの形成工程で同時に第２のマークの少なく
   とも一部を形成し、 上記第１および第２のマーク相互の位置関係の計測によ
   って上記第２の接続孔を形成するフォトリソグラフィの
   レジストパターンと上記第１の接続孔の位置あわせ状態
   の検出を行うようにしたことを特徴とする多層配線構造
   を有する半導体装置の製造方法。