JP2002169502A

JP2002169502A - 薄型ディスプレイの画素制御方法と薄型ディスプレイの画素制御装置

Info

Publication number: JP2002169502A
Application number: JP2000403740A
Authority: JP
Inventors: Yasumasa Sakamoto; 康正坂本
Original assignee: Kanazawa Institute of Technology (KIT)
Current assignee: Kanazawa Institute of Technology (KIT)
Priority date: 2000-11-29
Filing date: 2000-11-29
Publication date: 2002-06-14

Abstract

(57)【要約】【課題】バックライトを備えたディスプレイの画素輝
度を制御するために要するスイッチング能動素子ならび
に画像信号メモリ素子の数を大幅に削減する。【解決手段】各画素に対向してその輝度を制御する多
数の画素輝度制御素子（フォトカソードや液晶セルな
ど）を、同一のゲート線からのゲート信号と同一の画像
信号線からの画像信号によって制御される画素輝度制御
素子ごとの画素輝度制御素子ブロックに分け、各画素輝
度制御素子ブロックに属する画素輝度制御素子を、各ブ
ロックごとに個別のスイッチング能動素子ならびに画像
信号メモリ素子を介して、上記同一の画像信号とゲート
信号で制御し、各画素輝度制御素子ブロックの中のそれ
ぞれ一つの画素輝度制御素子の動作タイミングおよび作
動期間を、ゲート信号に関係付けた個別のアドレス信号
で共通に選択制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、アクティブマト
リクス方式の液晶ディスプレイ（ＬｉｑｕｉｄＣｒｙｓ
ｔａｌＤｉｓｐｌａｙ：ＬＣＤ）や、電界制御型フォ
トカソードを用いたＣＲＴディスプレイ（Ｃａｔｈｏｄ
ｅＲａｙＴｕｂｅＤｉｓｐｌａｙ）で構成される
大画面薄型フラットディスプレイにおいて、薄膜トラン
ジスタ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ：
ＴＦＴ）や金属酸化膜半導体電界効果トランジスタ（Ｍ
ｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ−
ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：Ｍ
ＯＳ−ＦＥＴ）などのスイッチング能動素子ならびにメ
モリ素子（コンデンサ）を用いて各画素の輝度を制御す
るための画素制御方法とその画素制御回路に関するもの
である。

【０００２】

【従来の技術】大画面薄型フラットディスプレイの需要
が高まる中でアクティブマトリックス方式の液晶ディス
プレイが多用されているが、近年本願発明者等によっ
て、大画面薄型フラットディスプレイに適合する電界制
御型フォトカソードディスプレイが提案されている。

【０００３】この電界制御型フォトカソードディスプレ
イの基本的な構造については既に特開平１１−３３９６
９７公開特許公報で明らかである。すなわち電界制御型
フォトカソードディスプレイは、バックライトからの光
照射を受けて光電子を放出するフォトカソードを電子源
とし、そのフォトカソードからの放出電子ビーム量を、
バックライトの発光量制御によるのではなく、フォトカ
ソードに接続したＸ変調電極（画像信号電極）とフォト
カソードの近傍に配設したＹアドレス電極（アドレス信
号電極）の間の電位差による電界で制御するもので、本
来ＣＲＴが備える高解像度、高輝度、高発光効率などの
優れた特性に加え、バックライトを含めてもディスプレ
イの厚みを２０ｍｍ程度の薄型にすることが容易で、デ
ィスプレイのアノード電圧は従来のブラウン管に比べて
１／４程度となり、消費電力が小さくドライブ電圧も低
くできるなどの特長を有する。

【０００４】しかし周知のように、従来のアクティブマ
トリクス方式の液晶ディスプレイの画素制御回路は、図
７に示すように、各画素（カラーディスプレイでは１画
素を構成するＲＧＢサブ画素）（本願ではサブ画素を含
めて画素という）にそれぞれ対応する画素輝度制御素子
となる多数の液晶セルＬ_７の全てに対し、各液晶セルＬ
_７を通過する光量をそれぞれ個別に制御するＴＦＴ（Ｔ
_７）を設け、それらのＴＦＴ（Ｔ_７）を、互いに絶縁さ
れてマトリクス状に配設された画像信号線（Ｘ電極）Ｘ
_７１，Ｘ_７２，Ｘ_７３，・・・・とゲート線（アドレス
線）（Ｙ電極）ＧＹ_７１，ＧＹ_７２，ＧＹ_７３，・・・
・の各交点の近傍に配設し、各ＴＦＴ（Ｔ_７）のゲート
Ｂ_７にそれぞれ所定のゲート線ＧＹ_７１，ＧＹ_７２，Ｇ
Ｙ_７３，・・・が接続され、ドレインＤ_７にそれぞれ所
定の画像信号線Ｘ_７１，Ｘ_７２，Ｘ_７３，・・・が接続
され、各ＴＦＴ（Ｔ_７）のソースＳ_７と共通電極Ｐ_７の
間に各液晶セルＬ_７が配設され、各液晶セルＬ_７と並列
にメモリ素子となるコンデンサ（図示省略）が形成され
る。

【０００５】また上記電界制御型のフォトカソードカラ
ーディスプレイにおいても、各画素の輝度を制御するた
めの従来の画素制御回路は、図８に示すように、各ＲＧ
Ｂサブ画素（以下、画素という）に対する画素輝度制御
素子となる多数のフォトカソードの全てに対し、各フォ
トカソードから放出される電子ビームをそれぞれ個別に
制御するためのＭＯＳ−ＦＥＴ（スイッチング能動素
子）Ｔ_８とコンデンサ（メモリ素子）Ｃ_８を設け、これ
らのＭＯＳ−ＦＥＴ（Ｔ_８）とコンデンサＣ_８を、互い
に絶縁されてマトリクス状に配設された画像信号線（Ｘ
電極）Ｘ_８１，Ｘ_８２，Ｘ_８３，・・・・・とゲート線
（Ｙ電極）ＧＹ_８１，ＧＹ_８２，ＧＹ_８３，・・・・・
の各交点の近傍に配設し、各ＭＯＳ−ＦＥＴ（Ｔ_８）の
ゲートＢ_８にそれぞれ所定のゲート線ＧＹ_８１，ＧＹ
_８２，ＧＹ_８３，・・・が接続され、ドレインＤ_８にそ
れぞれ所定の画像信号線Ｘ_８１，Ｘ_８２，Ｘ_８３，・・
・が接続され、ソースＳ_８には、フォトカソードに電気
的に接続されるＸ変調電極Ｆ_８とコンデンサＣ_８が接続
されている。

【０００６】したがって従来のアクティブマトリクス方
式の液晶ディスプレイあるいは電界制御型フォトカソー
ドカラーディスプレイのいずれにおいても、各画素にそ
れぞれ個別に対応させてスイッチング能動素子ならびに
メモリ素子を設けるため、画素制御回路の構成に要する
スイッチング能動素子とメモリ素子数は極めて多くな
る。ちなみに例えば３０万画素のカラーディスプレイの
場合には９０万個のスイッチング能動素子とメモリ素子
が必要である。しかしこれら多数の素子を全て完全に製
造することは極めて困難で、ディスプレイの完成歩留が
低くなることから、その歩留を改善するために更に２〜
３倍の能動素子が必要となり、その結果として薄型ディ
スプレイの製造コストが上昇する難点がある。

【０００７】

【発明が解決しようとする課題】ディスプレイ画面の拡
大に伴い画素数が増大すると、１画素に割り当てられる
駆動時間が短くなることから画素の輝度が低下してコン
トラストの低下に繋がるので、全ての画素に個別対応さ
せて多数のスイッチング能動素子とメモリ素子を設ける
ことは高い輝度を得るために有効ではあるが、この発明
は、この種のフラットディスプレイにおいて、実用上十
分な輝度が得られる条件下において、画素の輝度を制御
するために要するスイッチング能動素子とメモリ素子
（コンデンサ）の数を大幅に減じ、スイッチング能動素
子を制御するゲート線の数も削減して、薄型フラットデ
ィスプレイの製造歩留を改善し製造コストの低減を図ろ
うとするものである。

【０００８】

【課題を解決するための手段】上記の課題・目的を達す
るために、この発明は、バックライトを備えた薄型ディ
スプレイのドットマトリクス表示画面を構成する各画素
の輝度を、互いに絶縁されてマトリクス状に配設された
画像信号線とゲート信号線からそれぞれ送られてくる画
像信号とゲート信号に基づいて、スイッチング能動素子
とこれに繋がる画素輝度制御素子（フォトカソードや液
晶セルなど）を介して制御するものにおいて、各画素の
それぞれに対向してその画素の輝度を制御する多数の画
素輝度制御素子を、同一の一つのゲート線からのゲート
信号と同一の一つの画像信号線からの画像信号によって
制御される数個の画素輝度制御素子を組にした多数の画
素輝度制御素子ブロックに分け、それら各画素輝度制御
素子ブロックに属する画素輝度制御素子を、各画素輝度
制御素子ブロックごとに個別の一組のスイッチング能動
素子ならびにメモリ素子を介して、同一の画像信号とゲ
ート信号で制御すると共に、各画素輝度制御素子ブロッ
クの中のそれぞれ一つの画素輝度制御素子の作動タイミ
ングおよび作動期間を、ゲート信号に関係付けた個別の
アドレス信号で共通に選択制御する。

【０００９】そしてバックライトとそのバックライトの
光を受光して光電子を放出するフォトカソードを備えた
電界制御型ディスプレイのドットマトリクス表示画面に
ついては、各画素のそれぞれに対向しバックライトから
の光の照射を受けてその対向する画素に向けて光電子を
放出する多数のフォトカソードを、同一の一つのゲート
線からのゲート信号と同一の一つの画像信号線からの画
像信号によって制御される数個のフォトカソードを組に
した多数のフォトカソード・ブロックに分け、それらの
各フォトカソード・ブロックに属するフォトカソード
を、各フォトカソード・ブロックごとに個別の一組のス
イッチング能動素子ならびにメモリ素子を介して、前記
同一の画像信号とゲート信号で制御すると共に、各フォ
トカソード・ブロックの中のそれぞれ一つのフォトカソ
ードの光電子放出タイミングおよびその放出期間を、上
記のゲート信号に関係付けた個別のアドレス信号で共通
に選択制御する。

【００１０】また、液晶ディスプレイについては、各画
素のそれぞれに対向しバックライトから各画素を照射す
る光量を制御する多数の液晶セルを、同一の一つのゲー
ト線からのゲート信号と同一の一つの画像信号線からの
画像信号によって制御される数個の液晶セルを組にした
多数の液晶セル・ブロックに分け、それらの各液晶セル
・ブロックに属する液晶セルを、各液晶セル・ブロック
ごどに個別の一組のスイッチング能動素子ならびにメモ
リ素子を介して、上記の同一の画像信号とゲート信号で
制御すると共に、各液晶セル・ブロックの中のそれぞれ
一つの液晶セルの作動タイミングおよび作動期間を、上
記のゲート信号に関係付けた個別のアドレス信号で共通
に選択制御する。

【００１１】

【発明の実施の形態】この発明の基本的な実施形態の一
つは、バックライトを備えた薄型ディスプレイのドット
マトリクス表示画面を構成する各画素の輝度を、互いに
絶縁されてマトリクス状に配設された画像信号線とゲー
ト信号線からそれぞれ送られてくる画像信号とゲート信
号に基づいて、スイッチング能動素子とこれに繋がる画
素輝度制御素子を介して制御する画素制御方法であっ
て、各画素のぞれぞれに対向してその画素の輝度を制御
する多数の画素輝度制御素子を、同一の一つのゲート線
からのゲート信号と同一の一つの画像信号線からの画像
信号によって制御される数個の画素輝度制御素子を組に
した多数の画素輝度制御素子ブロックに分け、それら各
画素輝度制御素子ブロックに属する画素輝度制御素子
を、各画素輝度制御素子ブロックごとに個別の一組のス
イッチング能動素子ならびにメモリ素子を介して、前記
同一の画像信号とゲート信号で制御すると共に、前記各
画素輝度制御素子ブロックの中のそれぞれ一つの画素輝
度制御素子の作動タイミングおよび作動期間を、前記ゲ
ート信号に関係付けた個別のアドレス信号で共通に選択
制御する薄型ディスプレイの画素制御方法である。

【００１２】この発明の他の実施形態は、バックライト
とそのバックライトの光を受光して光電子を放出するフ
ォトカソードを備えた電界制御型ディスブレイのドット
マトリクス表示画面を構成する各画素の輝度を、互いに
絶縁されてマトリクス状に配設された画像信号線とゲー
ト信号線からそれぞれ送られてくる画像信号とゲート信
号に基づいて、スイッチング能動素子とこれに繋がるフ
ォトカソードを介して制御する画素制御方法であって、
各画素のそれぞれに対向してその画素の輝度を制御する
多数のフォトカソードを、同一の一つのゲート線からの
ゲート信号と同一の一つの画像信号線からの画像信号に
よって制御される数個のフォトカソードを組にした多数
のフォトカソード・ブロックに分け、それら各フォトカ
ソード・ブロックに属するフォトカソードを、各フォト
カソード・ブロックごとに個別の一組のスイッチング能
動素子ならびにメモリ素子を介して、前記同一の画像信
号とゲート信号で制御すると共に、前記各フォトカソー
ド・ブロックの中のそれぞれ一つのフォトカソードの光
電子放出タイミングおよびその放出期間を、前記ゲート
信号に関係付けた個別のアドレス信号で共通に選択制御
する薄型ディスプレイの画素制御方法である。

【００１３】またこの発明の他の実施形態は、液晶ディ
スプレイのドットマトリクス表示画面を構成する各画素
の輝度を、互いに絶縁されてマトリクス状に配設された
画像信号線とゲート信号線からそれぞれ送られてくる画
像信号とゲート信号に基づいて、スイッチング能動素子
とこれに繋がる液晶セルを介して制御する画素制御方法
であって、各画素のそれぞれに対向してその画素の輝度
を制御する多数の液晶セルを、同一の一つのゲート線か
らのゲート信号と同一の一つの画像信号線からの画像信
号によって制御される数個の液晶セルを組にした多数の
液晶セル・ブロックに分け、それらの各液晶セル・ブロ
ックに属する液晶セルを、各液晶セル・ブロックごとに
個別の一組のスイッチング能動素子ならびにメモリ素子
を介して、前記同一の画像信号とゲート信号で制御する
と共に、前記各液晶セル・ブロックの中のそれぞれ一つ
の液晶セルの作動タイミングおよび作動期間を、前記ゲ
ート信号に関係付けた個別のアドレス信号で共通に選択
制御する薄型ディスプレイの画素制御方法である。

【００１４】この発明の基本的な他の実施形態は、ドッ
トマトリクス表示画面を構成する多数の画素と、バック
ライトと、前記画素のそれぞれに対向し前記バックライ
トからの光の照射を受けて前記各対向する画素に向けて
光電子を放出する多数のフォトカソードと、互いに絶縁
されてマトリクス状に配設された画像信号線ならびにゲ
ート線と、前記各画像信号線からの画像信号を前記画像
信号線とゲート線の間の所定のマトリクス位置にある前
記フォトカソードに印加する多数のＸ変調電極と、前記
各ゲート線からのゲート信号に関係付けて前記所定マト
リクス位置にある前記各フォトカソードの光電子放出タ
イミングおよびその放出期間を選択するアドレス信号を
受ける多数のＹアドレス電極を備え、前記各Ｘ変調電極
と、そのＸ変調電極に接続されたフォトカソードの光電
子放出を制御するゲート線ならびに画像信号線の間に、
それぞれ個別のスイッチング能動素子を接続し、その各
スイッチング能動素子を通じて画像信号線からの画像信
号が蓄積される個別のメモリ素子を前記各Ｘ変調電極に
接続してフォトカソードを電界制御する薄型ＣＲＴディ
スプレイの画素制御装置である。

【００１５】またこの発明の他の実施形態は、ドットマ
トリクス表示画面を構成する多数の画素と、バックライ
トと、前記画素のそれぞれに対向し前記バックライトか
らの光の照射を受けて前記各対向する画素に向けて光電
子を放出する多数のフォトカソードと、互いに絶縁され
てマトリクス状に配設された画像信号線ならびにゲート
線と、前記各画像信号線からの画像信号を前記画像信号
線とゲート線の間の所定のマトリクス位置にある前記フ
ォトカソードに印加する多数のＸ変調電極と、前記各ゲ
ート線からのゲート信号に関係付けて前記所定マトリク
ス位置にある前記各フォトカソードの光電子放出タイミ
ングおよびその放出期間を選択するアドレス信号を受け
る多数のＹアドレス電極を備え、前記多数のフォトカソ
ードを、同一の一つのゲート線からのゲート信号と同一
の一つの画像信号線からの画像信号によって光電子放出
が制御される数個のフォトカソードを組にした多数のフ
ォトカソード・ブロックに分け、その各フォトカソード
・ブロックに属するフォトカソードを共に前記Ｘ変調電
極の個別の一つに電気的に接続し、前記各Ｙアドレス電
極をそれぞれ、同じゲート線からのゲート信号によって
制御される前記各Ｘ変調電極上のそれぞれ一つのフォト
カソードの周りに共通アドレス電極として配設し、前記
各Ｘ変調電極と、そのＸ変調電極に接続されたフォトカ
ソードの光電子放出を制御するゲート線ならびに画像信
号線の間に、それぞれ個別のスイッチング能動素子を接
続し、その各スイッチング能動素子を通じで画像信号線
からの画像信号が蓄積される個別のメモリ素子を前記各
Ｘ変調電極に接続してフォトカソードを電界制御する薄
型ＣＲＴディスプレイの画素制御装置である。

【００１６】またこの発明の他の実施形態は、ドットマ
トリクス表示画面を構成する多数の画素と、バックライ
トと、前記画素のそれぞれに対向し前記バックライトか
ら各画素を照射する光量を制御する多数の液晶セルと、
互いに絶縁されてマトリクス状に配設された画像信号線
ならびにゲート線と、前記各画像信号線からの画像信号
を前記画像信号線とゲート線の間の所定のマトリクス位
置にある前記液晶セルに印加する多数のＸ変調電極と、
前記各ゲート線からのゲート信号に関係付けて前記所定
マトリクス位置にある前記各液晶セルの作動タイミング
およびその作動期間を選択するアドレス信号を受ける多
数のＹアドレス電極を備え、前記多数の液晶セルを、同
一の一つのゲート線からのゲート信号と同一の一つの画
像信号線からの画像信号によって作動制御される数個の
液晶セルを組にした多数の液晶セル・ブロックに分け、
前記各液晶セル・ブロックに属する液晶セルを共に前記
Ｘ変調電極の個別の一つに電気的に接続し、前記各Ｙア
ドレス電極をそれぞれ、各液晶セル・ブロックにあって
同一のゲート線からのゲート信号によって制御される液
晶セルに共通アドレス電極として接続し、前記各Ｘ変調
電極と、そのＸ変調電極に接続された液晶セルを制御す
るゲート線ならびに画像信号線の間に、それぞれ個別の
スイッチング能動素子を接続し、その各スイッチング能
動素子を通じて画像信号線からの画像信号が蓄積される
個別のメモリ素子を前記各Ｘ変調電極に接続して各液晶
セルの動作を制御する液晶ディスプレイの画素制御装置
である。

【００１７】

【実施例】以下この発明の実施例を図面を参考に説明す
る。図１ないし図５はこの発明を実施した電界制御型フ
ォトカソードディスプレイの例を示している。図１は同
電界制御型フォトカソードディスプレイのごく一部の画
素制御部分を切り出して拡大した斜視図で、同電界制御
型フォトカソードディスプレイの基本構成を示すもので
ある。図２は図１のＡ−Ａ’線による部分断面図であ
る。図３は同電界制御型フォトカソードディスプレイの
画素制御回路の一部拡大平面図、図４は同画素制御回路
の基本単位部分の説明図、図５は同画素制御回路の制御
信号波形図である。

【００１８】図１ないし図４に示すように、背面ガラス
１と前面ガラス２の間に形成された真空領域３内に、透
明アース電極層４、透明絶縁層５、Ｘ変調電極群６（Ｘ
変調電極１Ｘ_１，１Ｘ_２，１Ｘ_３，・・・；２Ｘ_１，２
Ｘ_２，２Ｘ_３，・・・からなるＸ変調電極群）、フォト
カソード７Ｒ，７Ｇ，７Ｂ、絶縁層８、Ｙアドレス電極
群９（Ｙアドレス電極Ｙ_ａ１，Ｙ_ａ２，Ｙ_ａ３；
Ｙ_ｂ１，Ｙ_ｂ２，Ｙ_ｂ３；・・・からなるＹアドレス電
極群）、画像信号線Ｘ_１，Ｘ_２，Ｘ_３，・・・、ゲート
線Ｇ_１，Ｇ_２，Ｇ_３，・・・、メタルバックアノード電
極１０、カラー画素を構成するＲＧＢ蛍光体の画素１１
Ｒ，１１Ｇ，１１Ｂが配設されている。

【００１９】すなわち、背面ガラス１の内面全面にイン
ジウム錫酸化物（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ：
ＩＴＯ）が塗布されて透明アース電極層４が形成され、
その透明アース電極層４の表面全面に重ねて透明絶縁層
５が形成されている。一方、前面ガラス２の内面には、
１つのカラー画素を構成する３色（ＲＧＢ）の画素（サ
ブ画素）１１Ｒ，１１Ｇ，１１Ｂを形成するカラー蛍光
体が塗布され、さらにアルミニウム拡散によるメタルバ
ックアノード電極１０が形成されている。なお、１２は
サブ画素１１Ｒ，１１Ｇ，１１Ｂを区画するブラック・
マトリクスである。

【００２０】また透明絶縁層５の上には、Ｙ方向（垂直
方向）に伸びＸ方向（水平方向）に多数並行する画像信
号線Ｘ_１，Ｘ_２，Ｘ_３・・・と、Ｘ方向（水平方向）に
伸びＹ方向（垂直方向）に多数並行するゲート線Ｇ_１，
Ｇ_２，Ｇ_３・・・がマトリクス状に配設され、画像信号
線Ｘ_１，Ｘ_２，Ｘ_３・・・とゲート線Ｇ_１，Ｇ_２，Ｇ_３
・・・の各交点には絶縁体１３が介在し、これにより画
像信号線Ｘ_１，Ｘ_２，Ｘ_３・・・とゲート線Ｇ_１，
Ｇ_２，Ｇ_３・・・が互いに絶縁されている。また画像信
号線Ｘ_１，Ｘ_２，Ｘ_３・・・とゲート線Ｇ_１，Ｇ_２，Ｇ
_３・・・の各交点の近傍にはスイッチング能動素子であ
るところのＭＯＳ−ＦＥＴ（Ｔ）と、メモリ素子となる
コンデンサＣが配設されている。

【００２１】各Ｘ変調電極１Ｘ_１，１Ｘ_２，１Ｘ_３，・
・・；２Ｘ_１，２Ｘ_２，２Ｘ_３，・・・は、Ｙ方向に長
い短冊状の透明導電体で、画像信号線Ｘ_１，Ｘ_２，Ｘ_３
・・・とゲート線Ｇ_１，Ｇ_２，Ｇ_３・・・で形成される
各格子区画内に位置して、透明絶縁層５上に配設されて
いる。透明な各Ｘ変調電極１Ｘ_１，１Ｘ_２，１Ｘ_３，・
・・；２Ｘ_１，２Ｘ_２，２Ｘ_３，・・・の上には、１組
のフォトカソード７Ｒ，７Ｇ，７Ｂが島状に配設され電
気的に接続されており、フォトカソード７Ｒ，７Ｇ，７
Ｂは、それぞれ画素１１Ｒ，１１Ｇ，１１Ｂに対向し
て、各画素１１Ｒ，１１Ｇ，１１Ｂに向けて光電子を放
出するものである。

【００２２】各Ｙアドレス電極Ｙ_ａ１，Ｙ_ａ２，
Ｙ_ａ３；Ｙ_ｂ１，Ｙ_ｂ２，Ｙ_ｂ３；・・・は、Ｘ方向に
長く伸び、フォトカソード７Ｒ，７Ｇ，７Ｂの近傍上方
にあって絶縁層８を介して透明絶縁層５の上に重ねられ
ている。Ｙアドレス電極Ｙ_ａ１，Ｙ_ａ２，Ｙ_ａ３；Ｙ
_ｂ１，Ｙ_ｂ２，Ｙ_ｂ３；・・・からなるＹアドレス電極
群９と絶縁層８のそれぞれには、フォトカソード７Ｒ，
７Ｇ，７Ｂの位置に合わせた透孔９ａ、透孔８ａが形成
されており、その透孔９ａ、透孔８ａを通して、フォト
カソード７Ｒ，７Ｇ，７Ｂが画素１１Ｒ，１１Ｇ，１１
Ｂと対向している。そしてまた、Ｘ変調電極群６と透明
絶縁層５と透明アース電極層４によってコンデンサＣが
形成されている。

【００２３】そして画像制御回路の一部を取り出した図
４に示す例から明らかなように、ＭＯＳ−ＦＥＴ（Ｔ）
のゲートＢは所定の１つのゲート線、例えばゲート線Ｇ
_２に接続され、ドレインＤは所定の１つの画像信号線、
例えば画像信号線Ｘ_２に接続され、ソースＳは、３個の
フォトカソード７Ｂに電気的に接続されている所定の１
つのＸ変調電極、例えばＸ変調電極２Ｘ_２とコンデンサ
Ｃに接続されている。

【００２４】背面ガラス１のさらに背後にはバックライ
ト１４が取り付けられており、バックライト１４からの
光が背面ガラス１、透明アース電極層４、透明絶縁層
５、透明なＸ変調電極群６を通してフォトカソード７
Ｒ，７Ｇ，７Ｂを照射し、この光照射によってフォトカ
ソード７Ｒ，７Ｇ，７Ｂから光電子が放出し、この放出
光電子が、高電圧が印加されているメタルバックアノー
ド電極１０に引かれて、対向する画素１１Ｒ，１１Ｇ，
１１Ｂのカラー蛍光体に衝突してこれを励起し、前面ガ
ラス２にカラー表示を映し出す。

【００２５】フォトカソード７Ｒ，７Ｇ，７Ｂからの光
電子放出量は、各Ｘ変調電極１Ｘ_１，１Ｘ_２，１Ｘ_３，
・・・；２Ｘ_１，２Ｘ_２，２Ｘ_３，・・・と各Ｙアドレ
ス電極Ｙ_ａ１，Ｙ_ａ２，Ｙ_ａ３；Ｙ_ｂ１，Ｙ_ｂ２，Ｙ
_ｂ３；・・・の間の電位差によって制御される。すなわ
ち、Ｘ変調電極１Ｘ_１，１Ｘ_２，１Ｘ_３，・・・；２Ｘ
_１，２Ｘ_２，２Ｘ_３，・・・の電位に対しＹアドレス電
極Ｙ_ａ１，Ｙ_ａ２，Ｙ_ａ３；Ｙ_ｂ１，Ｙ_ｂ２，Ｙ_ｂ３；
・・・の電位が十分高くなれば、フォトカソード７Ｒ，
７Ｇ，７Ｂの電位に比しその周辺の電位が高くなること
から光電子が放出し、逆にＸ変調電極１Ｘ_１，１Ｘ_２，
１Ｘ_３，・・・；２Ｘ_１，２Ｘ_２，２Ｘ_３，・・・の電
位に対しＹアドレス電極Ｙ_ａ１，Ｙ_ａ２，Ｙ_ａ３；Ｙ
_ｂ１，Ｙ_ｂ２，Ｙ_ｂ３；・・・の電位が低くなれば、フ
ォトカソード７Ｒ，７Ｇ，７Ｂの電位に比しその周辺の
電位が低くなることから光電子の放出が抑えられ、ある
いはフォトカソード７Ｒ，７Ｇ，７Ｂから画素１１Ｒ，
１１Ｇ，１１Ｂに向かう光電子の流れをカットオフ状態
にする。なお、Ｙアドレス電極Ｙ_ａ１，Ｙ_ａ２，Ｙ
_ａ３；Ｙ _ｂ１，Ｙ_ｂ２，Ｙ_ｂ３；・・・は、フォトカソ
ード７Ｒ，７Ｇ，７Ｂから画素１１Ｒ，１１Ｇ，１１Ｂ
に向かう光電子の流れを集束し、画素１１Ｒ，１１Ｇ，
１１Ｂに集中させて高輝度・高解像度の画像を得る集束
電極の作用も成す。

【００２６】またＹアドレス電極Ｙ_ａ１，Ｙ_ａ２，Ｙ
_ａ３；Ｙ_ｂ１，Ｙ_ｂ２，Ｙ_ｂ３；・・・は、それぞれア
ドレス線Ｙ_１，Ｙ_２，Ｙ_３，Ｙ_４，Ｙ_５，Ｙ_６，・・・
に接続され、アドレス線Ｙ_１，Ｙ_２，Ｙ_３，Ｙ_４，
Ｙ_５，Ｙ_６，・・・からアドレス信号を受ける。そして
例えばゲート線Ｇ_１，Ｇ_２，Ｇ_３に現れるゲート信号
（クロック信号）ｔ_１，ｔ_２，ｔ_３と、これに基づいて
アドレス線Ｙ_１，Ｙ_２，Ｙ_３・・・からＹアドレス電極
Ｙ_ａ１，Ｙ_ａ２，Ｙ_ａ３に印加されるアドレス信号（Ｏ
Ｎ・ＯＦＦ信号）の関係は図５に示す通りで、ゲート信
号ｔ_１，ｔ_２，ｔ_３によってＭＯＳ−ＦＥＴ（Ｔ）がＯ
Ｎ・ＯＦＦ制御され、Ｙアドレス電極Ｙ_ａ１，Ｙ_ａ２，
Ｙ_ａ３；Ｙ_ｂ１，Ｙ_ｂ２，Ｙ_ｂ３；・・・に送られるア
ドレス信号によってフォトカソード７Ｒ，７Ｇ，７Ｂか
ら画素１１Ｒ，１１Ｇ，１１Ｂに向かう光電子の放出が
制御される。

【００２７】図３および図４に示すディスプレイの例と
して、走査線数：５２５本、画素数：５２５×５２５×
（４／３）×３＝１１０２５００個、とすれば、ゲート
線Ｇ_１，Ｇ_２，Ｇ_３・・・の数：５２５÷３＝１７５
本、画像信号線Ｘ_１，Ｘ_２，Ｘ_３・・・の数：５２５×
（４／３）×３＝２１００本となる。そして、画像信号
は先ずフレームメモリに記憶され、ゲート線Ｇ_１がＯＮ
状態で、１水平走査分の画像データが画像信号線Ｘ_１〜
Ｘ_２１００とこれらに接続されたＭＯＳ−ＦＥＴ（Ｔ）
を介してＸ変調電極１Ｘ_１〜２Ｘ_２１００に接続された
コンデンサＣに蓄積され、ゲート線Ｇ_１がＯＦＦ状態に
なった後も、そのコンデンサＣに蓄積された電圧が、Ｘ
変調電極１Ｘ_１〜１Ｘ_２１００に、１／１８０秒間印加
される。そして１水平走査期間（６３．５μ秒）の後、
ゲート線Ｇ_２がＯＮ状態となり、第４番目の水平走査部
の画像信号が、画像信号線Ｘ_１〜Ｘ_２１００とこれら
に接続されたＭＯＳ−ＦＥＴ（Ｔ）を介してＸ変調電極
２Ｘ_１〜２Ｘ_２１００に接続されたコンデンサＣに蓄積
され、各コンデンサＣに蓄積された電圧は１／１８０秒
間保持されてＸ変調電極２Ｘ_１〜２Ｘ_２１００に印加さ
れ、以下ゲート線Ｇ_３以降についても同様に作動する。

【００２８】ここで重要なことは、いわゆるドットマト
リクス表示画面を構成する極めて多数の画素１１Ｒ，１
１Ｇ，１１Ｂにそれぞれ対応する多数のフォトカソード
７Ｒ，７Ｇ，７Ｂを、同一の画像信号線（画像信号線Ｘ
_１，Ｘ_２，Ｘ_３・・・の一つ）から画像信号を受ける数
個のフォトカソードごとに組にして多数のフォトカソー
ド・ブロックに分け、各ブロックのフォトカソード７
Ｒ，７Ｇ，７Ｂを１つのＸ変調電極（Ｘ変調電極Ｘ変調
電極１Ｘ_１，１Ｘ_２，１Ｘ_３，・・・；２Ｘ_１，２
Ｘ_２，２Ｘ_３，・・・のいずれか）の上に配設すると共
に、各ブロックのそれぞれ一つのフォトカソード７Ｒ，
７Ｇ，７Ｂを共通に制御するＹアドレス電極Ｙ_ａ１，Ｙ
_ａ２，Ｙ_ａ３；Ｙ_ｂ１，Ｙ_ｂ２，Ｙ_ｂ３；・・・を設
け、各ブロックのフォトカソードからの光電子の放出
を、前記一つのＸ変調電極（Ｘ変調電極１Ｘ_１，１
Ｘ_２，１Ｘ_３，・・・；２Ｘ_１，２Ｘ_２，２Ｘ_３，・の
いずれか）とＹアドレス電極Ｙ_ａ１，Ｙ_ａ２，Ｙ_ａ３；
Ｙ_ｂ１，Ｙ_ｂ２，Ｙ_ｂ３；を介して、前記他のブロック
のフォトカソードの制御に無関係な個別の１組のＭＯＳ
−ＦＥＴ（Ｔ）とコンデンサＣで制御していることであ
る。

【００２９】上記実施例では、各一つのフォトカソード
・ブロックに属するフォトカソード７Ｒ，７Ｇ，７Ｂの
数（Ｎ）は３個で、これにより全ての画素ごとにＭＯＳ
−ＦＥＴを接続した従来の薄型カラーディスプレイに比
し、１つのカラーディスプレイに組み込むＭＯＳ−ＦＥ
Ｔ（Ｔ）とコンデンサＣの数を、ぞれぞれ３分の１に減
ずることができる。上記実施例では、各ブロックに属す
るフォトカソードの数Ｎを３としたが、その数（Ｎ）を
さらに適当に増すこともでき、実用上その数（Ｎ）を２
ないし１０にすることができる。そして各ブロックに属
するフォトカソードの数をＮとすれば、ディスプレイに
組み込むＭＯＳ−ＦＥＴ（Ｔ）とコンデンサＣの数をＮ
分の１（１／Ｎ）に大幅に減ずることができる。

【００３０】図６は、この発明を実施したアクティブマ
トリクス液晶ディスプレイの例で、その画素制御装置の
概略構成を示している。６１は多数の画素面６１ｒ，６
１ｇ，６１ｂが形成されたドットマトリクス液晶表示画
面、６２はバックライト、Ｌ_６は液晶セルで、液晶セル
Ｌ_６は、各画素面６１ｒ，６１ｇ，６１ｂにそれぞれ対
向しバックライト６２から各画素面６１ｒ，６１ｇ，６
１ｂを照射する光量を制御する。Ｇ_６１，Ｇ_６２，・・
・はゲート線、Ｘ_６１，Ｘ_６２，Ｘ_６３・・・は画像信
号線、１Ｘ_６１，１Ｘ_６２，１Ｘ_６３・・・；２
Ｘ_６１，２Ｘ_６２，２Ｘ_６３，・・・はＸ変調電極、Ｙ
_ａ６１，Ｙ_ａ６２，Ｙ_ａ６３；Ｙ_ｂ６１，Ｙ_ｂ６２，Ｙ
_ｂ６３；・・・はＹアドレス電極である。Ｔ_６はＭＯＳ
−ＦＥＴ（スイッチング能動素子）、ＢはＭＯＳ−ＦＥ
ＴＣＴ_６のゲート、ＤはＭＯＳ−ＦＥＴＣＴ_６のド
レイン、ＳはＭＯＳ−ＦＥＴＣＴ_６のソース、Ｃ_６はコ
ンデンサ（メモリ素子）である。画像信号線Ｘ_６１，Ｘ
_６２，Ｘ_６３・・・とゲート線Ｇ_６１，Ｇ_６２・・・は
互いに絶縁されたマトリクス状に配設されている。

【００３１】前記多数の液晶セルＬ_６は、同一の一つの
ゲート線Ｇ_６１，Ｇ_６２・・・からのゲート信号と同一
の一つの画像信号線Ｘ_６１，Ｘ_６２，Ｘ_６３・・・から
の画像信号によって作動制御される数個の液晶セルＬ_６
を組にした多数の液晶セル・ブロックに分けられ、各液
晶セル・ブロックに属する液晶セルＬ_６が共にＸ変調電
極１Ｘ_６１，１Ｘ_６２，１Ｘ_６３・・・；２Ｘ_６１，２
Ｘ_６２，２Ｘ_６３，・・・の個別の一つに電気的に接続
され、各Ｙアドレス電極Ｙ_ａ６１，Ｙ_ａ６２，
Ｙ_ａ６３；Ｙ_ｂ６１，Ｙ_ｂ６２，Ｙ_ｂ６３；・・・がそ
れぞれ、各液晶セル・ブロックにあって同一のゲート線
線Ｇ_６１，Ｇ_６２・・・・からのゲート信号によって制
御される液晶セルＬ_６に共通接続され、各Ｘ変調電極、
１Ｘ_６１，１Ｘ_６２，１Ｘ_６３・・・；２Ｘ_６１，２Ｘ
_６２，２Ｘ_６３，・・・と、そのＸ変調電極、１
Ｘ_６１，１Ｘ_６２，１Ｘ_６３・・・；２Ｘ_６１，２Ｘ
_６２，２Ｘ_６３，・・・に接続された液晶セルＬ_６を制
御するゲート線線Ｇ_６１，Ｇ_６２・・・ならびに画像信
号線Ｘ_６１，Ｘ_６２，Ｘ_６３・・・の間に、それぞれ個
別のスイッチング能動素子Ｔ_６が接続され、その各スイ
ッチング能動素子Ｔ_６を通じて画像信号線Ｘ_６１，Ｘ
_６２，Ｘ_６３・・・からの画像信号が蓄積される個別の
メモリ素子Ｃ_６が、前記各Ｘ変調電極１Ｘ_６１，１Ｘ
_６２，１Ｘ_６３・・・；２Ｘ_６１，２Ｘ_６２，２
Ｘ_６３，・・・に接続されたものである。そしてゲート
線Ｇ_６１，Ｇ_６２・・・、画像信号線Ｘ_６１，Ｘ_６２，
Ｘ_６３・・・、Ｘ変調電極１Ｘ_６１，１Ｘ_６２，１Ｘ
_６３・・・；２Ｘ_６１，２Ｘ_６２，２Ｘ_６３，・・・、
Ｙアドレス電極Ｙ_ａ６１，Ｙ_ａ６２，Ｙ_ａ６３；Ｙ
_ｂ６１，Ｙ_ｂ６２，Ｙ_ｂ６３；・・・、ＭＯＳ−ＦＥＴ
（スイッチング能動素子）Ｔ_６、コンデンサ（メモリ素
子）Ｃ_６で液晶セルＬ_６の動作を制御する機能は、前記
図３、図５で記したところと同等である。

【００３２】

【発明の効果】上記実施例からも明らかなように、この
発明に係る薄型ディスプレイの画素制御方法ならびにそ
の画素制御装置によれば、各画素のそれぞれに対向して
その画素の輝度を制御する多数の画素輝度制御素子を、
同一の一つのゲート線からのゲート信号と同一の一つの
画像信号線からの画像信号によって制御される数個の画
素輝度制御素子を組にした多数の画素輝度制御素子ブロ
ックに分け、それら各画素輝度制御素子ブロックに属す
る画素輝度制御素子を、各画素輝度制御素子ブロックご
とに個別の一組のスイッチング能動素子ならびにメモリ
素子を介して、前記同一の画像信号とゲート信号で制御
すると共に、前記各画素輝度制御素子ブロックの中のそ
れぞれ一つの画素輝度制御素子の作動タイミングおよび
作動期間を、前記ゲート信号に関係付けた個別のアドレ
ス信号で共通に選択制御することにより、各画素のそれ
ぞれに対向してその画素の輝度を制御する多数の画素輝
度制御素子の全てにそれぞれ個別にスイッチング能動素
子と画像信号メモリ素子を接続した従来のディスプレイ
の画素制御方法・装置に比し、一つのディスプレイに組
み込むスイッチング能動素子ならびに画像信号メモリ素
子の数を大幅に削減ずることができ、これによって薄型
ディスプレイの製造歩留が改善され薄型ディスプレイの
製造コストを大幅に低減させることができる。

【図面の簡単な説明】

【図１】この発明を実施した電界制御型フォトカソード
ディスプレイの要部を一部切り出して拡大した斜視図。

【図２】図１のＡ−Ａ’線による部分断面図。

【図３】同電界制御型フォトカソードディスプレイの画
素制御回路の一部拡大平面図。

【図４】同画素制御回路の基本単位部分の拡大構成図。

【図５】同画素制御回路の制御信号波形図。

【図６】この発明を実施したアクティブマトリックス液
晶ディスプレイの画素制御回路の概略構成図。

【図７】従来のアクティブマトリックス液晶ディスプレ
イの画素制御回路の概略構成図。

【図８】従来の電界制御型フォトカソードディスプレイ
の画素制御回路の概略構成図。

【符号の説明】

１：背面ガラス２：前面ガラス３：真空領域４：透明アース電極層５：透明絶縁層６：Ｘ変調電極群７Ｒ，７Ｇ，７Ｂ：フォトカソード（画素輝度制御素
子）８：絶縁層８ａ：透孔９：Ｙアドレス電極群９ａ：透孔１０：メタルバックアノード電極１１Ｒ，１１Ｇ，１１Ｂ：画素（サブ画素）１２：ブラック・マトリクス１３：絶縁体１４：バックライト６１：液晶表示画面６２：バックライトＣ：コンデンサ（メモリ素子）Ｄ：ドレインＢ：ゲートＳ：ソースＴ，Ｔ_６：ＭＯＳ−ＦＥＴ（スイッチング能動素子）Ｌ_６：液晶セル（スイッチング能動素子）Ｇ_１，Ｇ_２，Ｇ_３・・・；Ｇ_６１，Ｇ_６２・・・：ゲー
ト線Ｘ_１，Ｘ_２，Ｘ_３・・・：画像信号線１Ｘ_１，１Ｘ_２，１Ｘ_３，・・・；２Ｘ_１，２Ｘ_２，２
Ｘ_３，・・・；・・・：Ｘ変調電極１Ｘ_６１，１Ｘ_６２，１Ｘ_６３，・・・；２Ｘ_６１，２
Ｘ_６２，２Ｘ_６３，・・・；・・・：Ｘ変調電極Ｙ_１，Ｙ_２，Ｙ_３，Ｙ_４・・・：アドレス線Ｙ_ａ１，Ｙ_ａ２，Ｙ_ａ３；Ｙ_ｂ１，Ｙ_ｂ２，Ｙ_ｂ３；・
・・：Ｙアドレス電極Ｙ_ａ６１，Ｙ_ａ６２，Ｙ_ａ６３；Ｙ_ｂ６１，Ｙ_ｂ６２，
Ｙ_ｂ６３；・・・：Ｙアドレス電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/22 Ｇ０９Ｇ 3/22 Ｚ 3/36 3/36

Claims

【特許請求の範囲】

【請求項１】バックライトを備えた薄型ディスプレイ
のドットマトリクス表示画面を構成する各画素の輝度
を、互いに絶縁されてマトリクス状に配設された画像信
号線とゲート信号線からそれぞれ送られてくる画像信号
とゲート信号に基づいて、スイッチング能動素子とこれ
に繋がる画素輝度制御素子を介して制御する画素制御方
法において、各画素のそれぞれに対向してその画素の輝
度を制御する多数の画素輝度制御素子を、同一の一つの
ゲート線からのゲート信号と同一の一つの画像信号線か
らの画像信号によって制御される数個の画素輝度制御素
子を組にした多数の画素輝度制御素子ブロックに分け、
それら各画素輝度制御素子ブロックに属する画素輝度制
御素子を、各画素輝度制御素子ブロックごとに個別の一
組のスイッチング能動素子ならびにメモリ素子を介し
て、前記同一の画像信号とゲート信号で制御すると共
に、前記各画素輝度制御素子ブロックの中のそれぞれ一
つの画素輝度制御素子の作動タイミングおよび作動期間
を、前記ゲート信号に関係付けた個別のアドレス信号で
共通に選択制御することを特徴とする薄型ディスプレイ
の画素制御方法。
【請求項２】バックライトとそのバックライトの光を
受光して光電子を放出するフォトカソードを備えた電界
制御型ディスプレイのドットマトリクス表示画面を構成
する各画素の輝度を、互いに絶縁されてマトリクス状に
配設された画像信号線とゲート信号線からそれぞれ送ら
れてくる画像信号とゲート信号に基づいて、スイッチン
グ能動素子とこれに繋がるフォトカソードを介して制御
する画素制御方法において、各画素のそれぞれに対向し
てその画素の輝度を制御する多数のフォトカソードを、
同一の一つのゲート線からのゲート信号と同一の一つの
画像信号線からの画像信号によって制御される数個のフ
ォトカソードを組にした多数のフォトカソード・ブロッ
クに分け、それら各フォトカソード・ブロックに属する
フォトカソードを、各フォトカソード・ブロックごとに
個別の一組のスイッチング能動素子ならびにメモリ素子
を介して、前記同一の画像信号とゲート信号で制御する
と共に、前記各フォトカソード・ブロックの中のそれぞ
れ一つのフォトカソードの光電子放出タイミングおよび
その放出期間を、前記ゲート信号に関係付けた個別のア
ドレス信号で共通に選択制御することを特徴とする薄型
ディスプレイの画素制御方法。
【請求項３】液晶ディスプレイのドットマトリクス表
示画面を構成する各画素の輝度を、互いに絶縁されてマ
トリクス状に配設された画像信号線とゲート信号線から
それぞれ送られてくる画像信号とゲート信号に基づい
て、スイッチング能動素子とこれに繋がる液晶セルを介
して制御する画素制御方法において、各画素のそれぞれ
に対向してその画素の輝度を制御する多数の液晶セル
を、同一の一つのゲート線からのゲート信号と同一の一
つの画像信号線からの画像信号によって制御される数個
の液晶セルを組にした多数の液晶セル・ブロックに分
け、それらの各液晶セル・ブロックに属する液晶セル
を、各液晶セル・ブロックごとに個別の一組のスイッチ
ング能動素子ならびにメモリ素子を介して、前記同一の
画像信号とゲート信号で制御すると共に、前記各液晶セ
ル・ブロックの中のそれぞれ一つの液晶セルの作動タイ
ミングおよび作動期間を、前記ゲート信号に関係付けた
個別のアドレス信号で共通に選択制御することを特徴と
する薄型ディスプレイの画素制御方法。
【請求項４】各ブロックに属する画素輝度制御素子あ
るいはフォトカソードあるいは液晶セルの数を２ないし
１０に設定したことを特徴とする請求項１ないし請求項
３のいずれかの項に記載の薄型ディスプレイの画素制御
方法。
【請求項５】ドットマトリクス表示画面を構成する多
数の画素と、バックライトと、前記画素のそれぞれに対
向し前記バックライトからの光の照射を受けて前記各対
向する画素に向けて光電子を放出する多数のフォトカソ
ードと、互いに絶縁されてマトリクス状に配設された画
像信号線ならびにゲート線と、前記各画像信号線からの
画像信号を前記画像信号線とゲート線の間の所定のマト
リクス位置にある前記フォトカソードに印加する多数の
Ｘ変調電極と、前記各ゲート線からのゲート信号に関係
付けて前記所定マトリクス位置にある前記各フォトカソ
ードの光電子放出タイミングおよびその放出期間を選択
するアドレス信号を受ける多数のＹアドレス電極を備
え、前記各Ｘ変調電極と、そのＸ変調電極に接続された
フォトカソードの光電子放出を制御するゲート線ならび
に画像信号線の間に、それぞれ個別のスイッチング能動
素子が接続され、その各スイッチング能動素子を通じて
画像信号線からの画像信号が蓄積される個別のメモリ素
子が、前記各Ｘ変調電極に接続されたことを特徴とする
薄型ディスプレイの画素制御装置。
【請求項６】ドットマトリクス表示画面を構成する多
数の画素と、バックライトと、前記画素のそれぞれに対
向し前記バックライトからの光の照射を受けて前記各対
向する画素に向けて光電子を放出する多数のフォトカソ
ードと、互いに絶縁されてマトリクス状に配設された画
像信号線ならびにゲート線と、前記各画像信号線からの
画像信号を前記画像信号線とゲート線の間の所定のマト
リクス位置にある前記フォトカソードに印加する多数の
Ｘ変調電極と、前記各ゲート線からのゲート信号に関係
付けて前記所定マトリクス位置にある前記各フォトカソ
ードの光電子放出タイミングおよびその放出期間を選択
するアドレス信号を受ける多数のＹアドレス電極を備
え、前記多数のフォトカソードは、同一の一つのゲート
線からのゲート信号と同一の一つの画像信号線からの画
像信号によって光電子放出が制御される数個のフォトカ
ソードを組にした多数のフォトカソード・ブロックに分
けられ、前記各フォトカソード・ブロックに属するフォ
トカソードが共に前記Ｘ変調電極の個別の一つに電気的
に接続され、前記各Ｙアドレス電極がそれぞれ、同じゲ
ート線からのゲート信号によって制御される前記各Ｘ変
調電極上のそれぞれ一つのフォトカソードの周りに共通
して配設され、前記各Ｘ変調電極と、そのＸ変調電極に
接続されたフォトカソードの光電子放出を制御するゲー
ト線ならびに画像信号線の間に、それぞれ個別のスイッ
チング能動素子が接続され、その各スイッチング能動素
子を通じて画像信号線からの画像信号が蓄積される個別
のメモリ素子が、前記各Ｘ変調電極に接続されたことを
特徴とする薄型ディスプレイの画素制御装置。
【請求項７】前面ガラスの内側に、ドットマトリクス
表示画面を構成する多数の蛍光体の画素が形成され、背
面ガラスの外側にバックライトが設けられ、前記背面ガ
ラスと前面ガラスの間に形成された真空領域内に、互い
に絶縁されてマトリクス状に配設される画像信号線とゲ
ート線、前記画素のそれぞれに対向してその各画素に向
けて光電子を放出する多数のフォトカソード、前記各画
像信号線からの画像信号を前記画像信号線とゲート線の
間の所定のマトリクス位置にある前記フォトカソードに
印加する多数のＸ変調電極、前記各ゲート信号に関係付
けて前記所定マトリクス位置にある前記フォトカソード
の光電子放出タイミングおよびその放出期間を選択する
アドレス信号を受ける多数のＹアドレス電極が配置さ
れ、前記背面ガラスの内面に透明アース電極層が形成さ
れ、その透明アース電極層の表面に重ねて透明絶縁層が
形成され、その透明絶縁層の上に、Ｙ方向に伸びＸ方向
に多数並行する前記画像信号線とＸ方向に伸びＹ方向に
多数並行する前記ゲート線が配設され、その画像信号線
とゲート線の各交点の近傍にスイッチング能動素子とメ
モリ素子が配設され、短冊状の透明導電体の前記Ｘ変調
電極が前記画像信号線とゲート線で形成される各格子区
画内に位置して前記透明絶縁層上に配設され、前記多数
のフォトカソードは、前記画像信号線ならびにゲート線
のうち同一の画像信号線からの画像信号と同一のゲート
線からのゲート信号に基づいて光電子制御される数個の
フォトカソードごとに組分けされた多数のフォトカソー
ド・ブロックに分けられ、その各フォトカソード・ブロ
ックに属するフォトカソードが共に前記Ｘ変調電極のそ
れぞれ別個の一つの上に電気的に接続され、前記各Ｙア
ドレス電極がそれぞれ、同一のゲート線からのゲート信
号によって制御される前記各Ｘ変調電極上のそれぞれ一
つのフォトカソードの周りに共通して配設され、前記各
Ｘ変調電極とそのＸ変調電極に接続されたフォトカソー
ドの光電子放出を制御するゲート線ならびに画像信号線
の間にそれぞれ個別の前記スイッチング能動素子が接続
され、その各スイッチング能動素子を通じて画像信号線
からの画像信号が蓄積される個別の前記メモリ素子が前
記各Ｘ変調電極に接続されたことを特徴とする薄型ディ
スプレイの画素制御装置。
【請求項８】ドットマトリクス表示画面を構成する多
数の画素と、バックライトと、前記画素のそれぞれに対
向し前記バックライトから各画素を照射する光量を制御
する多数の液晶セルと、互いに絶縁されてマトリクス状
に配設された画像信号線ならびにゲート線と、前記各画
像信号線からの画像信号を前記画像信号線とゲート線の
間の所定のマトリクス位置にある前記液晶セルに印加す
る多数のＸ変調電極と、前記各ゲート線からのゲート信
号に関係付けて前記所定マトリクス位置にある前記各液
晶セルの作動タイミングおよびその作動期間を選択する
アドレス信号を受ける多数のＹアドレス電極を備え、前
記多数の液晶セルは、同一の一つのゲート線からのゲー
ト信号と同一の一つの画像信号線からの画像信号によっ
て作動制御される数個の液晶セルを組にした多数の液晶
セル・ブロックに分けられ、前記各液晶セル・ブロック
に属する液晶セルが共に前記Ｘ変調電極の個別の一つに
電気的に接続され、前記各Ｙアドレス電極がそれぞれ、
各液晶セル・ブロックにあって同一のゲート線からのゲ
ート信号によって制御される液晶セルに共通接続され、
前記各Ｘ変調電極と、そのＸ変調電極に接続された液晶
セルを制御するゲート線ならびに画像信号線の間に、そ
れぞれ個別のスイッチング能動素子が接続され、その各
スイッチング能動素子を通じて画像信号線からの画像信
号が蓄積される個別のメモリ素子が、前記各Ｘ変調電極
に接続されたことを特徴とする薄型ディスプレイの画素
制御装置。
【請求項９】各ブロックに属するフォトカソードある
いは液晶セルの数が２ないし１０に設定されたことを特
徴とする請求項５ないし請求項８のいずれかの項に記載
の薄型ディスプレイの画素制御装置。