JP2002158094A - 薄膜el素子及びその製造方法 - Google Patents

薄膜el素子及びその製造方法

Info

Publication number
JP2002158094A
JP2002158094A JP2000351860A JP2000351860A JP2002158094A JP 2002158094 A JP2002158094 A JP 2002158094A JP 2000351860 A JP2000351860 A JP 2000351860A JP 2000351860 A JP2000351860 A JP 2000351860A JP 2002158094 A JP2002158094 A JP 2002158094A
Authority
JP
Japan
Prior art keywords
layer
film
dielectric layer
dielectric
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000351860A
Other languages
English (en)
Other versions
JP4749536B2 (ja
Inventor
Yukihiko Shirakawa
幸彦 白川
Katsuya Uematsu
克也 植松
Masashi Miwa
将史 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2000351860A priority Critical patent/JP4749536B2/ja
Publication of JP2002158094A publication Critical patent/JP2002158094A/ja
Application granted granted Critical
Publication of JP4749536B2 publication Critical patent/JP4749536B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】 【課題】誘電体層に生じる欠陥、特に溶液塗布焼成法を
用いて形成された誘電体層の焼成時のクラックの発生を
抑制し、絶縁耐圧を向上させ、均一かつ信頼性の高い薄
膜EL素子とその製造方法を高コスト化することなく提
供する。 【解決手段】電気絶縁性を有する基板上にパターンを有
する電極層が形成され、さらに誘電体層が溶液塗布焼成
法を複数回繰り返すことにより多層状に形成された後、
発光層及び透明電極層が積層された構造を少なくとも有
する薄膜EL素子であって、前記多層状誘電体層と前記
電極層との間にバッファ層を備えた構造とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】電気絶縁性を有する基板と前
記基板上にパターンを有する電極層と前記電極層上に誘
電体層と発光層及び透明電極層が積層された構造を少な
くとも有する薄膜EL素子およびその製造方法に関す
る。
【0002】
【従来の技術】EL素子は液晶ディスプレイ(LCD)
や時計のバックライトとして実用化されている。
【0003】EL素子とは電界の印加によって物質が発
光する現象、すなわち、エレクトロルミネセンス(E
L)現象を用いた素子である。
【0004】EL素子には、粉末発光体を有機物やホウ
ロウに分散させ、上下に電極層を設けた構造を持つ分散
型EL素子と、電気絶縁性の基板上に2つの電極層と2
つの薄膜絶縁体の間に挟む形で形成した薄膜発光体を用
いた薄膜EL素子がある。また、それぞれについて、駆
動方式により直流電圧駆動型、交流電圧駆動型がある。
分散型EL素子は古くから知られており、製造が容易で
あるという利点があるが、輝度が低く寿命も短いのでそ
の利用は限られていた。一方、薄膜EL素子は、高輝
度、超寿命という特性を持つことから近年広く利用され
ている。
【0005】図2に従来の薄膜EL素子として代表的な
2重絶縁型薄膜EL素子の構造を示す。この薄膜EL素
子は、液晶ディスプレイやPDP等に用いられている青
板ガラスなどの透明基板(21)上に膜厚0.2μm〜
1μm程度のITOなどからなり所定のストライプ状の
パターンを有する透明電極層(22)、薄膜透明第1絶
縁体層(23)、0.2μm〜1μm程度の膜厚の発光
層(24)、薄膜透明第2絶縁体層(25)とが積層さ
れ、さらに透明電極層(22)と直交するようにストラ
イプ状にパターニングされたAl薄膜等の電極層(2
6)が形成され、透明電極層(22)と電極層(26)
で構成されるマトリックスで選択された特定の発光体に
電圧を選択的に印加することにより特定画素の発光体を
発光させ、その発光を基板側から取り出す。このような
薄膜絶縁体層は発光層内を流れる電流を制限する機能を
有し薄膜EL素子の絶縁破壊を抑えることが可能であり
安定な発光特性が得られることに寄与し、この構造の薄
膜EL素子は商業的にも広く実用化されている。
【0006】上記の薄膜透明絶縁体層(23),(2
5)はY23,Ta25,Ai34,BaTiO3,等
の透明誘電体薄膜がスパッタリングや蒸着等により約
0.1〜1μm程度の膜厚でそれぞれ形成されている。
【0007】発光体材料としては黄橙色発光を示すMn
を添加したZnSが、成膜のしやすさ,発光特性の観点
から主に用いられてきた。カラーディスプレーを作製す
るには、赤色,緑色、青色の3原色に発光する発光体材
料の採用が不可欠である。これらの材料としては青色発
光のCeを添加したSrSやTmを添加したZnS、赤
色発光のSmを添加したZnSやEuを添加したCa
S、緑色発光のTbを添加したZnSやCeを添加した
CaSなどが知られている。
【0008】また、、月刊ディスプレイ’98 4月号
「最近のディスプレイの技術動向」田中省作p1〜10
には、赤色発光を得る材料として、ZnS、Mn/Cd
SSe等、緑色発光を得る材料として、ZnS:TbO
F、ZnS:Tb等、青色発光を得るための材料とし
て、SrS:Cr、(SrS:Ce/ZnS)n、Ca
2Ga24:Ce、Sr2Ga24:Ce等をの発光材料
が開示されている。また、白色発光を得るものとして、
SrS:Ce/ZnS:Mn等の発光材料が開示されて
いる。
【0009】さらに、上記材料の内、SrS:Ceを青
色発光層を有する薄膜EL素子に用いることがIDW
(International Display Workshop)’97 X.Wu "Mul
ticolor Thin-Film Ceramic Hybrid EL Displays" p593
to 596に開示されている。さらに、この文献にはSr
S:Ceの発光層を形成する場合には、H2S雰囲気
下、エレクトロンビーム蒸着法により形成すると、高純
度の発光層を得ることが可能であることが開示されてい
る。
【0010】しかしながらこのような薄膜EL素子に
は、未だ構造上の問題が残っている。すなわち、絶縁体
層が薄膜で形成されているため、大面積のディスプレー
としたとき、透明電極のパターンエッジの段差部や、製
造工程で発生するゴミ等による薄膜絶縁体の欠陥を皆無
にすることが難しく、局所的な絶縁耐圧の低下により発
光層の破壊が生じることである。このような欠陥は、デ
ィスプレーデバイスとして致命的な問題となるため、薄
膜EL素子は、液晶ディスプレーやプラズマディスプレ
ーと比較して、大面積のディスプレーとして広く実用化
するためには大きな問題となっていた。
【0011】このような薄膜絶縁体の欠陥が生じるとい
う問題を解決するため、特開平7−50197公報や特
公平7−44072公報に基板として電気絶縁性のセラ
ミック基板を用い、発光体下部の薄膜絶縁体のかわりに
厚膜誘電体を用いた薄膜EL素子が開示されている。図
3に示すようにこの薄膜EL素子は、セラミックなどの
基板(31)上に、下部厚膜電極層(32)、厚膜誘電
体層(33)、発光層(34)、薄膜絶縁体層(3
5)、上部透明電極層(36)が積層された構造になっ
ている。このように、図2に示した薄膜EL素子の構造
とは異なり、発光体の発光を基板とは反対の上部側から
取り出すため、透明電極層は上部に構成されている。
【0012】この薄膜EL素子では厚膜誘電体層は数1
0(m〜数100μmと薄膜絶縁体層の数100〜数1
000倍の厚さに形成される。そのため、電極の段差や
製造工程のゴミ等によって形成される欠陥に起因する絶
縁破壊が非常に少なく,高い信頼性と製造時の高い歩留
まりを得ることができるという利点を有している。ま
た、この厚膜誘電体層を用いることによって発光層に印
加される実効電圧が降下する問題を生じるが、誘電体層
に高誘電率材料を用いることによりこの問題を改善して
いる。
【0013】しかしながら、厚膜誘電体層上に形成され
る発光層は数100nmと厚膜誘電体層の1/100程
度の厚さしか有していない。このため、厚膜誘電体層は
発光層の厚み以下のレベルでその表面が平滑でなければ
くてはならないが、通常の厚膜工程で作製された誘電体
表面を十分平滑にすることは困難であった。
【0014】すなわち、厚膜誘電体層は本質的に粉体原
料を用いたセラミックスで構成されるため、緻密に焼結
させるためには通常30〜40%程度の体積収縮を生じ
るが通常のセラミックスが焼結時に3次元的に体積収縮
して緻密化するのに対し、基板上に形成された厚膜セラ
ミックスの場合、厚膜は基板に拘束されてているため、
基板の面内方向には収縮できず、厚さ方向に1次元的に
しか体積収縮出来ない。このため厚膜誘電体層の焼結は
不十分なまま本質的に多孔質体となってしまう。
【0015】また、緻密化の過程が、一定の粒度分布を
持った粉体のセラミック固相反応のため、異常結晶成長
や巨大空孔の形成などの焼結異常点が形成されやすい。
さらに厚膜の表面粗さは、多結晶焼結体の結晶粒サイズ
以下にはならないため、上記のような欠陥が無くともそ
の表面はサブμmサイズ以上のの凹凸形状になる。
【0016】このように誘電体層の表面の欠陥、あるい
は膜質が多孔質であることや凹凸形状であると、その上
に蒸着法やスパッタリング法で形成される発光層が表面
形状に追随して均一に形成することが出来ない。このた
め、このような基板の非平坦部に形成された発光層部に
は効果的に電界を印加できないために、有効発光面積が
減少することや、膜厚の局所的な不均一性から発光層が
部分的に絶縁破壊して発光輝度の低下を生じる問題があ
った。さらに、膜厚が局所的に大きく変動するため、発
光層に印加される電界強度が局所的に大きくばらつき明
確な発光電圧敷居値が得られない問題があった。
【0017】このため、従来の製造プロセスでは厚膜誘
電体層の表面の大きな凹凸を研磨加工により取り除いた
後、さらに微細な凹凸をゾルゲル工程により取り除くと
言った作業を必要としていた。
【0018】しかし、ディスプレー用などの大面積の基
板を研磨するのは技術的に困難でありコストを高める要
因であった。そして、ゾルゲル工程を付加することはさ
らにコストを高める要因であった。また、厚膜誘電体層
に異常焼結点が存在して研磨で取りきれない大きな凹凸
が発生した場合には、このゾルゲル工程の付加でも対処
ができず歩留まりを低下させる要因であった。このた
め、低コストで発光欠陥のない誘電体層を厚膜誘電体で
形成することは極めて困難であった。
【0019】また、厚膜誘電体層はセラミックスの粉体
材料焼結プロセスで形成されるため、その焼成温度が高
い。すなわち、焼成温度としては通常のセラミックスと
同様に800℃以上、通常は850℃を要し、特に緻密
な厚膜焼結体を得るためには900℃以上の焼成温度が
必要となる。このような厚膜誘電体層を形成する基板と
しては、耐熱性及び誘電体層との反応性の問題からアル
ミナセラミックスやジルコニアセラミックス基板に限定
され、安価なガラス基板を用いることは困難である。前
記のセラミックス基板は、ディスプレー用として用いる
場合、大面積で良好な平滑性を有することが必要な条件
であるが、このような条件の基板を得ることは技術的に
極めて難しく、コストを高める要因であった。
【0020】さらに、下部電極層として用いる金属膜も
その耐熱性からパラジウムや白金等の高価な貴金属を使
う必要があり、コストを高める要因であった。
【0021】このような問題点を解決するために、本発
明者は誘電体層として、従来の厚膜誘電体や、スパッタ
リング法等で形成される薄膜誘電体の代わりに、溶液塗
布焼成法を複数回繰り返すことにより従来の薄膜誘電体
層より厚い多層状誘電体層を形成することを特願200
0−299352において提案した。
【0022】上記の多層状誘電体層を用いた薄膜EL素
子の構造を図4に示す。この薄膜EL素子は電気絶縁性
を有する基板(41)上に、所定のパターンを有する下
部電極層(42)と、その上に溶液塗布焼成法を複数回
繰り返すことによって形成された多層状誘電体層(4
3)と、さらに誘電体層上に発光層(44)、好ましく
は薄膜絶縁体層(45)、透明電極層(46)が積層さ
れた構造である。
【0023】このような構造の多層状誘電体層は、従来
の薄膜誘電体と比較して、高い絶縁耐圧と、工程中のゴ
ミ等による局所的な絶縁欠陥を防ぐことができるととも
に表面平坦性が著しく良好であるという特徴を有する。
さらに、上記の多層状誘電体層を用いた薄膜EL素子は
700℃以下の温度で誘電体層を形成することが可能な
ため、セラミックス基板と比較して安価なガラス基板を
用いることが可能である。
【0024】しかしながら、このような溶液塗布焼成法
を用いた場合、下部電極上に形成された第一層の誘電体
層中に焼成時に多数のクラックを生じやすく、このクラ
ック部は局所的な絶縁欠陥すなわち絶縁耐圧の低い箇所
であり絶縁破壊の原因となるため実用上の問題となって
いた。
【0025】次に図5を用いて従来の多層状に形成した
誘電体層の形成工程を説明する。図5Aは基板(51)
上にストライプ状にパターニングされた下部電極層(5
2)とその電極層上に溶液塗布焼成法により誘電体層第
1層(53-1)が形成されている。
【0026】しかし、この従来の構造の形成工程におい
ては溶液塗布後の焼成時に、誘電体層に何らかの原因で
クラック(57)が形成されやすく、この部分は欠陥と
なって誘電体層の絶縁不良点となる。このようなクラッ
クは特に金属電極層上に形成する第1層目の溶液塗布焼
成誘電体層で極めて高密度に発生しやすい。このような
クラックによる誘電体層の欠陥、特に電極上に形成され
る欠陥は誘電体層の絶縁耐圧低下の直接的な原因とな
り、EL素子にとって致命的な欠陥となる。
【0027】図5Bは、誘電体層が溶液塗布焼成法を4
回繰り返すことにより多層状に形成されている。誘電体
層第1層形成時に発生したクラックは誘電体層第2層
(53-2)によって埋められ、さらに誘電体第3層
(54−3)、第4層(54−4)が形成されている。
このように溶液塗布焼成法を繰り返すことにより、下部
電極のパターンエッジ部近傍や、誘電体層中の欠陥によ
る誘電体層の膜厚減少に伴う絶縁耐圧欠陥部を抑制する
ことが可能となる。
【0028】このように誘電体層として溶液塗布焼成法
を複数回繰り返すことにより形成した多層状誘電体層を
用いることにより誘電体層に発生するクラックによる耐
圧の低下を抑制することが可能であるものの十分ではな
かった。
【0029】
【発明が解決しようとする課題】本発明の目的は従来の
薄膜EL素子において問題とされた誘電体層に生じる欠
陥、特に溶液塗布焼成法を用いて形成された誘電体層の
焼成時のクラックの発生を抑制し、絶縁耐圧を向上さ
せ、均一かつ信頼性の高い薄膜EL素子とその製造方法
を高コスト化することなく提供することにある。
【0030】
【課題を解決するための手段】上記の課題は以下の
(1)乃至(10)の本発明により解決される。 (1)電気絶縁性を有する基板と前記基板上にパターン
を有する電極層と前記電極層上に誘電体層と発光層及び
透明電極層が積層された構造を少なくとも有する薄膜E
L素子であって、前記電極層上にバッファ層を有し、前
記誘電体層が前記バッファ層上に溶液塗布焼成法を複数
回繰り返すことにより多層状に形成されていることを特
徴とする薄膜EL素子。 (2)前記バッファ層が高誘電率膜であることを特徴と
する(1)記載の薄膜EL素子。 (3)前記バッファ層が比誘電率が100以上の高誘電
率膜であることを特徴とする(1)または(2)に記載
の薄膜EL素子。 (4)前記バッファ層がペロブスカイト構造誘電体によ
り構成されていることを特徴とする(1)乃至(3)の
いずれかに記載の薄膜EL素子。 (5)前記バッファ層がスパッタ法により形成されたこ
とを特徴とする(1)乃至(3)のいずれかに記載の薄
膜EL素子。 (6)前記多層状誘電体層の膜厚が4μm以上16μm
以下であることを特徴とする(1)乃至(5)のいずれ
かに記載の薄膜EL素子。 (7)前記多層状誘電体層が溶液塗布焼成法を3回以上
繰り返すことにより形成されていることを特徴とする
(1)乃至(6)のいずれかに記載の薄膜EL素子。 (8)電気絶縁性を有する基板と前記基板上にパターン
を有する電極層と前記電極層上に誘電体層と発光層及び
透明電極層が積層された構造を少なくとも有する薄膜E
L素子の製造方法であって、前記電極層上にバッファ層
を形成し、前記誘電体層を前記バッファ層上に溶液塗布
焼成法を複数回繰り返すことにより多層状に形成するこ
とを特徴とする薄膜EL素子の製造方法。 (9)前記バッファ層を高誘電材料により構成する
(8)に記載の薄膜EL素子の製造方法。 (10)前記バッファ層をスパッタ法により形成するこ
とを特徴とする(8)または(9)に記載の薄膜EL素
子の製造方法。
【0031】
【発明の実施の形態】本発明者は、上述したクラックの
発生が各種溶液塗布焼成法用前駆体溶液を試みる中で共
通して発生することを見いだし、その原因を解析した結
果、溶液塗布焼成法に共通する焼成過程における問題点
であり、その原因を以下のように推定した。ここで前駆
体溶液とはゾルゲル法、MOD法などの溶液塗布焼成法
において原料化合物が溶媒に溶解されて生成する中間化
合物を含む溶液を指す。
【0032】溶液塗布焼成法に用いる前駆体溶液は、誘
電体層を構成する金属元素の金属アルコキシドもしくは
金属有機化合物、およびこれら金属元素源と溶液中の有
機物の複合体とさらに揮発性溶剤等から構成される。溶
液塗布焼成法の膜形成方法は、基板にこの前駆体溶液を
スピンコーティングやディップコーティング、スプレー
コーティング等の手法で塗布することで前駆体溶液層を
基板上に形成し、次いでその溶液層を焼成する工程で前
駆体溶液中の有機成分を除去し、金属元素と酸素の結合
により超微細酸化物相を生成し、さらにこの酸化物を焼
結することで誘電体が形成される。
【0033】ここで、焼成工程における膜厚の変化を図
6に示す。図では塗布直後の膜厚を1として焼成工程に
おける相対膜厚の変化を示している。この焼成工程にお
いて、次のような現象が発生する。まず、比較的低温
(〜200℃)で前駆体溶液中の溶剤成分がその沸点に
応じた温度までに揮発し、塗布された溶液の溶液層の膜
厚が大幅に減少する。この時点では膜厚は最終膜厚と比
較してまだかなり大きく、膜中には多数の有機物が存在
するため、膜は機械的に柔らかく、クラック等は発生し
にくい。
【0034】さらに温度が上がる(〜400℃)と金属
元素源と(溶液中の)有機物との複合体から有機成分が
徐々に分解等により揮発し、膜厚がさらに減少すると共
に、膜が機械的に堅くなり、この膜の体積収縮に伴って
発生する大きな引っ張り応力が発生する。この時点で最
も大きなクラックが発生しやすくなる。
【0035】この段階の後、膜中から有機成分がほぼ無
くなると共に、残った金属元素の酸化物が焼結により結
晶性の誘電体膜が形成されると再度焼結に伴う物質移動
により前段階の引っ張り応力が一部緩和されると同時に
焼結に伴う応力が発生する。この時点でのクラックはあ
まり大きなものは形成されない。
【0036】溶液塗布焼成法により形成される誘電体層
は通常このような過程で形成されると推定され、当然こ
のような焼成過程でクラックが発生しないように前駆体
溶液の組成と塗布焼成条件を設定するのであるが、この
ように最適化された場合でも、前記クラックが金属電極
層上では非常に高い頻度で発生してしまう。
【0037】この原因は、前述した焼成過程において、
金属電極層が、基板と異なった熱膨張係数を持ち、通常
この熱膨張係数が基板の熱膨張係数よりも大きいため電
極層中に圧縮応力が発生し、電極中に微少なヒルロック
が形成されたり、また電極を構成する金属の融点が十分
高くないために、金属電極の再結晶現象が発生する。こ
のため、通常のセラミックやガラス基板と比較して、溶
液塗布焼成誘電体層に局所的に過大な応力がかかること
が原因であると考えられる。
【0038】本発明者は、このようにクラック発生原因
を推定し、考察を行った結果、誘電体層と金属電極層と
の間にバッファ層を設け、金属電極層表面に対して機械
的クランプ効果を持たせることでクラックの発生を抑制
できることを見いだした。
【0039】図1は本発明の薄膜EL素子の構造図であ
る。本発明の薄膜EL素子は電気絶縁性を有する基板
(11)上に、所定のパターンを有する下部電極層(1
2)と、その上にバッファ層(10)を介して溶液塗布
焼成法を複数回繰り返すことによって形成された多層状
誘電体層(13)と、さらに誘電体層上に薄膜絶縁体層
(17)、発光層(14)、薄膜絶縁体層(15)、透
明電極層(16)が積層された構造である。尚、薄膜絶
縁体層(17)および薄膜絶縁体層(15)は省略して
も良い。
【0040】本発明の薄膜EL素子はバッファ層の効果
により下部電極層上で誘電体層におけるクラックの発生
を抑えることができる。このため、欠陥の原因は製造工
程に起因するゴミやパターンエッジ部であるが、このよ
うなゴミなどによる欠陥の発生は十分少なく、また、そ
れらの欠陥による絶縁耐圧欠陥部も溶液塗布焼成法を繰
り返すことにより抑制することが可能となる。従って、
絶縁破壊の原因となる局所的な絶縁耐圧の低い箇所の発
生を極めて少なくできる。
【0041】基板は電気絶縁性を有しその上に形成され
る下部電極層、誘電体層を汚染することなく、所定の耐
熱強度を維持できるもので有れば特に限定されるもので
はない。
【0042】具体的な材料としては、アルミナ(Al2
3)、石英ガラス(SiO2)、マグネシア(Mg
O)、フォルステライト(2MgO・SiO2)、ステ
アタイト(MgO・SiO2)、ムライト(3Al23
・2SiO2)、ベリリア(BeO)、ジルコニア(Z
rO2)、窒化アルミニウム(AlN)、窒化シリコン
(SiN)、炭化シリコン(SiC)等のセラミック基
板や結晶化ガラスや、高耐熱ガラス、青板ガラス等を用
いてもよく、またホウロウ処理を行った金属基板等も使
用可能である。
【0043】これらの中でも特に結晶化ガラスや、高耐
熱ガラス、また、形成する誘電体層の焼成温度との整合
が取れれば青板ガラスがその低コスト性、表面性、平坦
性、大面積基板作製の容易さから好ましい。
【0044】下部電極層は、複数のストライプ状のパタ
ーンを有するように形成され、その線幅が1画素の幅と
なりライン間のスペースは非発光領域となるため極力ラ
イン間のスペースを小さくしておくことが望ましく、目
的とするディスプレーの解像度にもよるが、例えば線幅
200〜500μm、スペース20μm程度が必要であ
る。
【0045】下部電極層の材質としては、高い導電性が
得られ、かつ誘電体層形成時にダメージを受けず、さら
に誘電体層や発光層と反応性が低い材質が望ましい。こ
のような下部電極層材料としては、Au、Pt、Pd、
Ir、Ag等の貴金属や、Au−Pd、Au−Pt、A
g−Pd,Ag−Pt等の貴金属合金や、Ag−Pd−
Cu等の貴金属を主成分とし非金属元素を添加した電極
材料が誘電体層焼成時の酸化雰囲気に対する耐酸化性が
容易に得られるため望ましい。またNi,Cu等の卑金
属を用い、誘電体層を焼成するときの酸素分圧をこれら
の非金属が酸化されない範囲に設定して用いることもで
きる。下部電極層の形成方法としては、スパッタ法、蒸
着法、めっき法等の公知の技術を用いればよい。
【0046】本発明では誘電体層をバッファ層を介して
溶液塗布焼成法により多層状誘電体層に形成する。
【0047】誘電体層は、高誘電率で高耐圧の材質で構
成することが望ましい。ここで、誘電体層と発光層の比
誘電率をそれぞれe1、e2とし、膜厚をd1、d2と
し、上部電極層と下部電極層間に電圧Voを印加した場
合、発光層に印加される電圧V2は次式で示される。 V2/Vo=(e1×d2)/(e1×d2+e2×d1) ------ (1) 発光層の比誘電率をe2=10、膜厚をd2=1μmと
仮定した場合、 V2/Vo=e1/(e1+10×d1) ------- (2) 発光層に実効的にかかる電圧は少なくとも印加電圧の5
0%以上、好ましくは80%以上、さらに好ましくは9
0%以上であることから上式より 50%以上の場合、e1≧10×d1 -------- (3) 80%以上の場合、e1≧40×d1 -------- (4) 90%以上の場合、e1≧90×d1 -------- (5) すなわち、誘電体層の比誘電率は少なくとも単位をμm
で表したときの膜厚の少なくとも10倍以上、好ましく
は40倍以上、より好ましくは90倍以上が必要とな
る。例えば、誘電体層の膜厚が5μmであれば、その比
誘電率は50〜200〜450以上が必要である。
【0048】このような高誘電率材料としては、例え
ば、BaTiO3、(BaxCa1-x)TiO3、(Bax
Sr1-x)TiO3、PbTiO3、Pb(Zrx
1-x3等のペロブスカイト構造を持った(強)誘電体
材料や、Pb(Mg1/3Ni2/3)O3等に代表される複
合ペロブスカイトリラクサー型強誘電体材料や、Bi4
Ti3 12、SrBi2Ta29等に代表されるビスマス
層状化合物、(SrxBa1-x)Nb26、PbNbO6
等に代表されるタングステンブロンズ型強誘電体材料が
用いられる。この中でも、BaTiO3やPZT等のペ
ロブスカイト構造を持った強誘電体材料が、比誘電率が
高く比較的低温での合成が容易であるため好ましい。
【0049】前記誘電体層はゾルゲル法やMOD法等の
溶液塗布焼成法により形成される。ゾルゲル法とは、一
般には溶媒に溶かした金属アルコキシドに所定量の水を
加え、加水分解、重縮合反応させてできるM−O−M結
合を持つゾルの前駆体溶液を基板に塗布し焼成させるこ
とによって膜形成をする方法である。また、MOD(Me
tallo-Organic Decomposition )法とは、M−O結合を
持つカルボン酸の金属塩などを有機溶媒に溶かして前駆
体溶液を形成し、基板に塗布し焼成させることによって
膜形成をする方法である。
【0050】ゾルゲル法とMOD法は、完全に別個の方
法ではなく、相互に組み合わせて用いることが一般的で
ある。例えばPZTの膜を形成する際、Pb源として酢
酸鉛を用い、Ti,Zr源としてアルコキシドを用いて
溶液を調整することが一般的である。また、ゾルゲル法
とMOD法の二つの方法を総称してゾルゲル法と呼ぶ場
合もあるが、いずれの場合も前駆体溶液を基板に塗布
し、焼成することによって膜を形成することから本明細
書では溶液塗布焼成法とする。また、サブμmの誘電体
粒子と誘電体の前駆体溶液を混合した溶液であっても本
発明の誘電体の前駆体溶液に含まれ、その溶液を基板に
塗布焼成する場合であっても本発明の溶液塗布焼成法に
含まれる。
【0051】溶液塗布焼成法は、ゾルゲル法、MOD法
いずれの場合も、誘電体を構成する元素がサブμm以下
のオーダーで均一に混合されるため、厚膜法による誘電
体形成のような本質的にセラミックス粉体焼結を用いた
手法と比較して、極めて低温で誘電体を合成することが
可能である。
【0052】例えば、BaTiO3やPZT等のペロブ
スカイト構造強誘電体を例に取ると、通常のセラミック
ス粉体焼結法では900〜1000℃以上の高温プロセ
スが必要であるが、溶液塗布焼成法を用いれば、500
〜700℃程度の低温で形成可能であるこのように、溶
液塗布焼成法により誘電体層を形成することにより、従
来の厚膜法では耐熱性の観点で使用不可能であった高耐
熱ガラスや結晶化ガラス、また青板ガラス等の使用が可
能になる。
【0053】また、多層状誘電体層を構成する各層の膜
厚を等しく形成しても良く、あるいは各層を異なった膜
厚で形成しても良い。そして、この各層は同一の材質か
ら構成されても良く、あるいは異なった材質から構成さ
れても良い。
【0054】バッファ層はそれ自体が金属電極上でクラ
ックを発生せず、かつ十分な機械的クランプ効果を持た
せることが必要である。そのため、バッファ層の形成時
や、バッファ層形成後の溶液塗布焼成法による焼成過程
においてもバッファ層に過度な体積収縮が起こらず、か
つ金属電極と比較して十分堅く、かつ適当な膜厚を持つ
ことが必要である。このようなバッファ層の形成方法と
しては、バッファ層を形成したその時点でバッファ層の
密度が十分高く、バッファ層形成後の溶液塗布焼成層の
焼成時にバッファ層の体積収縮が小さく、電極層のクラ
ンプ効果が発揮できる方法がよい。すなわちバッファ層
の形成方法としては、上述した溶液塗布焼成法のような
所期の構造を形成する過程で大幅な体積収縮が生じる方
法は好ましくなく体積収縮を生じることなく緻密な膜形
成法が必要とされる。
【0055】このような膜形成法としては、真空蒸着法
や、スパッタリング法、CVD法等の方法を用い、目的
組成物の組成と密度に近い膜を後熱処理等を経ずに直接
基板上に形成できる成膜方法が必要である。この内、ス
パッタリング法は、ターゲット組成と同組成の薄膜を容
易に形成できるため特に好ましい形成方法であり、結晶
化状態の薄膜で密度95%以上、アモルファス状態の薄
膜でも密度80%以上の薄膜を容易に形成することが可
能である。
【0056】次に、バッファ層の比誘電率の影響に関し
て説明する。誘電体層とバッファ層の比誘電率をそれぞ
れe3、e4とし、膜厚をd3、d4とした場合の誘電
体層とバッファ層複合体の実効比誘電率e5は次式で示
される。 e5=e3×1/[1+(e3/e4)×(d4/d3)] ------- ( 6) バッファ層の挿入による誘電体層/バッファ層複合層の
実効的な比誘電率の低下は、前記の誘電体層と発光層と
の比誘電率と発光層に印加される実効電圧との関係から
考えて、少ないことが必要であり、複合層の比誘電率は
少なくとも誘電体層単独の場合の90%以上、好ましく
は95%以上であることが望まれる。従って、(6)式
より 90%以上の場合、e3/d3≦9×e4/d4 -------- (7 ) 95%以上の場合、e3/d3≦19×e4/d4 -------- (8 ) 例えば誘電体層の比誘電率を1000、膜厚を8μmと
仮定すると、バッファ層の比誘電率と膜厚の比率は、1
125以上、好ましくは2375以上となる。従って、
バッファ層の膜厚を0.1μmと仮定すると、比誘電率
は112.5〜237.5以上が必要となり、バッファ
層の膜厚を0.01μmと仮定すれば比誘電率は11.
25〜23.75以上が必要となる。
【0057】バッファ層の膜厚としては、電極層と誘電
体層との相互作用による誘電体層形成時のクラック発生
を抑制する効果が得られればよく、電極のクランプ効果
という点では膜厚が大きければよりその効果が顕著にな
ることが予想され、本発明者の実験的検討によれば、ス
パッタリング法によって形成した酸化物薄膜の場合、膜
厚としては10nm以上からクラック抑制効果は十分に
認められ、膜厚が増大するにつれてクラック抑制効果が
向上し、100nm以上になると、電極上のクラックが
完全に無くなることが明らかになった。従って、必要と
される膜厚は、少なくとも10nm以上、好ましくは1
00nm以上である。この効果は約1μmの厚さまで同
様に認められるがそれ以上の厚さでは後述するようにオ
ーバーハングを生じるおそれがある。このため、上限は
好ましくは1μm以下、より好ましくは電極層厚の1/
2以下であるバッファ層の材質としては、アルミナ(比
誘電率8)、ジルコニア(比誘電率約10)、Ta25
(比誘電率約25)等の絶縁性材料を用いることができ
るが、前述の比誘電率と膜厚の関係と、クラック抑制効
果、誘電体層との反応性の点から、好ましくは高誘電率
材料、例えばTiO2(比誘電率約80)等の材料、特
に好ましくは100以上の比誘電率を持つ高誘電率材
料、例えば、Pb2-x(Zr1-yTiy)26-z等のパイロ
クロア型誘電体、Bi4Ti312、SrBi2Ta29
等に代表されるBi層状化合物型誘電体等の材料、チタ
ン酸バリウム(BaTiO3)、チタン酸ストロンチウ
ム(SrTiO3)、チタン酸カルシウム(CaTi
3)、チタン酸鉛(PbTiO3)、ジルコン酸鉛(P
bZrO3)等のペロブスカイト型高誘電率材料を形成
する組成物や、これらの混合体、固溶体組成((Ba
1-xSrx)TiO3、PZT等)、ペロブスカイト型リ
ラクサー酸化物が好適である。この中でも特に、BaT
iO3やPZT等のペロブスカイト構造を持った強誘電
体材料が、比誘電率が高く比較的低温での合成が容易で
あるため好ましい。このような材料はバッファ層として
好適な比誘電率を100以上とすることが容易である。
【0058】また、溶液塗布焼成法で形成する誘電体層
と同一の結晶構造の材料を用いることで、誘電体層とバ
ッファ層の反応や誘電体層の異相の形成等を容易に避け
ることができる。さらに同一組成とすれば、バッファ層
を用いることによる、バッファ層/誘電体層複合層の実
効的な比誘電率の低下を完全になくすことが可能であ
り、発光層に印加させる実効電圧値の低下を避けること
ができる。
【0059】通常これらの材料は成膜後熱処理を行うこ
とで高い誘電率を得ることができる。本発明では溶液塗
布焼成法により誘電体層を形成する工程で500〜70
0℃程度の熱処理を行う。この熱処理工程はバッファ層
に対しても熱処理の効果を与えることができる。このた
めバッファ層を形成後あらかじめ熱処理を行っても良い
が熱処理を行っていなくても溶液塗布焼成法における熱
処理工程によりバッファ層を高誘電率を有するものとす
ることができる。
【0060】さらに、本発明の作用を明確に説明するた
め、誘電体層を本発明によるバッファ層を介して溶液塗
布焼成法により多層状誘電体層に形成せず、スパッタリ
ング法により形成した場合について電子顕微鏡写真を用
いて説明する。図7は3μmの下部電極層を形成し、パ
ターニングした基板上に、スパッタリング法でBaTi
3薄膜を8μm形成した場合の電子顕微鏡写真であ
る。図6より明らかなように、スパッタリング法によっ
て誘電体層を形成した場合、誘電体膜の表面は基板の段
差を強調する形で形成されるため、誘電体表面は著しい
凹凸とオーバーハングが発生する。このような表面形状
の凹凸現象は、スパッタリング法以外にも蒸着法で誘電
体層を形成した場合も同じように認められている。この
ような誘電体層上には、EL発光層のような機能性薄膜
を形成し使用することは全く不可能である。
【0061】すなわち、本発明は下部電極層上にバッフ
ァ層を介して溶液塗布焼成法を複数回繰り返すことによ
って形成することにより、従来下部電極上で発生してい
た誘電体層第1層のクラックもバッファ層の効果により
抑制できるとともに従来のスパッタリング法等の手法で
形成した誘電体層では不可能であった下部電極層の段差
やゴミ等による欠陥を溶液塗布焼成法を複数回繰り返す
ことによって完全に被覆し、さらに誘電体層表面が平坦
化され、かつ絶縁耐圧の弱い部分を極めて少なくするこ
とができる。
【0062】本発明者による詳細な実験の結果、上記の
効果は、以下の条件において特に効果が認められた。
【0063】第1に、誘電体層を下部電極層上にバッフ
ァ層を介して溶液塗布焼成法を複数回繰り返すことによ
って形成することである。この効果は前記したとおりで
あり、特に問題となる誘電体層第1層のクラック発生の
問題を解決できる。さらに繰り返し回数を3回以上とし
た場合、単層の誘電体層にゴミ等の原因によって発生し
た欠陥部の膜厚が、少なくとも多層状誘電体層の平均膜
厚の2/3以上にすることが可能である。通常誘電体層
の絶縁耐圧の設計値としては、予定印加電圧の50%程
度の余裕を見込むため、上記の欠陥によって発生した局
所的な耐圧低下部でも絶縁破壊等の問題を回避すること
が可能となる。
【0064】第2にバッファ層を高誘電率膜、特に好ま
しくは比誘電率を100以上の物質とすることである。
バッファ層を高誘電率膜とすることでバッファ層の介在
による誘電体層の実効的な比誘電率低下を防ぎ、特に比
誘電率を100以上とすることで、誘電体層の実効的な
比誘電率低下を無視できる範囲まで減少させることが可
能となる。特に好ましくはバッファ層を前記高誘電率膜
をペロブスカイト構造を有する誘電体膜で構成すること
である。バッファ層をペロブスカイト構造を有する誘電
体膜とすることで容易に比誘電率を100以上とするこ
とができる。
【0065】第3にバッファ層をスパッタリング法で形
成することである。スパッタ法により高密度のバッファ
層が形成できるため、膜厚が10nmと非常に薄い領域
から金属電極の機械的クランプ効果が発生し、溶液塗布
焼成法による誘電体第1層のクラック発生を抑制するこ
とができる。このように膜厚が薄いバッファ層を用い、
かつ高誘電率を用いることで、バッファ層が介在するこ
とによる誘電体層の実効的な比誘電率の低下を最小限に
抑えることが可能となる。
【0066】第4に多層状誘電体層の膜厚を4μm以
上、16μm以下とすることである。本発明者の検討に
よれば、通常のクリーンルーム内での工程で発生するゴ
ミ等のパーティクルサイズは0.1〜2μm、特に1μ
m前後に集中しており、平均膜厚を4μm以上、好まし
くは6μm以上とすることでゴミ等の欠陥による誘電体
層欠陥部の絶縁耐圧を平均耐圧の2/3以上とすること
が可能である。
【0067】膜厚が16μm以上になると溶液塗布焼成
法の繰り返し回数が多くなりすぎるためコストの増大と
なる。さらに、式(3)〜(5)に示されるように、誘
電体層の膜厚を大きくすると誘電体層の比誘電率自体を
大きくする必要があり、例えば膜厚が16μm以上の場
合、必要とされる比誘電率は、160〜640〜144
0以上となる。しかし、一般に溶液塗布焼成成法を用い
て比誘電率1500以上の誘電体層を形成することは技
術的困難が大きい。また、本発明では耐圧が高く欠陥の
無い誘電体層が容易に形成可能であるため、16μm以
上の誘電体層を形成する必要が無い。このため、膜厚の
上限は16μm以下、好ましくは12μm以下である。
【0068】また、誘電体層の膜厚が下部電極層の膜厚
の4倍以上とすることで、下部電極層のパターニングに
よって生じるパターンエッジ部の被覆性と誘電体層表面
の平坦性を十分に改善できる。
【0069】多層状誘電体層上に薄膜絶縁体層(17)
は、前記したように省略しても良いがこれを有すること
が好ましい。この薄膜絶縁体層は抵抗率として、108
Ωcm以上、特に1010〜1018Ωcm程度が好まし
い。また、比較的高い比誘電率を有する物質であること
が好ましく、その比誘電率εとしては、好ましくはε=
3〜1000程度である。この薄膜絶縁体層の構成材料
としては、例えば酸化シリコン(SiO2)、窒化シリ
コン(SiN)、酸化タンタル(Ta25)、チタン酸
ストロンチウム(SrTiO3)、酸化イットリウム
(Y23)、チタン酸バリウム(BaTiO3)、チタ
ン酸鉛(PbTiO3)、ジルコニア(ZrO 2)、シリ
コンオキシナイトライド(SiON)、アルミナ(Al
23)、ニオブ酸鉛(PbNb26)等を用いることが
できる。また、薄膜絶縁体層は多層状誘電体層と同じ物
質で構成することが好ましい。薄膜絶縁体層を形成する
方法としては、スパッタ法や蒸着法を用いることができ
る。また、薄膜絶縁体層の膜厚としては、好ましくは5
0〜1000nm、特に好ましくは50〜500nm程
度である。
【0070】発光層の材料としては特に限定されない
が、前述したMnをドープしたZnS等の公知の材料が
使用できる。これらの中でも、SrS:Ceは優れた特
性を得られることから特に好ましい。発光層の膜厚とし
ては、特に制限されるものではないが、厚すぎると駆動
電圧が上昇し、薄すぎると発光効率が低下する。具体的
には、発光体材料にもよるが、好ましくは100〜20
00nm程度である。
【0071】発光層の形成方法は、気相堆積法を用いる
ことが可能である。気相堆積法としては、スパッタ法や
蒸着法等の物理的気相堆積法やCVD法等の化学的気相
堆積法が好ましい。また、前述したように特にSrS:
Ceの発光層を形成する場合には、H2S雰囲気下、エ
レクトロンビーム蒸着法により形成すると、高純度の発
光層を得ることが可能である。
【0072】発光層の形成後、好ましくは加熱処理を行
う。加熱処理は、基板側から電極層、誘電体層、発光層
と積層した後に行っても良いし、基板側から電極層、誘
電体層、発光層、薄膜絶縁体層、あるいはこれに電極層
を形成した後に加熱処理(キャップアニール)を行って
も良い。熱処理の温度は形成する発光層によるが、好ま
しくは300℃以上、より好ましくは、400℃以上、
また、誘電体層の焼成温度以下、処理時間は10〜60
0分である。加熱処理時の雰囲気としては、発光層の組
成、形成条件によりAir、N2,Ar,He等を選べ
ばよい。
【0073】発光層上に形成される薄膜絶縁体層(1
5)は、前記したように省略しても良いがこれを有する
ことが好ましい。この薄膜絶縁体層(15)は多層状誘
電体層上の薄膜絶縁体層(17)と同様の物質で構成さ
れるが、特に多層状誘電体層と同じ物質で構成すること
が好ましい。薄膜絶縁体層(15)を形成する方法とし
ては、薄膜絶縁体層(17)と同様である。また、薄膜
絶縁体層(15)の膜厚としては、好ましくは50〜1
000nm、特に好ましくは50〜500nm程度であ
る。
【0074】透明電極層は膜厚0.2μm〜1μmのI
TOやSnO2(ネサ膜)、ZnO−Al等の酸化物導
電性材料等が用いられる。透明電極層の形成方法として
は、スパッタ法のほか蒸着法等の公知の技術を用いれば
よい。
【0075】なお、上記した薄膜EL素子は単一発光層
のみを有するが、本発明の薄膜EL素子は、このような
構成に限定されるものではなく、膜厚方向に発光層を複
数積層しても良いし、マトリックス状にそれぞれ種類の
異なる発光層(画素)を組み合わせて平面的に配置する
ような構成としても良い。
【0076】また、本発明の薄膜EL素子は電子顕微鏡
による観察で容易に識別される。すなわち、本発明にお
いて前記電極層上にバッファ層を有し、前記誘電体層が
前記バッファ層上に溶液塗布焼成法を複数回繰り返すこ
とにより多層状に形成された誘電体層はバッファ層の存
在や誘電体層が多層状に形成されている特徴のみならず
他の方法を用いて形成された誘電体層との膜質の違いも
観察される。さらに、誘電体層表面の平滑性が極めて良
好であるという特徴がある。また、バッファ層の効果に
より誘電体層第1層のクラック発生が抑制されるため、
誘電体層第1層から欠陥の少ない誘電体層が形成されて
いる。
【0077】上記したように本発明の薄膜EL素子は、
発光層が積層される誘電体層表面の平滑性が極めて良好
であり、絶縁耐圧が高くかつ欠陥が著しく少ないため、
高性能、高精細のディスプレイを容易に構成することも
できる。また、製造工程が容易であり、製造コストを低
く抑えることが可能である。
【0078】
【実施例】以下に本発明の実施例を具体的に示しさらに
詳細に説明する。 (実施例1)99.6%純度のアルミナ基板およびソー
ダライムベース高耐熱ガラス基板(軟化点820℃)を
用い、この基板上にスパッタリング法により微量添加物
を添加したAu薄膜を1.2μmの厚さに形成し、70
0℃で熱処理を行って安定化した。このAu薄膜をフォ
トエッチング法を用いて幅300μm、スペース30μ
mの多数のストライプ状にパターニングした。
【0079】次にこの基板にBaTiO3,SrTi
3,TiO2薄膜をスパッタ法により形成し、バッファ
層とした。
【0080】BaTiO3薄膜の形成条件として、マグ
ネトロンスパッタ装置を用い、BaTiO3セラミック
スをターゲットとして、Arガス3Paの圧力で、1
3.56Mz高周波電極密度2W/cm2の条件で成膜
を行った。このとき成膜速度は約5nm/minであ
り、スパッタリング時間を調整することで膜厚5〜10
0nmのバッファ層を得た。このとき形成されたBaT
iO3薄膜はアモルファス状態であり、膜密度は80〜
90%であった。また、スパッタリングされた膜の比誘
電率は約20であり、この膜を600℃で熱処理したと
ころ、比誘電率400の値が得られた。また、熱処理を
したBaTiO3薄膜はペロブスカイト構造を有するこ
とがX線回折法により確認された。本実施例では600
℃の温度で熱処理を行ったが500〜700℃の温度で
熱処理を行っても効果は同等であった。
【0081】SrTiO3薄膜の形成条件として、マグ
ネトロンスパッタ装置を用い、SrTiO3セラミック
スをターゲットとして、Arガス3Paの圧力で、1
3.56Mz高周波電極密度2W/cm2の条件で成膜
を行った。このとき成膜速度は約4nm/minであ
り、スパッタリング時間を調整することで膜厚100n
mのバッファ層を得た。このとき形成されたSrTiO
3薄膜はアモルファス状態であり、膜密度は80〜90
%であった。また、スパッタリングされた膜の比誘電率
は膜の導電性が高く測定できなかったが、この膜を60
0℃で熱処理したところ、比誘電率200〜300の値
が得られた。また、熱処理をしたSrTiO 3薄膜はペ
ロブスカイト構造を有することがX線回折法により確認
された。本実施例では600℃の温度で熱処理を行った
が500〜700℃の温度で熱処理を行っても効果は同
等であった。
【0082】また、TiO2薄膜の形成条件として、マ
グネトロンスパッタ装置を用い、TiO2セラミックス
をターゲットとして、Arガス1Paの圧力で、13.
56Mz高周波電極密度2W/cm2の条件で成膜を行
った。このとき成膜速度は約2nm/minであり、ス
パッタリング時間を調整することで膜厚100nmのバ
ッファ層を得た。また、スパッタリングされた膜の比誘
電率は膜の導電性が高く測定できなかったが、この膜を
600℃で熱処理したところ、比誘電率80の値が得ら
れた。また、本実施例では600℃の温度で熱処理を行
ったが500〜700℃の温度で熱処理を行っても効果
は同等であった。
【0083】この基板に溶液塗布焼成法を用いて誘電体
層を形成した。溶液塗布焼成法による誘電体層の形成方
法として、以下の方法で作製したPZTのゾルゲル液を
準備し溶液塗布焼成法前駆体溶液として用いた。焼成方
法は、バッファ層が形成された基板に前駆体溶液をスピ
ンコーティング法にて塗布し、700℃15分間焼成す
ることを所定回繰り返した。
【0084】基本的なPZTゾルゲル液の作製方法は、
8.49gの酢酸鉛三水和物と4.17gの1.3プロ
パンジオールを約2時間、加熱攪拌し、透明な溶液を得
た。これとは別に3.70gのジルコニウム・ノルマル
プロポキシド70wt%1−プロパノール溶液と1.5
8gのアセチルアセトンを乾燥窒素雰囲気中で30分間
加熱攪拌し、これに3.14gのチタニウム・ジイソプ
ロポキシド・ビスアセチルアセトネート75wt%2−
プロパノール溶液と2.32gの1.3プロパンジオー
ルを加え、更に2時間加熱攪拌した。これら2つの溶液
を80℃で混合し、乾燥窒素雰囲気中で2時間加熱攪拌
し、褐色透明な溶液を作製した。この溶液を130℃で
数分間保持することにより副生成物を取り除き、更に3
時間加熱攪拌することによりPZT前駆体溶液を作製し
た。
【0085】PZTゾルゲル液の粘度調整は、n−プロ
パノールを用いて希釈することにより行った。単層当た
りの誘電体層の膜厚は、スピンコーティング条件及びゾ
ルゲル液の粘度を調整することにより、1層0.4μ
m、0.7μmとした。上記ゾルゲル液をPZT前駆体
溶液としてスピンコーティング及び焼成を繰り返すこと
により表1に示す誘電体層を形成した。続いてそれぞれ
の試料を所定の個数ずつ耐圧を評価し平均耐圧を求め
た。
【0086】
【表1】
【0087】表1中の膜構造とは膜厚×積層回数を表
す。例えば試料4の膜構造は0.7μmを6層積層した
構造である。表1から明らかなように、本発明のバッフ
ァ層を介して誘電体層を形成した試料はバッファ層を形
成することなく同じ構造の誘電体層を形成した比較例に
対して高い平均耐圧を有している。また、多層状誘電体
層の膜厚が4μm未満の試料3は平均耐圧が低く、下部
電極膜厚に対し多層状誘電体層の膜厚が4倍以上無い試
料4は平均耐圧が十分に得られていないことがわかる。
また、この実施例ではバッファ層を形成後あらかじめ熱
処理を行った後、溶液塗布焼成法により誘電体層を形成
したが、あらかじめ熱処理を行うことなく溶液塗布焼成
法により誘電体層を形成したものも誘電率ならびに耐圧
は同等であった。このことは溶液塗布焼成法の工程にお
ける熱処理はバッファ層に対しても熱処理の効果が与え
られことによる。
【0088】また、試料9〜12および試料6を比較す
るとバッファ層が厚くなることにともなって平均耐圧が
向上していることがわかる。図8,9,10は、それぞ
れ試料1,10,6の誘電体層表面の電子顕微鏡(SE
M)写真である。図より明らかなように、バッファ層を
有していない試料1では無数のクラックが観察されてい
るがバッファ層を形成した上に誘電体層を形成した試料
6,12では誘電体層のクラックの発生が抑制されてい
ることがわかる。また、試料1でクラックの発生の核と
なる欠陥が試料10では観察されるが試料6では欠陥が
埋められておりわずかに痕跡のみが観察される。基板を
ガラスとした試料12はアルミナ基板を用いた同一の膜
構造である試料6とほぼ同様の平均耐圧が得られてい
る。さらに、バッファ層をSrTiO3、TiO3とした
試料13,14においても実用にされる200V以上の
平均耐圧が得られている。
【0089】表1の試料3〜14と同様の構成として形
成された誘電体層にを200℃に加熱した状態でMnを
ドープしたZnS蒸着源を用い、ZnS発光体薄膜を厚
さ0.8μm となるよう蒸着法により形成した後、真
空中600℃で10分間熱処理した。
【0090】次に、第2薄膜絶縁体層としてSi34
膜と上部電極層としてITO薄膜をスパッタリング法に
より順次形成することにより薄膜EL素子とした。その
際、上部電極層のITO薄膜はメタルマスクを成膜時に
用いることにより幅1mmのストライプ上にパターニン
グした。発光特性は、得られた素子構造の下部電極、上
部透明電極から電極を引き出し、1kHzのパルス幅5
0μsにて発光輝度が飽和するまでの電界を印加して測
定した。また、それぞれの薄膜EL素子を所定の個数ず
つ作製し評価した。
【0091】その結果、試料3を用いた薄膜EL素子
は、発光敷居値付近(140〜160V)の電圧を印加
した時点で約半数の試料において絶縁破壊を起こし破壊
した。また、試料4は作製した試料の約1割において最
高輝度に達する前に絶縁破壊を起こした。この原因とし
て平均耐圧が低かったことが考えられる。これに対し、
その他の試料上に形成された薄膜EL素子は何れも最高
輝度6000〜10000cd/m2が得られ、かつそ
の時の印加電圧でも絶縁破壊が発生しなかった。 (実施例2)ソーダライムベース高耐熱ガラス基板(軟
化点820℃)を用い、この基板上にスパッタリング法
により薄膜下部電極層としてAg/Pd(30%)薄膜
を0.5μmの厚さに形成し、700℃で熱処理を行っ
て安定化した。この薄膜下部電極層をフォトエッチング
法を用いて幅500μm、スペース50μmの多数のス
トライプ状にパターニングした。
【0092】次にこの基板にスパッタリング法によりS
rTiO3薄膜を形成し、バッファ層とした。SrTi
3薄膜の形成条件は実施例1に示した条件と同様と
し、500℃で熱処理したところ、比誘電率200の値
が得られた。また、熱処理をしたSrTiO3薄膜はペ
ロブスカイト構造を有することがX線回折法により確認
された。
【0093】この基板に溶液塗布焼成法を用いて誘電体
層を形成した。溶液塗布焼成法による誘電体層の形成方
法として、以下の方法で形成したゾルゲル液をBaTi
3前駆体溶液として基板にディップコーティング法に
て塗布し、最高温度700℃にて10分間焼成すること
を所定回繰り返した。このとき1層当たりの誘電体層の
膜厚は1.2μmであった。
【0094】BaTiO3前駆体溶液の作製方法として
は、分子量63万のPVP(ポリビニルピロリドン)を
2−プロバノールに完全に溶解し、酢酸及びチタンテト
ライソプロポキシドを攪拌しながら添加し、透明な溶液
を得た。この溶液に純水と酢酸バリウムの混合溶液を攪
拌しながら滴下し、この状態で攪拌を続けながら所定時
間のエージングを行った。各出発原料の組成比は、酢酸
バリウム:チタンテトライソプロポキシド:PVP:酢
酸:純水:2−プロパノール=1:1:0.5:9:2
0:20である。これによりBaTiO3前駆体溶液が
得られた。
【0095】上記BaTiO3前駆体溶液の塗布と焼成
を繰り返すことにより表2に示す誘電体層を形成した。
【0096】
【表2】
【0097】表2中の膜構造とは表1と同様に膜厚×積
層回数を表す。表2から明らかなように、この実施例に
おいても本発明のバッファ層を形成した後に誘電体層を
形成した試料はバッファ層を形成することなく同じ構造
の誘電体層を形成した比較例に対して高い平均耐圧を有
している。
【0098】このようにして形成された試料21〜25
に実施例1と同様に発光層、薄膜絶縁体層、上部透明電
極を形成し薄膜EL素子を作製し、それぞれ所定の個数
ずつ発光特性を評価したところいずれの薄膜EL素子に
おいても最高輝度6000〜10000cd/m2が得
られた。
【0099】
【発明の効果】上記のように本発明の効果は明らかであ
る。本発明によれば、従来の薄膜EL素子において問題
とされた誘電体層に生じる欠陥、特に溶液塗布焼成法を
用いて形成された誘電体層の焼成時のクラックの発生を
抑制し、絶縁耐圧を向上させ、均一かつ信頼性の高い薄
膜EL素子とその製造方法を高コスト化することなく提
供することができる。
【図面の簡単な説明】
【図1】本発明の薄膜EL素子の構造を示す断面図であ
る。
【図2】従来の薄膜EL素子の構造を示す断面図であ
る。
【図3】従来の薄膜EL素子の構造を示す断面図であ
る。
【図4】従来の薄膜EL素子の構造を示す断面図であ
る。
【図5】従来の薄膜EL素子の誘電体層を形成する工程
を示す断面図である。
【図6】従来の誘電体層のの焼結時における膜厚変化を
示す図である。
【図7】従来の薄膜EL素子の断面の電子顕微鏡写真で
ある。
【図8】比較例による薄膜EL素子の誘電体層の表面の
電子顕微鏡写真である。
【図9】本発明による薄膜EL素子の誘電体層の表面の
電子顕微鏡写真である。
【図10】本発明による薄膜EL素子の誘電体層の表面
の電子顕微鏡写真である。
【符号の説明】
11 基板 12 下部電極層 10 バッファ層 13 多層状誘電体層 17 薄膜絶縁体層 14 発光層 15 薄膜絶縁体層 16 透明電極層 21 透明基板 22 透明電極層 23 薄膜透明第1絶縁体層 24 発光層 25 薄膜透明第2絶縁体層 26 電極層 31 基板 32 下部厚膜電極 33 厚膜誘電体層 34 発光層 35 薄膜絶縁体層 36 上部透明電極層 41 基板 42 下部電極層 43 多層状誘電体層 44 発光層 45 薄膜絶縁体層 46 透明電極層 51 基板 52 下部電極層 53−1 誘電体層第1層 53−2 誘電体層第2層 53−3 誘電体層第3層 53−4 誘電体層第4層 57 クラック
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 3K007 AB02 AB07 AB11 AB15 AB18 BA06 CA01 CA02 CB01 DA05 DB01 DB02 DC02 DC04 EA02 FA01 FA03

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 電気絶縁性を有する基板と前記基板上に
    パターンを有する電極層と前記電極層上に誘電体層と発
    光層及び透明電極層が積層された構造を少なくとも有す
    る薄膜EL素子であって、前記電極層上にバッファ層を
    有し、前記誘電体層が前記バッファ層上に溶液塗布焼成
    法を複数回繰り返すことにより多層状に形成されている
    ことを特徴とする薄膜EL素子。
  2. 【請求項2】 前記バッファ層が高誘電率膜であること
    を特徴とする請求項1記載の薄膜EL素子。
  3. 【請求項3】 前記バッファ層が比誘電率が100以上
    の高誘電率膜であることを特徴とする請求項1または2
    に記載の薄膜EL素子。
  4. 【請求項4】 前記バッファ層がペロブスカイト構造誘
    電体により構成されていることを特徴とする請求項1乃
    至3のいずれかに記載の薄膜EL素子。
  5. 【請求項5】 前記バッファ層がスパッタ法により形成
    されたことを特徴とする請求項1乃至3のいずれかに記
    載の薄膜EL素子。
  6. 【請求項6】 前記多層状誘電体層の膜厚が4μm以上
    16μm以下であることを特徴とする請求項1乃至5の
    いずれかに記載の薄膜EL素子。
  7. 【請求項7】 前記多層状誘電体層が溶液塗布焼成法を
    3回以上繰り返すことにより形成されていることを特徴
    とする請求項1乃至6のいずれかに記載の薄膜EL素
    子。
  8. 【請求項8】 電気絶縁性を有する基板と前記基板上に
    パターンを有する電極層と前記電極層上に誘電体層と発
    光層及び透明電極層が積層された構造を少なくとも有す
    る薄膜EL素子の製造方法であって、前記電極層上にバ
    ッファ層を形成し、前記誘電体層を前記バッファ層上に
    溶液塗布焼成法を複数回繰り返すことにより多層状に形
    成することを特徴とする薄膜EL素子の製造方法。
  9. 【請求項9】 前記バッファ層を高誘電材料により構成
    する請求項8に記載の薄膜EL素子の製造方法。
  10. 【請求項10】 前記バッファ層をスパッタ法により形
    成することを特徴とする請求項8または9に記載の薄膜
    EL素子の製造方法。
JP2000351860A 2000-11-17 2000-11-17 薄膜el素子及びその製造方法 Expired - Fee Related JP4749536B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000351860A JP4749536B2 (ja) 2000-11-17 2000-11-17 薄膜el素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000351860A JP4749536B2 (ja) 2000-11-17 2000-11-17 薄膜el素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002158094A true JP2002158094A (ja) 2002-05-31
JP4749536B2 JP4749536B2 (ja) 2011-08-17

Family

ID=18824840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000351860A Expired - Fee Related JP4749536B2 (ja) 2000-11-17 2000-11-17 薄膜el素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP4749536B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511045A (ja) * 2002-12-20 2006-03-30 アイファイアー・テクノロジー・コープ 厚膜誘電性エレクトロルミネッセンスディスプレイ用のバリア層
JP2006350312A (ja) * 2005-05-19 2006-12-28 Semiconductor Energy Lab Co Ltd 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6244989A (ja) * 1985-08-22 1987-02-26 日本電気株式会社 薄膜el素子
JPS6244986A (ja) * 1985-08-21 1987-02-26 日本電気株式会社 薄膜el素子の製造方法
JPH03236195A (ja) * 1990-02-14 1991-10-22 Fuji Electric Co Ltd 2重絶縁薄膜エレクトロルミネセンス装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6244986A (ja) * 1985-08-21 1987-02-26 日本電気株式会社 薄膜el素子の製造方法
JPS6244989A (ja) * 1985-08-22 1987-02-26 日本電気株式会社 薄膜el素子
JPH03236195A (ja) * 1990-02-14 1991-10-22 Fuji Electric Co Ltd 2重絶縁薄膜エレクトロルミネセンス装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511045A (ja) * 2002-12-20 2006-03-30 アイファイアー・テクノロジー・コープ 厚膜誘電性エレクトロルミネッセンスディスプレイ用のバリア層
JP2010171027A (ja) * 2002-12-20 2010-08-05 Ifire Ip Corp 厚膜誘電性エレクトロルミネッセンスディスプレイ用のバリア層
JP2006350312A (ja) * 2005-05-19 2006-12-28 Semiconductor Energy Lab Co Ltd 表示装置

Also Published As

Publication number Publication date
JP4749536B2 (ja) 2011-08-17

Similar Documents

Publication Publication Date Title
KR100497213B1 (ko) 복합기판 및 이를 사용한 el패널과 그 제조방법
WO2001060125A1 (fr) Substrat composite, dispositif electroluminescent a film mince comprenant ce dernier et procede de production associe
US6809474B2 (en) Thin-film EL device, and its fabrication process
US6650046B2 (en) Thin-film EL device, and its fabrication process
KR20020046137A (ko) 전계발광소자 및 그 제조방법
CA2352529C (en) Thin-film electroluminescent device
JP2002063987A (ja) 複合基板の製造方法、複合基板およびel素子
JP4563539B2 (ja) 複合基板およびこれを用いたel素子
JP4685253B2 (ja) El素子
JP4749536B2 (ja) 薄膜el素子及びその製造方法
JP4530459B2 (ja) 無機el用構造体および無機el素子
JP3970152B2 (ja) 複合基板およびそれを用いたelパネルとその製造方法
JP2001220217A (ja) 複合基板およびこれを用いたel素子
JP4494568B2 (ja) 無機el用誘電体厚膜、無機el素子および誘電体厚膜
JP3958960B2 (ja) El素子
JP4646347B2 (ja) 複合基板およびこれを用いたel素子
JP4267868B2 (ja) パターン化された誘電体層の形成方法、薄膜el素子の製造方法および薄膜el素子
JP2003347062A (ja) El素子の製造方法およびel素子
JP4440403B2 (ja) 無機el用基板および無機el素子
JP2003249374A (ja) 薄膜el素子
JP2001223088A (ja) El素子
JP2004356024A (ja) 複合基板とel素子の製造方法、および複合基板とel素子の製造装置
JP2002216954A (ja) 薄膜el素子及びその製造方法
JP2003255860A (ja) Elディスプレイ
JP2001196185A (ja) 無機el用誘電体厚膜および無機el素子

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041214

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041214

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050117

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071019

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees