JP2002152967A - チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置 - Google Patents

チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置

Info

Publication number
JP2002152967A
JP2002152967A JP2000289620A JP2000289620A JP2002152967A JP 2002152967 A JP2002152967 A JP 2002152967A JP 2000289620 A JP2000289620 A JP 2000289620A JP 2000289620 A JP2000289620 A JP 2000289620A JP 2002152967 A JP2002152967 A JP 2002152967A
Authority
JP
Japan
Prior art keywords
switch
voltage
circuit
chopper
charging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000289620A
Other languages
English (en)
Other versions
JP2002152967A5 (ja
JP3726666B2 (ja
Inventor
Osamu Shinkawa
修 新川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000289620A priority Critical patent/JP3726666B2/ja
Priority to EP00308457A priority patent/EP1093212B1/en
Priority to DE60006920T priority patent/DE60006920T2/de
Priority to US09/688,273 priority patent/US6327164B1/en
Priority to CNB001353276A priority patent/CN1201459C/zh
Priority to HK01104528A priority patent/HK1034004A1/xx
Publication of JP2002152967A publication Critical patent/JP2002152967A/ja
Publication of JP2002152967A5 publication Critical patent/JP2002152967A5/ja
Application granted granted Critical
Publication of JP3726666B2 publication Critical patent/JP3726666B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H02M7/2195—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration the switches being synchronously commutated at the same frequency of the AC input voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Charge By Means Of Generators (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)
  • Electric Clocks (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Electromechanical Clocks (AREA)

Abstract

(57)【要約】 【課題】 発電機の発電量が変動する場合でも消費電力
を高くすることなく充電効率を高くすることができるチ
ョッパ回路、チョッパ回路の制御方法、チョッパ式充電
回路、電子機器および計時装置を提供する。 【解決部】 ＮチャンネルＦＥＴＮ１、Ｎ２を制御する
制御回路２０は、コンパレータＣＯＭ１、ＣＯＭ２の比
較結果に基づいてＰチャンネルＦＥＴＰ１、Ｐ２が一定
期間オフになったことを検出することにより充電が終了
したと判定し、充電が終了したと判定すると、Ｎチャン
ネルＦＥＴＮ１、Ｎ２を予め設定された設定時間だけオ
ンにさせる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チョッパ回路、チ
ョッパ回路の制御方法、チョッパ式充電回路、電子機器
及び計時装置に関する。
【０００２】
【従来の技術】発電機によって発電された交流電力をコ
ンデンサや電池に充電する充電回路として、チョッパ式
充電回路が知られている。図２５は、従来によるチョッ
パ式充電回路の回路図である。このチョッパ式充電回路
１は、クロック信号ＣＬを出力する発振回路２と、交流
発電機ＡＧの出力端子Ａ、Ｂの電圧と電源の端子電圧Ｖ
ＤＤとを比較するコンパレータＣＯＭ１、ＣＯＭ２と、
コンパレータＣＯＭ１、ＣＯＭ２の出力信号ＳＰ１、Ｓ
Ｐ２とクロック信号ＣＬとを論理積演算するアンド回路
３と、充電電流を蓄電する大容量コンデンサ４と、コン
パレータＣＯＭ１、ＣＯＭ２の出力信号ＳＰ１、ＳＰ２
によってオン・オフが制御されるＰチャンネルＦＥＴＰ
１、Ｐ２と、アンド回路３の出力信号ＳＮによってオン
・オフが制御されるＮチャンネルＦＥＴＮ１、Ｎ２とを
備えて構成される。ここで、ダイオードＤ１、Ｄ２、Ｄ
３、Ｄ４は、各々ＰチャンネルＦＥＴＰ１、Ｐ２および
ＮチャンネルＦＥＴＮ１、Ｎ２の寄生ダイオードであ
る。
【０００３】次に、このチョッパ式充電回路１の動作を
図２６に示すタイミングチャートを用いて説明する。図
２６においては、時刻ｔａまでは出力端子Ａ、Ｂの電圧
が端子電圧ＶＤＤ以下であり、コンパレータＣＯＭ１、
ＣＯＭ２の出力信号ＳＰ１、ＳＰ２がＨレベルに維持さ
れ、ＰチャンネルＦＥＴＰ１、Ｐ２はオフ状態になって
いる場合を想定している。時刻ｔａにおいてクロック信
号ＣＬがＨレベルに立ち上がると、アンド回路３の出力
信号ＳＮがＨレベルになるのでＮチャンネルＦＥＴＮ
１、Ｎ２はオン状態になり、交流発電機ＡＧ、Ｎチャン
ネルＦＥＴＮ１、Ｎ２の閉ループが形成される。この場
合、交流発電機ＡＧに起電力が発生して、例えば、出力
端子Ａが出力端子Ｂに対して正電位になると、図２５の
符号αで示すように、交流発電機ＡＧ→ＮチャンネルＦ
ＥＴＮ１→ＮチャンネルＦＥＴＮ２という経路で電流ｉ
１が流れる。
【０００４】そして、時刻ｔｂにおいてクロック信号Ｃ
ＬがＬレベルに立ち下がると、アンド回路３の出力信号
ＳＮがＬレベルになるのでＮチャンネルＦＥＴＮ１、Ｎ
２はオフ状態になり、上述の電流経路が遮断される。こ
の場合、クロック信号ＣＬがＨレベルの期間（以下「短
絡期間」という。）に流れた電流により交流発電機ＡＧ
の発電コイルにおけるインダクタンスにエネルギーが蓄
積され、このエネルギーによって出力端子Ａの電圧が昇
圧される。次に、時刻ｔｃにおいて出力端子Ａの電圧が
大容量コンデンサ４の端子電圧ＶＤＤ以上に昇圧される
と、コンパレータＣＯＭ１の出力信号ＳＰ１がＬレベル
に切り換わり、ＰチャンネルＦＥＴＰ１がオン状態に切
り換わる。この結果、図２５の符号βで示すように、Ｎ
チャンネルＦＥＴＮ２のダイオードＤ４→交流発電機Ａ
Ｇ→ＰチャンネルＦＥＴＰ１→大容量コンデンサ４とい
う経路で充電電流ｉ２が流れ、大容量コンデンサ４が充
電される。
【０００５】そして、充電が進むにつれ、発電コイルの
インダクタンスに蓄えられたエネルギーが徐々に放出さ
れ、充電電流ｉ２が徐々に減少してくる。そして、出力
端子Ａの電圧が大容量コンデンサ４の端子電圧ＶＤＤ以
下になると、コンパレータＣＯＭ１の出力信号ＳＰ１が
Ｈレベルになり、ＰチャンネルＦＥＴＰ１がオフ状態に
切り換わり、上述の充電経路が遮断される。すなわち、
出力端子Ａの電圧が大容量コンデンサ４の端子電圧ＶＤ
Ｄ以下になるまではアンド回路３によりＮチャンネルＦ
ＥＴＮ１、Ｎ２がオフ状態に維持され、充電が継続され
ることになる。そのため、交流発電機ＡＧの発電量が大
きく、発電コイルのインダクタンスに蓄えられたエネル
ギーが大きい場合、短絡期間に移行しても充電が継続さ
れるため、充電時間が長くなり、その分短絡期間が浸食
されることになる。なお、交流発電機ＡＧに起電圧が発
生して出力端子Ｂが出力端子Ａに対して正電位になった
場合、上述の短絡期間に流れる電流ｉ１の方向が逆にな
り、出力端子Ｂの電圧が昇圧される。この結果、Ｎチャ
ンネルＦＥＴＮ１のダイオードＤ３→交流発電機ＡＧ→
ＰチャンネルＦＥＴＰ２→大容量コンデンサ４という経
路で充電電流ｉ２が流れ、大容量コンデンサ４が充電さ
れるようになっている。
【０００６】このように、従来のチョッパ式充電回路
は、クロック信号に基づいて回路の短絡と昇圧を繰り返
し行うことにより、発電量が小さく一定でない交流発電
機の起電圧をチョッパ電圧に変換して大容量コンデンサ
の充電を行うものである。また、発電コイルのインダク
タンスに蓄えられたエネルギーが大きい場合や、入力エ
ネルギーが大きい場合、チョッパの短絡期間を禁止して
非チョッパ動作での充電を優先して行う。このチョッパ
／非チョッパ動作切り替えによる充電により、大容量コ
ンデンサを効率よく充電することが可能となる。
【０００７】
【発明が解決しようとする課題】ところで、このような
チョッパ式充電回路においては、上述したように交流発
電機の発電量が大きい場合、短絡期間に移行しても充電
が継続されるため、短絡期間が浸食されてしまう。この
ため、短絡期間の間、発電コイルのインダクタンスに蓄
積されるエネルギーが十分確保することができず、充電
効率が低下してしまう、という問題がある。しかし、短
絡時間を十分に確保するために短絡期間を長く設定する
ことも考えらえるが、特に発電機に交流発電機を用いた
場合、その内部抵抗によって短絡期間における電流経路
の損失が多くなり、結果として充電効率が低下してしま
うことになる。この場合、短絡期間のデューティ比（ｄ
ｕｔｙ比）、つまりチョッパ動作における短絡期間の割
合を交流発電機の発電量に応じて設定する方法が考えら
れるが、交流発電機の発電量を検出するために充電電流
を検出する回路が別途必要になり、その分消費電力が増
大してしまう。特に、腕時計に使用される小型の発電機
にこのチョッパ式充電回路を適用した場合には、充電電
流を検出する回路の消費電力が腕時計全体の消費電力に
対して占める割合が高く、腕時計全体の消費電力低下の
観点から好ましくない。
【０００８】そこで、本発明は上述した事情を鑑みてな
されたもので、発電機の発電量が変動する場合でも消費
電力を増やすことなく充電効率を高めることができるチ
ョッパ回路、チョッパ回路の制御方法、チョッパ式充電
回路、これらを用いた電子機器及び計時装置を提供する
ことを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、発電機によって発電される
起電力をチョッパ電圧に変換し、そのチョッパ電圧を第
１のラインと第２のラインとの間に発生させるチョッパ
回路において、前記第１のラインの電圧と前記発電機の
出力端子における電圧とを比較する比較部と、前記第１
のラインと前記発電機の出力端子との間に設けられ、前
記比較部からの比較結果が前記発電機の出力端子におけ
る電圧が所定の電圧以上の場合、一方向に電流を流す充
電用のスイッチ部と、前記第２のラインと前記発電機の
出力端子との間に設けられ、スイッチ素子および該スイ
ッチ素子に並列接続された一方向に電流を流す一方向性
素子を有する閉ループ用のスイッチ部と、前記スイッチ
素子を制御する制御部とを備え、前記制御部は、前記比
較部の比較結果に基づいて前記充電用のスイッチ部が一
定期間オフになったことを検出することにより、充電が
終了したと判定する充電終了判定部と、前記充電終了判
定部により充電が終了したと判定された場合、前記スイ
ッチ素子を予め決められた時間だけオンさせるスイッチ
素子制御部とを有することを特徴としている。
【００１０】請求項２記載の発明は、請求項１記載のチ
ョッパ回路において、前記第２のラインと前記発電機の
他の出力端子との間に設けられ、前記発電機の他の出力
端子における電圧が所定の電圧以上の場合、前記スイッ
チ素子をオンにする第２の制御部を更に具備することを
特徴としている。
【００１１】請求項３記載の発明は、請求項１記載のチ
ョッパ回路において、前記閉ループ用のスイッチ部に並
列接続された第２の充電用のスイッチ部を更に有し、前
記第２の充電用のスイッチ部は、前記発電機の他の出力
端子における電圧に応じて接続状態が切り換わることを
特徴としている。
【００１２】請求項４記載の発明は、電源の電力をチョ
ッパ電圧に変換し、そのチョッパ電圧を第１のラインと
第２のラインとの間に発生させるチョッパ回路におい
て、前記第１のラインの電圧と前記電源の電力が供給さ
れる入力端子の電圧とを比較する比較部と、前記第１の
ラインと前記入力端子との間に設けられ、前記比較部か
らの比較結果が前記入力端子の電圧が所定の電圧以上の
場合、一方向に電流を流す充電用のスイッチ部と、前記
第２のラインと前記入力端子との間に設けられ、スイッ
チ素子および該スイッチ素子に並列接続された一方向に
電流を流す一方向性素子を有する閉ループ用のスイッチ
部と、前記スイッチ素子を制御する制御部とを備え、前
記制御部は、前記比較部の比較結果に基づいて前記充電
用のスイッチ部が一定期間オフになったことを検出する
ことにより、充電が終了したと判定する充電終了判定部
と、前記充電終了判定部により充電が終了したと判定さ
れた場合、前記スイッチ素子を予め設定された設定時間
だけオンにさせるスイッチ素子制御部とを有することを
特徴としている。
【００１３】請求項５記載の発明は、請求項４記載のチ
ョッパ回路において、前記第２のラインと前記電源の電
力が供給される他の入力端子との間に設けられ、前記他
の入力端子の電圧が所定の電圧以上の場合、前記スイッ
チ素子をオンにする第２の制御部を更に具備することを
特徴としている。
【００１４】請求項６記載の発明は、請求項４記載のチ
ョッパ回路において、前記閉ループ用のスイッチ部に並
列接続された第２の充電用のスイッチ部を更に有し、前
記第２の充電用のスイッチ部は、前記電源の電力が供給
される他の入力端子の電圧に応じて接続状態が切り換わ
ることを特徴としている。
【００１５】請求項７記載の発明は、請求項１乃至請求
項６のいずれかに記載のチョッパ回路において、前記ス
イッチ素子制御部は、前記スイッチ素子をオンにする信
号を、クロック信号を分周させることによって生成する
時間設定部と、前記充電用のスイッチ部がオンになった
時点から前記充電終了判定部により充電が終了したと判
定されるまで、前記スイッチ素子を強制的にオフにする
閉ループ禁止部とを有し、前記充電終了判定部により充
電が終了したと判定された場合、前記時間設定部におけ
るクロック信号の分周動作をリセットし、該時間設定部
で生成される分周信号に基づいた設定時間だけ、前記ス
イッチ素子をオンにすることを特徴としている。
【００１６】請求項８記載の発明は、請求項１乃至請求
項７のいずれかに記載のチョッパ回路において、前記充
電用のスイッチ部は、前記比較部の比較結果に基づいて
制御されるスイッチ素子および該スイッチ素子に並列接
続された一方向に電流を流す一方向性素子を有すること
を特徴としている。
【００１７】請求項９記載の発明は、請求項１乃至請求
項７のいずれかに記載のチョッパ回路において、前記充
電用のスイッチ部は、ダイオードであることを特徴とし
ている。
【００１８】請求項１０記載の発明は、交流発電機によ
って発電される起電力をチョッパ電圧に変換し、そのチ
ョッパ電圧を第１のラインと第２のラインとの間に発生
させるチョッパ回路において、前記第１のラインの電圧
と前記交流発電機の一方の出力端子における電圧とを比
較する第１の比較部と、前記第１のラインと前記一方の
出力端子との間に設けられ、前記一方の出力端子におけ
る電圧が所定の電圧以上の場合、一方向に電流を流す第
１のスイッチ部と、前記第１のラインの電圧と前記交流
発電機の他方の出力端子における電圧とを比較する第２
の比較部と、前記第１のラインと前記他方の出力端子と
の間に設けられ、前記他方の出力端子における電圧が所
定の電圧以上の場合、一方向に電流を流す第２のスイッ
チ部と、前記第２のラインと前記一方の出力端子との間
に設けられ、スイッチ素子および該スイッチ素子に並列
接続された一方向に電流を流す一方向性素子を有する第
３のスイッチ部と、前記第２のラインと前記他方の出力
端子との間に設けられ、スイッチ素子および該スイッチ
素子に並列接続された一方向に電流を流す一方向性素子
を有する第４のスイッチ部と、前記第３および第４のス
イッチ部におけるスイッチ素子を制御する制御部とを備
え、前記制御部は、前記第１および第２の比較部の比較
結果に基づいて前記第１および第２のスイッチ部が一定
期間オフになったことを検出することにより、充電が終
了したと判定する充電終了判定部と、前記充電終了判定
部により充電が終了したと判定された場合、前記第３お
よび第４のスイッチ部におけるスイッチ素子を予め決め
られた設定時間だけオンさせるスイッチ素子制御部とを
有することを特徴としている。
【００１９】請求項１１記載の発明は、請求項１０記載
のチョッパ回路において、前記第２のラインと前記他方
の出力端子との間に設けられ、前記他方の出力端子にお
ける電圧が所定の電圧以上の場合、前記第３のスイッチ
部におけるスイッチ素子をオンにする第２の制御部と、
前記第２のラインと前記一方の出力端子との間に設けら
れ、前記一方の出力端子における電圧が所定の電圧以上
の場合、前記第４のスイッチ部におけるスイッチ素子を
オンにする第３の制御部とを更に具備することを特徴と
している。
【００２０】請求項１２記載の発明は、請求項１０記載
のチョッパ回路において、前記第３のスイッチ部に並列
接続された第５のスイッチ部と、前記第４のスイッチ部
に並列接続された第６のスイッチ部とを更に有し、前記
第５のスイッチ部は、前記他方の出力端子における電圧
に応じて接続状態が切り換わり、前記第６のスイッチ部
は、前記一方の出力端子における電圧に応じて接続状態
が切り換わることを特徴としている。
【００２１】請求項１３記載の発明は、交流電源の電力
をチョッパ電圧に変換し、そのチョッパ電圧を第１のラ
インと第２のラインとの間に発生させるチョッパ回路に
おいて、前記第１のラインの電圧と前記交流電源の電力
が供給される一方の入力端子の電圧とを比較する第１の
比較部と、前記第１のラインと前記一方の入力端子との
間に設けられ、前記一方の入力端子の電圧が所定の電圧
以上の場合、一方向に電流を流す第１のスイッチ部と、
前記第１のラインの電圧と前記交流電源の電力が供給さ
れる他方の入力端子の電圧とを比較する第２の比較部
と、前記第１のラインと前記他方の入力端子との間に設
けられ、前記他方の入力端子の電圧が所定の電圧以上の
場合、一方向に電流を流す第２のスイッチ部と、前記第
２のラインと前記一方の入力端子との間に設けられ、ス
イッチ素子および該スイッチ素子に並列接続された一方
向に電流を流す一方向性素子を有する第３のスイッチ部
と、前記第２のラインと前記他方の入力端子との間に設
けられ、スイッチ素子および該スイッチ素子に並列接続
された一方向に電流を流す一方向性素子を有する第４の
スイッチ部と、前記第３および第４のスイッチ部におけ
るスイッチ素子を制御する制御部とを備え、前記制御部
は、前記第１および第２の比較部の比較結果に基づいて
前記第１および第２のスイッチ部が一定期間オフになっ
たことを検出することにより、充電が終了したと判定す
る充電終了判定部と、前記充電終了判定部により充電が
終了したと判定された場合、前記第３および第４のスイ
ッチ部におけるスイッチ素子を予め決められた設定時間
だけオンさせるスイッチ素子制御部とを有することを特
徴としている。
【００２２】請求項１４記載の発明は、請求項１３記載
のチョッパ回路において、前記第２のラインと前記他方
の入力端子との間に設けられ、前記他方の入力端子の電
圧が所定の電圧以上の場合、前記第３のスイッチ部にお
けるスイッチ素子をオンにする第２の制御部と、前記第
２のラインと前記一方の入力端子との間に設けられ、前
記一方の入力端子の電圧が所定の電圧以上の場合、前記
第４のスイッチ部におけるスイッチ素子をオンにする第
３の制御部とを更に具備することを特徴としている。
【００２３】請求項１５記載の発明は、請求項１３に記
載のチョッパ回路において、前記第３のスイッチ部に並
列接続された第５のスイッチ部と、前記第４のスイッチ
部に並列接続された第６のスイッチ部とを更に有し、前
記第５のスイッチ部は、前記他方の入力端子の電圧に応
じて接続状態が切り換わり、前記第６のスイッチ部は、
前記一方の入力端子の電圧に応じて接続状態が切り換わ
ることを特徴としている。
【００２４】請求項１６記載の発明は、請求項１０乃至
請求項１５のいずれかに記載のチョッパ回路において、
前記スイッチ素子制御部は、前記第３および第４のスイ
ッチ部におけるスイッチ素子をオンにする信号を、クロ
ック信号を分周させることによって生成する時間設定部
と、前記第１および第２のスイッチ部がオンになった時
点から前記充電終了判定部により充電が終了したと判定
されるまで、前記第３および第４のスイッチ部における
スイッチ素子を強制的にオフにする閉ループ禁止部とを
有し、前記充電終了判定部により充電が終了したと判定
された場合、前記時間設定部におけるクロック信号の分
周動作をリセットし、該時間設定部で生成される分周信
号に基づいた設定時間だけ、前記第３および第４のスイ
ッチ部におけるスイッチ素子をオンにすることを特徴と
している。
【００２５】請求項１７記載の発明は、請求項１０乃至
請求項１６のいずれかに記載のチョッパ回路において、
前記第１のスイッチ部は、前記第１の比較部の比較結果
に基づいて制御されるスイッチ素子と、前記スイッチ素
子に並列接続された一方向に電流を流す一方向性素子と
を有し、前記第２のスイッチ部は、前記第２の比較部の
比較結果に基づいて制御されるスイッチ素子と、前記ス
イッチ素子に並列接続された一方向に電流を流す一方向
性素子とを有することを特徴としている。
【００２６】請求項１８記載の発明は、請求項１０また
は請求項１６のいずれかに記載のチョッパ回路におい
て、前記第１および第２のスイッチ部は、それぞれダイ
オードであることを特徴としている。
【００２７】請求項１９記載の発明は、請求項１０乃至
請求項１２のいずれかに記載のチョッパ回路において、
前記設定時間は、前記交流発電機の発電コイルにおける
インダクタンスの値を、前記発電コイルの内部抵抗の値
で除した商に、係数０．６９３を乗じた値の±３０％の
範囲にあることを特徴としている。
【００２８】請求項２０記載の発明は、請求項１乃至請
求項１９のいずれかに記載のチョッパ回路において、前
記第１のラインは高電圧側ラインであり、前記第２のラ
インは低電圧側ラインであることを特徴としている。
【００２９】請求項２１記載の発明は、請求項１乃至請
求項２０のいずれかに記載のチョッパ回路において、前
記各スイッチ素子は、電界効果トランジスタであり、前
記各一方向性素子は、前記電界効果トランジスタの寄生
ダイオードであることを特徴としている。
【００３０】請求項２２記載の発明は、第１のラインの
電圧と発電機の出力端子における電圧とを比較する比較
回路と、前記第１のラインと前記出力端子との間に設け
られ、前記発電機の出力端子における電圧が所定の電圧
以上の場合、一方向に電流を流す充電用のスイッチ回路
と、第２のラインと前記出力端子との間に設けられ、ス
イッチ素子および該スイッチ素子に並列接続された一方
向に電流を流す一方向性素子を有する閉ループ用のスイ
ッチ回路と、前記閉ループ用のスイッチ回路におけるス
イッチ素子を制御する制御回路とを備え、前記発電機の
起電力をチョッパ電圧に変換し、そのチョッパ電圧を前
記第１のラインと前記第２のラインとの間に発生させる
チョッパ回路の制御方法において、前記比較回路の比較
結果に基づいて前記充電用のスイッチ回路が一定期間オ
フになったことを検出することにより充電が終了したと
判定された場合、前記閉ループ用のスイッチ回路におけ
るスイッチ素子を予め決められた設定時間だけオンさせ
ることを特徴としている。
【００３１】請求項２３記載の発明は、第１のラインの
電圧と電源の電力が供給される入力端子の電圧とを比較
する比較回路と、前記第１のラインと前記入力端子との
間に設けられ、前記入力端子の電圧が所定の電圧以上の
場合、一方向に電流を流す充電用のスイッチ回路と、第
２のラインと前記入力端子との間に設けられ、スイッチ
素子および該スイッチ素子に並列接続された一方向に電
流を流す一方向性素子を有する閉ループ用のスイッチ回
路と、前記スイッチ素子を制御する制御回路とを備え、
前記電源の電力をチョッパ電圧に変換し、そのチョッパ
電圧を前記第１のラインと前記第２のラインとの間に発
生させるチョッパ回路の制御方法において、前記比較回
路の比較結果に基づいて前記充電用のスイッチ回路が一
定期間オフになったことを検出することにより充電が終
了したと判定された場合、前記閉ループ用のスイッチ回
路におけるスイッチ素子を予め決められた設定時間だけ
オンさせることを特徴としている。
【００３２】請求項２４記載の発明は、請求項２２また
は請求項２３に記載のチョッパ回路の制御方法におい
て、前記制御回路は、クロック信号から分周信号を生成
する分周回路を備え、前記充電用のスイッチ回路がオン
になった時点から充電が終了したと判定するまで、前記
閉ループ用のスイッチ回路におけるスイッチ素子を強制
的にオフにし、充電が終了したと判定された場合、前記
分周回路における分周動作をリセットして、分周回路で
生成される分周信号に基づいた設定時間だけ、前記閉ル
ープ用のスイッチ回路におけるスイッチ素子をオンにさ
せることを特徴としている。
【００３３】請求項２５記載の発明は、第１のラインの
電圧と交流発電機の一方の出力端子における電圧とを比
較する第１の比較回路と、前記第１のラインと前記一方
の出力端子との間に設けられ、前記一方の出力端子にお
ける電圧が所定の電圧以上の場合、一方向に電流を流す
第１のスイッチ回路と、前記第１のラインの電圧と前記
交流発電機の他方の出力端子における電圧とを比較する
第２の比較回路と、前記第１のラインと前記他方の出力
端子との間に設けられ、前記他方の出力端子における電
圧が所定の電圧以上の場合、一方向に電流を流す第２の
スイッチ回路と、前記第２のラインと前記一方の出力端
子との間に設けられ、スイッチ素子および該スイッチ素
子に並列接続された一方向に電流を流す一方向性素子を
有する第３のスイッチ回路と、前記第２のラインと前記
他方の出力端子との間に設けられ、スイッチ素子および
該スイッチ素子に並列接続された一方向に電流を流す一
方向性素子を有する第４のスイッチ回路と、前記第３お
よび第４のスイッチ回路におけるスイッチ素子を制御す
る制御回路とを備え、前記交流発電機の起電力をチョッ
パ電圧に変換し、そのチョッパ電圧を前記第１のライン
と前記第２のラインとの間に発生させるチョッパ回路の
制御方法において、前記第１および第２の比較回路の比
較結果に基づいて第１および第２のスイッチ回路が一定
期間オフになったことを検出することにより充電が終了
したと判定された場合、前記第３および第４のスイッチ
回路におけるスイッチ素子を予め決められた設定時間だ
けオンさせることを特徴としている。
【００３４】請求項２６記載の発明は、第１のラインの
電圧と交流電源の電力が供給される一方の入力端子の電
圧とを比較する第１の比較回路と、前記第１のラインと
前記一方の入力端子との間に設けられ、前記一方の入力
端子の電圧が所定の電圧以上の場合、一方向に電流を流
す第１のスイッチ回路と、前記第１のラインの電圧と前
記交流電源の電力が供給される他方の入力端子の電圧と
を比較する第２の比較回路と、前記第１のラインと前記
他方の入力端子との間に設けられ、前記他方の入力端子
の電圧が所定の電圧以上の場合、一方向に電流を流す第
２のスイッチ回路と、第２のラインと前記一方の入力端
子との間に設けられ、スイッチ素子および該スイッチ素
子に並列接続された一方向に電流を流す一方向性素子を
有する第３のスイッチ回路と、前記第２のラインと前記
他方の入力端子との間に設けられ、スイッチ素子および
該スイッチ素子に並列接続された一方向に電流を流す一
方向性素子を有する第４のスイッチ回路と、前記第３お
よび第４のスイッチ回路におけるスイッチ素子を制御す
る制御回路とを備え、前記交流電源の起電力をチョッパ
電圧に変換し、そのチョッパ電圧を前記第１のラインと
前記第２のラインとの間に発生させるチョッパ回路の制
御方法において、前記第１および第２の比較回路の比較
結果に基づいて第１および第２のスイッチ回路が一定期
間オフになったことを検出することにより充電が終了し
たと判定された場合、前記第３および第４のスイッチ回
路におけるスイッチ素子を予め決められた設定時間だけ
オンさせることを特徴としている。
【００３５】請求項２７記載の発明は、請求項２５また
は請求項２６記載のチョッパ回路の制御方法において、
前記制御回路は、クロック信号から分周信号を生成する
分周回路を備え、前記第１および第２のスイッチ回路が
オンになった時点から充電が終了したと判定されるま
で、前記第３および第４のスイッチ回路におけるスイッ
チ素子を強制的にオフにし、充電が終了したと判定され
ると、前記分周回路の分周動作をリセットすることによ
り、前記第３および第４のスイッチ回路におけるスイッ
チ素子を予め設定された設定時間だけオンにさせること
を特徴としている。
【００３６】請求項２８記載の発明は、請求項２５記載
のチョッパ回路の制御方法において、前記設定時間は、
前記交流発電機の発電コイルにおけるインダクタンスの
値を、前記発電コイルの内部抵抗の値で除した商に、係
数０．６９３を乗じた値の±３０％の範囲にあることを
特徴としている。
【００３７】請求項２９記載の発明は、請求項１乃至請
求項２１のいずれかに記載のチョッパ回路と、前記チョ
ッパ回路のチョッパ電圧を蓄電する蓄電部とを備えるこ
とを特徴としている。
【００３８】請求項３０記載の発明は、請求項２９記載
のチョッパ式充電回路を内蔵するとともに、前記チョッ
パ式充電回路から給電される電力によって動作すること
を特徴としている。
【００３９】請求項３１記載の発明は、請求項２９記載
のチョッパ式充電回路と、前記チョッパ式充電回路から
給電される電力によって時刻を計時して表示するする時
刻表示部とを備えることを特徴としている。
【００４０】
【発明の実施の形態】以下、チョッパ式充電回路を適用
した腕時計を本発明の一実施形態として説明する。
【００４１】（１） 実施形態 （１−１） 実施形態の構成 図１は、本発明の実施形態に係る腕時計に使用されるチ
ョッパ式充電回路の回路図である。このチョッパ式充電
回路１０は、図２５に示すアンド回路３に代えて制御回
路２０が配置される点を除いてほとんど従来のチョッパ
式充電回路１と同様であるため、同様の部分は同一の番
号を付して示し、その詳細な説明を省略する。
【００４２】このチョッパ式充電回路１０は、クロック
信号ＣＬ１を出力する発振回路２Ａと、交流発電機ＡＧ
の出力端子Ａ、Ｂの電圧と端子電圧ＶＤＤの電圧を比較
するコンパレータＣＯＭ１、ＣＯＭ２（比較部）と、コ
ンパレータＣＯＭ１の出力信号ＳＰ１によってオン・オ
フが制御されるＰチャンネルＦＥＴＰ１（充電用のスイ
ッチ部）と、コンパレータＣＯＭ２の出力信号ＳＰ２に
よってオン・オフが制御されるＰチャンネルＦＥＴＰ２
（充電用のスイッチ部）と、交流発電機ＡＧの出力端子
Ａ、Ｂに接続されたＮチャンネルＦＥＴＮ１、Ｎ２（閉
ループ用のスイッチ部）と、コンパレータＣＯＭ１、Ｃ
ＯＭ２の出力信号ＳＰ１、ＳＰ２を入力してＮチャンネ
ルＦＥＴＮ１、Ｎ２のオン・オフを制御する制御回路２
０と、充電電流を蓄電する大容量コンデンサ４（蓄電
部）とを備えて構成される。ここで、ダイオードＤ１、
Ｄ２、Ｄ３、Ｄ４（一方向性素子）は、ＰチャンネルＦ
ＥＴＰ１、Ｐ２およびＮチャンネルＦＥＴＮ１、Ｎ２の
寄生ダイオードであるが、通常のダイオードでもよい。
また、発振回路２Ａは、従来の発振回路２と同様の構成
であるが、ここでは、３２ｋＨｚのクロック信号ＣＬ１
等を出力するようになっている。
【００４３】図２は、制御回路２０の回路図である。制
御回路２０は、分周回路２１（スイッチ素子制御部）
と、３つのアンド回路２２、２３、２４と、２つのＤ−
ＦＦ（Ｄ−フリップフロップ）回路２５、２６と、タイ
マーカウンタ２７（充電終了判定部）と、インバータ２
８とを具備して構成されている。分周回路２１は、クロ
ック信号ＣＬ１を分周し、その分周信号ＳＢをアンド回
路２２の一方の入力端子に供給する。ここで、分周回路
２１の分周比Ｎは、Ｎ＝８に設定され、これにより、分
周信号ＳＢの周波数Ｆは、クロック信号ＣＬ１の周波数
の１／８倍になる。また、分周回路２１は、リセット端
子に供給される後述する信号ＳＴが立ち下がると分周動
作がリセットされる。
【００４４】アンド回路２２は、分周信号ＳＢと後述す
るオン禁止信号ＳＮＱとの論理積を演算し、その出力信
号ＳＮ１がＮチャンネルＦＥＴＮ１、Ｎ２のゲートに供
給される。アンド回路２３は、コンパレータＣＯＭ１の
出力信号ＳＰ１とコンパレータＣＯＭ２の出力信号ＳＰ
２との論理積を演算し、その出力信号ＳＰＰがＤ−ＦＦ
回路２５のクロック入力端子と、アンド回路２４の一方
の入力端子と、インバータ２８を介してＤ−ＦＦ回路２
６のクロック入力端子に供給される。Ｄ−ＦＦ回路２５
（充電終了判定部）は、信号ＳＰＰが立ち上がるとＤ入
力端子に供給されているＨレベルの信号を取り込んでＱ
出力端子をＨレベルにする。また、Ｄ−ＦＦ回路２５
は、クリア端子ＣＬＲに供給される信号ＳＴがＬレベル
になるとクリアされる。Ｄ−ＦＦ回路２５のＱ出力端子
の信号は、信号ＳＱとしてアンド回路２４の他方の入力
端子に供給される。ここで、信号ＳＱは、アンド回路２
４を開閉する信号として機能する。このため、信号ＳＱ
がＨレベルのとき、アンド回路２４の一方の入力端子に
供給される信号ＳＰＰは、アンド回路２４を介してタイ
マーカウンタ２７のセット／リセット端子に供給され
る。また、信号ＳＰＰがＨレベルになる場合は、信号Ｓ
Ｐ１、ＳＰ２の両信号がＨレベルの場合であるため、Ｐ
チャンネルＦＥＴＰ１、Ｐ２の両方がオフ状態になって
いる。このため、ＰチャンネルＦＥＴＰ１、Ｐ２の両方
がオフ状態に変化することにより、Ｄ−ＦＦ回路２５か
ら出力される信号ＳＱがＨレベルになり、信号ＳＰＰは
アンド回路２４を介してタイマーカウンタ２７のセット
／リセット端子に供給される。
【００４５】タイマーカウンタ２７は、セット／リセッ
ト端子に供給されている信号ＳＡがＨレベルになると、
入力端子に供給されているクロック信号をカウントし、
信号ＳＡがＬレベルになると、カウント値をリセットす
る。また、タイマーカウンタ２７は、カウント値がレジ
スタ２９に保存されている設定値に達すると、出力端子
より出力されるキャリー信号ＳＴを短期間Ｌレベルに立
ち下げ、カウント値をリセットする。ここで、このクロ
ック信号は、クロック信号ＣＬ１を用いてもよく、ま
た、他の周波数のクロック信号を用いてもよい。すなわ
ち、タイマーカウンタ２７は、信号ＳＡがＨレベルの期
間をカウントし、信号ＳＡがＨレベルの期間が一定期間
経過すると、キャリー信号ＳＴを短期間Ｌレベルに立ち
下げるものである。キャリー信号ＳＴは、Ｄ−ＦＦ回路
２５および２６のクリア端子ＣＬＲと、分周回路２１の
リセット端子に供給される。このため、キャリー信号Ｓ
ＴがＬレベルになると、Ｄ−ＦＦ回路２５および２６は
クリアされ、分周回路２１は分周動作をリセットする。
【００４６】Ｄ−ＦＦ回路２６（時間設定部、閉ループ
禁止部）は、クロック入力端子に信号ＳＰＰがインバー
タ２８を介して供給され、信号ＳＰＰが立ち下がるとＤ
入力端子に供給されているＨレベルの信号を取り込んで
反転Ｑ出力端子をＬレベルにする。また、上述したよう
に、Ｄ−ＦＦ回路２６は、クリア端子ＣＬＲに供給され
るキャリー信号ＳＴがＬレベルになるとクリアされる。
Ｄ−ＦＦ回路２６の反転Ｑ出力端子の信号は、オン禁止
信号ＳＮＱとしてアンド回路２２の他方の入力端子に供
給される。ここで、オン禁止信号ＳＮＱは、アンド回路
２２を開閉する信号として機能する。このため、オン禁
止信号ＳＮＱがＨレベルのとき、分周回路２１から出力
される分周信号ＳＢは、アンド回路２２を介して信号Ｓ
Ｎ１としてＮチャンネルＦＥＴＮ１、Ｎ２のゲートに供
給される。
【００４７】次に、交流発電機ＡＧとその周辺機構の構
成を説明する。図３は、交流発電機ＡＧとその周辺機構
の構成を示す斜視図である。図示のように、交流発電機
ＡＧは、ロータ３５とステータ３６を備えており、２極
磁化されたディスク状のロータ３５が回転すると、ステ
ータ３６の発電コイル３７に起電力が発生し、交流出力
が取り出せるようになっている。また、図３において、
３８は腕時計本体ケース内で旋回運動を行う回転錘であ
り、３９は回転錘３８の回転運動を交流発電器ＡＧに伝
達する輪列機構である。この回転錘３８は、腕時計を装
着した人の腕の振りに応じて回転し、これに伴って交流
発電機ＡＧから起電力が得られるようになっている。な
お、交流発電機ＡＧは、リューズを手で回してロータを
回転させて発電するものや、ゼンマイを巻いて、その開
放力でロータを回転させて発電する交流発電機のことで
ある。
【００４８】交流発電機ＡＧから出力された交流は、本
実施形態のチョッパ式充電回路１０で整流され、処理装
置４０に供給される。処理装置４０は、チョッパ式充電
回路１０から供給される電力によって時計装置４１を駆
動する。この時計装置４１は、発振回路２Ａより出力さ
れるクロック信号ＣＬ１に基づいて時計動作を行う。以
上のように、クロック信号ＣＬ１を生成する発振回路２
Ａをチョッパ式充電回路１０と時計装置４１で兼用して
いる。この結果、腕時計全体の回路構成を簡易にすると
共に、腕時計全体として消費電流を削減することができ
る。
【００４９】（２）実施形態の動作 次に、上述した構成による実施形態の動作について、図
４および図５に示すチョッパ式充電回路１００の動作フ
ローチャートと、図６に示すタイミングチャートに基づ
いて説明する。ここでは、このチョッパ式充電回路１０
０を有する腕時計が腕に装着されており、交流発電機Ａ
Ｇからは断続的に起電力が発生する。図６は、本実施形
態に係るチョッパ式充電回路１０のタイミングチャート
である。なお、時刻ｔ１においては、コンパレータＣＯ
Ｍ１の出力信号ＳＰ１およびコンパレータＣＯＭ２の出
力信号ＳＰ２がＨレベルであって、ＰチャンネルＦＥＴ
Ｐ１、Ｐ２はオフ状態にある場合、つまり交流発電機Ａ
Ｇの入力端子Ａ、Ｂの電圧が端子電圧ＶＤＤ以下の場合
を想定している。
【００５０】チョッパ式充電回路１０の動作が開始され
ると、図６（ｇ）に示すように、時刻ｔ１において信号
ＳＡがＨレベルからＬレベルに切り換わると、タイマー
カウンタ２７のカウント値がリセットされる（図４のス
テップＳ１）。そして、タイマーカウンタ２７は、短期
間だけＬレベルになるキャリー信号ＳＴを出力し、Ｄ−
ＦＦ回路２５および２６をクリアにするとともに、分周
回路２１の分周動作をリセットする。これにより、図６
（ｉ）に示すように、オン禁止信号ＳＮＱがＨレベルに
なり、アンド回路２２は、分周信号ＳＢを信号ＳＮ１と
して出力することを許可する。また、図６（ｂ）に示す
ように、分周信号ＳＢは、次のクロック信号ＣＬ１の立
ち下がりのタイミングである時刻ｔ２においてＨレベル
になる。このため、図６（ｃ）に示すように、制御回路
２０の出力信号ＳＮ１はＨレベルになり（図４のステッ
プＳ２）、ＮチャンネルＦＥＴＮ１、Ｎ２がオン状態に
切り換える。この結果、図１の符号αに示すように、交
流発電機ＡＧ、ＮチャンネルＦＥＴＮ１、Ｎ２の閉ルー
プによる電流経路が形成され短絡期間が開始される（図
４のステップＳ３）。この際、交流発電機ＡＧの起電圧
に応じて閉ループに電流ｉ１が流れ、発電コイル３７の
インダクタンスにはエネルギーが蓄積される。なお、こ
の閉ループは、発電コイル３７の両端を短絡してもよ
く、あるいは、ダイオードや抵抗等を介してもよい。一
方、Ｄ−ＦＦ回路２５は、キャリー信号ＳＴによって時
刻ｔ１においてクリアされると、図６（ｆ）に示すよう
に、信号ＳＱがＬレベルになるため、図６（ｇ）に示す
ように、アンド回路２４から出力される信号ＳＡもＬレ
ベルになる。このため、タイマーカウンタ２７は、カウ
ント値がリセットされた状態に維持され、キャリー信号
ＳＴがＨレベルに維持される。
【００５１】図６（ｂ）に示す分周信号ＳＢは、周波数
Ｆを示した信号であるため、時刻ｔ２から周波数Ｆの半
周期の期間（クロック信号ＣＬ１の８パルスの期間）が
経過して時刻ｔ３になると、Ｌレベルになる（図６
（ｂ））。これにより、図６（ｃ）に示すように、制御
回路２０の出力信号ＳＮ１がＬレベルになり、Ｎチャン
ネルＦＥＴＮ１、Ｎ２がオフ状態に切り換えられるため
短絡期間を終了する（図４のステップＳ４）。そして、
発電コイル３７のインダクタンスに蓄積されたエネルギ
ーによって、例えば出力端子Ａの電圧が昇圧し、時刻ｔ
４において出力端子Ａの電圧が端子電圧ＶＤＤに達する
と、コンパレータＣＯＭ１の出力信号ＳＰ１がＬレベル
になり、ＰチャンネルＦＥＴＰ１がオン状態になる。こ
の結果、大容量コンデンサ４への電流経路が形成され、
図１の符号βに示すように、充電電流ｉ２が大容量コン
デンサ４に流れ、充電が開始される（図６（ｄ））（図
４のステップＳ５）。
【００５２】また、時刻ｔ４においてコンパレータＣＯ
Ｍ１の出力信号ＳＰ１がＬレベルになると、図６（ｅ）
に示すように、アンド回路２３の出力信号ＳＰＰがＬレ
ベルになるため、図６（ｉ）に示すように、オン禁止信
号ＳＮＱがＬレベルになる。すなわち、出力端子Ａの電
圧が端子電圧ＶＤＤ以上になり、大容量コンデンサ４へ
の電流経路を形成すれば、大容量コンデンサ４に充電電
流を流すことが可能な状態になるため、オン禁止信号Ｓ
ＮＱがＬレベルになる（図４のステップＳ６）。これに
より、オン禁止信号ＳＮＱは、充電条件が満たされる
と、制御回路２０の出力信号ＳＮ１をＬレベルにし、こ
れにより、ＮチャンネルＦＥＴＮ１、Ｎ２がオフ状態に
維持する（図４のステップＳ７）。なお、ここでは、出
力端子Ａの電圧が昇圧した場合について説明するが、出
力端子Ｂの電圧が昇圧した場合もコンパレータＣＯＭ１
とＰチャンネルＦＥＴＰ１に代わって、コンパレータＣ
ＯＭ２とＰチャンネルＦＥＴＰ２が動作する点を除いて
同じ動作であるので、説明は省略する。
【００５３】そして、充電により出力端子Ａの電圧が徐
々に減少し、時刻ｔ５において出力端子Ａの電圧が端子
電圧ＶＤＤ以下になると、コンパレータＣＯＭ１の出力
信号ＳＰ１がＨレベルになり、ＰチャンネルＦＥＴＰ１
がオフ状態に切り換わる。この場合、信号ＳＰ１および
信号ＳＰ２の両信号がＨレベルになるため、アンド回路
２３からの出力信号ＳＰＰは、図６（ｅ）に示すよう
に、Ｈレベルになる。このため、図６（ｆ）に示すよう
に、Ｄ−ＦＦ回路２５では、信号ＳＰＰの立ち上がりを
検出して信号ＳＱがＨレベルになり（図４のステップＳ
８）、信号ＳＰＰは、アンド回路２４を介してタイマー
カウンタ２７のセット／リセット端子に供給される。こ
れにより、信号ＳＰＰ（＝信号ＳＡ）がＨレベルの期間
だけタイマーカウンタ２７によりカウントされることに
なる（図６（ｇ））（図４のステップＳ９）。そして、
タイマーカウンタ２７では、信号ＳＡがＨレベルか否か
を判定し（図５のステップＳ１０）、Ｈレベルの場合に
クロックを計測し（図５のステップＳ１１）、予め決め
られたカウント値になるまで計測を繰り返す（図５のス
テップＳ１２）。そして、ステップＳ１２でカウント値
がｔに達した場合（ステップＳ１２；ＹＥＳ）、チャタ
リングによる変動が安定して充電が完了したと判定し、
次の短絡期間に備えるべく、タイマーカウンタ２７のカ
ウント値をリセットし（ステップＳ１３）、ステップＳ
２からの処理を繰り返す。すなわち、充電期間にＰチャ
ンネルＦＥＴＰ１がオフ状態に切り換わると、タイマー
カウンタ２７によりＰチャンネルＦＥＴＰ１、Ｐ２の両
方がオフ状態の期間のカウントが開始される。そして、
ＰチャンネルＦＥＴＰ１、Ｐ２のオフ状態が一定時間経
過すると、時刻ｔ７においてカウント値がレジスタ２９
に保存されている設定値に達することにより、図６
（ｈ）に示すように、キャリー信号ＳＴが比較的短期間
でＬレベルに立ち下がる。なお、時刻ｔ６と時刻ｔ７の
差の時間ｔは、レジスタ３２に保存されている設定値に
対応している。このため、この設定値を変更することに
より、時間ｔの長さを調整することが可能となる。
【００５４】これにより、キャリー信号ＳＴを受けてＤ
−ＦＦ回路２６がクリアされると、図６（ｉ）に示すよ
うに、時刻ｔ７でオン禁止信号ＳＮＱがＨレベルにな
り、分周信号ＳＢがアンド回路２２を介して信号ＳＮ１
としてＮチャンネルＦＥＴＮ１、Ｎ２のゲートに供給さ
れる。従って、オン禁止信号ＳＮＱは、ＰチャンネルＦ
ＥＴＰ１、Ｐ２の両方のオフ状態が一定期間経過するま
でＨレベルに維持され、これにより、ＮチャンネルＦＥ
ＴＮ１、Ｎ２がオフ状態に維持される。従って、制御回
路２０は、充電条件が満たされると、オン禁止信号ＳＮ
Ｑにより、ＮチャンネルＦＥＴＮ１、Ｎ２をオン状態に
切り換え、ＰチャンネルＦＥＴＰ１、Ｐ２のオフ状態が
一定期間経過するまで、これらＮチャンネルＦＥＴＮ
１、Ｎ２をオフ状態に維持する。
【００５５】ところで、ＰチャンネルＦＥＴＰ１、Ｐ２
は、充電経路の損失を低減させて充電効率を向上させる
ためにＰチャンネルＦＥＴＰ１、Ｐ２のソース、ドレイ
ン間の導通抵抗（オン抵抗）の比較的小さいものが用い
られる。このため、充電期間において、出力端子Ａの電
圧が端子電圧ＶＤＤ近傍になってＰチャンネルＦＥＴＰ
１がオン状態からオフ状態に切り換わると、ダイオード
Ｄ１の順方向電圧降下によってコンパレータＣＯＭ１の
両端電圧が上昇してＰチャンネルＦＥＴＰ１がオン状態
に再び切り換わるという動作を繰り返す。すなわち、充
電終了時にＰチャンネルＦＥＴＰ１が、オン・オフを繰
り返すという現象（チャタリング）が生じる（図６にお
いて、時刻ｔ５から時刻ｔ６）。このような場合にＮチ
ャンネルＦＥＴＮ１、Ｎ２をオン状態に切り換えた場
合、ＰチャンネルＦＥＴＰ１とＮチャンネルＦＥＴＮ
１、Ｎ２の両方がオン状態になる期間が生じ、図２６に
示すように、大容量コンデンサ４から充電電流（貫通電
流）ｉｋが流れ、充電効率が低下することになる。
【００５６】本実施形態においては、上述したように、
タイマーカウンタ２７により、ＰチャンネルＦＥＴＰ
１、Ｐ２の両方がオフ状態の期間が一定期間経過したか
否かを検出すると共に、オン禁止信号ＳＮＱにより、Ｐ
チャンネルＦＥＴＰ１、Ｐ２のオフ状態が一定期間経過
するまでは、ＮチャンネルＦＥＴＮ１、Ｎ２をオフ状態
に維持している。これにより、チョッパ式充電回路１０
は、ＰチャンネルＦＥＴＰ１、Ｐ２にチャタリングが生
じている期間（例えば時刻ｔ５から時刻ｔ６）は、Ｎチ
ャンネルＦＥＴＮ１、Ｎ２をオフ状態に維持することが
でき、貫通電流による充電効率の低下を防止している。
この意味において、タイマーカウンタ２７は、充電終了
判定部として機能し、Ｄ−ＦＦ回路２６は、閉ループ禁
止部として機能している。
【００５７】一方、上述したように、キャリー信号ＳＴ
がＬレベルに立ち下がると、Ｄ−ＦＦ回路２５がクリア
され、分周回路２１の分周動作がリセットされるため、
分周信号ＳＢは、分周回路２１が分周動作をリセットさ
れた後のクロック信号ＣＬ１の立ち上がりにおけるタイ
ミングでＨレベルになり、オン禁止信号ＳＮＱがＨレベ
ルになる（時刻ｔ８）。これにより、ＰチャンネルＦＥ
ＴＰ１、Ｐ２の両方がオフ状態の期間が一定期間経過す
ると、ＮチャンネルＦＥＴＮ１、Ｎ２はオン状態に切り
換わり、短絡期間に移行する。そして、交流発電機Ａ
Ｇ、ＮチャンネルＦＥＴＮ１、Ｎ２の閉ループが形成さ
れ、交流発電機ＡＧの発電に応じて発電コイル３７のイ
ンダクタンスにエネルギーが蓄積される。また、分周信
号ＳＢは、分周回路２１の分周動作が時刻ｔ８でリセッ
トされているため、分周回路２１により分周される周波
数Ｆの半周期の時間が経過して時刻ｔ９になるとＬレベ
ルになる（図６（ｂ））。従って、時刻ｔ９においてＮ
チャンネルＦＥＴＮ１、Ｎ２がオフ状態に切り換えられ
るため短絡期間が終了し、短絡期間に発電コイル３７の
インダクタンスに蓄積されたエネルギーによって、大容
量コンデンサ４の充電が再び開始される。
【００５８】次に、図６（ｄ）に示すように、時刻ｔ１
０においてＰチャンネルＦＥＴＰ１、Ｐ２の両方がオフ
状態の期間が一定期間経過した場合、図６（ｈ）に示す
ように、時刻ｔ１１においてタイマーカウンタ２７より
出力されるキャリー信号ＳＴが短時間の間だけＬレベル
になる。これにより、上述の場合と同様に、Ｄ−ＦＦ回
路２５および２６がクリアされ、分周回路２１の分周動
作がリセットされることにより、図６（ｉ）、（ｂ）に
示すように、オン禁止信号ＳＮＱおよび分周信号ＳＢが
Ｈレベルになって信号ＳＮ１がＨレベルになる。これに
より、充電期間を終了する（図６（ｃ））。この結果、
ＮチャンネルＦＥＴＮ１、Ｎ２がオン状態に切り換えら
れ、再び短絡期間に移行し、交流発電機ＡＧの発電に応
じて発電コイル３７のインダクタンスにエネルギーを蓄
積する。このように、本発明のチョッパ式充電回路１０
における短絡時間は、分周回路２１により分周される周
波数Ｆの半周期の時間に固定されているため、一定の短
絡時間を確保することができるようになっている。ま
た、充電時間は、ＰチャンネルＦＥＴＰ１、Ｐ２のオン
状態が継続する限り確保されるので、発電コイル３７に
蓄積されたエネルギー、すなわち、交流発電機ＡＧの発
電量に応じて変動するようになっている。従って、発電
量が小さい場合、発電量が大きい場合より短絡時間のデ
ューティ比が高くなるようにチョッパ周波数が自動的に
調整される。
【００５９】（３） 短絡時間とチョッパ周波数の最適
値 次に、このチョッパ式充電回路１０の短絡時間とチョッ
パ周波数の最適値を求める。先ず、チョッパ短絡時にお
いて、交流発電機ＡＧの発電コイル３７の内部抵抗によ
って消費されるエネルギーとインダクタンスに蓄積され
るエネルギーを計算し最適な短絡時間を求め、次に、昇
圧電圧とチョッパ開放時間についてシミュレーションを
行う。
【００６０】（３−１） 短絡時間の計算 インダクタンスによる昇圧動作を簡単に理解するために
図７のような回路を想定する。ここで発電コイル３７が
抵抗成分の無い理想的なインダクタンスであると仮定す
ると、発電コイル３７の電圧Ｖ（ｔ）と電流ｉ（ｔ）は
以下のようになる。ここで、Ｌは発電コイル３７のイン
ダクタンスである。 Ｖ（ｔ）＝Ｌ・ｄｉ（ｔ）／ｄｔ ・・・（１） ｉ（ｔ）＝∫（Ｖ（ｔ）／Ｌ）ｄｔ ・・・（２） すなわち、発電コイル３７に流れる電流ｉ（ｔ）は、電
圧Ｖ（ｔ）の積分値に比例する。ここで、スイッチＳＷ
をオンにして、所定時間経過後の発電コイル３７に流れ
ている電流をＩとすると、発電コイル３７に蓄積したエ
ネルギーＵＬは、ＵＬ＝１／２・Ｌ・Ｉ2となる。ま
た、大容量コンデンサ４の初期値として電圧Ｖｃが与え
られていたとすると、大容量コンデンサ４のエネルギー
ＵＣは、ＵＣ＝１／２・Ｃ・Ｖｃ2となる。ここで、Ｃ
は大容量コンデンサ４の静電容量である。スイッチＳＷ
をオフに開放すると、発電コイル３７に流れていた電流
が大容量コンデンサ４に流れ、発電コイル３７に蓄積し
たエネルギーＵＬが大容量コンデンサ４に蓄積される。
このとき、ダイオードＤの順方向電圧や回路の損失は無
視し、大容量コンデンサ４の電圧が電圧Ｖｃ１に増加し
たとすると電圧Ｖｃ１は以下のようになる。 ｄＵＣ＝ＵＬより １／２・Ｃ・（Ｖｃ１2−Ｖｃ2）＝１／２・Ｌ・Ｉ2 ・・・（３） よって（３）式を解くと、 Ｖｃ１＝Ｉ・√（Ｌ／Ｃ）＋Ｖｃ ・・・（４）
【００６１】（４）式より、昇圧動作により得られる電
圧Ｖｃ１は、発電コイル３７に流れる電流に比例する。
ここで、発電コイル３７に流れる電流は、上述したよう
に発電コイル３７の電圧の積分値に比例することから、
電圧を一定とするとスイッチＳＷをオンにした時間、す
なわち、短絡時間によって発電コイル３７の電圧が決定
されることになる。上述の昇圧動作より得られる電圧な
どの算出は、改訂スイッチング・レギュレータ設計ノウ
ハウ（長谷川 彰 著 ＣＱ出版社）のｐ１８〜ｐ１９
を一部引用する。本実施形態の発電コイル３７は、小型
の交流発電機ＡＧの発電コイルであるため内部抵抗が大
きく、無視して考えることができない。従って、本実施
形態に係るチョッパ式充電回路１０は、図８のように表
すことができる。
【００６２】図８において、Ｒは、発電コイル３７の内
部抵抗である。なお、Ｒｃは、大容量コンデンサ４の内
部抵抗である。ここで、スイッチＳＷをオンにして、発
電コイル３７に流れている電流をｉ１（ｔ）とすると、
発電コイル３７の電圧Ｖ１（ｔ）は以下のようになる。 Ｖ１（ｔ）＝Ｌ・ｄｉ（ｔ）／ｄｔ＋Ｒ・ｉ１（ｔ） ・・・（５） また、式（５）から、発電コイル３７に流れる電流ｉ１
（ｔ）は以下のようになる。 ｉ１（ｔ）＝Ｖ１（ｔ）／Ｒ・（１−ｅ-R・t/L） ・・・（６） これにより、（６）式より、発電コイル３７に流れる電
流ｉ１（ｔ）は、発電コイル３７の電圧Ｖ１（ｔ）と内
部抵抗Ｒで決定される電流値によって制限されることに
なる。
【００６３】図９は、チョッパ短絡時の発電コイル３７
の内部抵抗ＲとインダクタンスＬに印可される電圧の時
間変化を示す特性曲線図である。ここで、発電コイル３
７は、時定数τ＝（Ｌ／Ｒ）＝約０．４ｍｓｅｃのもの
を用い、起電圧が０．６Ｖの場合を想定している。図９
に示すように、インダクタンスＬに印可される電圧Ｖ１
（ｔ）は、指数関数的に減少し、約２ｍｓｅｃ以上では
０．６Ｖの起電圧全てが内部抵抗Ｒに印可され、銅損と
して消費されている。従って、短絡時間が約２ｍｓｅｃ
以上の場合、チョッパ開放期間に移行しても効果的な昇
圧充電が望めなくなるだけでなく、ロータ３５の回転を
停止させる方向に力が働き、充電効率低下の原因にな
る。
【００６４】図１０は、（６）式をもとに、チョッパ短
絡時の発電コイル３７の内部抵抗ＲとインダクタンスＬ
の１０μｓｅｃごとの各エネルギー（以下「瞬時エネル
ギー」という））を示す特性曲線図である。また、図１
０において、インダクタンスＬの瞬時エネルギーと内部
抵抗Ｒの瞬時エネルギーの差分を点線により示してい
る。また、図１１は、図１０に示す結果をエネルギーの
累積値に換算した場合の特性曲線図である。図１１に示
すように、インダクタンスＬに蓄積されたエネルギーＵ
Ｌ（図１１において破線により示す）は、約１．６ｍｓ
ｅｃ以降で飽和している。また、内部抵抗Ｒで消費され
るエネルギーＵＲ（図１１において実線により示す）は
加速的に上昇し、０．４５ｍｓｅｃ以降では、発電コイ
ル３７に蓄積されたエネルギーよりも多くなりエネルギ
ー収支（ＵＬ−ＵＲ）がマイナスになっている（図１１
において点線により示す）。
【００６５】従って、充電時のダイオードＤの整流ロス
や大容量コンデンサ４の内部抵抗等による損失を除く
と、充電効率を最大にするためにはエネルギー収支（Ｕ
Ｌ−ＵＲ）が最大になる短絡時間に設定すればよいこと
になる。すなわち、図１１に示すように、この場合、ス
イッチＳＷをオンにしてから０．２７ｍｓｅｃ経過した
時点でエネルギー収支（ＵＬ−ＵＲ）が最大になってい
ることから、０．２７ｍｓｅｃに短絡時間を設定した場
合に充電効率が最大になる。ここで、図９に示すよう
に、短絡時間が０．２７ｍｓｅｃの時は、内部抵抗Ｒと
インダクタンスＬに印可される電圧が等しくなった時間
Ｔと対応している。従って、（６）式にＲ・ｉ１（ｔ）
＝１／２・Ｖ（ｔ）を代入すると短絡時間Ｔは以下のよ
うに表すことができる。 Ｔ＝０．６９３・Ｌ／Ｒ ・・・（７） 以上の結果から発電コイル３７のインダクタンスと内部
抵抗に応じて最適な短絡時間を決定することができる。
上述の実施形態において、例えば、発電コイル３７の時
定数τ＝約０．４ｍｓｅｃであるとすれば、短絡期間を
０．２７ｍｓｅｃに設定する。具体的には、分周回路２
１において、クロック信号ＣＬ１を短絡時間Ｔと半周期
が同一である１．８５１ｋＨｚの周波数Ｆに分周すれば
よい。本実施形態においては、クロック信号ＣＬ１に３
２ｋＨｚのクロック信号を使用するため、周波数Ｆを近
似値として２ｋＨｚにしている。この短絡期間は値Ｔの
±３０％の範囲内、より好ましくは±２０％の範囲内に
設定することが望ましい。
【００６６】（３−２） 昇圧電圧のシミュレーション 次に、同条件においてチョッパ周波数を２ｋＨｚ、短絡
時間Ｔを０．２５ｍｓｅｃに設定した場合の昇圧電圧に
ついてシミュレーションを行い、そのシミュレーション
結果を図１２に示す。図１２に示すように、入力電圧、
すなわち、交流発電機ＡＧの起電圧が１５０ｍＶ以上あ
れば６Ｖ程度まで昇圧できるエネルギーをインダクタン
スＬに蓄積させることができる結果となった。実際の充
電の際は、２次電池を接続することによって大容量コン
デンサ４の内部抵抗などで２次側の充電電圧が決定され
るため、２次側の充電電圧はここまで昇圧されるもので
はないが、小さな起電圧を瞬時に２次側へ昇圧させるに
は十分と言える。
【００６７】（３−３） チョッパ開放時間のシミュレ
ーション 次に、短絡時間を０．２５ｍｓｅｃに設定してチョッパ
開放時間を変化させた場合の充電量についてシミュレー
ションを行った。ここでは、図１３に示すように、短絡
時間のデューティ比（ＯＮｄｕｔｙ）を５０％、７５％
等に変化させて充電電荷量を求めるシミュレーションを
行い、そのシミュレーション結果を図１４、図１５に示
す。なお、図１４、図１５には、その短絡時間とデュー
ティ比によって決まるチョッパ周波数を併記している。
図１４は、入力電圧が低い場合（入力電圧＝０．１５
Ｖ）のシミュレーション結果であり、図１５は、入力電
圧が高い場合（入力電圧＝０．９Ｖ）のシミュレーショ
ン結果である。図１４から明らかなように、入力電圧が
低い場合には、チョッパ周波数を高くすると、すなわ
ち、充電時間を少なくして昇圧回数を稼ぐと充電比率
｛（各チョッパ周波数の充電電荷量／２ｋＨｚ時の充電
電荷量）×１００｝が高くなる傾向となる。しかし、図
１５に示されるように、入力電圧が高い場合には、チョ
ッパ周波数を高くするとインダクタンスＬに蓄積された
エネルギーＵＬを十分に充電できなくなり充電比率が低
くなる傾向となる。以上の結果から、入力電圧が小さい
場合、チョッパ周波数を高くし、入力電圧が大きい場
合、チョッパ周波数を低くすることにより充電効率を高
くできることが判る。
【００６８】次に、実際のチョッパ式充電回路におい
て、チョッパ周波数と短絡期間のデューティ比を変化さ
せた時の充電比率を測定する実験を行った。 （３−４） チョッパ周波数の検討 図１６、図１７に、チョッパ周波数を変化させた時の充
電比率の実験結果を示す。なお、短絡期間のデューティ
比は５０％に固定している。ここで、図１６は、入力電
圧が小さい場合であり、図１７は、入力電圧が高い場合
である。図１６、図１７に示す実験結果からチョッパ周
波数は、２ｋＨｚ近辺の場合に充電比率が最大値にな
る。ここで、図１６に示す結果と図１１に示す結果を短
絡時間と充電電荷量の関係に正規化して図１８に示す。
図１８に示されるように、実験結果においても（２−
１）で求めた計算結果と同様に、０．２７ｍｓｅｃに短
絡期間を設定した場合に充電効率が最大になることが確
認できる。
【００６９】（３−５） 短絡期間のデューティ比の検
討 図１９、図２０に、短絡期間のデューティ比を変化させ
た時の充電比率の実験結果を示す。なお、短絡期間は、
０．２７ｍｓｅｃに固定している。ここで、図１９は、
入力電圧が小さい場合であり、図２０は、入力電圧が高
い場合である。図１９に示す実験結果では、入力電圧が
小さい場合には短絡期間のデューティ比が高くなると充
電比率が高くなり、図２０に示す実験結果では、入力電
圧が大きい場合には短絡期間のデューティ比が高くなる
と充電比率が低くなる。これは、図１４、図１５に示す
シミュレーション結果と同じ結果である。ここで、図２
０において短絡期間のデューティ比が２５％の場合に極
端に充電比率が低いのは、大きい発電電圧では非チョッ
パ動作で充電される期間が大半を占め、チョッパ動作に
よって充電させる期間は一部分となる。このチョッパ動
作によって充電させる期間と、短絡期間のデューティ比
２５％でのチョッパ周期が近いためである。すなわち、
図２１にチョッパ動作と非チョッパ動作による充電が混
在した発電電圧波形を示すように、チョッパ動作期間で
のチョッパは１、２回程度でほとんどチョッパの効果が
出なくなっている。
【００７０】以上の結果から、入力電圧が小さい程、短
絡期間のデューティ比を高くすることにより、充電電荷
量を高く維持することができる。具体的には、短絡時間
Ｔ＝０．６９３・Ｌ／Ｒに設定した場合、入力電圧が小
さい場合、短絡期間のデューティ比を６０％以上にし、
入力電圧が大きい場合、短絡期間のデューティ比を６０
％以下にすることにより、充電電荷量を高く維持するこ
とができる。より好ましくは入力電圧が小さい場合、短
絡期間のデューティ比を７５％前後にし、入力電圧が大
きい場合、短絡期間のデューティ比を５０％前後にする
ことにより、充電電荷量を最大にすることができる。こ
れらにより、チョッパ式充電回路１０においては、交流
発電機ＡＧの発電量が変動する場合でも、最適な短絡時
間およびチョッパ周波数で動作することができ、充電効
率を高めることができる。また、このチョッパ式充電回
路１０は、交流発電機ＡＧの発電量の大小に応じて充電
期間が決まるため、自動的にチョッパ周波数が調整され
る。このため、充電電流を検出する回路等を設けて発電
量を検出する必要がない。これにより、回路全体の消費
電力を高くすることなく充電効率を高めることができ
る。
【００７１】（４） 変形例 （４−１） 第１変形例 上述の実施形態においては、チョッパ周波数を変動させ
る場合について述べたが、本発明はこれに限らず、チョ
ッパ周波数を発電量が変動しても全体として充電効率が
高くなる値に固定してもよい。この場合、図１９、図２
０に示すように、短絡期間のデューティ比が５０％前後
になるような周波数にチョッパ周波数を設定することに
より、発電量が変動する場合でも簡易な構成で充電電荷
量を高く維持することができる。さらにこの場合、交流
発電機の最大発電量の大小（例えば、交流発電機が大型
の場合と小型の場合）に応じてチョッパ周波数を設定す
ることにより、簡易な構成で充電効率を高くすることが
できる。
【００７２】（４−２） 第２変形例 上述の実施形態においては、大容量コンデンサ４の充電
時においては、ＮチャンネルＦＥＴＮ１およびＮ２をオ
フ状態に制御する場合について述べたが、本発明はこれ
に限らず、大容量コンデンサ４の充電時の電流経路にあ
るＮチャンネルＦＥＴＮ１、Ｎ２がオン状態になるよう
にしてもよい。この場合、例えば、図２２に示すよう
に、交流発電機ＡＧの出力端子Ａ、Ｂの電圧と基準電圧
Ｖｒｅｆ１とをそれぞれ比較するコンパレータＣＯＭ
３、ＣＯＭ４（第２の制御部）と、各コンパレータＣＯ
Ｍ３、ＣＯＭ４の出力信号と制御回路２０の出力信号Ｓ
Ｎ１との論理和を演算するオア回路ＯＲ１、ＯＲ２（第
２の制御部）を追加し、オア回路ＯＲ１、ＯＲ２の各出
力信号をＮチャンネルＦＥＴＮ１、Ｎ２のゲートに供給
する方法が考えられる。また、図２３に示すように、Ｎ
チャンネルＦＥＴＮ１、Ｎ２にそれぞれＮチャンネルＦ
ＥＴＮ３、Ｎ４（第２の充電用のスイッチ部）を並列接
続し、これらＮチャンネルＦＥＴＮ３、Ｎ４のゲートに
交流発電機ＡＧの出力端子Ａ、Ｂの各電圧を供給する方
法が考えられる。このようにすれば、充電時に電流が流
れるダイオードＤ３またはＤ４の損失を低減することが
でき、チョッパ式充電回路の充電効率を高くすることが
できる。
【００７３】（４−３） 第３変形例 上述の実施形態においては、交流発電機の起電力を充電
する場合について述べたが、本発明はこれに限らず、商
用交流電源や電波などの交流電源や、直流発電機などの
直流電源の電力を充電する場合にも広く適用することが
できる。また、電力を入力する方法は、図２４に示すよ
うにコイル（１次コイル、２次コイル）を介して非接触
で入力する方法などを広く適用することができる。
【００７４】（４−４） 第４変形例 上述の実施形態においては、スイッチ部の一例として、
ＰチャンネルＦＥＴ、ＮチャンネルＦＥＴの電界効果ト
ランジスタを使用する場合について述べたが、本発明は
これに限らず、ＰチャンネルＦＥＴに代えてＰＮＰ型の
トランジスタ、または、ＮチャンネルＦＥＴに代えてＮ
ＰＮ型のバイポーラトランジスタを使用してもよい。ま
た、ＰチャンネルＦＥＴＰ１およびＰ２をダイオードに
置き換えてもよい。この場合、コンパレータＣＯＭ１お
よびＣＯＭ２は、それぞれダイオードの順方向電圧を検
出し、その出力信号ＳＰ１およびＳＰ２は制御回路２０
にのみ供給される。
【００７５】（４−５） 第５変形例 上述の実施形態においては、全波整流を行うチョッパ式
充電回路に本発明を適用する場合について述べたが、本
発明はこれに限らず、半波整流を行うチョッパ式充電回
路に適用してもよい。
【００７６】（４−６） 第６変形例 上述の実施形態においては、チョッパ式充電回路を腕時
計に適用する場合について述べたが、本発明はこれに限
らず、例えば置き時計、柱時計などのいわゆる時計や、
パーソナルコンピュータ、電卓、携帯電話などの電子機
器に内蔵された計時装置でもよく、更には携帯型の血圧
計、ページャ、歩数計などの電子機器に広く適用するこ
とができる。また、これらの電子機器に電池とチョッパ
式充電回路とを両方具備させて、蓄電量が少なくなった
場合に電池の電力で動作させるようにしてもよい。
【００７７】（４−７） 第７変形例 上述の実施形態においては、チョッパ式充電回路に本発
明を適用する場合について述べたが、単にチョッパ電圧
を出力するチョッパ回路にも適用することも可能であ
る。
【００７８】
【発明の効果】上述したように本発明のチョッパ式充電
回路は、コンパレータＣＯＭ１、ＣＯＭ２の比較結果に
基づいてトランジスタＰ１、Ｐ２が一定期間オフになっ
たことを検出することにより充電が終了したと判定し、
充電が終了したと判定すると、トランジスタＮ１、Ｎ２
を予め設定された設定時間だけオンした後オフにするこ
とにより、発電機の発電量が変動する場合でも消費電力
を高くすることなく充電効率を高めるることができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る腕時計に使用される
チョッパ式充電回路の回路図である。
【図２】 前記チョッパ式充電回路の制御回路の回路図
である。
【図３】 前記腕時計の交流発電機とその周辺機構の構
成を示す斜視図である。
【図４】 前記チョッパ式充電回路による動作を示すフ
ローチャートである。
【図５】 図４に続くフローチャートである。
【図６】 前記チョッパ式充電回路のタイミングチャー
トである。
【図７】 インダクタンスによる昇圧動作の説明に供す
る回路図である。
【図８】 内部抵抗を考慮した場合のインダクタンスに
よる昇圧動作の説明に供する回路図である。
【図９】 チョッパ短絡時の発電コイルの内部抵抗Ｒと
インダクタンスＬに印可される電圧の時間変化を示す特
性曲線図である。
【図１０】 チョッパ短絡時の発電コイルの内部抵抗と
インダクタンスＬの瞬時エネルギーを示す特性曲線図で
ある。
【図１１】 図１０に示す結果をエネルギーの累積値に
換算した場合の特性曲線図である。
【図１２】 チョッパ周波数を２ｋＨｚ、短絡時間Ｔを
０．２５ｍｓｅｃに設定した場合の昇圧電圧のシミュレ
ーション結果を示す特性曲線図である。
【図１３】 短絡時間のデューティ比の説明に供する図
である。
【図１４】 入力電圧が低い場合の短絡時間のデューテ
ィ比と充電電荷量のシミュレーション結果を示す特性曲
線図である。
【図１５】 入力電圧が高い場合の短絡時間のデューテ
ィ比と充電電荷量のシミュレーション結果を示す特性曲
線図である。
【図１６】 入力電圧が低い場合のチョッパ周波数と充
電電荷量の実験結果を示す特性曲線図である。
【図１７】 入力電圧が高い場合のチョッパ周波数と充
電電荷量の実験結果を示す特性曲線図である。
【図１８】 図１６に示す結果と図１１に示す結果を正
規化して短絡時間と充電電荷量の実験結果を示す特性曲
線図である。
【図１９】 入力電圧が低い場合の短絡時間のデューテ
ィ比と充電電荷量の実験結果を示す特性曲線図である。
【図２０】 入力電圧が高い場合の短絡時間のデューテ
ィ比と充電電荷量の実験結果を示す特性曲線図である。
【図２１】 チョッパ動作と非チョッパ動作による充電
が混在した発電電圧波形を示す波形図である。
【図２２】 変形例２に係るチョッパ式充電回路の回路
図である。
【図２３】 変形例２に係るチョッパ式充電回路の回路
図である。
【図２４】 交流電源の電力を非接触で入力する方法を
示す図である。
【図２５】 従来のチョッパ式充電回路の回路図であ
る。
【図２６】 前記チョッパ式充電回路のタイミングチャ
ートである。
【符号の説明】
１、１０……チョッパ式充電回路 ２、２Ａ……発振回路 ２０……制御回路 ３、２２、２３、２４……アンド回路 ４……大容量コンデンサ（蓄電部） ２１……分周回路（スイッチ素子制御部） ２５……Ｄ−ＦＦ回路（充電終了判定部） ２６……Ｄ−ＦＦ回路（スイッチ素子制御部、閉ループ
禁止部） ２７……タイマーカウンタ（充電終了判定部） ４０……処理装置（時刻表示部） ４１……時計装置（時刻表示部） Ａ、Ｂ……出力端子 Ｌ……発電コイルのインダクタンス Ｒ……発電コイルの内部抵抗 ＡＧ……交流発電機 ＣＯＭ１、ＣＯＭ２……コンパレータ（起電圧検出用の
比較部、第１および第２の比較部） Ｄ１、Ｄ２、Ｄ３、Ｄ４……ダイオード（一方向性素
子） Ｎ１、Ｎ２……ＮチャンネルＦＥＴ（閉ループ用のスイ
ッチ部、第３および第４のスイッチ部、スイッチ素子） Ｐ１、Ｐ２……ＰチャンネルＦＥＴ（起電圧検出用のス
イッチ部、第１および第２のスイッチ部、スイッチ素
子）

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 発電機によって発電される起電力をチョ
    ッパ電圧に変換し、そのチョッパ電圧を第１のラインと
    第２のラインとの間に発生させるチョッパ回路におい
    て、 前記第１のラインの電圧と前記発電機の出力端子におけ
    る電圧とを比較する比較部と、 前記第１のラインと前記発電機の出力端子との間に設け
    られ、前記比較部からの比較結果が前記発電機の出力端
    子における電圧が所定の電圧以上の場合、一方向に電流
    を流す充電用のスイッチ部と、 前記第２のラインと前記発電機の出力端子との間に設け
    られ、スイッチ素子および該スイッチ素子に並列接続さ
    れた一方向に電流を流す一方向性素子を有する閉ループ
    用のスイッチ部と、 前記スイッチ素子を制御する制御部とを備え、 前記制御部は、 前記比較部の比較結果に基づいて前記充電用のスイッチ
    部が一定期間オフになったことを検出することにより、
    充電が終了したと判定する充電終了判定部と、 前記充電終了判定部により充電が終了したと判定された
    場合、前記スイッチ素子を予め決められた時間だけオン
    させるスイッチ素子制御部とを有することを特徴とする
    チョッパ回路。
  2. 【請求項２】 請求項１記載のチョッパ回路において、 前記第２のラインと前記発電機の他の出力端子との間に
    設けられ、前記発電機の他の出力端子における電圧が所
    定の電圧以上の場合、前記スイッチ素子をオンにする第
    ２の制御部を更に具備することを特徴とするチョッパ回
    路。
  3. 【請求項３】 請求項１記載のチョッパ回路において、 前記閉ループ用のスイッチ部に並列接続された第２の充
    電用のスイッチ部を更に有し、 前記第２の充電用のスイッチ部は、前記発電機の他の出
    力端子における電圧に応じて接続状態が切り換わること
    を特徴とするチョッパ回路。
  4. 【請求項４】 電源の電力をチョッパ電圧に変換し、そ
    のチョッパ電圧を第１のラインと第２のラインとの間に
    発生させるチョッパ回路において、 前記第１のラインの電圧と前記電源の電力が供給される
    入力端子の電圧とを比較する比較部と、 前記第１のラインと前記入力端子との間に設けられ、前
    記比較部からの比較結果が前記入力端子の電圧が所定の
    電圧以上の場合、一方向に電流を流す充電用のスイッチ
    部と、 前記第２のラインと前記入力端子との間に設けられ、ス
    イッチ素子および該スイッチ素子に並列接続された一方
    向に電流を流す一方向性素子を有する閉ループ用のスイ
    ッチ部と、 前記スイッチ素子を制御する制御部とを備え、 前記制御部は、 前記比較部の比較結果に基づいて前記充電用のスイッチ
    部が一定期間オフになったことを検出することにより、
    充電が終了したと判定する充電終了判定部と、 前記充電終了判定部により充電が終了したと判定された
    場合、前記スイッチ素子を予め設定された設定時間だけ
    オンにさせるスイッチ素子制御部とを有することを特徴
    とするチョッパ回路。
  5. 【請求項５】 請求項４記載のチョッパ回路において、 前記第２のラインと前記電源の電力が供給される他の入
    力端子との間に設けられ、前記他の入力端子の電圧が所
    定の電圧以上の場合、前記スイッチ素子をオンにする第
    ２の制御部を更に具備することを特徴とするチョッパ回
    路。
  6. 【請求項６】 請求項４記載のチョッパ回路において、 前記閉ループ用のスイッチ部に並列接続された第２の充
    電用のスイッチ部を更に有し、 前記第２の充電用のスイッチ部は、前記電源の電力が供
    給される他の入力端子の電圧に応じて接続状態が切り換
    わることを特徴とするチョッパ回路。
  7. 【請求項７】 請求項１乃至請求項６のいずれかに記載
    のチョッパ回路において、 前記スイッチ素子制御部は、前記スイッチ素子をオンに
    する信号を、クロック信号を分周させることによって生
    成する時間設定部と、前記充電用のスイッチ部がオンに
    なった時点から前記充電終了判定部により充電が終了し
    たと判定されるまで、前記スイッチ素子を強制的にオフ
    にする閉ループ禁止部とを有し、 前記充電終了判定部により充電が終了したと判定された
    場合、前記時間設定部におけるクロック信号の分周動作
    をリセットし、該時間設定部で生成される分周信号に基
    づいた設定時間だけ、前記スイッチ素子をオンにするこ
    とを特徴とするチョッパ回路。
  8. 【請求項８】 請求項１乃至請求項７のいずれかに記載
    のチョッパ回路において、 前記充電用のスイッチ部は、 前記比較部の比較結果に基づいて制御されるスイッチ素
    子および該スイッチ素子に並列接続された一方向に電流
    を流す一方向性素子を有することを特徴とするチョッパ
    回路。
  9. 【請求項９】 請求項１乃至請求項７のいずれかに記載
    のチョッパ回路において、 前記充電用のスイッチ部は、ダイオードであることを特
    徴とするチョッパ回路。
  10. 【請求項１０】 交流発電機によって発電される起電力
    をチョッパ電圧に変換し、そのチョッパ電圧を第１のラ
    インと第２のラインとの間に発生させるチョッパ回路に
    おいて、 前記第１のラインの電圧と前記交流発電機の一方の出力
    端子における電圧とを比較する第１の比較部と、 前記第１のラインと前記一方の出力端子との間に設けら
    れ、前記一方の出力端子における電圧が所定の電圧以上
    の場合、一方向に電流を流す第１のスイッチ部と、 前記第１のラインの電圧と前記交流発電機の他方の出力
    端子における電圧とを比較する第２の比較部と、 前記第１のラインと前記他方の出力端子との間に設けら
    れ、前記他方の出力端子における電圧が所定の電圧以上
    の場合、一方向に電流を流す第２のスイッチ部と、前記
    第２のラインと前記一方の出力端子との間に設けられ、
    スイッチ素子および該スイッチ素子に並列接続された一
    方向に電流を流す一方向性素子を有する第３のスイッチ
    部と、 前記第２のラインと前記他方の出力端子との間に設けら
    れ、スイッチ素子および該スイッチ素子に並列接続され
    た一方向に電流を流す一方向性素子を有する第４のスイ
    ッチ部と、 前記第３および第４のスイッチ部におけるスイッチ素子
    を制御する制御部とを備え、 前記制御部は、 前記第１および第２の比較部の比較結果に基づいて前記
    第１および第２のスイッチ部が一定期間オフになったこ
    とを検出することにより、充電が終了したと判定する充
    電終了判定部と、 前記充電終了判定部により充電が終了したと判定された
    場合、前記第３および第４のスイッチ部におけるスイッ
    チ素子を予め決められた設定時間だけオンさせるスイッ
    チ素子制御部とを有することを特徴とするチョッパ回
    路。
  11. 【請求項１１】 請求項１０記載のチョッパ回路におい
    て、 前記第２のラインと前記他方の出力端子との間に設けら
    れ、前記他方の出力端子における電圧が所定の電圧以上
    の場合、前記第３のスイッチ部におけるスイッチ素子を
    オンにする第２の制御部と、 前記第２のラインと前記一方の出力端子との間に設けら
    れ、前記一方の出力端子における電圧が所定の電圧以上
    の場合、前記第４のスイッチ部におけるスイッチ素子を
    オンにする第３の制御部とを更に具備することを特徴と
    するチョッパ回路。
  12. 【請求項１２】 請求項１０記載のチョッパ回路におい
    て、 前記第３のスイッチ部に並列接続された第５のスイッチ
    部と、 前記第４のスイッチ部に並列接続された第６のスイッチ
    部とを更に有し、 前記第５のスイッチ部は、前記他方の出力端子における
    電圧に応じて接続状態が切り換わり、 前記第６のスイッチ部は、前記一方の出力端子における
    電圧に応じて接続状態が切り換わることを特徴とするチ
    ョッパ回路。
  13. 【請求項１３】 交流電源の電力をチョッパ電圧に変換
    し、そのチョッパ電圧を第１のラインと第２のラインと
    の間に発生させるチョッパ回路において、 前記第１のラインの電圧と前記交流電源の電力が供給さ
    れる一方の入力端子の電圧とを比較する第１の比較部
    と、 前記第１のラインと前記一方の入力端子との間に設けら
    れ、前記一方の入力端子の電圧が所定の電圧以上の場
    合、一方向に電流を流す第１のスイッチ部と、 前記第１のラインの電圧と前記交流電源の電力が供給さ
    れる他方の入力端子の電圧とを比較する第２の比較部
    と、 前記第１のラインと前記他方の入力端子との間に設けら
    れ、前記他方の入力端子の電圧が所定の電圧以上の場
    合、一方向に電流を流す第２のスイッチ部と、 前記第２のラインと前記一方の入力端子との間に設けら
    れ、スイッチ素子および該スイッチ素子に並列接続され
    た一方向に電流を流す一方向性素子を有する第３のスイ
    ッチ部と、 前記第２のラインと前記他方の入力端子との間に設けら
    れ、スイッチ素子および該スイッチ素子に並列接続され
    た一方向に電流を流す一方向性素子を有する第４のスイ
    ッチ部と、 前記第３および第４のスイッチ部におけるスイッチ素子
    を制御する制御部とを備え、 前記制御部は、 前記第１および第２の比較部の比較結果に基づいて前記
    第１および第２のスイッチ部が一定期間オフになったこ
    とを検出することにより、充電が終了したと判定する充
    電終了判定部と、 前記充電終了判定部により充電が終了したと判定された
    場合、前記第３および第４のスイッチ部におけるスイッ
    チ素子を予め決められた設定時間だけオンさせるスイッ
    チ素子制御部とを有することを特徴とするチョッパ回
    路。
  14. 【請求項１４】 請求項１３記載のチョッパ回路におい
    て、 前記第２のラインと前記他方の入力端子との間に設けら
    れ、前記他方の入力端子の電圧が所定の電圧以上の場
    合、前記第３のスイッチ部におけるスイッチ素子をオン
    にする第２の制御部と、 前記第２のラインと前記一方の入力端子との間に設けら
    れ、前記一方の入力端子の電圧が所定の電圧以上の場
    合、前記第４のスイッチ部におけるスイッチ素子をオン
    にする第３の制御部とを更に具備することを特徴とする
    チョッパ回路。
  15. 【請求項１５】 請求項１３に記載のチョッパ回路にお
    いて、 前記第３のスイッチ部に並列接続された第５のスイッチ
    部と、 前記第４のスイッチ部に並列接続された第６のスイッチ
    部とを更に有し、 前記第５のスイッチ部は、前記他方の入力端子の電圧に
    応じて接続状態が切り換わり、 前記第６のスイッチ部は、前記一方の入力端子の電圧に
    応じて接続状態が切り換わることを特徴とするチョッパ
    回路。
  16. 【請求項１６】 請求項１０乃至請求項１５のいずれか
    に記載のチョッパ回路において、 前記スイッチ素子制御部は、前記第３および第４のスイ
    ッチ部におけるスイッチ素子をオンにする信号を、クロ
    ック信号を分周させることによって生成する時間設定部
    と、 前記第１および第２のスイッチ部がオンになった時点か
    ら前記充電終了判定部により充電が終了したと判定され
    るまで、前記第３および第４のスイッチ部におけるスイ
    ッチ素子を強制的にオフにする閉ループ禁止部とを有
    し、 前記充電終了判定部により充電が終了したと判定された
    場合、前記時間設定部におけるクロック信号の分周動作
    をリセットし、該時間設定部で生成される分周信号に基
    づいた設定時間だけ、前記第３および第４のスイッチ部
    におけるスイッチ素子をオンにすることを特徴とするチ
    ョッパ回路。
  17. 【請求項１７】 請求項１０乃至請求項１６のいずれか
    に記載のチョッパ回路において、 前記第１のスイッチ部は、 前記第１の比較部の比較結果に基づいて制御されるスイ
    ッチ素子と、 前記スイッチ素子に並列接続された一方向に電流を流す
    一方向性素子とを有し、 前記第２のスイッチ部は、 前記第２の比較部の比較結果に基づいて制御されるスイ
    ッチ素子と、 前記スイッチ素子に並列接続された一方向に電流を流す
    一方向性素子とを有することを特徴とするチョッパ回
    路。
  18. 【請求項１８】 請求項１０または請求項１６のいずれ
    かに記載のチョッパ回路において、 前記第１および第２のスイッチ部は、それぞれダイオー
    ドであることを特徴とするチョッパ回路。
  19. 【請求項１９】 請求項１０乃至請求項１２のいずれか
    に記載のチョッパ回路において、 前記設定時間は、前記交流発電機の発電コイルにおける
    インダクタンスの値を、前記発電コイルの内部抵抗の値
    で除した商に、係数０．６９３を乗じた値の±３０％の
    範囲にあることを特徴とするチョッパ回路。
  20. 【請求項２０】 請求項１乃至請求項１９のいずれかに
    記載のチョッパ回路において、 前記第１のラインは高電圧側ラインであり、前記第２の
    ラインは低電圧側ラインであることを特徴とするチョッ
    パ回路。
  21. 【請求項２１】 請求項１乃至請求項２０のいずれかに
    記載のチョッパ回路において、 前記各スイッチ素子は、電界効果トランジスタであり、 前記各一方向性素子は、前記電界効果トランジスタの寄
    生ダイオードであることを特徴とするチョッパ回路。
  22. 【請求項２２】 第１のラインの電圧と発電機の出力端
    子における電圧とを比較する比較回路と、前記第１のラ
    インと前記出力端子との間に設けられ、前記発電機の出
    力端子における電圧が所定の電圧以上の場合、一方向に
    電流を流す充電用のスイッチ回路と、第２のラインと前
    記出力端子との間に設けられ、スイッチ素子および該ス
    イッチ素子に並列接続された一方向に電流を流す一方向
    性素子を有する閉ループ用のスイッチ回路と、前記閉ル
    ープ用のスイッチ回路におけるスイッチ素子を制御する
    制御回路とを備え、 前記発電機の起電力をチョッパ電圧に変換し、そのチョ
    ッパ電圧を前記第１のラインと前記第２のラインとの間
    に発生させるチョッパ回路の制御方法において、 前記比較回路の比較結果に基づいて前記充電用のスイッ
    チ回路が一定期間オフになったことを検出することによ
    り充電が終了したと判定された場合、前記閉ループ用の
    スイッチ回路におけるスイッチ素子を予め決められた設
    定時間だけオンさせることを特徴とするチョッパ回路の
    制御方法。
  23. 【請求項２３】 第１のラインの電圧と電源の電力が供
    給される入力端子の電圧とを比較する比較回路と、前記
    第１のラインと前記入力端子との間に設けられ、前記入
    力端子の電圧が所定の電圧以上の場合、一方向に電流を
    流す充電用のスイッチ回路と、第２のラインと前記入力
    端子との間に設けられ、スイッチ素子および該スイッチ
    素子に並列接続された一方向に電流を流す一方向性素子
    を有する閉ループ用のスイッチ回路と、前記スイッチ素
    子を制御する制御回路とを備え、 前記電源の電力をチョッパ電圧に変換し、そのチョッパ
    電圧を前記第１のラインと前記第２のラインとの間に発
    生させるチョッパ回路の制御方法において、 前記比較回路の比較結果に基づいて前記充電用のスイッ
    チ回路が一定期間オフになったことを検出することによ
    り充電が終了したと判定された場合、前記閉ループ用の
    スイッチ回路におけるスイッチ素子を予め決められた設
    定時間だけオンさせることを特徴とするチョッパ回路の
    制御方法。
  24. 【請求項２４】 請求項２２または請求項２３に記載の
    チョッパ回路の制御方法において、 前記制御回路は、クロック信号から分周信号を生成する
    分周回路を備え、 前記充電用のスイッチ回路がオンになった時点から充電
    が終了したと判定するまで、前記閉ループ用のスイッチ
    回路におけるスイッチ素子を強制的にオフにし、 充電が終了したと判定された場合、前記分周回路におけ
    る分周動作をリセットして、分周回路で生成される分周
    信号に基づいた設定時間だけ、前記閉ループ用のスイッ
    チ回路におけるスイッチ素子をオンにさせることを特徴
    とするチョッパ回路の制御方法。
  25. 【請求項２５】 第１のラインの電圧と交流発電機の一
    方の出力端子における電圧とを比較する第１の比較回路
    と、前記第１のラインと前記一方の出力端子との間に設
    けられ、前記一方の出力端子における電圧が所定の電圧
    以上の場合、一方向に電流を流す第１のスイッチ回路
    と、前記第１のラインの電圧と前記交流発電機の他方の
    出力端子における電圧とを比較する第２の比較回路と、
    前記第１のラインと前記他方の出力端子との間に設けら
    れ、前記他方の出力端子における電圧が所定の電圧以上
    の場合、一方向に電流を流す第２のスイッチ回路と、前
    記第２のラインと前記一方の出力端子との間に設けら
    れ、スイッチ素子および該スイッチ素子に並列接続され
    た一方向に電流を流す一方向性素子を有する第３のスイ
    ッチ回路と、前記第２のラインと前記他方の出力端子と
    の間に設けられ、スイッチ素子および該スイッチ素子に
    並列接続された一方向に電流を流す一方向性素子を有す
    る第４のスイッチ回路と、前記第３および第４のスイッ
    チ回路におけるスイッチ素子を制御する制御回路とを備
    え、 前記交流発電機の起電力をチョッパ電圧に変換し、その
    チョッパ電圧を前記第１のラインと前記第２のラインと
    の間に発生させるチョッパ回路の制御方法において、 前記第１および第２の比較回路の比較結果に基づいて第
    １および第２のスイッチ回路が一定期間オフになったこ
    とを検出することにより充電が終了したと判定された場
    合、前記第３および第４のスイッチ回路におけるスイッ
    チ素子を予め決められた設定時間だけオンさせることを
    特徴とするチョッパ回路の制御方法。
  26. 【請求項２６】 第１のラインの電圧と交流電源の電力
    が供給される一方の入力端子の電圧とを比較する第１の
    比較回路と、前記第１のラインと前記一方の入力端子と
    の間に設けられ、前記一方の入力端子の電圧が所定の電
    圧以上の場合、一方向に電流を流す第１のスイッチ回路
    と、前記第１のラインの電圧と前記交流電源の電力が供
    給される他方の入力端子の電圧とを比較する第２の比較
    回路と、前記第１のラインと前記他方の入力端子との間
    に設けられ、前記他方の入力端子の電圧が所定の電圧以
    上の場合、一方向に電流を流す第２のスイッチ回路と、
    第２のラインと前記一方の入力端子との間に設けられ、
    スイッチ素子および該スイッチ素子に並列接続された一
    方向に電流を流す一方向性素子を有する第３のスイッチ
    回路と、前記第２のラインと前記他方の入力端子との間
    に設けられ、スイッチ素子および該スイッチ素子に並列
    接続された一方向に電流を流す一方向性素子を有する第
    ４のスイッチ回路と、前記第３および第４のスイッチ回
    路におけるスイッチ素子を制御する制御回路とを備え、 前記交流電源の起電力をチョッパ電圧に変換し、そのチ
    ョッパ電圧を前記第１のラインと前記第２のラインとの
    間に発生させるチョッパ回路の制御方法において、 前記第１および第２の比較回路の比較結果に基づいて第
    １および第２のスイッチ回路が一定期間オフになったこ
    とを検出することにより充電が終了したと判定された場
    合、前記第３および第４のスイッチ回路におけるスイッ
    チ素子を予め決められた設定時間だけオンさせることを
    特徴とするチョッパ回路の制御方法。
  27. 【請求項２７】 請求項２５または請求項２６記載のチ
    ョッパ回路の制御方法において、 前記制御回路は、クロック信号から分周信号を生成する
    分周回路を備え、 前記第１および第２のスイッチ回路がオンになった時点
    から充電が終了したと判定されるまで、前記第３および
    第４のスイッチ回路におけるスイッチ素子を強制的にオ
    フにし、 充電が終了したと判定されると、前記分周回路の分周動
    作をリセットすることにより、前記第３および第４のス
    イッチ回路におけるスイッチ素子を予め設定された設定
    時間だけオンにさせることを特徴とするチョッパ回路の
    制御方法。
  28. 【請求項２８】 請求項２５記載のチョッパ回路の制御
    方法において、 前記設定時間は、前記交流発電機の発電コイルにおける
    インダクタンスの値を、前記発電コイルの内部抵抗の値
    で除した商に、係数０．６９３を乗じた値の±３０％の
    範囲にあることを特徴とするチョッパ回路の制御方法。
  29. 【請求項２９】 請求項１乃至請求項２１のいずれかに
    記載のチョッパ回路と、 前記チョッパ回路のチョッパ電圧を蓄電する蓄電部と を備えることを特徴とするチョッパ式充電回路。
  30. 【請求項３０】 請求項２９記載のチョッパ式充電回路
    を内蔵するとともに、前記チョッパ式充電回路から給電
    される電力によって動作することを特徴とする電子機
    器。
  31. 【請求項３１】 請求項２９記載のチョッパ式充電回路
    と、 前記チョッパ式充電回路から給電される電力によって時
    刻を計時して表示するする時刻表示部とを備えることを
    特徴とする計時装置。
JP2000289620A 1999-10-15 2000-09-22 チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置 Expired - Fee Related JP3726666B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000289620A JP3726666B2 (ja) 1999-10-15 2000-09-22 チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置
EP00308457A EP1093212B1 (en) 1999-10-15 2000-09-27 Chopper circuit, chopper circuit control method, chopper-type charging circuit, electronic device, and timekeeping apparatus
DE60006920T DE60006920T2 (de) 1999-10-15 2000-09-27 Zerhackerschaltung, Zerhackerschaltungssteuerungsverfahren, zerhackerschaltungsartige Ladeschaltung, elektronisches Gerät und Zeitvorgabevorrichtung
US09/688,273 US6327164B1 (en) 1999-10-15 2000-10-11 Chopper circuit, chopper circuit control method, chopper-type charging circuit, electronic device, and timekeeping apparatus
CNB001353276A CN1201459C (zh) 1999-10-15 2000-10-15 斩波电路、斩波电路控制方法、斩波式充电电路、电子器件和计时装置
HK01104528A HK1034004A1 (en) 1999-10-15 2001-06-29 Chopper circuit, chopper circuit control method, chopper-type charging circuit, electronic device, and timekeeping apparatus

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP11-294426 1999-10-15
JP29442699 1999-10-15
JP2000-258044 2000-08-28
JP2000258044 2000-08-28
JP2000289620A JP3726666B2 (ja) 1999-10-15 2000-09-22 チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置

Publications (3)

Publication Number Publication Date
JP2002152967A true JP2002152967A (ja) 2002-05-24
JP2002152967A5 JP2002152967A5 (ja) 2005-02-03
JP3726666B2 JP3726666B2 (ja) 2005-12-14

Family

ID=27337910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000289620A Expired - Fee Related JP3726666B2 (ja) 1999-10-15 2000-09-22 チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置

Country Status (6)

Country Link
US (1) US6327164B1 (ja)
EP (1) EP1093212B1 (ja)
JP (1) JP3726666B2 (ja)
CN (1) CN1201459C (ja)
DE (1) DE60006920T2 (ja)
HK (1) HK1034004A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012067024A1 (ja) * 2010-11-19 2012-05-24 ローム株式会社 スイッチング整流回路及びこれを用いたバッテリ充電装置
KR20120130238A (ko) * 2010-02-25 2012-11-29 퀄컴 인코포레이티드 무선 전력 수신기
KR20180071564A (ko) * 2016-12-20 2018-06-28 주식회사 실리콘웍스 정류 회로

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003530813A (ja) * 2000-04-10 2003-10-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 制御回路を有するエネルギー変換器
US6980477B2 (en) * 2002-12-07 2005-12-27 Hewlett-Packard Development Company, L.P. Chopper sensor for MRAM
CN1328850C (zh) * 2003-05-19 2007-07-25 旺宏电子股份有限公司 巢状斩波电路及斩断模拟输入信号以供取样的方法
WO2011083336A2 (en) * 2010-01-08 2011-07-14 Holdip Limited Improvements relating to rectifier circuits
GB201012182D0 (en) * 2010-07-20 2010-09-01 Summerland David T Reversible universal bridge
GB201309340D0 (en) 2013-05-23 2013-07-10 Led Lighting Consultants Ltd Improvements relating to power adaptors
CN103546047B (zh) * 2013-10-25 2016-04-27 矽力杰半导体技术(杭州)有限公司 一种适用于电子变压器的同步整流电路及开关电源
US10250157B2 (en) * 2013-10-25 2019-04-02 Silergy Semiconductor Technology (Hangzhou) Ltd. Synchronous rectification circuit and switching power supply thereof
GB201322022D0 (en) 2013-12-12 2014-01-29 Led Lighting Consultants Ltd Improvements relating to power adaptors
EP3095199B1 (en) 2014-01-08 2020-12-23 MediaTek Singapore Pte Ltd. Wireless power receiver with programmable power path
CN103904921B (zh) 2014-03-04 2017-02-08 华为技术有限公司 一种控制交直流电转换的装置
CN104092262B (zh) * 2014-07-24 2017-04-12 Tcl通讯（宁波）有限公司 一种充电控制装置及充电控制方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514686A (en) * 1981-08-31 1985-04-30 Duncan Electric Company, Inc. Power transducer
JP3257314B2 (ja) * 1994-12-28 2002-02-18 株式会社明電舎 電動機の制御装置
JP3293435B2 (ja) * 1995-11-20 2002-06-17 セイコーエプソン株式会社 モータ駆動装置
FR2751484B1 (fr) * 1996-07-16 1998-09-04 Asulab Sa Circuit d'alimentation electrique continue regulee par un convertisseur reversible
JPH10201250A (ja) * 1997-01-09 1998-07-31 Seiko Precision Kk 負荷の駆動回路
EP0859454B1 (fr) 1997-02-17 2002-10-02 Asulab S.A. Elévateur à découpage de la tension d'une source photovoltaique, notamment pour pièce d'horlogerie
JPH11150988A (ja) * 1997-11-19 1999-06-02 Seiko Epson Corp ステッピングモーターの制御装置、その制御方法および計時装置
JP3575256B2 (ja) * 1997-12-17 2004-10-13 セイコーエプソン株式会社 チョッパ回路、チョッパ式充電回路、電子機器および腕時計
JP3575262B2 (ja) * 1998-01-05 2004-10-13 セイコーエプソン株式会社 チョッパ回路の給電停止方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計
JP3528563B2 (ja) * 1998-01-05 2004-05-17 セイコーエプソン株式会社 チョッパ回路の給電方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計
SE513501C2 (sv) * 1998-08-19 2000-09-25 New Japan Radio Co Ltd Förfarande och anordning för strömreglering av lindning inkopplad i H-brygga

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120130238A (ko) * 2010-02-25 2012-11-29 퀄컴 인코포레이티드 무선 전력 수신기
JP2013520957A (ja) * 2010-02-25 2013-06-06 クアルコム，インコーポレイテッド 無線電力受信機
US8878394B2 (en) 2010-02-25 2014-11-04 Qualcomm Incorporated Wireless power receiver
KR101589791B1 (ko) 2010-02-25 2016-01-28 퀄컴 인코포레이티드 무선 전력 수신기
WO2012067024A1 (ja) * 2010-11-19 2012-05-24 ローム株式会社 スイッチング整流回路及びこれを用いたバッテリ充電装置
JP2012235669A (ja) * 2010-11-19 2012-11-29 Rohm Co Ltd スイッチング整流回路及びこれを用いたバッテリ充電装置
US9209706B2 (en) 2010-11-19 2015-12-08 Rohm Co., Ltd. Switching rectifier circuit and battery charger using same
KR20180071564A (ko) * 2016-12-20 2018-06-28 주식회사 실리콘웍스 정류 회로
KR102621927B1 (ko) 2016-12-20 2024-01-08 주식회사 엘엑스세미콘 정류 회로

Also Published As

Publication number Publication date
CN1304202A (zh) 2001-07-18
DE60006920D1 (de) 2004-01-15
EP1093212B1 (en) 2003-12-03
CN1201459C (zh) 2005-05-11
HK1034004A1 (en) 2001-10-05
EP1093212A1 (en) 2001-04-18
JP3726666B2 (ja) 2005-12-14
DE60006920T2 (de) 2004-10-28
US6327164B1 (en) 2001-12-04

Similar Documents

Publication Publication Date Title
JP2002152967A (ja) チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置
JP3472879B2 (ja) 過充電防止方法、充電回路、電子機器および時計
JP3963554B2 (ja) 電子機器、時計および電子機器の消費電力制御方法
JP5211534B2 (ja) 発電機能付き電子時計
EP0862262A2 (en) Power generating device, charging method and timepiece
US6693851B1 (en) Electronic device and control method for electronic device
US6476580B1 (en) Electronic apparatus and control method for electronic apparatus
EP1055981B1 (en) Electronically controlled mechanical watch and method of preventing overcharge
JP3472878B2 (ja) 過充電防止方法、充電回路、電子機器および時計
US6373789B2 (en) Electronically controlled mechanical timepiece and method controlling the same
WO2000059091A1 (fr) Equipement electronique et son procede de commande
JP2001186771A (ja) チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置
US6630852B2 (en) Power-generation detection circuit for use in an electronic device and power-generation detection method and power consumption control method for use in connection therewith
WO1998035272A1 (fr) Horloge electronique
JP3663964B2 (ja) 過充電防止方法、充電回路、電子機器および時計
WO2000070411A1 (fr) Materiel electronique et son procede de commande
JP3575262B2 (ja) チョッパ回路の給電停止方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計
JP3528563B2 (ja) チョッパ回路の給電方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計
JP2002350566A (ja) 発電検出回路、半導体装置、電子機器、時計、発電検出方法および消費電力制御方法
JP2004032980A (ja) 過充電防止方法、充電回路、電子機器および時計
JP3582338B2 (ja) スイッチングユニット、電源装置および電子機器
US11899405B2 (en) Electronic watch, motor control circuit, and method for controlling electronic watch
JP3575256B2 (ja) チョッパ回路、チョッパ式充電回路、電子機器および腕時計
JP3799978B2 (ja) 交流電圧検出回路および方法、充電回路および方法、チョッパ充電回路および方法、電子機器ならびに計時装置
JP3017541B2 (ja) 電子時計

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050919

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131007

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees