JP2002149246A - 安定化電源回路および過電流保護方法 - Google Patents

Abstract

(57)【要約】 【課題】 制御素子が電界効果トランジスタの場合でも
過電流保護を有効に行う。 【解決手段】 電界効果トランジスタＱ１に電流が流れ
た時のパルス負荷は、過電流保護回路４により検出さ
れ、シャントレギュレータＳＲ１のアノード−検出端子
間の電圧がしきい値Ｖthを越えた場合、シャントレギュ
レータＳＲ１のアノード−カソード間がオン状態とな
り、電流の引き込みが行われることにより、電界効果ト
ランジスタＱ１のゲート電圧を一定値以下に制限し、電
界効果トランジスタＱ１を過電流から保護する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、安定化電源回路お
よび過電流保護方法に関し、特に、ドロッパ型直流安定
化電源に適用して好適なものである。

【０００２】

【従来の技術】従来のドロッパ型直流安定化電源では、
制御素子としてバイポーラトランジスタが一般的に用い
られている。このため、サージ電流などの過電流に対す
る保護を行うため、制御素子に流れる電流を検出し、バ
イポーラトランジスタのベース電流を制御することによ
り、制御素子に流れる電流を抑えることが行われてい
た。

【０００３】図７は、従来の安定化電源回路の概略構成
を示す図である。図７において、バイポーラトランジス
タＱ１１のコレクタには電圧Ｖｉｎが入力されるととも
に、バイポーラトランジスタＱ１１のエミッタからは抵
抗Ｒ６３を介して電圧Ｖｏｕｔが出力される。また、バ
イポーラトランジスタＱ１１のベースには、抵抗Ｒ６１
を介して電圧Ｖ^＋が供給されるとともに、抵抗Ｒ６２を
介してバイポーラトランジスタＱ１２のコレクタが接続
されている。また、バイポーラトランジスタＱ１２のベ
ースには、出力制御過電流保護回路６１が接続されてい
る。

【０００４】ここで、電圧Ｖｏｕｔは可変抵抗Ｒ６４を
介して出力制御過電流保護回路６１に入力されるととも
に、抵抗Ｒ６３にかかる電圧は出力制御過電流保護回路
６１に入力され、出力制御過電流保護回路６１はこれら
の電圧に基づいてバイポーラトランジスタＱ１２のベー
ス電流を制御する。

【０００５】すなわち、出力制御過電流保護回路６１
は、抵抗Ｒ６４に流れる電流が大きくなると、バイポー
ラトランジスタＱ１２のベース電流を減らし、抵抗Ｒ６
４に流れる電流が小さくなると、バイポーラトランジス
タＱ１２のベース電流を増やすことにより、バイポーラ
トランジスタＱ１１に流れる電流を制御し、出力電圧Ｖ
ｏｕｔの安定化を行う。また、出力制御過電流保護回路
６１は、抵抗Ｒ６３に流れる電流に基づいて、バイポー
ラトランジスタＱ１２のベース電流を制御し、バイポー
ラトランジスタＱ１１を過電流から保護する。ここで、
従来の過電流保護の方法として、パルス負荷のピーク電
流を基準に電流の制限値を設定する方法と、パルス負荷
が検出されないような時定数を設定する方法がある。

【０００６】図８は、従来の過電流保護方法を説明する
図である。図８（ａ）において、実際の負荷特性におけ
るピーク電流がＩ１とすると、パルス負荷のピーク電流
を基準に電流の制限値を設定する方法では、負荷電流の
最大値をピーク電流Ｉ１より大きなＩ２に設定する（従
来の過電流保護方法１）。これにより、Ｉ２を越える負
荷電流が流れた場合においても、バイポーラトランジス
タＱ１２に流れる電流の大きさをＩ２以下に制限するこ
とが可能となり、バイポーラトランジスタＱ１２を過電
流から保護することができる。

【０００７】また、パルス負荷が検出されないような時
定数を設定する方法では、実際の負荷特性におけるピー
ク電流のパルス幅がｔ１とすると、出力制御過電流保護
回路６１における時定数をパルス幅ｔ１より大きなｔ２
に設定する（従来の過電流保護方法２）。これにより、
バイポーラトランジスタＱ１２には、パルス幅がｔ２以
下の大電流短時間パルスが通り過ぎた後に電流を流すこ
とが可能となり、このような大電流短時間パルスが負荷
に流れた場合においても、バイポーラトランジスタＱ１
２にはこのような大電流短時間パルスが流れないように
することが可能となることから、バイポーラトランジス
タＱ１２がサージ電流により破壊されることを防止でき
る。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
た方法は、バイポーラトランジスタＱ１２のベース電流
を制御することにより、過電流保護を行っているため、
制御素子がバイポーラトランジスタＱ１２の場合には有
効であるが、制御素子が電圧制御型の電界効果トランジ
スタの場合には有効でないという問題があった。

【０００９】また、従来の過電流保護方法１では、図８
（ｂ）に示すように、パルス幅がｔ４で電流値がＩ３の
短時間大電流パルス負荷に対しては、電流値がＩ２に制
限され、バイポーラトランジスタＱ１２を過電流から有
効に保護することができる。これに対して、この方法で
は、図８（ｃ）に示すように、パルス幅がｔ３で電流値
がＩ１の長時間パルス負荷に対しては、電流値Ｉ１の電
流がパルス幅ｔ３だけ流れ、バイポーラトランジスタＱ
１２の熱的な保護には有効でないという問題があった。

【００１０】一方、従来の過電流保護方法２では、図８
（ｃ）に示すように、パルス幅がｔ３で電流値がＩ１の
長時間パルス負荷に対しては、印加時間がｔ２に制限さ
れ、バイポーラトランジスタＱ１２の熱的な保護に有効
である。これに対して、この方法では、図８（ｂ）に示
すように、パルス幅がｔ４で電流値がＩ３の短時間大電
流パルス負荷に対しては、電流値Ｉ３の電流がパルス幅
ｔ４だけ流れ、バイポーラトランジスタＱ１２をサージ
などの過電流から有効に保護できないという問題があっ
た。

【００１１】そこで、本発明の第１の目的は、安定化電
源の制御素子が電界効果トランジスタの場合でも過電流
保護が可能な安定化電源回路および過電流保護方法を提
供することである。

【００１２】また、本発明の第２の目的は、短時間大電
流パルスおよび長時間パルスのいずれが入力された場合
においても、過電流保護が可能な安定化電源回路および
過電流保護方法を提供することである。

【００１３】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１記載の発明によれば、出力電圧の制御
を行う電界効果トランジスタと、前記出力電圧に基づい
て前記電界効果トランジスタのゲート電圧を制御する出
力制御回路と、前記電界効果トランジスタにかかるゲー
ト電圧を一定値以下に制限する第１の過電流保護回路と
を備えることを特徴とする。

【００１４】これにより、電界効果トランジスタに流れ
る電流を制限して電界効果トランジスタを過電流から保
護することが可能となり、安定化電源の制御素子が電界
効果トランジスタの場合においても、安定化電源が過電
流により破壊されることを防止することができる。

【００１５】また、請求項２記載の発明によれば、前記
電界効果トランジスタに流れる電流を検出し、前記電流
がある値以上の場合、所定の時定数だけ遅れて前記電界
効果トランジスタに流れる電流を制限する第２の過電流
保護回路を備えることを特徴とする。

【００１６】これにより、通常のパルス負荷はそのまま
印加されるようにして、熱破壊を起こすような長時間パ
ルス負荷の印加を制限することが可能となり、通常動作
に影響を与えることなく、安定化電源を熱破壊から防止
することができる。

【００１７】また、請求項３記載の発明によれば、出力
電圧の制御を行うバイポーラトランジスタと、前記出力
電圧に基づいて前記バイポーラトランジスタのベース電
流を制御する出力制御回路と、前記バイポーラトランジ
スタに流れるベース電流を一定値以下に制限する第１の
過電流保護回路と、前記バイポーラトランジスタからの
出力電流を検出し、前記出力電流がある値以上の場合、
所定の時定数だけ遅れて前記バイポーラトランジスタに
流れるベース電流を制限する第２の過電流保護回路を備
えることを特徴とする。

【００１８】これにより、パルス負荷時の過電流制限と
定常負荷時の過電流制限との双方を行うことが可能とな
り、短時間大電流パルスおよび長時間パルスのいずれが
入力された場合においても、通常のパルス負荷時の動作
に影響を与えることなく、過電流を制限することが可能
となり、安定化電源を過電流から保護することが可能と
なる。

【００１９】

【発明の実施の形態】以下、本発明の実施形態に係わる
過電流保護回路およびその方法について図面を参照しな
がら説明する。

【００２０】図１は、本発明の第１実施形態に係わる過
電流保護回路が適用された安定化電源回路の概略構成を
示す図である。なお、この第１実施形態は、制御素子と
して電界効果トランジスタを用いた場合の過電流保護を
行うものである。

【００２１】図１において、電界効果トランジスタＱ１
のドレインには電圧Ｖｉｎが入力されるとともに、電界
効果トランジスタＱ１のソースからは抵抗Ｒ４を介して
電圧Ｖｏｕｔが出力され、電界効果トランジスタＱ１の
ゲート−ソース間には、抵抗Ｒ３が接続されている。

【００２２】バイポーラトランジスタＱ２のエミッタ
は、抵抗Ｒ２を介して電界効果トランジスタＱ１のゲー
トに接続され、バイポーラトランジスタＱ２のコレクタ
には、抵抗Ｒ１を介して電圧Ｖ^＋が供給される。また、
バイポーラトランジスタＱ２のベースには出力制御回路
１が接続され、電圧Ｖｏｕｔは可変抵抗Ｒ７を介して出
力制御回路１に入力され、出力制御回路１は、この電圧
Ｖｏｕｔに基づいてバイポーラトランジスタＱ２のベー
ス電流を制御する。また、バイポーラトランジスタＱ２
は、出力制御回路１からの制御に基づいて、電界効果ト
ランジスタＱ１のゲート電圧を制御することにより、電
界効果トランジスタＱ１の出力電流を制御する。

【００２３】また、電界効果トランジスタＱ１のソース
とバイポーラトランジスタＱ２のベースとの間には、過
電流保護回路４が接続され、過電流保護回路４は、電界
効果トランジスタＱ１のゲート電圧を一定値以下に制限
する。ここで、過電流保護回路４は、シャントレギュレ
ータＳＲ１を備え、シャントレギュレータＳＲ１のアノ
ードは、抵抗Ｒ４を介し電界効果トランジスタＱ１のソ
ースに接続され、シャントレギュレータＳＲ１のカソー
ドは、バイポーラトランジスタＱ２のベースに接続され
ている。そして、シャントレギュレータＳＲ１の検出端
子には、電界効果トランジスタＱ１のソースとバイポー
ラトランジスタＱ２のベースとの間の電圧を抵抗Ｒ５、
Ｒ６で分割した電圧が入力される。また、電界効果トラ
ンジスタＱ１のソースとバイポーラトランジスタＱ２の
ベースとの間には、保護用のダイオードＤ１が接続され
ている。

【００２４】また、抵抗Ｒ４の電圧は過電流保護回路２
に入力され、過電流保護回路２は、この電圧に基づいて
スイッチング制御回路３を制御する。

【００２５】図２は、図１の回路の具体例を示す図であ
る。図２において、出力制御回路１は、オペアンプＯＰ
１および抵抗Ｒ１１、Ｒ１２を備えている。そして、オ
ペアンプＯＰ１では、電圧Ｖｏｕｔを抵抗Ｒ７、Ｒ１２
で分割した電圧と基準電圧Ｖｒ１とが比較され、この比
較結果に基づいてバイポーラトランジスタＱ２のベース
電流が制御される。このベース電流の制御結果は、抵抗
Ｒ２を介して電界効果トランジスタＱ１のゲート電圧に
変換され、このゲート電圧に基づいて電界効果トランジ
スタＱ１を流れる電流が制御される。

【００２６】また、安定化電源におけるパルス負荷は過
電流保護回路４により検出され、シャントレギュレータ
ＳＲ１のアノード−検出端子間の電圧がしきい値Ｖthを
越えると、シャントレギュレータＳＲ１のアノード−カ
ソード間がオン状態となり、電流の引き込みが行われ
る。このため、負荷に過電流が入力された場合において
も、電界効果トランジスタＱ１のゲート電圧を一定値以
下に制限することが可能となり、サージ電流や出力ショ
ート時の過電流から電界効果トランジスタＱ１を保護す
ることができる。

【００２７】図３は、図２の過電流保護回路４がある場
合とない場合の特性を比較して示す図である。図３
（ａ）において、過電流保護回路４がない場合、電界効
果トランジスタＱ１のＶGS−Ｉd特性に従い、負荷電流
の増加に伴ってゲート電圧が上昇し、負荷電流を流せる
ように制御される。このため、図３（ｂ）に示すよう
に、一定の出力電圧に対して、負荷電流の制限がかから
ない。

【００２８】これに対し、過電流保護回路４がある場合
では、図３（ａ）に示すように、電界効果トランジスタ
Ｑ１のゲート電圧が、シャントレギュレータＳＲ１のし
きい値Ｖthに基づいて制限される。このため、図３
（ｂ）に示すように、一定の出力電圧に対して負荷電流
に制限がかかり、電界効果トランジスタＱ１を過電流か
ら保護することができる。

【００２９】図２において、過電流保護回路２は、オペ
アンプＯＰ２、ＯＰ３、抵抗Ｒ２１〜Ｒ２６およびキャ
パシタＣ１を備えている。ここで、オペアンプＯＰ２お
よび抵抗Ｒ２１〜Ｒ２４は減算回路を構成し、抵抗Ｒ４
にかかる電圧はオペアンプＯＰ２で検出される。そし
て、この検出結果は、抵抗Ｒ２５とキャパシタＣ１で決
まる時定数に従って、オペアンプＯＰ３の反転端子に入
力され、基準電圧Ｖｒ２と比較される。そして、オペア
ンプＯＰ３の反転端子に入力された電圧が基準電圧Ｖｒ
２を越えると、オペアンプＯＰ３からの出力信号が抵抗
Ｒ２６を介して図１のスイッチング制御回路３に入力さ
れる。スイッチング制御回路３は、オペアンプＯＰ３か
らの信号を受け取ると、安定化電源のメインのスイッチ
ングを停止させることにより、電界効果トランジスタＱ
１を過電流から保護する。

【００３０】図４は、本発明の実施形態に係わる過電流
保護方法を説明する図である。図４（ａ）において、実
際の負荷特性におけるピーク電流がＩ１とすると、過電
流保護回路４により、パルス負荷の最大値をピーク電流
Ｉ１より大きく、かつ、過電流破壊を起こさない電流Ｉ
２に設定する。これにより、図４（ｂ）に示すように、
電流の大きさがＩ３で、パルス幅がｔ４の短時間大電流
パルスが入力された場合においても、負荷電流の大きさ
をＩ２以下とすることが可能となり、実際のパルス負荷
時の動作に影響を与えることなく、電界効果トランジス
タＱ１をサージ電流などから保護することができる。

【００３１】また、実際の負荷特性における定常電流の
大きさがＩ５、実際の負荷特性におけるパルス幅がｔ１
とすると、過電流保護回路２により、定常負荷時におけ
る電流の最大値を定常電流の大きさＩ５より大きく、か
つ、熱破壊を起こさない電流Ｉ４に設定するとともに、
電流制限がかかり始める時間をパルス幅ｔ１より大き
く、かつ、熱破壊を起こさない時間ｔ２に設定する。こ
れにより、図４（ｃ）に示すように、電流の大きさがＩ
１で、パルス幅がｔ３の長時間パルスが入力された場合
においても、ｔ２以降の時間には、負荷電流の大きさを
Ｉ４以下に制限することが可能となる。このため、実際
のパルス負荷時の動作に影響を与えることなく、電界効
果トランジスタＱ１を熱破壊などから保護することが可
能となるとともに、電界効果トランジスタＱ１が設置さ
れるヒートシンクの小型化を図り、電界効果トランジス
タＱ１の定格に対するマージンを小さくすることが可能
となる。

【００３２】図５は、本発明の第２実施形態に係わる過
電流保護回路が適用された安定化電源回路の概略構成を
示す図である。なお、この第２実施形態は、制御素子と
してバイポーラトランジスタを用いた場合に、パルス負
荷時の過電流制限と定常負荷時の過電流制限との双方を
行うようにしたものである。

【００３３】図５において、バイポーラトランジスタＱ
３のコレクタには電圧Ｖｉｎが入力されるとともに、バ
イポーラトランジスタＱ３のエミッタからは直列接続さ
れた抵抗Ｒ３２、Ｒ３３を介して電圧Ｖｏｕｔが出力さ
れる。また、バイポーラトランジスタＱ３のベース−エ
ミッタ間には、抵抗Ｒ３１が接続されるとともに、バイ
ポーラトランジスタＱ３のベースには、ダイオードＤ２
を介して出力制御過電流保護回路６が接続されている。

【００３４】バイポーラトランジスタＱ３のソース−ベ
ース間には、過電流保護回路５が接続され、過電流保護
回路５は、バイポーラトランジスタＱ３のベース電流を
一定値以下に制限する。ここで、過電流保護回路５、シ
ャントレギュレータＳＲ２を備え、シャントレギュレー
タＳＲ２のアノードは、抵抗Ｒ３２を介しバイポーラト
ランジスタＱ３のエミッタに接続され、シャントレギュ
レータＳＲ２のカソードは、ダイオードＤ２を介しバイ
ポーラトランジスタＱ３のベースに接続されている。ま
た、シャントレギュレータＳＲ２の検出端子は、バイポ
ーラトランジスタＱ３のエミッタに接続され、シャント
レギュレータＳＲ２の検出端子−カソード間には、保護
用のキャパシタＣ２が接続されている。

【００３５】また、電圧Ｖｏｕｔは可変抵抗Ｒ３４を介
して出力制御過電流保護回路６に入力されるとともに、
抵抗Ｒ３３にかかる電圧は出力制御過電流保護回路６に
入力され、出力制御過電流保護回路６は、これらの電圧
に基づいてバイポーラトランジスタＱ３のベース電流を
制御する。

【００３６】図６は、図５の回路の具体例を示す図であ
る。図６において、図５の出力制御過電流保護回路６
は、出力制御回路６ａおよび過電流保護回路６ｂを備え
ている。出力制御回路６ａは、シャントレギュレータＳ
Ｒ３、フォトカプラＰＣ２、バイポーラトランジスタＱ
４および抵抗Ｒ５１〜Ｒ５７を備えている。電圧Ｖｏｕ
ｔは、シャントレギュレータＳＲ３を介してフォトカプ
ラＰＣ２に入力されるとともに、電圧Ｖｏｕｔを抵抗Ｒ
３４、Ｒ５７で分割した電圧がシャントレギュレータＳ
Ｒ３のアノード−検出端子間に加えられる。フォトカプ
ラＰＣ２は、電圧Ｖｏｕｔに基づいてバイポーラトラン
ジスタＱ４のベース電流を制御し、このバイポーラトラ
ンジスタＱ４は、バイポーラトランジスタＱ３のベース
電流を制御することにより、電圧Ｖｏｕｔに安定化を行
う。

【００３７】また、安定化電源におけるパルス負荷は過
電流保護回路５により検出され、シャントレギュレータ
ＳＲ２のアノード−検出端子間の電圧がしきい値Ｖthを
越えると、シャントレギュレータＳＲ２のアノード−カ
ソード間がオン状態となり、電流の引き込みが行われ
る。このため、負荷に過電流が入力された場合において
も、バイポーラトランジスタＱ３のゲート電流を一定値
以下に制限することが可能となり、バイポーラトランジ
スタＱ３をサージなどの過電流から保護することができ
る。

【００３８】過電流保護回路６ｂはオペアンプＯＰ４、
ＯＰ５、抵抗Ｒ４１〜Ｒ４７、キャパシタＣ３およびフ
ォトカプラＰＣ１を備えている。ここで、オペアンプＯ
Ｐ４および抵抗Ｒ４１〜Ｒ４４は減算回路を構成し、抵
抗Ｒ３３にかかる電圧は、オペアンプＯＰ４で検出され
る。そして、この検出結果は、抵抗Ｒ４５とキャパシタ
Ｃ３で決まる時定数に従って、オペアンプＯＰ５の反転
端子に入力され、基準電圧Ｖｒ２と比較される。そし
て、オペアンプＯＰ５の反転端子に入力された電圧が基
準電圧Ｖｒ２を越えると、オペアンプＯＰ５からの出力
信号が抵抗Ｒ４６を介してフォトカプラＰＣ１に入力さ
れる。

【００３９】フォトカプラＰＣ１の出力は、フォトカプ
ラＰＣ２の出力と並列に接続され、フォトカプラＰＣ１
は、オペアンプＯＰ５からの出力信号に基づいてバイポ
ーラトランジスタＱ４のベース電流を制御し、バイポー
ラトランジスタＱ４は、バイポーラトランジスタＱ３の
ベース電流を制御することにより、バイポーラトランジ
スタＱ３に流れる負荷電流を制限する。

【００４０】ここで、図６の過電流保護回路５、６ｂに
ついても、図４と同様な方法により電流制限値や遅延時
間の設定が行われる。これにより、実際の負荷特性に影
響を与えることなく、大電流短時間パルス負荷や長時間
パルス負荷からバイポーラトランジスタＱ３を保護する
ことができる。このため、サージ電流による破壊や熱的
破壊を防止することが可能となるとともに、バイポーラ
トランジスタＱ３が設置されるヒートシンクの小型化を
図り、バイポーラトランジスタＱ３の定格に対するマー
ジンを小さくすることができる。

【００４１】なお、抵抗Ｒ３２、Ｒ３３は、過電流保護
回路５、６ｂで共有してもよく、例えば、過電流保護回
路６ｂの入力端子を抵抗Ｒ３２の両端に接続してもよ
い。

【００４２】

【発明の効果】以上説明したように、本発明によれば、
電界効果トランジスタにかかるゲート電圧を制限するこ
とが可能となり、安定化電源の制御素子が電界効果トラ
ンジスタの場合においても、安定化電源を過電流から保
護することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係わる安定化電源回路
の概略構成を示す図である。

【図２】図１の回路の具体例を示す図である。

【図３】図２の過電流保護回路がある場合とない場合の
特性を比較して示す図である。

【図４】本発明の実施形態に係わる過電流保護方法を説
明する図である。

【図５】本発明の第２実施形態に係わる安定化電源回路
の概略構成を示す図である。

【図６】図５の回路の具体例を示す図である。

【図７】従来の安定化電源回路の概略構成を示す図であ
る。

【図８】従来の過電流保護方法を説明する図である。

【符号の説明】

１、６ａ 出力制御回路 ２、４、５、６ｂ 過電流保護回路 ３ スイッチング制御回路 ６ 出力制御過電流保護回路 Ｑ１ 電界効果トランジスタ Ｑ２、Ｑ３ バイポーラトランジスタ ＳＲ１〜ＳＲ３ シャントレギュレータ Ｄ１、Ｄ２ ダイオード Ｒ１〜Ｒ６、Ｒ１１、Ｒ１２、Ｒ２１〜Ｒ２６、Ｒ３１
〜Ｒ３３、Ｒ４１〜Ｒ４７、Ｒ５１〜Ｒ５７ 抵抗 Ｒ７、Ｒ３４ 可変抵抗 ＯＰ１〜ＯＰ５ オペアンプ Ｃ１〜Ｃ３ キャパシタ ＰＣ１、ＰＣ２ フォトカプラ

フロントページの続き Ｆターム(参考） 5G004 AA04 AB02 BA03 BA04 DA02 DC04 DC09 EA01 5H430 BB01 BB09 BB11 EE02 EE06 EE17 FF02 FF08 FF13 GG08 HH03 LA07 LA15 LA17 LB02

Claims (6)

【特許請求の範囲】
1. 【請求項１】 出力電圧の制御を行う電界効果トランジ
   スタと、 前記出力電圧に基づいて前記電界効果トランジスタのゲ
   ート電圧を制御する出力制御回路と、 前記電界効果トランジスタにかかるゲート電圧を一定値
   以下に制限する第１の過電流保護回路とを備えることを
   特徴とする安定化電源回路。
2. 【請求項２】 前記電界効果トランジスタに流れる電流
   を検出し、前記電流がある値以上の場合、所定の時定数
   だけ遅れて前記電界効果トランジスタに流れる電流を制
   限する第２の過電流保護回路を備えることを特徴とする
   請求項１記載の安定化電源回路。
3. 【請求項３】 出力電圧の制御を行うバイポーラトラン
   ジスタと、 前記出力電圧に基づいて前記バイポーラトランジスタの
   ベース電流を制御する出力制御回路と、 前記バイポーラトランジスタに流れるベース電流を一定
   値以下に制限する第１の過電流保護回路と、 前記バイポーラトランジスタからの出力電流を検出し、
   前記出力電流がある値以上の場合、所定の時定数だけ遅
   れて前記バイポーラトランジスタに流れるベース電流を
   制限する第２の過電流保護回路を備えることを特徴とす
   る安定化電源回路。
4. 【請求項４】 制御素子として電界効果トランジスタが
   用いられた安定化電源の過電流保護方法において、 パルス負荷時における前記電界効果トランジスタにかか
   るゲート電圧を一定値以下に制限することを特徴とする
   過電流保護方法。
5. 【請求項５】 定常負荷時における前記電界効果トラン
   ジスタに流れる電流の大きさを、所定の時定数だけ遅れ
   て一定値以下に制限することを特徴とする請求項４記載
   の安定化電源回路。
6. 【請求項６】 制御素子としてバイポーラトランジスタ
   が用いられた安定化電源の過電流保護方法において、 パルス負荷時の過電流制限と定常負荷時の過電流制限と
   の双方を行うことを特徴とする過電流保護方法。