JP2002148318A - 半導体集積回路のテストモード回路装置 - Google Patents
半導体集積回路のテストモード回路装置Info
- Publication number
- JP2002148318A JP2002148318A JP2000347355A JP2000347355A JP2002148318A JP 2002148318 A JP2002148318 A JP 2002148318A JP 2000347355 A JP2000347355 A JP 2000347355A JP 2000347355 A JP2000347355 A JP 2000347355A JP 2002148318 A JP2002148318 A JP 2002148318A
- Authority
- JP
- Japan
- Prior art keywords
- test mode
- mode setting
- signal
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路に対するテストモードの設定
内容やその変化を知ることができ、半導体集積回路の端
子数をテスト用に増加させることなく、半導体集積回路
に対する評価や検査を効率的かつ確実に行うことができ
る半導体集積回路のテストモード回路装置を提供する。 【解決手段】 テストモードエントリー信号Ｓ１２によ
りテストモードにエントリーされると、テストモード設
定信号Ｓ１３〜Ｓ１６をテストモード設定用レジスタ１
に取り込み、その取り込みの後に、テストモード設定用
レジスタ１からテストモード設定信号Ｓ１３〜Ｓ１６を
入力した端子７〜１０より出力して、テストモード設定
用レジスタ１の内容とテストモード変化モニター用回路
２で比較し、不一致が発生した場合に、テストモードエ
ントリー信号Ｓ１２を入力した端子６より規定されたレ
ベルの信号を出力することにより、テストモードの設定
内容が変化していないことを、常に、入力した端子６〜
１０よりモニターすることを可能とする。
内容やその変化を知ることができ、半導体集積回路の端
子数をテスト用に増加させることなく、半導体集積回路
に対する評価や検査を効率的かつ確実に行うことができ
る半導体集積回路のテストモード回路装置を提供する。 【解決手段】 テストモードエントリー信号Ｓ１２によ
りテストモードにエントリーされると、テストモード設
定信号Ｓ１３〜Ｓ１６をテストモード設定用レジスタ１
に取り込み、その取り込みの後に、テストモード設定用
レジスタ１からテストモード設定信号Ｓ１３〜Ｓ１６を
入力した端子７〜１０より出力して、テストモード設定
用レジスタ１の内容とテストモード変化モニター用回路
２で比較し、不一致が発生した場合に、テストモードエ
ントリー信号Ｓ１２を入力した端子６より規定されたレ
ベルの信号を出力することにより、テストモードの設定
内容が変化していないことを、常に、入力した端子６〜
１０よりモニターすることを可能とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
評価解析を行うための半導体集積回路のテストモード回
路装置に関するものである。
評価解析を行うための半導体集積回路のテストモード回
路装置に関するものである。
【０００２】
【従来の技術】従来から、半導体集積回路の評価や検査
時に用いられるテストモードの設定方法には、外部端子
から直接設定信号を入力する方法や、内部レジスタに設
定を書き込み実行する方法が知られている。
時に用いられるテストモードの設定方法には、外部端子
から直接設定信号を入力する方法や、内部レジスタに設
定を書き込み実行する方法が知られている。
【０００３】外部から直接入力する方法は、モードの設
定内容が容易に確認できるが、ノイズ等により半導体集
積回路内のテストモード設定が一時的に外れても知るこ
とはできなかった。
定内容が容易に確認できるが、ノイズ等により半導体集
積回路内のテストモード設定が一時的に外れても知るこ
とはできなかった。
【０００４】一方、内部レジスタに書き込む方法では、
テストモードの設定内容が正確に書き込まれたかの確認
が出力結果からしか判断できなかった。この内部レジス
タに書き込む方法でも、外部から直接入力する方法と同
様に、テストモード設定が一時的に外れても知ることは
できなかった。
テストモードの設定内容が正確に書き込まれたかの確認
が出力結果からしか判断できなかった。この内部レジス
タに書き込む方法でも、外部から直接入力する方法と同
様に、テストモード設定が一時的に外れても知ることは
できなかった。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の半導体集積回路のテストモード回路装置で
は、半導体集積回路に対するテストモードの設定状態は
必ず所望の設定になっていることが前提となっており、
テストモードの設定内容が常に所望通りであるものとし
ているため、ノイズ等により半導体集積回路内のテスト
モード設定が一時的に外れたり、テストモードの設定内
容の変更の際にその内容が正確に書き込まれなかったり
して、テストモードの設定内容が所望のものから変化し
た場合にも、その変化について特に注意は払われておら
ず、それらの状態を知るためのモニターは全く行われて
いない。
うな従来の半導体集積回路のテストモード回路装置で
は、半導体集積回路に対するテストモードの設定状態は
必ず所望の設定になっていることが前提となっており、
テストモードの設定内容が常に所望通りであるものとし
ているため、ノイズ等により半導体集積回路内のテスト
モード設定が一時的に外れたり、テストモードの設定内
容の変更の際にその内容が正確に書き込まれなかったり
して、テストモードの設定内容が所望のものから変化し
た場合にも、その変化について特に注意は払われておら
ず、それらの状態を知るためのモニターは全く行われて
いない。
【０００６】そのため、もし、半導体集積回路に対する
テストモードの設定内容やその変化などが所望通りにな
っていない場合にも、そのような状態を知ることができ
ず、半導体集積回路に対して、その電気的特性に対応さ
せてテストを正しく行えないことになり、その場合には
評価や検査を効率的かつ確実に行えないという問題点を
有していた。
テストモードの設定内容やその変化などが所望通りにな
っていない場合にも、そのような状態を知ることができ
ず、半導体集積回路に対して、その電気的特性に対応さ
せてテストを正しく行えないことになり、その場合には
評価や検査を効率的かつ確実に行えないという問題点を
有していた。
【０００７】本発明は、上記従来の問題点を解決するも
ので、半導体集積回路に対するテストモードの設定内容
をそれを入力した同一端子よりモニターして、テストモ
ードの設定内容やその変化を知ることができ、半導体集
積回路の端子数をテスト用に増加させることなく、半導
体集積回路に対する評価や検査を効率的かつ確実に行う
ことができる半導体集積回路のテストモード回路装置を
提供する。
ので、半導体集積回路に対するテストモードの設定内容
をそれを入力した同一端子よりモニターして、テストモ
ードの設定内容やその変化を知ることができ、半導体集
積回路の端子数をテスト用に増加させることなく、半導
体集積回路に対する評価や検査を効率的かつ確実に行う
ことができる半導体集積回路のテストモード回路装置を
提供する。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
めに本発明の半導体集積回路のテストモード回路装置
は、テスト対象の半導体集積回路に対して、外部から入
力されたテストモードエントリー信号によりテストモー
ドにエントリーし、その個々の機能を含む複数の機能を
評価するために、外部から入力されたテストモード設定
信号を、内設されたテストモード設定用レジスタに保持
した後に供給し、前記テストモード設定信号に対応させ
て前記機能を評価する半導体集積回路のテストモード回
路装置であって、前記テストモードエントリー信号の入
力端子を、前記テストモードへのエントリーの後に出力
端子となるように、双方向性を有する双方向端子とし、
前記テストモード設定用レジスタの内容を保持した後
に、その内容と前記テストモード設定用レジスタの内容
とを比較して、前記テストモードの設定変化の有無を表
すモニター信号を出力するテストモード変化モニター用
回路を備え、前記テストモードへのエントリーの後に、
前記テストモードの設定変化が有った時には、前記テス
トモード変化モニター用回路からの前記設定変化有りを
示すレベルのモニター信号を、前記出力方向の双方向端
子より出力するよう構成したことを特徴とする。
めに本発明の半導体集積回路のテストモード回路装置
は、テスト対象の半導体集積回路に対して、外部から入
力されたテストモードエントリー信号によりテストモー
ドにエントリーし、その個々の機能を含む複数の機能を
評価するために、外部から入力されたテストモード設定
信号を、内設されたテストモード設定用レジスタに保持
した後に供給し、前記テストモード設定信号に対応させ
て前記機能を評価する半導体集積回路のテストモード回
路装置であって、前記テストモードエントリー信号の入
力端子を、前記テストモードへのエントリーの後に出力
端子となるように、双方向性を有する双方向端子とし、
前記テストモード設定用レジスタの内容を保持した後
に、その内容と前記テストモード設定用レジスタの内容
とを比較して、前記テストモードの設定変化の有無を表
すモニター信号を出力するテストモード変化モニター用
回路を備え、前記テストモードへのエントリーの後に、
前記テストモードの設定変化が有った時には、前記テス
トモード変化モニター用回路からの前記設定変化有りを
示すレベルのモニター信号を、前記出力方向の双方向端
子より出力するよう構成したことを特徴とする。
【０００９】以上により、半導体集積回路は、テストモ
ードにエントリーされると、テストモード設定信号をテ
ストモード設定用レジスタに取り込み、その取り込みの
後に、テストモード設定用レジスタからテストモード設
定信号を入力した端子より出力して、テストモード設定
用レジスタの内容とテストモード変化モニター用回路で
比較し、不一致が発生した場合に、テストモードエント
リー信号を入力した端子より規定されたレベルの信号を
出力することにより、テストモードの設定内容が変化し
ていないことを、常に、入力した端子よりモニターする
ことができる。
ードにエントリーされると、テストモード設定信号をテ
ストモード設定用レジスタに取り込み、その取り込みの
後に、テストモード設定用レジスタからテストモード設
定信号を入力した端子より出力して、テストモード設定
用レジスタの内容とテストモード変化モニター用回路で
比較し、不一致が発生した場合に、テストモードエント
リー信号を入力した端子より規定されたレベルの信号を
出力することにより、テストモードの設定内容が変化し
ていないことを、常に、入力した端子よりモニターする
ことができる。
【００１０】
【発明の実施の形態】本発明の請求項１に記載の半導体
集積回路のテストモード回路装置は、テスト対象の半導
体集積回路に対して、外部から入力されたテストモード
エントリー信号によりテストモードにエントリーし、そ
の個々の機能を含む複数の機能を評価するために、外部
から入力されたテストモード設定信号を、内設されたテ
ストモード設定用レジスタに保持した後に供給し、前記
テストモード設定信号に対応させて前記機能を評価する
半導体集積回路のテストモード回路装置であって、前記
テストモードエントリー信号の入力端子を、前記テスト
モードへのエントリーの後に出力端子となるように、双
方向性を有する双方向端子とし、前記テストモード設定
用レジスタの内容を保持した後に、その内容と前記テス
トモード設定用レジスタの内容とを比較して、前記テス
トモードの設定変化の有無を表すモニター信号を出力す
るテストモード変化モニター用回路を備え、前記テスト
モードへのエントリーの後に、前記テストモードの設定
変化が有った時には、前記テストモード変化モニター用
回路からの前記設定変化有りを示すレベルのモニター信
号を、前記出力方向の双方向端子より出力するよう構成
する。
集積回路のテストモード回路装置は、テスト対象の半導
体集積回路に対して、外部から入力されたテストモード
エントリー信号によりテストモードにエントリーし、そ
の個々の機能を含む複数の機能を評価するために、外部
から入力されたテストモード設定信号を、内設されたテ
ストモード設定用レジスタに保持した後に供給し、前記
テストモード設定信号に対応させて前記機能を評価する
半導体集積回路のテストモード回路装置であって、前記
テストモードエントリー信号の入力端子を、前記テスト
モードへのエントリーの後に出力端子となるように、双
方向性を有する双方向端子とし、前記テストモード設定
用レジスタの内容を保持した後に、その内容と前記テス
トモード設定用レジスタの内容とを比較して、前記テス
トモードの設定変化の有無を表すモニター信号を出力す
るテストモード変化モニター用回路を備え、前記テスト
モードへのエントリーの後に、前記テストモードの設定
変化が有った時には、前記テストモード変化モニター用
回路からの前記設定変化有りを示すレベルのモニター信
号を、前記出力方向の双方向端子より出力するよう構成
する。
【００１１】請求項２に記載の半導体集積回路のテスト
モード回路装置は、テスト対象の半導体集積回路に対し
て、外部から入力されたテストモードエントリー信号に
よりテストモードにエントリーし、その個々の機能を含
む複数の機能を評価するために、外部から入力されたテ
ストモード設定信号を、内設されたテストモード設定用
レジスタに保持した後に供給し、前記テストモード設定
信号に対応させて前記機能を評価する半導体集積回路の
テストモード回路装置であって、前記テストモード設定
信号の入力端子を、前記テストモードへのエントリーの
後に出力端子となるように、双方向性を有する双方向端
子とし、前記テストモードへのエントリー時に、前記入
力方向の双方向端子より入力されたテストモード設定信
号を、テストモード設定用クロックのタイミングで、前
記テストモード設定用レジスタに保持し、その保持の後
に、前記テストモード設定用レジスタに保持したテスト
モード設定信号を、前記出力方向の双方向端子より出力
するよう構成する。
モード回路装置は、テスト対象の半導体集積回路に対し
て、外部から入力されたテストモードエントリー信号に
よりテストモードにエントリーし、その個々の機能を含
む複数の機能を評価するために、外部から入力されたテ
ストモード設定信号を、内設されたテストモード設定用
レジスタに保持した後に供給し、前記テストモード設定
信号に対応させて前記機能を評価する半導体集積回路の
テストモード回路装置であって、前記テストモード設定
信号の入力端子を、前記テストモードへのエントリーの
後に出力端子となるように、双方向性を有する双方向端
子とし、前記テストモードへのエントリー時に、前記入
力方向の双方向端子より入力されたテストモード設定信
号を、テストモード設定用クロックのタイミングで、前
記テストモード設定用レジスタに保持し、その保持の後
に、前記テストモード設定用レジスタに保持したテスト
モード設定信号を、前記出力方向の双方向端子より出力
するよう構成する。
【００１２】これらの構成によると、半導体集積回路
は、テストモードにエントリーされると、テストモード
設定信号をテストモード設定用レジスタに取り込み、そ
の取り込みの後に、テストモード設定用レジスタからテ
ストモード設定信号を入力した端子より出力して、テス
トモード設定用レジスタの内容とテストモード変化モニ
ター用回路で比較し、不一致が発生した場合に、テスト
モードエントリー信号を入力した端子より規定されたレ
ベルの信号を出力することにより、テストモードの設定
内容が変化していないことを、常に、入力した端子より
モニターすることを可能とする。
は、テストモードにエントリーされると、テストモード
設定信号をテストモード設定用レジスタに取り込み、そ
の取り込みの後に、テストモード設定用レジスタからテ
ストモード設定信号を入力した端子より出力して、テス
トモード設定用レジスタの内容とテストモード変化モニ
ター用回路で比較し、不一致が発生した場合に、テスト
モードエントリー信号を入力した端子より規定されたレ
ベルの信号を出力することにより、テストモードの設定
内容が変化していないことを、常に、入力した端子より
モニターすることを可能とする。
【００１３】以下、本発明の一実施の形態を示す半導体
集積回路のテストモード回路装置について、図面を参照
しながら具体的に説明する。図１は本実施の形態の半導
体集積回路のテストモード回路装置の全体構成を示すブ
ロック図である。図１において、１はテストモード設定
用レジスタ、２はテストモード変化モニター用回路、３
はテストモードエントリー信号ラッチ用回路、４は通常
モード時とテストモードエントリー時の制御信号を切換
えるためのセレクタ、５は半導体集積回路本体、６はテ
ストモードエントリー信号入力用およびテストモード変
化モニター回路出力用の双方向端子、７〜１０はテスト
モード設定信号入出力用の双方向端子、１１はテストモ
ード設定用クロック信号の入力端子、Ｓ１はテストモー
ド設定用クロック信号、Ｓ３、Ｓ５、Ｓ７、Ｓ９はテス
トモード設定入力信号、Ｓ４、Ｓ６、Ｓ８、Ｓ１０はテ
ストモード設定出力信号、Ｓ１１はテストモード変化モ
ニター回路出力信号、Ｓ１２はテストモードエントリー
信号、Ｓ１３〜Ｓ１６はテストモード設定信号、Ｎ１は
双方向端子入出力モード切換え信号、Ｎ２はテストモー
ド切換え信号、Ｎ３はテストモード設定信号／通常信
号、Ｎ４はテストモード設定信号である。
集積回路のテストモード回路装置について、図面を参照
しながら具体的に説明する。図１は本実施の形態の半導
体集積回路のテストモード回路装置の全体構成を示すブ
ロック図である。図１において、１はテストモード設定
用レジスタ、２はテストモード変化モニター用回路、３
はテストモードエントリー信号ラッチ用回路、４は通常
モード時とテストモードエントリー時の制御信号を切換
えるためのセレクタ、５は半導体集積回路本体、６はテ
ストモードエントリー信号入力用およびテストモード変
化モニター回路出力用の双方向端子、７〜１０はテスト
モード設定信号入出力用の双方向端子、１１はテストモ
ード設定用クロック信号の入力端子、Ｓ１はテストモー
ド設定用クロック信号、Ｓ３、Ｓ５、Ｓ７、Ｓ９はテス
トモード設定入力信号、Ｓ４、Ｓ６、Ｓ８、Ｓ１０はテ
ストモード設定出力信号、Ｓ１１はテストモード変化モ
ニター回路出力信号、Ｓ１２はテストモードエントリー
信号、Ｓ１３〜Ｓ１６はテストモード設定信号、Ｎ１は
双方向端子入出力モード切換え信号、Ｎ２はテストモー
ド切換え信号、Ｎ３はテストモード設定信号／通常信
号、Ｎ４はテストモード設定信号である。
【００１４】以上の半導体集積回路のテストモード回路
装置におけるテストモード設定動作を、その手順に従っ
て説明する。まずテストモードにエントリーする際は、
テストモードを設定するためにテストモード設定信号入
出力用双方向端子７〜１０にテストモード設定用信号を
印加する。テストモードにエントリーするためにテスト
モードエントリー信号入力用／テストモード変化モニタ
ー回路出力用双方向端子６にエントリーを規定したレベ
ルの信号を入力する。
装置におけるテストモード設定動作を、その手順に従っ
て説明する。まずテストモードにエントリーする際は、
テストモードを設定するためにテストモード設定信号入
出力用双方向端子７〜１０にテストモード設定用信号を
印加する。テストモードにエントリーするためにテスト
モードエントリー信号入力用／テストモード変化モニタ
ー回路出力用双方向端子６にエントリーを規定したレベ
ルの信号を入力する。
【００１５】設定した信号を内部に取り込むために、テ
ストモード設定用クロック信号入力端子１１よりパルス
を入力する。テストモード設定用クロック信号入力端子
１１より入力されたパルスにより、テストモードエント
リー信号ラッチ用回路３にテストモードエントリー信号
がラッチされ、テストモード設定用レジスタ１とテスト
モード変化モニター用回路２にテストモード設定内容が
ラッチされる。
ストモード設定用クロック信号入力端子１１よりパルス
を入力する。テストモード設定用クロック信号入力端子
１１より入力されたパルスにより、テストモードエント
リー信号ラッチ用回路３にテストモードエントリー信号
がラッチされ、テストモード設定用レジスタ１とテスト
モード変化モニター用回路２にテストモード設定内容が
ラッチされる。
【００１６】テストモードエントリー信号ラッチ用回路
３がテストモードエントリーを示すレベルの信号をラッ
チすると、そのラッチ用回路３からのテストモード切換
え信号Ｎ２により、通常モード時とテストモードエント
リー時の制御信号を切換えるためのセレクタ４が制御さ
れ、このセレクタ４は、信号Ｎ３として、テストモード
設定用レジスタ１の設定内容Ｎ４を、半導体集積回路本
体５に送り、テストモードの設定が完了する。
３がテストモードエントリーを示すレベルの信号をラッ
チすると、そのラッチ用回路３からのテストモード切換
え信号Ｎ２により、通常モード時とテストモードエント
リー時の制御信号を切換えるためのセレクタ４が制御さ
れ、このセレクタ４は、信号Ｎ３として、テストモード
設定用レジスタ１の設定内容Ｎ４を、半導体集積回路本
体５に送り、テストモードの設定が完了する。
【００１７】テストモードの設定が完了すると、双方向
端子入出力モード切換え信号Ｎ１のレベルが変化し、テ
ストモードエントリー信号入力用／テストモード変化モ
ニター回路出力用双方向端子６とテストモード設定信号
入出力用双方向端子７〜１０が出力モードとなる。
端子入出力モード切換え信号Ｎ１のレベルが変化し、テ
ストモードエントリー信号入力用／テストモード変化モ
ニター回路出力用双方向端子６とテストモード設定信号
入出力用双方向端子７〜１０が出力モードとなる。
【００１８】テストモードエントリー信号入力用／テス
トモード変化モニター回路出力用双方向端子６よりテス
トモード変化モニター用回路２の結果が出力され、テス
トモード設定信号入出力用双方向端子７〜１０より、テ
ストモード設定用レジスタ１に設定された内容がテスト
モードを設定したそれぞれの端子より出力される。
トモード変化モニター回路出力用双方向端子６よりテス
トモード変化モニター用回路２の結果が出力され、テス
トモード設定信号入出力用双方向端子７〜１０より、テ
ストモード設定用レジスタ１に設定された内容がテスト
モードを設定したそれぞれの端子より出力される。
【００１９】図２は本実施の形態におけるテストモード
変化モニター用回路の動作を説明するための要部構成を
示すブロック図である。図２において、Ｓ１はテストモ
ード設定用クロック信号、Ｓ２はリセット信号、Ｓ３、
Ｓ５、Ｓ７、Ｓ９はテストモード設定入力信号、Ｓ４、
Ｓ６、Ｓ８、Ｓ１０はテストモード設定出力信号、Ｓ１
１はテストモード変化モニター用回路２からの出力信
号、１２、２２はレジスタ用クロック生成回路、１３〜
１６はテストモード設定用レジスタを構成するＦＦ、２
３〜２６はテストモード設定内容比較用レジスタを構成
するＦＦ、１７〜２１は複数の論理回路からなるテスト
モード変化比較回路、Ｎ１はテストモード設定用レジス
タのクロック信号としても兼用される双方向端子入出力
モード切換え信号である。
変化モニター用回路の動作を説明するための要部構成を
示すブロック図である。図２において、Ｓ１はテストモ
ード設定用クロック信号、Ｓ２はリセット信号、Ｓ３、
Ｓ５、Ｓ７、Ｓ９はテストモード設定入力信号、Ｓ４、
Ｓ６、Ｓ８、Ｓ１０はテストモード設定出力信号、Ｓ１
１はテストモード変化モニター用回路２からの出力信
号、１２、２２はレジスタ用クロック生成回路、１３〜
１６はテストモード設定用レジスタを構成するＦＦ、２
３〜２６はテストモード設定内容比較用レジスタを構成
するＦＦ、１７〜２１は複数の論理回路からなるテスト
モード変化比較回路、Ｎ１はテストモード設定用レジス
タのクロック信号としても兼用される双方向端子入出力
モード切換え信号である。
【００２０】以上の構成において、まず、テストモード
設定用クロック信号Ｓ１のクロックパルスが入力される
ことにより、レジスタ用クロック生成回路１２、２２か
ら、テストモード設定用レジスタ１及びテストモード設
定内容比較用レジスタ２０１に、双方向端子６〜１０の
入出力モード切換え信号でもあるクロック信号Ｎ１が入
力される。
設定用クロック信号Ｓ１のクロックパルスが入力される
ことにより、レジスタ用クロック生成回路１２、２２か
ら、テストモード設定用レジスタ１及びテストモード設
定内容比較用レジスタ２０１に、双方向端子６〜１０の
入出力モード切換え信号でもあるクロック信号Ｎ１が入
力される。
【００２１】このクロック信号Ｎ１の入力により、テス
トモード設定用レジスタ１及びテストモード設定内容比
較用レジスタ２０１に、テストモード設定信号Ｓ１３、
Ｓ１４、Ｓ１５、Ｓ１６に基づくテストモード設定入力
信号Ｓ３、Ｓ５、Ｓ７、Ｓ９がラッチされるとともに、
図１に示すテストモードエントリー信号入力用／テスト
モード変化モニター回路出力用の双方向端子６、および
テストモード設定信号入出力用の双方向端子７〜１０が
出力モードとなる。
トモード設定用レジスタ１及びテストモード設定内容比
較用レジスタ２０１に、テストモード設定信号Ｓ１３、
Ｓ１４、Ｓ１５、Ｓ１６に基づくテストモード設定入力
信号Ｓ３、Ｓ５、Ｓ７、Ｓ９がラッチされるとともに、
図１に示すテストモードエントリー信号入力用／テスト
モード変化モニター回路出力用の双方向端子６、および
テストモード設定信号入出力用の双方向端子７〜１０が
出力モードとなる。
【００２２】一方、テストモード変化モニター用回路２
は、テストモード設定用レジスタ１とテストモード設定
内容比較用レジスタ２０１の各レジスタ内容をＥｘ−ｏ
ｒ論理回路１７〜２０で比較し、個々の比較結果をさら
にＯＲ回路２１でＯＲ処理し、テストモード変化モニタ
ー用回路２からテストモード変化モニター信号Ｓ１１が
出力される。また同時に、テストモード設定用レジスタ
１からテストモード設定出力信号Ｓ４、Ｓ６、Ｓ８、Ｓ
１０が出力される。
は、テストモード設定用レジスタ１とテストモード設定
内容比較用レジスタ２０１の各レジスタ内容をＥｘ−ｏ
ｒ論理回路１７〜２０で比較し、個々の比較結果をさら
にＯＲ回路２１でＯＲ処理し、テストモード変化モニタ
ー用回路２からテストモード変化モニター信号Ｓ１１が
出力される。また同時に、テストモード設定用レジスタ
１からテストモード設定出力信号Ｓ４、Ｓ６、Ｓ８、Ｓ
１０が出力される。
【００２３】以上のようにして、テストモードエントリ
ー時は常に、テストモード設定用レジスタ１からのテス
トモード設定出力信号Ｓ４、Ｓ６、Ｓ８、Ｓ１０が、図
１に示すテストモード設定信号入出力用の双方向端子７
〜１０より出力され、テストモード変化モニター回路２
からの出力信号Ｓ１１が、図１に示すテストモード変化
モニター回路出力用の双方向端子６より出力されるの
で、これらの出力信号に基づいてテストモードの変化が
直ちに判断できる。
ー時は常に、テストモード設定用レジスタ１からのテス
トモード設定出力信号Ｓ４、Ｓ６、Ｓ８、Ｓ１０が、図
１に示すテストモード設定信号入出力用の双方向端子７
〜１０より出力され、テストモード変化モニター回路２
からの出力信号Ｓ１１が、図１に示すテストモード変化
モニター回路出力用の双方向端子６より出力されるの
で、これらの出力信号に基づいてテストモードの変化が
直ちに判断できる。
【００２４】なお、テストモードエントリー解除及びテ
ストモード設定用レジスタ１の書換え、テストモード設
定内容比較用レジスタ２０１の書換えは、リセット信号
Ｓ２を入力しリセットさせることで可能となる。
ストモード設定用レジスタ１の書換え、テストモード設
定内容比較用レジスタ２０１の書換えは、リセット信号
Ｓ２を入力しリセットさせることで可能となる。
【００２５】
【発明の効果】以上のように本発明によれば、半導体集
積回路は、テストモードにエントリーされると、テスト
モード設定信号をテストモード設定用レジスタに取り込
み、その取り込みの後に、テストモード設定用レジスタ
からテストモード設定信号を入力した端子より出力し
て、テストモード設定用レジスタの内容とテストモード
変化モニター用回路で比較し、不一致が発生した場合
に、テストモードエントリー信号を入力した端子より規
定されたレベルの信号を出力することにより、テストモ
ードの設定内容が変化していないことを、常に、入力し
た端子よりモニターすることができる。
積回路は、テストモードにエントリーされると、テスト
モード設定信号をテストモード設定用レジスタに取り込
み、その取り込みの後に、テストモード設定用レジスタ
からテストモード設定信号を入力した端子より出力し
て、テストモード設定用レジスタの内容とテストモード
変化モニター用回路で比較し、不一致が発生した場合
に、テストモードエントリー信号を入力した端子より規
定されたレベルの信号を出力することにより、テストモ
ードの設定内容が変化していないことを、常に、入力し
た端子よりモニターすることができる。
【００２６】そのため、半導体集積回路に対するテスト
モードの設定内容をそれを入力した同一端子よりモニタ
ーして、テストモードの設定内容やその変化を知ること
ができ、半導体集積回路の端子数をテスト用に増加させ
ることなく、半導体集積回路に対する評価や検査を効率
的かつ確実に行うことができる。
モードの設定内容をそれを入力した同一端子よりモニタ
ーして、テストモードの設定内容やその変化を知ること
ができ、半導体集積回路の端子数をテスト用に増加させ
ることなく、半導体集積回路に対する評価や検査を効率
的かつ確実に行うことができる。
【図１】本発明の実施の形態の半導体集積回路のテスト
モード回路装置の全体構成を示すブロック図
モード回路装置の全体構成を示すブロック図
【図２】同実施の形態におけるテストモード変化モニタ
ー用回路の動作を説明するための要部構成を示すブロッ
ク図
ー用回路の動作を説明するための要部構成を示すブロッ
ク図
１ テストモード設定用レジスタ ２ テストモード変化モニター用回路 ３ テストモードエントリー信号ラッチ用回路 ４ （通常モードとテストモードの切換え用の）セレ
クタ ５ （テスト対象の）半導体集積回路本体 ６〜１０ 双方向端子 １１ 入力端子 １２、２２ レジスタ用クロック生成回路 １３〜１６ テストモード設定用レジスタ構成ＦＦ １７〜２１ テストモード変化比較回路 ２０１ テストモード設定内容比較用レジスタ Ｓ１ テストモード設定用クロック信号 Ｓ２ リセット信号 Ｓ３、Ｓ５、Ｓ７、Ｓ９ テストモード設定入力信号 Ｓ４、Ｓ６、Ｓ８、Ｓ１０ テストモード設定出力信
号 Ｓ１１ テストモード変化モニター回路出力信号 Ｓ１２ テストモードエントリー信号 Ｓ１３、Ｓ１４、Ｓ１５、Ｓ１６ テストモード設定
信号 Ｎ１ 双方向端子入出力モード切換え信号 Ｎ２ テストモード切換え信号 Ｎ３ テストモード設定信号／通常信号 Ｎ４ テストモード設定信号
クタ ５ （テスト対象の）半導体集積回路本体 ６〜１０ 双方向端子 １１ 入力端子 １２、２２ レジスタ用クロック生成回路 １３〜１６ テストモード設定用レジスタ構成ＦＦ １７〜２１ テストモード変化比較回路 ２０１ テストモード設定内容比較用レジスタ Ｓ１ テストモード設定用クロック信号 Ｓ２ リセット信号 Ｓ３、Ｓ５、Ｓ７、Ｓ９ テストモード設定入力信号 Ｓ４、Ｓ６、Ｓ８、Ｓ１０ テストモード設定出力信
号 Ｓ１１ テストモード変化モニター回路出力信号 Ｓ１２ テストモードエントリー信号 Ｓ１３、Ｓ１４、Ｓ１５、Ｓ１６ テストモード設定
信号 Ｎ１ 双方向端子入出力モード切換え信号 Ｎ２ テストモード切換え信号 Ｎ３ テストモード設定信号／通常信号 Ｎ４ テストモード設定信号
Claims (2)
- 【請求項１】 テスト対象の半導体集積回路に対して、
外部から入力されたテストモードエントリー信号により
テストモードにエントリーし、その個々の機能を含む複
数の機能を評価するために、外部から入力されたテスト
モード設定信号を、内設されたテストモード設定用レジ
スタに保持した後に供給し、前記テストモード設定信号
に対応させて前記機能を評価する半導体集積回路のテス
トモード回路装置であって、前記テストモードエントリ
ー信号の入力端子を、前記テストモードへのエントリー
の後に出力端子となるように、双方向性を有する双方向
端子とし、前記テストモード設定用レジスタの内容を保
持した後に、その内容と前記テストモード設定用レジス
タの内容とを比較して、前記テストモードの設定変化の
有無を表すモニター信号を出力するテストモード変化モ
ニター用回路を備え、前記テストモードへのエントリー
の後に、前記テストモードの設定変化が有った時には、
前記テストモード変化モニター用回路からの前記設定変
化有りを示すレベルのモニター信号を、前記出力方向の
双方向端子より出力するよう構成したことを特徴とする
半導体集積回路のテストモード回路装置。 - 【請求項２】 テスト対象の半導体集積回路に対して、
外部から入力されたテストモードエントリー信号により
テストモードにエントリーし、その個々の機能を含む複
数の機能を評価するために、外部から入力されたテスト
モード設定信号を、内設されたテストモード設定用レジ
スタに保持した後に供給し、前記テストモード設定信号
に対応させて前記機能を評価する半導体集積回路のテス
トモード回路装置であって、前記テストモード設定信号
の入力端子を、前記テストモードへのエントリーの後に
出力端子となるように、双方向性を有する双方向端子と
し、前記テストモードへのエントリー時に、前記入力方
向の双方向端子より入力されたテストモード設定信号
を、テストモード設定用クロックのタイミングで、前記
テストモード設定用レジスタに保持し、その保持の後
に、前記テストモード設定用レジスタに保持したテスト
モード設定信号を、前記出力方向の双方向端子より出力
するよう構成したことを特徴とする半導体集積回路のテ
ストモード回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000347355A JP2002148318A (ja) | 2000-11-15 | 2000-11-15 | 半導体集積回路のテストモード回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000347355A JP2002148318A (ja) | 2000-11-15 | 2000-11-15 | 半導体集積回路のテストモード回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002148318A true JP2002148318A (ja) | 2002-05-22 |
Family
ID=18821100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000347355A Pending JP2002148318A (ja) | 2000-11-15 | 2000-11-15 | 半導体集積回路のテストモード回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002148318A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020077095A (ja) * | 2018-11-06 | 2020-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体システム及びテスト制御方法 |
-
2000
- 2000-11-15 JP JP2000347355A patent/JP2002148318A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020077095A (ja) * | 2018-11-06 | 2020-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体システム及びテスト制御方法 |
| JP7251949B2 (ja) | 2018-11-06 | 2023-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体システム及びテスト制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5657330A (en) | Single-chip microprocessor with built-in self-testing function | |
| US7013415B1 (en) | IC with internal interface switch for testability | |
| US11199580B2 (en) | Test access port with address and command capability | |
| JPH0883220A (ja) | データ処理装置 | |
| JP2000162277A (ja) | 半導体集積回路 | |
| JP5167975B2 (ja) | 半導体装置 | |
| KR100369022B1 (ko) | 자기 테스트 장치를 갖춘 집적 회로 | |
| US6463562B1 (en) | Semiconductor device including macros and its testing method | |
| JP2002148318A (ja) | 半導体集積回路のテストモード回路装置 | |
| JP3094983B2 (ja) | システムロジックのテスト回路およびテスト方法 | |
| JP3686039B2 (ja) | 半導体集積回路装置およびその使用方法 | |
| JP4610919B2 (ja) | 半導体集積回路装置 | |
| JP2007003338A (ja) | 半導体装置及びそのテスト方法 | |
| US7902856B2 (en) | Semiconductor integrated circuit | |
| JPH0526981A (ja) | 半導体集積回路のテスト用回路 | |
| JP2874248B2 (ja) | 診断用スキャンパス付き電子回路 | |
| JPS63193238A (ja) | アドレススキヤン方式 | |
| JPH02290573A (ja) | 半導体集積回路 | |
| JPH01101478A (ja) | 集積回路 | |
| KR20010027766A (ko) | 피기백 방식을 이용한 테스트 회로를 갖는 반도체 장치 | |
| JPH08136616A (ja) | 混成集積回路 | |
| KR20020070681A (ko) | 메모리의 셀프 테스트 회로 | |
| JP2002304386A (ja) | 半導体装置 | |
| JPH04204273A (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JPS63132185A (ja) | 入力回路装置 |