JP2002140228A - データ処理装置およびデータ処理装置のメモリアクセス制御方法 - Google Patents
データ処理装置およびデータ処理装置のメモリアクセス制御方法Info
- Publication number
- JP2002140228A JP2002140228A JP2000332611A JP2000332611A JP2002140228A JP 2002140228 A JP2002140228 A JP 2002140228A JP 2000332611 A JP2000332611 A JP 2000332611A JP 2000332611 A JP2000332611 A JP 2000332611A JP 2002140228 A JP2002140228 A JP 2002140228A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- copying
- rom
- data processing
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 ＭＰＵによるＲＯＭの内容へのアクセスを格
段に高速化でき、データ処理効率を向上させることであ
る。 【解決手段】 ＲＯＭ１１９に記憶された情報の一部ま
たは全部を内蔵ＲＡＭ１１３，増設ＲＡＭ１１４，１１
５のいずれかに複写し、該複写後、ＭＰＵ１１０が要求
するＲＯＭ１１９に対するアドレスをアドレスデコーダ
部１２０が内蔵ＲＡＭ１１３，増設ＲＡＭ１１４，１１
５に複写した情報のアドレスへ変換する構成を特徴とす
る。
段に高速化でき、データ処理効率を向上させることであ
る。 【解決手段】 ＲＯＭ１１９に記憶された情報の一部ま
たは全部を内蔵ＲＡＭ１１３，増設ＲＡＭ１１４，１１
５のいずれかに複写し、該複写後、ＭＰＵ１１０が要求
するＲＯＭ１１９に対するアドレスをアドレスデコーダ
部１２０が内蔵ＲＡＭ１１３，増設ＲＡＭ１１４，１１
５に複写した情報のアドレスへ変換する構成を特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、所定のバスに接続
されたＭＰＵがＲＯＭに記憶された情報に基づきＲＡＭ
上で所定のデータ処理を実行可能なデータ処理装置およ
びデータ処理装置のメモリアクセス制御方法に関するも
のである。
されたＭＰＵがＲＯＭに記憶された情報に基づきＲＡＭ
上で所定のデータ処理を実行可能なデータ処理装置およ
びデータ処理装置のメモリアクセス制御方法に関するも
のである。
【０００２】
【従来の技術】近年、パソコンやプリンタ等のデータ処
理装置は、そのほとんどが演算処理ユニットであるＭＰ
Ｕと、不揮発性メモリであるＲＯＭ、揮発性メモリであ
るＲＡＭという基本構成を備えている。そして、不揮発
性メモリであるＲＯＭは、電源をＯＦＦにしてもその内
容が失われない特徴があるので、プログラム等は通常、
ＲＯＭに格納される。
理装置は、そのほとんどが演算処理ユニットであるＭＰ
Ｕと、不揮発性メモリであるＲＯＭ、揮発性メモリであ
るＲＡＭという基本構成を備えている。そして、不揮発
性メモリであるＲＯＭは、電源をＯＦＦにしてもその内
容が失われない特徴があるので、プログラム等は通常、
ＲＯＭに格納される。
【０００３】
【発明が解決しようとする課題】しかしながら、不揮発
性メモリであるＲＯＭはその構成上、揮発性メモリであ
るＲＡＭに比べてデータ読み出し時のアクセスタイムが
長く、高速の演算処理可能なＭＰＵにとってはアクセス
タイミングに待ちが入り、データ処理効率が低下すると
いう問題点があった。
性メモリであるＲＯＭはその構成上、揮発性メモリであ
るＲＡＭに比べてデータ読み出し時のアクセスタイムが
長く、高速の演算処理可能なＭＰＵにとってはアクセス
タイミングに待ちが入り、データ処理効率が低下すると
いう問題点があった。
【０００４】本発明は、上記の問題点を解決するために
なされたもので、本発明の目的は、ＲＯＭに記憶された
情報の一部または全部をＲＡＭ上に複写し、該複写後、
ＭＰＵが要求するＲＯＭに対するアドレスをＲＡＭに複
写した情報のアドレスへ変換することにより、ＭＰＵに
よるＲＯＭの内容へのアクセスを格段に高速化でき、デ
ータ処理効率を向上させることができるとともに、ＲＯ
ＭのデータがＲＯＭ上にある場合とＲＡＭ上にある場合
のアドレス管理をＭＰＵが実行すべきソフトウエアが意
識すること無く、ＭＰＵによるＲＯＭの内容への高速ア
クセスが実現でき、既存のソフトウエアに変更すること
なく、簡単な回路構成でソフトウエアの実行処理効率を
実質的に向上できるデータ処理装置およびデータ処理装
置のメモリアクセス制御方法を提供することである。
なされたもので、本発明の目的は、ＲＯＭに記憶された
情報の一部または全部をＲＡＭ上に複写し、該複写後、
ＭＰＵが要求するＲＯＭに対するアドレスをＲＡＭに複
写した情報のアドレスへ変換することにより、ＭＰＵに
よるＲＯＭの内容へのアクセスを格段に高速化でき、デ
ータ処理効率を向上させることができるとともに、ＲＯ
ＭのデータがＲＯＭ上にある場合とＲＡＭ上にある場合
のアドレス管理をＭＰＵが実行すべきソフトウエアが意
識すること無く、ＭＰＵによるＲＯＭの内容への高速ア
クセスが実現でき、既存のソフトウエアに変更すること
なく、簡単な回路構成でソフトウエアの実行処理効率を
実質的に向上できるデータ処理装置およびデータ処理装
置のメモリアクセス制御方法を提供することである。
【０００５】
【課題を解決するための手段】本発明に係る第１の発明
は、所定のバスに接続されたＭＰＵがＲＯＭに記憶され
た情報に基づきＲＡＭ上で所定のデータ処理を実行可能
なデータ処理装置であって、前記ＲＯＭに記憶された情
報の一部または全部を前記ＲＡＭ上に複写する複写手段
（図１に示すＭＰＵ１１０）と、前記複写手段による前
記ＲＡＭに対する前記情報の複写後、前記ＭＰＵから前
記ＲＯＭに対してアクセス要求があると、前記ＲＡＭを
アクセス対象として選択するメモリ選択手段（図１に示
すアドレスデコーダ部１２０）とを有するものである。
は、所定のバスに接続されたＭＰＵがＲＯＭに記憶され
た情報に基づきＲＡＭ上で所定のデータ処理を実行可能
なデータ処理装置であって、前記ＲＯＭに記憶された情
報の一部または全部を前記ＲＡＭ上に複写する複写手段
（図１に示すＭＰＵ１１０）と、前記複写手段による前
記ＲＡＭに対する前記情報の複写後、前記ＭＰＵから前
記ＲＯＭに対してアクセス要求があると、前記ＲＡＭを
アクセス対象として選択するメモリ選択手段（図１に示
すアドレスデコーダ部１２０）とを有するものである。
【０００６】本発明に係る第２の発明は、前記ＲＡＭの
容量を検出する検出手段（図１に示すＭＰＵ１１０）
と、前記検出手段により検出された前記ＲＡＭの容量内
で前記ＲＯＭに記憶された情報の一部または全部を前記
ＲＡＭ上に複写可能かどうかを判定する判定手段（図１
に示すＭＰＵ１１０）と、前記判定手段による判定結果
に基づいて、前記複写手段による前記ＲＯＭに記憶され
た情報の一部または全部の前記ＲＡＭ上への複写の開始
または中止を制御する制御手段（図１に示すＭＰＵ１１
０）とを有するものである。
容量を検出する検出手段（図１に示すＭＰＵ１１０）
と、前記検出手段により検出された前記ＲＡＭの容量内
で前記ＲＯＭに記憶された情報の一部または全部を前記
ＲＡＭ上に複写可能かどうかを判定する判定手段（図１
に示すＭＰＵ１１０）と、前記判定手段による判定結果
に基づいて、前記複写手段による前記ＲＯＭに記憶され
た情報の一部または全部の前記ＲＡＭ上への複写の開始
または中止を制御する制御手段（図１に示すＭＰＵ１１
０）とを有するものである。
【０００７】本発明に係る第３の発明は、前記複写手段
による前記ＲＡＭに対する前記情報の複写後、複写済み
を示す情報を保持する第１の保持手段（図１に示すレジ
スタ１２１）と、前記複写手段により複写されたＲＡＭ
の識別情報を保持する第２の保持手段（図１に示すアド
レスセットレジスタ１２２）とを有し、前記メモリ選択
手段は、前記第１の保持手段に複写済みを示す情報が保
持されている場合に、前記第２の保持手段に保持されて
いる識別情報に対応するＲＡＭを選択するものである。
による前記ＲＡＭに対する前記情報の複写後、複写済み
を示す情報を保持する第１の保持手段（図１に示すレジ
スタ１２１）と、前記複写手段により複写されたＲＡＭ
の識別情報を保持する第２の保持手段（図１に示すアド
レスセットレジスタ１２２）とを有し、前記メモリ選択
手段は、前記第１の保持手段に複写済みを示す情報が保
持されている場合に、前記第２の保持手段に保持されて
いる識別情報に対応するＲＡＭを選択するものである。
【０００８】本発明に係る第４の発明は、前記ＲＡＭ
は、内蔵ＲＡＭ（図１に示す内蔵ＲＡＭ１１３）と複数
の増設ＲＡＭ（図１に示す増設ＲＡＭ１１４，１１５）
とを含むものである。
は、内蔵ＲＡＭ（図１に示す内蔵ＲＡＭ１１３）と複数
の増設ＲＡＭ（図１に示す増設ＲＡＭ１１４，１１５）
とを含むものである。
【０００９】本発明に係る第５の発明は、所定のバスに
接続されたＭＰＵ（図１に示すＭＰＵ１１０）がＲＯＭ
に記憶された情報に基づきＲＡＭ上で所定のデータ処理
を実行可能なデータ処理装置のメモリアクセス制御方法
であって、前記ＲＯＭに記憶された情報の一部または全
部を前記ＲＡＭ上に複写する複写工程（図３に示すステ
ップ（２））と、前記複写工程による前記ＲＡＭに対す
る前記情報の複写後、前記ＭＰＵから前記ＲＯＭに対し
てアクセス要求があると、前記ＲＡＭをアクセス対象と
して選択するメモリ選択工程（図３に示すステップ
（６））とを有するものである。
接続されたＭＰＵ（図１に示すＭＰＵ１１０）がＲＯＭ
に記憶された情報に基づきＲＡＭ上で所定のデータ処理
を実行可能なデータ処理装置のメモリアクセス制御方法
であって、前記ＲＯＭに記憶された情報の一部または全
部を前記ＲＡＭ上に複写する複写工程（図３に示すステ
ップ（２））と、前記複写工程による前記ＲＡＭに対す
る前記情報の複写後、前記ＭＰＵから前記ＲＯＭに対し
てアクセス要求があると、前記ＲＡＭをアクセス対象と
して選択するメモリ選択工程（図３に示すステップ
（６））とを有するものである。
【００１０】本発明に係る第６の発明は、前記ＲＡＭの
容量を検出する検出工程（図３に示すステップ（１））
と、前記検出工程により検出された前記ＲＡＭの容量内
で前記ＲＯＭに記憶された情報の一部または全部を前記
ＲＡＭ上に複写可能かどうかを判定する判定工程（図３
に示すステップ（１））と、前記判定工程による判定結
果に基づいて、前記複写工程による前記ＲＯＭに記憶さ
れた情報の一部または全部の前記ＲＡＭ上への複写の開
始または中止を決定する決定工程（図３に示すステップ
（１））とを有するものである。
容量を検出する検出工程（図３に示すステップ（１））
と、前記検出工程により検出された前記ＲＡＭの容量内
で前記ＲＯＭに記憶された情報の一部または全部を前記
ＲＡＭ上に複写可能かどうかを判定する判定工程（図３
に示すステップ（１））と、前記判定工程による判定結
果に基づいて、前記複写工程による前記ＲＯＭに記憶さ
れた情報の一部または全部の前記ＲＡＭ上への複写の開
始または中止を決定する決定工程（図３に示すステップ
（１））とを有するものである。
【００１１】本発明に係る第７の発明は、前記複写工程
による前記ＲＡＭに対する前記情報の複写後、複写済み
を示す情報を第１のレジスタに保持させる第１の保持工
程（図３に示すステップ（３））と、前記複写工程によ
り複写されたＲＡＭの識別情報を第２のレジスタに保持
させる第２の保持工程（図３に示すステップ（３））と
を有し、前記メモリ選択工程は、前記第１の保持レジス
タに複写済みを示す情報が保持されている場合に、前記
第２の保持レジスタに保持されている識別情報に対応す
るＲＡＭを選択するものである。
による前記ＲＡＭに対する前記情報の複写後、複写済み
を示す情報を第１のレジスタに保持させる第１の保持工
程（図３に示すステップ（３））と、前記複写工程によ
り複写されたＲＡＭの識別情報を第２のレジスタに保持
させる第２の保持工程（図３に示すステップ（３））と
を有し、前記メモリ選択工程は、前記第１の保持レジス
タに複写済みを示す情報が保持されている場合に、前記
第２の保持レジスタに保持されている識別情報に対応す
るＲＡＭを選択するものである。
【００１２】本発明に係る第８の発明は、前記ＲＡＭ
は、内蔵ＲＡＭと複数の増設ＲＡＭとを含むものであ
る。
は、内蔵ＲＡＭと複数の増設ＲＡＭとを含むものであ
る。
【００１３】
【発明の実施の形態】図１は、本発明の一実施形態を示
すデータ処理装置の構成を説明する要部ブロック図であ
る。
すデータ処理装置の構成を説明する要部ブロック図であ
る。
【００１４】図１において、１００はデータバス、１０
１はアドレスバス、１１０はシステムの処理の中心を担
うＭＰＵである。
１はアドレスバス、１１０はシステムの処理の中心を担
うＭＰＵである。
【００１５】１１３、１１４、１１５は揮発性メモリ媒
体であるＤＲＡＭ、１１７はＤＲＡＭコントローラであ
り、ＤＲＡＭ１１３，１１４，１１５のそれぞれに対し
てアドレスやＲＡＳ，ＣＡＳ信号等の制御信号を出力
し、ＤＲＡＭ１１３，１１４，１１５とＭＰＵ１１０と
のＩ／Ｆを行う。ＤＲＡＭ１１３，１１４，１１５への
制御信号１３０、１３１、１３２はそれぞれＤＲＡＭ１
１３，１１４，１１５に対応する。１１８はＲＯＭコン
トローラであり、ＲＯＭ１１９に対してアドレスやＣＳ
信号、ＷＥ信号等の制御信号１３５を出力し、ＲＯＭｌ
１９とＭＰＵ１１０とのＩ／Ｆを行う。
体であるＤＲＡＭ、１１７はＤＲＡＭコントローラであ
り、ＤＲＡＭ１１３，１１４，１１５のそれぞれに対し
てアドレスやＲＡＳ，ＣＡＳ信号等の制御信号を出力
し、ＤＲＡＭ１１３，１１４，１１５とＭＰＵ１１０と
のＩ／Ｆを行う。ＤＲＡＭ１１３，１１４，１１５への
制御信号１３０、１３１、１３２はそれぞれＤＲＡＭ１
１３，１１４，１１５に対応する。１１８はＲＯＭコン
トローラであり、ＲＯＭ１１９に対してアドレスやＣＳ
信号、ＷＥ信号等の制御信号１３５を出力し、ＲＯＭｌ
１９とＭＰＵ１１０とのＩ／Ｆを行う。
【００１６】１２０はＭＰＵのアドレスをデコードする
アドレスデコーダ部であり、ＲＯＭ１１９の内容をＤＲ
ＡＭ１１３，１１４，１１５中の後述する領域上にコピ
ーした際に“１”セットするレジスタ１２１と、ＲＯＭ
１１９の内容をＲＡＭ１１３，１１４，１１５中の後述
する領域上にコピーした際に、コピーしたＲＡＭ１１
３，１１４，１１５中の後述する領域上のアドレスをセ
ットするアドレスセットレジスタ１２２、およびアドレ
スデコーダ１２３を含んでいる。
アドレスデコーダ部であり、ＲＯＭ１１９の内容をＤＲ
ＡＭ１１３，１１４，１１５中の後述する領域上にコピ
ーした際に“１”セットするレジスタ１２１と、ＲＯＭ
１１９の内容をＲＡＭ１１３，１１４，１１５中の後述
する領域上にコピーした際に、コピーしたＲＡＭ１１
３，１１４，１１５中の後述する領域上のアドレスをセ
ットするアドレスセットレジスタ１２２、およびアドレ
スデコーダ１２３を含んでいる。
【００１７】そして、レジスタ１２１が“０”にセット
されているとき、ＭＰＵ１１０のアドレスがＲＯＭ１１
９のマッピングエリアにヒットしている場合は、ＲＯＭ
選択信号１３３をアクティブにする。
されているとき、ＭＰＵ１１０のアドレスがＲＯＭ１１
９のマッピングエリアにヒットしている場合は、ＲＯＭ
選択信号１３３をアクティブにする。
【００１８】一方、内蔵ＲＡＭのマッピングエリアにヒ
ットしている場合は、ＲＡＭ選択信号１３４をアクティ
ブにし、増設ＲＡＭ１１４のマッピングエリアにヒット
している場合はＲＡＭ選択信号１３５をアクティブに
し、増設ＲＡＭ１１５のマッピングエリアにヒットして
いる場合はＲＡＭ選択信号１３６をアクティブにする。
ットしている場合は、ＲＡＭ選択信号１３４をアクティ
ブにし、増設ＲＡＭ１１４のマッピングエリアにヒット
している場合はＲＡＭ選択信号１３５をアクティブに
し、増設ＲＡＭ１１５のマッピングエリアにヒットして
いる場合はＲＡＭ選択信号１３６をアクティブにする。
【００１９】一方、レジスタ１２１が“１”にセットさ
れているとき、ＭＰＵ１１０のアドレスがＲＯＭ１１９
のマッピングエリアにヒットしている場合、アドレスレ
ジスタ１２２の値によりＲＡＭ選択信号１３４，１３
５，１３６のいずれかをアクティブにする。
れているとき、ＭＰＵ１１０のアドレスがＲＯＭ１１９
のマッピングエリアにヒットしている場合、アドレスレ
ジスタ１２２の値によりＲＡＭ選択信号１３４，１３
５，１３６のいずれかをアクティブにする。
【００２０】以上説明したような構成を持つデータ処理
装置のメモリマップについて図２を参照して説明する。
装置のメモリマップについて図２を参照して説明する。
【００２１】図２は、図１に示したデータ処理装置のメ
モリマップを示す図である。
モリマップを示す図である。
【００２２】図において、「０００００ｈ〜０ＦＦＦＦ
ｈ」までがＲＯＭ１１９のマッピングされたアドレス空
間、「１００００ｈ〜１ＦＦＦＦｈ」までが内蔵ＲＡＭ
１１３のマッピングされたアドレス空間、「２００００
ｈ〜２ＦＦＦＦｈ」までが増設ＲＡＭ１１４のマッピン
グされたアドレス空間、「３００００ｈ〜３ＦＦＦＦ
ｈ」までが増設ＲＡＭ１１５のマッピングされたアドレ
ス空間である。各アドレス空間はそれぞれ６４ｋＢであ
る。
ｈ」までがＲＯＭ１１９のマッピングされたアドレス空
間、「１００００ｈ〜１ＦＦＦＦｈ」までが内蔵ＲＡＭ
１１３のマッピングされたアドレス空間、「２００００
ｈ〜２ＦＦＦＦｈ」までが増設ＲＡＭ１１４のマッピン
グされたアドレス空間、「３００００ｈ〜３ＦＦＦＦ
ｈ」までが増設ＲＡＭ１１５のマッピングされたアドレ
ス空間である。各アドレス空間はそれぞれ６４ｋＢであ
る。
【００２３】この場合、アドレスＡ｛１７：０｝の内、
アドレスの上位２ｂｉｔＡ｛１７：１６｝が“００”の
ときはＲＯＭエリア、“０１”のときは内蔵ＲＡＭエリ
ア、“１０”のときは増設ＲＡＭ１１４のエリア、“１
１”のときは増設ＲＡＭ１１５のエリアにアドレスがヒ
ットしていることが分かる。
アドレスの上位２ｂｉｔＡ｛１７：１６｝が“００”の
ときはＲＯＭエリア、“０１”のときは内蔵ＲＡＭエリ
ア、“１０”のときは増設ＲＡＭ１１４のエリア、“１
１”のときは増設ＲＡＭ１１５のエリアにアドレスがヒ
ットしていることが分かる。
【００２４】このように構成されたデータ処理装置にお
いて、図１に示したデータ処理装置の電源を投入する
と、ＭＰＵ１１０は増設ＲＡＭ１１４，１１５の容量を
確認する。このときＲＯＭ１１９内の全データ（６４ｋ
Ｂ）をコピーするだけの領域が増設ＲＡＭ１１４、１１
５上に確保出来る場合には、ＭＰＵ１１０はＲＯＭ１１
９の内容を増設ＲＡＭ１１４，１１５上にコピーする。
いて、図１に示したデータ処理装置の電源を投入する
と、ＭＰＵ１１０は増設ＲＡＭ１１４，１１５の容量を
確認する。このときＲＯＭ１１９内の全データ（６４ｋ
Ｂ）をコピーするだけの領域が増設ＲＡＭ１１４、１１
５上に確保出来る場合には、ＭＰＵ１１０はＲＯＭ１１
９の内容を増設ＲＡＭ１１４，１１５上にコピーする。
【００２５】本実施形態では、増設ＲＡＭ１１４，１１
５が無い場合でも内蔵ＲＡＭ１１３上にＲＯＭ１１９の
全データをコピーすることが可能だが、そうするとＭＰ
Ｕ１１０がワークエリアとして使用するＲＡＭエリアが
「０」になってしまうので（内蔵ＲＡＭ１１３のＲＡＭ
領域はＲＯＭ１１９のコピー領域には使用せず、増設Ｒ
ＡＭ１１５）が６４ｋＢ以上実装されたときのみＲＯＭ
１１９の内容を増設ＲＡＭ領域にコピーする。
５が無い場合でも内蔵ＲＡＭ１１３上にＲＯＭ１１９の
全データをコピーすることが可能だが、そうするとＭＰ
Ｕ１１０がワークエリアとして使用するＲＡＭエリアが
「０」になってしまうので（内蔵ＲＡＭ１１３のＲＡＭ
領域はＲＯＭ１１９のコピー領域には使用せず、増設Ｒ
ＡＭ１１５）が６４ｋＢ以上実装されたときのみＲＯＭ
１１９の内容を増設ＲＡＭ領域にコピーする。
【００２６】本実施形態では増設ＲＡＭ１１４，１１５
がそれぞれ６４ｋＢずつ実装されているのでＲＯＭ１１
９のデータを増設ＲＡＭのメモリ領域上にコピーする事
が可能である。
がそれぞれ６４ｋＢずつ実装されているのでＲＯＭ１１
９のデータを増設ＲＡＭのメモリ領域上にコピーする事
が可能である。
【００２７】ＭＰＵ１１０は増設ＲＡＭ１１４，１１５
の容量を確認した後、ＲＯＭ１１９のデータを増設ＲＡ
Ｍ１１４の例えばアドレス「２００００ｈ〜２ＦＦＦＦ
ｈ」の領域にコピーする。内蔵ＲＡＭ領域「０００００
ｈ〜ＯＦＦＦＦｈ」および増設ＲＡＭ１１５の領域アド
レス「３００００ｈ〜３ＦＦＦＦｈ」はＭＰＵ１１０の
ワークエリアとして使用する。
の容量を確認した後、ＲＯＭ１１９のデータを増設ＲＡ
Ｍ１１４の例えばアドレス「２００００ｈ〜２ＦＦＦＦ
ｈ」の領域にコピーする。内蔵ＲＡＭ領域「０００００
ｈ〜ＯＦＦＦＦｈ」および増設ＲＡＭ１１５の領域アド
レス「３００００ｈ〜３ＦＦＦＦｈ」はＭＰＵ１１０の
ワークエリアとして使用する。
【００２８】次に、ＲＯＭ１１９の内容がＲＡＭ１１４
上にコピーされたことをアドレスデコーダ部１２０に知
らせる為に、ＭＰＵ１１０はＲＯＭ１１９のデータをＲ
ＡＭ１１４上にコピーした後、アドレスデコーダ部１２
０内の１ｂｉｔのレジスタ１２１を“１”にセットす
る。
上にコピーされたことをアドレスデコーダ部１２０に知
らせる為に、ＭＰＵ１１０はＲＯＭ１１９のデータをＲ
ＡＭ１１４上にコピーした後、アドレスデコーダ部１２
０内の１ｂｉｔのレジスタ１２１を“１”にセットす
る。
【００２９】更に、ＲＯＭ１１９の内容がＲＡＭ１１４
上のどのエリアにコピーされたかをアドレスデコーダに
知らせる為、ＭＰＵ１１０はアドレスデコーダ部１２０
内のアドレスセットレジスタ１２２に、ＲＯＭ１１９の
内容をコピーしたＲＡＭ領域のアドレスの上位２ｂｉｔ
Ａ｛１７：１６｝の値をセットする。
上のどのエリアにコピーされたかをアドレスデコーダに
知らせる為、ＭＰＵ１１０はアドレスデコーダ部１２０
内のアドレスセットレジスタ１２２に、ＲＯＭ１１９の
内容をコピーしたＲＡＭ領域のアドレスの上位２ｂｉｔ
Ａ｛１７：１６｝の値をセットする。
【００３０】本実施形態において、ＲＯＭ１１９のデー
タを増設ＲＡＭ１１４上にコピーした場合には、アドレ
スセットレジスタ１２２に“１０”をセットし、増設Ｒ
ＡＭ１１５上にコピーした場合にはアドレスセットレジ
スタ１２２に“１１”をセットする。
タを増設ＲＡＭ１１４上にコピーした場合には、アドレ
スセットレジスタ１２２に“１０”をセットし、増設Ｒ
ＡＭ１１５上にコピーした場合にはアドレスセットレジ
スタ１２２に“１１”をセットする。
【００３１】ＭＰＵ１１０がＲＯＭ１１９にアクセスす
るとき、ＭＰＵ１１０はＲＯＭ１１９のマッピングされ
ているアドレスを下記例に示すようにアドレスバス１０
１上に出力する。
るとき、ＭＰＵ１１０はＲＯＭ１１９のマッピングされ
ているアドレスを下記例に示すようにアドレスバス１０
１上に出力する。
【００３２】例えばＲＯＭ１１９の先頭アドレス「００
０００ｈ」の内容を読み出そうとした場合、ＭＰＵ１１
０はアドレスバス１０１上にアドレス「０００００ｈ」
を出力する。
０００ｈ」の内容を読み出そうとした場合、ＭＰＵ１１
０はアドレスバス１０１上にアドレス「０００００ｈ」
を出力する。
【００３３】アドレスデコーダ１２３は、アドレスの上
位２ｂｉｔＡ［１７：１６］ビットが“００”である
と、これをＲＯＭ１１９へのアクセスと判断する。
位２ｂｉｔＡ［１７：１６］ビットが“００”である
と、これをＲＯＭ１１９へのアクセスと判断する。
【００３４】ＲＯＭ１１９のデータがＲＡＭ１１４上に
コピーされている場合、アドレスデコーダ１２３はレジ
スタ１２１からの信号が“１”であり、且つアドレスセ
ットレジスタ１２２の値が“１０”であることを認識
し、ＲＯＭ選択信号１３３ではなく、増設ＲＡＭ１１４
のための選択信号１３５をアクティブにする。
コピーされている場合、アドレスデコーダ１２３はレジ
スタ１２１からの信号が“１”であり、且つアドレスセ
ットレジスタ１２２の値が“１０”であることを認識
し、ＲＯＭ選択信号１３３ではなく、増設ＲＡＭ１１４
のための選択信号１３５をアクティブにする。
【００３５】もし、ＲＯＭ１１９のデータがＲＡＭ１１
４上にコピーされていない場合には、アドレスデコーダ
１２３はレジスタ１２１からの信号が“０”であること
を認識し、ＲＯＭ選択信号１３３をアクティブにする。
４上にコピーされていない場合には、アドレスデコーダ
１２３はレジスタ１２１からの信号が“０”であること
を認識し、ＲＯＭ選択信号１３３をアクティブにする。
【００３６】また、ＤＲＡＭコントローラ１１７は増設
ＲＡＭ１１４の選択信号１３５がアクティブになると、
アドレスバス１０１上に出力されたアドレスのうち、下
位の１６ｂｉｔＡ｛１５：０｝をＲｏｗ／Ｃｏｌｕｍｎ
アドレスに分割して増設ＲＡＭ１１４（ＤＲＡＭ）に出
力する。また、このとき増設ＲＡＭ１１４へのＲＡＳ，
ＣＡＳ等の制御信号１３１の制御も行う。
ＲＡＭ１１４の選択信号１３５がアクティブになると、
アドレスバス１０１上に出力されたアドレスのうち、下
位の１６ｂｉｔＡ｛１５：０｝をＲｏｗ／Ｃｏｌｕｍｎ
アドレスに分割して増設ＲＡＭ１１４（ＤＲＡＭ）に出
力する。また、このとき増設ＲＡＭ１１４へのＲＡＳ，
ＣＡＳ等の制御信号１３１の制御も行う。
【００３７】そして、増設ＲＡＭ１１４から読み出した
データはＤＲＡＭコントローラ１１７を介してデータバ
ス１００上に送出される。ＭＰＵ１１０がこれを読む事
で、ＭＰＵ１１０は増設ＲＡＭ１１４上にコピーされた
ＲＯＭ１１９のデータを得ることが出来る。
データはＤＲＡＭコントローラ１１７を介してデータバ
ス１００上に送出される。ＭＰＵ１１０がこれを読む事
で、ＭＰＵ１１０は増設ＲＡＭ１１４上にコピーされた
ＲＯＭ１１９のデータを得ることが出来る。
【００３８】このようにして、ＲＯＭ１１９へのアクセ
スが発生すると、ハードウエアによって、例えばＲＡＭ
１１４へのアクセスに変換され、ソフトウエアはＲＯＭ
１１９の内容をＲＯＭ１１９から読み出す場合でも、Ｒ
ＯＭ１１９の内容がＲＡＭ１１４上にコピーされていて
ＲＡＭ１１４からＲＯＭ１１９の内容を読み出す場合で
も、それを意識する事無しにＲＯＭ１１９のデータ（フ
ォントデータ，プログラムデータ，制御データ，ＢＩＯ
Ｓ等を含む）を得る事ができる。
スが発生すると、ハードウエアによって、例えばＲＡＭ
１１４へのアクセスに変換され、ソフトウエアはＲＯＭ
１１９の内容をＲＯＭ１１９から読み出す場合でも、Ｒ
ＯＭ１１９の内容がＲＡＭ１１４上にコピーされていて
ＲＡＭ１１４からＲＯＭ１１９の内容を読み出す場合で
も、それを意識する事無しにＲＯＭ１１９のデータ（フ
ォントデータ，プログラムデータ，制御データ，ＢＩＯ
Ｓ等を含む）を得る事ができる。
【００３９】以上の処理の流れを、図３に示すフローチ
ャートを参照して説明する。
ャートを参照して説明する。
【００４０】図３は、本発明に係るデータ処理装置にお
けるデータ処理手順の一例を示すフローチャートであ
り、図１に示したＲＯＭ１１９の格納データに対するメ
モリアクセス処理手順に対応する。なお、（１）〜（１
０）は各ステップを示す。
けるデータ処理手順の一例を示すフローチャートであ
り、図１に示したＲＯＭ１１９の格納データに対するメ
モリアクセス処理手順に対応する。なお、（１）〜（１
０）は各ステップを示す。
【００４１】図１に示したデータ処理装置の電源を投入
すると、ステップ（１）においてＭＰＵ１１０は増設Ｒ
ＡＭ１１４，１１５の容量を確認して、ＲＯＭ１１９内
の全データ（６４ｋＢ）をコピーするだけの領域が増設
ＲＡＭ１１４、１１５上に確保出来る場合には、ＭＰＵ
１１０はＲＯＭ１１９の内容を増設ＲＡＭ１１４，１１
５上にコピーすることが可能と判断して、確保できない
場合は、ステップ（９）へ進み、ＲＯＭ１１９の内容を
ＲＡＭ上にコピーを行うことなく処理を終了する。
すると、ステップ（１）においてＭＰＵ１１０は増設Ｒ
ＡＭ１１４，１１５の容量を確認して、ＲＯＭ１１９内
の全データ（６４ｋＢ）をコピーするだけの領域が増設
ＲＡＭ１１４、１１５上に確保出来る場合には、ＭＰＵ
１１０はＲＯＭ１１９の内容を増設ＲＡＭ１１４，１１
５上にコピーすることが可能と判断して、確保できない
場合は、ステップ（９）へ進み、ＲＯＭ１１９の内容を
ＲＡＭ上にコピーを行うことなく処理を終了する。
【００４２】一方、ステップ（１）で、ＭＰＵ１１０は
ＲＯＭ１１９の内容を増設ＲＡＭ１１４，１１５に格納
できると判断した場合は、ステップ（２）で、ＲＯＭ１
１９のデータを増設ＲＡＭ１１４の例えばアドレス「２
００００ｈ〜２ＦＦＦＦｈ」の領域にコピーする。内蔵
ＲＡＭ１１３の領域「０００００ｈ〜ＯＦＦＦＦｈ」お
よび増設ＲＡＭ１１５の領域アドレス「３００００ｈ〜
３ＦＦＦＦｈ」はＭＰＵ１１０のワークエリアとして使
用する。
ＲＯＭ１１９の内容を増設ＲＡＭ１１４，１１５に格納
できると判断した場合は、ステップ（２）で、ＲＯＭ１
１９のデータを増設ＲＡＭ１１４の例えばアドレス「２
００００ｈ〜２ＦＦＦＦｈ」の領域にコピーする。内蔵
ＲＡＭ１１３の領域「０００００ｈ〜ＯＦＦＦＦｈ」お
よび増設ＲＡＭ１１５の領域アドレス「３００００ｈ〜
３ＦＦＦＦｈ」はＭＰＵ１１０のワークエリアとして使
用する。
【００４３】次に、ステップ（３）で、ＲＯＭ１１９の
内容がＲＡＭ１１４上にコピーされたことをアドレスデ
コーダ部１２０に知らせる為に、アドレスデコーダ部１
２０内の１ｂｉｔのレジスタ１２１を“１”にセットす
る。
内容がＲＡＭ１１４上にコピーされたことをアドレスデ
コーダ部１２０に知らせる為に、アドレスデコーダ部１
２０内の１ｂｉｔのレジスタ１２１を“１”にセットす
る。
【００４４】更に、ＲＯＭ１１９の内容がＲＡＭ１１４
上のどのエリアにコピーされたかをアドレスデコーダに
知らせる為、ＭＰＵ１１０はアドレスデコーダ部１２０
内のアドレスセットレジスタ１２２に、ＲＯＭ１１９の
内容をコピーしたＲＡＭ領域のアドレスの上位２ｂｉｔ
Ａ｛１７：１６｝の値をセットする。
上のどのエリアにコピーされたかをアドレスデコーダに
知らせる為、ＭＰＵ１１０はアドレスデコーダ部１２０
内のアドレスセットレジスタ１２２に、ＲＯＭ１１９の
内容をコピーしたＲＡＭ領域のアドレスの上位２ｂｉｔ
Ａ｛１７：１６｝の値をセットする。
【００４５】そして、アクセスが要求されると、ステッ
プ（４）で、アドレスの上位２ｂｉｔＡ［１７：１６］
ビットが“００”であるかどうかを判断し、ＮＯと判断
された場合は、ステップ（１０）で、ＲＯＭとＲＡＭの
アクセス変更を実行せずに、通常のアクセスを実行し
て、処理を終了する。
プ（４）で、アドレスの上位２ｂｉｔＡ［１７：１６］
ビットが“００”であるかどうかを判断し、ＮＯと判断
された場合は、ステップ（１０）で、ＲＯＭとＲＡＭの
アクセス変更を実行せずに、通常のアクセスを実行し
て、処理を終了する。
【００４６】一方、ステップ（４）でＹＥＳの場合は、
ステップ（５）で、レジスタ１２１からの信号が“１”
であるかどうかを判断し、ＮＯと判断された場合は、ス
テップ（１０）へ進み、ＹＥＳと判断された場合は、ス
テップ（６）で、アドレスセットレジスタ１２２の値に
対応するＲＡＭ選択信号１３４，１３５，１３６のいず
れかをアクティブにする。
ステップ（５）で、レジスタ１２１からの信号が“１”
であるかどうかを判断し、ＮＯと判断された場合は、ス
テップ（１０）へ進み、ＹＥＳと判断された場合は、ス
テップ（６）で、アドレスセットレジスタ１２２の値に
対応するＲＡＭ選択信号１３４，１３５，１３６のいず
れかをアクティブにする。
【００４７】次に、ステップ（７）で、ＤＲＡＭコント
ローラ１１７はＲＡＭにアドレスを出力し、また、ＲＡ
Ｍ選択信号によって選択されたＲＡＭに対してＲＡＳ，
ＣＡＳ等の制御信号に基づく制御を実行して、増設ＲＡ
Ｍ１１４からＲＯＭ１１９の情報を読み出す。そして、
ステップ（８）で、ＤＲＡＭコントローラ１１７は、Ｄ
ＲＡＭから読み出したデータをデータバス１００上に送
出し、ＭＰＵがこのデータを読み取り、処理を終了す
る。
ローラ１１７はＲＡＭにアドレスを出力し、また、ＲＡ
Ｍ選択信号によって選択されたＲＡＭに対してＲＡＳ，
ＣＡＳ等の制御信号に基づく制御を実行して、増設ＲＡ
Ｍ１１４からＲＯＭ１１９の情報を読み出す。そして、
ステップ（８）で、ＤＲＡＭコントローラ１１７は、Ｄ
ＲＡＭから読み出したデータをデータバス１００上に送
出し、ＭＰＵがこのデータを読み取り、処理を終了す
る。
【００４８】なお、前述の実施形態では、ＲＡＭデバイ
スとしてＤＲＡＭを使用した例を示したが、これに限定
されるものではない。ＲＡＭデバイスとしてより高速な
ＳＲＡＭ等を使用しても良い。また、実施形態ではＲＯ
Ｍ領域の大きさとコピーする先の増設ＲＡＭ領域の大き
さが同じ場合について説明したが、これに限定されるも
のではない。ＲＯＭの内容の一部、または全部をコピー
するだけの領域が内蔵ＲＡＭ、または増設ＲＡＭのいず
れかの領域に確保することが出来れば良い。
スとしてＤＲＡＭを使用した例を示したが、これに限定
されるものではない。ＲＡＭデバイスとしてより高速な
ＳＲＡＭ等を使用しても良い。また、実施形態ではＲＯ
Ｍ領域の大きさとコピーする先の増設ＲＡＭ領域の大き
さが同じ場合について説明したが、これに限定されるも
のではない。ＲＯＭの内容の一部、または全部をコピー
するだけの領域が内蔵ＲＡＭ、または増設ＲＡＭのいず
れかの領域に確保することが出来れば良い。
【００４９】また、上記図３に示すステップ（３）によ
りセットされた内容は、ＭＰＵ１１０に対するリセット
時に、クリアされてＲＯＭアクセス優先に設定されるこ
とはいうまでもない。
りセットされた内容は、ＭＰＵ１１０に対するリセット
時に、クリアされてＲＯＭアクセス優先に設定されるこ
とはいうまでもない。
【００５０】上記実施形態によれば、ＲＯＭの内容をコ
ピーするだけの充分な領域がＲＡＭ上に確保出来る場合
には、アクセスタイムの遅いＲＯＭの内容をアクセス速
度の早いＲＡＭ上にコピーし、ＲＡＭ上にコピーしたＲ
ＯＭの内容にアクセスすることによってＲＯＭの内容へ
の高速なアクセスを可能にした。
ピーするだけの充分な領域がＲＡＭ上に確保出来る場合
には、アクセスタイムの遅いＲＯＭの内容をアクセス速
度の早いＲＡＭ上にコピーし、ＲＡＭ上にコピーしたＲ
ＯＭの内容にアクセスすることによってＲＯＭの内容へ
の高速なアクセスを可能にした。
【００５１】また、ＲＯＭのマッピングされているエリ
アへのアクセスをハードウエアによってＲＡＭエリアの
アクセスに変換することによって、ＲＯＭのデータがＲ
ＯＭ上にある場合とＲＡＭ上にある場合のアドレス管理
をソフトウエアが意識すること無くＲＯＭの内容への高
速アクセスが実現できる。
アへのアクセスをハードウエアによってＲＡＭエリアの
アクセスに変換することによって、ＲＯＭのデータがＲ
ＯＭ上にある場合とＲＡＭ上にある場合のアドレス管理
をソフトウエアが意識すること無くＲＯＭの内容への高
速アクセスが実現できる。
【００５２】以下、図４に示すメモリマップを参照して
本発明に係るデータ処理装置で読み出し可能なデータ処
理プログラムの構成について説明する。
本発明に係るデータ処理装置で読み出し可能なデータ処
理プログラムの構成について説明する。
【００５３】図４は、本発明に係るデータ処理装置で読
み出し可能な各種データ処理プログラムを格納する記憶
媒体のメモリマップを説明する図である。
み出し可能な各種データ処理プログラムを格納する記憶
媒体のメモリマップを説明する図である。
【００５４】なお、特に図示しないが、記憶媒体に記憶
されるプログラム群を管理する情報、例えばバージョン
情報，作成者等も記憶され、かつ、プログラム読み出し
側のＯＳ等に依存する情報、例えばプログラムを識別表
示するアイコン等も記憶される場合もある。
されるプログラム群を管理する情報、例えばバージョン
情報，作成者等も記憶され、かつ、プログラム読み出し
側のＯＳ等に依存する情報、例えばプログラムを識別表
示するアイコン等も記憶される場合もある。
【００５５】さらに、各種プログラムに従属するデータ
も上記ディレクトリに管理されている。また、各種プロ
グラムをコンピュータにインストールするためのプログ
ラムや、インストールするプログラムが圧縮されている
場合に、解凍するプログラム等も記憶される場合もあ
る。
も上記ディレクトリに管理されている。また、各種プロ
グラムをコンピュータにインストールするためのプログ
ラムや、インストールするプログラムが圧縮されている
場合に、解凍するプログラム等も記憶される場合もあ
る。
【００５６】本実施形態における図３に示す機能が外部
からインストールされるプログラムによって、ホストコ
ンピュータにより遂行されていてもよい。そして、その
場合、ＣＤ−ＲＯＭやフラッシュメモリやＦＤ等の記憶
媒体により、あるいはネットワークを介して外部の記憶
媒体から、プログラムを含む情報群を出力装置に供給さ
れる場合でも本発明は適用されるものである。
からインストールされるプログラムによって、ホストコ
ンピュータにより遂行されていてもよい。そして、その
場合、ＣＤ−ＲＯＭやフラッシュメモリやＦＤ等の記憶
媒体により、あるいはネットワークを介して外部の記憶
媒体から、プログラムを含む情報群を出力装置に供給さ
れる場合でも本発明は適用されるものである。
【００５７】以上のように、前述した実施形態の機能を
実現するソフトウエアのプログラムコードを記録した記
憶媒体を、システムあるいは装置に供給し、そのシステ
ムあるいは装置のコンピュータ（またはＣＰＵやＭＰ
Ｕ）が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、本発明の目的が達成されるこ
とは言うまでもない。
実現するソフトウエアのプログラムコードを記録した記
憶媒体を、システムあるいは装置に供給し、そのシステ
ムあるいは装置のコンピュータ（またはＣＰＵやＭＰ
Ｕ）が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、本発明の目的が達成されるこ
とは言うまでもない。
【００５８】この場合、記憶媒体から読み出されたプロ
グラムコード自体が本発明の新規な機能を実現すること
になり、そのプログラムコードを記憶した記憶媒体は本
発明を構成することになる。
グラムコード自体が本発明の新規な機能を実現すること
になり、そのプログラムコードを記憶した記憶媒体は本
発明を構成することになる。
【００５９】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピー（登録商標）ディス
ク，ハードディスク，光ディスク，光磁気ディスク，Ｃ
Ｄ−ＲＯＭ，ＣＤ−Ｒ，磁気テープ，不揮発性のメモリ
カード，ＲＯＭ，ＥＥＰＲＯＭ等を用いることができ
る。
体としては、例えば、フロッピー（登録商標）ディス
ク，ハードディスク，光ディスク，光磁気ディスク，Ｃ
Ｄ−ＲＯＭ，ＣＤ−Ｒ，磁気テープ，不揮発性のメモリ
カード，ＲＯＭ，ＥＥＰＲＯＭ等を用いることができ
る。
【００６０】また、コンピュータが読み出したプログラ
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳ（オペ
レーティングシステム）等が実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳ（オペ
レーティングシステム）等が実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
【００６１】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるＣＰＵ等が実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるＣＰＵ等が実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。
【００６２】
【発明の効果】以上説明したように、本発明に係る第１
から第８の発明によれば、ＲＯＭの内容をコピーするだ
けの充分な領域がＲＡＭ上に確保出来る場合には、アク
セスタイムの遅いＲＯＭの内容をアクセス速度の早いＲ
ＡＭ上にコピーし、ＲＯＭの代わりにＲＡＭ上にコピー
したＲＯＭの内容にアクセスするので、ＭＰＵによるＲ
ＯＭの内容へのアクセスを格段に高速化でき、データ処
理効率を向上させることができる。
から第８の発明によれば、ＲＯＭの内容をコピーするだ
けの充分な領域がＲＡＭ上に確保出来る場合には、アク
セスタイムの遅いＲＯＭの内容をアクセス速度の早いＲ
ＡＭ上にコピーし、ＲＯＭの代わりにＲＡＭ上にコピー
したＲＯＭの内容にアクセスするので、ＭＰＵによるＲ
ＯＭの内容へのアクセスを格段に高速化でき、データ処
理効率を向上させることができる。
【００６３】また、ＲＯＭのマッピングされているエリ
アへのアクセスをハードウエアによってＲＡＭエリアの
アクセスに変換するので、ＲＯＭのデータがＲＯＭ上に
ある場合とＲＡＭ上にある場合のアドレス管理をＭＰＵ
が実行すべきソフトウエアが意識すること無く、ＭＰＵ
によるＲＯＭの内容への高速アクセスが実現でき、既存
のソフトウエアに変更することなく、簡単な回路構成で
ソフトウエアの実行処理効率を実質的に向上できる等の
効果を奏する。
アへのアクセスをハードウエアによってＲＡＭエリアの
アクセスに変換するので、ＲＯＭのデータがＲＯＭ上に
ある場合とＲＡＭ上にある場合のアドレス管理をＭＰＵ
が実行すべきソフトウエアが意識すること無く、ＭＰＵ
によるＲＯＭの内容への高速アクセスが実現でき、既存
のソフトウエアに変更することなく、簡単な回路構成で
ソフトウエアの実行処理効率を実質的に向上できる等の
効果を奏する。
【図１】本発明の第１実施形態を示すデータ処理装置の
構成を説明する要部ブロック図である。
構成を説明する要部ブロック図である。
【図２】図１に示したデータ処理装置のメモリマップを
示す図である。
示す図である。
【図３】本発明に係るデータ処理装置におけるデータ処
理手順の一例を示すフローチャートである。
理手順の一例を示すフローチャートである。
【図４】本発明に係るデータ処理装置を適用可能な印刷
システムで読み出し可能な各種データ処理プログラムを
格納する記憶媒体のメモリマップを説明する図である。
システムで読み出し可能な各種データ処理プログラムを
格納する記憶媒体のメモリマップを説明する図である。
１００ データバス １０１ アドレスバス １１０ ＭＰＵ １１３ 内蔵ＲＡＭ １１４ 増設ＲＡＭ １１５ 増設ＲＡＭ １１７ ＤＲＡＭコントローラ １１８ ＲＯＭコントローラ １１９ ＲＯＭ １２０ アドレスデコーダ １２１ レジスタ １２２ アドレスセットレジスタ １２３ アドレスデコーダ
Claims (8)
- 【請求項１】 所定のバスに接続されたＭＰＵがＲＯＭ
に記憶された情報に基づきＲＡＭ上で所定のデータ処理
を実行可能なデータ処理装置であって、 前記ＲＯＭに記憶された情報の一部または全部を前記Ｒ
ＡＭ上に複写する複写手段と、 前記複写手段による前記ＲＡＭに対する前記情報の複写
後、前記ＭＰＵから前記ＲＯＭに対してアクセス要求が
あると、前記ＲＡＭをアクセス対象として選択するメモ
リ選択手段と、を有することを特徴とするデータ処理装
置。 - 【請求項２】 前記ＲＡＭの容量を検出する検出手段
と、 前記検出手段により検出された前記ＲＡＭの容量内で前
記ＲＯＭに記憶された情報の一部または全部を前記ＲＡ
Ｍ上に複写可能かどうかを判定する判定手段と、 前記判定手段による判定結果に基づいて、前記複写手段
による前記ＲＯＭに記憶された情報の一部または全部の
前記ＲＡＭ上への複写の開始または中止を制御する制御
手段と、を有することを特徴とする請求項１記載のデー
タ処理装置。 - 【請求項３】 前記複写手段による前記ＲＡＭに対する
前記情報の複写後、複写済みを示す情報を保持する第１
の保持手段と、 前記複写手段により複写されたＲＡＭの識別情報を保持
する第２の保持手段とを有し、 前記メモリ選択手段は、前記第１の保持手段に複写済み
を示す情報が保持されている場合に、前記第２の保持手
段に保持されている識別情報に対応するＲＡＭを選択す
ることを特徴とする請求項１記載のデータ処理装置。 - 【請求項４】 前記ＲＡＭは、内蔵ＲＡＭと複数の増設
ＲＡＭとを含むことを特徴とする請求項１記載のデータ
処理装置。 - 【請求項５】 所定のバスに接続されたＭＰＵがＲＯＭ
に記憶された情報に基づきＲＡＭ上で所定のデータ処理
を実行可能なデータ処理装置のメモリアクセス制御方法
であって、 前記ＲＯＭに記憶された情報の一部または全部を前記Ｒ
ＡＭ上に複写する複写工程と、 前記複写工程による前記ＲＡＭに対する前記情報の複写
後、前記ＭＰＵから前記ＲＯＭに対してアクセス要求が
あると、前記ＲＡＭをアクセス対象として選択するメモ
リ選択工程と、を有することを特徴とするデータ処理装
置のメモリアクセス制御方法。 - 【請求項６】 前記ＲＡＭの容量を検出する検出工程
と、 前記検出工程により検出された前記ＲＡＭの容量内で前
記ＲＯＭに記憶された情報の一部または全部を前記ＲＡ
Ｍ上に複写可能かどうかを判定する判定工程と、 前記判定工程による判定結果に基づいて、前記複写工程
による前記ＲＯＭに記憶された情報の一部または全部の
前記ＲＡＭ上への複写の開始または中止を決定する決定
工程と、を有することを特徴とする請求項５記載のデー
タ処理装置のメモリアクセス制御方法。 - 【請求項７】 前記複写工程による前記ＲＡＭに対する
前記情報の複写後、複写済みを示す情報を第１のレジス
タに保持させる第１の保持工程と、 前記複写工程により複写されたＲＡＭの識別情報を第２
のレジスタに保持させる第２の保持工程とを有し、 前記メモリ選択工程は、前記第１の保持レジスタに複写
済みを示す情報が保持されている場合に、前記第２の保
持レジスタに保持されている識別情報に対応するＲＡＭ
を選択することを特徴とする請求項５記載のデータ処理
装置のメモリアクセス制御方法。 - 【請求項８】 前記ＲＡＭは、内蔵ＲＡＭと複数の増設
ＲＡＭとを含むことを特徴とする請求項５記載のデータ
処理装置のメモリアクセス制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000332611A JP4724289B2 (ja) | 2000-10-31 | 2000-10-31 | データ処理装置およびデータ処理装置のメモリアクセス制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000332611A JP4724289B2 (ja) | 2000-10-31 | 2000-10-31 | データ処理装置およびデータ処理装置のメモリアクセス制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002140228A true JP2002140228A (ja) | 2002-05-17 |
| JP4724289B2 JP4724289B2 (ja) | 2011-07-13 |
Family
ID=18808798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000332611A Expired - Fee Related JP4724289B2 (ja) | 2000-10-31 | 2000-10-31 | データ処理装置およびデータ処理装置のメモリアクセス制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4724289B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114217744A (zh) * | 2021-12-14 | 2022-03-22 | 山东产研鲲云人工智能研究院有限公司 | 使用影子寄存器的efuse储存内容分发方法及设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000082010A (ja) * | 1998-09-04 | 2000-03-21 | Sharp Corp | アドレス変換を有するデータ処理方法および装置 |
| JP2000293433A (ja) * | 1999-04-12 | 2000-10-20 | Nec Niigata Ltd | プログラム実行方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05342096A (ja) * | 1992-06-08 | 1993-12-24 | Yaskawa Electric Corp | プログラマブルコントローラのプログラム実行方法 |
-
2000
- 2000-10-31 JP JP2000332611A patent/JP4724289B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000082010A (ja) * | 1998-09-04 | 2000-03-21 | Sharp Corp | アドレス変換を有するデータ処理方法および装置 |
| JP2000293433A (ja) * | 1999-04-12 | 2000-10-20 | Nec Niigata Ltd | プログラム実行方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114217744A (zh) * | 2021-12-14 | 2022-03-22 | 山东产研鲲云人工智能研究院有限公司 | 使用影子寄存器的efuse储存内容分发方法及设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4724289B2 (ja) | 2011-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7373452B2 (en) | Controller for controlling nonvolatile memory | |
| US7613870B2 (en) | Efficient memory usage in systems including volatile and high-density memories | |
| RU2427892C2 (ru) | Способ и устройство для установки политики кэширования в процессоре | |
| JP2007183961A (ja) | ハードディスクドライブキャッシュメモリ及び再生デバイス | |
| US20100312955A1 (en) | Memory system and method of managing the same | |
| US20070005904A1 (en) | Read ahead method for data retrieval and computer system | |
| JP3519954B2 (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
| JPH09237225A (ja) | キャッシュ機能を有するコンピュータ及びキャッシュメモリ制御方法 | |
| JPH06332806A (ja) | フラッシュメモリを記憶媒体とする記憶システムおよびその制御方法 | |
| US20120254499A1 (en) | Program, control method, and control device | |
| US6851036B1 (en) | Method and apparatus for controlling external devices through address translation buffer | |
| CN116149554B (zh) | 一种基于risc-v及其扩展指令的数据存储处理系统及其方法 | |
| US9535796B2 (en) | Method, apparatus and computer for data operation | |
| JP4471947B2 (ja) | データ処理装置及びデータ処理方法 | |
| JP2002140228A (ja) | データ処理装置およびデータ処理装置のメモリアクセス制御方法 | |
| US6918023B2 (en) | Method, system, and computer program product for invalidating pretranslations for dynamic memory removal | |
| JP2001134496A (ja) | 不揮発性半導体メモリを用いた記憶装置 | |
| JP4826873B2 (ja) | ホットルーチンメモリを有するマイクロプロセッサシステム | |
| JP2004086300A (ja) | フラッシュメモリ論理アドレス検出方法 | |
| JP2000163313A (ja) | プログラム読出し制御装置およびシステム | |
| JPH10293684A (ja) | コンピュータシステムおよびその立ち上げ制御方法 | |
| JP2001216193A (ja) | キャッシュ機構およびキャッシュ機構の動作制御方法 | |
| JP2000285019A (ja) | キャッシュ制御回路 | |
| JPH10177786A (ja) | メモリリフレッシュ制御装置および方法 | |
| JPH09114598A (ja) | ディスクキャッシュ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071030 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071030 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110411 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |