JP2002136140A - 直流電源装置のスナバ回路 - Google Patents

Abstract

(57)【要約】 【課題】 スイッチング素子のチップサイズを小さくす
ると共に、素子のばらつきが小さく、温度変動も少ない
信頼性の高いスナバ回路を提供する。 【解決手段】 ＦＥＴ２３のオフ期間において、オン期
間中に蓄えられたトランス２２の磁気エネルギーによ
り、ＦＥＴ２３のドレイン・ソース間容量及び整流ダイ
オード２５のカソード・アノード間容量が充電される。
ＦＥＴ２３のドレインに発生する電圧が、コンデンサ３
２に蓄えられている電圧を上回ったときに、ダイオード
３１が導通して該コンデンサ３２が充電される。コンデ
ンサ３２の充電電圧が最大値に達すると、これが抵抗分
割回路３５，３６で検出され、この検出結果によってシ
ャントレギュレータ３８がオン状態になる。これによ
り、トランジスタ３７もオン状態になり、コンデンサ３
２の蓄積電荷が直ちに放電される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流の入力電圧を
スイッチング素子によって断続し、一定の直流出力電圧
を出力する直流電源装置におけるスナバ回路に関するも
のである。

【０００２】

【従来の技術】図２は、従来のスナバ回路を有するフォ
ワード型直流電源装置の一構成例を示す概略の回路図で
ある。

【０００３】フォワード型直流電源装置は、直流の入力
電圧Ｖｉｎを入力し、制御パルスによってスイッチング
素子がオンすると直流の出力電圧Ｖｏｕｔが発生し、こ
の出力電圧Ｖｏｕｔの変動を検出してスイッチング素子
のオンデューティ（オン幅）を制御し、一定の直流出力
電圧Ｖｏｕｔを出力する装置である。

【０００４】入力電圧Ｖｉｎを入力する正入力端子１に
は、変圧器（以下「トランス」という。）２の１次巻線
２ａにおけるホット側（図中の黒丸印側）が接続されて
いる。１次巻線２ａのコールド側（図中の無印側）に
は、制御パルスＳ４によりオン、オフ動作して該１次巻
線２ａに流れる直流を断続するスイッチング素子（例え
ば、Ｎチャネル型電界効果トランジスタ、以下この電界
効果トランジスタを「ＦＥＴ」という。）３のドレイン
が接続されている。ＦＥＴ３のソースはグランドに接続
され、このゲートが制御回路４に接続されている。制御
回路４は、出力電圧Ｖｏｕｔの変動を検出し、この変動
を抑制するようにパルス幅制御方式によってパルス幅を
変えた制御パルスＳ４をＦＥＴ３のゲートへ出力し、こ
のＦＥＴ３のオンデューティを制御する回路であり、い
わゆる制御ＩＣ等によって構成されている。

【０００５】トランス２の２次巻線２ｂにおけるコール
ド側には、整流ダイオード５のカソードが接続され、こ
の整流ダイオード５のアノードが転流ダイオード６のア
ノード及びグランドに接続されている。転流ダイオード
６のカソードは、２次巻線２ｂのホット側及び平滑チョ
ークコイル７の一端に接続され、この平滑チョークコイ
ル７の他端が、平滑コンデンサ８を介してグランドに接
続されると共に、出力電圧Ｖｏｕｔを出力する出力端子
９に接続されている。

【０００６】この直流電源装置では、１次巻線２ａのコ
ールド側に、スナバ回路が接続されている。スナバ回路
は、ダイオード１１、コンデンサ１２及び抵抗１３で構
成されている。ダイオード１１のアノードは、１次巻線
２ａのコールド側に接続され、該ダイオード１１のカソ
ードが、コンデンサ１２を介してグランドに接続されて
いる。コンデンサ１２と並列に、抵抗１３が接続されて
いる。

【０００７】次に、図２の直流電源装置の動作を説明す
る。電源が投入されると共に、直流の入力電圧Ｖｉｎが
正入力端子１に入力されると、制御回路４から制御パル
スＳ４が出力され、ＦＥＴ３のゲートがドライブされ
る。ＦＥＴ３のゲートがドライブされると、このＦＥＴ
３がオン、オフ動作して該ＦＥＴ３のドレイン・ソース
間に流れる電流が断続し、トランス２の２次巻線２ｂに
方形波電圧が発生する。この方形波電圧は、整流ダイオ
ード５及び転流ダイオード６によって整流され、平滑チ
ョークコイル７及び平滑コンデンサ８によって平滑さ
れ、直流の出力電圧Ｖｏｕｔが出力端子９から出力され
る。入力電圧Ｖｉｎが変動したり、出力端子９の出力電
流が変動すると、出力電圧Ｖｏｕｔも変動するので、こ
の変動が検出され、制御回路４のパルス幅制御方式によ
ってその変動を抑制するように制御パルスＳ４のパルス
幅が変化し、ＦＥＴ３のオンデューティが変わり、出力
電圧Ｖｏｕｔが一定の値に維持される。

【０００８】ＦＥＴ３がオフしている時に、トランス２
に蓄積された電荷を放電しないと、該トランス２が飽和
してトランスとしての働きをしなくなり、過大電流が流
れてＦＥＴ３が破壊するおそれがある。これを防止する
ために、スナバ回路が設けられている。スナバ回路で
は、ＦＥＴ３がオフする度に、１次巻線２ａに発生する
電圧の最大値（ピーク）をコンデンサ１２で吸収し、ト
ランス２に蓄積された電荷を抵抗１３にて消費させ、Ｆ
ＥＴ３に印加されるピーク電圧を抑制するようにしてい
る。

【０００９】

【発明が解決しようとする課題】しかしながら、従来の
直流電源装置のスナバ回路では、次のような課題があっ
た。１次巻線２ａに接続されたＦＥＴ３は、オン、オフ
動作を行うものであるから、オンしている時の抵抗値は
低消費電力の面から小さい程都合が良い。しかし、オン
している時の抵抗値が小さいＦＥＴ３は、耐圧が同一で
あれば、大きなチップサイズの素子となり、外形が大き
くかつ高価格であった。

【００１０】これを防止するために、チップサイズの小
さなＦＥＴ３を使用すれば、このＦＥＴ３の耐圧が低く
なって破壊するおそれがある。そこで、例えば、コンデ
ンサ１２の充電電圧の最大値をＦＥＴ３の耐圧以下に抑
えるために、該コンデンサ１２と並列にツェナーダイオ
ードを接続することも可能である。ところが、低損失の
ツェナーダイオードの種類が少なく（例えば、ツェナー
電圧が飛び飛びの値で種類が少なく）、ツェナー電圧の
ばらつきも大きく、しかも温度によるツェナー電圧の変
動も大きいため、実用にはならなかった。

【００１１】本発明は、前記従来技術がもっていた課題
を解決し、スイッチング素子のチップサイズを小さくで
き、素子のばらつきが小さく、さらに温度変動も少ない
信頼性の高い直流電源装置のスナバ回路を提供すること
を目的とする。

【００１２】

【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第１の発明は、一端に直流の入力電
圧が印加される１次巻線及び該１次巻線に電磁結合され
る２次巻線を有するトランスと、前記１次巻線の他端に
直列に接続され、制御パルスによりオン、オフ動作して
該１次巻線に流れる電流を断続するスイッチング素子
と、前記２次巻線に接続され、該２次巻線に発生する方
形波電圧を整流及び平滑して直流の出力電圧を出力する
整流平滑回路とを備えた直流電源装置において、次のよ
うなスナバ回路を設けている。

【００１３】前記スナバ回路は、アノードが前記１次巻
線の他端に接続されたダイオードと、前記ダイオードの
カソードと接地電位との間に接続されたコンデンサと、
前記コンデンサの充電電圧の最大値に対応した電圧を検
出する検出手段と、前記コンデンサと並列に接続され、
前記検出手段の検出結果によりオン状態となって該コン
デンサの蓄積電荷を前記接地電位側に放電する放電手段
とを備えてる。

【００１４】このような構成を採用したことにより、ス
イッチング素子がオン、オフを繰り返すことによってト
ランスの２次巻線に方形波電圧が発生し、この方形波電
圧が整流平滑回路で整流及び平滑されて直流の出力電圧
が出力される。出力電圧が変動したときには、この変動
を抑制するように制御パルスのパルス幅が制御され、出
力電圧が一定の値に維持される。スイッチング素子のオ
ン期間中に蓄えられたトランスの磁気エネルギーは、該
スイッチング素子のオフ期間において、該トランスの他
端から放出され、この電圧がコンデンサに蓄えられてい
る電圧を上回ったときに、ダイオードが導通して該コン
デンサが充電される。

【００１５】コンデンサの充電電圧が最大値になると、
これに対応した電圧が検出手段で検出され、この検出結
果によって放電手段がオン状態となり、該コンデンサの
蓄積電荷が接地電位側に放電される。これにより、コン
デンサの充電電圧は一定値に制限され、スイッチング素
子に加わる電圧も正確な一定値に制限される。

【００１６】第２の発明は、第１の発明の直流電源装置
のスナバ回路において、前記検出手段は、抵抗分割回路
で構成し、前記放電手段は、シャントレギュレータを有
している。

【００１７】第３の発明は、第１の発明の直流電源装置
のスナバ回路において、前記検出回路は、前記コンデン
サと並列に接続された抵抗分割回路で構成し、前記放電
手段は、前記コンデンサと並列に接続され、該コンデン
サの充電電圧の最大値よりも低い一定電圧を生成する定
電圧回路と、リファレンスが前記抵抗分割回路に接続さ
れ、アノードが前記接地電位に接続されたシャントレギ
ュレータと、前記ダイオードのカソード及び前記コンデ
ンサと前記シャントレギュレータのカソードとの間に接
続され、該シャントレギュレータのオン状態の時に前記
一定電圧によりオン状態となるトランジスタとで構成し
ている。

【００１８】このような構成を採用したことにより、ス
イッチング素子のオフ期間において、コンデンサの充電
電圧が最大値に達すると、これに対応した電圧が抵抗分
割回路で検出される。この検出結果によって、シャント
レギュレータがオン状態となり、トランジスタもオン状
態となる。これにより、トランジスタ及びシャントレギ
ュレータを通して、コンデンサの蓄積電荷が接地電位側
に放電される。従って、コンデンサの充電電圧の最大値
がスイッチング素子の耐圧以下に抑制される。

【００１９】

【発明の実施の形態】図１は、本発明の実施形態を示す
スナバ回路を有するフォワード型直流電源装置の概略の
回路図である。

【００２０】このフォワード型直流電源装置は、直流の
入力電圧Ｖｉｎを入力する正入力端子２１を有し、これ
にはトランス２２の１次巻線２２ａのホット側が接続さ
れている。１次巻線２２ａのコールド側には、スイッチ
ング素子（例えば、Ｎチャネル型ＦＥＴ）２３のドレイ
ンが接続されている。ＦＥＴ２３のソースはグランド
（電源電位）に接続され、さらにゲートが制御回路２４
に接続されている。制御回路２４は、直流の出力電圧Ｖ
ｏｕｔの変動を検出し、この変動を打ち消すようにパル
ス幅制御方式によってパルス幅を変えた制御パルスＳ２
４をＦＥＴ２３のゲートへ出力し、このＦＥＴ２３のオ
ンデューティを制御する回路であり、演算増幅器、コン
パレータ、ロジック回路等のいわゆる制御ＩＣ等によっ
て構成されている。

【００２１】トランス２２の２次巻線２２ｂのコールド
側には、整流ダイオード２５のカソードが接続されてい
る。整流ダイオード２５のアノードは、グランドに接続
されると共に、転流ダイオード２６のアノードに接続さ
れている。転流ダイオード２６のカソードは、２次巻線
２２ｂのホット側及び平滑チョークコイル２７の一端に
接続されている。平滑チョークコイル２７の他端は、平
滑コンデンサ２８を介してグランドに接続されると共
に、直流の出力電圧Ｖｏｕｔを出力する出力端子２９に
接続されている。

【００２２】このような直流電源装置では、従来と同様
に、電源が投入されると共に直流の入力電圧Ｖｉｎが正
入力端子２１に入力されると、制御回路２４から制御パ
ルスＳ２４がＦＥＴ２３のゲートへ出力され、このＦＥ
Ｔ２３がオン、オフ動作する。ＦＥＴ２３がオン、オフ
動作すると、これに流れる電流が断続され、トランス２
２の２次巻線２２ｂに方形波電圧が発生する。この方形
波電圧は、整流ダイオード２５及び転流ダイオード２６
により整流され、平滑チョークコイル２７及び平滑コン
デンサ２８により平滑され、直流の出力電圧Ｖｏｕｔが
出力端子２９から出力される。出力電圧Ｖｏｕｔが変動
した場合、この変動が制御回路２４で検出され、パルス
幅制御方式によって該変動を打ち消すように制御パルス
Ｓ２４のパルス幅が変化し、ＦＥＴ２３のオンデューテ
ィが変化する。これにより、出力電圧Ｖｏｕｔの変動が
抑制されて一定値に維持される。

【００２３】直流電源装置が動作している場合、入力電
圧Ｖｉｎがトランス２２の１次巻線２２ａに与えられて
２次巻線２２ｂ側に電力を送り出している期間（オン期
間）に、該トランス２２を形成する例えばフェライト磁
性体等に磁気エネルギーが蓄積される。ＦＥＴ２３のオ
フ状態においてトランス２２の１次巻線２２ａに電圧が
与えられていない期間（オフ期間）に、該トランス２２
に蓄積された磁気エネルギーを放出しないと、フェライ
ト磁性体等が飽和現象を起し、その機能を失ってトラン
スとしての働きができなくなってしまう。このオン期間
中に蓄えられた磁気エネルギーを放出し、元の状態にす
ることを「リセット」と称している。

【００２４】直流電源装置の動作周波数は、例えば、数
百ＫＨ_ｚのスイッチングであり、トランス２２のリセッ
ト方法として自由共振リセット法が採用され、これを実
現するためのスナバ回路が設けられている。

【００２５】スナバ回路は、アノードが１次巻線２２ａ
のコールド側に接続されたダイオード３１と、このダイ
オード３１のカソードとグランド（接地電位）との間に
接続されたコンデンサ３２と、このコンデンサ３２の充
電電圧の最大値に対応した電圧を検出する検出手段（例
えば、分割抵抗３５及び３６が直列接続された抵抗分割
回路）と、該コンデンサ３２と並列に接続され、分割抵
抗３５，３６の検出結果によりオン状態となって該コン
デンサ３２の蓄積電荷をグランド側に放電する放電手段
とで構成されている。放電手段は、コンデンサ３２と並
列に接続され、該コンデンサ３２の充電電圧の最大値よ
りも低い一定電圧を生成する定電圧回路（例えば、抵抗
３３及びツェナーダイオード３４が直列接続された回
路）と、シャントレギュレータ３８と、このシャントレ
ギュレータ３８と直列に接続されたトランジスタ（例え
ば、ＮＰＮ型トランジスタ、以下このバイポーラトラン
ジスタを「ＴＲ」という。）３７とで構成されている。

【００２６】即ち、トランス２２の１次巻線２２ａのコ
ールド側には、ダイオード３１のアノードが接続され、
このカソードがコンデンサ３２を介してグランドに接続
されている。ダイオード３１のカソードには、抵抗３３
の一端が接続され、この他端がツェナーダイオード３４
のカソードに接続され、このツェナーダイオード３４の
アノードがグランドに接続されている。ダイオード３１
のカソードには、分割抵抗３５の一端及びＴＲ３７のコ
レクタが接続され、この分割抵抗３５の他端が、分割抵
抗３６を介してグランドに接続されている。抵抗３３の
他端はＴＲ３７のベースに接続され、さらに分割抵抗３
５と３６の接続点がシャントレギュレータ３８のリファ
レンスに接続されている。ＴＲ３７のエミッタはシャン
トレギュレータ３８のカソードに接続され、このシャン
トレギュレータ３８のアノードがグランドに接続されて
いる。

【００２７】図３は、図１のスナバ回路のリセット動作
を示す波形図である。以下、この図３を参照しつつ、図
１のスナバ回路の動作を説明する。

【００２８】ＦＥＴ２３のオン期間中にトランス２２に
蓄えられた磁気エネルギーは、ＦＥＴ２３のオフ期間に
おいて、トランス２２の１次巻線２２ａのコールド側及
び２次巻線２２ｂのコールド側がプラスとなる向きの電
圧として放出され、ＦＥＴ２３のドレイン・ソース間容
量並びに整流ダイオード２５のカソード・アノード間容
量を充電する。ＦＥＴ２３のドレインに発生する電圧
が、コンデンサ３２に蓄えられている電圧を上回った時
に、ダイオード３１が導通して該コンデンサ３２が充電
される。

【００２９】トランス２２の２次巻線２２ｂ側の容量
は、１次側に換算して移行させることができるので、整
流ダイオード２５の容量を１次側に換算し、ＦＥＴ２３
のドレイン・ソース間容量と合計した容量をＣｓとし、
トランス２２の１次巻線２２ａのインダクタンスをＬｐ
とすれば、ＦＥＴ２３のオフ期間にトランス２２から放
出される磁気エネルギーにより、容量Ｃｓとインダクタ
ンスＬｐによる直列共振を起こす。即ち、ＦＥＴ２３が
オンからオフになった直後にドレインの電圧は入力電圧
Ｖｉｎのレベルに達し、そこから共振してサイン波状に
増加し、最大値Ｖｐ＋Ｖｉｎになる。その後、容量Ｃｓ
の電荷は放電して１次巻線２２ａから正入力端子２１へ
流れ、該容量Ｃｓの電圧が減少し、入力電圧Ｖｉｎのレ
ベルになって共振が終わる。この過程でＦＥＴ２３のド
レイン電圧が最大値Ｖｐ＋Ｖｉｎになったときに、理論
的なトランス２２のリセットが終了する。

【００３０】次に、数式を用いてスナバ回路の動作を詳
細に説明する。図１において、トランス２２の変圧比を
Ｎとすれば、整流ダイオード２５のカソード・アノード
間容量ＣＫａは、１次側に換算するとＣＫａ／Ｎ² とな
る。よって、ＦＥＴ２３のドレイン・ソース間容量をＣ
ｄｓとすれば、整流ダイオード２５の容量を１次側に換
算し、ＦＥＴ２３のドレイン・ソース間容量と合計した
容量Ｃｓは、次のようになる。 Ｃｓ＝Ｃｄｓ＋Ｃｋａ／Ｎ² ・・・（１） このため、トランス２２の１次側のインダクタンスをＬ
ｐ、入力電圧をＶｉｎとすれば、共振周波数Ｆは、 Ｆ＝１／（２π√Ｌｐ・Ｃｓ） ・・・（２） で与えられ、一定である。

【００３１】また、ＦＥＴ２３のオン期間の持続時間を
Ｔｏｎとすれば、オン期間の最終段階での１次巻線２２
ａに流れている励磁電流は、（Ｖｉｎ／Ｌｐ）＊Ｔｏｎ
で与えられ、トランス２２に蓄積されるエネルギーは
（Ｖｉｎ＊Ｔｏｎ）² ／（２Ｌｐ）となる。このエネル
ギーはコンデンサＣｓに転化され、この最大電圧をＶｐ
とすれば、コンデンサ３２は最大値Ｖｐ＋Ｖｉｎまで充
電される。

【００３２】今、通常の動作ではシャントレギュレータ
３８が導通しないように分割抵抗３５，３６が選択され
ていると仮定すると、コンデンサ３２の電荷は抵抗３
３、ツェナーダイオード３４、分割抵抗３６、及び分割
抵抗３５を通して放電する。例えば、トランス２２に蓄
積されるエネルギーＥは、スイッチング周波数Ｆ＝３０
０ＫＨｚ、Ｔｏｎ＝１．５μＳ、Ｖｉｎ＝４８Ｖ、Ｌｐ
＝３００μＨとすると、 Ｅ＝Ｆ＊（Ｖｉｎ＊Ｔｏｎ）² ／（２Ｌｐ） ・・・（３） で与えられ、２８８ｍＷとなる。

【００３３】実際の回路では、ダイオード３１のカソー
ド電圧がアノード電圧より高くなったときに、漏れ電流
が流れて損失となるため、実測としてスイッチング周波
数Ｆ＝３００ＫＨｚ、Ｔｏｎ＝１．５μＳ、Ｖｉｎ＝４
８Ｖ、Ｌｐ＝３００μＨ、Ｒｘ＝１ＭΩの定数では、Ｖ
ｐは６０Ｖ程度発生し、ＦＥＴ２３のドレイン電圧は入
力電圧Ｖｉｎと合わせピークで１２０Ｖ程度に達し、コ
ンデンサ３２の直流電圧と等しくなる。

【００３４】ここで、コンデンサ３２の電圧が例えば１
５０Ｖになったときに、分割抵抗３５，３６で分割され
る電圧がシャントレギュレータ３８のリファレンス電圧
Ｖｒｅｆを上回るように選択しておくと、該シャントレ
ギュレータ３８のカソード・アノード間が導通し、これ
によってＴＲ３７も導通してコンデンサ３２の電荷をた
だちに放電する。

【００３５】前述したように、トランス２２に蓄積され
るエネルギーにより発生する電圧は、６０Ｖ以上と高い
が、この電力は数百ｍＷと小さいものであるため、ＴＲ
３７に数ｍＡの電流を流すだけで簡単に消費され、コン
デンサ３２の電圧が一定値に制限される。シャントレギ
ュレータ３８のリファレンス電圧をＶｒｅｆ、コンデン
サ３２の電圧をＶｉｎ＋Ｖｐ、分割抵抗３５，３６の値
をそれぞれＲ３５，Ｒ３６とすれば、 Ｖｉｎ＋Ｖｐ＝Ｖｒｅｆ（１＋Ｒ５／Ｒ４） ・・・（４） で与えられる値で、コンデンサ３２、ＦＥＴ２３のドレ
イン電圧は制限される。従って、分割抵抗３５，３６を
選択することにより、（４）式で示されるＶｐ＋Ｖｉｎ
を最大１５０Ｖに制限すれば、ＦＥＴ２３のドレイン耐
圧として１５０Ｖの素子を使用することが可能になる。

【００３６】以上のように、本実施形態では、次の
（ｉ）、（ii）のような効果がある。 （ｉ） 本実施形態では、入力電圧Ｖｉｎの一時的な上
昇や、トランス２２のインダクタンスＬｐのばらつき等
を考慮して、通常では１２０Ｖ程度の電圧しかＦＥＴ２
３に印加されなくても、余裕を見て２００Ｖ以上の耐圧
を有する素子を使用していた回路において、次のような
手段を講じている。即ち、ＦＥＴ２３のドレインにダイ
オード３１のアノードを接続し、このダイオード３１の
カソードとグランド間に接続したコンデンサ３２を、Ｆ
ＥＴ２３のドレイン電圧のピーク値で充電し、コンデン
サ３２の電圧を分割抵抗３５，３６で分割した電圧をシ
ャントレギュレータ３８のリファレンスに加え、コンデ
ンサ３２の電圧が決められた値を上回った時にシャント
レギュレータ３８が導通し、このシャントレギュレータ
３８のカソードをＴＲ３７のエミッタに接続し、このＴ
Ｒ３７のベースにはシャントレギュレータ３８の耐圧以
下であるような一定電圧を加え、該ＴＲ３７のコレクタ
をコンデンサ３２に接続している。

【００３７】このため、ＦＥＴ２３に加わる電圧を、シ
ャントレギュレータ３８の基準電圧安定度で定まる正確
な一定値（例えば、１５０Ｖ）に制限することが可能に
なる。これにより、１５０Ｖ耐圧のＦＥＴが使用できる
ので、同一サイズのパッケージであれば、オン抵抗のよ
り小さいＦＥＴが使用できるため、電源の効率が高くな
る（即ち、低消費電力化）という効果が期待できる。

【００３８】（ii） 従来の図２において、コンデンサ
１２と並列に例えば１５０Ｖ程度のツェナーダイオード
を接続したスナバ回路と、本実施形態のスナバ回路とを
比較してみる。

【００３９】図２にツェナーダイオードを接続したスナ
バ回路では、低損失のツェナーダイオードの種類が少な
く、ツェナー電圧のばらつきが大きく、このツェナー電
圧の値も飛び飛びの選択しかできない上、温度による電
圧変動も大きいため、実用にはならない。また、ＦＥＴ
の耐圧ランクは、例えば３０Ｖ、６０Ｖ、１００Ｖ、１
５０Ｖ、２００Ｖ、２５０Ｖのように飛び飛びの値しか
製造されないため、わずかでも耐圧オーバーの危険があ
ると、必要以上に高耐圧の素子を使用しなければならな
い。

【００４０】これに対し、本実施形態では、ＦＥＴ２３
のチップサイズを小さくできる。さらに、コンデンサ３
２の充電電圧の最大値に対応した電圧を分割抵抗３５，
３６で検出しているので、シャントレギュレータ３８の
精度と相俟って、温度に対する変動も少ない。しかも、
シャントレギュレータ３８を高電圧から保護するため
に、ＴＲ３７を設けているので、信頼性の高いスナバ回
路を提供できる。

【００４１】なお、本発明は上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば次の（ａ）〜（ｅ）のようなものがある。

【００４２】（ａ） ＦＥＴ２３は、他のＴＲ等のスイ
ッチング素子で構成してもよい。

【００４３】（ｂ） 分割抵抗３５，３６に代えて、コ
ンデンサ３２の充電電圧の最大値に対応した電圧を他の
検出手段で検出することも可能である。

【００４４】（ｃ） シャントレギュレータ３８に代え
て、分割抵抗３５，３６で分割した電圧と基準電圧とを
比較してＴＲ３７のエミッタとグランドとの間を導通／
非導通にする比較手段等を設けてもよい。

【００４５】（ｄ） ＴＲ３７は、ＦＥＴ等の他のトラ
ンジスタで構成してもよい。また、これらのトランジス
タは、シャントレギュレータ３８に高電圧が加わること
を防止するための素子であるから、シャントレギュレー
タ３８の耐圧が高ければ、該トランジスタを省略でき
る。トランジスタを省略した場合、抵抗３３及びツェナ
ーダイオード３４からなる定電圧回路も省略できる。こ
れにより、スナバ回路の回路構成を簡単化できる。

【００４６】（ｅ） 図１では、フォワード型直流電源
装置について説明したが、ＦＥＴ２３がオフ状態の時に
出力電圧Ｖｏｕｔを発生するようなフライバック型直流
電源装置についても本発明を適用できる。

【００４７】

【発明の効果】以上詳細に説明したように、第１の発明
によれば、トランスの１次巻線の他端に発生する電圧
が、コンデンサに蓄えられている電圧を上回ったとき
に、ダイオードが導通してコンデンサが充電され、この
コンデンサの充電電圧の最大値に対応した電圧が検出手
段で検出され、この検出結果によって放電手段がオン状
態となり、該コンデンサの蓄積電荷が接地電位側に放電
されるので、コンデンサの充電電圧の最大値がスイッチ
ング素子の耐圧以下になり、このスイッチング素子に加
わる電圧を耐圧以下の一定値に正確に制限することがで
きる。このため、同一サイズのスイッチング素子であれ
ば、オン抵抗のより小さいスイッチング素子を使用で
き、これによって低消費電力化の面から直流電源装置の
効率が高くなる。

【００４８】第２の発明によれば、検出手段を抵抗分割
回路で構成し、放電手段としてシャントレギュレータを
有しているので、抵抗分割回路が温度変化に対して変動
が少なく、この抵抗分割回路で検出した電圧によってシ
ャントレギュレータをオン／オフ状態にするので、精度
の高いスナバ回路を提供できる。

【００４９】第３の発明によれば、検出回路を抵抗分割
回路で構成し、放電手段は定電圧回路、シャントレギュ
レータ及びトランジスタで構成したので、温度変化によ
る変動が少なく、回路のばらつきも小さく、より精度の
高いスナバ回路を提供できる。

【図面の簡単な説明】

【図１】本発明の実施形態を示すスナバ回路を有するフ
ォワード型直流電源装置の概略の回路図である。

【図２】従来のスナバ回路を有するフォワード型直流電
源装置の概略の回路図である。

【図３】図１のスナバ回路のリセット動作を示す波形図
である。

【符号の説明】

２２ トランス ２２ａ １次巻線 ２２ｂ ２次巻線 ２３ ＦＥＴ ２４ 制御回路 ２５ 整流ダイオード ２６ 転流ダイオード ２７ 平滑チョークコイル ２８ 平滑コンデンサ ３１ ダイオード ３２ コンデンサ ３３ 抵抗 ３４ ツェナーダイオード ３５，３６ 分割抵抗 ３７ ＮＰＮ型ＴＲ ３８ シャントレギュレータ Ｓ２４ 制御パルス Ｖｉｎ 入力電圧 Ｖｏｕｔ 出力電圧

Claims (3)

【特許請求の範囲】
1. 【請求項１】 一端に直流の入力電圧が印加される１次
   巻線及び該１次巻線に電磁結合される２次巻線を有する
   変圧器と、 前記１次巻線の他端に直列に接続され、制御パルスによ
   りオン、オフ動作して該１次巻線に流れる電流を断続す
   るスイッチング素子と、 前記２次巻線に接続され、該２次巻線に発生する方形波
   電圧を整流及び平滑して直流の出力電圧を出力する整流
   平滑回路とを備えた直流電源装置において、 アノードが前記１次巻線の他端に接続されたダイオード
   と、 前記ダイオードのカソードと接地電位との間に接続され
   たコンデンサと、 前記コンデンサの充電電圧の最大値に対応した電圧を検
   出する検出手段と、 前記コンデンサと並列に接続され、前記検出手段の検出
   結果によりオン状態となって該コンデンサの蓄積電荷を
   前記接地電位側に放電する放電手段と、 を備えたことを特徴とする直流電源装置のスナバ回路。
2. 【請求項２】 前記検出手段は、抵抗分割回路で構成
   し、 前記放電手段は、シャントレギュレータを有することを
   特徴とする請求項１記載の直流電源装置のスナバ回路。
3. 【請求項３】 前記検出回路は、前記コンデンサと並列
   に接続された抵抗分割回路で構成し、 前記放電手段は、 前記コンデンサと並列に接続され、該コンデンサの充電
   電圧の最大値よりも低い一定電圧を生成する定電圧回路
   と、 リファレンスが前記抵抗分割回路に接続され、アノード
   が前記接地電位に接続されたシャントレギュレータと、 前記ダイオードのカソード及び前記コンデンサと前記シ
   ャントレギュレータのカソードとの間に接続され、該シ
   ャントレギュレータのオン状態の時に前記一定電圧によ
   りオン状態となるトランジスタとで構成したことを特徴
   とする請求項１記載の直流電源装置のスナバ回路。