JP2002134885A - Circuit board, manufacturing method thereof, electronic device mounting body, and green sheet - Google Patents

Circuit board, manufacturing method thereof, electronic device mounting body, and green sheet

Info

Publication number
JP2002134885A
JP2002134885A JP2001208444A JP2001208444A JP2002134885A JP 2002134885 A JP2002134885 A JP 2002134885A JP 2001208444 A JP2001208444 A JP 2001208444A JP 2001208444 A JP2001208444 A JP 2001208444A JP 2002134885 A JP2002134885 A JP 2002134885A
Authority
JP
Japan
Prior art keywords
circuit board
copper
conductor layer
wiring
green sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001208444A
Other languages
Japanese (ja)
Inventor
Masahide Okamoto
正英 岡本
Shosaku Ishihara
昌作 石原
Shoichi Iwanaga
昭一 岩永
Norihiro Ami
徳宏 阿美
Masato Nakamura
真人 中村
Fumiyuki Kobayashi
二三幸 小林
Norio Sengoku
則夫 千石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001208444A priority Critical patent/JP2002134885A/en
Publication of JP2002134885A publication Critical patent/JP2002134885A/en
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/52Multiple coating or impregnating multiple coating or impregnating with the same composition or with compositions only differing in the concentration of the constituents, is classified as single coating or impregnation
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844Uses not provided for elsewhere in C04B2111/00 for electronic applications

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a glass ceramics multilayer circuit board where junction characteristics are good between a glass ceramics and a surface conductor layer as well as between the surface conductor layer and a pin. SOLUTION: In a surface conductor layer whose main component is copper, at least a pad part has a 2-layer structure. A layer (first layer) on the glass ceramics side is formed by printing a paste whose main component is copper with inorganics (for example alumina, mullita, and titanium) for raising junction characteristics to the glass ceramics being added on a green sheet. A layer over it is formed by printing, over the first layer, a paste whose main component is copper with no inorganics contained. The green sheet comprising the surface conductor layers are laminated with another green sheet, for sintering, with the former arranged on the outermost side.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体部品を取り付け
たり、電気信号の入出力のためのピンを取り付けて機能
モジュールを構成するのに好適な多層回路基板及びその
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer circuit board suitable for mounting a semiconductor component or mounting a pin for inputting / outputting an electric signal to constitute a functional module and a method of manufacturing the same.

【0002】[0002]

【従来の技術】回路基板は、その内部,表面に導体(通
常は、銅)からなる配線回路が形成されている。そし
て、表面に形成されている配線回路のうち、他の電子部
品の端子(あるいは、他の電子部品と接続するための入
出力用ピン)が接合される部分は、パッドとされてい
る。電気信号入出力用ピンの取り付け等は、該パッド
に、薄膜導体層、金属めっき層等を介してろう付けする
ことで行われている。
2. Description of the Related Art A circuit board has a wiring circuit made of a conductor (usually copper) formed inside and on the surface thereof. A portion of the wiring circuit formed on the surface to which a terminal of another electronic component (or an input / output pin for connecting to another electronic component) is joined is a pad. Attachment of electric signal input / output pins is performed by brazing the pads via a thin-film conductor layer, a metal plating layer, or the like.

【0003】配線回路間を絶縁する絶縁体が、ガラス、
セラミックスでできている場合、配線回路を構成する導
体と、絶縁体と、の接合が弱いと考えられる。そのた
め、両者の接合(接着)性について様々な検討がなされ
てきた。また、接合性を改善するための技術も提案され
てきた。
[0003] The insulator that insulates between wiring circuits is glass,
When made of ceramics, it is considered that the bonding between the conductor forming the wiring circuit and the insulator is weak. Therefore, various studies have been made on the bonding (adhesion) properties of the two. In addition, techniques for improving the bondability have been proposed.

【0004】例えば、特開平6−204656号公報に
は、添加物の無い純金属導体層とセラミックス基板とを
接合した場合でも、高い接合強度が得られることを述べ
ている。そして、その理由として、接合界面付近におい
て導体金属とセラミックス中の金属との合金層が形成さ
れることを挙げている。
[0004] For example, Japanese Patent Application Laid-Open No. 6-204656 describes that high bonding strength can be obtained even when a pure metal conductor layer having no additive and a ceramic substrate are bonded. The reason for this is that an alloy layer of a conductive metal and a metal in ceramics is formed near the bonding interface.

【0005】特公平5−63110号公報には、チタネ
ート系カップリング剤を銅ペーストに添加することで、
銅導体層とガラスセラミックスとの接着性を向上させる
技術が開示されている。
[0005] Japanese Patent Publication No. 5-63110 discloses that a titanate-based coupling agent is added to a copper paste.
A technique for improving the adhesiveness between a copper conductor layer and a glass ceramic has been disclosed.

【0006】特開平4−367575号公報には、アル
ミニウム等の金属を銅ペーストに添加することで、銅導
体層とガラスセラミックスとの接着性を向上させる技術
が開示されている。
Japanese Patent Application Laid-Open No. 4-375575 discloses a technique for improving the adhesion between a copper conductor layer and glass ceramics by adding a metal such as aluminum to a copper paste.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、特開平
6−204656号公報に記載されている事実は、銅導
体とガラスセラミックスとを接着する場合には、あては
まるものではなかった。
However, the fact described in JP-A-6-204656 does not apply to the case where a copper conductor and a glass ceramic are bonded.

【0008】また、特公平5−63110号公報、特開
平4−367575号公報に記載の技術は、銅導体とガ
ラスセラミックスとの接着強度を高めることはできるも
のの、逆に、銅導体でできたパッドへのピンの取付けが
困難になるという問題があった。これは、該先行技術に
おいて銅ペーストに添加している無機物は、ろう剤,め
っきと接着性が低いものであり、パッドの表面にはこれ
らの無機物が露出しているからである。
Further, the techniques described in Japanese Patent Publication No. 5-63110 and Japanese Patent Application Laid-Open No. Hei 4-369575 can increase the adhesive strength between a copper conductor and a glass ceramic, but on the contrary, they are made of a copper conductor. There has been a problem that it is difficult to attach the pins to the pads. This is because the inorganic substances added to the copper paste in the prior art have low adhesion to the brazing agent and plating, and these inorganic substances are exposed on the surface of the pad.

【0009】本発明は、ガラスセラミックスとの接合性
(接着性)が良好で、かつ入出力ピン接続のための金属
めっき層もしくはろう剤との接合性(接着性)も良好な
回路基板およびその製造方法を提供することを目的とす
る。また、このような回路基板の材料となるグリーンシ
ートを提供することを目的とする。さらに、このような
回路基板とこれに搭載された電子デバイスとを含んで構
成される電子デバイス実装体を提供することを目的とす
る。
The present invention provides a circuit board having good bonding (adhesion) with glass ceramics and good bonding (adhesion) with a metal plating layer or a brazing agent for input / output pin connection. It is intended to provide a manufacturing method. It is another object of the present invention to provide a green sheet used as a material for such a circuit board. It is still another object of the present invention to provide an electronic device package including such a circuit board and an electronic device mounted thereon.

【0010】[0010]

【課題を解決するための手段】本発明は上記目的を達成
するためになされたもので、その第1の態様としては、
銅の融点以下の温度で焼結可能なガラスセラミックスを
含んで構成される絶縁体と、上記絶縁体の表面に設けら
れ、少なくともその一部が複数層からなる配線と、を備
え、上記配線の複数層からなる部分は、銅を主成分とし
接合強化剤を含んで構成され、上記絶縁体に接して配置
された第1種導体層と、上記接合強化剤を含むことなく
銅を主成分として構成され、上記配線の最表面側に配置
された第2種導体層と、を含んで構成されること、を特
徴とする回路基板が提供される。
Means for Solving the Problems The present invention has been made to achieve the above-mentioned object, and the first aspect thereof is as follows.
An insulator including a glass ceramic that can be sintered at a temperature equal to or lower than the melting point of copper, and an interconnect provided on a surface of the insulator, at least a portion of which includes a plurality of layers, including: The portion composed of a plurality of layers is composed of copper as a main component and containing a bonding reinforcing agent, and a first-type conductor layer arranged in contact with the insulator, and containing copper as a main component without containing the bonding reinforcing agent. And a second type conductive layer disposed on the outermost surface side of the wiring.

【0011】上記接合強化剤は、アルミナ、ムライト、
チタン、酸化チタン、クロム、酸化クロム、マンガン、
二酸化マンガンからなる群から選ばれた少なくとも1種
を含んだものであることが好ましい。
[0011] The bonding enhancer is alumina, mullite,
Titanium, titanium oxide, chromium, chromium oxide, manganese,
It preferably contains at least one selected from the group consisting of manganese dioxide.

【0012】上記第1種導体層中における上記接合強化
剤の体積割合は、1〜15%であることが好ましい。
The volume ratio of the bonding reinforcing agent in the first type conductor layer is preferably 1 to 15%.

【0013】本発明の第2の態様としては、銅の融点以
下の温度で焼結可能なガラスセラミックスを含んで構成
される絶縁体と、上記絶縁体の表面に設けられ、少なく
ともその一部が複数層からなる配線と、を備え、上記配
線の複数層からなる部分は、銅とチタンの合金を含んで
構成され、上記絶縁体に接して配置された合金導体層
と、上記接合強化剤を含むことなく銅を主成分として構
成され、上記配線の最表面側に配置された第2種導体層
と、を含んで構成されることを特徴とする回路基板が提
供される。
According to a second aspect of the present invention, there is provided an insulator including a glass ceramic which can be sintered at a temperature equal to or lower than the melting point of copper, and an insulator provided on a surface of the insulator, at least a part of which is provided. A wiring composed of a plurality of layers, the portion composed of a plurality of layers of the wiring is configured to include an alloy of copper and titanium, an alloy conductor layer disposed in contact with the insulator, and the bonding enhancer And a second-type conductor layer formed of copper as a main component without being included and disposed on the outermost surface side of the wiring.

【0014】上述の各態様における回路基板において
は、上記第2種導体層のさらに外側に設けられた金めっ
き層を有することが好ましい。上記金めっき層は、置換
金めっき層であることが好ましい。
The circuit board according to each of the above aspects preferably has a gold plating layer provided further outside the second type conductor layer. The gold plating layer is preferably a displacement gold plating layer.

【0015】本発明の第3の態様としては、上述した回
路基板と、上記第2種導体層の上に配置されたろう剤
と、上記ろう剤によって回路基板に固定された、導体か
らなるピンと、を有することを特徴とする回路基板が提
供される。
According to a third aspect of the present invention, there is provided a circuit board as described above, a brazing agent disposed on the second type conductor layer, a pin made of a conductor fixed to the circuit board by the brazing agent, There is provided a circuit board having:

【0016】本発明の第4の態様としては、上述の回路
基板と、該回路基板に搭載された半導体素子と、を含ん
で構成される電子デバイス実装体が提供される。
According to a fourth aspect of the present invention, there is provided an electronic device package including the above-described circuit board and a semiconductor element mounted on the circuit board.

【0017】本発明の第4の態様としては、その表面に
配線を形成されたグリーンシートにおいて、上記配線の
少なくとも一部は複数層からなり、該配線の複数層から
なる部分は、銅を主成分とし接合強化剤を含んで構成さ
れ、上記絶縁体に接して配置された第1種導体層と、上
記接合強化剤を含むことなく銅を主成分として構成さ
れ、上記配線の最表面側に配置された第2種導体層と、
を含んで構成されること、を特徴とするグリーンシート
が提供される。
According to a fourth aspect of the present invention, in a green sheet having a wiring formed on a surface thereof, at least a part of the wiring is composed of a plurality of layers, and a part of the wiring composed of a plurality of layers is mainly made of copper. A first-type conductor layer, which is configured to include a bonding reinforcing agent as a component, is disposed in contact with the insulator, and is configured to include copper as a main component without including the bonding reinforcing agent, and is formed on the outermost surface side of the wiring. A second-type conductor layer disposed;
And a green sheet characterized by comprising:

【0018】この場合、上記接合強化剤は、アルミナ、
ムライト、チタン、酸化チタン、クロム、酸化クロム、
マンガン、二酸化マンガンからなる群から選ばれた少な
くとも1種を含んだものであることが好ましい。
In this case, the bonding reinforcing agent is alumina,
Mullite, titanium, titanium oxide, chromium, chromium oxide,
It preferably contains at least one selected from the group consisting of manganese and manganese dioxide.

【0019】本発明の第5の態様としては、その表面に
配線を形成されたグリーンシートにおいて、上記配線の
少なくとも一部は複数層からなり、該配線の複数層から
なる部分は、銅とチタンの合金を含んで構成され、上記
絶縁体に接して配置された合金導体層と、上記接合強化
剤を含むことなく銅を主成分として構成され、上記配線
の最表面側に配置された第2種導体層と、を含んで構成
されることを特徴とするグリーンシートが提供される。
According to a fifth aspect of the present invention, in a green sheet having a wiring formed on its surface, at least a part of the wiring is formed of a plurality of layers, and a portion of the wiring formed of a plurality of layers is formed of copper and titanium. An alloy conductor layer arranged in contact with the insulator, and a second layer formed mainly of copper without including the bonding reinforcing agent and arranged on the outermost surface side of the wiring And a seed conductor layer.

【0020】本発明の第6の態様としては、表面に配線
の形成されたグリーンシートを積層し、これを焼結する
ことで回路基板を製造する回路基板の製造方法におい
て、最外側に位置させるグリーンシートの積層において
は、上述のグリーンシートを用い、これを上記第2種導
体層を外側に位置させるような向きで積層することを特
徴とする回路基板の製造方法が提供される。
According to a sixth aspect of the present invention, in a circuit board manufacturing method for manufacturing a circuit board by stacking green sheets having wiring formed on the surface and sintering the green sheets, the green sheet is positioned at the outermost position. In the lamination of the green sheets, there is provided a method of manufacturing a circuit board, characterized in that the above-mentioned green sheets are used, and the green sheets are laminated in a direction such that the second type conductive layer is positioned outside.

【0021】[0021]

【作用】LSI素子と基板の接続信頼性を高めるため
に、回路基板の絶縁体には、銅の融点以下の温度で焼結
可能なガラスセラミックス製のものを使用する。具体的
には、低熱膨張であるホウケイ酸ガラス、コージェライ
ト析出型結晶化ガラス及び2Al23・B23および/
またはAl23・B23析出型結晶化ガラスなどを主成
分としたものを使用可能である。なお、本明細書中、”
ガラスセラミックス”という言葉は、非晶質のガラス
粉末と結晶性のセラミックスの粉末とを混合し焼成した
もの、結晶製のガラスあるいはセラミックス、の両方
含めた意味で用いている。
In order to improve the connection reliability between the LSI element and the substrate, a glass ceramic material which can be sintered at a temperature lower than the melting point of copper is used as the insulator of the circuit substrate. Specifically, borosilicate glass having low thermal expansion, cordierite precipitation-type crystallized glass and 2Al 2 O 3 .B 2 O 3 and / or
Alternatively, a material mainly containing Al 2 O 3 .B 2 O 3 precipitation-type crystallized glass or the like can be used. In this specification, "
The term “glass ceramics” is used to include both amorphous glass powder and crystalline ceramic powder mixed and fired, and crystalline glass or ceramics.

【0022】第1種導体層は、銅を主成分としこれに接
合強化剤を含ませたものとする。接合強化剤としては、
ガラスセラミック多層回路基板の焼結温度で軟化して形
状が変化することがなく、かつ、上記のようなガラスセ
ラミックスとの間にアンカー効果による接着性向上が見
られる、アルミナ、ムライト等の耐火物の粉末を使用可
能である。もしくは、上記のようなガラスセラミックス
と反応して反応層を形成することによって、銅とガラス
セラミックスとの接着性を向上させる効果のあるチタ
ン、酸化チタン、クロム、酸化クロム等を使用可能であ
る。さらには、マンガン、二酸化マンガンを使用可能で
ある。
The first-type conductor layer is made of copper as a main component and containing a bonding reinforcing agent. As a bonding enhancer,
Refractory materials such as alumina and mullite, which are not softened at the sintering temperature of the glass ceramic multilayer circuit board and do not change in shape, and exhibit improved adhesion to the glass ceramic as described above due to the anchor effect. Can be used. Alternatively, titanium, titanium oxide, chromium, chromium oxide, or the like, which has an effect of improving the adhesion between copper and glass ceramics by forming a reaction layer by reacting with the above glass ceramics, can be used. Further, manganese and manganese dioxide can be used.

【0023】焼成後の配線部の固有抵抗を出来る限り低
くするためには、接合強化剤の添加量はできるだけ少量
に抑えることが好ましい。従って、添加量が少なくても
前述のアンカー効果およびケミカルボンドが期待できる
ように、接合強化剤の平均粒径は5μm以下とすること
が望ましい。
In order to make the specific resistance of the wiring portion after firing as low as possible, it is preferable to suppress the addition amount of the bonding reinforcing agent as small as possible. Therefore, the average particle size of the bonding enhancer is desirably 5 μm or less so that the above-mentioned anchor effect and chemical bond can be expected even if the amount of addition is small.

【0024】接合強化剤の添加量は、1体積%以上、1
5体積%以下とすることが好ましい。この1体積%とい
う下限は、前述のアンカー効果およびケミカルボンドが
期待できる最低限の量としての観点から決定されたもの
である。15体積%という上限は、焼成後の該銅導体部
の固有抵抗が銅本来のそれに近く、充分に低くなるよう
にとの観点から決定されたものである。
The addition amount of the bonding enhancer is 1% by volume or more,
It is preferable that the content be 5% by volume or less. This lower limit of 1% by volume is determined from the viewpoint of the above-mentioned anchor effect and the minimum amount in which the chemical bond can be expected. The upper limit of 15% by volume is determined from the viewpoint that the specific resistance of the copper conductor after firing is close to that of copper and sufficiently low.

【0025】上述の第1種導体層に代わって、銅とチタ
ンの合金を含んで構成される合金導体層を用いても良
い。この合金導体層を、銅粉末および銅とチタンの合金
粉末を含んだペーストを印刷することで形成する場合に
は、銅粉末および銅とチタンの合金粉末の平均粒径は、
ガラスセラミックスとの焼成収縮整合の点から2〜8μ
mが望ましい。
In place of the above-mentioned first type conductor layer, an alloy conductor layer containing an alloy of copper and titanium may be used. When this alloy conductor layer is formed by printing a paste containing copper powder and copper and titanium alloy powder, the average particle size of the copper powder and copper and titanium alloy powder is as follows:
2-8μ from the viewpoint of firing shrinkage matching with glass ceramics
m is desirable.

【0026】絶縁体表面の配線は、実際には第1種導体
層(あるいは、合金導体層)と第2種導体層とをそれぞ
れ一つずつ含んだ構造、すなわち、全体としては2層構
造とすることが好ましい。
The wiring on the surface of the insulator actually has a structure including one first-type conductor layer (or alloy conductor layer) and one second-type conductor layer, that is, a two-layer structure as a whole. Is preferred.

【0027】第2種導体層のさらに外側に、適宜、金め
っき層(特に、置換金めっき層)を設けてもよい。金め
っき層を設けた状態での本発明の回路基板の要部拡大図
を図1に示した。
A gold plating layer (particularly, a substitutional gold plating layer) may be appropriately provided further outside the second type conductor layer. FIG. 1 is an enlarged view of a main part of the circuit board of the present invention in a state where a gold plating layer is provided.

【0028】ピンの取り付けは、ろう剤(例えば、Au
Sn)を用いて行う。この場合、金めっき層はろう剤中
に溶け込んでしまい、図2のごとく、事実上存在しなく
なることが多い。
The pin is attached by using a brazing agent (for example, Au).
Sn). In this case, the gold plating layer dissolves in the brazing agent, and often does not actually exist, as shown in FIG.

【0029】上述の回路基板を作製する方法としては、
回路の形成しやすさ、取扱いの容易さなどからグリーン
シート法を用いるのが望ましい。
As a method for manufacturing the above-mentioned circuit board,
It is desirable to use the green sheet method from the viewpoint of easy circuit formation and easy handling.

【0030】グリーンシートは、原料粉末と樹脂、溶剤
等を混合撹拌して得たスラリーを脱気した後、グリーン
シート作製機によって作製される。この方法において
は、スラリーの粘度及びドクターブレードの間隙等の調
整によってグリーンシートの厚さを変えることが可能で
あるが、割れ等のないシートを作るためにシートの厚さ
は0.1〜1.0mmが望ましい。このシートを用途に
応じて、穴明け、導体ペースト充填、配線、パターンを
印刷した後、複数枚積層し、焼成する。上述の第1種導
体層、第2種導体層、合金導体層も、この焼成前に印刷
しておく。また、積層に際しては、第2種導体層を外側
に位置させるような向きで積層する。
The green sheet is produced by a green sheet producing machine after degassing a slurry obtained by mixing and stirring the raw material powder, resin, solvent and the like. In this method, the thickness of the green sheet can be changed by adjusting the viscosity of the slurry and the gap between the doctor blades, but the thickness of the sheet is preferably 0.1 to 1 in order to produce a sheet without cracks or the like. 0.0 mm is desirable. After drilling, filling with conductive paste, wiring, and printing a pattern according to the application, a plurality of sheets are laminated and fired. The above-described first type conductor layer, second type conductor layer, and alloy conductor layer are also printed before firing. In stacking, the second type conductor layers are stacked in such a direction as to be located outside.

【0031】焼成雰囲気としては、導体が酸化せず、樹
脂が飛散除去される非酸化性雰囲気もしくは真空中が望
ましい。雰囲気圧は、通常、常圧でよいが、必要に応じ
て加圧してもよい。焼成温度は、900〜1050℃で
ある。焼結時間は、通常0.5〜3時間である。また焼
成時、通常積層基板を加圧しないが、必要に応じて加圧
焼成してもよい。
The firing atmosphere is preferably a non-oxidizing atmosphere or a vacuum in which the conductor is not oxidized and the resin is scattered and removed. The atmospheric pressure may be normal pressure, but may be increased if necessary. The firing temperature is 900 to 1050C. The sintering time is usually 0.5 to 3 hours. In addition, during firing, the laminated substrate is not usually pressed, but may be pressed and fired as necessary.

【0032】本発明の回路基板は、絶縁体(ガラスセラ
ミックス)側に位置する第1種導体層は、銅以外にアル
ミナ、ムライト、チタン、酸化チタン、クロム、酸化ク
ロム、マンガン、二酸化マンガン等の無機物を含むた
め、アンカー効果およびケミカル・ボンド等によって基
板材であるガラスセラミックスとの接着性が良好であ
る。
In the circuit board of the present invention, the first type conductive layer located on the insulator (glass ceramic) side is made of a material other than copper, such as alumina, mullite, titanium, titanium oxide, chromium, chromium oxide, manganese, manganese dioxide, or the like. Since it contains an inorganic substance, it has good adhesion to glass ceramics as a substrate material due to an anchor effect and chemical bonding.

【0033】一方、外側に位置する第2種導体層は無機
物としては銅粉のみからなるペーストを焼成してなるた
め、表面のほぼ全面に金属(銅)が露出している。その
ため、金属めっき層との接着性、ろう剤との接着性がと
もに良好である。
On the other hand, since the second type conductive layer located on the outside is formed by firing a paste consisting of only copper powder as an inorganic substance, metal (copper) is exposed on almost the entire surface. Therefore, the adhesion to the metal plating layer and the adhesion to the brazing agent are both good.

【0034】これらの2つの層(第1種導体層と第2種
導体層、あるいは、合金導体層と第2種導体層)はどち
らも銅が主成分であり、また、銅の融点に近い温度で焼
成するため、両層間の接着性は極めて良好である。
Both of these two layers (the first type conductor layer and the second type conductor layer, or the alloy conductor layer and the second type conductor layer) are mainly composed of copper and have a temperature close to the melting point of copper. Since it is fired at a temperature, the adhesion between the two layers is extremely good.

【0035】[0035]

【実施例】以下、本発明を実施例によりさらに具体的に
説明するが、本発明はこれら実施例に限定されない。
EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples, but the present invention is not limited to these examples.

【0036】実施例1 まずグリーンシートを作製するためのスラリーを作る。Example 1 First, a slurry for producing a green sheet is prepared.

【0037】スラリーは、平均粒径3μmのホウケイ酸
ガラス粉末63重量部と、平均粒径3μmのムライト粉
末37重量部と、メタクリル酸系のバインダを20重量
部と、トリクロルエチレン124重量部と、テトラクロ
ルエチレン32重量部と、n−ブチルアルコール44重
量部とを加え、ボールミルで24時間湿式混合して作製
する。ここで使用したホウケイ酸ガラスの組成は、Si
O2が84wt%、B2O3が9wt%、Al2O3が
3wt%、アルカリ金属酸化物が4wt%の組成からな
るものである。次に真空脱気処理により適当な粘度に調
整することでスラリーができる。
The slurry had 63 parts by weight of borosilicate glass powder having an average particle diameter of 3 μm, 37 parts by weight of mullite powder having an average particle diameter of 3 μm, 20 parts by weight of a methacrylic acid-based binder, and 124 parts by weight of trichloroethylene. It is prepared by adding 32 parts by weight of tetrachloroethylene and 44 parts by weight of n-butyl alcohol and wet-mixing with a ball mill for 24 hours. The composition of the borosilicate glass used here was Si
It has a composition of 84% by weight of O2, 9% by weight of B2O3, 3% by weight of Al2O3, and 4% by weight of an alkali metal oxide. Next, a slurry is formed by adjusting the viscosity to an appropriate value by vacuum degassing.

【0038】このスラリーを、ドクターブレードを用い
てシリコーンコートしたポリエステルフィルム上に0.
5mm厚さに塗布し、その後乾燥してグリーンシートを
作製した。
This slurry was applied to a silicone-coated polyester film using a doctor blade to form a slurry.
It was applied to a thickness of 5 mm and then dried to produce a green sheet.

【0039】次に、このグリーンシートに、ポンチで直
径160μmの穴(スルーホール)を450μmピッチ
で明け、導体ペーストを印刷充填した。さらに導体ペー
ストの印刷により、表面層、信号拡大層、シールド層、
電源拡大層、電源層、X,Y配線層、変換層および裏面
層を形成した。
Next, holes (through holes) having a diameter of 160 μm were punched into the green sheet at a pitch of 450 μm with a punch, and a conductive paste was printed and filled. Furthermore, by printing conductor paste, surface layer, signal expansion layer, shield layer,
The power supply expansion layer, the power supply layer, the X and Y wiring layers, the conversion layer, and the back layer were formed.

【0040】スルーホールに充填する導体ペーストは、
平均粒径3μmの還元銅粉末を50〜100体積%、前
述の平均粒径3μmのホウケイ酸ガラス粉末を50〜0
体積%で配合し、この混合粉末100重量部に、エチル
ヒドロキシエチルセルロース30重量部、ブチルカルビ
トールアセテート100 重量部を加えたものを、30
分間らいかい機にて混合し、その後、三本ロールを数回
通して混練し、適当な粘度に調整して作製した。
The conductive paste to be filled in the through holes is as follows:
The reduced copper powder having an average particle diameter of 3 μm is 50 to 100% by volume, and the borosilicate glass powder having an average particle diameter of 3 μm is 50 to 0%.
30 parts by weight of ethyl hydroxyethyl cellulose and 100 parts by weight of butyl carbitol acetate were added to 100 parts by weight of the mixed powder to give 30 parts by weight.
The mixture was mixed with a mill for a minute, and then kneaded by passing through a three-roll mill several times to adjust the viscosity to an appropriate value.

【0041】表面層、信号拡大層、シールド層、電源拡
大層、電源層、X、Y配線層、変換層の印刷に使用した
銅ペーストは、無機成分が銅のみからなる一般の銅ペー
ストである。
The copper paste used for printing the surface layer, the signal expansion layer, the shield layer, the power supply expansion layer, the power supply layer, the X and Y wiring layers, and the conversion layer is a general copper paste containing only copper as an inorganic component. .

【0042】裏面層には、2種類のペースト(以下”第
1のペースト”、”第2のペースト”と呼ぶ)を印刷す
る。本実施例では、この第1のペーストは、特許請求の
範囲において言う第1種導体層を形成するためのもので
ある。第2のペーストは、第2種導体層を形成するため
のものである。裏面層は、第1のペーストをまず印刷
し、続いて同じ位置(パターン)に、第2のペーストを
印刷することで、作製した。第1のペーストは、平均粒
径3μmの還元銅粉末を85〜99体積%、平均粒径2
μmのαアルミナ粉末を15〜1体積%で配合し、この
混合粉末100重量部にエチルヒドロキシエチルセルロ
ース30重量部、ブチルカルビトールアセテート100
重量部を加えたものを、30分らいかい機にて混合
し、その後、三本ロールを数回通して混練し、適当な粘
度に調整したものある。第2のペーストは、無機成分が
銅のみからなる一般の銅ペーストである。
Two types of pastes (hereinafter, referred to as “first paste” and “second paste”) are printed on the back surface layer. In the present embodiment, the first paste is for forming the first type conductor layer referred to in the claims. The second paste is for forming the second type conductor layer. The back layer was produced by printing the first paste first, and then printing the second paste at the same position (pattern). The first paste contains 85 to 99% by volume of reduced copper powder having an average particle size of 3 μm,
μm α-alumina powder is blended at 15 to 1% by volume, and 100 parts by weight of this mixed powder is mixed with 30 parts by weight of ethylhydroxyethyl cellulose and 100 parts by weight of butyl carbitol acetate.
The mixture in which the parts by weight were added was mixed with a mill for 30 minutes, and then kneaded by passing through three rolls several times to adjust the viscosity to an appropriate value. The second paste is a general copper paste in which the inorganic component is only copper.

【0043】このようにして作製したグリーンシート6
0枚を位置合わせして積層した後、熱間プレスにより圧
着した。圧着条件は、温度130℃、圧力は150kg
f/cm2 である。圧着後、脱脂のため100℃/h
r以下の昇温速度で昇温し、850℃で15時間保持し
た。雰囲気は銅を酸化させず、グリーンシートのバイン
ダを飛散除去できるN2+H2+H2O気流中である。そ
の後、雰囲気をN2に変え、さらに1000℃で2時間
焼成した。
The green sheet 6 thus produced
After zero sheets were aligned and laminated, they were pressed by hot pressing. Crimping conditions are temperature 130 ° C and pressure 150kg
f / cm 2 . After pressing, 100 ° C / h for degreasing
The temperature was raised at a temperature rising rate of not more than r and maintained at 850 ° C. for 15 hours. The atmosphere is in an N 2 + H 2 + H 2 O airflow that does not oxidize copper and can scatter and remove the binder of the green sheet. Thereafter, the atmosphere was changed to N 2, and firing was performed at 1000 ° C. for 2 hours.

【0044】作製したガラスセラミック多層回路基板の
裏面導体層とガラスセラミックスとの接着強度を調べた
ところ、ピール強度が20kgf/m、引張り強度が8
00kgf/cm2以上と良好であった。またこの裏面
導体層に置換Auめっきを施したところ、ほぼ全面置換
Auめっきされ、密着性も良好であった。さらにその上
にAuSnはんだを用いて、CuZr製の電気信号入出
力用ピンをろう付けしたところ、ピンの接着性も良好で
あった。
When the adhesive strength between the back conductor layer of the manufactured glass ceramic multilayer circuit board and the glass ceramic was examined, the peel strength was 20 kgf / m and the tensile strength was 8 kg.
It was as good as 00 kgf / cm 2 or more. Further, when the replacement Au plating was applied to the back surface conductor layer, almost the entire surface was replaced with Au plating, and the adhesion was good. Furthermore, when an electrical signal input / output pin made of CuZr was brazed using AuSn solder thereon, the adhesion of the pin was also good.

【0045】実施例2 本実施例は、グリーンシートの裏面層に印刷する上述の
第1のペーストの具体的組成が、実施例1とは異なる。
それ以外の点は、実施例1と同様である。
Example 2 This example is different from Example 1 in the specific composition of the above-mentioned first paste printed on the back layer of the green sheet.
Other points are the same as in the first embodiment.

【0046】本実施例では、第1のペーストとして、平
均粒径3μmの還元銅粉末を85〜99体積%、平均粒
径2μmのチタン粉末を15〜1体積%を配合し、この
混合粉末100 重量部にエチルヒドロキシエチルセル
ロース30重量部、ブチルカルビトールアセテート10
0 重量部を加えたものを、30分らいかい機にて混合
後、三本ロールを数回通して混練し、適当な粘度に調整
して作製したもの使用した。本実施例でのこの第1のペ
ーストが、特許請求の範囲において言う”合金導体層”
を形成するために用いられる。
In this embodiment, as the first paste, 85 to 99% by volume of reduced copper powder having an average particle size of 3 μm and 15 to 1% by volume of titanium powder having an average particle size of 2 μm are mixed. 30 parts by weight of ethyl hydroxyethyl cellulose and 10 parts by weight of butyl carbitol acetate
The mixture to which 0 parts by weight was added was mixed with a mill for 30 minutes, and then kneaded by passing through three rolls several times to adjust the viscosity to an appropriate value. This first paste in the present embodiment is referred to as “alloy conductor layer” in claims.
Used to form

【0047】本実施例のガラスセラミック多層回路基板
の裏面導体層と、ガラスセラミックスと、の接着強度を
調べたところ、ピール強度が22kgf/m、引張り強
度が800kgf/cm2以上と良好であった。またこ
の裏面導体層に置換Auめっきを施したところ、ほぼ全
面置換Auめっきされ、密着性も良好であった。さらに
その上にAuSnはんだを用いて、CuZr製の電気信
号入出力用ピンをろう付けしたところ、ピンの接着性も
良好であった。
When the adhesive strength between the back conductor layer of the glass ceramic multilayer circuit board of the present embodiment and the glass ceramic was examined, the peel strength was 22 kgf / m and the tensile strength was 800 kgf / cm 2 or more. . Further, when the replacement Au plating was applied to the back surface conductor layer, almost the entire surface was replaced with Au plating, and the adhesion was good. Furthermore, when an electrical signal input / output pin made of CuZr was brazed using AuSn solder thereon, the adhesion of the pin was also good.

【0048】実施例3 本実施例は、グリーンシートの裏面層に印刷する上述の
第1のペーストの具体的組成が、実施例1とは異なる。
それ以外の点は、実施例1と同様である。
Example 3 This example is different from Example 1 in the specific composition of the above-mentioned first paste printed on the back layer of the green sheet.
Other points are the same as in the first embodiment.

【0049】本実施例では第1のペーストとして、平均
粒径3μmの銅チタン合金粉末(チタン0.1重量%)
100 重量部にエチルヒドロキシエチルセルロース3
0重量部、ブチルカルビトールアセテート100 重量
部を加えたものを、30分らいかい機にて混合後、三本
ロールを数回通して混練し、適当な粘度に調整して作製
したものを使用した。
In this embodiment, as the first paste, copper-titanium alloy powder having an average particle diameter of 3 μm (0.1% by weight of titanium)
100 parts by weight of ethyl hydroxyethyl cellulose 3
A mixture prepared by adding 0 parts by weight and 100 parts by weight of butyl carbitol acetate was mixed by a mill for 30 minutes, and then kneaded by passing through three rolls several times to adjust to an appropriate viscosity. did.

【0050】本実施例のガラスセラミック多層回路基板
の裏面導体層と、ガラスセラミックスと、の接着強度を
調べたところ、ピール強度が30kgf/m、引張り強
度が800kgf/cm2以上と良好であった。またこ
の裏面導体層に置換Auめっきを施したところ、ほぼ全
面置換Auめっきされ、密着性も良好であった。さらに
その上にAuSnはんだを用いて、CuZr製の電気信
号入出力用ピンをろう付けしたところ、ピンの接着性も
良好であった。
When the adhesive strength between the back conductor layer of the glass ceramic multilayer circuit board of the present embodiment and the glass ceramic was examined, the peel strength was as good as 30 kgf / m and the tensile strength was at least 800 kgf / cm 2 . . Further, when the replacement Au plating was applied to the back surface conductor layer, almost the entire surface was replaced with Au plating, and the adhesion was good. Furthermore, when an electrical signal input / output pin made of CuZr was brazed using AuSn solder thereon, the adhesion of the pin was also good.

【0051】実施例4 本実施例は、グリーンシートの裏面層に印刷する上述の
第1のペーストの具体的組成が、実施例1とは異なる。
それ以外の点は、実施例1と同様である。
Example 4 This example is different from Example 1 in the specific composition of the above-mentioned first paste printed on the back surface layer of the green sheet.
Other points are the same as in the first embodiment.

【0052】本実施例では第1のペーストとして、平均
粒径3μmの還元銅粉末を85〜99体積%、平均粒径
2μmのムライト粉末を15〜1体積%で配合し、この
混合粉末100 重量部にエチルヒドロキシエチルセル
ロース30重量部、ブチルカルビトールアセテート10
0 重量部を加えたものを、30分らいかい機にて混合
後、三本ロールを数回通して混練し、適当な粘度に調整
して作製したものを使用した。
In this embodiment, as the first paste, 85 to 99% by volume of reduced copper powder having an average particle size of 3 μm and 15 to 1% by volume of mullite powder having an average particle size of 2 μm are mixed. 30 parts by weight of ethyl hydroxyethyl cellulose, 10 parts by weight of butyl carbitol acetate
The mixture to which 0 parts by weight was added was mixed with a mill for 30 minutes, and then kneaded by passing through three rolls several times to adjust the viscosity to an appropriate value.

【0053】本実施例のガラスセラミック多層回路基板
の裏面導体層と、ガラスセラミックスと、の接着強度を
調べたところ、ピール強度が19kgf/m、引張り強
度が800kgf/cm2以上と良好であった。またこ
の裏面導体層の上に直接AuSnはんだを用いて、Cu
Zr製の電気信号入出力用ピンをろう付けしたところ、
ピンの接着性も良好であった。
When the adhesive strength between the back conductor layer of the glass ceramic multilayer circuit board of the present embodiment and the glass ceramic was examined, the peel strength was as good as 19 kgf / m and the tensile strength was as good as 800 kgf / cm 2 or more. . Also, using AuSn solder directly on this backside conductor layer, Cu
After brazing the Zr electrical signal input / output pins,
The pin adhesion was also good.

【0054】実施例5 本実施例は、実施例1〜4で作製したガラスセラミック
多層回路基板1を含んで構成される電子素子の実装体で
ある。
Example 5 This example is an electronic device package including the glass ceramic multilayer circuit board 1 manufactured in Examples 1 to 4.

【0055】実施例1〜4で作製したガラスセラミック
多層回路基板1には、ライン配線2およびスルーホール
3が形成されている。このガラスセラミック多層回路基
板1の上面に、銅とポリイミドとを用いて多層回路4を
形成した。さらに、LSIチップ5をはんだ6により装
着した。その後、この裏面導体層に置換Auめっきを施
し、その上にAuSnはんだを用いて、CuZr製の電
気信号入出力用ピンをろう付けした。このようにして作
成されたモジュールの内部構成を図3に示した。このモ
ジュールでは、LSIチップ5との高精度の接続が図ら
れている。
The glass ceramic multilayer circuit board 1 manufactured in each of Examples 1 to 4 has a line wiring 2 and a through hole 3 formed therein. A multilayer circuit 4 was formed on the upper surface of the glass ceramic multilayer circuit board 1 using copper and polyimide. Further, the LSI chip 5 was mounted with the solder 6. Thereafter, the backside conductive layer was subjected to substitutional Au plating, and CuZr electrical signal input / output pins were brazed thereon using AuSn solder. FIG. 3 shows the internal configuration of the module thus created. In this module, high-precision connection with the LSI chip 5 is achieved.

【0056】絶縁材料8の機械的強度が大きいため、ピ
ン7のろう付け、LSIチップ5のはんだ付け等による
ピン付け部周辺にはクラックは認められなかった。また
基板に反り、変形等は認められなかった。
Because of the high mechanical strength of the insulating material 8, no cracks were observed around the pinned portion by brazing the pin 7, soldering the LSI chip 5, or the like. No warping or deformation of the substrate was observed.

【0057】実施例6 本実施例は、実施例1〜4で作製したガラスセラミック
多層回路基板1を含んで構成される電子素子の実装体で
ある。
Embodiment 6 This embodiment is an electronic device package including the glass-ceramic multilayer circuit board 1 manufactured in Embodiments 1-4.

【0058】本実施例では、ガラスセラミック多層回路
基板1と、LSIチップ5と、の間に多層回路基板1と
同じ材質のキャリア基板9をはさんでいる。そして、キ
ャリア基板9の上面端部およびLSIチップ5上面にお
いて、キャップ11をはんだ6により接合することで、
キャリア基板9を封止している。
In this embodiment, a carrier substrate 9 made of the same material as that of the multilayer circuit board 1 is interposed between the glass ceramic multilayer circuit board 1 and the LSI chip 5. Then, the cap 11 is joined with the solder 6 on the upper end of the carrier substrate 9 and the upper surface of the LSI chip 5,
The carrier substrate 9 is sealed.

【0059】ガラスセラミック多層回路基板1は、実施
例1〜4で作製したものである。キャリア基板9の上面
には、実施例5と同様、薄膜多層配線4が形成されてい
る。LSIチップ5と多層回路基板1との接続は、実施
例5と同様、はんだ6によってなされている。
The glass-ceramic multilayer circuit board 1 was manufactured in Examples 1 to 4. The thin-film multilayer wiring 4 is formed on the upper surface of the carrier substrate 9 as in the fifth embodiment. The connection between the LSI chip 5 and the multilayer circuit board 1 is made by solder 6, as in the fifth embodiment.

【0060】実施例7 本実施例は、接合強化剤(ここでは、アルミナ)の添加
量を様々に変更したものである。これ以外の点は、実施
例1と同様である。この回路基板について、絶縁体(ガ
ラスセラミックス基板)と表面導体層(これは、第1種
導体層および第2種導体層から成る)との接着強度、表
面導体層の比抵抗を測定した結果を、図5に示した。
Example 7 In this example, the addition amount of the bonding reinforcing agent (here, alumina) was variously changed. Other points are the same as in the first embodiment. For this circuit board, the results of measuring the adhesive strength between the insulator (glass ceramic substrate) and the surface conductor layer (which is composed of the first type conductor layer and the second type conductor layer) and the specific resistance of the surface conductor layer are shown. , Shown in FIG.

【0061】図5からわかるように、接着強度は約1体
積%を境としてその挙動が大きく変化する。添加量が1
体積%以下では、急激に接着強度が低下し始める。
As can be seen from FIG. 5, the behavior of the adhesive strength greatly changes at about 1% by volume. Addition amount is 1
Below the volume%, the adhesive strength starts to decrease rapidly.

【0062】一方、導体層の比抵抗は、添加量の増大と
ともに連続的に増大している。銅とほぼ同等の抵抗値
(ここでは、約2.3μΩ・cmを基準とした)を保つ
ためには、15体積%を超えることは好ましくない。
On the other hand, the specific resistance of the conductor layer continuously increases as the amount of addition increases. In order to maintain a resistance value substantially equal to that of copper (here, on the basis of about 2.3 μΩ · cm), it is not preferable to exceed 15% by volume.

【0063】最後に、本発明を適用可能な基板の具体的
組成のいくつか挙げておく。本発明の基板としては、以
下の組成I,II,III,IVの材料を使用可能であ
る。
Finally, some specific compositions of the substrate to which the present invention can be applied will be described. As the substrate of the present invention, materials having the following compositions I, II, III, and IV can be used.

【0064】 [0064]

【0065】[0065]

【発明の効果】以上説明したとおり本発明によれば、裏
面導体層と基材のガラスセラミックスとの接着性および
裏面導体層と金属めっき層、ろう剤との接着性を両立さ
せることができる。
As described above, according to the present invention, both the adhesion between the back conductor layer and the glass ceramic of the base material and the adhesion between the back conductor layer, the metal plating layer and the brazing agent can be achieved.

【0066】ガラスセラミックスと銅の熱膨張差は大き
く、ガラスセラミックスと無機物としては銅粉のみから
なるペーストを焼成してなる銅導体層の間に、アルミナ
等の無機物を含有した銅導体層が挿入され、この層の熱
膨張係数はガラスセラミックスと銅の熱膨張係数の中間
の値となるため、熱膨張係数が傾斜し、熱膨張差による
熱応力を緩和する効果もある。
The thermal expansion difference between glass ceramics and copper is large, and a copper conductor layer containing an inorganic substance such as alumina is inserted between a glass ceramic and a copper conductor layer obtained by firing a paste consisting of only copper powder as an inorganic substance. Since the thermal expansion coefficient of this layer is an intermediate value between the thermal expansion coefficients of glass ceramics and copper, the thermal expansion coefficient is inclined, and there is also an effect of reducing thermal stress due to the difference in thermal expansion.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のガラスセラミック多層回路基板の断面
図である。
FIG. 1 is a sectional view of a glass ceramic multilayer circuit board of the present invention.

【図2】本発明のガラスセラミック多層回路基板に電気
信号入出力用ピンを取り付けた状態を示す断面図であ
る。
FIG. 2 is a cross-sectional view showing a state where electric signal input / output pins are attached to the glass ceramic multilayer circuit board of the present invention.

【図3】本発明のガラスセラミック多層回路基板にLS
Iチップを実装した、電子素子の実装体の内部構造を示
す模式図である。
FIG. 3 shows a glass ceramic multilayer circuit board according to the present invention;
It is a schematic diagram which shows the internal structure of the mounted body of the electronic element which mounted the I chip.

【図4】本発明のガラスセラミック多層回路基板にLS
Iチップを実装した、電子素子の実装体の内部構造を示
す模式図である。
FIG. 4 shows a LS on the glass ceramic multilayer circuit board of the present invention.
It is a schematic diagram which shows the internal structure of the mounted body of the electronic element which mounted the I chip.

【図5】接合強化剤の添加量と接着強度との関係、およ
び、接合強化剤の添加量と比抵抗との関係を測定した結
果を示すグラフである。
FIG. 5 is a graph showing the results of measuring the relationship between the added amount of the bonding enhancer and the adhesive strength, and the relationship between the added amount of the bonding reinforcing agent and the specific resistance.

【符号の説明】[Explanation of symbols]

1…ガラスセラミック多層回路基板 2…スルーホール 3…第1種導体層(あるいは、合金導体層) 4…第2種導体層 5…置換金めっき層 6…AuSnろう材 7…電気信号入出力用ピン 8…ライン配線 9…絶縁材料 10…薄膜多層回路 11…はんだ 12…LSIチップ 13…キャリア基板 14…キャップ DESCRIPTION OF SYMBOLS 1 ... Glass ceramic multilayer circuit board 2 ... Through hole 3 ... 1st kind conductor layer (or alloy conductor layer) 4 ... 2nd kind conductor layer 5 ... Substitute gold plating layer 6 ... AuSn brazing material 7 ... Electric signal input / output Pin 8 ... Line wiring 9 ... Insulating material 10 ... Thin film multilayer circuit 11 ... Solder 12 ... LSI chip 13 ... Carrier substrate 14 ... Cap

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成13年8月6日(2001.8.6)[Submission date] August 6, 2001 (2001.8.6)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H05K 3/46 Q C04B 35/00 G (72)発明者 岩永 昭一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 阿美 徳宏 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 中村 真人 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 小林 二三幸 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 千石 則夫 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 Fターム(参考) 4E351 AA07 BB01 BB29 BB31 BB33 BB35 BB38 CC06 CC11 CC12 DD04 EE01 EE02 EE08 EE10 GG02 GG15 4G030 AA01 AA07 AA22 AA25 AA35 AA36 AA37 AA41 AA61 BA12 CA07 CA08 GA19 GA24 GA32 GA35 HA04 5E319 AA03 AB05 AC01 AC04 AC17 AC18 BB01 BB05 CC22 CC58 CD26 GG03 5E343 AA02 AA24 BB01 BB04 BB08 BB09 BB16 BB17 BB23 BB24 BB35 BB52 BB71 BB72 DD02 DD21 GG01 GG02 GG16 GG18 5E346 AA02 AA12 AA15 AA22 AA32 AA51 BB16 CC18 CC32 CC38 DD02 DD13 DD22 DD34 EE24 EE25 EE28 EE29 FF45 GG17 GG19 GG25 HH11 HH16 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/46 H05K 3/46 Q C04B 35/00 G (72) Inventor Shoichi Iwanaga Totsuka-ku, Yokohama-shi, Kanagawa 292 Yoshida-cho, Hitachi, Ltd.Production Technology Laboratory (72) Inventor Norihiro Ami 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture, Ltd.Hitachi Manufacturing Technology Laboratory (72) Inventor Masato Nakamura Yokohama, Kanagawa Prefecture 292 Yoshida-cho, Totsuka-ku, Hitachi, Ltd.Production Technology Laboratory (72) Inventor Fumiko Kobayashi 1-Horiyamashita, Hadano-shi, Kanagawa Pref. 1 Horiyamashita, Hadano-shi F-term in the general-purpose computer division of Hitachi, Ltd. (reference) 4E351 AA07 BB01 BB29 BB31 BB33 BB35 BB38 CC06 CC11 CC12 DD04 EE01 EE02 EE08 EE10 GG02 GG15 4G030 AA01 AA07 AA22 AA25 AA35 AA36 AA37 AA41 AA61 BA12 CA07 CA08 GA19 GA24 GA03 AC01 CC05 5 AA02 AA24 BB01 BB04 BB08 BB09 BB16 BB17 BB23 BB24 BB35 BB52 BB71 BB72 DD02 DD21 GG01 GG02 GG16 GG18 5E346 AA02 AA12 AA15 AA22 AA32 AA51 BB16 CC18 CC32 CC38 DD02 DD13 EE25 GG19 EE25 GG25

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】銅の融点以下の温度で焼結可能なガラスセ
ラミックスを含んで構成される絶縁体と、 上記絶縁体の表面に設けられ、少なくともその一部が複
数層からなる配線と、を備え、 上記配線の複数層からなる部分は、 銅を主成分とし接合強化剤を含んで構成され、上記絶縁
体に接して配置された第1種導体層と、 上記接合強化剤を含むことなく銅を主成分として構成さ
れ、上記配線の最表面側に配置された第2種導体層と、
を含んで構成されること、 を特徴とする回路基板。
An insulator comprising a glass ceramic sinterable at a temperature equal to or lower than the melting point of copper, and a wiring provided on a surface of the insulator and having at least a part thereof formed of a plurality of layers. A portion of the wiring having a plurality of layers is formed of copper as a main component and including a bonding reinforcing agent, and a first-type conductor layer disposed in contact with the insulator; and without including the bonding reinforcing agent. A second-type conductor layer composed mainly of copper and arranged on the outermost surface side of the wiring;
A circuit board, comprising:
【請求項2】請求項1記載の回路基板において、 上記接合強化剤は、アルミナ、ムライト、チタン、酸化
チタン、クロム、酸化クロム、マンガン、二酸化マンガ
ンからなる群から選ばれた少なくとも1種を含んだもの
であること、 を特徴とする回路基板。
2. The circuit board according to claim 1, wherein the bonding agent includes at least one selected from the group consisting of alumina, mullite, titanium, titanium oxide, chromium, chromium oxide, manganese, and manganese dioxide. A circuit board, characterized in that:
【請求項3】請求項1記載の回路基板において、 上記第1種導体層中における上記接合強化剤の体積割合
は、1〜15%であること、 を特徴とする回路基板。
3. The circuit board according to claim 1, wherein a volume ratio of the bonding reinforcing agent in the first type conductor layer is 1 to 15%.
【請求項4】銅の融点以下の温度で焼結可能なガラスセ
ラミックスを含んで構成される絶縁体と、 上記絶縁体の表面に設けられ、少なくともその一部が複
数層からなる配線と、を備え、 上記配線の複数層からなる部分は、 銅とチタンの合金を含んで構成され、上記絶縁体に接し
て配置された合金導体層と、 上記接合強化剤を含むことなく銅を主成分として構成さ
れ、上記配線の最表面側に配置された第2種導体層と、
を含んで構成されること、 を特徴とする回路基板。
4. An insulator comprising a glass ceramic sinterable at a temperature equal to or lower than the melting point of copper, and a wiring provided on a surface of the insulator and having at least a part thereof formed of a plurality of layers. The part of the wiring having a plurality of layers is configured to include an alloy of copper and titanium, and an alloy conductor layer disposed in contact with the insulator, and copper as a main component without including the bonding reinforcing agent. A second type conductor layer that is configured and disposed on the outermost surface side of the wiring;
A circuit board, comprising:
【請求項5】請求項1,2または4記載の回路基板にお
いて、 上記第2種導体層のさらに外側に設けられた金めっき層
を有すること、 を特徴とする回路基板。
5. The circuit board according to claim 1, further comprising a gold plating layer further provided outside said second type conductor layer.
【請求項6】請求項5記載の回路基板において、 上記金めっき層は、置換金めっき層であること、 を特徴とする回路基板。6. The circuit board according to claim 5, wherein the gold plating layer is a displacement gold plating layer. 【請求項7】請求項1,2または4記載の回路基板と、 上記第2種導体層の上に配置されたろう剤と、 上記ろう剤によって回路基板に固定された、導体からな
るピンと、 を有することを特徴とする回路基板。
7. The circuit board according to claim 1, 2 or 4, a brazing agent disposed on the second type conductor layer, and a pin made of a conductor fixed to the circuit board by the brazing agent. A circuit board, comprising:
【請求項8】請求項1,2,3,4,5,6または7記
載の回路基板と、 該回路基板に搭載された半導体素子と、 を含んで構成される電子デバイス実装体。
8. An electronic device package comprising: the circuit board according to claim 1, 2, 3, 4, 5, 6 or 7, and a semiconductor element mounted on the circuit board.
【請求項9】その表面に配線を形成されたグリーンシー
トにおいて、 上記配線の少なくとも一部は複数層からなり、該配線の
複数層からなる部分は、 銅を主成分とし接合強化剤を含んで構成され、上記絶縁
体に接して配置された第1種導体層と、 上記接合強化剤を含むことなく銅を主成分として構成さ
れ、上記配線の最表面側に配置された第2種導体層と、
を含んで構成されること、 を特徴とするグリーンシート。
9. A green sheet having a wiring formed on its surface, wherein at least a part of the wiring is composed of a plurality of layers, and a part of the wiring composed of a plurality of layers contains copper as a main component and a bonding reinforcing agent. A first-type conductor layer that is configured and arranged in contact with the insulator; and a second-type conductor layer that is mainly composed of copper without including the bonding reinforcing agent and that is disposed on the outermost surface side of the wiring When,
A green sheet, comprising:
【請求項10】請求項9記載のグリーンシートにおい
て、 上記接合強化剤は、アルミナ、ムライト、チタン、酸化
チタン、クロム、酸化クロム、マンガン、二酸化マンガ
ンからなる群から選ばれた少なくとも1種を含んだもの
であること、 を特徴とするグリーンシート。
10. The green sheet according to claim 9, wherein the bonding enhancer includes at least one selected from the group consisting of alumina, mullite, titanium, titanium oxide, chromium, chromium oxide, manganese, and manganese dioxide. A green sheet, characterized in that:
【請求項11】その表面に配線を形成されたグリーンシ
ートにおいて、 上記配線の少なくとも一部は複数層からなり、該配線の
複数層からなる部分は、 銅とチタンの合金を含んで構
成され、上記絶縁体に接して配置された合金導体層と、 上記接合強化剤を含むことなく銅を主成分として構成さ
れ、上記配線の最表面側に配置された第2種導体層と、
を含んで構成されること、 を特徴とするグリーンシート。
11. A green sheet having a wiring formed on a surface thereof, wherein at least a part of the wiring is formed of a plurality of layers, and a part of the wiring formed of the plurality of layers is configured to include an alloy of copper and titanium; An alloy conductor layer disposed in contact with the insulator, a second-type conductor layer formed of copper as a main component without including the bonding reinforcing agent and disposed on the outermost surface side of the wiring,
A green sheet, comprising:
【請求項12】表面に配線の形成されたグリーンシート
を積層し、これを焼結することで回路基板を製造する回
路基板の製造方法において、 最外側に位置させるグリーンシートの積層においては、
請求項9または11記載のグリーンシートを用い、これ
を上記第2種導体層を外側に位置させるような向きで積
層すること、 を特徴とする回路基板の製造方法。
12. A circuit board manufacturing method for manufacturing a circuit board by stacking green sheets on which wiring is formed on the surface and sintering the green sheets.
A method for manufacturing a circuit board, comprising: using the green sheet according to claim 9 or 11, and laminating the green sheet in a direction such that the second type conductor layer is positioned outside.
JP2001208444A 2001-07-09 2001-07-09 Circuit board, manufacturing method thereof, electronic device mounting body, and green sheet Pending JP2002134885A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001208444A JP2002134885A (en) 2001-07-09 2001-07-09 Circuit board, manufacturing method thereof, electronic device mounting body, and green sheet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001208444A JP2002134885A (en) 2001-07-09 2001-07-09 Circuit board, manufacturing method thereof, electronic device mounting body, and green sheet

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP31848794A Division JP3401102B2 (en) 1994-12-21 1994-12-21 Circuit board and method of manufacturing the same, electronic device package, green sheet

Publications (1)

Publication Number Publication Date
JP2002134885A true JP2002134885A (en) 2002-05-10

Family

ID=19044264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001208444A Pending JP2002134885A (en) 2001-07-09 2001-07-09 Circuit board, manufacturing method thereof, electronic device mounting body, and green sheet

Country Status (1)

Country Link
JP (1) JP2002134885A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006046510A1 (en) * 2004-10-27 2006-05-04 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP2008112787A (en) * 2006-10-30 2008-05-15 Tdk Corp Multilayer ceramic substrate, and manufacturing method thereof
JP2010010394A (en) * 2008-06-26 2010-01-14 Ngk Spark Plug Co Ltd Ceramic wiring board
WO2012132762A1 (en) * 2011-03-28 2012-10-04 株式会社村田製作所 Glass ceramic substrate and method for producing same
JP2014232767A (en) * 2013-05-28 2014-12-11 京セラ株式会社 Wiring board
CN107683027A (en) * 2017-09-01 2018-02-09 安徽华东光电技术研究所 The processing method of the high-power wave detector of X-band

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8737087B2 (en) 2004-10-27 2014-05-27 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of multilayer printed wiring board
WO2006046510A1 (en) * 2004-10-27 2006-05-04 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JPWO2006046510A1 (en) * 2004-10-27 2008-05-22 イビデン株式会社 Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
US7626829B2 (en) 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP4794458B2 (en) * 2004-10-27 2011-10-19 イビデン株式会社 Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
US8353103B2 (en) 2004-10-27 2013-01-15 Ibiden Co., Ltd. Manufacturing method of multilayer printed wiring board
JP2008112787A (en) * 2006-10-30 2008-05-15 Tdk Corp Multilayer ceramic substrate, and manufacturing method thereof
JP2010010394A (en) * 2008-06-26 2010-01-14 Ngk Spark Plug Co Ltd Ceramic wiring board
WO2012132762A1 (en) * 2011-03-28 2012-10-04 株式会社村田製作所 Glass ceramic substrate and method for producing same
CN103477727A (en) * 2011-03-28 2013-12-25 株式会社村田制作所 Glass ceramic substrate and method for producing same
JP5737388B2 (en) * 2011-03-28 2015-06-17 株式会社村田製作所 Glass ceramic substrate and manufacturing method thereof
US9466425B2 (en) 2011-03-28 2016-10-11 Murata Manufacturing Co., Ltd. Glass ceramic substrate and method for producing the same
JP2014232767A (en) * 2013-05-28 2014-12-11 京セラ株式会社 Wiring board
CN107683027A (en) * 2017-09-01 2018-02-09 安徽华东光电技术研究所 The processing method of the high-power wave detector of X-band

Similar Documents

Publication Publication Date Title
JP2573225B2 (en) Electronic component manufacturing method
JP2007273914A (en) Wiring board and method of manufacturing same
JP2002198660A (en) Circuit board and method of manufacturing the same
JP3401102B2 (en) Circuit board and method of manufacturing the same, electronic device package, green sheet
JP2002134885A (en) Circuit board, manufacturing method thereof, electronic device mounting body, and green sheet
JPH0727995B2 (en) Ceramic wiring board
JP4038602B2 (en) Conductive paste and ceramic multilayer substrate
JP3538549B2 (en) Wiring board and method of manufacturing the same
JPH0613755A (en) Ceramic multilayer wiring board and manufacture thereof
JP2002050865A (en) Glass-ceramic wiring board and method of manufacturing it
JP2000312057A (en) Wiring substrate and manufacture thereof
JPH11186727A (en) Wiring board and manufacture thereof
JP2002084051A (en) Metallized copper composition, low-temperature sintered ceramic wiring board, and method of manufacturing the same
JP2001185838A (en) Ceramic wiring board
JP2000340716A (en) Wiring substrate
JP2004327945A (en) Ceramic electronic circuit component
JP3420424B2 (en) Wiring board
JPH01248589A (en) Ceramic board and manufacture thereof
JPH11135899A (en) Ceramic circuit board
JP2001077511A (en) Manufacture of ceramic board
JP2002198626A (en) Manufacturing method of low temperature baking ceramic circuit board
JP3273113B2 (en) Multilayer wiring board
JP3905991B2 (en) Glass ceramic wiring board
JP3561197B2 (en) Wiring board
JP2002234781A (en) Copper-metallized composition, ceramic wiring board using the composition and production method therefor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050329