JP2002134719A

JP2002134719A - 半導体装置の製造方法

Info

Publication number: JP2002134719A
Application number: JP2000328591A
Authority: JP
Inventors: Kenichi Chiba; 健一千葉; Hisashi Ogawa; 久小川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-10-27
Filing date: 2000-10-27
Publication date: 2002-05-10

Abstract

(57)【要約】【課題】下部電極の表面積の増大が図れ、微細でかつ
良好な容量特性を持つ容量素子を形成することができる
半導体装置の製造方法を提供する。【解決手段】半導体層１上に絶縁膜２及びアモルファ
スシリコン膜３を形成する。その後、ＨＳＧ化処理によ
りアモルファスシリコン膜３を変化させグレインサイズ
を大きくすることによって、島状に分離された半球形状
シリコン結晶粒３ａを形成する。次に、半球形状シリコ
ン結晶粒３ａをマスクにして、絶縁膜２を所定の深さま
でエッチングして、例えば深さ３０ｎｍの溝部４を有す
る下地絶縁膜２ａを形成する。その後、下部電極５を形
成した後、容量絶縁膜６及び上部電極７を形成すること
によって、下部電極５と容量絶縁膜６と上部電極７から
なる容量素子を形成することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に下部電極の表面積を増加させることに
よって、静電容量の増加が可能な容量素子の形成方法に
関する。

【０００２】

【従来の技術】電荷蓄積用の容量素子を有するＤＲＡＭ
等の半導体装置では、微細化に伴い、必要な静電容量を
確保するために、容量素子を構成する下部電極の占有面
積に対して効率良く下部電極の表面積を増大することが
重要となってきている。従来、容量素子を構成する下部
電極と上部電極との対向面積を実効的に広げる方法の一
つとして、下部電極にＨＳＧ（ＨｅｍｉＳｐｈｅｒｉ
ｃａｌＧｒａｉｎ）化処理を行い、下部電極の表面を
半球形状シリコン結晶粒からなるＨＳＧシリコン膜で覆
うことにより下部電極の表面積を増大させる方法が知ら
れている。

【０００３】図４は、従来のスタック構造の容量素子を
有する半導体装置を示す断面図である。図４に示す半導
体装置は、半導体基板５０と、半導体基板５０に形成さ
れた拡散層５１と、半導体基板５０上に形成された絶縁
膜５３と、絶縁膜５３に設けられたコンタクトホール５
４と、絶縁膜５３上に形成され、且つ、コンタクトホー
ル５４を介して拡散層５１に接続されており、ＨＳＧ化
処理により表面部に半球形状シリコン結晶粒５５ａを有
する下部電極５５と、下部電極５５上に形成された容量
絶縁膜（図示せず）と、容量絶縁膜上に形成された上部
電極５７とで構成されている。

【０００４】このように、下部電極５５の表面には、Ｈ
ＳＧ化処理により半球形状シリコン結晶粒５５ａが形成
されているため、下部電極５５の表面積が増大し、静電
容量を増加することができる。

【０００５】図５（ａ）〜図５（ｃ）は、従来のＨＳＧ
化処理をした下部電極を有する容量素子を備えた半導体
装置の製造工程を示す断面図であり、図４の領域６０を
拡大したものである。

【０００６】まず、図５（ａ）に示すように、絶縁性基
板（図示せず）上に下部電極となる不純物を含むアモル
ファスシリコン膜５５を形成する。ここで、絶縁性基板
は、半導体基板上に絶縁膜を形成した基板を含み、トラ
ンジスタ等の能動素子が形成されていてもよく、絶縁膜
には半導体基板に形成された拡散層に到達するコンタク
トホールが形成されていてもよい。

【０００７】次に、図５（ｂ）に示すように、シランの
熱分解及び熱処理によるＨＳＧ化処理によって、アモル
ファスシリコン膜５５の表面にシリコンからなる半球形
状シリコン結晶粒５５ａを形成する。このとき、ＨＳＧ
化処理をする前に、リソグラフィー技術及びドライエッ
チング技術により、所定のスタック電極の形状にアモル
ファスシリコン膜５５をパターニングしてもよい。

【０００８】次に、図５（ｃ）に示すように、全面に容
量絶縁膜５６を形成した後、上部電極となる不純物を含
むシリコン膜５７を形成する。

【０００９】その後、シリコン膜５７をパターニングす
ることによって、下部電極５５と容量絶縁膜５６と上部
電極５７からなる容量素子を形成することができる。

【００１０】

【発明が解決しようとする課題】しかしながら、従来の
方法では、半導体素子の微細化、高集積化に伴って、容
量素子の下部電極となるアモルファスシリコン膜５５の
薄膜化を図る必要がある。しかしながら、アモルファス
シリコン膜５５を薄膜化した場合、ＨＳＧ化処理により
半球形状シリコン結晶粒５５ａのグレインサイズを大き
くすると、アモルファスシリコン膜５５の全体が半球形
状シリコン結晶粒５５ａに変化し島状に分離されてしま
うという問題がある。

【００１１】また、図５（ｂ）に示すように、ＨＳＧ化
処理によりアモルファスシリコン膜５５の表面に半球形
状シリコン結晶粒５５ａを形成することによって、表面
積の増大を図っている。この半球形状シリコン結晶粒５
５ａのグレインサイズは、アモルファスシリコン膜５５
の成膜条件やアニール時の圧力、雰囲気等により影響さ
れやすく再現性良く形成することが困難である。特に、
半球形状シリコン結晶粒５５ａのグレインサイズを大き
くした場合、全てのグレインサイズを均一に大きくする
ことは不可能である。そのため、半球形状シリコン結晶
粒５５ａを含む下部電極５５の表面の凹凸の大きさや密
度にバラツキが生じ、結果的には下部電極５５の表面積
にばらつきが生じるという問題があった。

【００１２】本発明の目的は、下部電極の表面積の増大
が図れ、微細でかつ良好な容量特性を持つ容量素子を形
成することができる半導体装置の製造方法を提供するこ
とにある。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、本発明に係る半導体装置の製造方法は、基板上に絶
縁膜を形成する工程（ａ）と、絶縁膜上に半球形状シリ
コン結晶粒を形成する工程（ｂ）と、半球形状シリコン
結晶粒をマスクにして絶縁膜のエッチングを行い、絶縁
膜に溝部を形成する工程（ｃ）と、工程（ｃ）の後に、
基板上に下部電極を形成する工程（ｄ）と、下部電極上
に容量絶縁膜を形成する工程（ｅ）と、容量絶縁膜上に
上部電極を形成する工程（ｆ）とを備えている。

【００１４】この製造方法によれば、半球形状シリコン
結晶粒を形成した後、半球形状シリコン結晶粒をマスク
にして絶縁膜のエッチングして溝部を形成する。その
後、半球形状シリコン結晶粒および絶縁膜に形成した溝
部によって凹凸形状を有する基板上に下部電極を形成す
る。従って、下部電極の表面積は、絶縁膜に形成した溝
部の側面積の分だけ増大することができるので、容量素
子の占有面積を増大させることなく、静電容量の増大を
図ることができる。

【００１５】また、上記半導体装置の製造方法におい
て、工程（ｂ）では、絶縁膜上にアモルファスシリコン
膜を形成した後、ＨＳＧ化処理によりアモルファスシリ
コン膜を変化させグレインサイズを大きくすることによ
って、島状に分離された半球形状シリコン結晶粒を形成
することができる。

【００１６】また、上記半導体装置の製造方法におい
て、工程（ｃ）では、絶縁膜のエッチングを異方性エッ
チングで行って溝部を形成する。あるいは、絶縁膜を異
方性エッチングした後、さらに等方性エッチングを行う
ことによって、半球形状シリコン結晶粒よりも絶縁膜の
パターン幅を狭く形成しても良い。

【００１７】

【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態に係る半導体装置の製造方法について、図１
（ａ）〜図１（ｅ）を参照しながら説明する。図１
（ａ）〜図１（ｅ）は、凹凸形状の下部電極を有する容
量素子を備えた半導体装置の製造工程を示す断面図であ
る。なお、図１（ａ）〜図１（ｅ）は、図４に示す領域
６０に相当する箇所を拡大したものである。

【００１８】まず、図１（ａ）に示すように、絶縁性基
板（図示せず）上に不純物を含むポリシリコン膜からな
る半導体層１を形成した後、半導体層１上にシリコン酸
化膜からなる絶縁膜２を１００ｎｍの厚さで形成する。
その後、絶縁膜２上にアモルファスシリコン膜３を６０
ｎｍの厚さで形成する。ここで、絶縁性基板は、半導体
基板上に絶縁膜を形成した基板を含み、トランジスタ等
の能動素子が形成されていてもよく、絶縁膜には半導体
基板に形成された拡散層に到達するコンタクトホールが
形成されていてもよい。

【００１９】次に、図１（ｂ）に示すように、シランの
熱分解及び熱処理によるＨＳＧ化処理によりアモルファ
スシリコン膜３を変化させグレインサイズを大きくする
ことによって、島状に分離された半球形状シリコン結晶
粒３ａを形成する。

【００２０】次に、図１（ｃ）に示すように、半球形状
シリコン結晶粒３ａをマスクにして、絶縁膜２を所定の
深さまでエッチングして、例えば深さ３０ｎｍの溝部４
を有する下地絶縁膜２ａを形成する。

【００２１】次に、図１（ｄ）に示すように、半球形状
シリコン結晶粒３ａ及び下地絶縁膜２ａの溝部４の表面
上に、ポリシリコン膜あるいはアモルファスシリコン膜
などの半導体膜、あるいは、タングステンなどの金属膜
や金属シリサイド膜などからなる下部電極５を１０ｎｍ
の厚さで形成する。このとき、下部電極５の表面は、半
球形状シリコン結晶粒３ａ及び下地絶縁膜２ａの溝部４
による凹凸形状が反映して凹凸形状となる。従って、下
部電極５は、下地絶縁膜２ａの溝部４が完全には埋め込
まれず、溝部形状が反映できる程度の膜厚が望ましい。

【００２２】次に、図１（ｅ）に示すように、全面にシ
リコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、タ
ンタル酸化膜などの金属酸化膜、あるいは、これらの積
層膜からなる容量絶縁膜６を形成する。その後、容量絶
縁膜６上にポリシリコン膜、アモルファスシリコン膜な
どの半導体膜、あるいは、タングステンなどの金属膜や
金属シリサイド膜などからなる上部電極７を１５０ｎｍ
の厚さで形成する。これによって、下部電極５と容量絶
縁膜６と上部電極７からなる容量素子を形成することが
できる。

【００２３】上記第１の実施形態において、図１（ａ）
に示す工程で、アモルファスシリコン膜３をする前に、
リソグラフィー技術及びドライエッチング技術により、
所定のスタック電極の形状に絶縁膜２及び半導体層１を
パターニングした後、図１（ｄ）の工程で、全面に下部
電極５を形成し、パターニングした半導体層１の上面及
び側面を下部電極５が覆うようにする。これによって、
半導体層１が下部電極５に電気的に接続されるため、半
導体層１が下部電極の一部として作用する。また、半球
形状シリコン結晶粒３ａも下部電極５に電気的に接続さ
れるため、下部電極の一部として作用する。

【００２４】この第１の実施形態によれば、半球形状シ
リコン結晶粒３ａを形成した後、半球形状シリコン結晶
粒３ａをマスクにして絶縁膜２を所定の深さまでエッチ
ングして溝部４を形成する。その後、半球形状シリコン
結晶粒３ａおよび下地絶縁膜２ａの溝部４によって凹凸
形状を有する基板上に下部電極５を形成する。従って、
下部電極５の表面積は、下地絶縁膜２ａに形成する溝部
４の側面積の分だけ増大することができるので、容量素
子の占有面積を増大させることなく、静電容量の増大を
図ることができる。また、下地絶縁膜２ａの溝部４の深
さを調整することによって所望の静電容量を得ることが
できる。

【００２５】（第２の実施形態）本発明の第２の実施形
態に係る半導体装置の製造方法について、図２（ａ）〜
図２（ｅ）を参照しながら説明する。図２（ａ）〜図２
（ｅ）は、凹凸形状の下部電極を有する容量素子を備え
た半導体装置の製造工程を示す断面図である。なお、図
２（ａ）〜図２（ｅ）は、図４に示す領域６０に相当す
る箇所を拡大したものである。

【００２６】まず、図２（ａ）に示すように、絶縁性基
板（図示せず）上に不純物を含むポリシリコン膜からな
る半導体層１を形成した後、半導体層１上にシリコン酸
化膜からなる絶縁膜２を１００ｎｍの厚さで形成する。
その後、絶縁膜２上にアモルファスシリコン膜３を６０
ｎｍの厚さで形成する。ここで、絶縁性基板は、半導体
基板上に絶縁膜を形成した基板を含み、トランジスタ等
の能動素子が形成されていてもよく、絶縁膜には半導体
基板に形成された拡散層に到達するコンタクトホールが
形成されていてもよい。

【００２７】次に、図２（ｂ）に示すように、シランの
熱分解及び熱処理によるＨＳＧ化処理によりアモルファ
スシリコン膜３を変化させグレインサイズを大きくする
ことによって、島状に分離された半球形状シリコン結晶
粒３ａを形成する。

【００２８】次に、図２（ｃ）に示すように、半球形状
シリコン結晶粒３ａをマスクにして、絶縁膜２を半導体
層１の表面が露出するまで異方性エッチングして、下地
絶縁膜２ａ及び溝部４を形成する。

【００２９】次に、図２（ｄ）に示すように、半球形状
シリコン結晶粒３ａ及び下地絶縁膜２ａの溝部４の表面
上に、ポリシリコン膜あるいはアモルファスシリコン膜
などの半導体膜、あるいは、タングステンなどの金属膜
や金属シリサイド膜などからなる下部電極５を１０ｎｍ
の厚さで形成する。このとき、下部電極５の表面は、半
球形状シリコン結晶粒３ａ及び下地絶縁膜２ａの溝部４
による凹凸形状が反映して凹凸形状となる。従って、下
部電極５は、下地絶縁膜２ａの溝部４が完全には埋め込
まれず、溝部形状が反映できる程度の膜厚が望ましい。

【００３０】次に、図２（ｅ）に示すように、全面にシ
リコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、タ
ンタル酸化膜などの金属酸化膜、あるいは、これらの積
層膜からなる容量絶縁膜６を形成する。その後、容量絶
縁膜６上にポリシリコン膜、アモルファスシリコン膜な
どの半導体膜、あるいは、タングステンなどの金属膜や
金属シリサイド膜などからなる上部電極７を１５０ｎｍ
の厚さで形成する。これによって、下部電極５と容量絶
縁膜６と上部電極７からなる容量素子を形成することが
できる。

【００３１】上記第２の実施形態において、図２（ａ）
に示す工程で、アモルファスシリコン膜３をする前に、
リソグラフィー技術及びドライエッチング技術により、
所定のスタック電極の形状に絶縁膜２及び半導体層１を
パターニングした後、図２（ｄ）の工程で、全面に下部
電極５を形成し、半導体層１の上面及び側面を下部電極
５が覆うようにする。これによって、下部電極５が半導
体層１に電気的に接続されるため、半導体層１が下部電
極の一部として作用する。また、半球形状シリコン結晶
粒３ａも下部電極５に電気的に接続されるため、下部電
極の一部として作用する。

【００３２】この第２の実施形態によれば、半球形状シ
リコン結晶粒３ａを形成した後、半球形状シリコン結晶
粒３ａをマスクにして、絶縁膜２を半導体層１の表面が
露出するまでエッチングして溝部４を形成する。その
後、半球形状シリコン結晶粒３ａおよび下地絶縁膜２ａ
の溝部４によって凹凸形状を有する基板上に下部電極５
を形成する。従って、下部電極５の表面積は、下地絶縁
膜２ａに形成した溝部４の側面積の分だけ増大すること
ができるので、容量素子の占有面積を増大させることな
く、静電容量の増大を図ることができる。また、下地絶
縁膜２ａの溝部４の深さは、絶縁膜２の膜厚によって決
まるため、絶縁膜２の膜厚を制御することによって所望
の静電容量を得ることができる。さらに、図２（ｃ）に
示す工程において、半導体層１が異方性エッチングのエ
ッチングストッパーとなるため、下地絶縁膜２ａの溝部
４を制御性良く形成することができる。

【００３３】（第３の実施形態）本発明の第３の実施形
態に係る半導体装置の製造方法について、図３（ａ）〜
図３（ｅ）を参照しながら説明する。図３（ａ）〜図３
（ｅ）は、凹凸形状の下部電極を有する容量素子を備え
た半導体装置の製造工程を示す断面図である。なお、図
３（ａ）〜図３（ｅ）は、図４に示す領域６０に相当す
る箇所を拡大したものである。

【００３４】まず、図３（ａ）に示すように、絶縁性基
板（図示せず）上に不純物を含むポリシリコン膜からな
る半導体層１を形成した後、半導体層１上にシリコン酸
化膜からなる絶縁膜２を１００ｎｍの厚さで形成する。
その後、絶縁膜２上にアモルファスシリコン膜３を６０
ｎｍの厚さで形成する。ここで、絶縁性基板は、半導体
基板上に絶縁膜を形成した基板を含み、トランジスタ等
の能動素子が形成されていてもよく、絶縁膜には半導体
基板に形成された拡散層に到達するコンタクトホールが
形成されていてもよい。

【００３５】次に、図３（ｂ）に示すように、シランの
熱分解及び熱処理によるＨＳＧ化処理によりアモルファ
スシリコン膜３を変化させグレインサイズを大きくする
ことによって、島状に分離された半球形状シリコン結晶
粒３ａを形成する。

【００３６】次に、図３（ｃ）に示すように、半球形状
シリコン結晶粒３ａをマスクにして、絶縁膜２を半導体
層１の表面が露出するまで異方性エッチングした後、さ
らに等方性エッチングによりサイドエッチングを行うこ
とにより、半球形状シリコン結晶粒３ａよりもパターン
幅の狭い下地絶縁膜２ｂ及び溝部４を形成する。これに
よって、半球形状シリコン結晶粒３ａの底面の一部が露
出した状態となる。このとき、絶縁膜２の膜厚が薄い場
合には、等方性エッチングのみで半球形状シリコン結晶
粒３ａよりもパターン幅の狭い下地絶縁膜２ｂ及び溝部
４を形成しても良い。

【００３７】次に、図３（ｄ）に示すように、半球形状
シリコン結晶粒３ａ及び下地絶縁膜２ｂの溝部４の表面
上に、ポリシリコン膜あるいはアモルファスシリコン膜
などの半導体膜、あるいは、タングステンなどの金属膜
や金属シリサイド膜などからなる下部電極５を１０ｎｍ
の厚さで形成する。このとき、下部電極５の表面は、半
球形状シリコン結晶粒３ａ及び下地絶縁膜２ａの溝部４
による凹凸形状が反映して凹凸形状となる。従って、下
部電極５は、下地絶縁膜２ｂの溝部４が完全には埋め込
まれず、溝部形状が反映できる程度の膜厚が望ましい。

【００３８】次に、図３（ｅ）に示すように、全面にシ
リコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、タ
ンタル酸化膜などの金属酸化膜、あるいは、これらの積
層膜からなる容量絶縁膜６を形成する。その後、容量絶
縁膜６上にポリシリコン膜、アモルファスシリコン膜な
どの半導体膜、あるいは、タングステンなどの金属膜や
金属シリサイド膜などからなる上部電極７を２００ｎｍ
の厚さで形成する。これによって、下部電極５と容量絶
縁膜６と上部電極７からなる容量素子を形成することが
できる。

【００３９】上記第３の実施形態において、図３（ａ）
に示す工程で、アモルファスシリコン膜３をする前に、
リソグラフィー技術及びドライエッチング技術により、
所定のスタック電極の形状に絶縁膜２及び半導体層１を
パターニングした後、図３（ｄ）の工程で、全面に下部
電極５を形成し、半導体層１の上面及び側面を下部電極
５が覆うようにする。これによって、下部電極５が半導
体層１に電気的に接続されるため、半導体層１が下部電
極の一部として作用する。また、半球形状シリコン結晶
粒３ａも下部電極５に電気的に接続されるため、下部電
極の一部として作用する。

【００４０】この第３の実施形態によれば、半球形状シ
リコン結晶粒３ａを形成した後、半球形状シリコン結晶
粒３ａをマスクにして、半球形状シリコン結晶粒３ａよ
りもパターン幅の狭い下地絶縁膜２ｂ及び溝部４を形成
する。その後、半球形状シリコン結晶粒３ａおよび下地
絶縁膜２ｂの溝部４によって凹凸形状を有する基板上に
下部電極５を形成する。従って、第２の実施形態と同様
な効果を得ることができる。さらに、半球形状シリコン
結晶粒３ａよりも下地絶縁膜２ｂのパターン幅を狭くす
ることによって、溝部４の底面積が広がり、且つ、半球
形状シリコン結晶粒３ａの底面の一部が露出するため、
この領域による面積分だけ第２の実施形態に比べて下部
電極の面積を増大することができる。

【００４１】上記第１〜第３の実施形態では、アモルフ
ァスシリコン膜３を形成した後、シランの熱分解及び熱
処理によるＨＳＧ化処理によりアモルファスシリコン膜
３を変化させグレインサイズを大きくすることによっ
て、島状に分離された半球形状シリコン結晶粒３ａを形
成したが、絶縁膜２上に直接モノシランガスを用いたＬ
ＰＣＶＤ法により半球形状シリコン結晶粒を形成しても
良い。

【００４２】

【発明の効果】以上説明しましたように本発明によれ
ば、容量素子の下部電極を半球形状シリコン結晶粒と絶
縁膜に設けた溝部からなる凹凸形状を有する基板上に形
成することによって、下部電極の表面積を増大させるこ
とができる。これによって、容量素子の占有面積を増大
させることなく、静電容量の増大を図ることができるの
で、微細でかつ良好な容量特性を持つ容量素子を有する
半導体装置を形成することができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｅ）は、本発明の第１の実施形態に
係る半導体装置の製造工程を示す断面図

【図２】（ａ）〜（ｅ）は、本発明の第２の実施形態に
係る半導体装置の製造工程を示す断面図

【図３】（ａ）〜（ｅ）は、本発明の第３の実施形態に
係る半導体装置の製造工程を示す断面図

【図４】従来のＨＳＧ化処理した下部電極を有する半導
体装置の断面図

【図５】（ａ）〜（ｃ）は、従来の半導体装置の製造工
程を示す断面図

【符号の説明】

１半導体層２絶縁膜３アモルファスシリコン膜３ａ半球形状シリコン結晶粒４溝部５下部電極６容量絶縁膜７上部電極

Claims

【特許請求の範囲】

【請求項１】基板上に絶縁膜を形成する工程（ａ）
と、前記絶縁膜上に半球形状シリコン結晶粒を形成する工程
（ｂ）と、前記半球形状シリコン結晶粒をマスクにして前記絶縁膜
のエッチングを行い、前記絶縁膜に溝部を形成する工程
（ｃ）と、前記工程（ｃ）の後に、前記基板上に下部電極を形成す
る工程（ｄ）と、前記下部電極上に容量絶縁膜を形成する工程（ｅ）と、前記容量絶縁膜上に上部電極を形成する工程（ｆ）とを
備えていることを特徴とする半導体装置の製造方法。
【請求項２】請求項１記載の半導体装置の製造方法に
おいて、前記工程（ｂ）では、前記絶縁膜上にアモルファスシリ
コン膜を形成した後、ＨＳＧ化処理により前記アモルフ
ァスシリコン膜を変化させグレインサイズを大きくする
ことによって、島状に分離された前記半球形状シリコン
結晶粒を形成することを特徴とする半導体装置の製造方
法。
【請求項３】請求項１又は２記載の半導体装置の製造
方法において、前記工程（ｃ）では、前記絶縁膜のエッチングを異方性
エッチングで行うことを特徴とする半導体装置の製造方
法。
【請求項４】請求項３記載の半導体装置の製造方法に
おいて、前記工程（ｃ）では、前記絶縁膜を異方性エッチングし
た後、さらに等方性エッチングを行うことによって、前
記半球形状シリコン結晶粒よりも前記絶縁膜のパターン
幅を狭くすることを特徴とする半導体装置の製造方法。