JP2002115097A - 金属堆積を向上させるために電気バイアスを印加する方法 - Google Patents

金属堆積を向上させるために電気バイアスを印加する方法

Info

Publication number
JP2002115097A
JP2002115097A JP2001135359A JP2001135359A JP2002115097A JP 2002115097 A JP2002115097 A JP 2002115097A JP 2001135359 A JP2001135359 A JP 2001135359A JP 2001135359 A JP2001135359 A JP 2001135359A JP 2002115097 A JP2002115097 A JP 2002115097A
Authority
JP
Japan
Prior art keywords
metal
voltage
electrolyte
current
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001135359A
Other languages
English (en)
Inventor
Bo Zheng
ツェン ボー
Hougong Wang
ウォン ハウゴン
Girish Dixit
ディクスィット ギリッシュ
Fusen Chen
チェン フーセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002115097A publication Critical patent/JP2002115097A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 フィーチャ内にボイドを含まない、電気めっ
きによる金属層の堆積方法を提供する。 【解決手段】 電解液に浸した物体のめっき表面上に金
属を堆積させた後に、前記めっき表面上にバルク堆積さ
せるステップを含む方法及び付随する装置である。一態
様において、前記方法は、陽極と前記めっき表面間に電
圧を印加して前記めっき表面上に態様に含まれる前記電
解液中の金属イオンの濃度を高めた後に、前記めっき表
面上に前記バルク堆積させるステップを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】1.仮出願の情報 本出願は、2000年5月2日出願の米国仮出願第60/201,13
3号の利益を主張する。この開示内容は本明細書に援用
される。 2.発明の分野 本発明は、一般的には、基板上の金属層の堆積に関す
る。更に詳細には、本発明は、前記基板上の金属層の堆
積を向上させるために陽極及び基板間の電気バイアスに
関する。
【0002】
【発明の背景】サブクォーターミクロンのマルチレベル
金属化は、次世代の超大規模集積回路(ULSI)の重要な
プロセスである。相互接続フィーチャの信頼できる形成
によって、回路密度が高められ、ULSIの受入れが向
上し、個々の処理基板の品質が改善される。回路密度が
増えるにつれて、バイア、コンタクト又は他のフィーチ
ャの幅、又はフィーチャ間の誘電材料の幅が狭くなる。
しかしながら、誘電体層の高さは、同じ時間枠でほとん
ど変化しなかった。それ故、最少幅フィーチャのアスペ
クト比(即ち、フィーチャの高さ又は深さをその幅で割
った値)が最近では高くなってきている。アスペクト比
の高いこれらの小さなフィーチャを形成する処理方式を
得ることにより、従来の堆積法やプロセスへの挑戦が提
起されている。結果として、多大な進行中の努力がボイ
ドを含まないナノメートルサイズの均一なULSIフィ
ーチャの形成に向けられている。
【0003】以前には回路ボード上のラインの製造に対
する集積回路設計に限定された電気めっきは、いまで
は、バイア、トレンチ、又はコンタクトのような相互接
続フィーチャを形成するために、銅のような金属を堆積
させるために用いられている。金属電気メッキは、一般
に、種々の手法で達成し得る。電気めっきを含むフィー
チャ充填プロセスは、はじめにフィーチャ表面上に拡散
バリヤ層を堆積させるステップを必要とする。次に、フ
ィーチャ表面上に物理気相堆積(PVD)又は化学気相堆
積(CVD)のようなプロセスでシード層15を堆積させ
る。次に、前記シード層15上に電気めっきで金属層を
堆積させる。最後に、導電性相互接続フィーチャを画成
するために、堆積した層を他のプロセス、例えば、化学
機械研磨(CMP)で平坦化し得る。
【0004】電気めっきによる金属層の堆積は、基板
(陰極)上に堆積したシード層と別個の陽極間に電流を
流すことにより達成される。陽極と陰極は共に堆積すべ
き金属を含む電解液に浸されている。陽極と電解液間の
化学反応により、金属イオンが電解液に生じる。陽極と
基板上のシード層15間に印加した適切な電圧により、
金属イオンがシード層へ引きつけられる。
【0005】図2Aは、フィーチャ202が形成された
基板の一部を示す図である。フィーチャ202は、壁部
206と底部208を含んでいる。フィーチャの外側
は、水平面204である。喉部212は、それぞれのフ
ィーチャ202の反対側に壁部206の間に形成される
フィーチャ202の開口を画成している。シード層15
は、水平面204、壁部206、及び底部208上に施
されている。シード層15上に金属イオンが堆積する。
フィーチャの壁部206と底部208や水平面204上
の金属層の堆積した厚さが一様でないと、フィーチャが
小さなサイズのために、異なった角の向きの異なったフ
ィーチャ面、又は縁や角の電荷密度が大きいフィーチャ
を生じる結果となる。電解液中に浮遊する金属イオン
は、フィーチャの喉部が小さいために小さなフィーチャ
に入ることが難しい。喉部がふさがれている場合、フィ
ーチャは特に小さな寸法の入口を有する。それ故、フィ
ーチャの中の電解液中における金属イオンの濃度は、フ
ィーチャの外側の電解液中の金属イオンの濃度より低
い。このフィーチャ内の金属イオンの濃度が低いことに
より、フィーチャ内の堆積速度が遅くなる結果となる。
【0006】電気めっき中の基板に対する金属の堆積速
度が速いと、基板が速くめっきされる結果となるので、
高いスループットを得る速度で基板が処理される。基板
上のシード層15が電解液に浸される場合、陽極と陰極
間に閉回路が形成される。シード層上の堆積速度は、陽
極からシード層15まで印加されるバイアス電流の関数
である。しかしながら、はじめにあまりに多くの電流が
陽極から陰極へ加えられると、フィーチャの喉部で堆積
金属が最も速く形成される。堆積した金属は、フィーチ
ャの内側が堆積金属で完全に充填される前にフィーチャ
の喉部を塞ぐと思われる。喉部が塞がれる前にフィーチ
ャ内に金属を堆積させることの難しさは、基板のフィー
チャに含まれる電解液中の金属イオンの濃度を高めるこ
との難しさに起因する。それ故、電気めっき系において
シード層15に印加される初期バイアス堆積電圧は、フ
ィーチャの喉部212を塞ぐことなく電解液がシード層
15をエッチングすることを耐えるのに十分な金属堆積
を相対的に遅い値(約0.8ボルト)にしばしば制限され
る。陽極とめっき表面間の電流/電圧レベルは、上の水
平面又はフィーチャの外側、又はフィーチャの壁部20
6やフィーチャの底部208の堆積速度を制御する。
【0007】図2Bに示されるように、堆積中にフィー
チャの喉部212が塞がれることを制限するために注意
を払わなければならない。フィーチャの内部が堆積した
物質で充填する前にフィーチャの喉部212が塞がれる
場合には、フィーチャ202の中にボイド214が生じ
る。ボイドが形成された電子デバイスの完全さは損なわ
れている。
【0008】従って、水平面に金属をバルク堆積する前
にフィーチャを充填する電気めっきプロセスが求められ
ている。そのような電気めっきプロセスによって、最初
の金属イオン堆積プロセス中のフィーチャ内の金属イオ
ンの堆積が改善される。
【0009】
【課題を解決するための手段】本発明の一態様におい
て、電解液に浸した物体のめっき表面上に金属を堆積さ
せた後に、めっき表面の水平面上にバルク堆積させる方
法及び付随した装置が提供される。めっき表面上にバル
ク堆積させる前にめっき表面上のフィーチャに含まれる
電解液中の金属イオンの濃度を高めるために、陽極から
めっき表面に電圧が印加される。
【0010】本発明の教示は、添付の図面と共に下記の
詳細な説明を考慮することにより容易に理解され得る。
【0011】理解を容易にするために、可能な場合に
は、図面に共通する同じ要素を表すために同じ符号を用
いる。
【0012】
【発明の実施の形態】下記の説明を考慮した後、金属堆
積用途に本発明の実施形態の教示が容易に用いられ得
る。更に詳しくは、これらの教示は、電気めっき堆積シ
ステムにおいて陽極と半導体ウェーハ(又は陰極として
つくられる他の物体)上のシード層15間の電圧にバイ
アスをかける方法に利用され得る。そのような電圧のバ
イアスによって、基板に形成されたフィーチャにおいて
金属堆積が向上する。電気めっきセル構造の実施形態が
記載されている。それから、めっき層へ電気を加えるこ
とが記載されている。
【0013】半導体ウェーハ又は基板が電気めっきされ
る物体として本明細書に開示されているが、フィーチャ
をもつ物体のシード層上に金属を堆積させるために金属
堆積システムの異なる実施形態の概念も使用し得る。本
明細書に記載される「金属」又は「金属イオン」という
用語は、イオン、原子、又はパーティクルのような基板
上に堆積すべき物質のシード層15の形態を意味するも
のである。
【0014】1.電気めっきセル構造 ここでは、めっき層へ電気を加えることとシード層に対
する金属の付随した堆積速度が記載される。つぎの開示
においては、「めっき電流」や「脱めっき電流」という
用語は、シード層上のめっき作用を増強し脱めっき(エ
ッチング)作用を増強もする傾向をそれぞれにもつシー
ド層のめっき表面に加えられる電流密度を生じる電流を
記載するために用いられる。本開示において、「コンタ
クトリング」という用語は、シード層に電気を供給する
電気コンタクトを述べるものである。コンタクトピン、
コンタクドパッド、又はコンタクトロッドのような他の
既知の種類のコンタクトもシード層に電気を供給するこ
とができる。
【0015】図1は、基板48のシード層15上に金属
を電気めっきするための電気化学堆積(ECD)システム
10を示す実施形態である。ECDシステム10は、上
開口13をもつ電解槽12と、電解槽12の下部に取付
けられた陽極16と、基板が電解槽に含まれる電解液
へ、又は電解液からピボットされ得るように基板を固定
する取り外し可能基板ホルダ14と、を含んでいる。基
板ホルダ14は、コンタクトリング9とスラストプレー
ト66を含んでいる。電解液は、電解槽に含まれ、基板
上に形成されるシード層が電解液と接触している場合、
電解液は、陽極と基板上のシード層間に電気ブリッジを
形成する。陽極とシード層間に電圧を印加し、陽極から
シード層まで設定される電流が流れることになる。従っ
て、シード層は、適切に電気バイアスされた場合に陰極
として作用する。
【0016】電解槽12は、陽極ベース90と上セル部
材92を含んでいる。陽極16は、陽極支持体94によ
って陽極ベース90に取付けられている。陽極支持体9
4は、形が管状であり、貫通接続部95を取り囲み、陽
極支持体は、好ましくはエラストマー又はプラスチック
材料からつくられている。貫通接続部95は、陽極16
をコントローラ98に接続する陽極支持体94に含まれ
ている。コントローラ98は、陽極に供給される電力を
制御する。実施形態においては、外部制御をもつ電源
は、単純化されたコントローラ98として使用し得る。
また、陽極の両面は、電解槽12の内側に取り付けるこ
とができる。上セル部材92は、ファスナで陽極ベース
90に取り外し可能に留められている。
【0017】基板ホルダ14は、ECDシステム10に
含まれる電解液に浸される基板を固定し得るヘッド部分
64を含んでいる。ヘッド部分64のある種の実施形態
は、基板の縦軸の周りに基板を回転させるように形成さ
れている。ヘッド部分64の他の実施形態は、回転せず
に基板を維持するように形成されている。
【0018】基板ホルダ14のスラストプレート66
は、ロボットが基板ホルダのコンタクトリング9上に基
板を装着又は脱着するときに上がった位置に移る。シー
ド層でめっきされる基板の表面は、たいてい、ECDシ
ステムにおいては下向きに面している。基板をコンタク
トリングに挿入した後、基板はコンタクトリング上にあ
り、基板上のシード層15の周囲はコンタクトリングと
電気的に接触している。次に、スラストプレート66を
基板の上面に向かって下げて固定し、シード層15とコ
ンタクトリング9間に力を与えて電気的接触を強化す
る。従って、基板上のシード層15にコンタクトリング
9を経てコントローラ98から電気が加えられ得る。あ
る実施形態においては、コンタクトリングとスラストプ
レートと基板48が一単位として回転し、金属堆積プロ
セス中に基板を回転させる。ある実施形態においては、
コンタクトリングとスラストプレートと基板は、めっき
中は一単位として回転しない。
【0019】金属堆積プロセス中、めっき電荷は、基板
48上に堆積したシード層にコンタクトリング9を経て
コントローラ98から加えられる。めっき電荷は、基板
上に形成されたシード層15を電解液79によって陽極
16に電気的に結合する陰極として行わせる。荷電した
シード層は、シード層の付近に電解液79の中に含まれ
る金属を引きつける(通常は金属イオンとして)ので、
基板上のシード層に金属堆積を与える。
【0020】電解槽に含まれる電解液中の化学薬品は、
適切なめっき及び/又はエッチングを行わせるために維
持される。親水性部材89は、陽極16を取り囲んでい
る。また、親水性部材は、基板より上に電解槽12を水
平に伸長するように取り付けられ得る。電解液と陽極と
の化学反応の結果として、金属イオンの電解液への供給
と陽極スラッジと呼ばれる陽極からの物質の遊離が生じ
る。親水性部材89は、陽極16から供給される金属イ
オン(例えば、銅、銅イオン、又はアルミニウム)を陽
極16から陰極48へ移しつつ、電解液の中に含まれる
陽極スラッジをろ過するために選ばれる。流入口80か
ら供給される電解液は、陽極の周りに進み、陽極の上面
と接触することができる。電解液は陽極16と化学的に
反応し、金属イオンを電解液へ遊離する。電解液は、陽
極16によって供給される金属イオンを基板48へ送
る。陽極へ送られる追加の金属イオンは、流入口80に
よって供給される電解液にも含まれる。
【0021】電解液は、電解液流入口80によって電解
槽12へ供給される。電解槽12に移された電解液は、
環状せき部分83を超えて環状キャッチ部85へ流れ、
再循環/再生システム87へ液体で結合している電解液
流出口88へ排出される。再循環/再生システム87
は、電気めっきに適するレベルまで電解液の化学を再生
してから、電解液を電解槽12へ再循環させる。再循環
/再生システム87から流出した再生電解液は、ここで
記載された電解液の密閉ループを画成する電解槽12の
流入口80へ加えられる。
【0022】図5は、再循環/再生システム87の実施
形態の概略図である。再循環/再生システム87は、一
般的には、主電解液タンク502と、添加モジュール5
03と、ろ過モジュール505と、化学分析モジュール
516と、電解液廃棄ドレーン520によって分析モジ
ュール516に接続されている電解廃棄処理システム5
22と、を含んでいる。1以上のコントローラ510、
511、又は519は、主電解液タンク502中の電解
液の組成及び再循環/再生システム87の動作を制御す
る。コントローラ510、511又は519は、独立し
て作用可能であるがコントローラ98に付随していても
よく、コントローラ510、511、又は519はコン
トローラ98に物理的に統合されていてもよい。
【0023】主電解液タンク502には、電解液の貯槽
が設けられ、1以上の液体ポンプ508と弁507によ
って電解槽12に接続している電解供給ライン512が
含まれている。主タンク502と熱的に接続して配置さ
れた熱交換器524又はヒータ/冷却装置は、主電解液
タンク502に貯蔵された電解液の温度を制御する。熱
交換器524は、コントローラ510によって接続され
作動する。
【0024】添加モジュール503は、供給ラインによ
って主電解タンク502に接続され、複数の原料タンク
506、又は供給びんと、複数の弁509と、コントロ
ーラ511と、を含んでいる。原料タンク506は、電
解液を形成するために混合される化学薬品を含んでい
る。原料タンクに含まれる原料化学薬品の実施形態は、
電解液を構成する脱イオン水原料タンクと亜硫酸銅原料
タンクを含んでいる。他の原料タンク506は、亜硫酸
水素、塩酸(HCl)又はグリコールのような種々の添加
剤を含むことができる。
【0025】脱イオン水原料タンクは、また、好ましく
はメンテナンス中にシステムを洗浄するためにシステム
に脱イオン水を供給する。各原料タンク506に付随し
た弁509は、主電解液タンク502への化学薬品の流
量を調整し、バタフライ弁、スロットル弁等の多くの市
販の弁でもよい。コントローラ511は、弁509を活
性化させる。
【0026】電解液ろ過モジュール505は、複数のフ
ィルタタンク504を含んでいる。電解液リターンライ
ン88は、プロセスセルのそれぞれと1以上のフィルタ
タンク504との間に接続される。フィルタタンク50
4によって、使用電解液中の望ましくない内容物が除去
された後に再使用するために電解液が主電解液タンク5
02(電解槽12)に戻される。主電解液タンク502
は、また、フィルタタンク504に接続されて主電解タ
ンク502中の電解液の再循環とろ過を容易にする。主
タンク502からフィルタタンク504まで電解液を再
循環することにより、電解液中の望ましくない内容物を
フィルタタンク504で連続して除去して一貫したレベ
ルの純度を維持する。更に、主電解液タンク502とろ
過モジュール505間に電解液を再循環させると、電解
液中の種々の化学薬品を十分に混合させることができ
る。
【0027】再循環/再生システム87は、また、電解
液の化学組成の即時化学分析を与える化学分析モジュー
ル516を含んでいる。分析モジュール516は、試料
ライン513で主電解タンク502に、流出ライン52
1で廃棄処分システム522に液体で結合している。分
析モジュール516は、一般的には、少なくとも1の分
析器と分析器を作動させるコントローラ519を含んで
いる。具体的な処理ツールに必要とされる分析器の数
は、電解液の組成に左右される。例えば、第1分析器は
有機物質の濃度をモニタするために用いることができ、
第2分析器は無機化学薬品に必要である。図5に示され
る個々の実施形態においては、化学分析モジュール51
6は、自己滴定分析器515とサイクリックボルタメト
リストリッパ(CVS)517を含んでいる。分析器は共
に種々の業者から市販されている。有利に用いることが
できる自己滴定分析器は、Parker Systemsから入手で
き、サイクリックボルタメトリストリッパはECIから
入手できる。自己滴定分析器515によって、銅、塩化
物、又は酸のような無機物質の濃度が求められる。CV
S517によって、プロセスセルから主電解液タンク5
02に戻される処理から得られる電解液と副生成物に用
いることができる種々の添加剤のような有機物質の濃度
が求められる。
【0028】動作中、電解液試料は、試料ライン513
を経て化学分析モジュール516に流れる。試料を周期
的に取ることができるが、電解液の連続流量は化学分析
モジュール516に維持される。試料の一部は、自己滴
定分析器515に送られ、一部は適切な分析のためにC
VS 517へ送られる。コントローラ519は、分析器5
15、517を作動させる指令信号を開始し、結果とし
てデータが生成される。次に、化学分析器515、51
7からの情報をコントローラ519からコントローラ9
8へ通信する。コントローラ98は情報を処理し、添加
コントローラ511へのユーザ決定化学添加量パラメー
タを含む信号を伝送する。受信情報は、1以上の弁50
9を作動させることにより原料化学補充速度に即時調整
するために用いられ、よって電気めっきプロセス全体に
電解液の所望される、好ましくは一定の化学組成を維持
する。分析モジュールからの廃棄電解液は、次に、流出
ライン521を経て電解液廃棄処分システム522へ流
れる。
【0029】図1の実施形態に示されるコントローラ9
8は、陽極16や基板/陰極48上のシード層15へ供
給しかつ再循環/再生システム87の全動作を制御する
電圧又は電流を制御する。コントローラ98は、中央処
理装置(CPU)260と、メモリ262と、回線部分2
65と、入出力インターフェース(I/O)264と、バ
ス(図示せず)を含んでいる。コントローラ98は、汎
用コンピュータ、マイクロプロセッサ、マイクロコント
ローラ、又は他の既知の適切な種類のコンピュータ又は
コントローラであってもよい。CPU260は、コント
ローラ98の処理動作や算術演算を行い、陽極201、
基板48のシード層へ加えられる電気動作、基板ホルダ
14の動作、又は再循環/再生システム87の動作を制
御する。
【0030】メモリ262は、コンピュータプログラ
ム、オペランド、オペレータ、ディメンショナルバリ
ュ、システム処理温度又は環境設定、又は電気めっき動
作を制御する他のパラメータを共に記憶するランダムア
クセスメモリ(RAM)やリードオンリメモリ(ROM)を含
んでいる。バス(図示ぜす)は、CPU 260と回路
部分265とメモリ262とI/O 264間にディジ
タル情報を伝送し、コントローラ98からディジタル情
報を受信するかコントローラ98へディジタル情報を伝
送する電解液分配システム100の部分へI/O 26
4を接続する。
【0031】I/O 264は、コントローラ98内の
それぞれのコンポーネント間のディジタル情報の伝送を
制御するインターフェースを与える。I/O 264
は、また、コントローラ98のコンポーネントと電解液
分配システム100の異なる部分間のインターフェース
を与える。回線部分265は、他のユーザインターフェ
ースデバイス(ディスプレイやキーボードのような)
と、システムデバイスと、コントローラ98に付随する
他のすべてのアクセサリと、を含んでいる。ディジタル
コントローラ98の実施形態が本明細書に記載されてい
るが、他のディジタルコントローラやアナログコントロ
ーラも本用途において十分に機能し得るし、本明細書の
範囲内である。
【0032】2.めっき層に対する電気的処理 実施形態においては、電解液は、主として亜硫酸銅から
生成される。陽極と反応する亜硫酸銅は、陽極で遊離す
る銅イオンを生じる。陽極で遊離する銅イオンは、基板
のシード層15上に堆積する。実施形態においては、陽
極は純粋な銅又は銅の合金を含んでいる。また、陽極
は、基板上に堆積すべき金属からつくられ得る。陽極と
電解液間の電気化学反応は、純粋な銅をイオンの銅とし
て遊離させる。基板上のシード層において、イオンの銅
は原子の銅に変換し、堆積プロセス中に原子銅の薄膜を
シード層15上に堆積させる。
【0033】ここで、陽極と基板上のシード層15間に
設定される2つの電圧のバイアスに対する堆積速度を得
るために分析が行われる。分析した第1電圧は、0.8ボ
ルトバイアスであり、陽極と基板上のシード層間の本シ
ステムに一般的に印加される最初の電圧である。分析し
た第2電圧は、5.0ボルトバイアスであり、本明細書の
実施形態において陽極と基板上のシード層間に印加され
る電圧の実施形態である。分析に用いられる他の値(電
流、抵抗等)は同じである。次の分析は、堆積速度に対
して電圧がもつ影響を示すものである。下記式は、化学
エッチング速度を1オングストローム/秒とし、基板上
のシード層は電解液に完全に浸されているものとする。
本開示においては、200mm径ウェーハに対する3.14アン
ペアの電流は、10mA/cm2の電流密度を与える。この3.1
4アンペア値は、10mA/cm2の電流密度を維持するのに異
なる径のウェーハの場合は調整されなければならない。
例えば、300mmウェーハに対する10mA/cm2の電流密度は
4.71アンペア値を必要とする。
【0034】陽極と基板上のシード層間の0.8ボルトの
バイアスの場合には:下記式のオームの法則を用いる: V1/V2=I1R/I2R 式(1) 又は 3.14A/I=2.9ボルト/0.8ボルト 式(2) Iを誘導するために移項して下記式を得る: I=0.8×3.14A/2.9=0.87アンペア 式(3)
【0035】陰極シード層15に対する化学エッチング
速度は、約0.7オングストローム/秒であり、電圧に左
右されない。図1に示されるECDシステムの実施形態
においては、3.14アンペアの電流は、36.7オングストロ
ーム/秒の測定堆積速度を得た。堆積速度は電流に直接
比例するので、陽極と陰極間のバイアス0.8ボルトを有
する堆積速度を得る: 3.14/I(0.8ボルト)=36.7/x 式(4) ここで、xは堆積速度である。この堆積速度の式は、基
板が電解液に完全に浸されている場合にのみあてはま
る。基板を電解液に浸している間、電圧は0.8ボルトで
一定であるが、電流は電解液に浸される基板上のシード
層15の割合に大きく左右されて上昇する。全シード層
15を横切る堆積速度は、電流の上昇に比例して徐々に
増加する。上記式から下記式が得られる: x=36.7×0.87/3.14=10.17Å/秒 式(5) ここで、陽極と基板上のシード層間の5ボルトのバイア
スを用いて同じ計算を行う:オームの法則を用いる: V1/V2=I1R/I2R 式(6) 上記のように、3.14アンペアの電流は、直径200mmのウ
ェーハの場合には電流密度10mA/cm2に相当する。 3.14A/I=2.9ボルト/5.0ボルト 式(7) Iを誘導するために上記項を移項して下記式を得る: I=5.0×3.14A/2.9=5.41アンペア 式(8)
【0036】電気めっきシステムの実施形態においては
200mmのウェーハを用いて、3.14アンペアの電流から36.
7オングストローム/秒の測定堆積速度を得る。堆積速
度は電流に直接比例するので、陽極と陰極間のバイアス
が5ボルトの堆積速度を得る: 3.14/I(5.0ボルト)=36.7/x 式(9) ここで、xは堆積速度である。この堆積速度の式は、基
板が電解液に完全に浸している場合のみあてはまる。基
板を電解液に浸している間、陽極と基板シード層間のバ
イアス電圧は5ボルトで一定であるが、電流は上昇す
る。上昇速度は、電解液に浸される基板シード層の量の
関数である。堆積速度は、電流の上昇に比例して増加す
る。上記式から下記式が得られる: x=5.41×36.7/3.14=63.2Å/秒 式(10)
【0037】従って、全シード層が電解液に含まれた陽
極から基板シード層までのバイアス電圧を0.8ボルトの
レベルから5ボルトのレベルまで変えると、式(5)と
式(10)で示されるように堆積速度が10.17オングス
トローム/秒から63.2オングストローム/秒まで上が
る。
【0038】フィーチャの周りの電解液中のボトムアッ
プ電界によって生じるボトムアップ堆積プロセスにおい
ては、フィーチャの底部208の電流密度は、フィーチ
ャの水平面204と壁部206の電流密度を超える。そ
れ故、ボトムアップ堆積においては、フィーチャの底部
208における堆積速度は、フィーチャの壁部表面20
6における堆積速度より大きい。ボトムアップ堆積にお
いては、フィーチャ202がボトムアップから完全に充
填され、ボイドのほとんどないフィーチャを得る。ボト
ムアップ堆積後、水平面204の金属層上の堆積によ
り、水平面204の厚さを充填したフィーチャ202よ
り上に更に増加させる。堆積プロセス(水平面204に
金属の厚さの大部分を加える)の前にボトムアップ堆積
でフィーチャを充填することが望ましい。
【0039】シード層の堆積速度を変えるために、シー
ド層15の面を横切って加えられた電流密度が変動し、
基板が受けている処理の種類によって左右される。実施
形態においては、堆積法は、半導体基板のような物体が
金属堆積プロセス中に受ける6ステップ(ステップ1〜
ステップ6をラベルした)を含んでいる。最初のステッ
プはステップ1をラベルする。ステップ1は、ECDシ
ステム内に基板を挿入するステップに関する。少量の金
属をステップ1で基板上に堆積させる。基板上のシード
層15の水平面204に対する金属堆積の大部分は、電
気めっきプロセスのステップ3〜6で起こり、電気めっ
きプロセスの「バルク堆積」部分として既知である。こ
こで、ステップ1〜6を順次詳述する。
【0040】ステップ1:陽極と基板上のシード層15
間の電流バイアスの説明を強調するために、図3は、ス
テップ1〜3の波形の実施形態をそれぞれの電流波形3
11、312、314として示す線図であり、横軸31
6は任意の単位の時間であり、縦軸317は陽極と基板
上のシード層15間に加えた電流アンペアである。
【0041】シード層上の堆積の説明を援助するため
に、シード層15上に形成される金属堆積層604の異
なる段階を示す図6の経過(図6A〜図6Fを含む)が
示される。図2A、2B、又は図6Aに示されるシード
層15は、シード層上に堆積した金属から別のものとし
て記載されている。シード層15と続いての堆積層は、
典型的には同じ金属(例えば、銅)からつくられ、シー
ド層と続いての金属堆積間に材料に基づく境界は存在し
ない。シード層15は、異なる場所の金属堆積の深さを
示すために続いての金属堆積から別の層として示されて
いる。図6Aは、壁部206と、底部208と、水平面
204と、に形成されたシード層15を示している。金
属堆積は、図6Aではシード層上に形成されていない。
PVD又はCVDのようなプロセスによってシード層1
5が施される。そのプロセスは、基板をECDシステム
に挿入する前に行われる。
【0042】ステップ1の電流311は、基板を電解液
に最初に浸す前に又は浸している間に基板に加えられる
電気を必要とする。ステップ1として示される浸漬プロ
セスの間、ある割合のシード層15だけが電解液に浸さ
れる。基板ホルダ14の多くの実施形態は、基板が電解
液に浸されるにつれて基板を1〜50RPMに「回転」させ
る。ある割合の基板めっき表面だけが電解液に浸される
ので、陽極から陰極までのめっき電流密度は、ステップ
1の間は比較的小さい。金属は電解液に瞬間的に浸した
基板上のシード層15の部分にだけ堆積するので、浸漬
プロセス中のシード層15のすべての部分を横切る低堆
積速度が所望される。そのような金属堆積は、あるシー
ド層部分で起こり、他の部分では起こらない。浸漬が短
くても(かなりの電流密度が基板に加えられた)、シー
ド層の表面を横切って一様でない堆積を招くことがあ
る。ステップ1の間、陰極/基板シード層は、約1〜5
ボルトの範囲の陽極に相対して負電圧のバイアスがかけ
られ、めっき表面へのめっき電流はわずかである。この
わずかなめっき電流は、pHが低い電解液(低pHは電
解液が酸であることを意味する)によるシード層15の
エッチングを制限する。基板をプロセス位置へ完全に浸
した後、ステップ2を始める。ステップ1は、基板を電
解液へ挿入するために用いられ、一様でない制限された
堆積が制限されたエッチングと組合わせて(又はエッチ
ングなしで)施される。
【0043】ステップ2:このステップは、フィーチャ
を被覆するシード層の一部を含む基板上のシード層の全
トポ線図ィーに密接に接近して金属イオンを引きつけ、
金属が下記のように基板上のシード層15の異なる部分
(フィーチャ内を含む)に堆積し得る段階を必要とす
る。図3においては、符号312は、ステップ2の電流
の実施形態を示すものである。ステップ2は、負のバイ
アス電圧が陽極に対して2〜10ボルトの範囲である基板
のシード層15で行われる(実施形態は5ボルトを用い
る)。上記式によって示されるように、シード陽極と陽
極間に加えられる5ボルトによって、200mm径基板の場
合は5.41アンペアのおよそのめっき直流が生じる。5.41
アンペア値は、電解液に完全に浸される基板に加えら
れ。電流は上昇に伴い安定化した。ステップ1の時間
は、電解液へ挿入される基板の電流上昇速度によって与
えられる。ステップ1と組合わせたステップ2は、典型
的には1/4〜2秒続き、5秒を超えない。
【0044】電解液に含まれる金属イオンは、ステップ
2での図6Bにおける符号610と、612と、614
とによって示されるそれぞれの壁部206と、底部20
8と、水平面204とに堆積する。電解液に含まれる金
属イオンは、基板の水平面204に隣接する金属イオン
とほぼ同じ濃度でか又は高い濃度でさえバイア又はトレ
ンチに引きつけられる。陽極と基板上のシード層15間
に高いバイアス電圧を与えると、壁部206と、底部2
08と、水平面204との堆積速度が高くなる。これ
は、金属イオンがめっき表面のこの部分に引きつけられ
るからである。陽極に対してステップ2のフィーチャ充
填負バイアス電圧の基板シード層を与えると、基板に隣
接する流体境界層にほとんど影響しない。これは、電圧
レベルが電解液の流体フロー特性にほとんど影響しない
からである。平滑な流体境界層(渦のない)を与える
と、最適金属堆積特性を与える。これは、流体乱流が基
板上の金属堆積を破壊するためである。ステップ2のフ
ィーチャ充填電圧は、フィーチャ内の電解液中の金属イ
オンの濃度を上げる。これは、シード層に加えられた電
荷によってフィーチャの近くに(中にも)多くの金属イ
オンが引きつけられるためである。
【0045】陽極とシード層15間の5ボルトのフィー
チャ充填ステップ2バイアスによって、フィーチャに入
る電解液に含まれる金属イオンの濃度が高められる。空
乏領域99は、シード層に最も近い位置にある電解質中
に生じる。空乏領域は、亜硫酸銅が銅イオンと亜硫酸イ
オンに解離する電解液中の容積である。正に荷電した銅
イオンは、基板シード層に引きつけられる。空乏領域の
電荷からの負に荷電した亜硫酸イオンは環状せき83を
超えて再循環/再生システム87に送られる。他の要因
がすべて一致していると、陽極と基板シード層間の電圧
が大きいほどサイズの大きい空乏領域99が生じる。フ
ィーチャ内に含まれる電解液中の金属イオンの濃度は、
近接し、電解液チャンバ12の残りに含まれる電解液中
の金属イオンの濃度を超える。それ故、フィーチャの底
部208に対する金属の堆積速度は、水平面204であ
るシード層の部分に対する金属の堆積速度と似ている。
フィーチャの底部のこの高堆積速度によってボトムアッ
プ堆積がもたらされる。
【0046】ステップ2の堆積の間、基板を電解液に浸
した後に十分なステップ2レベルに到達させるために基
板に加えられる電流には一定の時間が必要であるので電
流ランプ319が生じる。電流ランプは、電流ステップ
1とステップ2で行われる全堆積速度の量を制限する
(例えば、電流と、電圧と、ウェーハサイズとに相対す
る上記堆積速度は63オングストローム/秒)。
【0047】浴中に用いられる電解液の低pHは約0.8
であり、電解液が酸性であることを意味する。電解液の
主成分の1つは塩酸であり、電解液の酸性度に大きく寄
与する。陽極とシード層間に電気バイアスがないと、基
板が電解液に浸される場合に基板上のシード層15を化
学的にエッチングする。電解液に浸された基板上のシー
ド層のこの化学エッチング速度は、基板上のシード層1
5の電圧レベルに依存しない。化学エッチング速度は、
金属堆積に付随する電気化学反応に関係しない。基板に
電気バイアスをかけて低pHを補償することは重要であ
る。
【0048】このステップ2のフィーチャ充填電圧は、
電解液中の金属イオン濃度を高めるレベルであるように
選ばれる。この電圧は、電解液の化学エッチング作用を
補償するのに十分なレベルである。壁部206と底部2
08の金属堆積は、しばしば、基板がECDシステムに
送られる前に基板上で行われたPVD又はCVDのよう
な以前の処理の結果として水平面204より薄い。基板
のバイアスがかけられていなシード層15が酸性電解液
に浸される場合には、銅シード層の一部(たぶんフィー
チャ内の底部208の壁部206)が薄くなり、ほんの
数秒の間に不連続にさえなってしまう。めっきは、シー
ド層が基板上に形成されずに基板の部分で進行し得な
い。銅シード層(シード層15を形成する)が電解液で
エッチングされることを制限するために陽極に相対して
基板シード層に十分な負の電圧が印加される。バイアス
レベルとめっき電流の結果として、シード層上の金属堆
積速度はシード層上に堆積した物質をエッチングする速
度より大きい。電解液の他の成分としては、堆積増強剤
(基板上のシード層に対する銅堆積速度を増強する)、
光沢剤、又はギャップ充填を促進する抑制剤を含めるこ
とができる。陽極からシード層までの大きなめっき電流
は、エッチング速度が実際には比較的遅い(約0.7オン
グストローム/秒)ためにエッチング速度を補償するこ
とを必要としない。0.7アンペアの電流によって、例え
ば、約10オングストローム/秒の堆積速度が得られる。
【0049】ステップ2のフィーチャ充填バイアスによ
り、電解液に含まれる銅イオンの高移動度が得られる。
ステップ2のフィーチャ充填電圧が高過ぎる場合には、
フィーチャが堆積した物質で塞がれる前にフィーチャの
喉部が塞がる(よってフィーチャ内にボイドが生じ
る)。あまり長くステップ2のフィーチャ充填電圧を印
加すると堆積層の厚さの一様性が低下する。このように
してステップ2の電圧は、基板上のシード層15の全ト
ポ線図ィー(フィーチャを含む)に密接に近接して銅イ
オンを最初に引きつけ金属を堆積させるように作用す
る。
【0050】ステップ3:このステップは、基板上のシ
ード層に初期めっき電流と、パルス電流波形300を加
える段階を含む。ステップ3の電流の実施形態は、図3
のパルス領域314の中に示されている。パルス電流波
形300においては、陽極から基板上のシード層へ正の
めっき電流が負の脱めっき電流と交替する。めっき電流
は、フィーチャ内に含まれる基板上のシード層上に金属
を堆積させる。脱めっき電流は、続いてのめっき電流が
フィーチャを充填するまでフィーチャの喉部を開けてお
く。ステップ1と、ステップ2と、ステップ3は、基板
上のシード層に形成されるフィーチャを充填するために
相互作用する。
【0051】ステップ2の電流を加えた後、図2Aに示
される基板上のシード層のある部分が図6Bに示される
ように典型的には薄い。例えば、水平面204上に堆積
した金属の深さは約200〜2,500オングストロームである
が、フィーチャ内に堆積した金属の深さは約50〜400オ
ングストロームである。従って、ステップ3の初期めっ
き電流323は、水平面204の基板上の堆積層614
と、壁部206上の堆積層610と、底部208上の堆
積層612と、の深さをつくるために加えられる。初期
めっき電流323は、めっき電流308(各パルスサイ
クル300に加えられる)と同じ電流を加えることを必
要とするが、非初期パルスサイクル300のめっき電流
308より0〜1.5秒延長する。シード層における不連続
の形成を制限するために最も薄いシード層の部分の厚さ
を増すためにめっき電流308より長時間開始めっき電
流323が加えられる。初期めっき電流は、200mm径ウ
ェーハの場合には約3.14アンペア(1.5〜6.5アンペアの
範囲であってもよい)に約4秒間(1〜7秒間の範囲で
あってもよい)維持される。
【0052】この初期パルスめっき電流後、パルスサイ
クル300の電流によってフィーチャの深さの関数であ
る回数パルスを発生させる。具体的な実施形態において
は、電流によって約15回パルスを発生させる。各パルス
サイクル300は、約0.05〜0.5アンペア(好ましくは
約0.2アンペア)のめっき電流が約0.05〜0.3秒間(好ま
しくは約0.1秒間)、続いて200mm径のウェーハについて
約1.5〜6.5アンペア(好ましくは約3.14アンペア)のめ
っき電流308が約1〜5秒間、最後に約-20〜-40アン
ペア(好ましくは約-25アンペア)の脱めっき電流31
0が約0.05〜0.2秒間(好ましくは約0.1秒間)を含んで
いる。
【0053】めっき電流306は、電解液に含まれる金
属イオンを再分配し、フィーチャ内の電解液の中の銅イ
オンの濃度を高める。めっき電流308によって、フィ
ーチャを含む基板上に金属が堆積する。図6Dは、正の
めっき電流308後の壁部206と、底部208と、水
平面204上の金属堆積それぞれ610と、612と、
614を示している。図6Dにおいては、喉の部分62
0が全くではないがほとんど塞がれていない。
【0054】図6Cに示されている金属堆積610、6
12、又は614は、陽極からシード層へ流れる初期パ
ルスめっき電流323後にそれぞれ厚くなっている。厚
くなった堆積は、続いてのエッチングプロセスによるシ
ード層15に対する損傷を制限する。
【0055】脱めっき電流310は、フィーチャの喉部
620に隣接した堆積の部分をエッチングして喉部を開
けたままにする。喉部620を開けておくと、連続した
堆積がフィーチャ内にボイドを形成することを制限させ
る。図6Eは、脱めっき電流310後に壁部206と、
底部208と、水平面204上のそれぞれ金属堆積61
0と、612と、614を示している。脱めっき電流3
10は、特に水平面614と喉部620の金属堆積をエ
ッチングする。小さな寸法の喉部620は、開口の幅を
空間622に狭くし、喉部に含まれる電解液の幅(及び
量)を制限する。喉部の電解液の制限量によって電流が
制限され、電解槽12に含まれる電解液からフィーチャ
に含まれる電解液まで伝導する。空間622に含まれる
電解液へ流れる狭くなった電流(脱めっき電流310の
間)は、脱めっき電流310の間にフィーチャ内の金属
堆積610と612のエッチングを制限する。めっき電
流308の間、壁部206、底部208、及び水平面2
04内に金属堆積物が形成する。
【0056】正のめっき電流308と、負の脱めっき電
流310と、正のめっき電流306を含む交互電流波形
は、金属堆積612の深さが上がって図6Fに示される
空間622を充填するまで交替する。底部208から空
間622を充填することは、「ボトムアップ堆積」とし
て既知である。よって、空間622の堆積物質によるこ
の充填がフィーチャ内のボイドの生成を制限する。脱め
っき電流310を加える間、喉部620の小さな水平面
積が狭窄とフィーチャ内までのフィーチャの喉部がこの
狭窄によって制限された後に流れる除電流の量を決定す
る結果としてフィーチャ内より強くフィーチャの喉部か
ら銅がエッチングされる。めっき電流中に基板シード槽
に高電流が加えられるので、銅イオンがフィーチャへ進
み(フィーチャの喉部が脱めっき電流によって開けられ
ているので)空間622を充填する。
【0057】脱めっき電流310は、喉部が仕切られて
いる図2Bと図6Dに示されるフィーチャ内にボイドを
形成することを制限する。次に、喉部で最も攻撃的に堆
積層をエッチングすることによりフィーチャの喉部を開
けておくために脱めっき電流310が加えられる。ステ
ップ3の堆積/エッチング(dep-etch)波形は、平坦で
ない堆積表面を除去し、結果としてボトムアップ成長が
もたらされる。図3に308と310としてそれぞれ示
されるめっき電流と脱めっき電流は、dep-etchプロセス
として使用し得る。各パルスサイクル300中の堆積と
エッチングとの比は、好ましくは約1.5:1〜約5:1であ
る。ステップ3のdep-etch波形のサイクル(結果として
図C6〜図6Fに示される堆積層610、612、及び
614の深さが変わる)後、空間622が完全に充填さ
れるまで底部の金属の深さ612が厚くなる。dep-etch
-depプロセスは、相互接続フィーチャを充填するのにも
用いられる。
【0058】コンタクト抵抗は、コンタクトリング9と
基板シード層間の電気抵抗の基準である。全フィーチャ
を銅で充填すると、銅の電気的特性が良好なためにコン
タクト抵抗が小さくなる。1以上のフィーチャ上のシー
ド層15内に生じるギャップ又はボイドのような不連続
は、基板の高コンタクト抵抗を測定することにより堆積
プロセス後に検出することができる。この高コンタクト
抵抗は、銅を含む充填したフィーチャと比べて不連続
(空気を含む)の抵抗が低下する結果となる。シード層
15内の不連続はシード層が連続していることを確実に
するために継ぎはぎしなければならないのでコンタクト
抵抗を測定するのにステップ2後が良いときである。そ
のような継ぎはぎは、下記のように基板がステップ3〜
6を受ける前に存在しなければならない。シード層をも
たない表面はめっきされ得ない。堆積プロセスは、ステ
ップ3に記載されるシード層不連続を継ぎはぎし得る。 ステップ4、ステップ5、及びステップ6:ステップ3
の後、水平面204とステップ3に記載されたように充
填されたフィーチャの上の双方を横切って堆積させるた
めにステップ4と、ステップ5と、ステップ6が組合わ
せられる。図示した幅より厚いフィーチャは、ステップ
3波形では充填されない。それ故、ステップ4と、ステ
ップ5と、ステップ6で加えられるバルク堆積は、充填
した小さなサイズのフィーチャに堆積した金属と水平面
204双方を被覆する。ステップ4〜6に記載されるバ
ルク堆積プロセスは、ステップ3の後に充填されずに残
っている大きな寸法のフィーチャを充填する。ステップ
4と、ステップ5と、ステップ6の間、フィーチャは、
上記ステップ1〜3の間に加えられたDC電流とパルス
電流のために充填したままである。ステップ4と、ステ
ップ5と、ステップ6で生じる電気めっきは、陽極と基
板上のシード層15間の「バルク堆積」と呼ばれる。
「バルク堆積」という用語は、金属の最も大きい深さが
水平面204に堆積する場合をこれらのステップが示し
ているので適当である。
【0059】水平面上の堆積層の厚さは、設計上の選択
事項であり、物体の企図された使用、電気的特性、及び
設計者の基準と選択に左右される。それだけで、種々の
バルク堆積波形が本発明の範囲内を保ちつつ加えること
ができる。バルク堆積から得られる堆積層の一般的な厚
さは、1.0μ〜3.0μの範囲である。ステップ4は、約1
〜120秒続くことができ、約10ミリアンペア/cm2の電流
密度が物体に加えられる。ステップ5とステップ6にお
いては、陽極から陰極までの電流レベルは、前のステッ
プのレベルから上がり、堆積速度を高める。例えば、ス
テップ5は、約40ミリアンペア/cm2の電流密度が約1
〜120秒間シード層に加えることができるステップを含
むことができる。ステップ6は、約1〜120秒続くこと
ができ、約60ミリアンペア/cm2の電流密度が約1〜120
秒間シード層に加えられる。ステップ4と、ステップ5
と、ステップ6は、説明的バルク堆積波形を示し、ステ
ップ1〜3の波形後に用いることができる波形のみとし
て限定しない。
【0060】ステップ4と、ステップ5と、ステップ6
の金属堆積は、フィーチャが既にステップ1〜3で充填
されているのでフィーチャの壁部又は底部上の堆積に影
響しない。ステップ4と、ステップ5と、ステップ6の
電流の処理は、電圧の印加が境界層に影響する電解液の
流体流量とほとんど無関係に起こるので、堆積プロセス
を高める流体境界層の製造にほとんど影響がない。電流
密度の実施形態をこのステップ4と、ステップ5と、ス
テップ6の説明で簡単に示してきたが、適切な既知のめ
っき電流と技術は、水平面上の堆積層における所望の深
さを得るために加えられ得る。
【0061】3.コントローラ動作 図4は、基板上のシード層に金属を堆積させるのにコン
トローラ98によって行われる方法400の実施形態を
示す図である。前記方法400は、ブロック402から
開始し、基板を電解液に浸す前に、陽極と陰極間に加え
られるバイアスは電解槽が開路を決定しているので無視
できる。陰極(ウェーハ)が電解液から取出される(又
は電気的に接触していない)のでこの開路が存在する。
従って、電気通路を形成するために陽極と陰極間に電流
を送る記録媒体がない。方法400は、ブロック404
に続き、基板上のシード層15が電解液に浸される。こ
の浸漬中、電解液に曝露した基板の表面積が制限される
ためにシード層上の堆積が制限される。浸漬中、閉路
は、陽極と基板上のシード層間に増分が生じる。ブロッ
ク404は、上記のようにステップ1のDC電流を加え
るステップとしてみなされる。
【0062】方法400は、ブロック407に続き、ス
テップ2のDC電流波形が加えられる。ステップ2の電
圧/電流と組合わせたステップ1の電流/電圧は、典型
的には1〜2秒の総時間で加えられる。ステップの電圧
/電流中、水平面に隣接した電解液に含まれる金属の濃
度と比べてフィーチャ内の電解液に含まれる金属の濃度
を高めることが所望される。従って、フィーチャ内部の
堆積速度は、ボトムアップ堆積を与えるためにフィーチ
ャの外部のシード層の水平面上の堆積速度と同じである
(又は超えている)。ボトムアップ堆積は、他の既知の
堆積充填法より完全にフィーチャを充填する。
【0063】方法400は、次に、ブロック408に続
き、上記ステップ3の説明に示されるようにコントロー
ラ98がパルス波形電圧を印加する。
【0064】方法400は、次に、ブロック410に続
き、コントローラ(水平面204上に所望の深さの堆積
層を受け次第)は陽極と陰極間に所望の時間DC電流を
加える。堆積時間は、所望の深さの堆積層に左右され
る。ステップ4と、ステップ5と、ステップ6の電流が
長く加えられるほど、水平面204上の金属の堆積層が
大きくなる。
【0065】ブロック410の後、方法400はブロッ
ク414に続き、電解液から物体が取出される。そのよ
うに基板を電解液から取出すと、陽極と陰極間に導電性
経路がないので、陽極と陰極間に生じる電気開路が結果
として生じる。基板がECDシステムに更に処理される
場合には、方法400が次の基板に繰り返される。コン
トローラ98は、各基板がどのように処理されるか、又
は各基板が同じ反復方法でどのように処理されるかを示
すオペレータからの入力を受け入れ得る。
【0066】本発明の教示を取り入れている種々の実施
形態を詳細に図示及び説明してきたが、当業者はこれら
の教示を更に取り入れている他の多くの異なる実施形態
を容易に講じ得る。
【図面の簡単な説明】
【図1】電気化学堆積システムの実施形態を示す断面図
である。
【図2A】バイア又はトレンチを含む半導体基板のよう
な物体を示す側断面図である。
【図2B】物体が種々の金属堆積プロセスを受けたバイ
ア又はトレンチを含む半導体基板のような物体を示す側
断面図である。
【図3】電気化学堆積プロセスのステップ1とステップ
2とステップ3で基板に加えられる電流と時間波形の実
施形態における電流と時間の線図である。
【図4】基板のシード層上に金属を堆積させる方法を示
す実施形態である。
【図5】図1に示された再循環/再生システムの実施形
態を示す概略図である。
【図6A】基板のシード層上に金属を堆積させる経過を
示す側面図である。
【図6B】基板のシード層上に金属を堆積させる経過を
示す側面図である。
【図6C】基板のシード層上に金属を堆積させる経過を
示す側面図である。
【図6D】基板のシード層上に金属を堆積させる経過を
示す側面図である。
【図6E】基板のシード層上に金属を堆積させる経過を
示す側面図である。
【図6F】基板のシード層上に金属を堆積させる経過を
示す側面図である。
【符号の説明】
9…コンタクトリング、10…電気化学堆積システム、
12…電解槽、13…上開口、14…基板ホルダ、15
…シード層、16…陽極、48…基板、陰極、64…ヘ
ッド部分、66…スラストプレート、79…電解液、8
0…流入口、83…環状せき部分、87…再循環/再生
システム、88…流出口、89…親水性部材、90…陽
極ベース、92…上セル部材、94…陽極支持体、95
…貫通接続部、98…コントローラ、100…電解液分
配システム、201…陽極、202…フィーチャ、20
4…水平面、206…壁部、208…底部、212…喉
部、260…中央処理装置、262…メモリ、264…
入出力インターフェース、265…配線部分、300…
パルス電流波形、306…めっき電流、308…めっき
電流、310…脱めっき電流、311、312、314
…電流波形、319…電流ランプ、323…初期めっき
電流、390…線図、400…方法、407、408、
410、414…ブロック、502…電解液タンク、5
03…添加モジュール、504…フィルタタンク、50
5…ろ過モジュール、506…原料タンク、507…
弁、508…液体ポンプ、510、511…コントロー
ラ、512…電解液供給ライン、513…試料ライン、
515…滴定分析器、516…化学分析モジュール、5
17…サイクリックボルタメトリストリッパ、519…
コントローラ、520…電解液廃棄ドレーン、521…
流出ライン、522…電解液廃棄処分システム、524
…熱交換器、604…金属堆積層、610…壁部、61
2…底部、614…水平面、620…喉部分、622…
空間。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ボー ツェン アメリカ合衆国, カリフォルニア州, サン ノゼ, ウェスト リヴァーサイド ウェイ 1020 (72)発明者 ハウゴン ウォン アメリカ合衆国, カリフォルニア州, プリーザントン, ラファイエット コー ト 7821 (72)発明者 ギリッシュ ディクスィット アメリカ合衆国, カリフォルニア州, サン ノゼ, リザーヴ コート 3258 (72)発明者 フーセン チェン アメリカ合衆国, カリフォルニア州, サラトガ, ラ ヴィスタ コート 13081 Fターム(参考) 4K024 AA09 AB02 AB17 BA15 BB12 CA03 CA05 DA09 4M104 BB04 DD52 HH13 5F004 AA01 BA08 BB07 BB13 BB18 BB22

Claims (31)

    【特許請求の範囲】
  1. 【請求項1】 電解液に浸した物体のめっき表面上に金
    属を堆積させた後に前記めっき表面の水平面上にバルク
    堆積させる方法であって、 前記めっき表面に陽極からの電圧を印加して前記めっき
    表面上のフィーチャに含まれる前記電解液中の金属イオ
    ンの濃度を高めるステップを含む、方法。
  2. 【請求項2】 前記方法の間、前記めっき表面が前記電
    解液に浸されている、請求項1に記載の方法。
  3. 【請求項3】 前記印加される電圧は、前記めっき表面
    に近接するイオンを引きつけるのに十分な電圧である、
    請求項1に記載の方法。
  4. 【請求項4】 前記フィーチャは、トレンチ、コンタク
    ト、又はバイアのリストから少なくとも1種を含んでい
    る、請求項1に記載の方法。
  5. 【請求項5】 前記めっき表面に前記陽極からの電流を
    印加して前記フィーチャにおいて前記金属イオンからの
    金属を堆積させ、前記電流が前記バルク堆積させる前に
    印加されるステップを更に含む、請求項1に記載の方
    法。
  6. 【請求項6】 前記電流が前記フィーチャを充填するの
    に十分な時間加えられる、請求項5に記載の方法。
  7. 【請求項7】 前記フィーチャが壁部と底部を含み、前
    記フィーチャにおいて前記金属を堆積させる前記ステッ
    プの間、前記底部に対する堆積速度が前記壁部に対する
    堆積速度より大きい、請求項6に記載の方法。
  8. 【請求項8】 浸した後に前記電流(一定)が5秒間未
    満加えられる、請求項1に記載の方法。
  9. 【請求項9】 前記電圧が2〜10ボルトの範囲内であ
    る、請求項1に記載の方法。
  10. 【請求項10】 前記電圧が5ボルトである、請求項9
    に記載の方法。
  11. 【請求項11】 プロセッサによって実行される場合、
    電解液に浸した物体のめっき表面上に金属を堆積させた
    後に前記めっき表面上にバルク堆積させるソフトウエア
    を記録しているコンピュータ読み取り可能な記録媒体で
    あって、前記プロセッサによって実行される前記ソフト
    ウエアは、 陽極と前記めっき表面との間に電圧を印加して前記めっ
    き表面上のフィーチャに含まれる前記電解液中の金属イ
    オンの濃度を高めるステップを含む方法を行う、コンピ
    ュータ読み取り可能な記録媒体。
  12. 【請求項12】 前記めっき表面に前記陽極からの電流
    を印加して前記フィーチャにおいて前記金属イオンから
    金属を析出させ、前記電流が前記バルク堆積させる前に
    印加される、請求項11に記載のコンピュータ読み取り
    可能な記録媒体。
  13. 【請求項13】 前記電流が前記トレンチ又はバイアの
    喉部を塞ぐには十分でない、請求項12に記載のコンピ
    ュータ読み取り可能な記録媒体。
  14. 【請求項14】 前記電流が前記トレンチ又はバイアを
    充填するのに十分な時間行われる、請求項12に記載の
    コンピュータ読み取り可能な記録媒体。
  15. 【請求項15】 前記フィーチャが壁部と底部を含み、
    前記フィーチャにおいて前記金属イオンから金属を析出
    させる前記ステップの間、前記低部に対する堆積速度が
    前記壁部に対する堆積速度より大きい、請求項12に記
    載のコンピュータ読み取り可能な記録媒体。
  16. 【請求項16】 前記方法が電解液中で行われる、請求
    項11に記載のコンピュータ読み取り可能な記録媒体。
  17. 【請求項17】 前記電圧を前記めっき表面に印加して
    金属イオンの濃度を高める前記ステップが、前記めっき
    表面に近接するイオンを引きつけるのに十分な電圧で行
    われる、請求項11に記載のコンピュータ読み取り可能
    な記録媒体。
  18. 【請求項18】 前記フィーチャがトレンチ又はバイア
    のリストからの少なくとも1種を含んでいる、請求項1
    1に記載のコンピュータ読み取り可能な記録媒体。
  19. 【請求項19】 前記電圧が5秒間未満印加される、請
    求項11に記載のコンピュータ読み取り可能な記録媒
    体。
  20. 【請求項20】 前記電圧が2〜10ボルトの範囲内であ
    る、請求項11に記載のコンピュータ読み取り可能な記
    録媒体。
  21. 【請求項21】 前記電圧が5ボルトである、請求項2
    0に記載のコンピュータ読み取り可能な記録媒体。
  22. 【請求項22】 電解液に浸した物体のめっき表面上に
    金属を堆積させた後に前記めっき表面上でバルク堆積さ
    せる装置であって、 前記めっき表面上のフィーチャに含まれる電解液中の金
    属イオンの濃度を高める、陽極から前記めっき表面まで
    結合した電圧バイアスデバイスを含む、装置。
  23. 【請求項23】 前記フィーチャに含まれる金属イオン
    の濃度が高められたときに前記めっき表面が前記電解液
    中に浸される、請求項22に記載の装置。
  24. 【請求項24】 前記フィーチャがトレンチ、コンタク
    ト、又はバイアのリストからの少なくとも1種を含む、
    請求項22に記載の装置。
  25. 【請求項25】 陽極から前記めっき表面に電流を印加
    して前記フィーチャにおいて前記金属イオンから金属を
    析出させ、前記電流が前記バルク堆積させる前に加えら
    れる、請求項22に記載の装置。
  26. 【請求項26】 前記電流バイアスデバイスによって加
    えられた前記電流が、前記フィーチャをほとんど充填す
    るのに十分な時間加えられる、請求項25に記載の装
    置。
  27. 【請求項27】 前記フィーチャが壁部と底部を含み、
    前記フィーチャにおいて前記金属イオンから金属を析出
    させる前記ステップの間、前記底部に対する堆積速度が
    前記壁部に対する堆積速度より大きい、請求項26に記
    載の装置。
  28. 【請求項28】 前記電圧バイアスデバイスが前記電圧
    を5秒間未満印加する、請求項22に記載の装置。
  29. 【請求項29】 前記電圧バイアスデバイスが前記電圧
    を2〜10ボルトの範囲内で印加する、請求項22に記載
    の装置。
  30. 【請求項30】 前記電圧バイアスデバイスが5ボルト
    の前記電圧を印加する、請求項29に記載の装置。
  31. 【請求項31】 電解液に浸した物体のめっき表面上に
    金属を堆積させた後に前記めっき表面上にバルク堆積さ
    せる装置であって、 前記めっき表面上のフィーチャに含まれる電解液中の金
    属イオンの濃度を高める、陽極から前記めっき表面まで
    結合した電圧バイアス手段を含む、装置。
JP2001135359A 2000-05-02 2001-05-02 金属堆積を向上させるために電気バイアスを印加する方法 Pending JP2002115097A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US20113300P 2000-05-02 2000-05-02
US60/201133 2000-07-12
US09/614407 2000-07-12
US09/614,407 US6913680B1 (en) 2000-05-02 2000-07-12 Method of application of electrical biasing to enhance metal deposition

Publications (1)

Publication Number Publication Date
JP2002115097A true JP2002115097A (ja) 2002-04-19

Family

ID=26896435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001135359A Pending JP2002115097A (ja) 2000-05-02 2001-05-02 金属堆積を向上させるために電気バイアスを印加する方法

Country Status (5)

Country Link
US (1) US6913680B1 (ja)
EP (1) EP1160846A3 (ja)
JP (1) JP2002115097A (ja)
KR (1) KR100791393B1 (ja)
TW (1) TW573339B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277772A (ja) * 2008-05-13 2009-11-26 Fujitsu Microelectronics Ltd 電解メッキ方法および半導体装置の製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6808612B2 (en) 2000-05-23 2004-10-26 Applied Materials, Inc. Method and apparatus to overcome anomalies in copper seed layers and to tune for feature size and aspect ratio
US6869515B2 (en) 2001-03-30 2005-03-22 Uri Cohen Enhanced electrochemical deposition (ECD) filling of high aspect ratio openings
DE10215463C1 (de) * 2002-03-28 2003-07-24 Atotech Deutschland Gmbh Durchlaufanlage und Verfahren zum elektrolytischen Metallisieren von Werkstück
US6911136B2 (en) * 2002-04-29 2005-06-28 Applied Materials, Inc. Method for regulating the electrical power applied to a substrate during an immersion process
US20050029106A1 (en) * 2003-08-07 2005-02-10 Laila Baniahmad Reduction of defects in conductive layers during electroplating
US20060037861A1 (en) * 2004-08-23 2006-02-23 Manos Paul D Electrodeposition process
US20060237319A1 (en) * 2005-04-22 2006-10-26 Akira Furuya Planting process and manufacturing process for semiconductor device thereby, and plating apparatus
JP4932370B2 (ja) * 2006-07-28 2012-05-16 日本マクダーミッド株式会社 電解めっき方法、プリント配線板及び半導体ウェハー
US20090114542A1 (en) * 2007-11-06 2009-05-07 Spansion Llc Process of forming an electronic device including depositing a conductive layer over a seed layer
US11225727B2 (en) 2008-11-07 2022-01-18 Lam Research Corporation Control of current density in an electroplating apparatus
US10011917B2 (en) 2008-11-07 2018-07-03 Lam Research Corporation Control of current density in an electroplating apparatus
WO2010138465A2 (en) * 2009-05-27 2010-12-02 Novellus Systems, Inc. Pulse sequence for plating on thin seed layers
US9385035B2 (en) * 2010-05-24 2016-07-05 Novellus Systems, Inc. Current ramping and current pulsing entry of substrates for electroplating
US9028666B2 (en) 2011-05-17 2015-05-12 Novellus Systems, Inc. Wetting wave front control for reduced air entrapment during wafer entry into electroplating bath
US9416459B2 (en) * 2011-06-06 2016-08-16 United Microelectronics Corp. Electrical chemical plating process
US8877632B1 (en) * 2013-05-13 2014-11-04 Intel Corporation Providing a void-free filled interconnect structure in a layer of package substrate
US9945044B2 (en) * 2013-11-06 2018-04-17 Lam Research Corporation Method for uniform flow behavior in an electroplating cell
US9496145B2 (en) 2014-03-19 2016-11-15 Applied Materials, Inc. Electrochemical plating methods
US9758896B2 (en) 2015-02-12 2017-09-12 Applied Materials, Inc. Forming cobalt interconnections on a substrate
US10000860B1 (en) * 2016-12-15 2018-06-19 Applied Materials, Inc. Methods of electrochemical deposition for void-free gap fill
CN113363152A (zh) * 2020-03-06 2021-09-07 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL170870B (nl) 1952-07-05 Koninklijke Hoogovens En Staal Werkwijze voor het vuurvast bekleden van ovenwanden en een aldus vervaardigde metallurgische schachtoven.
US2882209A (en) 1957-05-20 1959-04-14 Udylite Res Corp Electrodeposition of copper from an acid bath
US3627661A (en) 1969-02-13 1971-12-14 Ransburg Electro Coating Corp Electronic apparatus and method
US3649509A (en) 1969-07-08 1972-03-14 Buckbee Mears Co Electrodeposition systems
US3727620A (en) 1970-03-18 1973-04-17 Fluoroware Of California Inc Rinsing and drying device
US3770598A (en) 1972-01-21 1973-11-06 Oxy Metal Finishing Corp Electrodeposition of copper from acid baths
US4027686A (en) 1973-01-02 1977-06-07 Texas Instruments Incorporated Method and apparatus for cleaning the surface of a semiconductor slice with a liquid spray of de-ionized water
BE833384A (fr) 1975-03-11 1976-03-12 Electrodeposition du cuivre
JPS5271871A (en) 1975-12-11 1977-06-15 Nec Corp Washing apparatus
JPS5819350B2 (ja) 1976-04-08 1983-04-18 富士写真フイルム株式会社 スピンコ−テイング方法
US4120759A (en) 1976-08-10 1978-10-17 New Nippon Electric Company, Ltd. Constant current density plating method
JPS5321048A (en) 1976-08-10 1978-02-27 Nippon Electric Co Constant current density plating device
CH629542A5 (de) 1976-09-01 1982-04-30 Inoue Japax Res Verfahren und vorrichtung zur galvanischen materialablagerung.
CH617508A5 (ja) 1976-12-24 1980-05-30 Eric Robert
US4326940A (en) 1979-05-21 1982-04-27 Rohco Incorporated Automatic analyzer and control system for electroplating baths
US4405416A (en) 1980-07-18 1983-09-20 Raistrick Ian D Molten salt lithium cells
US4315059A (en) 1980-07-18 1982-02-09 The United States Of America As Represented By The United States Department Of Energy Molten salt lithium cells
US4396467A (en) 1980-10-27 1983-08-02 General Electric Company Periodic reverse current pulsing to form uniformly sized feed through conductors
US4336114A (en) 1981-03-26 1982-06-22 Hooker Chemicals & Plastics Corp. Electrodeposition of bright copper
US4376685A (en) 1981-06-24 1983-03-15 M&T Chemicals Inc. Acid copper electroplating baths containing brightening and leveling additives
DE3272891D1 (en) 1981-10-01 1986-10-02 Emi Ltd Electroplating arrangements
US4489740A (en) 1982-12-27 1984-12-25 General Signal Corporation Disc cleaning machine
US4428815A (en) 1983-04-28 1984-01-31 Western Electric Co., Inc. Vacuum-type article holder and methods of supportively retaining articles
US4789445A (en) 1983-05-16 1988-12-06 Asarco Incorporated Method for the electrodeposition of metals
US4510176A (en) 1983-09-26 1985-04-09 At&T Bell Laboratories Removal of coating from periphery of a semiconductor wafer
US4518678A (en) 1983-12-16 1985-05-21 Advanced Micro Devices, Inc. Selective removal of coating material on a coated substrate
US4519846A (en) 1984-03-08 1985-05-28 Seiichiro Aigo Process for washing and drying a semiconductor element
WO1987003915A1 (en) 1985-12-24 1987-07-02 Gould Inc. A process and apparatus for electroplating copper foil
US4693805A (en) 1986-02-14 1987-09-15 Boe Limited Method and apparatus for sputtering a dielectric target or for reactive sputtering
US4869971A (en) 1986-05-22 1989-09-26 Nee Chin Cheng Multilayer pulsed-current electrodeposition process
US4732785A (en) 1986-09-26 1988-03-22 Motorola, Inc. Edge bead removal process for spin on films
US4891106A (en) 1987-08-18 1990-01-02 Hughes Aircraft Company Method of forming nonmagnetic silver electrodes on quartz glass
US5230743A (en) 1988-05-25 1993-07-27 Semitool, Inc. Method for single wafer processing in which a semiconductor wafer is contacted with a fluid
US5224504A (en) 1988-05-25 1993-07-06 Semitool, Inc. Single wafer processor
US5235995A (en) 1989-03-27 1993-08-17 Semitool, Inc. Semiconductor processor apparatus with dynamic wafer vapor treatment and particulate volatilization
US5092975A (en) 1988-06-14 1992-03-03 Yamaha Corporation Metal plating apparatus
US5316974A (en) 1988-12-19 1994-05-31 Texas Instruments Incorporated Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
US5039381A (en) 1989-05-25 1991-08-13 Mullarkey Edward J Method of electroplating a precious metal on a semiconductor device, integrated circuit or the like
US5055425A (en) 1989-06-01 1991-10-08 Hewlett-Packard Company Stacked solid via formation in integrated circuit systems
US5162260A (en) 1989-06-01 1992-11-10 Hewlett-Packard Company Stacked solid via formation in integrated circuit systems
US5155336A (en) 1990-01-19 1992-10-13 Applied Materials, Inc. Rapid thermal heating apparatus and method
CA2038615C (en) 1990-03-23 1995-12-12 Masamichi Akatsu Poly (phenylene sulfide) fibers and production process thereof
US5222310A (en) 1990-05-18 1993-06-29 Semitool, Inc. Single wafer processor with a frame
US5259407A (en) 1990-06-15 1993-11-09 Matrix Inc. Surface treatment method and apparatus for a semiconductor wafer
US5252807A (en) 1990-07-02 1993-10-12 George Chizinsky Heated plate rapid thermal processor
US5368711A (en) 1990-08-01 1994-11-29 Poris; Jaime Selective metal electrodeposition process and apparatus
US5256274A (en) 1990-08-01 1993-10-26 Jaime Poris Selective metal electrodeposition process
JP2524436B2 (ja) 1990-09-18 1996-08-14 インターナショナル・ビジネス・マシーンズ・コーポレイション 表面処理方法
CA2059841A1 (en) 1991-01-24 1992-07-25 Ichiro Hayashida Surface treating solutions and cleaning method
JP2525521B2 (ja) 1991-06-25 1996-08-21 日本リーロナール株式会社 無電解スズ―鉛合金めっき浴
JPH0544075A (ja) 1991-08-15 1993-02-23 Nippon Riironaale Kk 無電解銅めつき代替銅ストライクめつき方法
US5456819A (en) * 1991-12-26 1995-10-10 The United States Of America As Represented By The Secretary Of Commerce Process for electrodepositing metal and metal alloys on tungsten, molybdenum and other difficult to plate metals
JP3200468B2 (ja) 1992-05-21 2001-08-20 日本エレクトロプレイテイング・エンジニヤース株式会社 ウエーハ用めっき装置
JP2654314B2 (ja) 1992-06-04 1997-09-17 東京応化工業株式会社 裏面洗浄装置
JPH08501827A (ja) 1992-09-15 1996-02-27 エイティアール ワイアー アンド ケーブル カンパニー,インコーポレイテッド 銅の電解メッキ方法及び装置
US5328589A (en) 1992-12-23 1994-07-12 Enthone-Omi, Inc. Functional fluid additives for acid copper electroplating baths
US5384640A (en) 1993-01-19 1995-01-24 Gaztech International Corporation Gas sample chamber for use with a source of coherent radiation
US5608943A (en) 1993-08-23 1997-03-11 Tokyo Electron Limited Apparatus for removing process liquid
US5415890A (en) 1994-01-03 1995-05-16 Eaton Corporation Modular apparatus and method for surface treatment of parts with liquid baths
US5625170A (en) 1994-01-18 1997-04-29 Nanometrics Incorporated Precision weighing to monitor the thickness and uniformity of deposited or etched thin film
US5885469B1 (en) 1996-11-05 2000-08-08 Applied Materials Inc Topographical structure of an electrostatic chuck and method of fabricating same
JP3377849B2 (ja) 1994-02-02 2003-02-17 日本エレクトロプレイテイング・エンジニヤース株式会社 ウエーハ用メッキ装置
US5528118A (en) 1994-04-01 1996-06-18 Nikon Precision, Inc. Guideless stage with isolated reaction stage
JPH07336017A (ja) * 1994-06-08 1995-12-22 Hitachi Ltd 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
US5651865A (en) 1994-06-17 1997-07-29 Eni Preferential sputtering of insulators from conductive targets
US5705223A (en) 1994-07-26 1998-01-06 International Business Machine Corp. Method and apparatus for coating a semiconductor wafer
US5516412A (en) 1995-05-16 1996-05-14 International Business Machines Corporation Vertical paddle plating cell
US5670034A (en) 1995-07-11 1997-09-23 American Plating Systems Reciprocating anode electrolytic plating apparatus and method
US6203582B1 (en) 1996-07-15 2001-03-20 Semitool, Inc. Modular semiconductor workpiece processing tool
US5838121A (en) 1996-11-18 1998-11-17 Applied Materials, Inc. Dual blade robot
US6174425B1 (en) * 1997-05-14 2001-01-16 Motorola, Inc. Process for depositing a layer of material over a substrate
US5972192A (en) 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
JPH1180989A (ja) 1997-09-02 1999-03-26 Oki Electric Ind Co Ltd メッキ装置
US6024856A (en) 1997-10-10 2000-02-15 Enthone-Omi, Inc. Copper metallization of silicon wafers using insoluble anodes
US5882498A (en) 1997-10-16 1999-03-16 Advanced Micro Devices, Inc. Method for reducing oxidation of electroplating chamber contacts and improving uniform electroplating of a substrate
JP3423631B2 (ja) 1998-02-05 2003-07-07 キヤノン株式会社 酸化亜鉛薄膜の形成方法、それを用いた半導体素子基板の製造方法及び光起電力素子の製造方法
US6391166B1 (en) 1998-02-12 2002-05-21 Acm Research, Inc. Plating apparatus and method
US6197181B1 (en) 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
TWI223678B (en) 1998-03-20 2004-11-11 Semitool Inc Process for applying a metal structure to a workpiece, the treated workpiece and a solution for electroplating copper
EP0991795B1 (en) 1998-04-21 2006-02-22 Applied Materials, Inc. Electro-chemical deposition system and method of electroplating on substrates
US6113771A (en) 1998-04-21 2000-09-05 Applied Materials, Inc. Electro deposition chemistry
US6071388A (en) 1998-05-29 2000-06-06 International Business Machines Corporation Electroplating workpiece fixture having liquid gap spacer
US6074544A (en) 1998-07-22 2000-06-13 Novellus Systems, Inc. Method of electroplating semiconductor wafer using variable currents and mass transfer to obtain uniform plated layer
ATE477353T1 (de) * 1998-10-05 2010-08-15 Semitool Inc Submikrone metallisierung unter verwendung elektrochemischer beschichtung
US6203684B1 (en) * 1998-10-14 2001-03-20 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of a semiconductor substrates
US6319384B1 (en) * 1998-10-14 2001-11-20 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
US6210555B1 (en) * 1999-01-29 2001-04-03 Faraday Technology Marketing Group, Llc Electrodeposition of metals in small recesses for manufacture of high density interconnects using reverse pulse plating
BR9906873A (pt) * 1998-10-14 2002-01-02 Faraday Technology Inc Eletrodeposição de metais em pequenos recessos usando campos elétricos modulados
US6254760B1 (en) 1999-03-05 2001-07-03 Applied Materials, Inc. Electro-chemical deposition system and method
US6251236B1 (en) 1998-11-30 2001-06-26 Applied Materials, Inc. Cathode contact ring for electrochemical deposition
US6258220B1 (en) 1998-11-30 2001-07-10 Applied Materials, Inc. Electro-chemical deposition system
US6267853B1 (en) 1999-07-09 2001-07-31 Applied Materials, Inc. Electro-chemical deposition system
US6340633B1 (en) 1999-03-26 2002-01-22 Advanced Micro Devices, Inc. Method for ramped current density plating of semiconductor vias and trenches
US6551488B1 (en) 1999-04-08 2003-04-22 Applied Materials, Inc. Segmenting of processing system into wet and dry areas
US6551484B2 (en) 1999-04-08 2003-04-22 Applied Materials, Inc. Reverse voltage bias for electro-chemical plating system and method
US6297155B1 (en) * 1999-05-03 2001-10-02 Motorola Inc. Method for forming a copper layer over a semiconductor wafer
US6261733B1 (en) 1999-05-10 2001-07-17 Agfa-Gevaert Silver salt diffusion transfer material sensitized for blue light
US6432832B1 (en) 1999-06-30 2002-08-13 Lam Research Corporation Method of improving the profile angle between narrow and wide features
US6224737B1 (en) * 1999-08-19 2001-05-01 Taiwan Semiconductor Manufacturing Company Method for improvement of gap filling capability of electrochemical deposition of copper
US6399479B1 (en) 1999-08-30 2002-06-04 Applied Materials, Inc. Processes to improve electroplating fill
US6395101B1 (en) 1999-10-08 2002-05-28 Semitool, Inc. Single semiconductor wafer processor
US6423636B1 (en) 1999-11-19 2002-07-23 Applied Materials, Inc. Process sequence for improved seed layer productivity and achieving 3mm edge exclusion for a copper metalization process on semiconductor wafer
US6344419B1 (en) * 1999-12-03 2002-02-05 Applied Materials, Inc. Pulsed-mode RF bias for sidewall coverage improvement
US6409903B1 (en) 1999-12-21 2002-06-25 International Business Machines Corporation Multi-step potentiostatic/galvanostatic plating control
US6440291B1 (en) 2000-11-30 2002-08-27 Novellus Systems, Inc. Controlled induction by use of power supply trigger in electrochemical processing
US6432821B1 (en) 2000-12-18 2002-08-13 Intel Corporation Method of copper electroplating

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277772A (ja) * 2008-05-13 2009-11-26 Fujitsu Microelectronics Ltd 電解メッキ方法および半導体装置の製造方法
US8080147B2 (en) 2008-05-13 2011-12-20 Fujitsu Semiconductor Limited Electrolytic plating method and semiconductor device manufacturing method

Also Published As

Publication number Publication date
KR20010102924A (ko) 2001-11-17
EP1160846A3 (en) 2003-12-03
TW573339B (en) 2004-01-21
KR100791393B1 (ko) 2008-01-07
US6913680B1 (en) 2005-07-05
EP1160846A2 (en) 2001-12-05

Similar Documents

Publication Publication Date Title
JP2002115097A (ja) 金属堆積を向上させるために電気バイアスを印加する方法
US7503830B2 (en) Apparatus for reduction of defects in wet processed layers
US6867136B2 (en) Method for electrochemically processing a workpiece
US6943112B2 (en) Defect-free thin and planar film processing
US9376758B2 (en) Electroplating method
Takahashi et al. Transport phenomena that control electroplated copper filling of submicron vias and trenches
US20020033342A1 (en) Packaging deposition methods
US6893548B2 (en) Method of conditioning electrochemical baths in plating technology
EP1610377A2 (en) System for modifying small structures
TWI810195B (zh) 通遮罩互連線製造中的電氧化金屬移除
US8377824B1 (en) Methods and apparatus for depositing copper on tungsten
TW201107540A (en) Pulse sequence for plating on thin seed layers
US20040188260A1 (en) Method of plating a semiconductor structure
US20060199381A1 (en) Electro-chemical deposition apparatus and method of preventing cavities in an ecd copper film
US20060081477A1 (en) Method and apparatus for establishing additive differential on surfaces for preferential plating
US20030159937A1 (en) Method to reduce the depletion of organics in electroplating baths
US7544281B2 (en) Uniform current distribution for ECP loading of wafers
US6878245B2 (en) Method and apparatus for reducing organic depletion during non-processing time periods
US20040118699A1 (en) Homogeneous copper-palladium alloy plating for enhancement of electro-migration resistance in interconnects
US20050236181A1 (en) Novel ECP method for preventing the formation of voids and contamination in vias
US20050211564A1 (en) Method and composition to enhance wetting of ECP electrolyte to copper seed
KR20140090116A (ko) 전기도금을 위한 기판들의 전류 램핑 및 전류 펄싱 진입
JP2002322592A (ja) 半導体装置の製造方法
Sun et al. APPLICATION OF AN ELECTROCHEMICAL COPPER METALLIZATION-PLANARIZATION PROCESS TO SUB-0.25 µ FEATURES
Miller A Low Cost Semiconductor Metallization/Planarization Process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080430

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110310

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110610

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121022

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121029

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130104