JP2002111516A - 自己直交符号復号回路及び自己直交符号復号方法 - Google Patents
自己直交符号復号回路及び自己直交符号復号方法Info
- Publication number
- JP2002111516A JP2002111516A JP2000293231A JP2000293231A JP2002111516A JP 2002111516 A JP2002111516 A JP 2002111516A JP 2000293231 A JP2000293231 A JP 2000293231A JP 2000293231 A JP2000293231 A JP 2000293231A JP 2002111516 A JP2002111516 A JP 2002111516A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error
- self
- decoding
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/33—Synchronisation based on error coding or decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 簡単な回路構成で実現し、大幅に誤り訂正能
力を向上可能な自己直交符号復号回路を提供する。 【解決手段】 符号同期及び直列／並列変換回路１は符
号同期をとり、受信系列Ｙを情報系列Ｉ１〜ＩＫと検査
系列Ｐとに直列／並列変換し、第１段復号回路２に出力
する。第１段復号回路２は情報系列Ｉ１〜ＩＫと検査系
列Ｐとを入力とし、それら情報系列Ｉ１〜ＩＫと検査系
列Ｐとを基に誤り訂正を行い、第１段訂正第１〜第Ｋ情
報系列Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１と遅延検査系列ＰＤとを
第２段復号回路３に出力する。第２段復号回路３は第１
段復号回路２で誤り数が減少した第１段訂正第１〜第Ｋ
情報系列Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１に対して誤り訂正を行
い、さらに誤り数を減少させる。
力を向上可能な自己直交符号復号回路を提供する。 【解決手段】 符号同期及び直列／並列変換回路１は符
号同期をとり、受信系列Ｙを情報系列Ｉ１〜ＩＫと検査
系列Ｐとに直列／並列変換し、第１段復号回路２に出力
する。第１段復号回路２は情報系列Ｉ１〜ＩＫと検査系
列Ｐとを入力とし、それら情報系列Ｉ１〜ＩＫと検査系
列Ｐとを基に誤り訂正を行い、第１段訂正第１〜第Ｋ情
報系列Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１と遅延検査系列ＰＤとを
第２段復号回路３に出力する。第２段復号回路３は第１
段復号回路２で誤り数が減少した第１段訂正第１〜第Ｋ
情報系列Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１に対して誤り訂正を行
い、さらに誤り数を減少させる。
Description
【０００１】
【発明の属する技術分野】本発明は自己直交符号復号回
路及び自己直交符号復号方法に関し、特に非常に簡単
で、装置化しやすい畳み込み符号である自己直交符号の
復号回路に関する。
路及び自己直交符号復号方法に関し、特に非常に簡単
で、装置化しやすい畳み込み符号である自己直交符号の
復号回路に関する。
【０００２】
【従来の技術】自己直交符号は復号が非常に簡単で、装
置化しやすいという特徴があり、衛星通信の分野や光通
信、あるいは有線ケーブルによる通信で広く用いられて
いる。しかしながら、従来の自己直交符号においては、
畳み込み符号の最尤復号であるＶｉｔｅｒｂｉ復号と比
較し、誤り訂正能力の点で劣る。
置化しやすいという特徴があり、衛星通信の分野や光通
信、あるいは有線ケーブルによる通信で広く用いられて
いる。しかしながら、従来の自己直交符号においては、
畳み込み符号の最尤復号であるＶｉｔｅｒｂｉ復号と比
較し、誤り訂正能力の点で劣る。
【０００３】この従来の自己直交符号の復号器の構成を
図２５に示す。尚、図２５においては、符号化率１／２
の自己直交符号の場合の構成を示している。この場合、
符号生成多項式は、 Ｇ１＝１＋ｘ2 ＋ｘ5 ＋ｘ6 ……（１） という式、直交数は４とする。自己直交符号の理論的背
景及び従来技術の復号器の実現方法の詳細については、
“符号理論”（今井秀樹著、電子情報通信学会刊、ｐ
ｐ．２７４−２７８、平成２年３月）に記載されてい
る。
図２５に示す。尚、図２５においては、符号化率１／２
の自己直交符号の場合の構成を示している。この場合、
符号生成多項式は、 Ｇ１＝１＋ｘ2 ＋ｘ5 ＋ｘ6 ……（１） という式、直交数は４とする。自己直交符号の理論的背
景及び従来技術の復号器の実現方法の詳細については、
“符号理論”（今井秀樹著、電子情報通信学会刊、ｐ
ｐ．２７４−２７８、平成２年３月）に記載されてい
る。
【０００４】符号化率１／２の自己直交符号では、符号
器において情報系列と同じ割合の検査系列を付加し、情
報系列と検査系列とが交互に並んだ送信系列を生成す
る。送信系列は線路に出力され、送信系列に誤りを付加
した受信系列Ｙが復号器に入力される。
器において情報系列と同じ割合の検査系列を付加し、情
報系列と検査系列とが交互に並んだ送信系列を生成す
る。送信系列は線路に出力され、送信系列に誤りを付加
した受信系列Ｙが復号器に入力される。
【０００５】従来の自己直交符号復号器は、符号同期及
び直列／並列変換回路７と、シンドローム系列生成回路
８と、誤り値生成回路１０と、誤り訂正部９とから構成
されている。
び直列／並列変換回路７と、シンドローム系列生成回路
８と、誤り値生成回路１０と、誤り訂正部９とから構成
されている。
【０００６】復号器に入力された受信系列は符号同期及
び直列／並列変換回路７に入力される。符号同期及び直
列／並列変換回路７は符号同期をとり、受信系列Ｙを情
報系列Ｉと検査系列Ｐとに直列／並列変換し、シンドロ
ーム系列生成回路８に出力する。
び直列／並列変換回路７に入力される。符号同期及び直
列／並列変換回路７は符号同期をとり、受信系列Ｙを情
報系列Ｉと検査系列Ｐとに直列／並列変換し、シンドロ
ーム系列生成回路８に出力する。
【０００７】符号同期は誤り値生成回路１０から入力さ
れる誤り数カウント値ＥＣを基に行う。例えば、誤り検
出数ＥＣが閾値以上の場合には符号同期がはずれている
と判断し、シンドローム系列生成回路８に出力する並列
信号の位相を変化させる。シンドローム系列生成回路８
は符号同期及び直列／並列変換回路７から入力された情
報系列Ｉと検査系列Ｐとを基に、シンドローム系列Ｓを
生成する。
れる誤り数カウント値ＥＣを基に行う。例えば、誤り検
出数ＥＣが閾値以上の場合には符号同期がはずれている
と判断し、シンドローム系列生成回路８に出力する並列
信号の位相を変化させる。シンドローム系列生成回路８
は符号同期及び直列／並列変換回路７から入力された情
報系列Ｉと検査系列Ｐとを基に、シンドローム系列Ｓを
生成する。
【０００８】このシンドローム系列生成回路８の構成を
図２６に示す。図２６において、シンドローム系列生成
回路８は第１〜第６次情報系列レジスタ８１−１〜８１
−６と、排他的論理和回路８２とから構成されている。
図２６に示す。図２６において、シンドローム系列生成
回路８は第１〜第６次情報系列レジスタ８１−１〜８１
−６と、排他的論理和回路８２とから構成されている。
【０００９】情報系列Ｉは第１次情報系列レジスタ８１
−１に入力され、クロック毎に、第２〜第６次情報系列
レジスタ８１−２〜８１−６にシフトしていく。第１〜
第６次情報系列レジスタ８１−１〜８１−６によって遅
延された情報系列Ｉは遅延情報系列ＩＤとして誤り訂正
部９に出力される。
−１に入力され、クロック毎に、第２〜第６次情報系列
レジスタ８１−２〜８１−６にシフトしていく。第１〜
第６次情報系列レジスタ８１−１〜８１−６によって遅
延された情報系列Ｉは遅延情報系列ＩＤとして誤り訂正
部９に出力される。
【００１０】情報系列レジスタの次数は生成多項式の次
数に対応している。入力された情報系列Ｉは生成多項式
の０次に対応している。０でない係数を持つ生成多項式
の次数に対応するデータ及び検査系列Ｐは排他的論理和
回路８２に入力される。
数に対応している。入力された情報系列Ｉは生成多項式
の０次に対応している。０でない係数を持つ生成多項式
の次数に対応するデータ及び検査系列Ｐは排他的論理和
回路８２に入力される。
【００１１】本例の生成多項式は、０，２，５，６次に
０でない係数を持つので、情報系列Ｉと、第２、第５、
第６情報系列レジスタ出力と、検査系列Ｐとが排他的論
理和回路８２に入力される。排他的論理和回路８２は入
力信号の排他的論理和をとり、シンドローム系列Ｓとし
て誤り値生成回路１０に出力する。
０でない係数を持つので、情報系列Ｉと、第２、第５、
第６情報系列レジスタ出力と、検査系列Ｐとが排他的論
理和回路８２に入力される。排他的論理和回路８２は入
力信号の排他的論理和をとり、シンドローム系列Ｓとし
て誤り値生成回路１０に出力する。
【００１２】誤り値生成回路１０はシンドローム系列生
成回路８から入力されたシンドローム系列Ｓを基に誤り
値を導出する。誤り値生成回路１０の構成を図２７に示
す。図２７において、誤り値生成回路１０は第０〜第５
次シンドロームレジスタ１０１−０〜１０１−５と、多
数決判定回路１０３と、誤り検出数カウンタ１０４と、
シンドローム修正用排他的論理和回路１０２−１〜１０
２−３とから構成されている。シンドロームレジスタの
次数は生成多項式の次数に対応している。
成回路８から入力されたシンドローム系列Ｓを基に誤り
値を導出する。誤り値生成回路１０の構成を図２７に示
す。図２７において、誤り値生成回路１０は第０〜第５
次シンドロームレジスタ１０１−０〜１０１−５と、多
数決判定回路１０３と、誤り検出数カウンタ１０４と、
シンドローム修正用排他的論理和回路１０２−１〜１０
２−３とから構成されている。シンドロームレジスタの
次数は生成多項式の次数に対応している。
【００１３】入力されたシンドローム系列Ｓは生成多項
式の最高次（６次）に対応している。０でない係数を持
つ生成多項式の次数に対応するデータは、多数決判定回
路１０３に入力される。直交数をＪとすると、多数決判
定回路１０３の判定閾値Ａは、
式の最高次（６次）に対応している。０でない係数を持
つ生成多項式の次数に対応するデータは、多数決判定回
路１０３に入力される。直交数をＪとすると、多数決判
定回路１０３の判定閾値Ａは、
【数１】 となる。
【００１４】多数決判定回路１０３は値が“１”である
入力信号数が判定閾値Ａ以上の場合には誤りが発生した
と判断し、誤り値Ｅとして“１”を出力する。多数決判
定回路１０３は値が“１”である入力信号数が判定閾値
Ａ未満の場合には誤りなしと判断し、誤り値Ｅとして
“０”を出力する。
入力信号数が判定閾値Ａ以上の場合には誤りが発生した
と判断し、誤り値Ｅとして“１”を出力する。多数決判
定回路１０３は値が“１”である入力信号数が判定閾値
Ａ未満の場合には誤りなしと判断し、誤り値Ｅとして
“０”を出力する。
【００１５】本例の生成多項式は、０，２，５，６次
に、０でない係数を持つので、第０、第２、第５シンド
ロームレジスタ１０１−０，１０１−２，１０１−５の
出力とシンドローム系列Ｓとが多数決判定回路１０３に
入力される。したがって、多数決判定回路１０３は４つ
の入力信号を持つ。多数決判定回路１０３は４つの入力
信号のうち、値が“１”である入力信号が３以上ある場
合には誤りが発生したと判断し、誤り値Ｅとして“１”
を出力する。
に、０でない係数を持つので、第０、第２、第５シンド
ロームレジスタ１０１−０，１０１−２，１０１−５の
出力とシンドローム系列Ｓとが多数決判定回路１０３に
入力される。したがって、多数決判定回路１０３は４つ
の入力信号を持つ。多数決判定回路１０３は４つの入力
信号のうち、値が“１”である入力信号が３以上ある場
合には誤りが発生したと判断し、誤り値Ｅとして“１”
を出力する。
【００１６】シンドローム系列Ｓは高次のシンドローム
レジスタから低次のシンドロームレジスタへクロック毎
にシフトしていく。多数決判定回路１０３で誤りを検出
した場合、その誤りの影響をシンドローム系列Ｓから除
去することによって、誤り訂正能力を向上可能なことが
知られている。誤りの影響をシンドローム系列Ｓから除
去するため、多数決判定回路１０３に入力される信号
は、誤りを検出した場合に値を反転し、低次のシンドロ
ームレジスタに入力する。
レジスタから低次のシンドロームレジスタへクロック毎
にシフトしていく。多数決判定回路１０３で誤りを検出
した場合、その誤りの影響をシンドローム系列Ｓから除
去することによって、誤り訂正能力を向上可能なことが
知られている。誤りの影響をシンドローム系列Ｓから除
去するため、多数決判定回路１０３に入力される信号
は、誤りを検出した場合に値を反転し、低次のシンドロ
ームレジスタに入力する。
【００１７】具体的には、シンドローム修正用排他的論
理和回路１０２−１〜１０２−３によって値の反転を行
う。シンドローム修正用排他的論理和回路１０２−１〜
１０２−３はそれぞれ、シンドローム系列Ｓと第５、第
２シンドローム情報系列レジスタ１０１−５，１０１−
２の出力を第１の入力とし、誤り値Ｅを第２の入力とす
る。シンドローム修正用排他的論理和回路１０２−１〜
１０２−３は第１の入力と第２の入力との排他的論理和
をとり、排他的論理和結果をそれぞれ第５、第４、第１
次シンドロームレジスタ１０１−５，１０１−４，１０
１−１に出力する。
理和回路１０２−１〜１０２−３によって値の反転を行
う。シンドローム修正用排他的論理和回路１０２−１〜
１０２−３はそれぞれ、シンドローム系列Ｓと第５、第
２シンドローム情報系列レジスタ１０１−５，１０１−
２の出力を第１の入力とし、誤り値Ｅを第２の入力とす
る。シンドローム修正用排他的論理和回路１０２−１〜
１０２−３は第１の入力と第２の入力との排他的論理和
をとり、排他的論理和結果をそれぞれ第５、第４、第１
次シンドロームレジスタ１０１−５，１０１−４，１０
１−１に出力する。
【００１８】誤り検出数カウンタ１０４は誤り値Ｅを入
力とし、一定時間に検出した誤り数をカウントする。カ
ウントした誤り検出数ＥＣは符号同期及び直列／並列変
換回路７に出力される。誤り訂正部９は誤り値生成回路
８から入力された誤り値Ｅを基に、シンドローム系列生
成回路１０から入力された遅延情報系列ＩＤを訂正し、
訂正情報系列ＩＣとして出力する。
力とし、一定時間に検出した誤り数をカウントする。カ
ウントした誤り検出数ＥＣは符号同期及び直列／並列変
換回路７に出力される。誤り訂正部９は誤り値生成回路
８から入力された誤り値Ｅを基に、シンドローム系列生
成回路１０から入力された遅延情報系列ＩＤを訂正し、
訂正情報系列ＩＣとして出力する。
【００１９】
【発明が解決しようとする課題】上述した従来の自己直
交符号復号回路では、復号が非常に簡単で装置化しやす
いが、畳み込み符号の最尤復号であるＶｉｔｅｒｂｉ復
号と比較して、誤り訂正能力が低いという問題がある。
交符号復号回路では、復号が非常に簡単で装置化しやす
いが、畳み込み符号の最尤復号であるＶｉｔｅｒｂｉ復
号と比較して、誤り訂正能力が低いという問題がある。
【００２０】そこで、本発明の目的は上記の問題点を解
消し、簡単な回路構成で実現することができ、大幅に誤
り訂正能力を向上させることができる自己直交符号復号
回路及びその方法を提供することにある。
消し、簡単な回路構成で実現することができ、大幅に誤
り訂正能力を向上させることができる自己直交符号復号
回路及びその方法を提供することにある。
【００２１】
【課題を解決するための手段】本発明による自己直交符
号復号回路は、自己直交符号に対する復号を行う自己直
交符号復号回路であって、前記自己直交符号に対する復
号を複数回繰り返すようにしている。
号復号回路は、自己直交符号に対する復号を行う自己直
交符号復号回路であって、前記自己直交符号に対する復
号を複数回繰り返すようにしている。
【００２２】本発明による他の自己直交符号復号回路
は、情報系列に検査系列を付加して並列／直列変換した
送信系列に誤りが付加された受信系列の前記誤りのみに
よって決定されるシンドロームビットを基に自己直交符
号に対する復号を行う自己直交符号復号回路であって、
前記自己直交符号に対する復号を複数回繰り返すための
複数段の復号回路と、前記複数段の復号回路のうちの最
終段の復号回路を除く復号回路各々に設けられかつ前記
検査系列を遅延させて次段の復号回路に入力する検査系
列レジスタとを備えている。
は、情報系列に検査系列を付加して並列／直列変換した
送信系列に誤りが付加された受信系列の前記誤りのみに
よって決定されるシンドロームビットを基に自己直交符
号に対する復号を行う自己直交符号復号回路であって、
前記自己直交符号に対する復号を複数回繰り返すための
複数段の復号回路と、前記複数段の復号回路のうちの最
終段の復号回路を除く復号回路各々に設けられかつ前記
検査系列を遅延させて次段の復号回路に入力する検査系
列レジスタとを備えている。
【００２３】本発明による自己直交符号復号方法は、自
己直交符号に対する復号を行う自己直交符号復号方法で
あって、前記自己直交符号に対する復号を複数回繰り返
すようにしている。
己直交符号に対する復号を行う自己直交符号復号方法で
あって、前記自己直交符号に対する復号を複数回繰り返
すようにしている。
【００２４】本発明による他の自己直交符号復号方法
は、情報系列に検査系列を付加して並列／直列変換した
送信系列に誤りが付加された受信系列の前記誤りのみに
よって決定されるシンドロームビットを基に自己直交符
号に対する復号を行う自己直交符号復号方法であって、
前記自己直交符号に対する復号を複数回繰り返すための
複数段の復号回路のうちの最終段の復号回路を除く復号
回路各々において前記検査系列を遅延させて次段の復号
回路に入力するステップを備えている。
は、情報系列に検査系列を付加して並列／直列変換した
送信系列に誤りが付加された受信系列の前記誤りのみに
よって決定されるシンドロームビットを基に自己直交符
号に対する復号を行う自己直交符号復号方法であって、
前記自己直交符号に対する復号を複数回繰り返すための
複数段の復号回路のうちの最終段の復号回路を除く復号
回路各々において前記検査系列を遅延させて次段の復号
回路に入力するステップを備えている。
【００２５】すなわち、本発明の自己直交符号復号回路
では、自己直交符号に対する復号を複数回繰り返すこと
によって、誤り訂正能力を向上させるようにした回路及
び方法である。
では、自己直交符号に対する復号を複数回繰り返すこと
によって、誤り訂正能力を向上させるようにした回路及
び方法である。
【００２６】より具体的に、本発明の自己直交符号復号
回路では、検査系列レジスタによって検査系列を遅延さ
せて次段復号回路に入力する構成をとることによって、
復号を複数回繰り返すことが可能となり、誤り訂正能力
が大幅に向上可能となる。
回路では、検査系列レジスタによって検査系列を遅延さ
せて次段復号回路に入力する構成をとることによって、
復号を複数回繰り返すことが可能となり、誤り訂正能力
が大幅に向上可能となる。
【００２７】また、本発明の自己直交符号復号回路で
は、１回目の復号の閾値判定閾値を大きく設定し、誤り
である確率が高いものだけを訂正し、復号を繰り返すの
にしたがって閾値判定回路の閾値を徐々に減少させ、誤
りである確率が低いものも訂正していくことによって、
誤訂正が起こりにくくなり、誤り訂正能力が大幅に向上
可能となる。
は、１回目の復号の閾値判定閾値を大きく設定し、誤り
である確率が高いものだけを訂正し、復号を繰り返すの
にしたがって閾値判定回路の閾値を徐々に減少させ、誤
りである確率が低いものも訂正していくことによって、
誤訂正が起こりにくくなり、誤り訂正能力が大幅に向上
可能となる。
【００２８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の実施の形態
による自己直交符号復号回路の構成を示すブロック図で
ある。図１において、本発明の実施の形態による自己直
交符号復号回路は符号同期及び直列／並列変換回路１
と、第１段復号回路２と、第２段復号回路３とから構成
されている。
て図面を参照して説明する。図１は本発明の実施の形態
による自己直交符号復号回路の構成を示すブロック図で
ある。図１において、本発明の実施の形態による自己直
交符号復号回路は符号同期及び直列／並列変換回路１
と、第１段復号回路２と、第２段復号回路３とから構成
されている。
【００２９】ここで、符号化率をＫ／（Ｋ＋１）、直交
数Ｊとし、第１〜第Ｋの生成多項式Ｇ1 〜ＧK を、
数Ｊとし、第１〜第Ｋの生成多項式Ｇ1 〜ＧK を、
【数２】 ……（２） ｄ1,1 ＜ｄ1,2 ＜……＜ｄ1,J ｄ2,1 ＜ｄ2,2 ＜……＜ｄ2,J ・ ・ ・ ｄK,1 ＜ｄK,2 ＜……＜ｄK,J とする。直交数Ｊは生成多項式が０でない係数をもつ次
数の個数である。
数の個数である。
【００３０】符号化率Ｋ／（Ｋ＋１）の自己直交符号で
は図示せぬ符号器において第１〜Ｋ情報系列に検査系列
を付加し、Ｋ＋１個の並列信号を並列／直列変換した送
信系列を生成する。送信系列は線路に出力され、送信系
列に誤りを付加した受信系列Ｙが復号回路に入力され
る。尚、自己直交符号については、“符号理論”（今井
秀樹著、電子情報通信学会刊、ｐｐ．２７４−２７８、
平成２年３月）に記載されている。
は図示せぬ符号器において第１〜Ｋ情報系列に検査系列
を付加し、Ｋ＋１個の並列信号を並列／直列変換した送
信系列を生成する。送信系列は線路に出力され、送信系
列に誤りを付加した受信系列Ｙが復号回路に入力され
る。尚、自己直交符号については、“符号理論”（今井
秀樹著、電子情報通信学会刊、ｐｐ．２７４−２７８、
平成２年３月）に記載されている。
【００３１】復号回路に入力された受信系列Ｙは符号同
期及び直列／並列変換回路１に入力される。符号同期及
び直列／並列変換回路１は符号同期をとり、受信系列Ｙ
を情報系列Ｉ１〜ＩＫと検査系列Ｐとに直列／並列変換
し、第１段復号回路２に出力する。
期及び直列／並列変換回路１に入力される。符号同期及
び直列／並列変換回路１は符号同期をとり、受信系列Ｙ
を情報系列Ｉ１〜ＩＫと検査系列Ｐとに直列／並列変換
し、第１段復号回路２に出力する。
【００３２】符号同期は第１段復号回路２から入力され
る誤り検出数ＥＣを基に行う。例えば、誤り検出数ＥＣ
が閾値以上の場合には符号同期がはずれていると判断
し、第１段復号回路２に出力する並列信号の位相を変化
させる。
る誤り検出数ＥＣを基に行う。例えば、誤り検出数ＥＣ
が閾値以上の場合には符号同期がはずれていると判断
し、第１段復号回路２に出力する並列信号の位相を変化
させる。
【００３３】第１段復号回路２は情報系列Ｉ１〜ＩＫと
検査系列Ｐとを入力とし、それら情報系列Ｉ１〜ＩＫと
検査系列Ｐとを基に誤り訂正を行い、第１段訂正第１〜
第Ｋ情報系列Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１と遅延検査系列Ｐ
Ｄとを第２段復号回路３に出力する。
検査系列Ｐとを入力とし、それら情報系列Ｉ１〜ＩＫと
検査系列Ｐとを基に誤り訂正を行い、第１段訂正第１〜
第Ｋ情報系列Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１と遅延検査系列Ｐ
Ｄとを第２段復号回路３に出力する。
【００３４】第２段復号回路３は第１段復号回路２で誤
り数が減少した第１段訂正第１〜第Ｋ情報系列Ｉ１＿Ｃ
１〜ＩＫ＿Ｃ１に対して誤り訂正を行い、更に誤り数を
減少させる。
り数が減少した第１段訂正第１〜第Ｋ情報系列Ｉ１＿Ｃ
１〜ＩＫ＿Ｃ１に対して誤り訂正を行い、更に誤り数を
減少させる。
【００３５】図２は図１の第１段復号回路２の構成を示
すブロック図である。図２において、第１段復号回路２
はシンドローム系列生成回路２１と、誤り値生成回路２
２と、誤り訂正回路２３と、誤り検出数カウンタ２４
と、検査系列レジスタ２５とから構成されている。
すブロック図である。図２において、第１段復号回路２
はシンドローム系列生成回路２１と、誤り値生成回路２
２と、誤り訂正回路２３と、誤り検出数カウンタ２４
と、検査系列レジスタ２５とから構成されている。
【００３６】シンドローム系列生成回路２１は符号同期
及び直列／並列変換回路１から入力された第１〜第Ｋ情
報系列Ｉ１〜ＩＫと検査系列Ｐとを基にシンドローム系
列Ｓ１を生成する。誤り値生成回路２２はシンドローム
系列生成回路２１から入力されたシンドローム系列Ｓ１
を基に誤り値を導出する。
及び直列／並列変換回路１から入力された第１〜第Ｋ情
報系列Ｉ１〜ＩＫと検査系列Ｐとを基にシンドローム系
列Ｓ１を生成する。誤り値生成回路２２はシンドローム
系列生成回路２１から入力されたシンドローム系列Ｓ１
を基に誤り値を導出する。
【００３７】誤り検出数カウンタ２４は誤り値Ｅ１＿１
〜ＥＫ＿１を入力とし、一定時間に検出した誤り数をカ
ウントする。カウントした誤り検出数ＥＣは符号同期及
び直列／並列変換回路１に出力される。
〜ＥＫ＿１を入力とし、一定時間に検出した誤り数をカ
ウントする。カウントした誤り検出数ＥＣは符号同期及
び直列／並列変換回路１に出力される。
【００３８】誤り訂正回路２３は誤り値生成回路２２か
ら入力された誤り値Ｅ１＿１〜ＥＫ＿１を基に、シンド
ローム系列生成回路２１から入力された遅延情報系列Ｉ
１＿Ｄ１〜ＩＫ＿Ｄ１を訂正し、第１段訂正第１〜第Ｋ
情報系列Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１を第２段復号回路３へ
出力する。
ら入力された誤り値Ｅ１＿１〜ＥＫ＿１を基に、シンド
ローム系列生成回路２１から入力された遅延情報系列Ｉ
１＿Ｄ１〜ＩＫ＿Ｄ１を訂正し、第１段訂正第１〜第Ｋ
情報系列Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１を第２段復号回路３へ
出力する。
【００３９】検査系列レジスタ２５は検査系列Ｐを第２
段復号回路３へ渡すために用いられる。第１〜第Ｋの生
成多項式Ｇ1 〜ＧK の最大次数ｄ1,J 〜ｄK,J の最大値
をｄ max とすると、検査系列レジスタ２５はｄmax 個の
シフトレジスタから構成されることになる。検査系列Ｐ
は検査系列レジスタ２５に入力され、クロック毎にシフ
トされていく。ｄmax クロック遅延された検査系列Ｐは
遅延検査系列ＰＤとして第２段復号回路３に出力され
る。
段復号回路３へ渡すために用いられる。第１〜第Ｋの生
成多項式Ｇ1 〜ＧK の最大次数ｄ1,J 〜ｄK,J の最大値
をｄ max とすると、検査系列レジスタ２５はｄmax 個の
シフトレジスタから構成されることになる。検査系列Ｐ
は検査系列レジスタ２５に入力され、クロック毎にシフ
トされていく。ｄmax クロック遅延された検査系列Ｐは
遅延検査系列ＰＤとして第２段復号回路３に出力され
る。
【００４０】図３は図２のシンドローム系列生成回路２
１の構成を示すブロック図である。図３において、シン
ドローム系列生成回路２１は第１〜第Ｋ情報系列レジス
タ２１１−１〜２１１−Ｋと、第１〜第Ｋ情報系列排他
的論理和回路２１２−１〜２１２−Ｋと、シンドローム
系列生成排他的論理和回路２１３とから構成されてい
る。
１の構成を示すブロック図である。図３において、シン
ドローム系列生成回路２１は第１〜第Ｋ情報系列レジス
タ２１１−１〜２１１−Ｋと、第１〜第Ｋ情報系列排他
的論理和回路２１２−１〜２１２−Ｋと、シンドローム
系列生成排他的論理和回路２１３とから構成されてい
る。
【００４１】第１〜第Ｋ情報系列レジスタ２１１−１〜
２１１−Ｋは、第１〜第Ｋの生成多項式Ｇ1 〜ＧK の最
大次数ｄ1,J 〜ｄK,J の最大値をｄmax とすると、それ
ぞれ、ｄmax 個のシフトレジスタから構成されることに
なる。第１〜第Ｋ情報系列Ｉ１〜ＩＫは第１〜第Ｋ情報
系列レジスタ２１１−１〜２１１−Ｋに入力され、クロ
ック毎にシフトしていく。ｄmax クロック遅延された第
１〜第Ｋ情報系列Ｉ１〜ＩＫは遅延第１〜第Ｋ情報系列
Ｉ１＿Ｄ１〜ＩＫ＿Ｄ１として誤り訂正回路２３に出力
される。
２１１−Ｋは、第１〜第Ｋの生成多項式Ｇ1 〜ＧK の最
大次数ｄ1,J 〜ｄK,J の最大値をｄmax とすると、それ
ぞれ、ｄmax 個のシフトレジスタから構成されることに
なる。第１〜第Ｋ情報系列Ｉ１〜ＩＫは第１〜第Ｋ情報
系列レジスタ２１１−１〜２１１−Ｋに入力され、クロ
ック毎にシフトしていく。ｄmax クロック遅延された第
１〜第Ｋ情報系列Ｉ１〜ＩＫは遅延第１〜第Ｋ情報系列
Ｉ１＿Ｄ１〜ＩＫ＿Ｄ１として誤り訂正回路２３に出力
される。
【００４２】第１〜第Ｋ情報系列レジスタ２１１−１〜
２１１−Ｋ中のｄmax 個のシフトレジスタは第１〜第Ｋ
生成多項式の次数に対応している。具体的には、第１〜
第Ｋ情報系列Ｉ１〜ＩＫが入力される１段目のレジスタ
の出力は生成多項式の１次に対応し、ｄmax 段目のシフ
トレジスタの出力は生成多項式のｄmax 次に対応してい
る。第１〜第Ｋ情報系列Ｉ１〜ＩＫは生成多項式の０次
に対応している。
２１１−Ｋ中のｄmax 個のシフトレジスタは第１〜第Ｋ
生成多項式の次数に対応している。具体的には、第１〜
第Ｋ情報系列Ｉ１〜ＩＫが入力される１段目のレジスタ
の出力は生成多項式の１次に対応し、ｄmax 段目のシフ
トレジスタの出力は生成多項式のｄmax 次に対応してい
る。第１〜第Ｋ情報系列Ｉ１〜ＩＫは生成多項式の０次
に対応している。
【００４３】０でない係数を持つ生成多項式の次数に対
応する信号は第１〜第Ｋ情報系列排他的論理和回路２１
２−１〜２１２−Ｋに入力される。例えば、第１生成多
項式Ｇ1 はｄ1,1 〜ｄ1,J 次のＪ個の次数で０でない係
数を持つので、第１〜第Ｋ情報系列レジスタ２１１−１
中のｄ1,1 番目〜ｄ1,J 番目のシフトレジスタの出力が
第１情報系列排他的論理和回路２１２−１に入力され
る。
応する信号は第１〜第Ｋ情報系列排他的論理和回路２１
２−１〜２１２−Ｋに入力される。例えば、第１生成多
項式Ｇ1 はｄ1,1 〜ｄ1,J 次のＪ個の次数で０でない係
数を持つので、第１〜第Ｋ情報系列レジスタ２１１−１
中のｄ1,1 番目〜ｄ1,J 番目のシフトレジスタの出力が
第１情報系列排他的論理和回路２１２−１に入力され
る。
【００４４】第１〜第Ｋ情報系列排他的論理和回路２１
２−１〜２１２−ＫはそれぞれＪ個の入力信号の排他的
論理和をとり、演算結果をシンドローム系列生成排他的
論理和回路２１３に出力する。シンドローム系列生成排
他的論理和回路２１３は第１〜第Ｋ情報系列排他的論理
和回路２１２−１〜２１２−Ｋの出力と、検査系列Ｐと
の排他的論理和をとり、演算結果をシンドローム系列Ｓ
１として誤り値生成回路２２に出力する。
２−１〜２１２−ＫはそれぞれＪ個の入力信号の排他的
論理和をとり、演算結果をシンドローム系列生成排他的
論理和回路２１３に出力する。シンドローム系列生成排
他的論理和回路２１３は第１〜第Ｋ情報系列排他的論理
和回路２１２−１〜２１２−Ｋの出力と、検査系列Ｐと
の排他的論理和をとり、演算結果をシンドローム系列Ｓ
１として誤り値生成回路２２に出力する。
【００４５】図４は図２の誤り値生成回路２２の構成を
示すブロック図である。図４において、誤り値生成回路
２２はシンドロームレジスタ２２１と、第１〜第Ｋ閾値
判定回路２２２−１〜２２２−Ｋとから構成されてい
る。
示すブロック図である。図４において、誤り値生成回路
２２はシンドロームレジスタ２２１と、第１〜第Ｋ閾値
判定回路２２２−１〜２２２−Ｋとから構成されてい
る。
【００４６】シンドロームレジスタ２２１はｄmax 個の
シフトレジスタから構成されている。シンドローム系列
Ｓ１はシンドロームレジスタ２２１に入力され、クロッ
ク毎にシフトされていく。シンドロームレジスタ２２１
中のｄmax 個のシフトレジスタは生成多項式の次数に対
応している。具体的には、シンドローム系列Ｓ１が入力
される１段目のレジスタの出力は生成多項式の（ｄmax
−１）次に対応し、ｄ max 段目のシフトレジスタの出力
は生成多項式の０次に対応している。シンドローム系列
Ｓ１は生成多項式のｄmax 次に対応している。
シフトレジスタから構成されている。シンドローム系列
Ｓ１はシンドロームレジスタ２２１に入力され、クロッ
ク毎にシフトされていく。シンドロームレジスタ２２１
中のｄmax 個のシフトレジスタは生成多項式の次数に対
応している。具体的には、シンドローム系列Ｓ１が入力
される１段目のレジスタの出力は生成多項式の（ｄmax
−１）次に対応し、ｄ max 段目のシフトレジスタの出力
は生成多項式の０次に対応している。シンドローム系列
Ｓ１は生成多項式のｄmax 次に対応している。
【００４７】０でない係数を持つ生成多項式の次数に対
応する信号は、対応する閾値判定回路に出力される。例
えば、第１生成多項式Ｇ1 はｄ1,1 〜ｄ1,J 次のＪ個の
次数で０でない係数を持つので、シンドロームレジスタ
２２１中の（ｄmax −ｄ1,1）段目〜（ｄmax −
ｄ1,J ）段目のシフトレジスタの出力が第１閾値判定回
路２２２−１に出力される。
応する信号は、対応する閾値判定回路に出力される。例
えば、第１生成多項式Ｇ1 はｄ1,1 〜ｄ1,J 次のＪ個の
次数で０でない係数を持つので、シンドロームレジスタ
２２１中の（ｄmax −ｄ1,1）段目〜（ｄmax −
ｄ1,J ）段目のシフトレジスタの出力が第１閾値判定回
路２２２−１に出力される。
【００４８】第１〜第Ｋ閾値判定回路２２２−１〜２２
２−ＫはＪ個の入力信号のうち、値が“１”である信号
がＢ個以上ある場合に誤りが発生したと判断し、誤り値
Ｅ１＿１〜ＥＫ＿１として“１”を出力する。ここで、
Ｂ個は、
２−ＫはＪ個の入力信号のうち、値が“１”である信号
がＢ個以上ある場合に誤りが発生したと判断し、誤り値
Ｅ１＿１〜ＥＫ＿１として“１”を出力する。ここで、
Ｂ個は、
【数３】 である。
【００４９】値が“１”である信号がＢ個未満の場合に
は誤りなしと判断し、誤り値Ｅ１＿１〜ＥＫ＿１として
“０”を出力する。例えば、第１閾値判定回路２２２−
１の入力信号の内、値が“１”である信号がＢ個あった
場合、シンドローム系列生成回路２１から出力される遅
延第１〜第Ｋ情報系列Ｉ１＿Ｄ１に誤りが発生したと判
断し、誤り値Ｅ１＿１として“１”を出力する。閾値判
定回路閾値ＢはＪを超えない範囲で任意に設定すること
ができる。
は誤りなしと判断し、誤り値Ｅ１＿１〜ＥＫ＿１として
“０”を出力する。例えば、第１閾値判定回路２２２−
１の入力信号の内、値が“１”である信号がＢ個あった
場合、シンドローム系列生成回路２１から出力される遅
延第１〜第Ｋ情報系列Ｉ１＿Ｄ１に誤りが発生したと判
断し、誤り値Ｅ１＿１として“１”を出力する。閾値判
定回路閾値ＢはＪを超えない範囲で任意に設定すること
ができる。
【００５０】閾値判定回路で誤りを検出した場合、その
誤りの影響をシンドローム系列Ｓ１から除去することに
よって、誤り訂正能力を向上させることができる。誤り
の影響をシンドローム系列Ｓ１から除去するため、誤り
値Ｅ１＿１〜ＥＫ＿１をシンドロームレジスタ２２１に
フィードバックする。フィードバックされた誤り値が１
の場合、対応するシフトレジスタのレジスタ値を反転さ
せる。
誤りの影響をシンドローム系列Ｓ１から除去することに
よって、誤り訂正能力を向上させることができる。誤り
の影響をシンドローム系列Ｓ１から除去するため、誤り
値Ｅ１＿１〜ＥＫ＿１をシンドロームレジスタ２２１に
フィードバックする。フィードバックされた誤り値が１
の場合、対応するシフトレジスタのレジスタ値を反転さ
せる。
【００５１】例えば、誤り値Ｅ１＿１が“１”の場合に
は、シンドロームレジスタ２２１中の（ｄmax −
ｄ1,1 ）段目〜（ｄmax −ｄ1,J ）段目のシフトレジス
タの値を反転させる。
は、シンドロームレジスタ２２１中の（ｄmax −
ｄ1,1 ）段目〜（ｄmax −ｄ1,J ）段目のシフトレジス
タの値を反転させる。
【００５２】図５は図１の第２段復号回路３の構成を示
すブロック図である。図５において、第２段復号回路３
はシンドローム系列生成回路３１と、誤り値生成回路３
２と、誤り訂正回路３３とから構成されている。
すブロック図である。図５において、第２段復号回路３
はシンドローム系列生成回路３１と、誤り値生成回路３
２と、誤り訂正回路３３とから構成されている。
【００５３】第２段復号回路３は符号同期のための誤り
検出数カウンタと、次段の復号回路へ検査系列を渡すた
めの検査系列レジスタがないこと、及び誤り値生成回路
３２中の閾値判定回路の閾値が異なること以外は図２に
示す第１段復号回路２と全く同じ構成で実現することが
でき、動作も同じである。
検出数カウンタと、次段の復号回路へ検査系列を渡すた
めの検査系列レジスタがないこと、及び誤り値生成回路
３２中の閾値判定回路の閾値が異なること以外は図２に
示す第１段復号回路２と全く同じ構成で実現することが
でき、動作も同じである。
【００５４】シンドローム系列生成回路３１は第１段復
号回路２から入力された第１段訂正第１〜第Ｋ情報系列
Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１と遅延検査系列ＰＤとを基にシ
ンドローム系列Ｓ２を生成する。誤り値生成回路３２は
シンドローム系列生成回路３１から入力されたシンドロ
ーム系列Ｓ２を基に、誤り値を導出する。
号回路２から入力された第１段訂正第１〜第Ｋ情報系列
Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１と遅延検査系列ＰＤとを基にシ
ンドローム系列Ｓ２を生成する。誤り値生成回路３２は
シンドローム系列生成回路３１から入力されたシンドロ
ーム系列Ｓ２を基に、誤り値を導出する。
【００５５】誤り訂正回路３３は誤り値生成回路３２か
ら入力された誤り値Ｅ１＿２〜ＥＫ＿２を基に、シンド
ローム系列生成回路３１から入力された遅延情報系列Ｉ
１＿Ｄ２〜ＩＫ＿Ｄ２を訂正し、第２段訂正第１〜第Ｋ
情報系列Ｉ１＿Ｃ２〜ＩＫ＿Ｃ２として出力する。
ら入力された誤り値Ｅ１＿２〜ＥＫ＿２を基に、シンド
ローム系列生成回路３１から入力された遅延情報系列Ｉ
１＿Ｄ２〜ＩＫ＿Ｄ２を訂正し、第２段訂正第１〜第Ｋ
情報系列Ｉ１＿Ｃ２〜ＩＫ＿Ｃ２として出力する。
【００５６】図６は図５のシンドローム系列生成回路３
１の構成を示すブロック図である。図６において、シン
ドローム系列生成回路３１は第１〜第Ｋ情報系列レジス
タ３１１−１〜３１１−Ｋと、第１〜第Ｋ情報系列排他
的論理和回路３１２−１〜３１２−Ｋと、シンドローム
系列生成排他的論理和回路３１３とから構成されてい
る。
１の構成を示すブロック図である。図６において、シン
ドローム系列生成回路３１は第１〜第Ｋ情報系列レジス
タ３１１−１〜３１１−Ｋと、第１〜第Ｋ情報系列排他
的論理和回路３１２−１〜３１２−Ｋと、シンドローム
系列生成排他的論理和回路３１３とから構成されてい
る。
【００５７】第１〜第Ｋ情報系列レジスタ３１１−１〜
３１１−Ｋはｄmax 個のシフトレジスタから構成されて
いる。第１段訂正第１〜第Ｋ情報系列Ｉ１＿Ｃ１〜ＩＫ
＿Ｃ１は第１〜第Ｋ情報系列レジスタ３１１−１〜３１
１−Ｋに入力され、クロック毎にシフトされていく。ｄ
max クロック遅延された第１段訂正第１〜第Ｋ情報系列
Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１は遅延第１〜第Ｋ情報系列Ｉ１
＿Ｄ２〜ＩＫ＿Ｄ２として誤り訂正回路３３に出力され
る。
３１１−Ｋはｄmax 個のシフトレジスタから構成されて
いる。第１段訂正第１〜第Ｋ情報系列Ｉ１＿Ｃ１〜ＩＫ
＿Ｃ１は第１〜第Ｋ情報系列レジスタ３１１−１〜３１
１−Ｋに入力され、クロック毎にシフトされていく。ｄ
max クロック遅延された第１段訂正第１〜第Ｋ情報系列
Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１は遅延第１〜第Ｋ情報系列Ｉ１
＿Ｄ２〜ＩＫ＿Ｄ２として誤り訂正回路３３に出力され
る。
【００５８】第１段復号回路２中のシンドローム系列生
成回路２１と同様に、第１〜第Ｋ情報系列レジスタ３１
１−１〜３１１−Ｋ中のｄmax 個のシフトレジスタは第
１〜第Ｋ生成多項式の次数に対応している。０でない係
数を持つ生成多項式の次数に対応する信号は、第１〜第
Ｋ情報系列排他的論理和回路３１２−１〜３１２−Ｋに
入力される。
成回路２１と同様に、第１〜第Ｋ情報系列レジスタ３１
１−１〜３１１−Ｋ中のｄmax 個のシフトレジスタは第
１〜第Ｋ生成多項式の次数に対応している。０でない係
数を持つ生成多項式の次数に対応する信号は、第１〜第
Ｋ情報系列排他的論理和回路３１２−１〜３１２−Ｋに
入力される。
【００５９】第１〜第Ｋ情報系列排他的論理和回路３１
２−１〜３１２−ＫはそれぞれＪ個の入力信号の排他的
論理和をとり、演算結果をシンドローム系列生成排他的
論理和回路３１３に出力する。シンドローム系列生成排
他的論理和回路３１３は第１〜第Ｋ情報系列排他的論理
和回路３１２−１〜３１２−Ｋの出力と、遅延検査系列
ＰＤとの排他的論理和をとり、演算結果をシンドローム
系列Ｓ２として誤り値生成回路３２に出力する。
２−１〜３１２−ＫはそれぞれＪ個の入力信号の排他的
論理和をとり、演算結果をシンドローム系列生成排他的
論理和回路３１３に出力する。シンドローム系列生成排
他的論理和回路３１３は第１〜第Ｋ情報系列排他的論理
和回路３１２−１〜３１２−Ｋの出力と、遅延検査系列
ＰＤとの排他的論理和をとり、演算結果をシンドローム
系列Ｓ２として誤り値生成回路３２に出力する。
【００６０】図７は図５の誤り値生成回路３２の構成を
示すブロック図である。図７において、誤り値生成回路
３２はシンドロームレジスタ３２１と、第１〜第Ｋ閾値
判定回路３２２−１〜３２２−Ｋとから構成されてい
る。
示すブロック図である。図７において、誤り値生成回路
３２はシンドロームレジスタ３２１と、第１〜第Ｋ閾値
判定回路３２２−１〜３２２−Ｋとから構成されてい
る。
【００６１】シンドロームレジスタ３２１はｄmax 個の
シフトレジスタから構成されている。シンドローム系列
Ｓ２はシンドロームレジスタ３２１に入力され、クロッ
ク毎にシフトされていく。第１段復号回路２中のシンド
ロームレジスタ２２１と同様に、シンドロームレジスタ
３２１中のｄmax 個のシフトレジスタは生成多項式の次
数に対応している。０でない係数を持つ生成多項式の次
数に対応する信号は対応する閾値判定回路に出力され
る。
シフトレジスタから構成されている。シンドローム系列
Ｓ２はシンドロームレジスタ３２１に入力され、クロッ
ク毎にシフトされていく。第１段復号回路２中のシンド
ロームレジスタ２２１と同様に、シンドロームレジスタ
３２１中のｄmax 個のシフトレジスタは生成多項式の次
数に対応している。０でない係数を持つ生成多項式の次
数に対応する信号は対応する閾値判定回路に出力され
る。
【００６２】第１〜第Ｋ閾値判定回路３２２−１〜３２
２−ＫはＪ個の入力信号のうち、値が“１”である信号
が閾値判定回路閾値Ｃ個以上ある場合に誤りが発生した
と判断し、誤り値Ｅ１＿２〜ＥＫ＿２として“１”を出
力する。ここで、閾値判定回路閾値Ｃ個は、
２−ＫはＪ個の入力信号のうち、値が“１”である信号
が閾値判定回路閾値Ｃ個以上ある場合に誤りが発生した
と判断し、誤り値Ｅ１＿２〜ＥＫ＿２として“１”を出
力する。ここで、閾値判定回路閾値Ｃ個は、
【数４】 である。尚、βは自然数である。
【００６３】値が“１”である信号が閾値判定回路閾値
Ｃ個未満の場合には誤りなしと判断し、誤り値Ｅ１＿２
〜ＥＫ＿２として“０”を出力する。閾値判定回路閾値
ＣはＪを超えない範囲で任意に設定することができる。
Ｃ個未満の場合には誤りなしと判断し、誤り値Ｅ１＿２
〜ＥＫ＿２として“０”を出力する。閾値判定回路閾値
ＣはＪを超えない範囲で任意に設定することができる。
【００６４】例えば、閾値判定回路閾値を上記のＡとし
た場合の第２段復号回路３と、閾値判定回路閾値Ａの従
来技術の復号回路とを比較すると、第２段復号回路３は
第１段復号回路２において一部の誤りが訂正された信号
を入力としているので、従来回路では訂正することがで
きない誤りも訂正することができ、従来回路に比べて残
留誤り数を低くすることができる。
た場合の第２段復号回路３と、閾値判定回路閾値Ａの従
来技術の復号回路とを比較すると、第２段復号回路３は
第１段復号回路２において一部の誤りが訂正された信号
を入力としているので、従来回路では訂正することがで
きない誤りも訂正することができ、従来回路に比べて残
留誤り数を低くすることができる。
【００６５】図８は本発明の実施の形態による自己直交
符号復号回路の動作を示すフローチャートであり、図９
は図１の第１段復号回路２による復号処理を示すフロー
チャートである。これら図１と図２と図５と図８と図９
とを参照して本発明の実施の形態による自己直交符号復
号回路の動作について説明する。
符号復号回路の動作を示すフローチャートであり、図９
は図１の第１段復号回路２による復号処理を示すフロー
チャートである。これら図１と図２と図５と図８と図９
とを参照して本発明の実施の形態による自己直交符号復
号回路の動作について説明する。
【００６６】自己直交符号復号回路に受信系列Ｙが入力
されると、符号同期及び直列／並列変換回路１は符号同
期をとり、受信系列Ｙを情報系列Ｉ１〜ＩＫと検査系列
Ｐとに直列／並列変換し、第１段復号回路２に出力する
（図８ステップＳ１）。
されると、符号同期及び直列／並列変換回路１は符号同
期をとり、受信系列Ｙを情報系列Ｉ１〜ＩＫと検査系列
Ｐとに直列／並列変換し、第１段復号回路２に出力する
（図８ステップＳ１）。
【００６７】ここで、符号同期は第１段復号回路２から
入力される誤り検出数ＥＣを基に行う。例えば、誤り検
出数ＥＣが閾値以上の場合には符号同期がはずれている
と判断し、第１段復号回路２に出力する並列信号の位相
を変化させる。
入力される誤り検出数ＥＣを基に行う。例えば、誤り検
出数ＥＣが閾値以上の場合には符号同期がはずれている
と判断し、第１段復号回路２に出力する並列信号の位相
を変化させる。
【００６８】第１段復号回路２は情報系列Ｉ１〜ＩＫと
検査系列Ｐとを入力とし、それら情報系列Ｉ１〜ＩＫと
検査系列Ｐとを基に誤り訂正を行い、第１段訂正第１〜
第Ｋ情報系列Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１と遅延検査系列Ｐ
Ｄとを第２段復号回路３に出力する（図８ステップＳ
２）。
検査系列Ｐとを入力とし、それら情報系列Ｉ１〜ＩＫと
検査系列Ｐとを基に誤り訂正を行い、第１段訂正第１〜
第Ｋ情報系列Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１と遅延検査系列Ｐ
Ｄとを第２段復号回路３に出力する（図８ステップＳ
２）。
【００６９】すなわち、第１段復号回路２のシンドロー
ム系列生成回路２１は符号同期及び直列／並列変換回路
１から入力された第１〜第Ｋ情報系列Ｉ１〜ＩＫと検査
系列Ｐとを基にシンドローム系列Ｓ１を生成し（図９ス
テップＳ１１）、その生成したシンドローム系列Ｓ１を
格納する（図９ステップＳ１２）。誤り値生成回路２２
はシンドローム系列生成回路２１から入力されたシンド
ローム系列Ｓ１を基に誤り判定を行い（図９ステップＳ
１３）、誤り値を導出する。
ム系列生成回路２１は符号同期及び直列／並列変換回路
１から入力された第１〜第Ｋ情報系列Ｉ１〜ＩＫと検査
系列Ｐとを基にシンドローム系列Ｓ１を生成し（図９ス
テップＳ１１）、その生成したシンドローム系列Ｓ１を
格納する（図９ステップＳ１２）。誤り値生成回路２２
はシンドローム系列生成回路２１から入力されたシンド
ローム系列Ｓ１を基に誤り判定を行い（図９ステップＳ
１３）、誤り値を導出する。
【００７０】誤り検出数カウンタ２４は誤り値Ｅ１＿１
〜ＥＫ＿１を入力とし、一定時間に検出した誤り数をカ
ウントし、カウント結果を誤り検出数ＥＣとして符号同
期及び直列／並列変換回路１に出力する（図９ステップ
Ｓ１７）。
〜ＥＫ＿１を入力とし、一定時間に検出した誤り数をカ
ウントし、カウント結果を誤り検出数ＥＣとして符号同
期及び直列／並列変換回路１に出力する（図９ステップ
Ｓ１７）。
【００７１】誤り訂正回路２３は誤り値生成回路２２か
ら入力された誤り値Ｅ１＿１〜ＥＫ＿１を基に、シンド
ローム系列生成回路２１から入力された遅延情報系列Ｉ
１＿Ｄ１〜ＩＫ＿Ｄ１を訂正し（図９ステップＳ１
４）、第１段訂正第１〜第Ｋ情報系列Ｉ１＿Ｃ１〜ＩＫ
＿Ｃ１を第２段復号回路３へ出力する（図９ステップＳ
１５）。
ら入力された誤り値Ｅ１＿１〜ＥＫ＿１を基に、シンド
ローム系列生成回路２１から入力された遅延情報系列Ｉ
１＿Ｄ１〜ＩＫ＿Ｄ１を訂正し（図９ステップＳ１
４）、第１段訂正第１〜第Ｋ情報系列Ｉ１＿Ｃ１〜ＩＫ
＿Ｃ１を第２段復号回路３へ出力する（図９ステップＳ
１５）。
【００７２】検査系列レジスタ２５は第１〜第Ｋの生成
多項式Ｇ1 〜ＧK の最大次数ｄ1,J〜ｄK,J の最大値を
ｄmax とすると、検査系列Ｐをクロック毎にシフトし、
ｄma x クロック遅延した検査系列Ｐを遅延検査系列ＰＤ
として第２段復号回路３に出力する（図９ステップＳ１
６）。
多項式Ｇ1 〜ＧK の最大次数ｄ1,J〜ｄK,J の最大値を
ｄmax とすると、検査系列Ｐをクロック毎にシフトし、
ｄma x クロック遅延した検査系列Ｐを遅延検査系列ＰＤ
として第２段復号回路３に出力する（図９ステップＳ１
６）。
【００７３】続いて、第２段復号回路３は上記の第１段
復号回路２による復号処理と同様の処理を行い（図８ス
テップＳ３）、第１段復号回路２で誤り数が減少した第
１段訂正第１〜第Ｋ情報系列Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１に
対して誤り訂正を行い、さらに誤り数を減少させる。
復号回路２による復号処理と同様の処理を行い（図８ス
テップＳ３）、第１段復号回路２で誤り数が減少した第
１段訂正第１〜第Ｋ情報系列Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１に
対して誤り訂正を行い、さらに誤り数を減少させる。
【００７４】すなわち、第２段復号回路３のシンドロー
ム系列生成回路３１は第１段復号回路２から入力された
第１段訂正第１〜第Ｋ情報系列Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１
と遅延検査系列ＰＤとを基にシンドローム系列Ｓ２を生
成する。誤り値生成回路３２はシンドローム系列生成回
路３１から入力されたシンドローム系列Ｓ２を基に、誤
り値を導出する。
ム系列生成回路３１は第１段復号回路２から入力された
第１段訂正第１〜第Ｋ情報系列Ｉ１＿Ｃ１〜ＩＫ＿Ｃ１
と遅延検査系列ＰＤとを基にシンドローム系列Ｓ２を生
成する。誤り値生成回路３２はシンドローム系列生成回
路３１から入力されたシンドローム系列Ｓ２を基に、誤
り値を導出する。
【００７５】誤り訂正回路３３は誤り値生成回路３２か
ら入力された誤り値Ｅ１＿２〜ＥＫ＿２を基に、シンド
ローム系列生成回路３１から入力された遅延情報系列Ｉ
１＿Ｄ２〜ＩＫ＿Ｄ２を訂正し、第２段訂正第１〜第Ｋ
情報系列Ｉ１＿Ｃ２〜ＩＫ＿Ｃ２として出力する。
ら入力された誤り値Ｅ１＿２〜ＥＫ＿２を基に、シンド
ローム系列生成回路３１から入力された遅延情報系列Ｉ
１＿Ｄ２〜ＩＫ＿Ｄ２を訂正し、第２段訂正第１〜第Ｋ
情報系列Ｉ１＿Ｃ２〜ＩＫ＿Ｃ２として出力する。
【００７６】上記のように、本発明の実施の形態による
自己直交符号復号回路は第１段復号回路〜第Ｎ段復号回
路（図１において、第３段復号回路〜第Ｎ段復号回路は
図示せず）による復号処理を繰り返し（図８ステップＳ
４〜ＳＮ＋１）、誤り数を徐々に減少させることによっ
て誤り訂正能力を向上させている。
自己直交符号復号回路は第１段復号回路〜第Ｎ段復号回
路（図１において、第３段復号回路〜第Ｎ段復号回路は
図示せず）による復号処理を繰り返し（図８ステップＳ
４〜ＳＮ＋１）、誤り数を徐々に減少させることによっ
て誤り訂正能力を向上させている。
【００７７】特に、１回目の復号の閾値判定閾値を大き
く設定し、誤りである確率が高いものだけを訂正し、復
号を繰り返すのにしたがって閾値判定回路の閾値を徐々
に減少させ、誤りである確率が低いものも訂正していく
と、誤訂正が起こりにくくなり、誤り訂正能力が大幅に
向上する。尚、第２段復号回路〜第Ｎ段復号回路による
復号処理は図９に示す第１段復号回路２による復号処理
と同様である。
く設定し、誤りである確率が高いものだけを訂正し、復
号を繰り返すのにしたがって閾値判定回路の閾値を徐々
に減少させ、誤りである確率が低いものも訂正していく
と、誤訂正が起こりにくくなり、誤り訂正能力が大幅に
向上する。尚、第２段復号回路〜第Ｎ段復号回路による
復号処理は図９に示す第１段復号回路２による復号処理
と同様である。
【００７８】閾値判定回路で誤りを検出した場合、その
誤りの影響をシンドローム系列から除去することによっ
て誤り訂正能力を向上させることができる。誤りの影響
をシンドローム系列から除去するため、誤り値Ｅ１＿２
〜ＥＫ＿２をシンドロームレジスタ３２１にフィードバ
ックする。フィードバックされた誤り値が“１”の場
合、対応するシフトレジスタのレジスタ値を反転する。
誤りの影響をシンドローム系列から除去することによっ
て誤り訂正能力を向上させることができる。誤りの影響
をシンドローム系列から除去するため、誤り値Ｅ１＿２
〜ＥＫ＿２をシンドロームレジスタ３２１にフィードバ
ックする。フィードバックされた誤り値が“１”の場
合、対応するシフトレジスタのレジスタ値を反転する。
【００７９】上述した本発明の実施の形態による復号回
路では、復号を２回繰り返す場合について説明したが、
復号回数は図８に示すように、任意に設定することがで
き、これに限定されるものではない。
路では、復号を２回繰り返す場合について説明したが、
復号回数は図８に示すように、任意に設定することがで
き、これに限定されるものではない。
【００８０】図１０は本発明の実施の形態による自己直
交符号復号回路を用いたシステムの構成例を示すブロッ
ク図である。図１０において、本システムは上述した構
成及び動作をとる自己直交符号復号回路１１と、情報系
列を発生する情報源１２と、情報源１２で発生した情報
系列を符号系列に変換する符号器１３と、符号器１３で
変換された符号系列を自己直交符号復号回路１１に伝送
する通信路１４とから構成されている。
交符号復号回路を用いたシステムの構成例を示すブロッ
ク図である。図１０において、本システムは上述した構
成及び動作をとる自己直交符号復号回路１１と、情報系
列を発生する情報源１２と、情報源１２で発生した情報
系列を符号系列に変換する符号器１３と、符号器１３で
変換された符号系列を自己直交符号復号回路１１に伝送
する通信路１４とから構成されている。
【００８１】すなわち、自己直交符号復号回路１１は上
述したように、符号同期及び直列／並列変換回路１と、
第１段復号回路２と、第２段復号回路３とから構成さ
れ、符号器１３で変換された符号系列を通信路１４を介
して受信系列として受取ると、上記のような処理動作に
よって、復号処理（符号同期や誤り訂正等）を行う。
述したように、符号同期及び直列／並列変換回路１と、
第１段復号回路２と、第２段復号回路３とから構成さ
れ、符号器１３で変換された符号系列を通信路１４を介
して受信系列として受取ると、上記のような処理動作に
よって、復号処理（符号同期や誤り訂正等）を行う。
【００８２】尚、情報源１２としてはＣＤ（Ｃｏｍｐａ
ｃｔ Ｄｉｓｋ）やＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓ
ａｔｉｌｅ Ｄｉｓｋ）、及びハードディスク等の記憶
媒体、情報を生成する情報処理装置、オーディオ信号等
を発生する発生回路等があり、通信路としては無線通
信、有線ゲーブルや光ケーブル等による有線通信等があ
るが、これらに限定されるものではない。
ｃｔ Ｄｉｓｋ）やＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓ
ａｔｉｌｅ Ｄｉｓｋ）、及びハードディスク等の記憶
媒体、情報を生成する情報処理装置、オーディオ信号等
を発生する発生回路等があり、通信路としては無線通
信、有線ゲーブルや光ケーブル等による有線通信等があ
るが、これらに限定されるものではない。
【００８３】図１１は本発明の実施の形態による自己直
交符号復号回路を用いた無線システムの構成例を示すブ
ロック図である。図１１において、本無線システムは上
述した構成及び動作をとる自己直交符号復号回路１１
と、情報系列を発生する情報源１２と、情報源１２で発
生した情報系列を符号系列に変換する符号器１３と、符
号器１３で変換された符号系列を自己直交符号復号回路
１１に無線伝送するための無線送信機１５及び無線受信
機１６とから構成されている。
交符号復号回路を用いた無線システムの構成例を示すブ
ロック図である。図１１において、本無線システムは上
述した構成及び動作をとる自己直交符号復号回路１１
と、情報系列を発生する情報源１２と、情報源１２で発
生した情報系列を符号系列に変換する符号器１３と、符
号器１３で変換された符号系列を自己直交符号復号回路
１１に無線伝送するための無線送信機１５及び無線受信
機１６とから構成されている。
【００８４】すなわち、自己直交符号復号回路１１は上
述したように、符号同期及び直列／並列変換回路１と、
第１段復号回路２と、第２段復号回路３とから構成さ
れ、符号器１３で変換された符号系列を、無線送信機１
５及び無線受信機１６による送受信動作によって受信系
列として受取ると、上記のような処理動作によって、復
号処理（符号同期や誤り訂正等）を行うようにした以外
は上記の汎用的なシステムと同様となっている。
述したように、符号同期及び直列／並列変換回路１と、
第１段復号回路２と、第２段復号回路３とから構成さ
れ、符号器１３で変換された符号系列を、無線送信機１
５及び無線受信機１６による送受信動作によって受信系
列として受取ると、上記のような処理動作によって、復
号処理（符号同期や誤り訂正等）を行うようにした以外
は上記の汎用的なシステムと同様となっている。
【００８５】図１２は本発明の実施の形態による自己直
交符号復号回路を用いた光ケーブルの伝送システムの構
成例を示すブロック図である。図１２において、光ケー
ブルの伝送システムは送信局１７，１９と、受信局１
８，２０とから構成されている。尚、送信局１７，１９
及び受信局１８，２０は陸上に設置され、送信局１７と
受信局１８との間及び送信局１９と受信局２０との間は
それぞれ海底に設置された海底光ケーブル２０１，２０
２を介して接続されている。
交符号復号回路を用いた光ケーブルの伝送システムの構
成例を示すブロック図である。図１２において、光ケー
ブルの伝送システムは送信局１７，１９と、受信局１
８，２０とから構成されている。尚、送信局１７，１９
及び受信局１８，２０は陸上に設置され、送信局１７と
受信局１８との間及び送信局１９と受信局２０との間は
それぞれ海底に設置された海底光ケーブル２０１，２０
２を介して接続されている。
【００８６】送信局１７から送信される光信号は海底光
ケーブル２０１を介して受信局１８に伝送され、受信局
１８でディジタル信号（電気信号）に変換されて上記の
符号同期や誤り訂正等の復号処理が行われて送信局１９
に渡される。送信局１９は受信局１８で復号処理された
信号を光信号に変換し、海底光ケーブル２０１を介して
受信局２０へと送信される。受信局２０は送信局１９か
らの光信号をディジタル信号（電気信号）に変換し、上
記の符号同期や誤り訂正等の復号処理を行う。
ケーブル２０１を介して受信局１８に伝送され、受信局
１８でディジタル信号（電気信号）に変換されて上記の
符号同期や誤り訂正等の復号処理が行われて送信局１９
に渡される。送信局１９は受信局１８で復号処理された
信号を光信号に変換し、海底光ケーブル２０１を介して
受信局２０へと送信される。受信局２０は送信局１９か
らの光信号をディジタル信号（電気信号）に変換し、上
記の符号同期や誤り訂正等の復号処理を行う。
【００８７】図１３は図１２の受信局１８の構成を示す
ブロック図である。図１３において、受信局１８は上述
した構成及び動作をとる自己直交符号復号回路１１と、
光分離器１８１と、光電変換器１８２とから構成されて
いる。光分離器１８１は海底光ケーブル２０１を介して
入力される光信号を分離し、光電変換器１８２は分離さ
れた光信号を電気信号（ディジタル信号）に変換する。
ブロック図である。図１３において、受信局１８は上述
した構成及び動作をとる自己直交符号復号回路１１と、
光分離器１８１と、光電変換器１８２とから構成されて
いる。光分離器１８１は海底光ケーブル２０１を介して
入力される光信号を分離し、光電変換器１８２は分離さ
れた光信号を電気信号（ディジタル信号）に変換する。
【００８８】自己直交符号復号回路１１は上述したよう
に、符号同期及び直列／並列変換回路１と、第１段復号
回路２と、第２段復号回路３とから構成され、光電変換
器１８２で変換された電気信号を受信系列として受取る
と、上記のような処理動作によって、復号処理（符号同
期や誤り訂正等）を行う。尚、受信局２０は上記の受信
局１８と同様の構成及び動作となっている。
に、符号同期及び直列／並列変換回路１と、第１段復号
回路２と、第２段復号回路３とから構成され、光電変換
器１８２で変換された電気信号を受信系列として受取る
と、上記のような処理動作によって、復号処理（符号同
期や誤り訂正等）を行う。尚、受信局２０は上記の受信
局１８と同様の構成及び動作となっている。
【００８９】図１４は本発明の一実施例による自己直交
符号復号回路の構成を示すブロック図である。図１４に
おいて、本発明の一実施例の自己直交符号復号回路は符
号同期及び直列／並列変換回路４と、第１段復号回路５
と、第２段復号回路６とから構成されている。尚、図１
４においては符号化率を１／２、符号生成多項式を上記
の（１）式、繰り返し復号回数を２とした場合の回路構
成を示している。
符号復号回路の構成を示すブロック図である。図１４に
おいて、本発明の一実施例の自己直交符号復号回路は符
号同期及び直列／並列変換回路４と、第１段復号回路５
と、第２段復号回路６とから構成されている。尚、図１
４においては符号化率を１／２、符号生成多項式を上記
の（１）式、繰り返し復号回数を２とした場合の回路構
成を示している。
【００９０】符号同期及び直列／並列変換回路４は受信
系列Ｙ及び第１段復号回路５から出力される誤り検出数
ＥＣを入力とし、誤り数カウント値ＥＣを基に符号同期
を行い、受信系列Ｙを直列／並列変換し、情報系列Ｉと
検査系列Ｐとを第１段復号回路５に出力する。
系列Ｙ及び第１段復号回路５から出力される誤り検出数
ＥＣを入力とし、誤り数カウント値ＥＣを基に符号同期
を行い、受信系列Ｙを直列／並列変換し、情報系列Ｉと
検査系列Ｐとを第１段復号回路５に出力する。
【００９１】第１段復号回路５は情報系列Ｉと検査系列
Ｐとを入力とし、情報系列Ｉと検査系列Ｐとを基に誤り
訂正を行い、第１段訂正情報系列ＩＣ１と遅延検査系列
ＰＤとを第２段復号回路６に出力する。
Ｐとを入力とし、情報系列Ｉと検査系列Ｐとを基に誤り
訂正を行い、第１段訂正情報系列ＩＣ１と遅延検査系列
ＰＤとを第２段復号回路６に出力する。
【００９２】第２段復号回路６は第１段訂正情報系列Ｉ
Ｃ１と遅延検査系列ＰＤとを入力とし、それら第１段訂
正情報系列ＩＣ１と遅延検査系列ＰＤとを基に誤り訂正
を行い、第２段訂正情報系列ＩＣ２を出力する。
Ｃ１と遅延検査系列ＰＤとを入力とし、それら第１段訂
正情報系列ＩＣ１と遅延検査系列ＰＤとを基に誤り訂正
を行い、第２段訂正情報系列ＩＣ２を出力する。
【００９３】図１５は図１４の第１段復号回路５の構成
を示すブロック図である。図１５において、第１段復号
回路５はシンドローム系列生成回路５１と、誤り値生成
回路５２と、誤り訂正回路５３とから構成されている。
を示すブロック図である。図１５において、第１段復号
回路５はシンドローム系列生成回路５１と、誤り値生成
回路５２と、誤り訂正回路５３とから構成されている。
【００９４】シンドローム系列生成回路５１は符号同期
及び直列／並列変換回路４から入力された情報系列Ｉと
検査系列Ｐとを基にシンドローム系列Ｓ１を生成する。
誤り値生成回路５２はシンドローム系列生成回路５１か
ら入力されたシンドローム系列Ｓ１を基に、誤り値を導
出する。
及び直列／並列変換回路４から入力された情報系列Ｉと
検査系列Ｐとを基にシンドローム系列Ｓ１を生成する。
誤り値生成回路５２はシンドローム系列生成回路５１か
ら入力されたシンドローム系列Ｓ１を基に、誤り値を導
出する。
【００９５】誤り訂正回路５３は誤り値生成回路５２か
ら入力された誤り値Ｅ１を基に、シンドローム系列生成
回路５１から入力された遅延情報系列ＩＤ１を訂正し、
第１段訂正情報系列ＩＣ１として第２段復号回路６に出
力する。
ら入力された誤り値Ｅ１を基に、シンドローム系列生成
回路５１から入力された遅延情報系列ＩＤ１を訂正し、
第１段訂正情報系列ＩＣ１として第２段復号回路６に出
力する。
【００９６】図１６は図１５のシンドローム系列生成回
路５１の構成を示すブロック図である。図１６におい
て、シンドローム系列生成回路５１は第１〜第６次情報
系列レジスタ５１１−１〜５１１−６と、排他的論理和
回路５１２と、第１〜第６次検査系列レジスタ５１３−
１〜５１３−６とから構成されている。
路５１の構成を示すブロック図である。図１６におい
て、シンドローム系列生成回路５１は第１〜第６次情報
系列レジスタ５１１−１〜５１１−６と、排他的論理和
回路５１２と、第１〜第６次検査系列レジスタ５１３−
１〜５１３−６とから構成されている。
【００９７】第１次情報系列レジスタ５１１−１は情報
系列Ｉを入力とし、１クロック遅延した信号を第２次情
報系列レジスタ５１１−２に出力する。第２次情報系列
レジスタ５１１−２は第１次情報系列レジスタ５１１−
１の出力を入力とし、１クロック遅延した信号を第３次
情報系列レジスタ５１１−３に出力する。同様に、第３
〜第６次情報系列レジスタ５１１−３〜５１１−６も直
列に接続されている。第６次情報系列レジスタ５１１−
６は情報系列Ｉに対して６クロック遅延した遅延情報系
列ＩＤ１を誤り訂正回路５３に出力する。
系列Ｉを入力とし、１クロック遅延した信号を第２次情
報系列レジスタ５１１−２に出力する。第２次情報系列
レジスタ５１１−２は第１次情報系列レジスタ５１１−
１の出力を入力とし、１クロック遅延した信号を第３次
情報系列レジスタ５１１−３に出力する。同様に、第３
〜第６次情報系列レジスタ５１１−３〜５１１−６も直
列に接続されている。第６次情報系列レジスタ５１１−
６は情報系列Ｉに対して６クロック遅延した遅延情報系
列ＩＤ１を誤り訂正回路５３に出力する。
【００９８】排他的論理和回路５１２は情報系列Ｉ、第
２、第５、第６次情報系列レジスタの出力、検査系列Ｐ
をそれぞれ入力とし、排他的論理和結果をシンドローム
系列Ｓ１として誤り値生成回路５２に出力する。情報系
列Ｉ、第２、第５、第６次情報系列レジスタは０でない
係数を持つ生成多項式の次数０，２，５，６に対応して
いる。
２、第５、第６次情報系列レジスタの出力、検査系列Ｐ
をそれぞれ入力とし、排他的論理和結果をシンドローム
系列Ｓ１として誤り値生成回路５２に出力する。情報系
列Ｉ、第２、第５、第６次情報系列レジスタは０でない
係数を持つ生成多項式の次数０，２，５，６に対応して
いる。
【００９９】第１次検査系列レジスタ５１３−１は検査
系列Ｐを入力とし、１クロック遅延した信号を第２次検
査系列レジスタ５１３−２に出力する。同様に、第２〜
第６次検査系列レジスタ５１３−２〜５１３−６も直列
に接続されている。第６次検査系列レジスタ５１３−６
は検査系列Ｐに対して６クロック遅延した遅延検査系列
ＰＤを第２段復号回路６に出力する。
系列Ｐを入力とし、１クロック遅延した信号を第２次検
査系列レジスタ５１３−２に出力する。同様に、第２〜
第６次検査系列レジスタ５１３−２〜５１３−６も直列
に接続されている。第６次検査系列レジスタ５１３−６
は検査系列Ｐに対して６クロック遅延した遅延検査系列
ＰＤを第２段復号回路６に出力する。
【０１００】図１７は図１５の誤り値生成回路５２の構
成を示すブロック図である。図１７において、誤り値生
成回路５２は第０〜第５次シンドロームレジスタ５２１
−０〜５２１−５と、閾値判定回路５２３と、誤り検出
数カウンタ５２４と、シンドローム修正用排他的論理和
回路５２２−１〜５２２−３とから構成されている。
成を示すブロック図である。図１７において、誤り値生
成回路５２は第０〜第５次シンドロームレジスタ５２１
−０〜５２１−５と、閾値判定回路５２３と、誤り検出
数カウンタ５２４と、シンドローム修正用排他的論理和
回路５２２−１〜５２２−３とから構成されている。
【０１０１】閾値判定回路５２３はシンドローム系列Ｓ
１及び第５、第２、第０次シンドロームレジスタの出力
を入力とし、値が“１”である入力信号数が閾値以上の
場合に誤りが発生したと判断し、誤り値Ｅ１として
“１”をシンドローム修正用排他的論理和回路５２２−
１〜５２２−３と誤り検出数カウンタ５２４と誤り訂正
回路５３とにそれぞれ出力する。
１及び第５、第２、第０次シンドロームレジスタの出力
を入力とし、値が“１”である入力信号数が閾値以上の
場合に誤りが発生したと判断し、誤り値Ｅ１として
“１”をシンドローム修正用排他的論理和回路５２２−
１〜５２２−３と誤り検出数カウンタ５２４と誤り訂正
回路５３とにそれぞれ出力する。
【０１０２】値が１である入力信号数が閾値未満の場合
には誤りなしと判断し、誤り値Ｅ１として０を出力す
る。シンドローム系列Ｓ１及び第５、第２、第０次シン
ドロームレジスタは０でない係数を持つ生成多項式の次
数６，５，２，０にそれぞれ対応している。
には誤りなしと判断し、誤り値Ｅ１として０を出力す
る。シンドローム系列Ｓ１及び第５、第２、第０次シン
ドロームレジスタは０でない係数を持つ生成多項式の次
数６，５，２，０にそれぞれ対応している。
【０１０３】第０〜第５次シンドロームレジスタ５２１
−０〜５２１−５及びシンドローム修正用排他的論理和
回路５２２−１〜５２２−３はシンドローム系列をクロ
ック毎に、高次のレジスタから低次のレジスタへシフト
していく機能を有する。さらに、誤りの影響をシンドロ
ーム系列から除去するため、閾値判定回路５２３へ出力
した信号は誤りを検出した場合、値を反転する機能も有
する。上記の機能を実現するため、第０〜第５次シンド
ロームレジスタ５２１−０〜５２１−５及びシンドロー
ム修正用排他的論理和回路５２２−１〜５２２−３を下
記のように接続する。
−０〜５２１−５及びシンドローム修正用排他的論理和
回路５２２−１〜５２２−３はシンドローム系列をクロ
ック毎に、高次のレジスタから低次のレジスタへシフト
していく機能を有する。さらに、誤りの影響をシンドロ
ーム系列から除去するため、閾値判定回路５２３へ出力
した信号は誤りを検出した場合、値を反転する機能も有
する。上記の機能を実現するため、第０〜第５次シンド
ロームレジスタ５２１−０〜５２１−５及びシンドロー
ム修正用排他的論理和回路５２２−１〜５２２−３を下
記のように接続する。
【０１０４】シンドローム修正用排他的論理和回路５２
２−１はシンドローム系列Ｓ１と誤り値Ｅ１とを入力と
し、排他的論理和結果を第５次シンドロームレジスタ５
２１−５へ出力する。第５次シンドロームレジスタ５２
１−５はシンドローム修正用排他的論理和回路５２２−
１の出力を入力とし、１クロック遅延した信号をシンド
ローム修正用排他的論理和回路５２２−２と閾値判定回
路５２３とにそれぞれ出力する。
２−１はシンドローム系列Ｓ１と誤り値Ｅ１とを入力と
し、排他的論理和結果を第５次シンドロームレジスタ５
２１−５へ出力する。第５次シンドロームレジスタ５２
１−５はシンドローム修正用排他的論理和回路５２２−
１の出力を入力とし、１クロック遅延した信号をシンド
ローム修正用排他的論理和回路５２２−２と閾値判定回
路５２３とにそれぞれ出力する。
【０１０５】シンドローム修正用排他的論理和回路５２
２−２は第５次シンドロームレジスタ５２１−５の出力
と誤り値Ｅ１とを入力とし、排他的論理和結果を第４次
シンドロームレジスタ５２１−４へ出力する。第４次シ
ンドロームレジスタ５２１−４はシンドローム修正用排
他的論理和回路５２２−２の出力を入力とし、１クロッ
ク遅延した信号を第３次シンドロームレジスタ５２１−
３へ出力する。
２−２は第５次シンドロームレジスタ５２１−５の出力
と誤り値Ｅ１とを入力とし、排他的論理和結果を第４次
シンドロームレジスタ５２１−４へ出力する。第４次シ
ンドロームレジスタ５２１−４はシンドローム修正用排
他的論理和回路５２２−２の出力を入力とし、１クロッ
ク遅延した信号を第３次シンドロームレジスタ５２１−
３へ出力する。
【０１０６】第３次シンドロームレジスタ５２１−３は
第４次シンドロームレジスタ５２１−４の出力を入力と
し、１クロック遅延した信号を第２次シンドロームレジ
スタ５２１−３へ出力する。第２次シンドロームレジス
タ５２１−２は第３次シンドロームレジスタ５２１−３
の出力を入力とし、１クロック遅延した信号をシンドロ
ーム修正用排他的論理和回路５２２−３と閾値判定回路
５２３とにそれぞれ出力する。
第４次シンドロームレジスタ５２１−４の出力を入力と
し、１クロック遅延した信号を第２次シンドロームレジ
スタ５２１−３へ出力する。第２次シンドロームレジス
タ５２１−２は第３次シンドロームレジスタ５２１−３
の出力を入力とし、１クロック遅延した信号をシンドロ
ーム修正用排他的論理和回路５２２−３と閾値判定回路
５２３とにそれぞれ出力する。
【０１０７】シンドローム修正用排他的論理和回路５２
２−３は第２次シンドロームレジスタ５２１−２の出力
と誤り値Ｅ１とを入力とし、排他的論理和結果を第１次
シンドロームレジスタ５２１−１へ出力する。第１次シ
ンドロームレジスタ５２１−１はシンドローム修正用排
他的論理和回路５２２−３の出力を入力とし、１クロッ
ク遅延した信号を第０次シンドロームレジスタ５２１−
０へ出力する。第０次シンドロームレジスタ５２１−０
は第１次シンドロームレジスタ５２１−１の出力を入力
とし、１クロック遅延した信号を閾値判定回路５２３へ
出力する。
２−３は第２次シンドロームレジスタ５２１−２の出力
と誤り値Ｅ１とを入力とし、排他的論理和結果を第１次
シンドロームレジスタ５２１−１へ出力する。第１次シ
ンドロームレジスタ５２１−１はシンドローム修正用排
他的論理和回路５２２−３の出力を入力とし、１クロッ
ク遅延した信号を第０次シンドロームレジスタ５２１−
０へ出力する。第０次シンドロームレジスタ５２１−０
は第１次シンドロームレジスタ５２１−１の出力を入力
とし、１クロック遅延した信号を閾値判定回路５２３へ
出力する。
【０１０８】誤り検出数カウンタ５２４は誤り値Ｅ１を
入力とし、一定時間に検出した誤り数をカウントする。
カウントした誤り検出数ＥＣは符号同期及び直列／並列
変換回路４へ出力される。伝送路状態が非常に悪く、挿
入された誤りが多い場合、復号を繰り返す度に誤訂正が
発生するため、符号同期時及び非同期時の誤り検出数は
余り変わらなくなる。そのため、本実施例では誤り検出
数カウンタ５２４を第１段復号回路２に設けている。但
し、誤り検出数カウンタを必ずしも第１段復号回路に設
ける必要はない。
入力とし、一定時間に検出した誤り数をカウントする。
カウントした誤り検出数ＥＣは符号同期及び直列／並列
変換回路４へ出力される。伝送路状態が非常に悪く、挿
入された誤りが多い場合、復号を繰り返す度に誤訂正が
発生するため、符号同期時及び非同期時の誤り検出数は
余り変わらなくなる。そのため、本実施例では誤り検出
数カウンタ５２４を第１段復号回路２に設けている。但
し、誤り検出数カウンタを必ずしも第１段復号回路に設
ける必要はない。
【０１０９】図１８は図１４の第２段復号回路６の構成
を示すブロック図である。図１８において、第２段復号
回路６はシンドローム系列生成回路６１と、誤り値生成
回路６２と、誤り訂正回路６３とから構成されている。
を示すブロック図である。図１８において、第２段復号
回路６はシンドローム系列生成回路６１と、誤り値生成
回路６２と、誤り訂正回路６３とから構成されている。
【０１１０】第２段復号回路６は符号同期のための誤り
検出数カウンタと、次段の復号回路へ検査系列を渡すた
めの検査系列レジスタがないこと以外は、図１５に示す
第１段復号回路５と全く同じ構成で実現することができ
る。
検出数カウンタと、次段の復号回路へ検査系列を渡すた
めの検査系列レジスタがないこと以外は、図１５に示す
第１段復号回路５と全く同じ構成で実現することができ
る。
【０１１１】シンドローム系列生成回路６１は第１段復
号回路５から入力された第１段訂正情報系列ＩＣ１と遅
延検査系列ＰＤとを基にシンドローム系列Ｓ２を生成す
る。誤り値生成回路６２はシンドローム系列生成回路６
１から入力されたシンドローム系列Ｓ２を基に誤り値を
導出する。
号回路５から入力された第１段訂正情報系列ＩＣ１と遅
延検査系列ＰＤとを基にシンドローム系列Ｓ２を生成す
る。誤り値生成回路６２はシンドローム系列生成回路６
１から入力されたシンドローム系列Ｓ２を基に誤り値を
導出する。
【０１１２】誤り訂正回路６３は誤り値生成回路６２か
ら入力された誤り値Ｅ２を基に、シンドローム系列生成
回路６１から入力された遅延情報系列ＩＤ２を訂正し、
第２段訂正情報系列ＩＣ２として出力する。
ら入力された誤り値Ｅ２を基に、シンドローム系列生成
回路６１から入力された遅延情報系列ＩＤ２を訂正し、
第２段訂正情報系列ＩＣ２として出力する。
【０１１３】図１９は図１８のシンドローム系列生成回
路６１の構成を示すブロック図である。図１９におい
て、シンドローム系列生成回路６１は第１〜第６次情報
系列レジスタ６１１−１〜６１１−６と、排他的論理和
回路６１２とから構成されている。
路６１の構成を示すブロック図である。図１９におい
て、シンドローム系列生成回路６１は第１〜第６次情報
系列レジスタ６１１−１〜６１１−６と、排他的論理和
回路６１２とから構成されている。
【０１１４】第１次情報系列レジスタ６１１−１は第１
段訂正情報系列ＩＣ１を入力とし、１クロック遅延した
信号を第２次情報系列レジスタ６１１−２に出力する。
第２次情報系列レジスタ６１１−２は第１次情報系列レ
ジスタ６１１−１の出力を入力とし、１クロック遅延し
た信号を第３次情報系列レジスタ６１１−３に出力す
る。同様に、第３〜第６次情報系列レジスタ６１１−３
〜６１１−６も直列に接続されている。第６次情報系列
レジスタ６１１−６は第１段訂正情報系列ＩＣ１に対し
て６クロック遅延した遅延情報系列ＩＤ２を誤り訂正回
路６３に出力する。
段訂正情報系列ＩＣ１を入力とし、１クロック遅延した
信号を第２次情報系列レジスタ６１１−２に出力する。
第２次情報系列レジスタ６１１−２は第１次情報系列レ
ジスタ６１１−１の出力を入力とし、１クロック遅延し
た信号を第３次情報系列レジスタ６１１−３に出力す
る。同様に、第３〜第６次情報系列レジスタ６１１−３
〜６１１−６も直列に接続されている。第６次情報系列
レジスタ６１１−６は第１段訂正情報系列ＩＣ１に対し
て６クロック遅延した遅延情報系列ＩＤ２を誤り訂正回
路６３に出力する。
【０１１５】排他的論理和回路６１２は第１段訂正情報
系列ＩＣ１、第２、第５、第６次情報系列レジスタの出
力、遅延検査系列ＰＤをそれぞれ入力とし、排他的論理
和結果をシンドローム系列Ｓ２として誤り値生成回路６
２に出力する。第１段訂正情報系列ＩＣ１、第２、第
５、第６次情報系列レジスタは、０でない係数を持つ生
成多項式の次数０，２，５，６にそれぞれ対応してい
る。
系列ＩＣ１、第２、第５、第６次情報系列レジスタの出
力、遅延検査系列ＰＤをそれぞれ入力とし、排他的論理
和結果をシンドローム系列Ｓ２として誤り値生成回路６
２に出力する。第１段訂正情報系列ＩＣ１、第２、第
５、第６次情報系列レジスタは、０でない係数を持つ生
成多項式の次数０，２，５，６にそれぞれ対応してい
る。
【０１１６】図２０は図１８の誤り値生成回路６２の構
成を示すブロック図である。図２０において、誤り値生
成回路６２は第０〜第５次シンドロームレジスタ６２１
−０〜６２１−５と、閾値判定回路６２３と、シンドロ
ーム修正用排他的論理和回路６２２−１〜６２２−３と
から構成されている。
成を示すブロック図である。図２０において、誤り値生
成回路６２は第０〜第５次シンドロームレジスタ６２１
−０〜６２１−５と、閾値判定回路６２３と、シンドロ
ーム修正用排他的論理和回路６２２−１〜６２２−３と
から構成されている。
【０１１７】閾値判定回路６２３はシンドローム系列Ｓ
２及び第５、第２、第０次シンドロームレジスタの出力
を入力とし、値が“１”である入力信号数が閾値以上の
場合に誤りが発生したと判断し、誤り値Ｅ２として
“１”をシンドローム修正用排他的論理和回路６２２−
１〜６２２−３と誤り訂正回路６３とに出力する。
２及び第５、第２、第０次シンドロームレジスタの出力
を入力とし、値が“１”である入力信号数が閾値以上の
場合に誤りが発生したと判断し、誤り値Ｅ２として
“１”をシンドローム修正用排他的論理和回路６２２−
１〜６２２−３と誤り訂正回路６３とに出力する。
【０１１８】値が“１”である入力信号数が閾値未満の
場合には誤りなしと判断し、誤り値Ｅ２として“０”を
出力する。シンドローム系列Ｓ２及び第５、第２、第０
次シンドロームレジスタは、０でない係数を持つ生成多
項式の次数６，５，２，０にそれぞれ対応している。
場合には誤りなしと判断し、誤り値Ｅ２として“０”を
出力する。シンドローム系列Ｓ２及び第５、第２、第０
次シンドロームレジスタは、０でない係数を持つ生成多
項式の次数６，５，２，０にそれぞれ対応している。
【０１１９】第０〜第５次シンドロームレジスタ６２１
−０〜６２１−５及びシンドローム修正用排他的論理和
回路６２２−１〜６２２−３はシンドローム系列Ｓ２を
クロック毎に、高次のレジスタから低次のレジスタへシ
フトしていく機能を有する。さらに、誤りの影響をシン
ドローム系列Ｓ２から除去するため、閾値判定回路６２
３へ出力した信号は誤りを検出した場合、値を反転する
機能も有する。上記の機能を実現するため、第０〜第５
次シンドロームレジスタ６２１−０〜６２１−５及びシ
ンドローム修正用排他的論理和回路６２２−１〜６２２
−３を下記のように接続する。
−０〜６２１−５及びシンドローム修正用排他的論理和
回路６２２−１〜６２２−３はシンドローム系列Ｓ２を
クロック毎に、高次のレジスタから低次のレジスタへシ
フトしていく機能を有する。さらに、誤りの影響をシン
ドローム系列Ｓ２から除去するため、閾値判定回路６２
３へ出力した信号は誤りを検出した場合、値を反転する
機能も有する。上記の機能を実現するため、第０〜第５
次シンドロームレジスタ６２１−０〜６２１−５及びシ
ンドローム修正用排他的論理和回路６２２−１〜６２２
−３を下記のように接続する。
【０１２０】シンドローム修正用排他的論理和回路６２
２−１はシンドローム系列Ｓ２と誤り値Ｅ２とを入力と
し、排他的論理和結果を第５次シンドロームレジスタ６
２１−５へ出力する。第５次シンドロームレジスタ６２
１−５はシンドローム修正用排他的論理和回路６２２−
１出力を入力とし、１クロック遅延した信号をシンドロ
ーム修正用排他的論理和回路６２２−２と閾値判定回路
６２３とに出力する。
２−１はシンドローム系列Ｓ２と誤り値Ｅ２とを入力と
し、排他的論理和結果を第５次シンドロームレジスタ６
２１−５へ出力する。第５次シンドロームレジスタ６２
１−５はシンドローム修正用排他的論理和回路６２２−
１出力を入力とし、１クロック遅延した信号をシンドロ
ーム修正用排他的論理和回路６２２−２と閾値判定回路
６２３とに出力する。
【０１２１】シンドローム修正用排他的論理和回路６２
２−２は第５次シンドロームレジスタ６２１−５の出力
と誤り値Ｅ２とを入力とし、排他的論理和結果を第４次
シンドロームレジスタ６２１−４へ出力する。第４次シ
ンドロームレジスタ６２１−４はシンドローム修正用排
他的論理和回路６２２−２の出力を入力とし、１クロッ
ク遅延した信号を第３次シンドロームレジスタ６２１−
３へ出力する。
２−２は第５次シンドロームレジスタ６２１−５の出力
と誤り値Ｅ２とを入力とし、排他的論理和結果を第４次
シンドロームレジスタ６２１−４へ出力する。第４次シ
ンドロームレジスタ６２１−４はシンドローム修正用排
他的論理和回路６２２−２の出力を入力とし、１クロッ
ク遅延した信号を第３次シンドロームレジスタ６２１−
３へ出力する。
【０１２２】第３次シンドロームレジスタ６２１−３は
第４次シンドロームレジスタ６２１−４の出力を入力と
し、１クロック遅延した信号を第２次シンドロームレジ
スタ６２１−３へ出力する。第２次シンドロームレジス
タ６２１−２は第３次シンドロームレジスタ６２１−３
の出力を入力とし、１クロック遅延した信号をシンドロ
ーム修正用排他的論理和回路６２２−３と閾値判定回路
６２３とに出力する。
第４次シンドロームレジスタ６２１−４の出力を入力と
し、１クロック遅延した信号を第２次シンドロームレジ
スタ６２１−３へ出力する。第２次シンドロームレジス
タ６２１−２は第３次シンドロームレジスタ６２１−３
の出力を入力とし、１クロック遅延した信号をシンドロ
ーム修正用排他的論理和回路６２２−３と閾値判定回路
６２３とに出力する。
【０１２３】シンドローム修正用排他的論理和回路６２
２−３は第２次シンドロームレジスタ６２１−２の出力
と誤り値Ｅ２とを入力とし、排他的論理和結果を第１次
シンドロームレジスタ６２１−１へ出力する。第１次シ
ンドロームレジスタ６２１−１はシンドローム修正用排
他的論理和回路６２２−３の出力を入力とし、１クロッ
ク遅延した信号を第０次シンドロームレジスタ６２１−
０へ出力する。第０次シンドロームレジスタ６２１−０
は第１次シンドロームレジスタ６２１−１の出力を入力
とし、１クロック遅延した信号を閾値判定回路６２３へ
出力する。
２−３は第２次シンドロームレジスタ６２１−２の出力
と誤り値Ｅ２とを入力とし、排他的論理和結果を第１次
シンドロームレジスタ６２１−１へ出力する。第１次シ
ンドロームレジスタ６２１−１はシンドローム修正用排
他的論理和回路６２２−３の出力を入力とし、１クロッ
ク遅延した信号を第０次シンドロームレジスタ６２１−
０へ出力する。第０次シンドロームレジスタ６２１−０
は第１次シンドロームレジスタ６２１−１の出力を入力
とし、１クロック遅延した信号を閾値判定回路６２３へ
出力する。
【０１２４】次に、本発明の一実施例による自己直交符
号復号回路において、図１４〜図２０を参照して、符号
化率を１／２、符号生成多項式を上記の（１）式、直交
数を４、繰り返し復号回数を２とした場合の動作につい
て説明する。
号復号回路において、図１４〜図２０を参照して、符号
化率を１／２、符号生成多項式を上記の（１）式、直交
数を４、繰り返し復号回数を２とした場合の動作につい
て説明する。
【０１２５】符号化率１／２の自己直交符号では図示せ
ぬ符号器において情報系列と同じ割合の検査系列を付加
し、情報系列と検査系列とが交互に並んだ送信系列が生
成される。送信系列は線路に出力され、送信系列に誤り
を付加した受信系列Ｙが復号回路に入力される。
ぬ符号器において情報系列と同じ割合の検査系列を付加
し、情報系列と検査系列とが交互に並んだ送信系列が生
成される。送信系列は線路に出力され、送信系列に誤り
を付加した受信系列Ｙが復号回路に入力される。
【０１２６】符号同期及び直列／並列変換回路４は符号
同期を行い、受信系列Ｙを直列／並列変換し、情報系列
Ｉと検査系列Ｐとを第１段復号回路５に出力する。その
際、符号同期及び直列／並列変換回路４における符号同
期は第１段復号回路５から入力される誤り検出数ＥＣを
基に行う。例えば、誤り検出数ＥＣが閾値以上の場合に
は符号同期がはずれていると判断し、第１段復号回路５
に出力する並列信号の位相を変化させる。
同期を行い、受信系列Ｙを直列／並列変換し、情報系列
Ｉと検査系列Ｐとを第１段復号回路５に出力する。その
際、符号同期及び直列／並列変換回路４における符号同
期は第１段復号回路５から入力される誤り検出数ＥＣを
基に行う。例えば、誤り検出数ＥＣが閾値以上の場合に
は符号同期がはずれていると判断し、第１段復号回路５
に出力する並列信号の位相を変化させる。
【０１２７】第１段復号回路５は情報系列Ｉと検査系列
Ｐとを入力とし、それら情報系列Ｉと検査系列Ｐとを基
に誤り訂正を行い、第１段訂正情報系列ＩＣ１と遅延検
査系列ＰＤとを第２段復号回路６に出力する。
Ｐとを入力とし、それら情報系列Ｉと検査系列Ｐとを基
に誤り訂正を行い、第１段訂正情報系列ＩＣ１と遅延検
査系列ＰＤとを第２段復号回路６に出力する。
【０１２８】情報系列Ｉは第１次情報系列レジスタ５１
１−１に入力され、クロック毎に高次の情報系列レジス
タにシフトしていく。したがって、第６次情報系列レジ
スタ５１１−６から出力される遅延情報系列ＩＤ１は情
報系列Ｉに対して６クロック遅延している。情報系列レ
ジスタで遅延された遅延情報系列ＩＤ１は誤り訂正回路
５３へ出力される。
１−１に入力され、クロック毎に高次の情報系列レジス
タにシフトしていく。したがって、第６次情報系列レジ
スタ５１１−６から出力される遅延情報系列ＩＤ１は情
報系列Ｉに対して６クロック遅延している。情報系列レ
ジスタで遅延された遅延情報系列ＩＤ１は誤り訂正回路
５３へ出力される。
【０１２９】情報系列レジスタの次数は生成多項式の次
数に対応している。入力された情報系列Ｉは生成多項式
の０次に対応している。シンドローム系列Ｓ１は、０で
ない係数を持つ生成多項式の次数に対応する信号と検査
系列Ｐとの排他的論理和で求められる。
数に対応している。入力された情報系列Ｉは生成多項式
の０次に対応している。シンドローム系列Ｓ１は、０で
ない係数を持つ生成多項式の次数に対応する信号と検査
系列Ｐとの排他的論理和で求められる。
【０１３０】本実施例の生成多項式は、０，２，５，６
次に０でない係数を持つので、情報系列Ｉと、第２、第
５、第６次情報系列レジスタ出力と、検査系列Ｐとが排
他的論理和回路５１２に入力される。排他的論理和回路
５１２は入力信号の排他的論理をとり、シンドローム系
列Ｓ１として誤り値生成回路５２に出力する。
次に０でない係数を持つので、情報系列Ｉと、第２、第
５、第６次情報系列レジスタ出力と、検査系列Ｐとが排
他的論理和回路５１２に入力される。排他的論理和回路
５１２は入力信号の排他的論理をとり、シンドローム系
列Ｓ１として誤り値生成回路５２に出力する。
【０１３１】検査系列Ｐは第１次検査系列レジスタ５１
３−１に入力され、クロック毎に高次の検査系列レジス
タにシフトしていく。したがって、第６次検査系列レジ
スタ５１３−６から出力される遅延検査系列ＰＤは検査
系列Ｐに対して６クロック遅延している。情報系列と同
じだけ遅延された検査系列ＰＤは第２段復号回路６へ出
力される。
３−１に入力され、クロック毎に高次の検査系列レジス
タにシフトしていく。したがって、第６次検査系列レジ
スタ５１３−６から出力される遅延検査系列ＰＤは検査
系列Ｐに対して６クロック遅延している。情報系列と同
じだけ遅延された検査系列ＰＤは第２段復号回路６へ出
力される。
【０１３２】誤り値生成回路５２はシンドローム系列生
成回路５１から入力されたシンドローム系列Ｓ１を基に
誤り値を導出する。シンドローム系列Ｓ１は第５次シン
ドロームレジスタ５２１−５に入力され、クロック毎に
低次のシンドロームレジスタへシフトしていく。シンド
ロームレジスタの次数は生成多項式の次数に対応してい
る。シンドローム系列Ｓ１は６次に対応している。
成回路５１から入力されたシンドローム系列Ｓ１を基に
誤り値を導出する。シンドローム系列Ｓ１は第５次シン
ドロームレジスタ５２１−５に入力され、クロック毎に
低次のシンドロームレジスタへシフトしていく。シンド
ロームレジスタの次数は生成多項式の次数に対応してい
る。シンドローム系列Ｓ１は６次に対応している。
【０１３３】０でない係数を持つ生成多項式の次数に対
応する信号は閾値判定回路５２３に出力される。本実施
例の場合、シンドローム系列Ｓ１及び第５、第２、第０
次シンドロームレジスタの出力が閾値判定回路５２３に
出力される。
応する信号は閾値判定回路５２３に出力される。本実施
例の場合、シンドローム系列Ｓ１及び第５、第２、第０
次シンドロームレジスタの出力が閾値判定回路５２３に
出力される。
【０１３４】例えば、閾値判定回路５２３の閾値が４の
場合を考える。この場合、４つの閾値判定回路入力信号
が全て“１”の場合、遅延情報系列ＩＤ１に誤りが含ま
れていると判断し、誤り値Ｅ１として“１”を出力す
る。値が“１”である入力信号数が４未満の場合、遅延
情報系列ＩＤ１には誤りが含まれていないと判断し、誤
り値Ｅ１として“０”を出力する。
場合を考える。この場合、４つの閾値判定回路入力信号
が全て“１”の場合、遅延情報系列ＩＤ１に誤りが含ま
れていると判断し、誤り値Ｅ１として“１”を出力す
る。値が“１”である入力信号数が４未満の場合、遅延
情報系列ＩＤ１には誤りが含まれていないと判断し、誤
り値Ｅ１として“０”を出力する。
【０１３５】閾値判定回路５２３で誤りを検出した場
合、その誤りの影響をシンドローム系列Ｓ１から除去す
ることによって、誤り訂正能力を向上させることができ
る。誤りの影響をシンドローム系列Ｓ１から除去するた
め、閾値判定回路５２３に入力される信号は誤りを検出
した場合に値を反転し、低次のシンドロームレジスタに
入力する。具体的には、シンドローム修正用排他的論理
和回路５２２−１〜５２２−３によって値の反転を行
う。
合、その誤りの影響をシンドローム系列Ｓ１から除去す
ることによって、誤り訂正能力を向上させることができ
る。誤りの影響をシンドローム系列Ｓ１から除去するた
め、閾値判定回路５２３に入力される信号は誤りを検出
した場合に値を反転し、低次のシンドロームレジスタに
入力する。具体的には、シンドローム修正用排他的論理
和回路５２２−１〜５２２−３によって値の反転を行
う。
【０１３６】シンドローム修正用排他的論理和回路５２
２−１〜５２２−３はそれぞれシンドローム系列Ｓ１
と、第５、第２次シンドロームレジスタ出力とを第１の
入力とし、誤り値Ｅ１を第２の入力とする。シンドロー
ム修正用排他的論理和回路５２２−１〜５２２−３は第
１の入力と第２の入力との排他的論理和をとり、排他的
論理和結果をそれぞれ第５、第４、第１次シンドローム
シフトレジスタに出力する。
２−１〜５２２−３はそれぞれシンドローム系列Ｓ１
と、第５、第２次シンドロームレジスタ出力とを第１の
入力とし、誤り値Ｅ１を第２の入力とする。シンドロー
ム修正用排他的論理和回路５２２−１〜５２２−３は第
１の入力と第２の入力との排他的論理和をとり、排他的
論理和結果をそれぞれ第５、第４、第１次シンドローム
シフトレジスタに出力する。
【０１３７】誤り検出数カウンタ５２４は誤り値Ｅ１を
入力とし、一定時間に検出した誤り数をカウントする。
カウントした誤り検出数ＥＣは符号同期及び直列／並列
変換回路４に出力される。
入力とし、一定時間に検出した誤り数をカウントする。
カウントした誤り検出数ＥＣは符号同期及び直列／並列
変換回路４に出力される。
【０１３８】誤り訂正回路５３は誤り値生成回路５２か
ら入力された誤り値Ｅ１を基に、シンドローム系列生成
回路５１から入力された遅延情報系列ＩＤ１を訂正し、
第１段訂正情報系列ＩＣ１を第２段復号回路６へ出力す
る。第２段復号回路６は第１段復号回路５で誤り数が減
少した第１段訂正情報系列ＩＣ１に対して誤り訂正を行
い、更に誤り数を減少させる。
ら入力された誤り値Ｅ１を基に、シンドローム系列生成
回路５１から入力された遅延情報系列ＩＤ１を訂正し、
第１段訂正情報系列ＩＣ１を第２段復号回路６へ出力す
る。第２段復号回路６は第１段復号回路５で誤り数が減
少した第１段訂正情報系列ＩＣ１に対して誤り訂正を行
い、更に誤り数を減少させる。
【０１３９】第１〜第６次情報系列レジスタ６１１−１
〜６１１−６は誤り検出処理を終了するまで情報系列を
遅延する機能と、排他的論理和回路６１２とともにシン
ドローム系列Ｓ２を生成する機能とを有する。
〜６１１−６は誤り検出処理を終了するまで情報系列を
遅延する機能と、排他的論理和回路６１２とともにシン
ドローム系列Ｓ２を生成する機能とを有する。
【０１４０】遅延情報系列ＩＤ１は第１次情報系列レジ
スタ６１１−１に入力され、クロック毎に高次の情報系
列レジスタにシフトしていく。情報系列レジスタで遅延
された遅延情報系列ＩＤ２は誤り訂正回路６３へ出力さ
れる。
スタ６１１−１に入力され、クロック毎に高次の情報系
列レジスタにシフトしていく。情報系列レジスタで遅延
された遅延情報系列ＩＤ２は誤り訂正回路６３へ出力さ
れる。
【０１４１】情報系列レジスタの次数は生成多項式の次
数に対応している。遅延情報系列ＩＤ１は生成多項式の
０次に対応している。シンドローム系列Ｓ２は、０でな
い係数を持つ生成多項式の次数に対応する信号と遅延検
査系列ＰＤとの排他的論理和で求められる。
数に対応している。遅延情報系列ＩＤ１は生成多項式の
０次に対応している。シンドローム系列Ｓ２は、０でな
い係数を持つ生成多項式の次数に対応する信号と遅延検
査系列ＰＤとの排他的論理和で求められる。
【０１４２】本実施例の生成多項式は、０，２，５，６
次に０でない係数を持つので、遅延情報系列ＩＤ１と、
第２、第５、第６次情報系列レジスタ出力と、遅延検査
系列ＰＤとが排他的論理和回路６１２に入力される。排
他的論理和回路６１２は入力信号の排他的論理をとり、
シンドローム系列Ｓ２として誤り値生成回路６２に出力
する。
次に０でない係数を持つので、遅延情報系列ＩＤ１と、
第２、第５、第６次情報系列レジスタ出力と、遅延検査
系列ＰＤとが排他的論理和回路６１２に入力される。排
他的論理和回路６１２は入力信号の排他的論理をとり、
シンドローム系列Ｓ２として誤り値生成回路６２に出力
する。
【０１４３】誤り値生成回路６２はシンドローム系列生
成回路６１から入力されたシンドローム系列Ｓ２を基に
誤り値を導出する。シンドローム系列Ｓ２は第５次シン
ドロームレジスタ６２１−５に入力され、クロック毎に
低次のシンドロームレジスタへシフトしていく。シンド
ロームレジスタの次数は生成多項式の次数に対応してい
る。シンドローム系列Ｓ２は第６次に対応している。
成回路６１から入力されたシンドローム系列Ｓ２を基に
誤り値を導出する。シンドローム系列Ｓ２は第５次シン
ドロームレジスタ６２１−５に入力され、クロック毎に
低次のシンドロームレジスタへシフトしていく。シンド
ロームレジスタの次数は生成多項式の次数に対応してい
る。シンドローム系列Ｓ２は第６次に対応している。
【０１４４】０でない係数を持つ生成多項式の次数に対
応する信号は閾値判定回路６２３に出力される。本実施
例の場合、シンドローム系列Ｓ２及び第５、第２、第０
次シンドロームレジスタの出力が閾値判定回路６２３に
出力される。
応する信号は閾値判定回路６２３に出力される。本実施
例の場合、シンドローム系列Ｓ２及び第５、第２、第０
次シンドロームレジスタの出力が閾値判定回路６２３に
出力される。
【０１４５】例えば、閾値判定回路６２３の閾値が３の
場合を考える。この場合、値が“１”である入力信号数
が３以上の場合に遅延情報系列ＩＤ２に誤りが含まれて
いると判断し、誤り値Ｅ２として“１”を出力する。値
が“１”である入力信号数が３未満の場合には遅延情報
系列ＩＤ２に誤りが含まれていないと判断し、誤り値Ｅ
２として“０”を出力する。
場合を考える。この場合、値が“１”である入力信号数
が３以上の場合に遅延情報系列ＩＤ２に誤りが含まれて
いると判断し、誤り値Ｅ２として“１”を出力する。値
が“１”である入力信号数が３未満の場合には遅延情報
系列ＩＤ２に誤りが含まれていないと判断し、誤り値Ｅ
２として“０”を出力する。
【０１４６】従来技術の復号回路は閾値判定回路閾値３
の復号を１回行うだけである。本実施例の復号回路は復
号を複数回行い、誤り訂正能力を向上させている。本実
施例では第１段復号回路５の閾値判定回路閾値を４と
し、第２段復号回路６の閾値判定回路閾値を３としてい
る。この場合、第１段復号回路５では誤りである確率が
非常に高いものだけが訂正される。
の復号を１回行うだけである。本実施例の復号回路は復
号を複数回行い、誤り訂正能力を向上させている。本実
施例では第１段復号回路５の閾値判定回路閾値を４と
し、第２段復号回路６の閾値判定回路閾値を３としてい
る。この場合、第１段復号回路５では誤りである確率が
非常に高いものだけが訂正される。
【０１４７】第２段復号回路６の閾値判定回路閾値は従
来技術の復号回路と同じであるが、第１復号回路５にお
いて一部の誤りが訂正された信号を入力としているの
で、誤訂正も起こりにくく、従来技術の復号回路では訂
正できない誤りも訂正することができる。このため、第
２段復号回路６の出力は従来技術の復号回路の出力に比
べて残留誤り数を低くすることができる。
来技術の復号回路と同じであるが、第１復号回路５にお
いて一部の誤りが訂正された信号を入力としているの
で、誤訂正も起こりにくく、従来技術の復号回路では訂
正できない誤りも訂正することができる。このため、第
２段復号回路６の出力は従来技術の復号回路の出力に比
べて残留誤り数を低くすることができる。
【０１４８】閾値判定回路６２３で誤りを検出した場
合、その誤りの影響をシンドローム系列Ｓ２から除去す
ることによって、誤り訂正能力を向上させることができ
る。誤りの影響をシンドローム系列Ｓ２から除去するた
め、閾値判定回路６２３に入力される信号は誤りを検出
した場合に値を反転し、低次のシンドロームレジスタに
入力する。具体的には、シンドローム修正用排他的論理
和回路６２２−１〜６２２−３によって値の反転を行
う。
合、その誤りの影響をシンドローム系列Ｓ２から除去す
ることによって、誤り訂正能力を向上させることができ
る。誤りの影響をシンドローム系列Ｓ２から除去するた
め、閾値判定回路６２３に入力される信号は誤りを検出
した場合に値を反転し、低次のシンドロームレジスタに
入力する。具体的には、シンドローム修正用排他的論理
和回路６２２−１〜６２２−３によって値の反転を行
う。
【０１４９】シンドローム修正用排他的論理和回路６２
２−１〜６２２−３はそれぞれシンドローム系列Ｓ２と
第５、第２次シンドロームレジスタ出力を第１の入力と
し、誤り値Ｅ２を第２の入力とする。シンドローム修正
用排他的論理和回路６２２−１〜６２２−３は第１の入
力と第２の入力との排他的論理和をとり、排他的論理和
結果をそれぞれ第５、第４、第１次シンドロームシフト
レジスタに出力する。
２−１〜６２２−３はそれぞれシンドローム系列Ｓ２と
第５、第２次シンドロームレジスタ出力を第１の入力と
し、誤り値Ｅ２を第２の入力とする。シンドローム修正
用排他的論理和回路６２２−１〜６２２−３は第１の入
力と第２の入力との排他的論理和をとり、排他的論理和
結果をそれぞれ第５、第４、第１次シンドロームシフト
レジスタに出力する。
【０１５０】誤り訂正回路６３は誤り値生成回路６２か
ら入力された誤り値Ｅ２を基に、シンドローム系列生成
回路６１から入力された遅延情報系列ＩＤ２を訂正し、
第１段訂正情報系列ＩＣ２として出力する。
ら入力された誤り値Ｅ２を基に、シンドローム系列生成
回路６１から入力された遅延情報系列ＩＤ２を訂正し、
第１段訂正情報系列ＩＣ２として出力する。
【０１５１】本実施例では符号化率を１／２、直交数を
４、符号生成多項式を（１）式、繰り返し復号回数を２
としたが、任意の符号化率、直交数、生成多項式、繰り
返し復号回数を設定することができる。
４、符号生成多項式を（１）式、繰り返し復号回数を２
としたが、任意の符号化率、直交数、生成多項式、繰り
返し復号回数を設定することができる。
【０１５２】従来技術では復号が非常に簡単で装置化し
やすいが、誤り訂正能力が低いという問題がある。本発
明では簡単な回路構成で実現することができ、従来技術
に比べて大幅に誤り訂正能力を向上させることができ
る。
やすいが、誤り訂正能力が低いという問題がある。本発
明では簡単な回路構成で実現することができ、従来技術
に比べて大幅に誤り訂正能力を向上させることができ
る。
【０１５３】このように、検査系列レジスタによって検
査系列を遅延させて次段の復号回路に入力する構成を採
用することによって、復号を複数回繰り返すことがで
き、誤り訂正能力を大幅に向上させることができる。
査系列を遅延させて次段の復号回路に入力する構成を採
用することによって、復号を複数回繰り返すことがで
き、誤り訂正能力を大幅に向上させることができる。
【０１５４】また、１回目の復号の閾値判定閾値を大き
く設定し、誤りである確率が高いものだけを訂正し、復
号を繰り返すのにしたがって閾値判定回路の閾値を徐々
に減少させ、誤りである確率が低いものも訂正していく
ことによって、誤訂正が起こりにくくなり、誤り訂正能
力を大幅に向上させることができる。
く設定し、誤りである確率が高いものだけを訂正し、復
号を繰り返すのにしたがって閾値判定回路の閾値を徐々
に減少させ、誤りである確率が低いものも訂正していく
ことによって、誤訂正が起こりにくくなり、誤り訂正能
力を大幅に向上させることができる。
【０１５５】次に、本発明の他の実施例について図面を
参照して説明する。本発明の一実施例では第１段復号回
路中の閾値判定回路から出力される誤り値をカウント
し、カウントした誤り検出数を基に、符号同期判定を行
っている。しかしながら、第１段復号回路中の閾値判定
回路の閾値を大きく設定すると、符号同期時の誤り検出
数と非同期時の誤り検出数とがあまり変わらなくなり、
符号同期・非同期の判定が困難になる。
参照して説明する。本発明の一実施例では第１段復号回
路中の閾値判定回路から出力される誤り値をカウント
し、カウントした誤り検出数を基に、符号同期判定を行
っている。しかしながら、第１段復号回路中の閾値判定
回路の閾値を大きく設定すると、符号同期時の誤り検出
数と非同期時の誤り検出数とがあまり変わらなくなり、
符号同期・非同期の判定が困難になる。
【０１５６】この問題を解決するために、本発明の他の
実施例では誤り値生成用の閾値判定回路とは別に、符号
同期専用に閾値判定回路を設け、その閾値を低く設定す
る方法をとっている。以下、本発明の一実施例と同様
に、符号化率を１／２、直交数を４、符号生成多項式を
（１）式、繰り返し復号回数を２とした場合について、
本発明の他の実施例の動作及び構成について説明する。
実施例では誤り値生成用の閾値判定回路とは別に、符号
同期専用に閾値判定回路を設け、その閾値を低く設定す
る方法をとっている。以下、本発明の一実施例と同様
に、符号化率を１／２、直交数を４、符号生成多項式を
（１）式、繰り返し復号回数を２とした場合について、
本発明の他の実施例の動作及び構成について説明する。
【０１５７】尚、本発明の他の実施例による復号回路は
第１段復号回路５中の誤り値生成回路５２内に符号同期
専用に閾値判定回路を設け、その閾値を低く設定する方
法をとっている以外は本発明の一実施例と同様の構成な
ので、以下の説明では本発明の一実施例と同様の符号を
用いるものとする。
第１段復号回路５中の誤り値生成回路５２内に符号同期
専用に閾値判定回路を設け、その閾値を低く設定する方
法をとっている以外は本発明の一実施例と同様の構成な
ので、以下の説明では本発明の一実施例と同様の符号を
用いるものとする。
【０１５８】図２１は本発明の他の実施例による第１段
復号回路中の誤り値生成回路の構成を示すブロック図で
ある。図２１において、本発明の他の実施例による誤り
値生成回路５２は第０〜第５次シンドロームレジスタ５
２１−０〜５２１−５と、閾値判定回路５２３と、誤り
検出数カウンタ５２４と、シンドローム修正用排他的論
理和回路５２２−１〜５２２−３と、符号同期専用閾値
判定回路５２５とから構成されている。
復号回路中の誤り値生成回路の構成を示すブロック図で
ある。図２１において、本発明の他の実施例による誤り
値生成回路５２は第０〜第５次シンドロームレジスタ５
２１−０〜５２１−５と、閾値判定回路５２３と、誤り
検出数カウンタ５２４と、シンドローム修正用排他的論
理和回路５２２−１〜５２２−３と、符号同期専用閾値
判定回路５２５とから構成されている。
【０１５９】図２２は本発明の他の実施例による第１段
復号回路における復号処理を示すフローチャートであ
る。これら図２１及び図２２を参照して本発明の他の実
施例による第１段復号回路における復号処理について説
明する。尚、図２２において、ステップ２１〜２６の処
理動作は図９に示すステップ１１〜１６の処理動作と同
様なので、これらの処理動作についての説明は省略す
る。
復号回路における復号処理を示すフローチャートであ
る。これら図２１及び図２２を参照して本発明の他の実
施例による第１段復号回路における復号処理について説
明する。尚、図２２において、ステップ２１〜２６の処
理動作は図９に示すステップ１１〜１６の処理動作と同
様なので、これらの処理動作についての説明は省略す
る。
【０１６０】０でない係数を持つ生成多項式の次数に対
応する信号は符号同期専用閾値判定回路５２５に出力さ
れる。本実施例の場合、シンドローム系列Ｓ１及び第
５、第２、第０次シンドロームレジスタの出力が符号同
期専用閾値判定回路５２５に出力される。
応する信号は符号同期専用閾値判定回路５２５に出力さ
れる。本実施例の場合、シンドローム系列Ｓ１及び第
５、第２、第０次シンドロームレジスタの出力が符号同
期専用閾値判定回路５２５に出力される。
【０１６１】符号同期専用閾値判定回路５２５は値が
“１”である信号が閾値以上ある場合に誤りが発生した
と判断し、誤り値ＥＳとして“１”を出力する。値が
“１”である信号が閾値未満の場合には誤りなしと判断
し、誤り値ＥＳとして“０”を出力する（図２２ステッ
プＳ２７）。
“１”である信号が閾値以上ある場合に誤りが発生した
と判断し、誤り値ＥＳとして“１”を出力する。値が
“１”である信号が閾値未満の場合には誤りなしと判断
し、誤り値ＥＳとして“０”を出力する（図２２ステッ
プＳ２７）。
【０１６２】誤り値ＥＳは誤り検出数カウンタ５２４へ
出力され、誤り検出数カウンタ５２４は一定時間に検出
した誤り数をカウントする。カウントした誤り検出数Ｅ
Ｃは符号同期及び直列／並列変換回路４に出力される
（図２２ステップＳ２８）。
出力され、誤り検出数カウンタ５２４は一定時間に検出
した誤り数をカウントする。カウントした誤り検出数Ｅ
Ｃは符号同期及び直列／並列変換回路４に出力される
（図２２ステップＳ２８）。
【０１６３】本発明の他の実施例では、例えば符号同期
専用閾値判定回路５２５の閾値が３、閾値判定回路５２
３の閾値が４の場合、閾値判定回路５２３が出力する誤
り値Ｅ１を基に誤り数をカウントする方法に比べ、符号
同期・非同期の誤判定が少なくなる。
専用閾値判定回路５２５の閾値が３、閾値判定回路５２
３の閾値が４の場合、閾値判定回路５２３が出力する誤
り値Ｅ１を基に誤り数をカウントする方法に比べ、符号
同期・非同期の誤判定が少なくなる。
【０１６４】続いて、本発明の別の実施例について図面
を参照して説明する。本発明の一実施例では誤り訂正能
力を向上させるため、第１段復号回路中の閾値判定回路
から出力される誤り値をフィードバックし、シンドロー
ム系列の修正を行っている。具体的には、閾値判定回路
が誤りを検出した場合、閾値判定回路に入力したシンド
ローム系列を反転させる処理を行っている。
を参照して説明する。本発明の一実施例では誤り訂正能
力を向上させるため、第１段復号回路中の閾値判定回路
から出力される誤り値をフィードバックし、シンドロー
ム系列の修正を行っている。具体的には、閾値判定回路
が誤りを検出した場合、閾値判定回路に入力したシンド
ローム系列を反転させる処理を行っている。
【０１６５】しかしながら、シンドローム系列の反転処
理を行うと、符号同期がとれていない場合でも、シンド
ロームレジスタ内で１が格納されているレジスタ数は減
少する。シンドロームレジスタ内で１が格納されている
レジスタ数が減少すると、閾値判定回路が誤りと判定す
る回数も減少し、同期時と非同期との区別がつきにくく
なる。
理を行うと、符号同期がとれていない場合でも、シンド
ロームレジスタ内で１が格納されているレジスタ数は減
少する。シンドロームレジスタ内で１が格納されている
レジスタ数が減少すると、閾値判定回路が誤りと判定す
る回数も減少し、同期時と非同期との区別がつきにくく
なる。
【０１６６】そこで、本発明の別の実施例では誤り値生
成用のシンドロームレジスタ及び閾値判定回路とは別
に、符号同期専用にシンドロームレジスタ及び閾値判定
回路を設け、符号同期用シンドロームレジスタには誤り
判定結果に基づく修正を行わない方式をとっている。
成用のシンドロームレジスタ及び閾値判定回路とは別
に、符号同期専用にシンドロームレジスタ及び閾値判定
回路を設け、符号同期用シンドロームレジスタには誤り
判定結果に基づく修正を行わない方式をとっている。
【０１６７】以下、本発明の一実施例と同様に、符号化
率を１／２、直交数を４、符号生成多項式を（１）式、
繰り返し復号回数を２とした場合について、本発明の別
の実施例の動作及び構成について説明する。
率を１／２、直交数を４、符号生成多項式を（１）式、
繰り返し復号回数を２とした場合について、本発明の別
の実施例の動作及び構成について説明する。
【０１６８】尚、本発明の別の実施例による復号回路は
第１段復号回路５中の誤り値生成回路５２内に符号同期
専用にシンドロームレジスタ及び閾値判定回路を設け、
符号同期用シンドロームレジスタには誤り判定結果に基
づく修正を行わない方式をとっている以外は本発明の一
実施例と同様の構成なので、以下の説明では本発明の一
実施例と同様の符号を用いるものとする。
第１段復号回路５中の誤り値生成回路５２内に符号同期
専用にシンドロームレジスタ及び閾値判定回路を設け、
符号同期用シンドロームレジスタには誤り判定結果に基
づく修正を行わない方式をとっている以外は本発明の一
実施例と同様の構成なので、以下の説明では本発明の一
実施例と同様の符号を用いるものとする。
【０１６９】図２３は本発明の別の実施例による第１段
復号回路中の誤り値生成回路の構成を示すブロック図で
ある。図２３において、本発明の別の実施例による誤り
値生成回路５２は第０〜第５次シンドロームレジスタ５
２１−０〜５２１−５と、閾値判定回路５２３と、誤り
検出数カウンタ５２４と、符号同期専用閾値判定回路５
２５と、第０〜第５次符号同期専用シンドロームレジス
タ５２６−０〜５２６−５とから構成されている。
復号回路中の誤り値生成回路の構成を示すブロック図で
ある。図２３において、本発明の別の実施例による誤り
値生成回路５２は第０〜第５次シンドロームレジスタ５
２１−０〜５２１−５と、閾値判定回路５２３と、誤り
検出数カウンタ５２４と、符号同期専用閾値判定回路５
２５と、第０〜第５次符号同期専用シンドロームレジス
タ５２６−０〜５２６−５とから構成されている。
【０１７０】図２４は本発明の別の実施例による第１段
復号回路における復号処理を示すフローチャートであ
る。これら図２３及び図２４を参照して本発明の別の実
施例による第１段復号回路における復号処理について説
明する。尚、図２４において、ステップ３１〜３６の処
理動作は図９に示すステップ１１〜１６の処理動作と同
様なので、これらの処理動作についての説明は省略す
る。
復号回路における復号処理を示すフローチャートであ
る。これら図２３及び図２４を参照して本発明の別の実
施例による第１段復号回路における復号処理について説
明する。尚、図２４において、ステップ３１〜３６の処
理動作は図９に示すステップ１１〜１６の処理動作と同
様なので、これらの処理動作についての説明は省略す
る。
【０１７１】シンドローム系列Ｓ２は第５次符号同期専
用シンドロームレジスタ５２６−５に入力され、クロッ
ク毎に低次のシンドロームレジスタへシフトしていく
（図２４ステップＳ３７）。シンドロームレジスタの次
数は生成多項式の次数にそれぞれ対応している。シンド
ローム系列Ｓ２は６次に対応している。
用シンドロームレジスタ５２６−５に入力され、クロッ
ク毎に低次のシンドロームレジスタへシフトしていく
（図２４ステップＳ３７）。シンドロームレジスタの次
数は生成多項式の次数にそれぞれ対応している。シンド
ローム系列Ｓ２は６次に対応している。
【０１７２】０でない係数を持つ生成多項式の次数に対
応する信号は符号同期専用閾値判定回路５２５に出力さ
れる。本実施例の場合、シンドローム系列Ｓ１及び第
５、第２、第０次符号同期専用シンドロームレジスタの
出力が符号同期専用閾値判定回路５２５に出力される。
符号同期専用閾値判定回路５２５は値が“１”である信
号が閾値以上ある場合に誤りが発生したと判断し、誤り
値ＥＳとして“１”を出力する。値が“１”である信号
が閾値未満の場合には誤りなしと判断し、誤り値ＥＳと
して“０”を出力する（図２４ステップＳ３８）。
応する信号は符号同期専用閾値判定回路５２５に出力さ
れる。本実施例の場合、シンドローム系列Ｓ１及び第
５、第２、第０次符号同期専用シンドロームレジスタの
出力が符号同期専用閾値判定回路５２５に出力される。
符号同期専用閾値判定回路５２５は値が“１”である信
号が閾値以上ある場合に誤りが発生したと判断し、誤り
値ＥＳとして“１”を出力する。値が“１”である信号
が閾値未満の場合には誤りなしと判断し、誤り値ＥＳと
して“０”を出力する（図２４ステップＳ３８）。
【０１７３】誤り値ＥＳは誤り検出数カウンタ５２４へ
出力され、誤り検出数カウンタ５２４は一定時間に検出
した誤り数をカウントする。カウントした誤り検出数Ｅ
Ｃは符号同期及び直列／並列変換回路４に出力される
（図２４ステップＳ３９）。符号同期専用閾値判定回路
５２５に入力されるシンドローム系列は誤り判定結果に
基づく修正を行っていないため、符号同期・非同期の誤
判定が少なくなる。
出力され、誤り検出数カウンタ５２４は一定時間に検出
した誤り数をカウントする。カウントした誤り検出数Ｅ
Ｃは符号同期及び直列／並列変換回路４に出力される
（図２４ステップＳ３９）。符号同期専用閾値判定回路
５２５に入力されるシンドローム系列は誤り判定結果に
基づく修正を行っていないため、符号同期・非同期の誤
判定が少なくなる。
【０１７４】
【発明の効果】以上説明したように本発明によれば、受
信系列の誤りのみによって決定されるシンドロームビッ
トのいくつかがそのまま、時点０のブロックの情報ビッ
トに関して直交するパリティ検査和となるような畳み込
み符号である自己直交符号に対する復号を行う自己直交
符号復号回路において、自己直交符号に対する復号を複
数回繰り返すことによって、簡単な回路構成で実現する
ことができ、大幅に誤り訂正能力を向上させることがで
きるという効果がある。
信系列の誤りのみによって決定されるシンドロームビッ
トのいくつかがそのまま、時点０のブロックの情報ビッ
トに関して直交するパリティ検査和となるような畳み込
み符号である自己直交符号に対する復号を行う自己直交
符号復号回路において、自己直交符号に対する復号を複
数回繰り返すことによって、簡単な回路構成で実現する
ことができ、大幅に誤り訂正能力を向上させることがで
きるという効果がある。
【図１】本発明の実施の形態による自己直交符号復号回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図２】図１の第１段復号回路の構成を示すブロック図
である。
である。
【図３】図２のシンドローム系列生成回路の構成を示す
ブロック図である。
ブロック図である。
【図４】図２の誤り値生成回路の構成を示すブロック図
である。
である。
【図５】図１の第２段復号回路の構成を示すブロック図
である。
である。
【図６】図５のシンドローム系列生成回路の構成を示す
ブロック図である。
ブロック図である。
【図７】図５の誤り値生成回路の構成を示すブロック図
である。
である。
【図８】本発明の実施の形態による自己直交符号復号回
路の動作を示すフローチャートである。
路の動作を示すフローチャートである。
【図９】図１の第１段復号回路による復号処理を示すフ
ローチャートである。
ローチャートである。
【図１０】本発明の実施の形態による自己直交符号復号
回路を用いたシステムの構成例を示すブロック図であ
る。
回路を用いたシステムの構成例を示すブロック図であ
る。
【図１１】本発明の実施の形態による自己直交符号復号
回路を用いた無線システムの構成例を示すブロック図で
ある。
回路を用いた無線システムの構成例を示すブロック図で
ある。
【図１２】本発明の実施の形態による自己直交符号復号
回路を用いた光ケーブルの伝送システムの構成例を示す
ブロック図である。
回路を用いた光ケーブルの伝送システムの構成例を示す
ブロック図である。
【図１３】図１２の受信局の構成を示すブロック図であ
る。
る。
【図１４】本発明の一実施例による自己直交符号復号回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図１５】図１４の第１段復号回路の構成を示すブロッ
ク図である。
ク図である。
【図１６】図１５のシンドローム系列生成回路の構成を
示すブロック図である。
示すブロック図である。
【図１７】図１５の誤り値生成回路の構成を示すブロッ
ク図である。
ク図である。
【図１８】図１４の第２段復号回路の構成を示すブロッ
ク図である。
ク図である。
【図１９】図１８のシンドローム系列生成回路の構成を
示すブロック図である。
示すブロック図である。
【図２０】図１８の誤り値生成回路の構成を示すブロッ
ク図である。
ク図である。
【図２１】本発明の他の実施例による第１段復号回路中
の誤り値生成回路の構成を示すブロック図である。
の誤り値生成回路の構成を示すブロック図である。
【図２２】本発明の他の実施例による第１段復号回路に
おける復号処理を示すフローチャートである。
おける復号処理を示すフローチャートである。
【図２３】本発明の別の実施例による第１段復号回路中
の誤り値生成回路の構成を示すブロック図である。
の誤り値生成回路の構成を示すブロック図である。
【図２４】本発明の別の実施例による第１段復号回路に
おける復号処理を示すフローチャートである。
おける復号処理を示すフローチャートである。
【図２５】従来の自己直交符号の復号器の構成を示すブ
ロック図である。
ロック図である。
【図２６】図２５のシンドローム系列生成回路の構成を
示すブロック図である。
示すブロック図である。
【図２７】図２５の誤り値生成回路の構成を示すブロッ
ク図である。
ク図である。
１，４ 符号同期及び直列／並列変換回路 ２，５ 第１段復号回路 ３，６ 第２段復号回路 １１ 自己直交符号復号回路 １２ 情報源 １３ 符号器 １４ 通信路 １５ 無線送信機 １６ 無線受信機 １７，１９ 送信局 １８，２０ 受信局 ２１，３１，５１，６１ シンドローム系列生成回路 ２２，３２，５２，６２ 誤り値生成回路 ２３，３３，５３，６３ 誤り訂正回路 ２４ 誤り検出数カウンタ ２５ 検査系列レジスタ １８１ 光分離器 １８２ 光電変換器 ２１１−１〜２１１−Ｋ，３１１−１〜３１１−Ｋ 第
１〜第Ｋ情報系列レジスタ ２１２−１〜２１２−Ｋ，３１２−１〜３１２−Ｋ 第
１〜第Ｋ情報系列排他的論理和回路 ２１３，３１３ シンドローム系列生成排他的論理和回
路 ２２１，３２１ シンドロームレジスタ ２２２−１〜２２２−Ｋ，３２２−１〜３２２−Ｋ 第
１〜第Ｋ閾値判定回路 ５１１−１〜５１１−６，６１１−１〜６１１−６ 第
１〜第６次情報系列レジスタ ５１２，６１２ 排他的論理和回路 ５１３−１〜５１３−６ 第１〜第６次検査系列レジス
タ ５２１−０〜５２１−５ 第０〜第５次シンドロームレ
ジスタ ５２３，６２３ 閾値判定回路 ５２４ 誤り検出数カウンタ ５２２−１〜５２２−３，６２２−１〜６２２−３ シ
ンドローム修正用排他的論理和回路 ５２５ 符号同期専用閾値判定回路 ５２６−０〜５２６−５ 第０〜第５次符号同期専用シ
ンドロームレジスタ
１〜第Ｋ情報系列レジスタ ２１２−１〜２１２−Ｋ，３１２−１〜３１２−Ｋ 第
１〜第Ｋ情報系列排他的論理和回路 ２１３，３１３ シンドローム系列生成排他的論理和回
路 ２２１，３２１ シンドロームレジスタ ２２２−１〜２２２−Ｋ，３２２−１〜３２２−Ｋ 第
１〜第Ｋ閾値判定回路 ５１１−１〜５１１−６，６１１−１〜６１１−６ 第
１〜第６次情報系列レジスタ ５１２，６１２ 排他的論理和回路 ５１３−１〜５１３−６ 第１〜第６次検査系列レジス
タ ５２１−０〜５２１−５ 第０〜第５次シンドロームレ
ジスタ ５２３，６２３ 閾値判定回路 ５２４ 誤り検出数カウンタ ５２２−１〜５２２−３，６２２−１〜６２２−３ シ
ンドローム修正用排他的論理和回路 ５２５ 符号同期専用閾値判定回路 ５２６−０〜５２６−５ 第０〜第５次符号同期専用シ
ンドロームレジスタ
Claims (22)
- 【請求項１】 自己直交符号に対する復号を行う自己直
交符号復号回路であって、前記自己直交符号に対する復
号を複数回繰り返すようにしたことを特徴とする自己直
交符号復号回路。 - 【請求項２】 情報系列に検査系列を付加して並列／直
列変換した送信系列に誤りが付加された受信系列の前記
誤りのみによって決定されるシンドロームビットを基に
自己直交符号に対する復号を行う自己直交符号復号回路
であって、前記自己直交符号に対する復号を複数回繰り
返すための複数段の復号回路と、前記複数段の復号回路
のうちの最終段の復号回路を除く復号回路各々に設けら
れかつ前記検査系列を遅延させて次段の復号回路に入力
する検査系列レジスタとを有することを特徴とする自己
直交符号復号回路。 - 【請求項３】 前記複数段の復号回路において、前記自
己直交符号に対する１回目の復号における前記誤りと判
定するための閾値判定閾値を大きく設定して誤りである
確率が高いものだけを訂正し、前記自己直交符号に対す
る復号を繰り返すのにしたがって当該復号の前記閾値判
定閾値を徐々に減少させて誤りである確率が低いものも
訂正するようにしたことを特徴とする請求項２記載の自
己直交符号復号回路。 - 【請求項４】 前記誤りと判定された誤り数をカウント
しかつそのカウントした誤り検出数を基に符号同期判定
を行う手段を含むことを特徴とする請求項２または請求
項３記載の自己直交符号復号回路。 - 【請求項５】 前記誤りを判定する回路とは別に符号同
期専用に設けられかつ前記符号同期用に最適化された閾
値判定閾値に基づいて前記誤りか否かを判定する符号同
期専用閾値判定回路を含み、前記符号同期専用閾値判定
回路の閾値を前記閾値判定閾値よりも低く設定するよう
にしたことを特徴とする請求項３記載の自己直交符号復
号回路。 - 【請求項６】 符号同期専用に設けられかつ前記シンド
ロームビットをシフトして前記符号同期専用閾値判定回
路に出力するシンドロームレジスタを含み、前記シンド
ロームレジスタに対して前記符号同期専用閾値判定回路
の誤り判定結果に基づく修正を行わないようにしたこと
を特徴とする請求項５記載の自己直交符号復号回路。 - 【請求項７】 前記複数段の復号回路各々は、前記シン
ドロームビットを生成するシンドローム生成手段と、前
記シンドローム生成手段で生成された前記シンドローム
ビットの誤りを前記閾値判定閾値を基に判定して誤り値
を導出する誤り値生成手段と、前記誤り値生成手段で生
成された前記誤り値を基に前記シンドロームビットの誤
りを訂正する誤り訂正手段と、前記誤り値生成手段で生
成された前記誤り値を基に前記誤り数をカウントする誤
り検出数カウンタとを含むことを特徴とする請求項４か
ら請求項６のいずれか記載の自己直交符号復号回路。 - 【請求項８】 情報系列を発生する情報源と、前記情報
系列を符号系列に変換する符号器と、前記符号系列を伝
送する通信路とからなるシステムにおいて、前記自己直
交符号に対する復号を複数回繰り返すようにしたことを
特徴とする請求項１から請求項７のいずれか記載の自己
直交符号復号回路。 - 【請求項９】 前記通信路が有線ケーブルからなること
を特徴とする請求項８記載の自己直交符号復号回路。 - 【請求項１０】 前記有線ケーブルが光ケーブルである
ことを特徴とする請求項９記載の自己直交符号復号回
路。 - 【請求項１１】 前記通信路が無線通信の伝送路からな
ることを特徴とする請求項８記載の自己直交符号復号回
路。 - 【請求項１２】 自己直交符号に対する復号を行う自己
直交符号復号方法であって、前記自己直交符号に対する
復号を複数回繰り返すようにしたことを特徴とする自己
直交符号復号方法。 - 【請求項１３】 情報系列に検査系列を付加して並列／
直列変換した送信系列に誤りが付加された受信系列の前
記誤りのみによって決定されるシンドロームビットを基
に自己直交符号に対する復号を行う自己直交符号復号方
法であって、前記自己直交符号に対する復号を複数回繰
り返すための複数段の復号回路のうちの最終段の復号回
路を除く復号回路各々において前記検査系列を遅延させ
て次段の復号回路に入力するステップを有することを特
徴とする自己直交符号復号方法。 - 【請求項１４】 前記複数段の復号回路において、前記
自己直交符号に対する１回目の復号における前記誤りと
判定するための閾値判定閾値を大きく設定して誤りであ
る確率が高いものだけを訂正し、前記自己直交符号に対
する復号を繰り返すのにしたがって当該復号の前記閾値
判定閾値を徐々に減少させて誤りである確率が低いもの
も訂正するようにしたことを特徴とする請求項１３記載
の自己直交符号復号方法。 - 【請求項１５】 前記誤りと判定された誤り数をカウン
トしかつそのカウントした誤り検出数を基に符号同期判
定を行うステップを含むことを特徴とする請求項１３ま
たは請求項１４記載の自己直交符号復号方法。 - 【請求項１６】 前記誤りを判定する回路とは別に符号
同期専用に設けられかつ前記符号同期用に最適化された
閾値判定閾値に基づいて前記誤りか否かを判定する符号
同期専用閾値判定回路の閾値を前記閾値判定閾値よりも
低く設定するようにしたことを特徴とする請求項１５記
載の自己直交符号復号方法。 - 【請求項１７】 符号同期専用に設けられかつ前記シン
ドロームビットをシフトして前記符号同期専用閾値判定
回路に出力するシンドロームレジスタを含み、前記シン
ドロームレジスタに対して前記符号同期専用閾値判定回
路の誤り判定結果に基づく修正を行わないようにしたこ
とを特徴とする請求項１６記載の自己直交符号復号方
法。 - 【請求項１８】 前記シンドロームビットを生成するス
テップと、その生成された前記シンドロームビットの誤
りを前記閾値判定閾値を基に判定して誤り値を導出する
ステップと、その導出された誤り値を基に前記シンドロ
ームビットの誤りを訂正するステップと、前記誤り値を
基に前記誤り数をカウントするステップとを前記複数段
の復号回路各々に含むことを特徴とする請求項１５から
請求項１７のいずれか記載の自己直交符号復号方法。 - 【請求項１９】 情報系列を発生する情報源と、前記情
報系列を符号系列に変換する符号器と、前記符号系列を
伝送する通信路とからなるシステムにおいて、前記自己
直交符号に対する復号を複数回繰り返すようにしたこと
を特徴とする請求項１２から請求項１８のいずれか記載
の自己直交符号復号方法。 - 【請求項２０】 前記通信路が有線ケーブルからなるこ
とを特徴とする請求項１９記載の自己直交符号復号方
法。 - 【請求項２１】 前記有線ケーブルが光ケーブルである
ことを特徴とする請求項２０記載の自己直交符号復号方
法。 - 【請求項２２】 前記通信路が無線通信の伝送路からな
ることを特徴とする請求項１９記載の自己直交符号復号
方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293231A JP3558026B2 (ja) | 2000-09-27 | 2000-09-27 | 自己直交符号復号回路及び自己直交符号復号方法 |
| EP01122551A EP1195907B1 (en) | 2000-09-27 | 2001-09-24 | Method and circuit for iterative decoding of self-orthogonal codes |
| DE60131346T DE60131346T2 (de) | 2000-09-27 | 2001-09-24 | Verfahren und Schaltung zur iterativen Decodierung von selbstorthogonalen Codes |
| AU76097/01A AU7609701A (en) | 2000-09-27 | 2001-09-25 | Self orthogonal decoding circuit and self orthogonal decoding method |
| US09/964,195 US6944805B2 (en) | 2000-09-27 | 2001-09-26 | Self orthogonal decoding circuit and self orthogonal decoding method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293231A JP3558026B2 (ja) | 2000-09-27 | 2000-09-27 | 自己直交符号復号回路及び自己直交符号復号方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002111516A true JP2002111516A (ja) | 2002-04-12 |
| JP3558026B2 JP3558026B2 (ja) | 2004-08-25 |
Family
ID=18776054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000293231A Expired - Lifetime JP3558026B2 (ja) | 2000-09-27 | 2000-09-27 | 自己直交符号復号回路及び自己直交符号復号方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6944805B2 (ja) |
| EP (1) | EP1195907B1 (ja) |
| JP (1) | JP3558026B2 (ja) |
| AU (1) | AU7609701A (ja) |
| DE (1) | DE60131346T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009057312A1 (ja) | 2007-10-31 | 2009-05-07 | Panasonic Corporation | 送信装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7103825B2 (en) * | 2003-08-19 | 2006-09-05 | Mitsubishi Electric Research Laboratories, Inc. | Decoding error-correcting codes based on finite geometries |
| US7823049B2 (en) * | 2006-03-15 | 2010-10-26 | Mediatek Inc. | Methods and apparatuses for generating parity symbols for data block |
| US10469126B1 (en) * | 2018-09-24 | 2019-11-05 | Huawei Technologies Co., Ltd. | Code synchronization for analog spread spectrum systems |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3806647A (en) * | 1972-07-28 | 1974-04-23 | Communications Satellite Corp | Phase ambiguity resolution system using convolutional coding-threshold decoding |
| US4404674A (en) * | 1981-07-10 | 1983-09-13 | Communications Satellite Corporation | Method and apparatus for weighted majority decoding of FEC codes using soft detection |
| US4476458A (en) * | 1982-06-14 | 1984-10-09 | At&T Bell Laboratories | Dual threshold decoder for convolutional self-orthogonal codes |
| JP2702303B2 (ja) * | 1991-03-20 | 1998-01-21 | 日本電気株式会社 | データ通信方式 |
| US5398237A (en) * | 1993-05-26 | 1995-03-14 | Gi Corporation | Acquisition and tracking of independent quadrature modulated bitstreams |
| US5710783A (en) * | 1995-06-07 | 1998-01-20 | Luthi; Daniel A. | Optimization of synchronization control in concatenated decoders |
| US6189123B1 (en) | 1997-03-26 | 2001-02-13 | Telefonaktiebolaget Lm Ericsson | Method and apparatus for communicating a block of digital information between a sending and a receiving station |
| US6167552A (en) * | 1997-10-02 | 2000-12-26 | Harris Corporation | Apparatus for convolutional self-doubly orthogonal encoding and decoding |
| JPH11327436A (ja) | 1998-05-15 | 1999-11-26 | Omron Corp | 暗号化装置 |
-
2000
- 2000-09-27 JP JP2000293231A patent/JP3558026B2/ja not_active Expired - Lifetime
-
2001
- 2001-09-24 EP EP01122551A patent/EP1195907B1/en not_active Expired - Lifetime
- 2001-09-24 DE DE60131346T patent/DE60131346T2/de not_active Expired - Lifetime
- 2001-09-25 AU AU76097/01A patent/AU7609701A/en not_active Abandoned
- 2001-09-26 US US09/964,195 patent/US6944805B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009057312A1 (ja) | 2007-10-31 | 2009-05-07 | Panasonic Corporation | 送信装置 |
| US8286064B2 (en) | 2007-10-31 | 2012-10-09 | Panasonic Corporation | Transmission device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60131346T2 (de) | 2008-09-11 |
| EP1195907A2 (en) | 2002-04-10 |
| US20020038444A1 (en) | 2002-03-28 |
| AU7609701A (en) | 2002-03-28 |
| DE60131346D1 (de) | 2007-12-27 |
| JP3558026B2 (ja) | 2004-08-25 |
| US6944805B2 (en) | 2005-09-13 |
| EP1195907B1 (en) | 2007-11-14 |
| EP1195907A3 (en) | 2004-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107846261B (zh) | 用于并行连续取消解码和连续取消列表解码的设备和方法 | |
| KR100881192B1 (ko) | 에러 패턴 검출 방법, 에러 정정 장치, 및 데이터 부호화 방법 | |
| CN103380585B (zh) | 输入位错误率推定方法及其装置 | |
| JP4320418B2 (ja) | 復号装置および受信装置 | |
| JPH04284753A (ja) | Ｃｒｃ演算方法及びａｔｍ交換方式におけるｈｅｃ同期装置 | |
| KR20100005231A (ko) | 패리티 검사 디코더들에서 사용하기 위한 노드 처리기들 | |
| GB2094041A (en) | Data receivers incorporating error code detection and decoding | |
| JPH04103224A (ja) | 符号誤り検出回路 | |
| US9471416B2 (en) | Partitioned error code computation | |
| KR101286238B1 (ko) | 데이터 병렬화 수신기 | |
| JP3558026B2 (ja) | 自己直交符号復号回路及び自己直交符号復号方法 | |
| US8984385B1 (en) | Systems and methods for cyclic redundancy check implementation | |
| Wei et al. | High-speed decoder of Reed-Solomon codes | |
| US8943391B2 (en) | Cyclic code decoding method and cyclic code decoder | |
| KR20140091087A (ko) | 병렬 bch 복호기를 위한 고속 소면적의 수정된 스텝-바이-스텝 복호 방법 및 그 연산 회로 | |
| RU2428801C1 (ru) | Устройство кодовой цикловой синхронизации с мягкими решениями | |
| JPH06276106A (ja) | 誤り訂正復号装置 | |
| CN110741562A (zh) | 向量信令码信道的流水线式前向纠错 | |
| US8656259B2 (en) | Data transmission | |
| JP3452725B2 (ja) | トレリス軟判定誤り訂正回路およびトレリス変分調整方法 | |
| RU2302701C1 (ru) | Устройство кодовой цикловой синхронизации | |
| KR101924583B1 (ko) | Ldpc 복호화 방법 및 장치와, 최솟 값 계산 방법 | |
| RU2197788C2 (ru) | Устройство кодовой цикловой синхронизации | |
| Worm et al. | Soft self-synchronising codes for self-calibrating communication | |
| JPS6260319A (ja) | 誤り訂正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3558026 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |