DE60131346T2 - Verfahren und Schaltung zur iterativen Decodierung von selbstorthogonalen Codes - Google Patents

Verfahren und Schaltung zur iterativen Decodierung von selbstorthogonalen Codes Download PDF

Info

Publication number
DE60131346T2
DE60131346T2 DE60131346T DE60131346T DE60131346T2 DE 60131346 T2 DE60131346 T2 DE 60131346T2 DE 60131346 T DE60131346 T DE 60131346T DE 60131346 T DE60131346 T DE 60131346T DE 60131346 T2 DE60131346 T2 DE 60131346T2
Authority
DE
Germany
Prior art keywords
circuit
syndrome
decoding
sequence
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60131346T
Other languages
English (en)
Other versions
DE60131346D1 (de
Inventor
Katsutoshi Minato-ku Seki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE60131346D1 publication Critical patent/DE60131346D1/de
Application granted granted Critical
Publication of DE60131346T2 publication Critical patent/DE60131346T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/33Synchronisation based on error coding or decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Description

  • Die vorliegende Erfindung betrifft allgemein eine Decodierschaltung und ein Decodierverfahren zum Decodieren eines selbstorthogonalen Codes. Die Erfindung betrifft insbesondere ein Decodierverfahren und eine Decodierschaltung zum Decodieren eines selbstorthogonalen Codes als Faltungscode, der ziemlich einfach ist und einfach auf Systeme anwendbar ist.
  • Selbstorthogonale Codes sind bekanntermaßen ziemlich einfach und einfach auf Systeme anwendbar und werden im Bereich der Satellitenkommunikation, der optischen Kommunikation oder der Kommunikation über Drahtkabel weit verbreitet verwendet. Im Vergleich zu einer Viterbi-Decodierung, die das gebräuchlichste Decodierverfahren für einen Faltungscode darstellt, hat der herkömmliche selbstorthogonale Code eine niedrigere Fehlerkorrekturqualität oder -fähigkeit.
  • 25 zeigt die Konstruktion eines herkömmlichen Decodierers für einen selbstorthogonalen Code. 25 zeigt eine Konstruktion für den Fall eines selbstorthogonalen Codes mit einer Codierungsrate bzw. einem Codierungsverhältnis von 1/2. In diesem Fall wird vorausgesetzt, dass der Codeerzeugungspolynomausdruck gegeben ist durch: G1 = 1 + x2 + x5 + x6 (1)wobei vorausgesetzt wird, dass die Zahl der Orthogonalitäten bzw. die Orthogonalitätszahl vier beträgt. Der theoretische Hintergrund des selbstorthogonalen Codes und Details eines Verfahrens zum Realisieren eines herkömmlichen Decodierers sind in "Coding Theory", Hideki Imai, The Institute of Electronics, Information and Communication Engineers, März 1990, Seiten 274 bis 278 beschrieben.
  • Im selbstorthogonalen Code mit einem Codierungsverhältnis von 1/2 werden im Codierer Prüffolgen im gleichen Verhältnis wie Informationsfolgen hinzugefügt, um eine Übertragungsfolge zu erzeugen, in der Informationsfolgen und Prüffolgen alternierend angeordnet sind. Die Übertragungsfolge wird an eine Leitung ausgegeben. Dann wird dem Decodierer eine Empfangsfolge Y zugeführt, die der Übertragungsfolge mit hinzugefügten Fehlern entspricht.
  • Der herkömmliche selbstorthogonale Decodierer weist eine Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 7, eine Syndromfolgenerzeugungsschaltung 8, eine Fehlerwerterzeugungsschaltung 10 und einen Fehlerkorrekturabschnitt 9 auf.
  • Die dem Decodierer zugeführte Empfangsfolge wird der Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 7 zugeführt. Die Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 7 richtet eine Codesynchronisation ein und führt eine Seriell-Parallel-Umsetzung der Empfangsfolge Y in die Informationsfolge I und die Prüffolge P aus und führt sie der Syndromfolgenerzeugungsschaltung 8 zu.
  • Die Codesynchronisation wird auf der Basis eines von der Fehlerwerterzeugungsschaltung 10 zugeführten Fehlerzählwertes EC ausgeführt. Beispielsweise wird, wenn der Fehlerzählwert EC größer oder gleich einem Schwellenwert ist, entschieden, dass kein Codesynchronisationszustand vorliegt, woraufhin eine Phase des an die Syndromfolgenerzeugungsschaltung auszugebenden parallelen Signals geändert wird. Die Syndromfolgenerzeugungsschaltung 8 erzeugt eine Syndromfolge S auf der Basis der Informationsfolge I und der Prüffolge P, die von der Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 7 zugeführt werden.
  • 26 zeigt eine Konstruktion der Syndromfolgenerzeugungsschaltung 8. Gemäß 26 weist die Syndromfolgenerzeugungsschaltung Informationsfolgenregister 81-1 bis 81-6 der ersten bis sechsten Stufe und eine EXKLUSIV-ODER-Schaltung 82 auf.
  • Die Informationsfolge I wird dem Informationsfolgenregister 81 der ersten Stufe zugeführt und dann bei jedem Takt aufeinanderfolgend vom zweiten bis zum sechsten Informationsfolgenregister 81-2 bis 81-6 verschoben. Die durch die ersten bis sechsten Informationsfolgenregister 81-1 bis 81-6 verzögerte Informationsfolge I wird als verzögerte Informationsfolge ID an den Fehlerkorrekturabschnitt 9 ausgegeben.
  • Die Anzahl der Stufen der Informationsfolgenregister entspricht der Anzahl der Ordnungen des Erzeugungspolynomausdrucks. Die Eingangsinformationsfolge I entspricht der nullten Ordnung des Erzeugungspolynomausdrucks. Daten, die einer Ordnung des Erzeugungspolynomausdrucks mit einem von 0 verschiedenen Koeffizient entsprechen, und die Prüffolge P werden der EXKLUSIV-ODER-Schaltung 82 zugeführt.
  • Im dargestellten Beispiel weist der Erzeugungspolynomausdruck in der nullten, zweiten, fünften und sechsten Ordnung von 0 verschiedene Koeffizienten auf. Daher werden die Informationsfolge I, Ausgangssignale des zweiten, fünften und sechsten Informationsfolgenregisters und die Prüffolge P der EXKLUSIV-ODER-Schaltung 82 zugeführt.
  • Die EXKLUSIV-ODER-Schaltung 82 erzeugt eine EXKLUSIV-ODER-Verknüpfung des Eingangssignals, um es als Syndromfolge S an die Fehlerwerterzeugungsschaltung 10 auszugeben.
  • Die Fehlerwerterzeugungsschaltung 10 erzeugt einen Fehlerwert auf der Basis der von der Syndromfolgenerzeugungsschaltung 8 zugeführten Syndromfolge S. 27 zeigt eine Konstruktion der Fehlerwerterzeugungsschaltung 10. Gemäß 27 weist die Fehlerwerterzeugungsschaltung 10 nullte bis fünfte Syndromregister 101-0 bis 101-5, eine Majoritätsentscheidungsschaltung 103, einen Fehlererfassungszähler 104 und Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 102-1 bis 102-3 auf. Die Stufenzahl der Syndromregister entspricht der Zahl der Ordnungen des Erzeugungspolynomausdrucks.
  • Die Eingangssyndromfolge S entspricht der höchsten Ordnung (sechsten Ordnung) des Erzeugungspolynomausdrucks. Daten, die einer Ordnungszahl des Erzeugungspolynomausdrucks mit einem von null verschiedenen Koeffizient entsprechen, werden der Majoritätsentscheidungsschaltung 103 zugeführt. Unter der Voraussetzung, dass die Orthogonalitätszahl J beträgt, wird der Entscheidungsschwellenwert A der Majoritätsentscheidungsschaltung 103: A = ⌊J/2⌋ (2)
  • Die Majoritätsentscheidungsschaltung 103 entscheidet, dass ein Fehler verursacht wird, wenn die Anzahl der Eingangssignale mit dem Wert "1" größer oder gleich A ist, wobei in diesem Fall ein Signal mit dem Wert "1" als Fehlerwert E ausgegeben wird. Wenn die Anzahl von Eingangssignalen mit dem Wert "1" kleiner ist als der Entscheidungsschwellenwert A, entscheidet die Majoritätsentscheidungsschaltung 103, dass kein Fehler verursacht wird, und gibt in diesem Fall ein Signal mit dem Wert "0" als Fehlerwert E aus.
  • Weil der Erzeugungspolynomausdruck im dargestellten Beispiel in der nullten, zweiten, fünften und sechsten Ordnung von null verschiedene Koeffizienten aufweist, werden die Ausgangssignale des nullten, zweiten und fünften Syndromregisters 101-0, 101-2 und 101-5 und die Syndromfolge S der Majoritätsentscheidungsschaltung 103 zugeführt. Daher werden der Majoritätsentscheidungsschaltung 103 vier Eingangssignale zugeführt. Die Majoritätsentscheidungsschaltung 103 entscheidet, dass ein Fehler verursacht wird, wenn die Anzahl der Eingangssignale mit dem Wert "1" größer oder gleich "3" ist, und gibt in diesem Fall ein Signal mit dem Wert "1" als Fehlerwert E aus.
  • Die Syndromfolge S wird bei jedem Takt von einem Syndromregister einer höheren Stufe zu einem Syndromregister einer niedrigeren Stufe verschoben. Es ist bekannt, dass, wenn ein Fehler in der Majoritätsentscheidungsschaltung 103 erfasst wird, der Einfluss des Fehlers von der Syndromfolge S eliminiert wird, wodurch eine verbesserte Fehlerkorrekturqualität erhalten wird. Um den Einfluss eines Fehlers von der Syndromfolge S zu eliminieren, wird der Wert des der Majoritätsentscheidungsschaltung 103 zugeführten Signals invertiert, wenn ein Fehler erfasst wird, und dann dem Syndromregister einer niedrigeren Stufe zugeführt.
  • Im Einzelnen wird die Invertierung der Werte durch die Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 102-1 bis 102-3 ausgeführt. Den Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 102-1 bis 102-3 werden die Syndromfolge S bzw. die Ausgangssignale des fünften und des zweiten Syndromregisters 101-5 und 101-2 als erstes Eingangssignal und der Fehlerwert E als zweites Eingangssignal zugeführt. Die Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 102-1 bis 102-3 erzeugen eine EXKLUSIV-ODER-Verknüpfung zwischen dem ersten Eingangssignal und dem zweiten Eingangssignal und geben die Ergebnisse der EXKLUSIV-ODER-Verknüpfung an das fünfte, vierte und erste Syndromregister 101-5, 101-4 und 101-1 aus.
  • Der Fehlererfassungszähler 104 empfängt einen Fehlerwert E als Eingangssignal und zählt die innerhalb einer vorgegebenen Zeitdauer erfasste Fehlerzahl. Der Zählwert EC des Fehlererfassungszählers wird der Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 7 zugeführt. Der Fehlerkorrekturabschnitt 9 korrigiert die von der Fehlerwerterzeugungsschaltung 10 zugeführte verzögerte Informationsfolge 10 auf der Basis der von der Syndromfolgenerzeugungsschaltung 8 zugeführten Syndromfolge, um eine korrigierte Informationsfolge IC auszugeben.
  • Obwohl der Decodiervorgangs in der vorstehend erwähnten herkömmlichen selbstorthogonalen Decodierschaltung einfach ist und die Schaltung einfach auf Systeme anwendbar ist, hat er einen Nachteil hinsichtlich einer niedrigeren Fehlerkorrekturqualität im Vergleich zu einer Viterbi-Decodierung, die als häufigstes Decodierverfahren für Faltungscodes verwendet wird.
  • In der US-A-4404674 werden ein Verfahren und eine Vorrichtung für eine gewichtete Majoritätsdecodierung von FEC-Codes unter Verwendung einer weichen Entscheidung (Soft Decision) beschrieben. Sie betrifft die Decodierung eines selbstorthogonalen Codes und eine mehrfach wiederholte Decodierung des selbstorthogonalen Codes.
  • Die EP-A-097256 beschreibt einen Codierer und einen Decodierer zum Erzeugen und Decodieren von Faltungscodes mit einer verbesserten Orthogonalität. Sie beschreibt insbesondere eine iterative Schwellenwertdecodierung von selbst-doppeltorthogonalen Faltungscodes.
  • Die US-A-5710783 betrifft eine Synchronisierung digitaler Signale in einem verketteten Vorwärtsfehlerkorrekturdecodierer.
  • Es ist Aufgabe der vorliegenden Erfindung, eine Decodierschaltung und ein Verfahren zum Decodieren eines selbstorthogonalen Codes bereitzustellen, die durch eine einfache Schaltungskonstruktion realisierbar sind und durch die eine Fehlerkorrekturqualität erheblich verbessert werden kann. Diese Aufgabe wird durch die Merkmale der Patentansprüche gelöst.
  • In der erfindungsgemäßen Decodierschaltung kann die Fehlerkorrekturqualität durch mehrmaliges Wiederholen der Decodierung des selbstorthogonalen Codes verbessert werden.
  • D. h., in der erfindungsgemäßen Decodierschaltung wird durch Verwenden einer Konstruktion, gemäß der die Prüffolge durch das Prüffolgenregister der Decodierschaltung der nächsten Stufe mit einer Verzögerung zugeführt wird, eine mehrmalige Decodierung ermöglicht.
  • Andererseits wird in den mehreren Stufen von Decodierschaltungen ein Entscheidungsschwellenwert zum Bestimmen eines Fehlers im ersten Decodierprozess auf einen großen Wert gesetzt, um nur eine Korrektur für einen Fehler mit einer hohen Wahrscheinlichkeit auszuführen, und der Entscheidungsschwellenwert wird für Wiederholungen des Decodierprozesses für den selbstorthogonalen Code graduell vermindert, um Fehler mit einer niedrigen Wahrscheinlichkeit zu korrigieren. Dadurch werden fehlerhafte Korrekturen vermindert und wird die Fehlerkorrekturqualität wesentlich verbessert.
  • Außerdem kann die selbstorthogonale Decodierschaltung eine für die Codesynchronisation dedizierte Schwellenwertentscheidungsschaltung aufweisen, die von der Fehlerentscheidungsschaltung getrennt und für eine Codesynchronisation dediziert ist und basierend auf einem für die Codesynchronisation optimierten Entscheidungsschwellenwert entscheidet, ob ein Fehler verursacht wird oder nicht, wobei der Schwellenwert der für die Codesynchronisation dedizierten Schwellenwertentscheidungsschaltung niedriger ist als der in der Fehlerentscheidungsschaltung verwendete Schwellenwert. In diesem Fall kann die selbstorthogonale Decodierschaltung ein Syndromregister aufweisen, das das für die Codesynchronisation bereitgestellte Syndrombit verschiebt und an die für die Codesynchronisation dedizierte Schwellenwertentscheidungsschaltung ausgibt, so dass keine Korrektur auf der Basis des Fehlerentscheidungsergebnisses der für eine Codesynchronisation dedizierten Schwellenwertentscheidungsschaltung für das Syndromregister ausgeführt wird.
  • Die vorliegende Erfindung wird anhand der nachstehenden ausführlichen Beschreibung und der beigefügten Zeichnungen der bevorzugten Ausführungsform der vorliegenden Erfindung verdeutlicht, durch die die Erfindung jedoch nicht eingeschränkt werden soll und die lediglich zur Erläuterung dienen.
  • 1 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion einer bevorzugten Ausführungsform einer erfindungsgemäßen selbstorthogonalen Decodierschaltung;
  • 2 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion einer in 1 dargestellten Decodierschaltung einer ersten Stufe;
  • 3 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion einer in 2 dargestellten Syndromfolgenerzeugungsschaltung;
  • 4 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion einer in 2 dargestellten Fehlerwerterzeugungsschaltung;
  • 5 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion einer in 1 dargestellten Decodierschaltung einer zweiten Stufe;
  • 6 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion einer in 5 dargestellten Syndromfolgenerzeugungsschaltung;
  • 7 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion einer in 5 dargestellten Fehlerwerterzeugungsschaltung;
  • 8 zeigt ein Ablaufdiagramm zum Darstellen der Funktionsweise der bevorzugten Ausführungsform der erfindungsgemäßen selbstorthogonalen Decodierschaltung;
  • 9 zeigt ein Ablaufdiagramm zum Darstellen eines durch die in 1 dargestellte Decodierschaltung der ersten Stufe ausgeführten Decodierprozesses;
  • 10 zeigt ein Blockdiagramm zum Darstellen eines Konstruktionsbeispiels eines Systems, in dem die bevorzugte Ausführungsform der erfindungsgemäßen selbstorthogonalen Decodierschaltung verwendet wird;
  • 11 zeigt ein Blockdiagramm zum Darstellen eines Konstruktionsbeispiels eines Funksystems, in dem die bevorzugte Ausführungsform der erfindungsgemäßen selbstorthogonalen Decodierschaltung verwendet wird;
  • 12 zeigt ein Blockdiagramm zum Darstellen eines Konstruktionsbeispiels eines Übertragungssystems unter Verwendung eines optischen Kabels, in dem die bevorzugte Ausführungsform der erfindungsgemäßen selbstorthogonalen Decodierschaltung verwendet wird;
  • 13 zeigt ein Blockdiagramm einer Konstruktion einer in 12 dargestellten Empfangsstation;
  • 14 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion einer anderen Ausführungsform der erfindungsgemäßen selbstorthogonalen Decodierschaltung;
  • 15 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der in 14 dargestellten Decodierschaltung der ersten Stufe;
  • 16 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der in 15 dargestellten Syndromfolgenerzeugungsschaltung;
  • 17 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der in 15 dargestellten Fehlerwerterzeugungsschaltung;
  • 18 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der in 14 dargestellten Decodierschaltung der zweiten Stufe;
  • 19 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der in 18 dargestellten Syndromfolgenerzeugungsschaltung;
  • 20 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der in 18 dargestellten Fehlerwerterzeugungsschaltung;
  • 21 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion einer Fehlerwerterzeugungsschaltung in einer anderen Ausführungsform der erfindungsgemäßen Decodierschaltung der ersten Stufe;
  • 22 zeigt ein Ablaufdiagramm zum Darstellen eines Decodierprozesses in einer anderen Ausführungsform einer erfindungsgemäßen Decodierschaltung der ersten Stufe;
  • 23 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der Fehlerwerterzeugungsschaltung in einer weiteren Ausführungsform der erfindungsgemäßen Decodierschaltung der ersten Stufe;
  • 24 zeigt ein Ablaufdiagramm zum Darstellen eines Decodierprozesses in einer weiteren Ausführungsform der erfindungsgemäßen Decodierschaltung der ersten Stufe;
  • 25 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion eines herkömmlichen selbstorthogonalen Decodierers;
  • 26 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der in 25 dargestellten Syndromfolgenerzeugungsschaltung; und
  • 27 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der in 25 dargestellten Fehlerwerterzeugungsschaltung.
  • Die vorliegende Erfindung wird nachstehend unter Bezug auf eine bevorzugte Ausführungsform einer erfindungsgemäßen selbstorthogonalen Decodierschaltung in Verbindung mit den beigefügten Zeichnungen ausführlich beschrieben. In der folgenden Beschreibung werden zahlreiche spezifische Details dargestellt, um die vorliegende Erfindung umfassend zu verdeutlichen. Für Fachleute ist jedoch offensichtlich, dass die vorliegende Erfindung auch ohne diese spezifischen Details in die Praxis umgesetzt werden kann. Bekannte Strukturen sind nicht dargestellt, um die vorliegende Erfindung zu verdeutlichen.
  • 1 zeigt ein Blockdiagramm zum Darstellen der Konstruktion der bevorzugten Ausführungsform der erfindungsgemäßen selbstorthogonalen Decodierschaltung. Die in 1 dargestellte Ausführungsform der erfindungsgemäßen selbstorthogonalen Decodierschaltung weist eine Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 1, eine Decodierschaltung 2 der ersten Stufe und eine Decodierschaltung 3 der zweiten Stufe auf.
  • Hierin wird vorausgesetzt, dass das Codierungsverhältnis K/(K + 1) und die Orthogonalitätszahl J betragen und die ersten bis K-ten Erzeugungspolynomausdrücke G1 bis GK gegeben sind durch:
    Figure 00100001
    Figure 00110001
  • Die Orthogonalitätszahl J bezeichnet die Anzahl der Ordnungen mit von null verschiedenen Koeffizienten des Erzeugungspolynomausdrucks.
  • Im selbstorthogonalen Code mit einem Codierungsverhältnis K/(K + 1) werden der ersten bis K-ten Informationsfolge in einem nicht dargestellten Codierer zum Erzeugen einer Übertragungsfolge durch eine Parallel-Serien-Umsetzung von (K + 1) parallelen Signalen Prüffolgen hinzugefügt. Die Übertragungsfolge wird an eine Leitung ausgegeben. Eine Empfangsfolge Y, die durch Hinzufügen von Fehlern zur Übertragungsfolge erzeugt wird, wird einer Decodierschaltung zugeführt. Der selbstorthogonale Code ist in "Coding Theory", Hideki Imai, The Institute of Electronics, Information and Communication Engineers, März 1990, Seiten 274 bis 278 beschrieben.
  • Die der Decodierschaltung zugeführte Empfangsfolge Y wird der Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 1 zugeführt. Die Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 1 richtet eine Codesynchronisation ein und führt eine Seriell-Parallel-Umsetzung für die Empfangsfolge Y aus, um die Informationsfolgen I1 bis IK und die Prüffolge zu erzeugen und an die Decodierschaltung 2 der ersten Stufe auszugeben.
  • Die Codesynchronisation wird auf der Basis des von der Decodierschaltung 2 der ersten Stufe zugeführten Fehlerzählwertes EC ausgeführt. Beispielsweise wird, wenn der Fehlerzählwert EC größer oder gleich dem Schwellenwert ist, entschieden, dass die Codesynchronisation unterbrochen ist, wobei in diesem Fall die Phase des der Decodierschaltung 2 der ersten Stufe zugeführten parallelen Signals verändert wird.
  • Die Decodierschaltung 2 der ersten Stufe empfängt die Informationsfolgen I1 bis IK und die Prüffolge P als Eingangssignale und führt eine Fehlerkorrektur auf der Basis der Informationsfolgen I1 bis IK und der Prüffolge P aus und führt der zweiten Decodierschaltung 3 der zweiten Stufe korrigierte erste bis K-te Informationsfolgen I1_C1 bis IK_C1 und eine verzögerte Prüffolge PD zu. Die Decodierschaltung 3 der zweiten Stufe bzw. die zweite Decodierschaltung 3 führt eine Fehlerkorrektur für die in der ersten Stufe korrigierten ersten bis K-ten Informationsfolgen I1_C1 bis IK_C1 aus, in denen die Fehlerzahl durch die Decodierschaltung 2 der ersten Stufe vermindert worden ist, um die Fehlerzahl weiter zu vermindern.
  • 2 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der in 1 dargestellten Decodierschaltung der ersten Stufe. In 2 weist die Decodierschaltung der ersten Stufe eine Syndromfolgenerzeugungsschaltung 21, eine Fehlerwerterzeugungsschaltung 22, eine Fehlerkorrekturschaltung 23, einen Fehlererfassungszähler 24 und ein Prüffolgenregister 25 auf.
  • Die Syndromfolgenerzeugungsschaltung 21 erzeugt eine Syndromfolge S1 auf der Basis der ersten bis K-ten Informationsfolgen I1 bis IK und der Prüffolge P, die von der Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 1 zugeführt werden. Die Fehlerwerterzeugungsschaltung 22 bestimmt einen Fehlerwert auf der Basis der von der Syndromfolgenerzeugungsschaltung 21 zugeführten Syndromfolge.
  • Der Fehlererfassungszähler 24 empfängt von der Fehlerwerterzeugungsschaltung 22 zugeführte Fehlerwerte E1_1 bis EK_1 und zählt die Fehlerzahl. Der derart gezählte Fehlerzählwert EC wird an die Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 1 ausgegeben.
  • Die Fehlerkorrekturschaltung 23 korrigiert die von der Syndromfolgenerzeugungsschaltung 21 zugeführten verzögerten Informationsfolgen I1_D1 bis IK_D1 auf der Basis der von der Fehlerwerterzeugungsschaltung 22 zugeführten Fehlerwerte E1_1 bis EK_1, um erste bis K-te in der ersten Stufe korrigierte Informationsfolgen I1_C1 bis IK_C1 an die zweite Decodierschaltung 3 auszugeben.
  • Das Prüffolgenregister 25 wird zum Übertragen der Prüffolgen P zur zweiten Decodierschaltung 3 verwendet. Unter der Voraus setzung, dass ein Maximalwert der Ordnungen d1,J bis dK,J der ersten bis K-ten Erzeugungspolynomausdrücke G1 bis GK dmax beträgt, weist das Prüffolgenregister 25 eine Anzahl von dmax Schieberegistern auf. Die Prüffolge P wird dem Prüffolgenregister 25 zugeführt und bei jedem Takt verschoben. Die um dmax Takte verzögerte Prüffolge P wird als verzögerte Prüffolge PD an die zweite Decodierschaltung 3 ausgegeben.
  • 3 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der in 2 dargestellten Syndromfolgenerzeugungsschaltung 21. Die Syndromfolgenerzeugungsschaltung 21 weist gemäß 3 erste bis K-te Informationsfolgenregister 211-1 bis 211-K, erste bis K-te Informationsfolgen-EXKLUSIV-ODER-Schaltungen 212-1 bis 212-K und eine Syndromfolgenerzeugungs-Exklusiv-ODER-Schaltung 213 auf.
  • Unter der Voraussetzung, dass der Maximalwert der Ordnungen d1,J bis dK,J der ersten bis K-ten Erzeugungspolynomausdrücke G1 bis GK dmax beträgt, weist jedes der ersten bis K-ten Informationsfolgenregister 211-1 bis 211-K eine Anzahl von dmax Schieberegistern auf. Die ersten bis K-ten Informationsfolgen I1 bis IK werden den ersten bis K-ten Informationsfolgenregistern 211-1 bis 211-K zugeführt und bei jedem Takt verschoben. Die um dmax Takte verzögerten ersten bis K-ten Informationsfolgen I1 bis IK werden der Fehlerkorrekturschaltung 23 als erste bis K-te verzögerte Informationsfolgen I1_D1 bis IK_D1 zugeführt.
  • Die Anzahl dmax der Schieberegister der ersten bis K-ten Informationsfolgenregister 211-1 bis 211-K entspricht der Anzahl der Ordnungen der ersten bis K-ten Erzeugungspolynomausdrücke. D. h., das Ausgangssignal des Registers der ersten Stufe, dem die ersten bis K-ten Informationsfolgen I1 bis IK zugeführt werden, entspricht der ersten Ordnung des Erzeugungspolynomausdrucks. Das Ausgangssignal des dmax-ten Schieberegisters entspricht der dmax-ten Ordnung des Erzeugungspolynomausdrucks. Die ersten bis K-ten Informationsfolgen I1 bis IK entsprechen der 0-ten Ordnung des Erzeugungspolynomausdrucks.
  • Die Signale, die Ordnungszahlen des Erzeugungspolynomausdrucks mit von null verschiedenen Koeffizienten entsprechen, werden den ersten bis K-ten Informationsfolgen-EXKLUSIV-ODER-Schaltungen 212-1 bis 212-K zugeführt. Beispielsweise weist der erste Erzeugungspolynomausdruck G1 von null verschiedene Koeffizienten bei J in den Ordnungszahlen d1,1 bis d1,J auf. Daher werden die Ausgangssignale der d1,1-ten bis d1,J-ten Schieberegister in den ersten Informationsfolgenregistern 211-1 der ersten Informationsfolgen-EXKLUSIV-ODER-Schaltung 212-1 zugeführt.
  • Die ersten bis K-ten Informationsfolgen-EXKLUSIV-ODER-Schaltungen 212-1 bis 212-K Erzeugen eine EXKLUSIV-ODER-Verknüpfung von J Eingangssignalen und geben das Ergebnis der EXKLUSIV-ODER-Verknüpfung an die Syndromfolgenerzeugungs-EXKLUSIV-ODER-Schaltung 213 aus. Die Syndromfolgenerzeugungs-EXKLUSIV-ODER-Schaltung 213 erzeugt eine EXKLUSIV-ODER-Verknüpfung der Ausgangssignale der ersten bis K-ten Informationsfolgen-EXKLUSIV-ODER-Schaltungen 212-1 bis 212-K und der Prüffolge P und gibt das Ergebnis der EXKLUSIV-ODER-Verknüpfung als Syndromfolge S1 an die Fehlerwerterzeugungsschaltung 22 aus.
  • 4 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der Fehlerwerterzeugungsschaltung 22 von 2. Gemäß 4 weist die Fehlerwerterzeugungsschaltung 22 ein Syndromregister 221 und erste bis K-te Schwellenwertentscheidungsschaltungen 222-1 bis 222-K auf.
  • Das Syndromregister 221 weist eine Anzahl von dmax Schieberegistern auf. Die Syndromfolge S1 wird dem Syndromregister 221 zugeführt und bei jedem Takt verschoben. Die Anzahl dmax der Schieberegister im Syndromregister 221 entspricht der Anzahl der Ordnungen des Erzeugungspolynomausdrucks. D. h., das Ausgangssignal des Registers der ersten Stufe, dem die Syndromfolge S1 zugeführt wird, entspricht dem (dmax – 1)-ten Erzeugungspolynomausdruck. Das Ausgangssignal des (dmax)-ten Schieberegisters entspricht dem 0-ten Erzeugungspolynomausdruck. Die Syndromfolge S1 entspricht dem (dmax)-ten Erzeugungspolynomausdruck.
  • Die Signale, die Ordnungszahlen der Erzeugungspolynomausdrücke mit von null verschiedenen Koeffizienten entsprechen, werden der Schwellenwerterzeugungsschaltung zugeführt. Beispielsweise weist das erste Erzeugungspolynom G1 von null verschiedene Koeffizienten bei J in der Ordnungszahl d1,1 bis d1,J auf. Daher werden die Ausgangssignale der (dmax – d1,1)-ten bis (dmax – d1,J)-ten Schieberegister im Syndromregister 221 der ersten Schwellenwertentscheidungsschaltung 222-1 zugeführt.
  • Die ersten bis K-ten Schwellenwertentscheidungsschaltungen 222-1 bis 222-K entscheiden nur dann, dass ein Fehler verursacht wird, wenn die Anzahl der Signale mit dem Wert "1" unter J Eingangssignalen größer oder gleich B ist, und geben in diesem Fall Signale mit dem Wert "1" als Fehlerwerte E1_1 bis EK_1 aus. B wird dargestellt durch: B = ⌊J/2⌋ + α (4)wobei ⌊J/2⌋ eine minimale natürliche Zahl ist, die nicht kleiner ist als J/2, und α eine natürliche Zahl ist.
  • Wenn die Anzahl von Signalen mit dem Wert "1" kleiner als B ist, wird entschieden, dass kein Fehler verursacht wird, wobei in diesem Fall ein Ausgangssignal mit dem Wert "0" als Fehlerwerte E1_1 bis E1_K ausgegeben wird. Beispielsweise wird unter den Eingangssignalen der ersten Schwellenwertentscheidungsschaltung 222-1, wenn B Signale mit dem Wert "1" existieren, entschieden, dass in den von der Syndromfolgenerzeugungsschaltung 21 ausgegebenen verzögerten ersten bis K-ten Informationsfolgen I1_D1 ein Fehler enthalten ist, wobei in diesem Fall ein Signal mit dem Wert "1" als Signal E1_1 ausgegeben wird. Der Schwellenwert B der Schwellenwertentscheidungsschaltung kann innerhalb eines Bereichs, der J nicht überschreitet, beliebig gesetzt werden.
  • Wenn ein Fehler in der Schwellenwertentscheidungsschaltung erfasst wird, kann die Fehlerkorrekturqualität durch Eliminieren des Einflusses des Fehlers von der Syndromserie S1 verbessert werden. Um den Einfluss des Fehlers von der Syndromfolge S1 zu eliminieren, werden die Fehlerwerte E1_1 bis EK_1 zum Syndromregister 221 zurückgeführt. Wenn der zurückgeführte Fehlerwert den Wert "1" hat, wird der Registerwert des entsprechenden Schieberegisters invertiert.
  • Wenn beispielsweise der Fehlerwert E1_1 = "1" beträgt. werden die Werte der (dmax – d1,1)-ten bis (dmax – d1,J)-ten Schieberegister im Syndromregister 221 invertiert.
  • 5 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der zweiten Decodierschaltung 3 in 1. Gemäß 5 weist die zweite Decodierschaltung 3 eine Syndromfolgenerzeugungsschaltung 31, eine Fehlerwerterzeugungsschaltung 32 und eine Fehlerkorrekturschaltung 33 auf.
  • Die zweite Decodierschaltung 3 kann durch die gleiche Konstruktion realisiert werden wie die in 2 dargestellte Decodierschaltung 2 der ersten Stufe, außer dass der Fehlererfassungszähler für die Codesynchronisation und das Prüffolgenregister zum Übertragen der Prüffolge zur Decodierschaltung der nächsten Stufe elimniniert sind und ein anderer Schwellenwert in der Schwellenwertentscheidungsschaltung der Fehlerwerterzeugungsschaltung 32 gesetzt ist. Die Funktionsweise der zweiten Decodierschaltung 3 ist die gleiche wie diejenige der Decodierschaltung 2 der ersten Stufe.
  • Die Syndromfolgenerzeugungsschaltung 31 erzeugt eine Syndromfolge S2 auf der Basis der in der ersten Stufe korrigierten ersten bis K-ten Informationsfolgen I1_C1 bis IK_C1 und der verzögerten Prüffolge PD. Die Fehlerwerterzeugungsschaltung 32 erzeugt einen Fehlerwert auf der Basis der von der Syndromfolgenerzeugungsschaltung 31 zugeführten Syndromfolge.
  • Die Fehlerkorrekturschaltung 33 korrigiert die von der Syndromfolgenerzeugungsschaltung 31 zugeführten verzögerten Informationsfolgen I1_D2 bis IK_D2 auf der Basis der von der Fehlerwerterzeugungsschaltung 32 zugeführten Fehlerwerte E1_2 bis EK_2 und gibt sie als in der zweiten Stufe korrigierte erste bis K-te korrigierte Informationsfolgen I1_C2 bis IK_C2 aus.
  • 6 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der Syndromfolgenerzeugungsschaltung 31 von 5. Gemäß 6 weist die Syndromfolgenerzeugungsschaltung 31 erste bis K-te Informationsfolgenregister 311-1 bis 311-K, erste bis K-te Informationsfolgen-EXKLUSIV-ODER-Schaltungen 312-1 bis 312-K und eine Syndromfolgenerzeugungs-EXKLUSIV-ODER-Schaltung 313 auf.
  • Jedes der ersten bis K-ten Informationsfolgenregister 311-1 bis 311-K weist dmax Schieberegister auf. Die ersten bis K-ten korrigierten Informationsfolgen I1_C1 bis IK_C1 werden den ersten bis K-ten Informationsfolgenregistern 311-1 bis 311-K zugeführt und dann bei jedem Takt verschoben. Die um dmax Takte verzögerten ersten bis K-ten korrigierten Informationsfolgen I1_C1 bis IK_C1 werden als erste bis K-te verzögerte Informationsfolgen I1_D2 bis IK_D2 an die Fehlerkorrekturschaltung 33 ausgegeben.
  • Ähnlich wie für die Syndromfolgenerzeugungsschaltung 21 in der Decodierschaltung 2 der ersten Stufe sind dmax Schieberegister in den ersten bis K-ten Informationsfolgenregistern 311-1 bis 311-K einer entsprechenden Ordnungszahl des ersten bis K-ten Erzeugungspolynomausdrucks zugeordnet. Die Signale, die Ordnungszahlen des Erzeugungspolynomausdrucks mit von null verschiedenen Koeffizienten entsprechen, werden den ersten bis K-ten Informationsfolgen-EXKLUSIV-ODER-Schaltungen 312-1 bis 312-K zugeführt.
  • Die ersten bis K-ten Informationsfolgen-EXKLUSIV-ODER-Schaltungen 312-1 bis 312-K erzeugen eine EXKLUSIV-ODER-Verknüpfung von J Eingangssignalen, um ein Ergebnis der EXKLUSIV-ODER-Verknüpfung an die Syndromfolgenerzeugungs-EXKLUSIV-ODER-Schaltung 313 auszugeben. Die Syndromfolgen-EXKLUSIV-ODER-Schaltung 313 erzeugt eine EXKLUSIV-ODER-Verknüpfung der Ausgangssignale der ersten bis K-ten Informationsfolgen-EXKLUSIV-ODER-Schaltungen 312-1 bis 312-K und der verzögerten Prüffolge PD, um das Ergebnis der EXKLUSIV-ODER-Verknüpfung als Syndromfolge S2 an die Fehlerwerterzeugungsschaltung 32 auszugeben.
  • 7 zeigt ein Blockdiagramm einer Konstruktion der Fehlerwerterzeugungsschaltung 32. Gemäß 7 weist die Fehlerwerterzeugungsschaltung 32 ein Syndromregister 321 und erste bis K-te Schwellenwertentscheidungsschaltungen 322-1 bis 322-K auf.
  • Das Syndromregister 321 weist dmax Schieberegister auf. Die Syndromfolge S2 wird dem Syndromregister 321 zugeführt und bei jedem Takt verschoben. Ähnlich wie für das Syndromregister 221 in der Decodierschaltung 2 der ersten Stufe sind die dmax Schieberegister des Syndromregisters 321 einer entsprechenden Ordnungszahl des Erzeugungspolynomausdrucks zugeordnet. Die Signale, die Ordnungszahlen des Erzeugungspolynomausdrucks mit von null verschiedenen Koeffizienten entsprechen, werden der entsprechenden Schwellenwertentscheidungsschaltung zugeführt.
  • Die ersten bis K-ten Schwellenwertentscheidungsschaltungen 322-1 bis 322-K entscheiden, dass ein Fehler verursacht wird, wenn die Anzahl von Signale mit dem Wert "1" unter den J Eingangssignalen größer oder gleich dem Schwellenwert C ist, und geben in diesem Fall Signale mit dem Wert "1" als Fehlerwerte E1_2 bis EK_2 aus. Der Schwellenwert C der Schwellenwertentscheidung wird dargestellt durch: C = ⌊J/2⌋ + β (5)wobei β eine ganze Zahl ist.
  • Wenn die Anzahl der Signale mit dem Wert "1" kleiner ist als der Schwellenwert C der Schwellenwertentscheidungsschaltung, wird entschieden, dass kein Fehler verursacht wird, wobei in diesem Fall Signale mit dem Wert "0" als die Fehlerwerte E1_2 bis EK_2 ausgegeben werden. Der Schwellenwert C der Schwellenwertentscheidungsschaltung kann innerhalb eines Bereichs, der nicht J nicht überschreitet, beliebig gesetzt werden.
  • Beispielsweise kann durch Vergleichen der Decodierschaltung 3 der zweiten Stufe, wobei vorausgesetzt wird, dass der in der Schwellenwertentscheidungsschaltung gesetzte Schwellenwert, wie vorstehend erwähnt, der Schwellenwert A ist, mit der herkömmlichen Decodierschaltung, wobei vorausgesetzt wird, dass der Schwellenwert der Schwellenwertentscheidungsschaltung ebenfalls A beträgt, weil das Signal, das durch die Decodierschaltung 2 der ersten Stufe teilweise fehlerkorrigiert ist, erfindungsgemäß der Decodierschaltung 3 der zweiten Stufe zugeführt wird, ein Fehler, der in der herkömmlichen Schaltung nicht korrigiert werden konnte, korrigiert werden. Diese Anzahl von Restfehlern kann im Vergleich zur herkömmlichen Schaltung vermindert werden.
  • 8 zeigt ein Ablaufdiagramm zum Darstellen der Funktionsweise der bevorzugten Ausführungsform der erfindungsgemäßen selbstorthogonalen Decodierschaltung, und 9 zeigt ein Ablaufdiagramm zum Darstellen eines durch die in 1 dargestellte Decodierschaltung der ersten Stufe ausgeführten Decodierprozesses. Die Funktionsweise der vorliegenden Ausführungsform der erfindungsgemäßen selbstorthogonalen Decodierschaltung wird nachstehend unter Bezug auf die 1, 2, 5, 8 und 9 beschrieben.
  • Wenn die Empfangsfolge U der selbstorthogonalen Decodierschaltung zugeführt wird, richtet die Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 1 eine Codesynchronisation ein und führt eine Seriell-Parallel-Umsetzung der Empfangsfolge Y aus, um sie in die Informationsfolgen I1 bis IK und die Prüffolge P zu trennen und die getrennten Folgen an die Decodierschaltung 2 der ersten Stufe auszugeben (Schritt S1 in 8).
  • Die Codesynchronisation wird basierend auf dem von der Decodierschaltung 2 der ersten Stufe zugeführten Fehlerzählwert EC ausgeführt. Wenn beispielsweise der Fehlerzählwert EC größer oder gleich dem Schwellenwert ist, wird entschieden, dass die Codesynchronisation unterbrochen ist, wobei in deisem Fall die Phase des an die Decodierschaltung 2 der ersten Stufe auszugebenden Signals geändert wird.
  • Die Decodierschaltung 2 der ersten Stufe empfängt die Informationsfolgen I1 bis IK und die Prüffolge P als Eingangssignale und führt eine Fehlerkorrektur auf der Basis der Informationsfolgen I1 bis IK und der Prüffolge P aus, um die in der ersten Stufe korrigierten ersten bis K-ten Informationsfolgen I1_C1 bis IK_C1 und die verzögerte Prüffolge PD an die Decodierschaltung 3 der zweiten Stufe auszugeben (Schritt S2 in 8).
  • D. h., die Syndromfolgenerzeugungsschaltung 21 der Decodierschaltung 2 der ersten Stufe erzeugt die Syndromfolge S1 auf der Basis der von der Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 1 zugeführten ersten bis K-ten Informationsfolgen I1 bis IK und der Prüffolge P (Schritt S11 in 9) und speichert die erzeugte Syndromfolge S1 (Schritt S12 in 9). Die Fehlerwerterzeugungsschaltung 22 führt eine Fehlerentscheidung auf der Basis der von der Syndromfolgenerzeugungsschaltung 21 zugeführten Syndromfolge S1 aus (Schritt S13 in 9), um den Fehlerwert zu erzeugen.
  • Der Fehlererfassungszähler 24 empfängt die Fehlerwerte E1_1 bis EK_1 als Eingangssignale und zählt die über eine vorgegebene Zeitdauer erfassten Fehler und gibt das Zählergebnis als Fehlerzählwert EC an die Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 1 aus (Schritt S17 in 9).
  • Die Fehlerkorrekturschaltung 23 korrigiert die von der Syndromfolgenerzeugungsschaltung 21 zugeführten verzögerten Informationsfolgen I1_D1 bis IK_D1 auf der Basis der von der Fehlerwerterzeugungsschaltung 22 zugeführten Fehlerwerte E1_1 bis EK_1 (Schritt S14 in 9), und gibt die in der ersten Stufe korrigierten ersten bis K-ten Informationsfolgen I1_C1 bis IK_C1 an die Decodierschaltung 3 der zweiten Stufe aus (Schritt S15 in 9).
  • Unter der Voraussetzung, dass der Maximalwert der Ordnungszahlen d1,J bis dK,J der ersten bis K-ten Erzeugungspolynomausdrücke G1 bis GK dmax beträgt, verschiebt das Prüffolgenregister 25 die Prüffolge P bei jedem Takt, um die um dmax Takte verzögerte Prüffolge P als verzögerte Prüffolge PD an die Decodierschaltung 3 der zweiten Stufe auszugeben (Schritt S16 in 9).
  • Anschließend führt die Decodierschaltung 3 der zweiten Stufe eine ähnliche Decodierverarbeitung aus wie die Decodierschaltung 2 der ersten Stufe (Schritt S3 in 8) und führt eine Fehlerkorrektur für die in der ersten Stufe korrigierten ersten bis K- ten Informationsfolgen I1_C1 bis IK_C1 aus, deren Fehler durch die Decodierschaltung 2 der ersten Stufe vermindert worden ist, um die Fehlerzahl weiter zu vermindern.
  • D. h., die Syndromfolgenerzeugungsschaltung 31 der Decodierschaltung 3 der zweiten Stufe erzeugt eine Syndromfolge S2 auf der Basis der von der Decodierschaltung 2 der ersten Stufe zugeführten, in der ersten Stufe korrigierten ersten bis K-ten Informationsfolgen I1_C1 bis IK_C1 und der verzögerten Prüffolge PD aus. Die Fehlerwerterzeugungsschaltung 32 erzeugt einen Fehlerwert auf der Basis der von der Syndromfolgenerzeugungsschaltung 31 zugeführten Syndromfolge S2.
  • Die Fehlerkorrekturschaltung 33 führt auf der Basis der von der Fehlerwerterzeugungsschaltung 32 zugeführten Fehlerwerte E1_2 bis EK_2 eine Korrektur für die von der Syndromserienerzeugungsschaltung 31 zugeführten verzögerten Informationsfolgen I1_D2 bis IK_D2 aus und gibt sie als in der zweiten Stufe korrigierte erste bis K-te Informationsfolgen I1_C2 bis IK_C2 aus.
  • Wie vorstehend beschrieben wurde, wiederholt die dargestellte Ausführungsform der selbstorthogonalen Decodierschaltung den Decodierprozess durch Decodierschaltungen der ersten bis N-ten Stufe (in 3 sind die Decodierschaltungen der 3-ten bis N-ten Stufe nicht dargestellt) (Schritte S4 bis SB + 1 in 8), um die Fehlerkorrekturqualität zu verbessern und die Fehlerzahl graduell zu vermindern.
  • Insbesondere wird der Schwellenwert der Schwellenwertentscheidungsschaltung im ersten Decodierprozess auf einen großen Wert gesetzt, so dass nur Fehler mit hoher Wahrscheinlichkeit korrigiert werden, und in den nachfolgenden Stufen werden die Schwellenwerte der Schwellenwertentscheidungsschaltungen gemäß dem fortschreitenden Decodierprozess graduell vermindert, um Fehler mit niedrigerer Wahrscheinlichkeit zu korrigieren. Durch eine derartige Fehlerkorrektur wird die Wahrscheinlichkeit, dass eine fehlerhafte Korrektur veranlasst wird, vermindert, wodurch die Fehlerkorrekturqualität wesentlich verbessert wird. Der Decodierprozess in den Decodierschaltungen der 2-ten bis N-ten Stufe ist dem Decodiervorgang in der Decodierschaltung 2 der ersten Stufe ähnlich.
  • Wenn ein Fehler in der Schwellenwertentscheidungsschaltung erfasst wird, kann durch Eliminieren des Einflusses des Fehlers von der Syndromfolge die Fehlerkorrekturqualität verbessert werden. Um einen Einfluss eines Fehlers von der Syndromfolge zu eliminieren, werden die Fehlerwerte E1_2 bis EK_2 zum Syndromregister 321 zurückgeführt. Wenn der zurückgeführte Fehlerwert "1" beträgt, wird der Wert des entsprechenden Schieberegisters invertiert.
  • In der vorstehend dargestellten Ausführungsform der erfindungsgemäßen Decodierschaltung wurde ein Fall betrachtet, in dem der Decodierprozess zweimal wiederholt wird. Wie in 8 dargestellt ist, kann die Anzahl der Decodierprozesse jedoch beliebig festgelegt werden und ist daher nicht, wie in der dargestellten Ausführungsform, auf zwei beschränkt.
  • 10 zeigt ein Blockdiagramm zum Darstellen eines Konstruktionsbeispiels eines Systems, in dem die bevorzugte Ausführungsform der erfindungsgemäßen selbstorthogonalen Decodierschaltung verwendet wird. Gemäß 10 weist das System eine selbstorthogonale Decodierschaltung 11 mit der vorstehend beschriebenen Konstruktion und Funktionsweise, eine Informationsquelle 12 zum Erzeugen einer Informationsfolge, einen Codierer 13 zum Umwandeln der in der Informationsquelle 12 erzeugten Informationsfolge in eine Codefolge und einen Kommunikationspfad 14 zum Übertragen der durch den Codierer 13 umgewandelten Codefolge zur selbstorthogonalen Decodierschaltung 11 auf.
  • D. h., die selbstorthogonale Decodierschaltung 11 weist, wie vorstehend beschrieben wurde, die Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 1, die Decodierschaltung 2 der ersten Stufe und die Decodierschaltung 3 der zweiten Stufe auf und spricht auf den Empfang der durch den Codierer 13 umgewandelten Codefolge als Empfangsfolge an, um einen Decodierprozess (Codesynchronisation, Fehlerkorrektur, usw.) gemäß der vorstehenden Verarbeitung auszuführen.
  • Die Informationsquelle 12 kann ein Speichermedium, z. B. eine CD (Compact Disk), eine DVD (Digital Versatile Disk), eine Festplatte, usw., eine Informationsverarbeitungsvorrichtung zum Erzeugen von Information, eine Erzeugungsschaltung zum Erzeugen eines Audiosignals, usw. sein. Die Kommunikationsleitung kann durch eine Funkkommunikation oder eine drahtgebundene Kommunikation unter Verwendung eines Drahtkabels, eines optischen Kabels, usw. implementiert werden. Die Informationsquelle 12 und der Kommunikationspfad 14 sind jedoch nicht auf die aufgeführten Beispiele beschränkt.
  • 11 zeigt ein Blockdiagramm eines Konstruktionsbeispiels eines Funksystems, in dem die bevorzugte Ausführungsform der erfindungsgemäßen selbstorthogonalen Decodierschaltung verwendet wird. Gemäß 11 weist das Funksystem die selbstorthogonale Decodierschaltung 11 mit der vorstehend beschriebenen Konstruktion und Funktionsweise, die Informationsquelle 12 zum Erzeugen einer Informationsfolge, den Codierer 13 zum Umwandeln der durch die Informationsquelle 12 erzeugten Informationsfolge in eine Codefolge und einen Funksender 15 und einen Funkempfänger 16 für eine Funkübertragung der durch den Codierer 13 umgewandelten Codefolge zur selbstorthogonalen Decodierschaltung 11 auf.
  • D. h., die selbstorthogonale Decodierschaltung 11 weist, wie vorstehend beschrieben wurde, die Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 1, die Decodierschaltung 2 der ersten Stufe und die Decodierschaltung 3 der zweiten Stufe auf. Die selbstorthogonale Decodierschaltung 11 spricht auf die durch den Codierer 13 umgewandelte und über den Funksender 15 übertragene und den Funkempfänger 16 als Empfangscodefolge empfangene Codefolge an, um den vorstehend beschriebenen Decodierprozess (Codesynchronisation, Fehlerkorrektur, usw.) gemäß der vorstehend beschriebenen Verarbeitung auszuführen. Die selbstorthogonale Decodierschaltung 11 ist mit Ausnahme des Decodierprozesses dem vorstehend beschriebenen allgemeinen System ähnlich.
  • 12 zeigt ein Blockdiagramm eines Konstruktionsbeispiels eines Übertragungssystems unter Verwendung eines optischen Kabels, in dem die bevorzugte Ausführungsform der erfindungsgemäßen selbstorthogonalen Decodierschaltung verwendet wird. Gemäß 12 weist das optische Kabelübertragungssystem Sendestationen 17 und 19 und Empfangsstationen 18 und 20 auf. Die Sendestationen 17 und 19 und die Empfangsstationen 18 und 20 sind auf dem Boden angeordnet. Zwischen der Sendestation 17 und der Empfangsstation 18 und zwischen der Sendestation 19 und der Empfangsstation 20 sind optische Tiefseekabel 201 und 202 verbunden.
  • Ein von der Sendestation 17 übertragenes optisches Signal wird über das optische Tiefseekabel 201 zur Empfangsstation 18 übertragen. In der Empfangsstation 18 wird das optische Signal in ein Digitalsignal (elektrisches Signal) umgewandelt. Dann wird das derart umgewandelte Digitalsignal einem Decodierprozess unterzogen, z. B. einer Codesynchronisation, einer Fehlerkorrektur, usw. und anschließend zur Sendestation 19 übertragen. Die Sendestation 19 wandelt das durch den in der Empfangsstation 18 ausgeführten Decodierprozess erhaltene Signal in ein optisches Signal um, das über das optische Tiefseekabel 201 zur Empfangsstation 20 übertragen wird. Die Empfangsstation 20 wandelt das optische Signal von der Sendestation 10 in ein Digitalsignal (elektrisches Signal) um, um einen Decodierprozess auszuführen, z. B. eine Codesynchronisation, eine Fehlerkorrektur, usw.
  • 13 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion einer Empfangsstation von 12. Gemäß 13 weist die Empfangsstation 18 die selbstorthogonale Decodierschaltung 11 mit der vorstehend beschriebenen Konstruktion und Funktionsweise, einen optischen Splitter oder Verteiler 181 und einen fotoelektrischen Transducer 182 auf. Der optische Splitter 181 trennt das über das optische Tiefseekabel 201 zugeführte optische Signal. Der fotoelektrische Transducer 182 wandelt das getrennte optische Signal in ein elektrisches Signal (Digitalsignal) um.
  • Wie vorstehend beschrieben wurde, weist die selbstorthogonale Decodierschaltung 11 die Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 1, die Decodierschaltung 2 der ersten Stufe und die Decodierschaltung 3 der zweiten Stufe auf. Die selbstorthogonale Decodierschaltung 11 spricht auf das durch den fotoelektrischen Transducer 182 umgewandelte empfangene elektrische Signalodefolge an, um den vorstehend beschriebenen Decodierprozess (Codesynchronisation, Fehlerkorrektur, usw.) durch die vorstehend beschriebene Verarbeitung auszuführen. Die Empfangstation 20 hat die gleiche Konstruktion und Funktionsweise wie die Empfangsstation 18.
  • 14 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion einer anderen Ausführungsform einer erfindungsgemäßen selbstorthogonalen Decodierschaltung. Gemäß 14 weist diese Ausführungsform der erfindungsgemäßen selbstorthogonalen Decodierschaltung eine Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 4, eine Decodierschaltung 5 der ersten Stufe und eine Decodierschaltung 6 der zweiten Stufe auf. 14 zeigt eine Schaltungskonstruktion für den Fall, dass das Codierungsverhältnis 1/2 beträgt, der Codeerzeugungspolynomausdruck durch die vorstehende Gleichung (1) gegeben ist und die Anzahl der Wiederholungen des Decodierprozesses zwei beträgt.
  • Die Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 4 empfängt die Empfangsfolge Y und den Fehlerzählwert EC, die von der Decodierschaltung 5 der ersten Stufe ausgegeben werden, als Eingangssignale, um eine Codesynchronisation auf der Basis des Fehlerzählwertes EC auszuführen. Die Schaltung 4 führt eine Seriell-Parallel-Umsetzung für die Empfangsfolge Y aus, um die Informationsfolge I und die Prüffolge P an die Decodierschaltung 5 der ersten Stufe auszugeben.
  • Die Decodierschaltung 5 der ersten Stufe empfängt die Informationsfolge I und die Prüffolge P als Eingangssignale und führt eine Fehlerkorrektur auf der Basis der Informationsfolge I und der Prüffolge P aus, um eine in der ersten Stufe korrigierte In formationsfolge IC1 und die verzögerte Prüffolge PD an die Decodierschaltung 6 der zweiten Stufe auszugeben.
  • Die Decodierschaltung 6 der zweiten Stufe empfängt die in der ersten Stufe korrigierte Informationsfolge IC1 und die verzögerte Prüffolge PD und führt eine Fehlerkorrektur auf der Basis der in der ersten Stufe korrigierten Informationsfolge IC1 und der verzögerten Prüffolge PD aus, um eine in der zweiten Stufe korrigierte Informationsfolge IC2 auszugeben.
  • 15 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der in 14 dargestellten Decodierschaltung 5 der ersten Stufe. Gemäß 15 weist die Decodierschaltung 15 der ersten Stufe eine Syndromfolgenerzeugungsschaltung 51, eine Fehlerwerterzeugungsschaltung 52 und eine Fehlerkorrekturschaltung 53 auf.
  • Die Syndromfolgenerzeugungsschaltung 51 erzeugt eine Syndromfolge S1 auf der Basis der von der Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 4 zugeführten Informationsfolge I und der Prüffolge P. Die Fehlerwerterzeugungsschaltung 52 erzeugt einen Fehlerwert auf der Basis der von der Syndromfolgenerzeugungsschaltung 51 zugeführten Syndromfolge S1.
  • Die Fehlerkorrekturschaltung 53 korrigiert die von der Syndromfolgenerzeugungsschaltung 51 zugeführte Informationsfolge ID1 auf der Basis des von der Fehlerwerterzeugungsschaltung 52 zugeführten Fehlerwertes E1, um die in der ersten Stufe korrigierte Informationsfolge IC1 an die Decodierschaltung 6 der zweiten Stufe auszugeben.
  • 16 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der in 15 dargestellten Syndromfolgenerzeugungsschaltung. Gemäß 16 weist die Syndromfolgenerzeugungsschaltung 51 erste bis sechste Informationsfolgenregister 511-1 bis 511-6, eine EXKLUSIV-ODER-Schaltung 512 und erste bis sechste Prüffolgenregister 513-1 bis 513-6 auf.
  • Das erste Informationsfolgenregister 511-1 empfängt die Informationsfolge I als Eingangssignal und gibt ein um einen Takt verzögertes Signal an das zweite Infomationsfolgenregister 511-2 aus. Das zweite Informationsfolgenregister 511-2 empfängt das Ausgangssignal des ersten Informationsfolgenregisters 511-1 als Eingangssignal und gibt ein um einen Takt verzögertes Signal an das dritte Informationsfolgenregister 511-3 aus. Die dritten bis sechsten Informationsfolgenregister 511-3 bis 511-6 sind in Serie geschaltet und arbeiten auf ähnliche Weise. Das sechste Informationsfolgenregister 511-6 gibt die bezüglich der Informationsfolge I um sechs Takte verzögerte Informationsfolge ID1 an die Fehlerkorrekturschaltung 53 aus.
  • Die EXKLUSIV-ODER-Schaltung 512 empfängt die Informationsfolge I, die Ausgangssignale des zweiten, fünften und sechsten Informationsfolgenregisters und die Prüffolge P als Eingangssignale und gibt das Ergebnis der EXKLUSIV-ODER-Verknüpfung als, Syndromfolge S1 an die Fehlerwerterzeugungsschaltung 52 aus. Die Informationsfolge I und die Ausgangssignale des zweiten, fünften und sechsten Informationsfolgenregisters entsprechen den Ordnungszahlen 0, 2, 5 und 6 eines Erzeugungspolynomausdrucks mit von null verschiedenen Koeffizienten.
  • Das erste Prüffolgenregister 513-1 empfängt die Prüffolge P als Eingangssignal und gibt das um einen Takt verzögerte Signal an das zweite Prüffolgenregister 513-2 aus. Die zweiten bis sechsten Prüffolgenregister 513-2 bis 513-6 sind in Serie geschaltet und arbeiten auf ähnliche Weise. Das sechste Prüffolgenregister 513-6 gibt die bezüglich der Prüffolge P um sechs Takte verzögerte Prüffolge PD an die Decodierschaltung 6 der zweiten Stufe aus.
  • 17 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der Fehlerwerterzeugungsschaltung 52 von 15. Gemäß 17 weist die Fehlerwerterzeugungsschaltung nullte bis fünfte Syndromregister 521-0 bis 521-5, eine Schwellenwertentscheidungsschaltung 523, einen Fehlererfassungszähler 524 und Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 522-1 bis 522-3 auf.
  • Die Schwellenwertentscheidungsschaltung 523 empfängt die Syndromfolge S1 und die Ausgangssignale des fünften, zweiten und nullten Syndromregisters als Eingangssignale. Wenn die Anzahl der Eingangssignale mit dem Wert "1" größer oder gleich dem Schwellenwert ist, wird entschieden, dass ein Fehler verursacht wird, wobei in diesem Fall ein Signal mit dem Wert "1" als Fehlerwert E1 den Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 522-1 bis 522-3, dem Fehlererfassungszähler 524 bzw. der Fehlerkorrekturschaltung 53 zugeführt wird.
  • Wenn die Anzahl der Eingangssignale mit dem Wert "1" kleiner ist als der Schwellenwert, wird entschieden, dass kein Fehler verursacht wird, wobei in diesem Fall ein Signal mit dem Wert "0" als Fehlerwert E1 ausgegeben wird. Die Syndromfolge S1 und die Ausgangssignale des fünften, zweiten und nullten Syndromregisters entsprechen den Ordnungszahlen 6, 5, 2, 0 eines Erzeugungspolynomausdrucks mit von null verschiedenen Koeffizienten.
  • Die nullten bis fünften Syndromregister 521-0 bis 521-5 und die Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 522-1 bis 522-3 haben die Funktion, bei jedem Takt Signale von Registern einer höheren Stufe zu Registern einer niedrigeren Stufe zu verschieben. Außerdem hat das an die Schwellenwertentscheidungsschaltung 523 ausgegebene Signal die Funktion, den Wert zu invertieren, um den Einfluss eines Fehlers von der Syndromfolge zu eliminieren. Um diese Funktion zu realisieren, sind die nullten bis fünften Syndromregister 521-0 bis 521-5 und die Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 522-1 bis 522-3 auf folgende Weise verbunden.
  • Die Syndromkorrektur-EXKLUSIV-ODER-Schaltung 522-1 empfängt die Syndromfolge S1 und den Fehlerwert E1 als Eingangssignale und gibt das Ergebnis der EXKLUSIV-ODER-Verknüpfung an das fünfte Syndromregister 521-5 aus. Das fünfte Syndromregister 521-5 empfängt das Ausgangssignal der Syndromkorrektur-EXKLUSIV-ODER-Schaltung 522-1 als Eingangssignal und gibt ein um einen Takt verzögertes Signal an die Syndromkorrektur-EXKLUSIV-ODER-Schaltung 522-2 und die Schwellenwertentscheidungsschaltung 523 aus.
  • Die Syndromkorrektur-EXKLUSIV-ODER-Schaltung 522-2 empfängt das Ausgangssignal des fünften Syndromregisters 521-5 und den Fehlerwert E1 als Eingangssignale und gibt das Ergebnis der EXKLUSIV-ODER-Verknüpfung an das vierte Syndromregister 521-4 aus. Das vierte Syndromregister 521-4 empfängt das Ausgangssignal der Syndromkorrektur-EXKLUSIV-ODER-Schaltung 522-2 als Eingangssignal und gibt ein um einen Takt verzögertes Signal an das dritte Syndromregister 521-3 aus.
  • Das dritte Syndromregister 521-3 empfängt das Ausgangssignal des vierten Syndromregisters 521-4 als Eingangssignal und gibt ein um einen Takt verzögertes Signal an das zweite Syndromregister 521-2 aus. Das zweite Syndromregister 521-2 empfängt das Ausgangssignal des dritten Syndromregisters 521-3 als Eingangssignal und gibt ein um einen Takt verzögertes Signal an die Syndromkorrektur-EXKLUSIV-ODER-Schaltung 522-3 und die Schwellenwertentscheidungsschaltung 523 aus.
  • Die Syndromkorrektur-EXKLUSIV-ODER-Schaltung 522-3 empfängt das Ausgangssignal des zweiten Syndromregisters 521-2 und den Fehlerwert E1 als Eingangssignale und gibt das Ergebnis der EXKLUSIV-ODER-Verknüpfung an das erste Syndromregister 521-1 aus. Das erste Syndromregister 521-1 empfängt das Ausgangssignal der Syndromkorrektur-EXKLUSIV-ODER-Schaltung 522-3 als Eingangssignal und gibt ein um einen Takt verzögertes Signal an das nullte Syndromregister 521-0 aus. Das nullte Syndromregister 521-0 empfängt das Ausgangssignal des ersten Syndromregisters 521-1 als Eingangssignal und gibt das um einen Takt verzögerte Signal an die Schwellenwertentscheidungsschaltung 523 aus.
  • Der Fehlererfassungszähler 524 empfängt den Fehlerwert E1 als Eingangssignal und zählt die Anzahl der innerhalb einer vorgegebenen Zeitdauer erfassten Fehler. Der Fehlerzählwert EC wird an die Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 4 ausgegeben. Wenn der Übertragungspfadzustand ziemlich schlecht und die Anzahl eingefügter Fehler groß ist, werden bei jeder Wiederholung des Decodierungsprozesses die Fehler in einem Codesynchronisationszustand und einem asynchronen Zustand korrigiert. Daher wird in der dargestellten Ausführungsform ein Fehlererfassungszähler 524 in der Decodierschal tung 2 der ersten Stufe bereitgestellt. Der Fehlererfassungszähler muss nicht notwendigerweise in der Decodierschaltung der ersten Stufe, sondern kann in einer Decodierschaltung einer beliebigen Stufe bereitgestellt werden.
  • 18 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der in 14 dargestellten Decodierschaltung 6 der zweiten Stufe. Gemäß 18 weist die Decodierschaltung 6 der zweiten Stufe eine Syndromfolgenerzeugungsschaltung 61, eine Fehlerwerterzeugungsschaltung 62 und eine Fehlerkorrekturschaltung 63 auf. Die Decodierschaltung 6 der zweiten Stufe kann durch die gleiche Konstruktion realisiert werden wie die in 15 dargestellte Decodierschaltung der ersten Stufe, außer dass der Fehlererfassungszähler für eine Codesynchronisation und das Prüffolgenregister zum Übertragen der Prüffolge zur Decodierschaltung der nächsten Stufe eliminiert sind.
  • Die Syndromfolgenerzeugungsschaltung 61 erzeugt die Syndromfolge S2 auf der Basis der von der Decodierschaltung 5 der ersten Stufe zugeführten, in der ersten Stufe korrigierten Informationsfolge IC1 und der verzögerten Prüffolge PD. Die Fehlerwerterzeugungsschaltung 62 erzeugt den Fehlerwert auf der Basis der von der Syndromfolgenerzeugungsschaltung 61 zugeführten Syndromfolge S2.
  • Die Fehlerkorrekturschaltung 63 korrigiert die von der Syndromfolgenerzeugungsschaltung 61 zugeführte Informationsfolge ID2 auf der Basis des von der Fehlerwerterzeugungsschaltung 62 zugeführten Korrekturwertes E2, um sie als die in der zweiten Stufe korrigierte Informationsfolge IC2 auszugeben.
  • 19 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der Syndromfolgenerzeugungsschaltung 61 von 18. Gemäß 19 weist die Syndromfolgenerzeugungsschaltung 61 erste bis sechste Informationsfolgenregister 611-1 bis 611-6 und eine EXKLUSIV-ODER-Schaltung 612 auf.
  • Das erste Informationsfolgenregister 611-1 empfängt die in der ersten Stufe korrigierte Informationsfolge IC1 als Eingangssignal und gibt ein um einen Takt verzögertes Signal an das zweite Informationsfolgenregister 611-2 aus. Das zweite Informationsfolgenregister 611-2 empfängt das Ausgangssignal des ersten Informationsfolgenregisters 611-1 als Eingangssignal und gibt ein um einen Takt verzögertes Signal an das dritte Informationsfolgenregister 611-3 aus. Die dritten bis sechsten Informationsfolgenregister 611-3 bis 611-6 sind in Serie geschaltet und arbeiten auf ähnliche Weise. Das sechste Informationsfolgenregister 611-6 gibt die bezüglich der in der ersten Stufe korrigierten Informationsfolge IC1 um sechs Takte verzögerte Informationsfolge ID2 an die Fehlerkorrekturschaltung 63 aus.
  • Die EXKLUSIV-ODER-Schaltung 612 empfängt die in der ersten Stufe korrigierte Informationsfolge IC1 und die Ausgangssignale des zweiten, fünften und sechsten Informationsfolgenregisters und die verzögerte Prüffolge PD als Eingangssignale und gibt das Ergebnis der EXKLUSIV-ODER-Verknüpfung als Syndromfolge S2 an die Fehlerwerterzeugungsschaltung 62 aus. Die in der ersten Stufe korrigierte Informationsfolge IC1 und die Ausgangssignale des zweiten, fünften und sechsten Informationsfolgenregisters entsprechen den Ordnungszahlen 0, 2, 5 bzw. 6 eines Erzeugungspolynomausdrucks mit von null verschiedenen Koeffizienten.
  • 20 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der in 18 dargestellten Fehlerwerterzeugungsschaltung 62. Gemäß 20 weist die Fehlerwerterzeugungsschaltung 62 nullte bis fünfte Syndromregister 621-0 bis 621-5, eine Schwellenwertentscheidungsschaltung 623 und Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 622-1 bis 622-3 auf.
  • Die Schwellenwertentscheidungsschaltung 623 empfängt die Syndromfolge S2 und die Ausgangssignale des fünften, zweiten und nullten Syndromregisters als Eingangssignale und entscheidet, dass ein Fehler verursacht wird, wenn die Anzahl der Eingangssignale mit dem Wert "1" größer als der Schwellenwert ist, um ein Ausgangssignal mit dem Wert "1" als Korrekturwert E2 an die Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 622-1 bis 622-3 und die Schwellenwertentscheidungsschaltung 623 auszugeben.
  • Wenn die Anzahl der Eingangssignale mit dem Wert "1" kleiner ist als der Schwellenwert, wird entschieden, dass kein Fehler verursacht wird, wobei in diesem Fall ein Signal mit dem Wert "0" als Fehlerwert E2 ausgegeben wird. Die Syndromfolge S2 und die Ausgangssignale des fünften, zweiten und nullten Syndromregisters entsprechen den Ordnungszahlen 6, 5, 2 bzw. 0 eines Erzeugungspolynomausdrucks mit von null verschiedenen Koeffizienten.
  • Die nullten bis fünften Syndromregister 621-0 bis 621-5 und die Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 622-1 bis 622-3 haben die Funktion, bei jedem Takt Signale von Registern einer höheren Stufe zu Registern einer niedrigeren Stufe zu verschieben. Außerdem hat das an die Schwellenwertentscheidungsschaltung 623 ausgegebene Signal die Funktion, den Wert zu invertieren, wenn ein Fehler erfasst wird, um den Einfluss des Fehlers von der Syndromfolge S2 zu eliminieren. Um diese Funktion zu realisieren, sind die nullten bis fünften Syndromregister 621-0 bis 621-5 und die Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 622-1 bis 622-3 auf folgende Weise verbunden.
  • Die Syndromkorrektur-EXKLUSIV-ODER-Schaltung 622-1 empfängt die Syndromfolge S2 und den Fehlerwert E2 als Eingangssignale und gibt das Ergebnis der EXKLUSIV-ODER-Verknüpfung an das fünfte Syndromregister 621-5 aus. Das fünften Syndromregister 621-5 empfängt das Ausgangssignal von der Syndromkorrektur-EXKLUSIV-ODER-Schaltung 622-1 als Eingangssignal und gibt ein um einen Takt verzögertes Signal an die Syndromkorrektur-EXKLUSIV-ODER-Schaltung 622-2 und die Schwellenwertentscheidungsschaltung 623 aus.
  • Die Syndromkorrektur-EXKLUSIV-ODER-Schaltung 622-2 empfängt das Ausgangssignal des fünften Syndromregisters 621-5 und den Korrekturwert E2 als Eingangssignale und gibt das Ergebnis der EXKLUSIV-ODER-Verknüpfung an das vierte Syndromregister 621-4 aus. Das vierte Syndromregister 621-4 empfängt das Ausgangssignal der Syndromkorrektur-EXKLUSIV-ODER-Schaltung 622-2 als Ein gangssignal und gibt ein um einen Takt verzögertes Signal an das dritte Syndromregister 621-3 aus.
  • Das dritte Syndromregister 621-3 empfängt das Ausgangssignal des vierten Syndromregisters 621-4 als Eingangssignal und gibt ein um einen Takt verzögertes Signal an das zweite Syndromregister 621-2 aus. Das zweite Syndromregister 621-2 empfängt das Ausgangssignal des dritten Syndromregisters 621-3 als Eingangssignal und gibt ein um einen Takt verzögertes Signal an die Syndromkorrektur-EXKLUSIV-ODER-Schaltung 622-3 und die Schwellenwertentscheidungsschaltung 623 aus.
  • Die Syndromkorrektur-EXKLUSIV-ODER-Schaltung 622-3 empfängt das Ausgangssignal des zweiten Syndromregisters 621-2 und den Korrekturwert E2 als Eingangssignale und gibt das Ergebnis der EXKLUSIV-ODER-Verknüpfung an das erste Syndromregister 621-1 aus. Das erste Syndromregister 621-1 empfängt das Ausgangssignal der Syndromkorrektur-EXKLUSIV-ODER-Schaltung 622-3 als Eingangssignal und gibt ein um einen Takt verzögertes Signal an das nullte Syndromregister 621-0 aus. Das nullte Syndromregister 621-0 empfängt das Ausgangssignal des ersten Syndromregisters 621-1 als Eingangssignal und gibt ein um einen Takt verzögertes Signal an die Schwellenwertentscheidungsschaltung 623 aus.
  • Nachstehend wird die Funktionsweise der vorliegenden Ausführungsform der erfindungsgemäßen selbstorthogonalen Decodierschaltung unter Bezug auf die 14 bis 20 beschrieben, wobei vorausgesetzt wird, dass das Codierungsverhältnis 1/2 beträgt, der Erzeugungspolynomausdruck durch Gleichung (1) gegeben ist, die Orthogonalitätszahl 4 beträgt und die Anzahl der Wiederholungen des Decodierprozesses 2 beträgt.
  • Im Fall eines selbstorthogonalen Codes mit einem Codierungsverhältnis von 1/2 wird der Informationsfolge im nicht dargestellten Codierer eine Prüffolge im gleichen Verhältnis hinzugefügt, um eine Übertragungsfolge zu erzeugen, in der Informationsfolgen und Prüffolgen alternierend angeordnet sind. Die Übertragungsfolge wird an eine Leitung ausgegeben, und die Empfangs folge Y, die erhalten wird, wenn im Übertragungssystem Fehler induziert werden, wird der Decodierschaltung zugeführt.
  • Die Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 4 führt eine Codesynchronisation und eine Seriell-Parallel-Umsetzung der Empfangsfolge Y aus, um die Informationsfolge I und die Prüffolge P an die Decodierschaltung 5 der ersten Stufe auszugeben. Zu diesem Zeitpunkt wird die Codesynchronisation in der Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 4 auf der Basis eines von der Decodierschaltung 5 der ersten Stufe zugeführten Fehlerzählwertes EC ausgeführt. Beispielsweise wird, wenn der Fehlerzählwert EC größer oder gleich dem Schwellenwert ist, entschieden, dass die Codesynchronisation unterbrochen ist, wobei in diesem Fall die Phase des an die Decodierschaltung 5 der ersten Stufe auszugebenden parallelen Signals verändert wird.
  • Die Decodierschaltung 5 der ersten Stufe empfängt die Informationsfolge I und die Prüffolge P als Eingangssignale und führt eine Fehlerkorrektur auf der Basis der Informationsfolge I und der Prüffolge P aus und gibt die in der ersten Stufe korrigierte Informationsfolge IC1 und die verzögerte Prüffolge PD an die Decodierschaltung 6 der zweiten Stufe aus.
  • Die Informationsfolge I wird dem ersten Informationsfolgenregister 511-1 zugeführt und bei jedem Takt zu einem Informationsfolgenregister einer höheren Stufe verschoben. Daher ist die vom sechsten Informationsfolgenregister 511-6 ausgegebene verzögerte Informationsfolge ID1 bezüglich der Informationsfolge I um sechs Takte verzögert. Die durch das Informationsfolgenregister verzögerte Informationsfolge ID1 wird an die Fehlerkorrekturschaltung 53 ausgegeben.
  • Die Stufenzahl des Informationsfolgeregisters entspricht der Ordnungszahl eines Erzeugungspolynomausdrucks. Die zugeführte Informationsfolge I entspricht der nullten Ordnung des Erzeugungspolynomausdrucks. Die Syndromfolge S1 wird durch eine EXKLUSIV-ODER-Verknüpfung des der Ordnungszahl des Erzeugungspoly nomausdrucks mit einem von null verschiedenen Koeffizienten entsprechenden Signals und der Prüffolge P erhalten.
  • Der Erzeugungspolynomausdruck der vorliegenden Ausführungsform hat in der nullten, zweiten, fünften und sechsten Ordnung von null verschiedene Koeffizienten. Daher werden die Informationsfolge I, die Ausgangssignale des zweiten, fünften und sechsten Informationsfolgenregisters und die Prüffolge P der EXKLUSIV-ODER-Schaltung 512 zugeführt. Die EXKLUSIV-ODER-Schaltung 512 erzeugt eine EXKLUSIV-ODER-Verknüpfung der Eingangssignale und gibt das Ergebnis als Syndromfolge S1 an die Fehlerwerterzeugungsschaltung 52 aus.
  • Die Prüffolge P wird dem ersten Prüffolgenregister 513-1 zugeführt und bei jedem Takt zu einem Prüffolgenregister einer höheren Stufe verschoben. Daher ist die vom sechsten Prüffolgenregister 513-6 ausgegebene verzögerte Prüffolge PD bezüglich der Prüffolge P um sechs Takte verzögert. Die verzögerte Prüffolge PD, die um das gleiche Maß verzögert ist wie die Informationsfolge, wird an die Decodierschaltung 6 der zweiten Stufe ausgegeben.
  • Die Fehlerwerterzeugungsschaltung 52 erzeugt einen Fehlerwert auf der Basis der von der Syndromfolgenerzeugungsschaltung 51 zugeführten Syndromfolge S1. Die Syndromfolge S1 wird dem fünften Syndromregister 521-5 zugeführt und dann bei jedem Takt zu einem Syndromregister einer niedrigeren Stufe verschoben. Die Anzahl der Stufen der Syndromregister entspricht der Anzahl der Ordnungen eines Erzeugungspolynomausdrucks. Die Syndromfolge S1 entspricht der sechsten Ordnung.
  • Das der Ordnungszahl des Erzeugungspolynomausdrucks mit einem von null verschiedenen Koeffizient entsprechende Signal wird an die Schwellenwertentscheidungsschaltung 523 ausgegeben. In der vorliegenden Ausführungsform werden der Schwellenwertentscheidungsschaltung 523 die Syndromfolge S1 und die Ausgangssignale des fünften, zweiten und nullten Syndromregisters zugeführt.
  • Beispielsweise wird ein Fall betrachtet, in dem der Schwellenwert der Schwellenwertentscheidungsschaltung 523 "4" beträgt. In diesem Fall wird, wenn alle Eingangssignale der vier Schwellenwertentscheidungsschaltungen den Wert "1" haben, entschieden, dass in der verzögerten Informationsfolge ID1 ein Fehler enthalten ist, wobei in diesem Fall ein Signal mit dem Wert "1" als Fehlerwert E1 ausgegeben wird. Wenn die Anzahl der Eingangssignale mit dem Wert "1" kleiner ist als "4", wird entschieden, dass in der verzögerten Informationsfolge ID1 kein Fehler enthalten ist, wobei in diesem Fall ein Signal mit dem Wert "0" als Fehlerwert E1 ausgegeben wird.
  • Wenn in der Schwellenwertentscheidungsschaltung 523 ein Fehler erfasst wird, wird, um den Einfluss des Fehlers von der Syndromfolge S1 zu eliminieren, der Wert des der Schwellenwertentscheidungsschaltung 523 zugeführten Signals invertiert, wenn der Fehler erfasst wird, und dem Syndromregister der niedrigeren Stufe zugeführt. Die Invertierung des Wertes wird durch die Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 522-1 bis 522-3 ausgeführt.
  • Die Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 522-1 bis 522-3 empfangen die Syndromfolge S1 und die Ausgangssignale des fünften und des zweiten Syndromregisters als erstes Eingangssignal und den Fehlerwert E1 als zweites Eingangssignal. Die Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 522-1 bis 522-3 erzeugen eine EXKLUSIV-ODER-Verknüpfung des ersten Eingangssignals und des zweiten Eingangssignals und geben das Ergebnis der EXKLUSIV-ODER-Verknüpfung an das fünfte, vierte bzw. erste Syndromregister aus.
  • Der Fehlererfassungszähler 524 empfängt den Fehlerwert E1 als Eingangssignal und zählt die Anzahl der innerhalb einer vorgegebenen Zeitdauer erfassten Fehler. Der Fehlerzählwert EC wird der Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 4 zugeführt.
  • Die Fehlerkorrekturschaltung 53 korrigiert die von der Syndromfolgenerzeugungsschaltung 51 zugeführte verzögerte Informa tionsfolge ID1 auf der Basis des von der Fehlerwerterzeugungsschaltung 52 zugeführten Fehlerwertes E1 und gibt die in der ersten Stufe korrigierte Informationsfolge IC1 an die Decodierschaltung 6 der zweiten Stufe aus. Die Decodierschaltung 6 der zweiten Stufe führt eine Fehlerkorrektur für die in der ersten Stufe korrigierte Informationsfolge IC1 auf, deren Fehlerzahl in der Decodierschaltung 5 der ersten Stufe vermindert worden ist, um die Fehlerzahl weiter zu vermindern.
  • Die ersten bis sechsten Informationsfolgenregister 611-1 bis 611-6 haben die Funktion zum Verzögern der Informationsfolge bis zum Ende des Fehlererfassungsprozesses und eine Funktion zum Erzeugen der Syndromfolge S2 in Kombination mit der EXKLUSIV-ODER-Schaltung 612.
  • Die verzögerte Informationsfolge ID1 wird dem ersten Informationsfolgenregister 611-1 zugeführt und bei jedem Takt zu einem Informationsfolgenregister einer höheren Stufe verschoben, um die durch das Informationsfolgenregister verzögerte Informationsfolge ID2 an die Fehlerkorrekturschaltung 63 auszugeben.
  • Die Stufenzahl des Informationsfolgenregisters entspricht der Ordnungszahl eines Erzeugungspolynomausdrucks. Die verzögerte Informationsfolge ID1 entspricht der nullten Ordnung des Erzeugungspolynomausdrucks. Die Syndromfolge S2 wird durch eine EXKLUSIV-ODER-Verknüpfung des Signals, das der Ordnungszahl des Erzeugungspolynomausdrucks mit von null verschiedenen Koeffizienten entspricht, und der verzögerten Prüffolge PD erhalten.
  • Der Erzeugungspolynomausdruck hat in der vorliegenden Ausführungsform bei der nullten, zweiten, fünften und sechsten Ordnung von null verschiedene Koeffizienten. Daher werden die verzögerte Informationsfolge ID1, die Ausgangssignale des zweiten, fünften und sechsten Informationsfolgenregisters und die verzögerte Prüffolge PD der Exklusiv-ODER-Schaltung 612 zugeführt. Die EXKLUSIV-ODER-Schaltung 612 erzeugt eine EXKLUSIV-ODER-Verknüpfung der Eingangssignale und gibt das Ergebnis der EXKLUSIV-ODER-Verknüpfung als Syndromfolge S2 an die Fehlerwerterzeugungsschaltung 62 aus.
  • Die Fehlerwerterzeugungsschaltung 62 erzeugt den Fehlerwert auf der Basis der von der Syndromfolgenerzeugungsschaltung 61 zugeführten Syndromfolge S2. Die Syndromfolge S2 wird dem fünften Syndromregister 621-5 zugeführt und bei jedem Takt zu einem Syndromregister einer niedrigeren Stufe verschoben. Die Stufenzahl des Syndromregisters entspricht der Ordnungszahl eines Erzeugungspolynomausdrucks. Die Syndromfolge S2 entspricht der sechsten Ordnung.
  • Das der Ordnungszahl des Erzeugungspolynomausdrucks mit einem von null verschiedenen Koeffizient entsprechende Signal wird der Schwellenwertentscheidungsschaltung 623 zugeführt. In der vorliegenden Ausführungsform werden die Syndromfolge S2 und die Ausgangssignale des fünften, zweiten und nullten Syndromregisters an die Schwellenwertentscheidungsschaltung 623 ausgegeben.
  • Beispielsweise wird ein Fall betrachtet, in dem die Schwellenwertentscheidungsschaltung 623 "3" ist. In diesem Fall wird, wenn die Anzahl der Eingangssignale mit dem Wert "1" größer oder gleich "3" ist, entschieden, dass ein Fehler verursacht wird, wobei in diesem Fall ein Signal mit dem Wert "1" als Korrekturwert E2 ausgegeben wird. Wenn die Anzahl der Eingangssignale mit dem wert "1" kleiner ist als "3", wird entschieden, dass kein Fehler enthalten ist, wobei in diesem Fall ein Signal mit dem Wert "0" als Korrekturwert E2 ausgegeben wird.
  • Die herkömmliche Decodierschaltung führt einen Decodierprozess bezüglich des Schwellenwertes "3" in der Schwellenwertentscheidungsschaltung nur einmal aus. Die vorliegende Ausführungsform der Decodierschaltung führt mehrmals einen Decodierprozess aus, um die Fehlerkorrekturqualität zu verbessern. In der vorliegenden Ausführungsform ist der Schwellenwert der Schwellenwertentscheidungsschaltung der Decodierschaltung 5 der ersten Stufe auf "4" gesetzt, und der Schwellenwert der Schwellenwertentscheidungsschaltung der Decodierschaltung 6 der zweiten Stufe ist auf "3" gesetzt. In diesem Fall werden nur die, die mit einer hohen Wahrscheinlichkeit einen Fehler enthalten, in der Decodierschaltung 5 der ersten Stufe korrigiert.
  • Der Schwellenwert der Schwellenwertentscheidungsschaltung der Decodierschaltung 6 der zweiten Stufe ist der gleiche wie in der herkömmlichen Decodierschaltung. Weil jedoch ein Teil der Fehler im Signal in der Decodierschaltung 5 der ersten Stufe korrigiert wird, kann die Wahrscheinlichkeit einer Fehlerkorrektur vermindert werden, und Fehler, der in der herkömmlichen Decodierschaltung nicht korrigiert werden konnten, können korrigiert werden. Daher weist das Ausgangssignal der Decodierschaltung 6 der zweiten Stufe im Vergleich zum Ausgangssignal der herkömmlichen Decodierschaltung eine geringere Anzahl von Fehlern auf.
  • Wenn durch die Schwellenwertentscheidungsschaltung 623 ein Fehler erfasst wird, kann die Fehlerkorrekturqualität durch Eliminieren des Einflusses des Fehlers von der Syndromfolge S2 erhöht werden. Um den Einfluss des Fehlers von der Syndromfolge S2 zu eliminieren, wird der Wert des der Schwellenwertentscheidungsschaltung 623 zuzuführenden Signals invertiert, wenn ein Fehler erfasst wird, und dann dem Syndromregister einer niedrigeren Stufe zugeführt. Im Einzelnen wird die Invertierung der Werte durch die Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 622-1 bis 622-3 ausgeführt.
  • Die Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 622-1 bis 622-3 empfangen die Syndromfolge S2 und die Ausgangssignale des fünften und des zweiten Syndromregisters als erstes Eingangssignal und den Korrekturwert E2 als zweites Eingangssignal. Die Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 622-1 bis 622-3 erzeugen eine EXKLUSIV-ODER-Verknüpfung des ersten und des zweiten Eingangssignals und geben das Ergebnis der EXKLUSIV-ODER-Verknüpfung an das fünfte, vierte bzw. erste Syndromregister aus.
  • Die Fehlerkorrekturschaltung 63 korrigiert die von der Syndromfolgenerzeugungsschaltung 61 zugeführte verzögerte Informationsfolge ID2 auf der Basis des von der Fehlerwerterzeugungs schaltung 62 zugeführten Korrekturwertes E2 und gibt eine in der zweiten Stufe korrigierte Informationsfolge IC2 als Ausgangssignal aus.
  • In Verbindung mit der vorliegenden Ausführungsform der erfindungsgemäßen selbstorthogonalen Decodierschaltung wurde die Verarbeitung unter der Voraussetzung beschrieben, dass das Codierungsverhältnis "1/2" beträgt, der Codeerzeugungspolynomausdruck durch Gleichung (1) gegeben ist, die Orthogonalitätszahl vier beträgt und die Anzahl der Wiederholungen des Decodierprozesses "2" beträgt. Das Codierungsverhältnis, die Orthogonalitätszahl, der Erzeugungspolynomausdruck und die Anzahl der Wiederholungen des Decodierprozesses können jedoch beliebig gesetzt und festgelegt werden.
  • Bei der herkömmlichen Decodierung trat das Problem einer niedrigen Fehlerkorrekturqualität auf, während der Decodierprozess selbst einfach ist und für Systeme einfach anwendbar ist. Die vorliegende Erfindung kann durch eine einfache Schaltungskonstruktion realisiert werden, und durch die vorliegende Erfindung kann eine hohe Fehlerkorrekturqualität erzielt werden.
  • Durch Verzögern der Prüffolge unter Verwendung des Prüffolgenregisters und Zuführen der verzögerten Prüffolge zur nächsten Decodierschaltung kann der Decodierprozess wiederholt und die Fehlerkorrekturqualität wesentlich verbessert werden.
  • Andererseits werden, während der Schwellenwert der Schwellenwertentscheidungsschaltung im ersten Decodierprozess auf einen großen Wert gesetzt wird, um nur Fehler mit einer hohen Wahrscheinlichkeit zu korrigieren, die Schwellenwerte der Schwellenwertentscheidungsschaltungen in den nachfolgenden Stufen gemäß dem Fortschritt des Decodierprozesses graduell vermindert, um auch Fehler mit niedrigerer Wahrscheinlichkeit zu korrigieren. Durch diese Art der Fehlerkorrektur wird die Wahrscheinlichkeit vermindert, dass eine fehlerhafte Korrektur veranlasst wird, wodurch die Fehlerkorrekturqualität wesentlich verbessert wird.
  • Nachstehend wird eine weitere Ausführungsform der vorliegenden Erfindung unter Bezug auf die Zeichnungen erläutert. Gemäß der vorstehend beschriebenen bevorzugten Ausführungsform der vorliegenden Erfindung wird der von der Schwellenwertentscheidungsschaltung der Decodierschaltung der ersten Stufe ausgegebene Fehlerwert gezählt, um auf der Basis der gezählten Fehlererfassungszahl zu entscheiden, ob ein Codesynchronisationszustand vorliegt. Die Schwellenwerte der Schwellenwertentscheidungsschaltung in der Decodierschaltung der ersten Stufe sind jedoch auf einen großen Wert gesetzt, so dass die Anzahl erfasster Fehler in einem Codesynchronisationszustand und die Anzahl der erfassten Fehler in einem asynchronen Zustand sich nicht wesentlich unterscheiden, so dass es schwierig ist, zu entscheiden, ob ein Codesynchronisationszustand oder ein asynchroner Zustand vorliegt.
  • Um dieses Problem zu lösen, wird gemäß einer weiteren Ausführungsform der vorliegenden Erfindung getrennt von der Schwellenwertentscheidungsschaltung für die Fehlererzeugung eine für die Codesynchronisation dedizierte Schwellenwertentscheidungsschaltung bereitgestellt, um einen niedrigen Schwellenwert zu setzen. Nachstehend werden ähnlich wie in der vorstehend beschriebenen bevorzugten Ausführungsformen der vorliegenden Erfindung die Funktionsweise und die Konstruktion der vorliegenden Ausführungsform der Erfindung unter der Voraussetzung beschrieben, dass das Codierungsverhältnis "1/2" beträgt, der Codeerzeugungspolynomausdruck durch Gleichung (1) gegeben ist, die Orthogonalitätszahl vier beträgt und die Anzahl der Wiederholungen des Decodierprozesses "2" beträgt.
  • Eine weitere Ausführungsform der Decodierschaltung der Erfindung hat eine ähnliche Konstruktion wie eine Ausführungsform der vorliegenden Erfindung, außer dass die für die Codesynchronisation dedizierte Schwellenwertentscheidungsschaltung in der Fehlererzeugungsschaltung 52 der Decodierschaltung 5 der ersten Stufe bereitgestellt wird und der Schwellenwert auf einen niedrigeren Wert gesetzt ist. In der nachstehen den Diskussion werden die gleichen Bezugszeichen wie in der vorstehend beschriebenen Ausführungsform der vorliegenden Erfindung verwendet.
  • 21 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion einer Fehlerwerterzeugungsschaltung in der vorliegenden Ausführungsform der erfindungsgemäßen Decodierschaltung der ersten Stufe. Gemäß 21 weist die Fehlerwerterzeugungsschaltung 52 in der vorliegenden Ausführungsform der Erfindung die nullten bis fünften Syndromregister 521-0 bis 521-5, die Schwellenwertentscheidungsschaltung 523, den Fehlererfassungszähler 524, die Syndromkorrektur-EXKLUSIV-ODER-Schaltungen 522-1 bis 522-3 und die für die Codesynchronisation dedizierte Schwellenwertentscheidungsschaltung 525 auf.
  • 22 zeigt ein Ablaufdiagramm zum Darstellen eines Decodierprozesses in der vorliegenden Ausführungsform der erfindungsgemäßen Decodierschaltung der ersten Stufe. Der Decodierprozess in der vorliegenden Ausführungsform der erfindungsgemäßen Decodierschaltung der ersten Stufe wird nachstehend unter Bezug auf die 21 und 22 beschrieben. Die Verarbeitungen in den Schritten 21 bis 26 sind den Verarbeitungen in den in 9 dargestellten Schritten 11 bis 16 ähnlich. Diese Verarbeitungen werden daher nicht näher erläutert.
  • Das der Ordnungszahl eines Erzeugungspolynomausdrucks mit von null verschiedenen Koeffizienten entsprechende Signal wird an die für die Codesynchronisation dedizierte Schwellenwertentscheidungsschaltung 525 ausgegeben. In der vorliegenden Ausführungsform werden die Ausgangssignale der Syndromfolge S1 und des fünften, zweiten und nullten Syndromregisters an die für die Codesynchronisation dedizierte Schwellenwertentscheidungsschaltung 525 ausgegeben.
  • Die für die Codesynchronisation dedizierte Schwellenwertentscheidungsschaltung 525 entscheidet, dass ein Fehler verursacht wird, wenn die Anzahl der Signale mit dem Wert "1" größer als der Schwellenwert ist, und gibt in diesem Fall ein Signal mit dem Wert "1" als Fehlerwert ES aus. Wenn die Anzahl der Sig nale mit dem Wert "1" kleiner ist als der Schwellenwert, wird entschieden, dass kein Fehler verursacht wird, wobei in diesem Fall ein Signal mit dem Wert "0" als Fehlerwert ES ausgegeben wird.
  • Der Fehlerwert ES wird an den Fehlererfassungszähler 524 ausgegeben, der die Anzahl der innerhalb einer vorgegebenen Zeitdauer erfassten Fehler erfasst. Der Fehlerzählwert EC wird an die Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 4 ausgegeben (Schritt S28 in 22).
  • Gemäß der vorliegenden Ausführungsform der Erfindung beträgt beispielsweise der Schwellenwert der für die Codesynchronisation dedizierten Schwellenwertentscheidungsschaltung 525 "3" und der Schwellenwert der Schwellenwertentscheidungsschaltung 523 "4", so dass im Vergleich zum Verfahren, in dem die Fehlerzahl auf der Basis des durch die Schwellenwertentscheidungsschaltung 523 ausgegebenen Fehlerwertes E1 gezählt wird, eine fehlerhafte Entscheidung bezüglich eines Codesynchronisationszustands bzw. eines asynchronen Zustands vermindert werden kann.
  • Nachstehend wird eine noch andere Ausführungsform der vorliegenden Erfindung unter Bezug auf die Zeichnungen beschrieben. Gemäß der vorstehend beschriebenen bevorzugten Ausführungsform der vorliegenden Erfindung wird der von der Schwellenwertentscheidungsschaltung in der Decodierschaltung der ersten Stufe ausgegebene Fehlerwert zurückgeführt, um die Syndromfolge zu korrigieren. Insbesondere wird, wenn ein Fehler der Schwellenwertentscheidungsschaltung erfasst wird, ein Prozess zum Invertieren der der Schwellenwertentscheidungsschaltung zugeführten Syndromfolge ausgeführt.
  • Durch Ausführen eines Invertierungsprozesses bezüglich der Syndromfolge kann die Anzahl von Registern im Syndromregister, die ein Signal mit dem Wert "1" speichern, auch dann vermindert werden, wenn keine Codesynchronisation eingerichtet ist. Wenn die Anzahl der Register im Syndromregister, die ein Signal mit dem Wert "1" speichern, vermindert ist, kann die Anzahl der durch die Schwellenwertentscheidungsschaltung ausgeführten Feh lerentscheidungsoperationen vermindert werden, wodurch es schwierig wird, einen synchronisierten und einen asynchronen Zustand zu unterscheiden.
  • Daher werden in einer noch anderen Ausführungsform der vorliegenden Erfindung zusätzlich zum Fehlerwerterzeugungssyndromregister und zur Schwellenwertentscheidungsschaltung das Syndromregister und die für die Codesynchronisation dedizierte Schwellenwertentscheidungsschaltung bereitgestellt, um keine Korrektur auf der Basis des Ergebnisses der durch das Codesynchronisationssyndromregister ausgeführten Fehlerentscheidungsoperation auszuführen.
  • Ähnlich wie in der vorstehend beschriebenen bevorzugten Ausführungsform der vorliegenden Erfindung werden die Funktionsweise und die Konstruktion der vorliegenden Ausführungsform der vorliegenden Erfindung unter der Voraussetzung beschrieben, dass das Codierungsverhältnis 1/2 beträgt, der Erzeugungspolynomausdruck gemäß Gleichung (1) gegeben ist, die Orthogonalitätszahl 4 beträgt und die Anzahl der Wiederholungen des Decodierprozesses 2 beträgt.
  • Eine andere Ausführungsform der erfindungsgemäßen Decodierschaltung hat eine ähnliche Konstruktion als eine Ausführungsform der vorliegenden Erfindung, außer dass das Syndromregister und die für die Codesynchronisation dedizierte Schwellenwertentscheidungsschaltung in der Fehlerwerterzeugungsschaltung 52 der Decodierschaltung 5 der ersten Stufe vorgesehen sind und ein Verfahren ausgeführt wird, gemäß dem keine Korrektur auf der Basis des Ergebnisses der im Codesynchronisationsregister ausgeführten Fehlerentscheidung ausgeführt wird. In der folgenden Beschreibung werden ähnliche Bezugszeichen verwendet wie in der vorstehend beschriebenen bevorzugten Ausführungsform der vorliegenden Erfindung.
  • 23 zeigt ein Blockdiagramm zum Darstellen einer Konstruktion der Fehlerwerterzeugungsschaltung gemäß einer weiteren Ausführungsform der erfindungsgemäßen Decodierschaltung der ersten Stufe. Gemäß 23 weist die Fehlerwerterzeugungsschaltung 52 der nullte bis fünfte Syndromregister 521-0 bis 521-5, die Schwellenwertentscheidungsschaltung 523, den Fehlererfassungszähler 524, die für die Codesynchronisation dedizierte Schwellenwertentscheidungsschaltung 525 und die für die Codesynchronisation dedizierten nullten bis fünften Syndromregister 526-0 bis 526-5 auf.
  • 24 zeigt ein Ablaufdiagramm zum Darstellen eines Decodierprozesses in der vorliegenden Ausführungsform der erfindungsgemäßen Decodierschaltung der ersten Stufe. Der Decodierprozess in der Decodierschaltung der ersten Stufe wird nachstehend unter Bezug auf die 23 und 24 beschrieben. In 24 ist die Verarbeitung in den Schritten 31 bis 36 der Verarbeitung in den in 9 dargestellten Schritten 11 bis 16 ähnlich. Daher wird die Verarbeitung dieser Schritte nicht näher erläutert.
  • Die Syndromfolge S2 wird dem fünften Codesynchronisationsregister 526-5 zugeführt, um sie bei jedem Takt zu einem Syndromregister einer niedrigeren Stufe zu verschieben (Schritt S37 in 24). Die Stufe des Syndromregisters entspricht der Ordnungszahl eines Erzeugungspolynomausdrucks. Die Syndromfolge S2 entspricht der sechsten Ordnung.
  • Die der Ordnungszahl des Erzeugungspolynomausdrucks mit von null verschiedenen Koeffizienten entsprechenden Signale werden an die für die Codesynchronisation dedizierte Schwellenwertentscheidungsschaltung 525 ausgegeben. In der vorliegenden Ausführungsform werden die Syndromfolge S1 und die Ausgangssignale des für die Codesynchronisation dedizierten fünften, zweiten und nullten Syndromregisters an die für die Codesynchronisation dedizierte Schwellenwertentscheidungsschaltung 525 ausgegeben. Die für die Codesynchronisation dedizierte Schwellenwertentscheidungsschaltung 525 entscheidet, dass ein Fehler verursacht wird, wenn die Anzahl der Signale mit dem Wert "1" größer oder gleich dem Schwellenwert ist, wobei in diesem Fall ein Signal mit dem Wert "1" als Fehlerwert ES ausgegeben wird. Wenn die Anzahl der Signale mit dem Wert "1" kleiner ist als der Schwellenwert, wird entschieden, dass kein Fehler verursacht wird, wobei in diesem Fall ein Signal mit dem Wert "0" als Fehlerwert ausgegeben wird (Schritt S38 in 24).
  • Der Fehlerwert ES wird an den Fehlererfassungszähler 524 ausgegeben, der die innerhalb der vorgegebenen Zeitdauer erfasste Fehlerzahl zählt. Der derart gezählte Fehlerzählwert EC wird an die Codesynchronisations- und Seriell-Parallel-Umsetzungsschaltung 4 ausgegeben (Schritt S39 in 24). Die Syndromfolge, die der für die Codesynchronisation dedizierten Schwellenwertentscheidungsschaltung 525 zugeführt wird, wird nicht auf der Basis des Ergebnisses der Fehlerentscheidung korrigiert, um die Anzahl fehlerhafter Entscheidungen bezüglich eines Codesynchronisationszustands bzw. eines asynchronen Zustands klein zu machen.
  • Wie vorstehend beschrieben wurde, werden erfindungsgemäß einige der Syndrombits, die nur durch einen Fehler der Empfangsfolge bestimmt werden, in der selbstorthogonalen Decodierschaltung ausgegeben, die den selbstorthogonalen Code als Faltungscode decodiert, um eine bezüglich des Informationsbits des Blocks zu einem Zeitpunkt 0 orthogonale Paritätsprüfsumme zu erhalten, wobei der Decodierprozess für den selbstorthogonalen Code mehrmals wiederholt wird, um einen selbstorthogonalen Decodierprozess mit einer einfachen Schaltungskonstruktion zu realisieren und die Fehlerkorrekturqualität erheblich zu verbessern.
  • Obwohl die vorliegende Erfindung unter Bezug auf exemplarische Beispiele dargestellt und beschrieben worden ist, ist für Fachleute ersichtlich, dass innerhalb des Schutzumfangs der vorliegenden Erfindung verschiedenartige Änderungen vorgenommen und Komponenten oder Funktionen weggelassen und hinzugefügt werden können.

Claims (6)

  1. Decodierschaltung zum Ausführen eines Decodierprozesses für einen selbstorthogonalen Code durch mehrmaliges Wiederholen des Decodierprozesses für den selbstorthogonalen Code, wobei der Decodierprozess auf der Basis von Syndrombits ausgeführt wird, die nur durch Fehler in einer Empfangsfolge (Y) bestimmt sind, die durch Hinzufügen von Fehlern zu einer Übertragungsfolge erhalten wird, die durch eine Parallel-Serien-Umsetzung unter Hinzufügung einer Prüffolge (P) zu einer Informationsfolge erzeugt wird, mit: mehreren Stufen (2, 3; 5, 6) von Decodierschaltungen (11) zum mehrmaligen Wiederholen eines Decodierprozesses für den selbstorthogonalen Code; und einem für jede der Decodierschaltungen, mit Ausnahme der Decodierschaltung einer letzten Stufe, der mehreren Stufen von Decodierschaltungen bereitgestellten Prüffolgenregister (25) zum Zuführen der Prüffolge zur Decodierschaltung der nächsten Stufe mit einer Verzögerung; wobei in den mehreren Stufen der Decodierschaltungen ein Schwellenwert einer Schwellenwertentscheidungsschaltung (222, 322, 523, 623) für eine Fehlerentscheidung für den ersten Decodierprozess auf einen großen Wert gesetzt wird, so dass nur Fehler mit einer hohen Wahrscheinlichkeit korrigiert werden, und wobei der Schwellenwert für wiederholte Decodierprozesse für den selbstorthogonalen Code in den nachfolgenden Stufen graduell vermindert wird, um Fehler mit niedrigerer Wahrscheinlichkeit zu korrigieren.
  2. Decodierschaltung nach Anspruch 1, ferner mit: einer für eine Codesynchronisation dedizierten Schwellenwertentscheidungsschaltung (525), die getrennt von der Schwellenwertentscheidungsschaltung (523) angeordnet und für eine Codesynchronisation dediziert ist und eine Fehlerentscheidung basierend auf einem für eine Codesynchronisation optimierten Schwellenwert ausführt, wobei der Schwellenwert der für eine Codesynchronisation dedizierten Schwellenwertentscheidungsschaltung (525) niedriger ist als der Schwellenwert der Schwellenwertentscheidungsschaltung.
  3. Decodierschaltung nach Anspruch 2 mit einem Syndromregister (526), das für eine Codesynchronisation bereitgestellte Syndrombits verschiebt und an die für eine Codesynchronisation dedizierte Schwellenwertentscheidungsschaltung (525) ausgibt, wobei die für die Codesynchronisation bereitgestellten Syndrombits nicht auf der Basis des Ergebnisses der Fehlerentscheidung der für eine Codesynchronisation dedizierten Schwellenwertentscheidungsschaltung (525) korrigiert werden.
  4. Decodierverfahren zum Ausführen eines Decodierprozesses für einen selbstorthogonalen Code durch mehrmaliges Wiederholen des Decodierprozesses für den selbstorthogonalen Code auf der Basis von Syndrombits, die nur durch Fehler in einer Empfangsfolge bestimmt sind, die durch Hinzufügen von Fehlern zu einer Übertragungsfolge erhalten wird, die durch eine Parallel-Serien-Umsetzung unter Hinzufügung einer Prüffolge zu einer Informationsfolge erzeugt wird, mit den Schritten: mehrmaliges wiederholtes Decodieren des selbstorthogonalen Codes in mehreren Stufen (2, 3; 5, 6) von Decodierschaltungen (11), wobei die Prüffolge der jeweiligen Decodierschaltung der nächsten Stufe durch ein Prüffolgenregister mit einer Verzögerung zugeführt wird, das für jede Decodierschaltung, mit Ausnahme der Decodierschaltung der letzten Stufe, bereitgestellt wird; wobei in den mehreren Stufen der Decodierschaltungen ein Schwellenwert einer Schwellenwertentscheidungsschaltung für eine Fehlerentscheidung im ersten Decodierprozess auf einen großen Wert gesetzt wird, so dass nur Fehler mit einer hohen Wahrscheinlichkeit korrigiert werden, und wobei der Schwellenwert für wiederholte Decodierprozesse für den selbstorthogonalen Code in den nachfolgenden Stufen graduell vermindert wird, um Fehler mit niedrigerer Wahrscheinlichkeit zu korrigieren.
  5. Decodierverfahren nach Anspruch 4, wobei ein Schwellenwert einer für eine Codesynchronisation dedizierten Schwellenwertentscheidungsschaltung, die getrennt von der Schwellenwertentscheidungsschaltung angeordnet und für eine Codesynchronisation dediziert ist und eine Fehlerentscheidung basierend auf einem für eine Codesynchronisation optimierten Schwellenwert ausführt, auf einen Wert gesetzt wird, der niedriger ist als der Schwellenwert der Schwellenwertentscheidungsschaltung.
  6. Decodierverfahren nach Anspruch 5, mit einem Schritt zum Bereitstellen eines Syndromregisters, das für eine Codesynchronisation bereitgestellte Syndrombits verschiebt und an die für eine Codesynchronisation dedizierte Schwellenwertentscheidungsschaltung ausgibt, wobei die für die Codesynchronisation bereitgestellten Syndrombits nicht auf der Basis des Ergebnisses der Fehlerentscheidung der für eine Codesynchronisation dedizierten Schwellenwertentscheidungsschaltung korrigiert werden.
DE60131346T 2000-09-27 2001-09-24 Verfahren und Schaltung zur iterativen Decodierung von selbstorthogonalen Codes Expired - Lifetime DE60131346T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000293231 2000-09-27
JP2000293231A JP3558026B2 (ja) 2000-09-27 2000-09-27 自己直交符号復号回路及び自己直交符号復号方法

Publications (2)

Publication Number Publication Date
DE60131346D1 DE60131346D1 (de) 2007-12-27
DE60131346T2 true DE60131346T2 (de) 2008-09-11

Family

ID=18776054

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60131346T Expired - Lifetime DE60131346T2 (de) 2000-09-27 2001-09-24 Verfahren und Schaltung zur iterativen Decodierung von selbstorthogonalen Codes

Country Status (5)

Country Link
US (1) US6944805B2 (de)
EP (1) EP1195907B1 (de)
JP (1) JP3558026B2 (de)
AU (1) AU7609701A (de)
DE (1) DE60131346T2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7103825B2 (en) * 2003-08-19 2006-09-05 Mitsubishi Electric Research Laboratories, Inc. Decoding error-correcting codes based on finite geometries
US7823049B2 (en) * 2006-03-15 2010-10-26 Mediatek Inc. Methods and apparatuses for generating parity symbols for data block
JP5247355B2 (ja) 2007-10-31 2013-07-24 パナソニック株式会社 送信装置
US10469126B1 (en) * 2018-09-24 2019-11-05 Huawei Technologies Co., Ltd. Code synchronization for analog spread spectrum systems

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806647A (en) * 1972-07-28 1974-04-23 Communications Satellite Corp Phase ambiguity resolution system using convolutional coding-threshold decoding
US4404674A (en) * 1981-07-10 1983-09-13 Communications Satellite Corporation Method and apparatus for weighted majority decoding of FEC codes using soft detection
US4476458A (en) * 1982-06-14 1984-10-09 At&T Bell Laboratories Dual threshold decoder for convolutional self-orthogonal codes
JP2702303B2 (ja) * 1991-03-20 1998-01-21 日本電気株式会社 データ通信方式
US5398237A (en) * 1993-05-26 1995-03-14 Gi Corporation Acquisition and tracking of independent quadrature modulated bitstreams
US5710783A (en) * 1995-06-07 1998-01-20 Luthi; Daniel A. Optimization of synchronization control in concatenated decoders
US6189123B1 (en) 1997-03-26 2001-02-13 Telefonaktiebolaget Lm Ericsson Method and apparatus for communicating a block of digital information between a sending and a receiving station
US6167552A (en) * 1997-10-02 2000-12-26 Harris Corporation Apparatus for convolutional self-doubly orthogonal encoding and decoding
JPH11327436A (ja) 1998-05-15 1999-11-26 Omron Corp 暗号化装置

Also Published As

Publication number Publication date
JP3558026B2 (ja) 2004-08-25
US20020038444A1 (en) 2002-03-28
AU7609701A (en) 2002-03-28
US6944805B2 (en) 2005-09-13
DE60131346D1 (de) 2007-12-27
EP1195907A3 (de) 2004-03-10
EP1195907B1 (de) 2007-11-14
JP2002111516A (ja) 2002-04-12
EP1195907A2 (de) 2002-04-10

Similar Documents

Publication Publication Date Title
DE69128347T2 (de) Vorwärts fehlerkorrekturkodesystem
DE19509728B4 (de) Verfahren zum Codieren von Informationssymbolen, fehlerkorrigierender Decodierer, fehlerkorrigierende Vorrichtung zum Codieren und Decodieren sowie Decodierverfahren
DE10133595B4 (de) Pufferschaltung, Speicherzugriffsverfahren und Reed-Solomon-Decoder
DE69731074T2 (de) Anordnung und Verfahren zur Übertragung von Daten über eine Vielzahl von Kanälen
DE2942825C2 (de)
DE69232384T2 (de) CRC-Betriebsverfahren und HEC(Kopf-Fehlerprüfung)-Synchronisierungseinheit für ein ATM-Vermittlungsverfahren
DE69019777T2 (de) Datenstrom-Rahmensynchronisation.
DE60220341T2 (de) Verfahren zum Erzeugen eines Burstfehlermusters sowie Burst- und Bytefehlerermittlungs- und-korrekturvorrichtung
DE69834320T2 (de) Verfahren und Vorrichtung zur Folgeschätzung
DE3787900T2 (de) Verfahren und Gerät zur Erzeugung von Prüfungs-Byten zur Fehlerdetektion für einen Datenblock.
DE2364874B2 (de) Kodieranordnung für ein Differentialphasenmodulationssystem
DE60301970T2 (de) Verfahren und Vorrichtung für gewichtete, nichtbinäre Wiederholungskodierung und Raum-Zeit-Kodierung
DE60124851T2 (de) Vorrichtung und Verfahren zur Fehlererkennung in einem CRC Code mit invertierten Paritätsbits
DE3006958A1 (de) Digitalsignal-uebertragungssystem
DE3238157C2 (de) Schaltungsanordnung zum Ermitteln der Synchronisierung von Eingangs-Datenblöcken
DE2447255A1 (de) Verfahren und schaltungsanordnungen zur fehlerpruefung
DE2460263A1 (de) Schaltungsanordnung zum korrigieren des schlupffehlers in datenuebertragungssystemen unter verwendung von zyklischen codes
DE69333635T2 (de) 5B6B-Kodierung für Verteiltkanalübertragung
DE3852648T2 (de) Hypersystolischer reed-solomon-encoder.
EP0003480B1 (de) Schaltungsanordnung zum Umwandeln von Binärinformationen mittels Kontrollbits
DE60131346T2 (de) Verfahren und Schaltung zur iterativen Decodierung von selbstorthogonalen Codes
DE68924124T2 (de) Anordnung zur Dekodierung eines BCH-Kodes.
DE19607710A1 (de) Verfahren und Vorrichtung zur Korrektur von Fehlern unter Verwendung mehrfacher Schätzungen
DE602005003728T2 (de) Korrektur von durch Scrambling bedingter Fehlerfortpflanzung mit anschliessender Vorwärtsfehlerkorrektur
DE3856035T2 (de) Schaltung mit grosser bandbreite und verfahren zur reed-solomon-kodierung, dekodierung und fehlerkorrektur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition