JP2002108725A - メモリバックアップ方式 - Google Patents

Abstract

(57)【要約】 【解決手段】 制御部２は、電源供給部４のオン・オフ
を検出する電源オン・オフ検出手段を備え、この電源オ
ン・オフ検出手段が電源供給部４のオフを検出した後、
データ格納部（ＳＤＲＡＭ）１をセルフリフレッシュ状
態とし、電源供給部４のオンを検出するまでの間動作停
止状態を継続する。 【効果】 電源供給部４が非稼動状態のとき制御部２
は、無処理状態継続を維持し、ＳＤＲＡＭはセルフリフ
レッシュ状態とすることでその分小型で安価な電池を用
いてデータ格納部に格納されているデータを長時間保持
することが可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シンクロナスダイ
ナミックランダムアクセスメモリを搭載する電子機器の
メモリバックアップ方式に関する。

【０００２】

【従来の技術】近年の電子機器では、ランダムアクセス
メモリ（ＲＡＭ）として、高速アクセス可能なシンクロ
ナスダイナミックランダムアクセスメモリ（以後ＳＤＲ
ＡＭと記す）が採用される場合が多い。このＳＤＲＡＭ
は、１個のトランジスタと１個のコンデンサから構成さ
れるメモリセルの集合体である。データは電荷としてコ
ンデンサに蓄積されるので、一定時間経過すると漏れ電
流によって電位が低下し、時にはデータが消滅してしま
う。これを防ぐために一定周期でデータの再書き込みが
実行される。この処理は、通常リフレッシュ処理と呼ば
れる。このリフレッシュ処理には電源が必要になる。更
に、電源がオフされている場合の代替え電源も必要にな
ってくる。通常代替え電源として、電池が採用されてい
る。

【０００３】

【発明が解決しようとする課題】上記従来技術における
リフレッシュ処理では、電源オフ時にマイクロコントロ
ーラ、ＲＯＭ（リードオンリメモリ）、ＳＤＲＡＭ等に
よる消費電流が大きかった。その結果、長時間データを
保持するためには供給電力容量の大きい高価な電池が必
要とされていた。

【０００４】

【課題を解決するための手段】本発明は以上の点を解決
するため次の構成を採用する。 〈構成１〉データ格納部（ＳＤＲＡＭ）と、このデータ
格納部（ＳＤＲＡＭ）のセルフリフレッシュ処理を制御
する制御部と、上記セルフリフレッシュ処理の手順を格
納する制御手順格納部（ＲＯＭ）と、これらの全てに動
作電源を供給する電源供給部と、上記動作電源に代えて
補助動作電源を供給する補助電源部とを備えるメモリバ
ックアップ方式であって、上記制御部は、上記電源供給
部のオン・オフを検出する電源オン・オフ検出手段と、
所定の時間動作停止状態を継続する無処理状態継続手段
とを有し、上記電源供給部のオフを検出したとき、前記
データ格納部（ＳＤＲＡＭ）をセルフリフレッシュ状態
とした後、動作停止状態となり、上記電源供給部のオン
を検出するまでの間動作停止状態を継続することを特徴
とするメモリバックアップ方式。

【０００５】〈構成２〉データ格納部（ＳＤＲＡＭ）
と、このデータ格納部（ＳＤＲＡＭ）のセルフリフレッ
シュ処理を制御する制御部と、上記セルフリフレッシュ
処理の手順を格納する制御手順格納部（ＲＯＭ）と、こ
れらの全てに動作電源を供給する電源供給部と、上記動
作電源に代えて補助動作電源を供給する補助電源部とを
備えるメモリバックアップ方式であって、上記制御部及
び上記制御手順格納部（ＲＯＭ）と、上記補助電源部と
の間に、両者を接続又は切断する補助電源供給スイッチ
部が配置され、上記制御部は、上記電源供給部のオン・
オフに従って上記補助電源供給スイッチ部をオフ・オン
させる補助電源オン・オフ手段を有し、上記電源供給部
のオフを検出したとき、上記データ格納部（ＳＤＲＡ
Ｍ）をセルフリフレッシュ状態とした後、上記補助電源
供給スイッチ部をオフさせることを特徴とするメモリバ
ックアップ方式。

【０００６】〈構成３〉構成１又は構成２に記載のメモ
リバックアップ方式を有するファクシミリ装置であっ
て、上記ファクシミリ装置に備えるメモリ受信用記憶部
又はメモリ送信用記憶部は、上記データ格納部（ＳＤＲ
ＡＭ）からなることを特徴とするファクシミリ装置。

【０００７】

【発明の実施の形態】以下、本発明の実施の形態を具体
例を用いて説明する。 〈具体例１の構成〉図１は、具体例１のメモリバックア
ップ方式のブロック図である。図１より、具体例１のメ
モリバックアップ方式は、データ格納部（ＳＤＲＡＭ）
１と、制御部２と、制御手順格納部（ＲＯＭ）３と、電
源供給部４と、補助電源部５と、ダイオードスイッチ６
によって構成される。

【０００８】データ格納部（ＳＤＲＡＭ）１は、メモリ
バックアップ方式によってリフレッシュされるディジタ
ルデータが格納されているシンクロナスダイナミックラ
ンダムアクセスメモリ（ＳＤＲＡＭ）である。通常１個
のトランジスタと１個のコンデンサから成るメモリセル
の集合体によって構成されている。データは電荷として
コンデンサに蓄積されている。従って、一定時間放置す
ると漏れ電流により電位が低下してデータは消滅してし
まう。これを防止するために一定周期ごとの再書き込み
が必要とされる。この処理はリフレッシュ動作と呼ばれ
る。外部から指示されるタイミングによってリフレッシ
ュ動作を行うことをオートリフレッシュといい、外部の
指示に関係なくＳＤＲＡＭ自身によって行うことをセル
フリフレッシュという。このセルフリフレッシュ期間中
は外部からの読み出し、書き込みは中止される。また、
セルフリフレッシュ動作中は、ＳＤＲＡＭの消費電力が
通常動作中よりも低下するのが一般的である。

【０００９】制御部２は、所定のプログラムに従ってメ
モリバックアップ方式を制御する部分であり、中央処理
装置（ＣＰＵ）２２とメモリコントローラ２３とリフレ
ッシュコントローラ２４とを含むマイクロコントローラ
２１と、このマイクロコントローラ２１を所定の時期に
リセットするリセット回路２５とを備える。後に説明す
る電源供給部４のオン・オフを検出する電源オン・オフ
検出手段と、上記データ格納部（ＳＤＲＡＭ）１のセル
フリフレッシュの開始を指示する開始コマンドを出力し
てから、セルフリフレッシュの停止を指示する停止コマ
ンドを出力するまでの所定の時間動作停止状態を継続す
る無処理状態継続手段とを備える部分である。この制御
手段の詳細については動作の項で再度詳細に説明する。

【００１０】制御手順格納部３は、セルフリフレッシュ
の手順を格納するリードオンリメモリ（ＲＯＭ）であ
る。上記制御部２が備える制御手段を所定のプログラム
として格納する部分である。電源供給部４は、メモリバ
ックアップ方式の動作電源を供給する部分である。補助
電源部５は、上記動作電源に代えて補助動作電源を供給
する部分である。通常電池５２と電流を制限する抵抗５
１を備える。

【００１１】ダイオードスイッチ６は、上記電源供給部
４の稼動時は、動作電源を出力し、上記電源供給部４の
非稼動時には、上記動作電源に代えて補助動作電源を出
力する部分である。ここで電源供給部４の出力電圧をＶ
ｐｕ、電池５２の出力電圧をＶｂａｔ（但しＶｐｕ≧Ｖ
ｂａｔ）、ダイオードスイッチ６の出力電圧をＶｃｃと
おいたとき以下の関係に定められる。 （１）電源供給部４の稼動時は、Ｖｃｃ＝Ｖｐｕ−（ダ
イオードＤ−１の順方向電圧降下）と定める。 （２）電源供給部４の非稼動時は、Ｖｃｃ＝Ｖｂａｔ−
（抵抗５１の降下電圧）−（ダイオードＤ−２の順方向
電圧降下）と定める。

【００１２】〈具体例１の動作〉具体例１の動作につい
て説明する前に、本発明の改良点を鮮明にするために比
較例を挙げて、その動作について説明する。比較例と、
具体例１との構成の差異は、図１において比較例では電
源供給部４からＣＰＵ２２へ向かう信号ＩＮＴＲＥＱ−
Ｎ（図上２重線）が存在しないことのみである。従っ
て、比較例の説明は図１を用いて行う。

【００１３】図２はリセット回路のタイムチャートであ
る。図の上から順に、ａ入力は、電源供給部４（図１）
の出力、ｂ入力は、ダイオードスイッチ６（図１）の出
力、ｃ出力はリセット回路の出力をそれぞれ表してい
る。図より、ａ入力がＬレベルからＨレベルに変化する
とｃ出力は一定時間Ｌレベルを出力した後、Ｈレベルに
変化する。又ｂ入力がＨレベルの時にａ入力がＨレベル
からＬレベルに変化してもｃ出力はＬレベルを出力しな
い。更に、ａ入力がＬレベルのときにｂ入力がＬレベル
に変化するとｃ出力がＬレベルを出力する。

【００１４】図３は、コマンド説明図である。一例とし
て１０４８５７６×８ビット×２バンクで構成されるＳ
ＤＲＡＭの場合の例である。上から順に説明する。ＲＥ
ＡＤは、中央処理装置２２（図１）がデータ格納部１
（図１）からデータを読み出すためのコマンドである。
ＷＲＩＴは、中央処理装置２２（図１）がデータ格納部
１（図１）にデータを書き込むためのコマンドである。
ＡＣＴＶは、データ格納部１（図１）内部のバンクとＲ
ＯＷアドレスとを指定するためのバンクアクティブコマ
ンドである。ＲＥＦは、オートリフレッシュ動作を指示
するためのオートリフレッシュコマンドである。ＳＥＬ
Ｆは、セルフリフレッシュ動作の開始を指示するための
セルフリフレッシュエントリーコマンドである。ＳＥＬ
ＦＸは、セルフリフレッシュ動作の終了を指示するため
のセルフリフレッシュイグジットコマンドである。

【００１５】図４は、コマンドのタイミングチャート
（その１）である。図４の縦軸上に並ぶＣＬＫ、ＣＫ
Ｅ、ＣＳ１−Ｎ、ＲＡＳ−Ｎ、ＣＡＳ−Ｎ、ＷＲ−Ｎの
各信号は、それぞれ図１上のメモリコントローラ２３が
出力する同符号と同じ信号を表している。図４の横軸上
に並ぶコマンド名ＲＦＦ、ＡＣＴＶ、ＲＥＡＤ、ＡＣＴ
Ｖ、ＷＲＩＴ、ＲＥＦ、ＳＥＬＦ、ＳＥＬＦＸは、図３
の同名のコマンドを表している。制御部２（図１）は、
縦軸上に並ぶ信号のレベルを制御することによって横軸
上に並ぶコマンドを自由に生成する。

【００１６】ここで留意すべき点は以下の通りである。
制御部２（図１）がセルフリフレッシュ動作の開始を指
示（ＳＥＬＦ）した後セルフリフレッシュ動作の終了を
指示（ＳＥＬＦＸ）するまではＣＫＥ信号以外の信号は
全て任意レベルである。即ち、制御部２（図１）がＣＫ
Ｅ信号をＬレベルにしてＳＥＬＦコマンドを出力し、次
にＣＫＥ信号をＨレベルにしてＳＥＬＦＸコマンドを出
力するまでの間は、他の信号を一切出力する必要は無い
ということである。

【００１７】しかしながら、比較例の動作では、上記留
意点にも関わらず制御部２（図１）がＣＫＥ信号をＬレ
ベルにしてＳＥＬＦコマンドを出力して次にＣＫＥ信号
をＬレベルにしてＳＥＬＦＸコマンドを出力するまでの
間であっても、データ格納部１（図１）、制御部２（図
１）、制御手順格納部３（図１）の全てに電源供給部４
（図１）又は補助電源部５（図１）からダイオードスイ
ッチの出力電圧Ｖｃｃが供給されている。更に、図２か
ら分かるようにａ入力（図２）がＬレベルになってもｃ
出力はＬレベルにならないのでマイクロコントローラ２
は動作を継続し続けている。従って、電源供給部４（図
１）が非稼動時には補助電源部５（図１）に過大な負荷
が、課せられることになる。この弊害を取り除くために
具体例１のメモリバックアップ方式は以下のように動作
する。

【００１８】図５は、具体例１のメモリバックアップ方
式の動作説明図である。（ａ）は、無処理状態継続手段
に入るルーチンを、（ｂ）は、無処理状態継続手段から
出るルーチンを表している。

【００１９】ステップＳ１〜ステップＳ５に従って具体
例１のメモリバックアップ方式の動作を説明する。ここ
で注意すべき点は、既に説明したように、具体例１のメ
モリバックアップ方式は図１において比較例と異なり電
源供給部４からＣＰＵ２２へ向かう信号ＩＮＴＲＥＱ−
Ｎ（図上２重線）が存在する。

【００２０】ステップＳ１ 電源供給部４（図１）が非稼動状態になると電源供給部
４の出力電圧ＶｐｕがＨレベルからＬレベルに変化す
る、この変化はＩＮＴＲＥＱ−Ｎ信号となって中央処理
装置２２へ割り込み入力される。このとき制御部２（図
１）は、電源供給部が非稼動状態になったことを検出す
る。このステップを電源オン・オフ検出手段と定義す
る。

【００２１】ステップＳ２ 制御部２（図１）は、メモリコントローラ２３からデー
タ格納部１（図１）に向けてＳＥＬＦコマンド（図４）
を出力する。その結果データ格納部１（図１）は、セル
フリフレッシュ処理状態に入る。 ステップＳ３ 制御部２（図１）は、何も処理を行わない状態に入る。
電源供給部４（図１）が稼動状態になるまで、この状態
を継続する。このステップを無処理状態継続手段と定義
する。

【００２２】次に電源供給部４（図１）が稼動状態に戻
った場合について説明する。 ステップＳ４ 電源供給部４（図１）が稼動状態になると、電源供給部
４の出力電圧ＶｐｕがＬレベルからＨレベルに変化す
る。この変化はリセット回路のａ入力へ入力され、ｃ出
力がＨレベルからＬレベルへ変化し、一定時間後、再度
Ｈレベルへ変化する。この時、制御部２（図１）は、電
源供給部が稼動状態になったことを検出する。 ステップＳ５ 制御部２（図１）は、メモリコントローラ２３からデー
タ格納部１（図１）に向けてＳＥＬＦＸコマンド（図
４）を出力する。その結果データ格納部１（図１）は、
セルフリフレッシュ処理状態を終了して読み出し、書き
込みが可能になる。

【００２３】〈具体例１の効果〉以上説明した具体例１
のメモリバックアップ方式によれば、電源供給部が非稼
動状態のとき制御部２（図１）は、無処理状態継続を維
持し、ＳＤＲＡＭはセルフリフレッシュ状態とする事が
可能となるので、その分小型で安価な電池を用いてデー
タ格納部に格納されているデータを長時間保持すること
が可能になる。

【００２４】〈具体例２の構成〉図６は、具体例２のメ
モリバックアップ方式のブロック図である。図６より、
具体例２のメモリバックアップ方式は、データ格納部
（ＳＤＲＡＭ）１と、制御部３２と、制御手順格納部
（ＲＯＭ）３と、電源供給部４と、補助電源部５と、ダ
イオードスイッチ６と、補助電源供給スイッチ部３３に
よって構成される。

【００２５】以下、具体例１との差異のみについて説明
する。制御部３２は、所定のプログラムに従ってメモリ
バックアップ方式を制御する部分であり、中央処理装置
（ＣＰＵ）２２とメモリコントローラ２３とリフレッシ
ュコントローラ２４とを含むマイクロコントローラ２１
と、このマイクロコントローラ２１を所定の時期にリセ
ットするリセット回路７６とを備える。後に説明する電
源供給部４のオン・オフを検出する電源オン・オフ検出
手段と、上記データ格納部（ＳＤＲＡＭ）１のセルフリ
フレッシュの開始を指示する開始コマンドを出力した
後、セルフリフレッシュの停止を指示する停止コマンド
を出力するまで、所定の時間動作停止状態を継続する無
処理状態継続手段と、電源供給部４のオン・オフに従っ
て後に説明する補助電源供給スイッチ部３３をオフ・オ
ンさせる補助電源オン・オフ手段とを備える部分であ
る。この制御手段の詳細については動作の項で再度詳細
に説明する。

【００２６】補助電源供給スイッチ部３３は、制御部３
２からＰＯＷ−ＣＮＴ信号を受け入れて制御部３２と制
御手順格納部３に供給する補助供給電源をオン・オフす
る部分であり、オアゲート３４、トランジスタ３５、抵
抗３６を備える。その他の構成部分は全て具体例１と同
様なので説明を割愛する。

【００２７】〈具体例２の動作〉図７は、具体例２のメ
モリバックアップ方式の動作説明図である。（ａ）は、
無処理状態継続手段に入るルーチンを、（ｂ）は、無処
理状態継続手段から出るルーチンを表している。図８
は、具体例２の処理ステップのタイミングチャートであ
る。図８の縦軸に並ぶ電源ユニット出力、ＰＯＷ−ＣＮ
Ｔ、２入力オアゲート出力、エミッタ端子出力、リセッ
ト回路出力は、それぞれ、図６の電源ユニット出力７
１、ＰＯＷ−ＣＮＴ７２、２入力オアゲート出力７３、
エミッタ端子出力７４、リセット回路出力７５、を表し
ている。横軸には図７のステップＳ１〜ステップＳ７の
タイミングを表している。

【００２８】図７のステップＳ１〜ステップＳ７に従っ
て具体例２のメモリバックアップ方式の動作を説明す
る。 ステップＳ１ 電源供給部４（図６）が非稼動状態になると電源供給部
４の出力電圧ＶｐｕがＨレベルからＬレベルに変化す
る、この変化はＩＮＴＲＥＱ−Ｎ信号となって中央処理
装置２２へ割り込み入力される。このとき制御部３２
（図６）は、電源供給部が非稼動状態になったことを検
出する。このステップを電源オン・オフ検出手段と定義
する。

【００２９】ステップＳ２ 制御部３２（図６）は、メモリコントローラ２３からデ
ータ格納部１（図６）に向けてＳＥＬＦコマンド（図
４）を出力する。その結果データ格納部１（図６）は、
セルフリフレッシュ処理状態に移行する。 ステップＳ３ 制御部３２（図６）は、補助電源供給スイッチ部３３
（図６）へＰＯＷ−ＣＮＴ７２信号（ＨレベルからＬレ
ベルに変化）を出力して補助電源供給スイッチ部３３
（図６）をオフする。その結果補助電源供給スイッチ部
はオフされ制御部３２（図６）と制御手順格納部３への
補助動作電源の供給が停止される。このステップを補助
電源供給オン・オフ手段と定義する。

【００３０】ステップＳ４ 制御部３２（図６）は、何も処理を行わない状態に入
る。電源供給部４（図６）が稼動状態になるまで、この
状態を継続する。このステップを無処理状態継続手段と
定義する。

【００３１】次に電源供給部４（図６）が稼動状態に戻
った場合について説明する。 ステップＳ５ 電源供給部４（図６）が稼動状態になると電源供給部４
の出力電圧ＶｐｕがＬレベルからＨレベルに変化し、や
や遅れてリセット回路出力がＨレベルになる。制御部３
２（図６）は、電源供給部が稼動状態になったことを検
出する。

【００３２】ステップＳ６ 制御部３２（図６）は、メモリコントローラ２３からデ
ータ格納部１（図６）に向けてＳＥＬＦＸコマンド（図
４）を出力する。その結果データ格納部１（図６）は、
セルフリフレッシュ処理状態を終了して読み出し、書き
込みが可能になる。 ステップＳ７ 制御部３２（図６）は、補助電源供給スイッチ部３３
（図６）へＰＯＷ−ＣＮＴ７２信号（ＬレベルからＨレ
ベルに変化）を出力して、次に電源供給部４（図６）が
非稼動状態になり、ＶｐｕがＨレベルからＬレベルに変
化しても補助電源供給スイッチ部３３（図６）がオンし
続けるようにしておく。このステップを補助電源供給オ
ン・オフ手段と定義する。

【００３３】〈具体例２の効果〉以上説明した具体例２
のメモリバックアップ方式によれば、電源供給部が非稼
動状態のとき補助動作電源はデータ格納部のみに供給さ
れるので、より一層小型で安価な電池を用いてデータ格
納部に格納されているデータを長時間保持することが可
能になる。

【００３４】〈具体例３の構成〉具体例３は、上記具体
例１又は具体例２で説明したメモリバックアップ方式を
ファクシミリ装置に採用した場合について説明する。図
９は、具体例３の構成のブロック図である。図９より、
具体例１又は具体例２で説明したメモリバックアップ方
式を採用したファクシミリ装置は、マイクロコントロー
ラ６１と、ＲＯＭ６２と、ＳＤＲＡＭ６３と、符号化／
復号化部６４と、ＭＯＤＥＭ（モデム）６５と、網制御
部６６を備える。

【００３５】マイクロコントローラ６１は、装置全体の
動作を制御する部分であり、具体例１及び具体例２にお
ける制御部２（図１）又は制御部３２（図６）を兼務す
る部分である。ＲＯＭ６２は、マイクロコントローラ６
１によって実行される制御プログラムを格納する部分で
ある。具体例１及び具体例２における制御手順格納部３
（図１）を兼務する部分である。

【００３６】ＳＤＲＡＭ６３は、相手方ファクシミリ装
置との間で送受される画像データを一時的に記憶し、画
像データの送受信バッファの機能を有する部分である。
具体例１及び具体例２におけるデータ格納部１（図１）
に相当する部分である。符号化／復号化部６４は、送信
される画像データを圧縮・復元する部分である。ＭＯＤ
ＥＭ（モデム）６５は、送信信号の変調と受信信号の復
調を行う部分である。網制御部６６は、電話回線に接続
され相手方ファクシミリ装置との接続及び切断を制御す
る部分である。

【００３７】〈具体例３の動作〉具体例１又は具体例２
で説明したメモリバックアップ方式を採用したファクシ
ミリ装置の動作について図９を用いて送信時と受信時に
分けて説明する。

【００３８】（１）送信時の動作 スキャナ６７によって読み込まれた原稿の画像データ
は、符号化／復号化部６４で符号化され順次ＳＤＲＡＭ
６３（具体例１又は具体例２のデータ格納部に相当する
部分）に格納される。このデータは順次読み出されＭＯ
ＤＥＭ６５に入力される。ここで所定のＩＴＵ勧告に従
って変調され、網制御部６６から回線を経由して相手方
ファクシミリ装置へと送信される。

【００３９】リアルタイム送信では、原稿読み取り、符
号化、ＳＤＲＡＭ６３への蓄積と、ＳＤＲＡＭ６３から
の読み出し、変調、送信が並行して行われる。メモリ送
信では、全ての原稿の読み取り、符号化、ＳＤＲＡＭ６
３への蓄積が完了した後、ＳＤＲＡＭ６３からの読み出
し、変調、送信が行われる。時刻指定メモリ送信では、
ユーザによって指定された時刻まで送信データはメモリ
に蓄積されたままになる。

【００４０】（２）受信時の動作 相手方ファクシミリ装置より回線経由で送られてくる変
調された符号化データは、網制御部６６からＭＯＤＥＭ
６５へ入力され、変調されて順次ＳＤＲＡＭ６３に蓄積
される。このＳＤＲＡＭ６３に蓄積されたデータは、順
次読み出され、符号化／復号化部６４で画像データへ復
号化された後、プリンタ６８へ送られて記録紙に印刷さ
れる。

【００４１】リアルタイム受信では、復調、ＳＤＲＡＭ
６３への蓄積と、ＳＤＲＡＭ６３からの読み出し、復号
化、印刷が並行して行われる。即ち、受信しながら印刷
が行われる。メモリ受信では、受信したデータを復調し
ＳＤＲＡＭ６３に蓄積されるが、印刷は行われない。プ
リンタ６８において印刷未準備の場合（例えば、記録紙
無し、トナー無し、等を検出した場合）に自動的に行わ
れる。メモリ受信したことは、操作／表示パネル６９に
表示され、ユーザによって印刷未準備状態が解除（記録
紙、トナーの補給等）されると、ＳＤＲＡＭ６３からの
読み出し、復号化、印刷が行われる。印刷未準備状態が
解除されるまで受信データはメモリに蓄積されたままと
なる。

【００４２】〈具体例３の効果〉以上説明したように本
発明によるメモリバックアップ方式をファクシミリ装置
に採用することによって、停電等によって電源がオフさ
れてもＳＤＲＡＭ６３に格納されている受信内容又は送
信内容は消滅することなく保持される。

【図面の簡単な説明】

【図１】具体例１のメモリバックアップ方式のブロック
図である。

【図２】リセット回路のタイムチャートである。

【図３】コマンド説明図である。

【図４】コマンドのタイミングチャート（その１）であ
る。

【図５】具体例１のメモリバックアップ方式の動作説明
図である。

【図６】具体例２のメモリバックアップ方式のブロック
図である。

【図７】具体例２のメモリバックアップ方式の動作説明
図である。

【図８】コマンドのタイミングチャート（その２）であ
る。

【図９】具体例３の構成のブロック図である。

【符号の説明】

１ データ格納部 ２ 制御部 ３ 制御手順格納部 ４ 電源供給部 ５ 補助電源部 ６ ダイオードスイッチ ２２ 中央処理装置 ２３ メモリコントローラ ２４ リフレッシュコントローラ ２５ リセット回路 ５１ 抵抗 ５２ 電池

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 1/21 Ｇ１１Ｃ 11/34 ３７１Ｇ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 データ格納部（ＳＤＲＡＭ）と、このデ
   ータ格納部（ＳＤＲＡＭ）のセルフリフレッシュ処理を
   制御する制御部と、前記セルフリフレッシュ処理の手順
   を格納する制御手順格納部（ＲＯＭ）と、これらの全て
   に動作電源を供給する電源供給部と、前記動作電源に代
   えて補助動作電源を供給する補助電源部とを備えるメモ
   リバックアップ方式であって、 前記制御部は、 前記電源供給部のオン・オフを検出する電源オン・オフ
   検出手段と、所定の時間動作停止状態を継続する無処理
   状態継続手段とを有し、前記電源供給部のオフを検出し
   たとき、前記データ格納部（ＳＤＲＡＭ）をセルフリフ
   レッシュ状態とした後、動作停止状態となり、前記電源
   供給部のオンを検出するまでの間動作停止状態を継続す
   ることを特徴とするメモリバックアップ方式。
2. 【請求項２】 データ格納部（ＳＤＲＡＭ）と、このデ
   ータ格納部（ＳＤＲＡＭ）のセルフリフレッシュ処理を
   制御する制御部と、前記セルフリフレッシュ処理の手順
   を格納する制御手順格納部（ＲＯＭ）と、これらの全て
   に動作電源を供給する電源供給部と、前記動作電源に代
   えて補助動作電源を供給する補助電源部とを備えるメモ
   リバックアップ方式であって、 前記制御部及び前記制御手順格納部（ＲＯＭ）と、前記
   補助電源部との間に、両者を接続又は切断する補助電源
   供給スイッチ部が配置され、 前記制御部は、 前記電源供給部のオン・オフに従って前記補助電源供給
   スイッチ部をオフ・オンさせる補助電源オン・オフ手段
   を有し、前記電源供給部のオフを検出したとき、前記デ
   ータ格納部（ＳＤＲＡＭ）をセルフリフレッシュ状態と
   した後、前記補助電源供給スイッチ部をオフさせること
   を特徴とするメモリバックアップ方式。
3. 【請求項３】 請求項１又は請求項２に記載のメモリバ
   ックアップ方式を有するファクシミリ装置であって、 前記ファクシミリ装置に備えるメモリ受信用記憶部又は
   メモリ送信用記憶部は、前記データ格納部（ＳＤＲＡ
   Ｍ）からなることを特徴とするファクシミリ装置。