JP2002093926A - 半導体素子製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体素子の開口部形成において、レジスト
パターンの合わせズレにより発生する異常開口部を制御
する。 【解決手段】 複数層の積層からなる下地の最上層１１
２の上面に、互いに離間して隣接するマスクパターン領
域１１４を形成する第一工程と、マスクパターン領域１
１４を第一マスクとし、最上層１１２をエッチングする
ことで最上層パターン領域１１２ａを形成する第二工程
と、第一マスク及び最上層パターン領域からなる複合層
を第二マスク１８４とし、第二マスク間の領域を除いた
その周辺領域を残存層の表面からエッチングし島状の容
量形成予備層１８８を形成する第三工程とを、開口部形
成プロセスに用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体素子の製造
方法、特にフラッシュメモリデバイスの製造方法に関す
るものである。

【０００２】

【従来の技術】フラッシュメモリとは、ビット単位で書
き込みを行い、全ビットあるいはブロック単位で消去を
行うことで、電気的な一括消去及び再書き込みが可能な
メモリである。また、電源を切っても記憶データが保持
される不揮発性があり、磁気ディスクに比べて機械的な
可動部分が少ないこと、衝撃や振動に強いこと、また低
消費電力であることなどを特長とする。また、用途とし
ては、携帯電話、留守番電話の録音テープの代替、デジ
タルカメラのメモリスティックなど多岐にわたってお
り、近年のフラッシュメモリ市場の急速な拡大に伴い、
今後の技術的開発が期待されるデバイスである。

【０００３】そこで、従来より、主にフラッシュメモリ
の一構成部分に用いられている半導体素子の製造方法に
ついて、図１１及び図１２を用いて説明する。

【０００４】まず、図１１（Ａ）に示すように、シリコ
ン基板１０２上に、熱酸化によるパッド酸化膜１０４、
ＣＶＤ法によりポリシリコン膜１０６、スパッタ法また
はＣＶＤ法によりタングステンシリサイド膜１０８、Ｃ
ＶＤ法によりシリコン酸化膜１１０及びＣＶＤ法により
シリコン窒化膜１１２を順次形成する。その後、シリコ
ン窒化膜１１２上に公知のホトリソグラフィ技術により
レジストパターン１１４を形成する。

【０００５】次に、図１１（Ｂ）に示すように、レジス
トパターン１１４をマスクとし、シリコン窒化膜１１２
の選択的なエッチングを行うことにより、シリコン窒化
膜のパターン領域１１２ｂを形成する。

【０００６】次に、図１１（Ｃ）に示すように、公知の
ホトリソグラフィ技術により、レジストパターン１１６
をシリコン窒化膜のパターン領域１１２ｂ間に形成す
る。

【０００７】次に、図１１（Ｄ）に示すように、レジス
トパターン１１６及び窒化膜のパターン領域１１２ｂを
マスクとし、シリコン酸化膜１１０、タングステンシリ
サイド膜１０８及びポリシリコン膜１０６の選択的なエ
ッチングを行う。このとき、シリコン窒化膜のパターン
領域１１２ｂでレジストパターン１１６から露出してい
る部分もエッチングにより削られる。

【０００８】次に、ＣＶＤ法により、絶縁膜としてシリ
コン窒化膜１１８を構造体１９０の全面に形成する。そ
の後、ＣＶＤ法によりポリシリコン膜を形成し、然る
後、このポリシリコン膜に対して異方性エッチングを行
い、図１２（Ａ）に示すように、ポリシリコンサイドウ
ォール（１２０ａ、１２０ｂ）を形成する。尚、このポ
リシリコンサイドウォール１２０ａは、基板１０２にイ
オン注入することでＬＤＤ構造を形成するためのもので
ある。

【０００９】次に、一旦サイドウォール（１２０ａ、１
２０ｂ）を除去し、パッド酸化膜１０４上及び構造体１
９０の上面に形成されている絶縁膜１１８のエッチング
を行う。そして、構造体１９０の側面の絶縁膜１１８上
に主電極部分を形成するためのサイドウォール（１２２
ａ、１２２ｂ）を、図１２（Ｂ）に示すように再度形成
する。尚、二度にわたるイオン注入工程を経ることで、
不純物拡散層であるポリシリコンサイドウォール１２２
ａが主電極部分として形成される。このような、一連の
エッチング工程により、窒化膜１１２は大きく削られ、
この工程に至るまでにおいて、図１１（Ｄ）で削られた
部分付近の多くも削られる。

【００１０】次に、公知のホトリソグラフィ技術によ
り、開口部を画成するために、レジストパターン１２４
を形成する。そして、レジストパターン１２４及びシリ
コン窒化膜１１２をマスクとし、ポリシリコンサイドウ
ォール１２２ｂ、シリコン酸化膜１１０、タングステン
シリサイド膜１０８、及びポリシリコン膜１０６の選択
的なエッチングを行い、図１２（Ｃ）に示すように、正
常なアレイドレイン開口部１２６を形成する。このと
き、図１１（Ｄ）でのエッチングと同様に、シリコン窒
化膜１１２のレジストパターン１２４から露出している
部分はエッチングにより削られる。

【００１１】

【発明が解決しようとする課題】しかしながら、上記の
図１１及び図１２に示される従来の製造方法では、製造
過程におけるエッチングを経ていくことで、表層に成膜
されたシリコン窒化膜１１２が部分的に削り取られる。
従って、膜厚が不均一及び不十分な膜厚である部分（図
中、点線の丸１７０ａで示した部分）がシリコン窒化膜
に形成される。そこで、リソグラフィ技術により形成さ
れるレジストパターン１２４が合わせズレを起こした際
に、シリコン窒化膜１１２の削り取られた箇所がレジス
トパターンから露出する。すなわち、シリコン窒化膜１
１２に膜厚が薄い部分１７０ａが露出すると、アレイド
レイン開口部形成のエッチングの際に、シリコン窒化膜
１１２を突き抜けてエッチングが進行する。すると、第
１２図（Ｄ）に示すような異常なアレイドレイン開口部
１６０が形成されてしまう。よって、半導体素子の製造
歩留まりも低下する。従って、このような種々の問題点
における技術的な解決方法の出現がこれまで望まれてい
た。

【００１２】従って、この発明は、レジストパターンの
合わせズレが発生したとしても、エッチングにより異常
開口部が形成されないようにするために開発されたもの
である。すなわち、ストッパー膜が、合わせズレ量に対
処し得るマージン、及び十分かつ均一な膜厚による安定
した形状を確保するような半導体素子の製造方法の提供
を目的とする。

【００１３】

【課題を解決するための手段】そこで、この発明の第１
の半導体素子製造方法によれば、複数層の積層からなる
下地の最上層の上面に、互いに離間して隣接するマスク
パターン領域を形成する第一工程と、マスクパターン領
域を第一マスクとして用いて、最上層をエッチングして
最上層パターン領域を形成する第二工程と、第一マスク
及び該最上層パターン領域からなる複合層を第二マスク
として用いて、下地の残存層のうち第二マスク間の領域
を除いた第二マスクの周辺領域を、残存層の表面から深
さ方向の一部分にわたりエッチングして、島状の容量形
成予備層（島状予備層）を形成する第三工程とを含むこ
とを特徴とする。

【００１４】このようにすると、複数層の積層から形成
される下地の最上層が、第一工程、第二工程及び第三工
程を経る間、層表面を露出させずにエッチング工程を行
うことができる。すなわち、最上層のエッチングによっ
て大きく削り取られる箇所の発生を防止できる。また、
このようなエッチングの過程において、表層部が十分か
つ均一な膜厚による安定した形状を保持し続けているこ
とは、後工程においても大変有効である。

【００１５】また、この発明の第１の半導体素子製造方
法において、好ましくは、上述の下地の上述の複数層
が、基板と該基板上に設けたパッド酸化膜とパッド酸化
膜上に少なくとも二層の積層とを含む場合には、上述の
第三工程のエッチングは、上述の残存層の表面から深さ
方向に、上述のパッド酸化膜の表面まで行うのが良い。

【００１６】また、この発明の第１の半導体素子製造方
法において、好ましくは、上述の第二工程の後に、上述
の第二マスク間の領域に対エッチング材料を埋め込んだ
後に上述の第三工程を行うのが良い。

【００１７】また、この発明の第１の半導体素子製造方
法において、好ましくは、上述の第一マスクは、一層構
造または二層構造を有しているのが良い。

【００１８】このようにすると、最上層が第一マスクで
覆われることになり、最上層がエッチングにより削り取
られることを防止することができる。

【００１９】また、この発明の第１の半導体素子製造方
法において、好ましくは、上述の一層構造を有する第一
マスクは、レジスト、ポリシリコン及びアモルファスシ
リコンのいずれか一つで形成するのが良い。

【００２０】また、この発明の第１の半導体素子製造方
法において、好ましくは、上述の二層構造を有する第一
マスクは、上述の最上層の上面に形成されている酸化窒
化膜と、酸化窒化膜上に形成されているレジストからな
るのが良い。

【００２１】また、この発明の第１の半導体素子製造方
法において、好ましくは、上述の第二マスクは、シリコ
ン窒化膜またはシリコン酸化膜であるのが良い。

【００２２】また、この発明の第１の半導体素子製造方
法によれば、上述の第三工程により得られた島状予備層
と、島状予備層上に残存している最上層パターン領域と
を少なくとも含む構造体の全面に絶縁膜を形成する第四
工程と、構造体の側面の絶縁膜上に主電極部分を形成す
るためのサイドウォールを形成する第五工程と、然る
後、一旦サイドウォールを除去し、上述のパッド酸化膜
上及び構造体の上面に形成されている絶縁膜をエッチン
グした後、構造体の側面の絶縁膜上に、主電極部分を形
成するためのサイドウォールを再度形成する第六工程
と、フォトリソグラフィ技術により、上述の島状予備層
に開口部を画成するための対エッチング材料を前記構造
体の上面から外側に向けて構造体を覆うようにして設
け、露出面の全面に対して、露出面の表面から深さ方向
の一部分にわたりエッチングして、開口部を形成する第
七工程とを含むことを特徴とする。

【００２３】このような工程によれば、上述の第一工
程、第二工程及び第三工程を経た後に第五工程でサイド
ウォールを形成し、その後に第七工程で開口部を形成す
る。従って、当該開口部を形成する際には、最上層パタ
ーンが、レジストパターンの合わせズレ量に対処し得る
マージン、及び十分かつ均一な膜厚による安定した形状
を保持している。このため、開口部形成のためのエッチ
ングによる異常なアレイドレイン開口部の形成の抑制が
可能である。また、これに伴い、半導体素子の製造歩留
まりの向上が期待できる。

【００２４】また、この発明の第１の半導体素子製造方
法において、好ましくは、開口部をアレイドレイン開口
部とすることを特徴とするのが良い。

【００２５】また、この発明の第２の半導体素子製造方
法によれば、複数層の積層からなる下地の最上層の上面
に、互いに離間して隣接するマスクパターン領域を形成
する第一工程と、残存する最上層の露出面の全面に対し
て、露出面の表面から深さ方向の一部分にわたりエッチ
ングして、島状の容量形成予備層（島状予備層）を形成
する第二工程とを含むことを特徴とする。

【００２６】このようにすると、複数層の積層から形成
される下地の最上層が、第一工程及び第二工程を経る間
に、層表面を露出させることなく製造過程におけるエッ
チング工程を行うことができる。すなわち、最上層のエ
ッチングによって大きく削り取られる箇所の発生を防止
できる。また、このようなエッチングの過程において、
表層部が十分かつ均一な膜厚による安定した形状を保持
し続けていることは、後工程においても大変有効であ
る。さらに、第一工程及び第二工程により島状予備層を
形成することで、予め後工程において開口部となる領域
を設けておくことが可能である。よって、製造工程での
エッチング時のマスクの低減化が可能となり、これに伴
う寸法変換差の安定化や製造コストの低減化が期待でき
る。

【００２７】また、この発明の第２の半導体素子製造方
法において、好ましくは、上述の下地の複数層が、基板
と該基板上に設けたパッド酸化膜と該パッド酸化膜上に
少なくとも二層の積層とを含む場合には、上述の第二工
程のエッチングは、上述の残存層の表面から深さ方向
に、パッド酸化膜の表面まで行うのが良い。

【００２８】また、この発明の第２の半導体素子製造方
法において、好ましくは、上述の最上層は、シリコン酸
化膜であるのが良い。

【００２９】また、この発明の第２の半導体素子製造方
法によれば、上述の第二工程により得られた島状予備層
と、島状予備層上に残存している最上層パターン領域と
を少なくとも含む構造体の全面に絶縁膜を形成する第三
工程と、上述の構造体の側面の絶縁膜上に主電極部分を
形成するためのサイドウォールを形成する第四工程と、
然る後、一旦このサイドウォールを除去し、上述のパッ
ド酸化膜上及び上述の構造体の上面に形成されている絶
縁膜をエッチングした後、上述の構造体の側面の絶縁膜
上に、主電極部分を形成するためのサイドウォールを再
度形成する第五工程と、フォトリソグラフィ技術によ
り、上述の島状予備層に開口部を画成するための対エッ
チング材料を前記構造体の上面から外側に向けて構造体
を覆うようにして設け、露出面の全面に対して、露出面
の表面から深さ方向の一部分にわたりエッチングして、
開口部を形成する第六工程とを含むことを特徴とする。

【００３０】このような工程によれば、上述の第一工程
及び第二工程を経た後に、第四工程でサイドウォールを
形成し、その後に第六工程で開口部を形成する。従っ
て、当該開口部を形成する際には、最上層パターンが、
レジストパターンの合わせズレ量に対処し得るマージ
ン、及び十分かつ均一な膜厚による安定した形状を保持
している。このため、開口部形成のためのエッチングに
よる異常なアレイドレイン開口部の形成を抑制すること
が可能である。また、これに伴い半導体素子の製造歩留
まりの向上が期待できる。

【００３１】また、この発明の第２の半導体素子製造方
法において、好ましくは、開口部をアレイドレイン開口
部とするのが良い。

【００３２】

【発明の実施の形態】以下、図面を参照して、この出願
の各発明の実施の形態について説明する。図１〜図５
は、この出願の各発明の実施の形態に係わる半導体素子
の製造方法の一構成例を断面の切り口で示す工程図であ
る。尚、各構成要素の断面を表すハッチング等は、一部
分省略して示してある。また、各図は、発明が理解でき
る程度に各構成成分の寸法、形状、および配置関係を概
略的に示してある。また、以下の説明において、特定の
材料および条件等を用いることがあるが、これら材料お
よび条件等は好適例の一つに過ぎず、従って、何らこれ
らに限定されるものではない。

【００３３】＜第１の実施の形態＞第１の実施の形態に
よれば、先ず、第一工程として、複数層の積層からなる
下地の最上層の上面に、互いに離間して隣接するマスク
パターン領域を形成する。そこで、第一工程を具体的に
以下の通り説明する。尚、この実施の形態では、マスク
パターンをレジストパターンとしている。

【００３４】図１（Ａ）に示すように、６２５μｍの厚
みのシリコン基板１０２の上部に、複数の層として熱酸
化によるパッド酸化膜１０４を９ｎｍの膜厚で、ＣＶＤ
法によりポリシリコン膜１０６を１５０ｎｍの膜厚で、
スパッタ法またはＣＶＤ法によりタングステンシリサイ
ド膜１０８を１００ｎｍの膜厚で、ＣＶＤ法によりシリ
コン酸化膜１１０を１００ｎｍの膜厚で及びＣＶＤ法に
より最上層となるシリコン窒化膜１１２を２００ｎｍの
膜厚で順次形成して下地１８２としての積層を得る。そ
の後、下地１８２の最上層であるシリコン窒化膜１１２
上に公知のホトリソグラフィ技術によりマスクパターン
領域としてレジストパターン１１４を形成する。

【００３５】次に、第二工程として、レジストパターン
１１４を第一マスク１８０として用いて、最上層である
シリコン窒化膜１１２をエッチングし、最上層パターン
領域１１２ａを形成する。

【００３６】この第二工程では、先ず、図１（Ｂ）に示
すように、一層構造を有するレジストパターン１１４を
第一マスク１８０として、最上層であるシリコン窒化膜
１１２の選択的なエッチングを行い、最上層パターン領
域１１２ａを形成する。このとき、レジストパターン１
１４もエッチングされるが、ある膜厚で残存する。この
構成例では、シリコン窒化膜１１２をエッチングした後
に、残存する第一マスク１８０であるレジストパターン
１１４の除去は行わない。

【００３７】次に、第三工程として、第一マスク１８０
及び最上層パターン領域１１２ａから成る複合層を第二
マスク１８４として、下地１８２の残存する層１８６の
うち第二マスク間の領域を除いた第二マスク１８４の周
辺領域を、残存層１８６の表面から深さ方向の一部分に
わたりエッチングを行い、島状の容量形成予備層（島状
予備層）１８８を形成する。また、このエッチングは、
残存層１８６の表面から深さ方向に、パッド酸化膜１０
４の表面まで行う。

【００３８】そこで、第三工程では、図１（Ｃ）に示す
ように、第二マスク１８４間の領域に、公知のホトリソ
グラフィ技術により対エッチング材料を埋め込み、レジ
ストパターン１１６を形成する。

【００３９】次に、図１（Ｄ）に示すように、レジスト
パターン１１６及びレジストパターン１１４をマスクと
して、シリコン酸化膜１１０、タングステンシリサイド
膜１０８及びポリシリコン膜１０６の選択的なエッチン
グを行い、島状予備層１８８を形成する。このエッチン
グの後、レジストパターン１１６及びレジストパターン
１１４を除去する。

【００４０】次に、第四工程として、島状予備層１８８
と島状予備層上に残存している最上層パターン領域１１
２ａを含む構造体１９０の全面に絶縁膜を形成する。

【００４１】例えば、図２（Ａ）に示すように、ＣＶＤ
法により絶縁膜としてシリコン窒化膜１１８を最上層パ
ターン領域１１２ａを含む構造体１９０の全面に１０ｎ
ｍの膜厚で形成する。

【００４２】次に、第五工程として、構造体１９０の側
面の絶縁膜上に主電極部分を形成するためのサイドウォ
ールを形成する。

【００４３】この第五工程では、ＣＶＤ法により膜厚１
００ｎｍのポリシリコン膜を形成し、然る後、このポリ
シリコン膜に対して異方性エッチングを行い、図２
（Ａ）に示すようにポリシリコンサイドウォール（１２
０ａ、１２０ｂ）を形成する。尚、このポリシリコンサ
イドウォール１２０ａは、基板１０２にイオン注入する
ことでＬＤＤ構造を形成するためのものである。このと
き、シリコン窒化膜１１８のエッチングは行わない。

【００４４】次に、第六工程として、一旦サイドウォー
ル（１２０ａ、１２０ｂ）を除去し、パッド酸化膜１０
４上及び構造体１９０の上面に形成されている絶縁膜で
あるシリコン窒化膜１１８のエッチングを行う。そし
て、構造体１９０の側面の絶縁膜であるシリコン窒化膜
１１８上に主電極部分を形成するためのサイドウォール
を再度形成する。

【００４５】このため、この第六工程では、一旦ポリシ
リコンサイドウォール（１２０ａ、１２０ｂ）をアンモ
ニア水および過酸化水素（ＮＨ₄ＯＨ＋Ｈ₂Ｏ₂）による
ウェットエッチングにより除去する。そして、少なくと
もタングステンシリサイド膜１０８及びポリシリコン膜
１０６の側壁には窒化膜１１８が残るように、基板１０
２の基板面に対して垂直方向からシリコン窒化膜１１８
の異方性エッチングを行う。続いて、ＣＶＤ法により膜
厚１５０ｎｍのポリシリコン膜を形成した後、このポリ
シリコン膜に対して異方性エッチングを行い、図２
（Ｂ）に示すように別のポリシリコンサイドウォール
（１２２ａ、１２２ｂ）を再度形成する。尚、二度にわ
たるイオン注入工程を経ることで、不純物拡散層である
ポリシリコンサイドウォール１２２ａが主電極部分とし
て形成される。

【００４６】次に、第七工程として、フォトリソグラフ
ィ技術により、島状予備層１８８に開口部を画成するた
めに、対エッチング材料を構造体１９０の上面から外側
に向けて、構造体１９０を覆うようにして設ける。そし
て、露出面の全面に対して露出面の表面から深さ方向の
一部分にわたりエッチングを行い開口部を形成する。

【００４７】そこで、第七工程では、公知のホトリソグ
ラフィ技術によりレジストパターン１２４を形成する。
尚、この実施の形態では、対エッチング材料をレジスト
パターン１２４とする。その後、レジストパターン１２
４及び最上層パターン領域１１２ａであるシリコン窒化
膜をマスクとし、ポリシリコンサイドウォール１２２
ｂ、シリコン酸化膜１１０、タングステンシリサイド膜
１０８及びポリシリコン膜１０６の選択的なエッチング
を行い、図２（Ｃ）に示すような正常なアレイドレイン
開口部１２６を形成する。

【００４８】以上のように、この実施の形態では、図１
（Ｂ）でレジストパターン１１４を残存させることで、
図１（Ｄ）でのエッチングの際、最上層パターン領域１
１２ａであるシリコン窒化膜の表面が削られることはな
い。よって、図２（Ｄ）に示すように、後工程のアレイ
ドレイン開口部１２６を形成するエッチングの際に、レ
ジストパターン１２４の合わせズレが発生しても、最上
層パターン領域１１２ａであるシリコン窒化膜に極端に
薄い部分がない。従って、従来技術における異常なドレ
イン開口部１６０の形成を防止することが可能となり、
半導体素子の製造歩留まりの向上が期待できる（図１２
（Ｄ）参照）。

【００４９】＜第２の実施の形態＞第２の実施の形態に
よれば、先ず、第一工程として、複数層の積層からなる
下地の最上層の上面に、互いに離間して隣接するマスク
パターン領域を形成する。そこで、第一工程を具体的に
以下の通り説明する。尚、この実施の形態では、マスク
パターンをレジストパターンとしている。

【００５０】図３（Ａ）に示すように、６２５μｍの厚
みのシリコン基板１０２の上部に、複数の層として熱酸
化によるパッド酸化膜１０４を９ｎｍの膜厚で、ＣＶＤ
法によりポリシリコン膜１０６を１５０ｎｍの膜厚で、
スパッタ法またはＣＶＤ法によりタングステンシリサイ
ド膜１０８を１００ｎｍの膜厚で、ＣＶＤ法によりシリ
コン酸化膜１１０を１００ｎｍの膜厚で及びＣＶＤ法に
より最上層となるシリコン窒化膜１１２を２００ｎｍの
膜厚で順次形成して下地１８２としての積層をする。ま
た、この実施の形態では、続いて、スパッタ法またはＣ
ＶＤ法によりアモルファスシリコンまたはポリシリコン
の膜１３０を１０ｎｍの膜厚でシリコン窒化膜１１２上
に形成する。その後、下地１８２の最上層であるシリコ
ン窒化膜１１２及びアモルファスシリコンまたはポリシ
リコンの膜１３０の上に、公知のホトリソグラフィ技術
によりマスクパターン領域としてレジストパターン１１
４を形成する。

【００５１】次に、第二工程として、マスクパターン領
域１１４をマスクとして用いて、最上層であるシリコン
窒化膜１１２をエッチングし、最上層パターン領域１１
２ａを形成する。

【００５２】この、第二工程では、先ず、図３（Ｂ）に
示すように、レジストパターン１１４をマスクとし、ア
モルファスシリコンまたはポリシリコンの膜１３０の選
択的なエッチングを行う。

【００５３】次に、レジストパターン１１４及びアモル
ファスシリコンまたはポリシリコンの膜１３０をマスク
として、シリコン窒化膜１１２の選択的なエッチングを
行う。この構成例では、シリコン窒化膜１１２をエッチ
ングした後に、残存するレジストパターン１１４を除去
する（図３（Ｃ））。そこで、この実施の形態では、一
層構造を有するポリシリコンまたはアモルファスシリコ
ンの膜１３０を第一マスク１８０とする。

【００５４】次に、第三工程として、第一マスク１８０
及び最上層パターン領域１１２ａから成る複合層を第二
マスク１８４として、下地１８２の残存する層１８６の
うち第二マスク１８４間の領域を除いた第二マスクの周
辺領域を、残存層１８６の表面から深さ方向の一部分に
わたりエッチングを行い、島状の容量形成予備層（島状
予備層）１８８を形成する。また、このエッチングは、
残存層１８６の表面から深さ方向に、パッド酸化膜１０
４の表面まで行う。

【００５５】そこで、第三工程では、図３（Ｄ）に示す
ように、第二マスク１８４間の領域に、公知のホトリソ
グラフィ技術により対エッチング材料を埋め込み、レジ
ストパターン１１６を形成する。

【００５６】次に、レジストパターン１１６と、アモル
ファスシリコンまたはポリシリコンの膜１３０をマスク
として、シリコン酸化膜１１０、タングステンシリサイ
ド膜１０８及びポリシリコン膜１０６の選択的なエッチ
ングを行い、レジストパターン１１６を除去し島状予備
層１８８を形成する（図４（Ａ））。その後、残存する
アモルファスシリコン膜またはポリシリコン膜１３０を
除去する。

【００５７】次に、第四工程として、島状予備層１８８
と島状予備層上に残存している最上層パターン領域１１
２ａを含む構造体１９０の全面に絶縁膜を形成する。

【００５８】例えば、図４（Ｂ）に示すように、ＣＶＤ
法により絶縁膜としてシリコン窒化膜１１８を最上層パ
ターン領域１１２ａを含む構造体１９０の全面に約１０
ｎｍの膜厚で形成する。

【００５９】次に、第五工程として、構造体１９０の側
面の絶縁膜上に主電極部分を形成するためのサイドウォ
ールを形成する。

【００６０】この第五工程では、ＣＶＤ法により膜厚１
００ｎｍのポリシリコン膜を形成し、然る後、このポリ
シリコンサイドウォール膜に対して異方性エッチングを
行い、図４（Ｂ）に示すように（１２０ａ、１２０ｂ）
を形成する。尚、このポリシリコンイオンサイドウォー
ル１２０ａは、基板１０２にイオン注入することでＬＤ
Ｄ構造を形成するためのものである。このとき、シリコ
ン窒化膜１１８のエッチングは行わない。

【００６１】次に、第六工程として、一旦サイドウォー
ル（１２０ａ、１２０ｂ）を除去し、パッド酸化膜１０
４上及び構造体の上面に形成されている絶縁膜１１８の
エッチングを行う。そして、構造体１９０の側面の絶縁
膜１１８上に主電極部分を形成するためのサイドウォー
ルを再度形成する。

【００６２】このため、第六工程では、具体的に以下の
通り説明する。

【００６３】一旦ポリシリコンサイドウォール（１２０
ａ、１２０ｂ）をアンモニア水および過酸化水素（ＮＨ
₄ＯＨ＋Ｈ₂Ｏ₂）によるウェットエッチングにより除去
する。そして、少なくともタングステンシリサイド膜１
０８及びポリシリコン膜１０６の側壁には窒化膜１１８
が残るように、基板１０２の基板面に対して垂直方向か
らシリコン窒化膜１１８の異方性エッチングを行う。続
いて、ＣＶＤ法により膜厚の１５０ｎｍポリシリコン膜
を形成した後、このポリシリコン膜に対して異方性エッ
チングを行い、図４（Ｃ）に示すように、別のポリシリ
コンサイドウォール（１２２ａ、１２２ｂ）を再度形成
する。尚、二度にわたるイオン注入工程を経ることで、
不純物拡散層であるポリシリコンサイドウォール１２２
ａが主電極部分として形成される。

【００６４】次に、第七工程として、フォトリソグラフ
ィ技術により、島状予備層１８８に開口部を画成するた
めの対エッチング材料を構造体１９０の上面から外側に
向けて、構造体１９０を覆うようにして設ける。そし
て、露出面の全面に対して露出面の表面から深さ方向の
一部分にわたりエッチングし開口部を形成する。

【００６５】そこで、第七工程では、公知のホトリソグ
ラフィ技術によりレジストパターン１２４を形成する。
尚、この実施の形態では、対エッチング材料をレジスト
パターン１２４とする。その後、レジストパターン１２
４及びシ最上層パターン領域１１２ａであるリコン窒化
膜をマスクとし、ポリシリコンサイドウォール１２２
ｂ、シリコン酸化膜１１０、タングステンシリサイド膜
１０８及びポリシリコン膜１０６の選択的なエッチング
を行い、図４（Ｄ）に示すような正常なアレイドレイン
開口部１２６を形成する。

【００６６】以上のように、この実施の形態では、図３
（Ａ）でアモルファスシリコンまたはポリシリコンの膜
１３０をシリコン窒化膜１１２ａ上に形成することによ
り、図３（Ｄ）でのエッチングの際、最上層パターン領
域１１２ａであるシリコン窒化膜の表面が削られること
はない。よって、図４（Ｅ）に示すように、後工程のア
レイドレイン開口部１２６を形成するエッチングの際
に、レジストパターン１２４の合わせズレが発生して
も、最上層パターン領域１１２ａである窒化膜に極端に
薄い部分がない。従って、従来技術における異常なドレ
イン開口部１６０の形成を防止することが可能となり、
半導体素子の製造歩留まりの向上が期待できる（図１２
（Ｄ）参照）。

【００６７】＜第３の実施の形態＞第３の実施の形態に
よれば、先ず、第一工程として、複数層の積層からなる
下地の最上層の上面に、互いに離間して隣接するマスク
パターン領域を形成する。そこで、第一工程を具体的に
以下の通り説明する。尚、この実施の形態では、マスク
パターンをレジストパターンとしている。

【００６８】図５（Ａ）に示すように、６２５μｍの厚
みのシリコン基板１０２の上部に、複数の層として熱酸
化によるパッド酸化膜１０４を９ｎｍの膜厚で、ＣＶＤ
法によりポリシリコン膜１０６を１５０ｎｍの膜厚で、
スパッタ法またはＣＶＤ法によりタングステンシリサイ
ド膜１０８を１００ｎｍの膜厚で、ＣＶＤ法によりシリ
コン酸化膜１１０を１００ｎｍの膜厚で及びＣＶＤ法に
より最上層となるシリコン窒化膜１１２を２００ｎｍの
膜厚で順次形成して下地１８２としての積層を得る。ま
た、この実施の形態では、続いて、窒化膜１１２の表層
部に酸素イオンの打ち込みによるイオン注入工程及び酸
素雰囲気中において８００〜１０００℃、６０分間の熱
処理工程を行う。これにより得られた５０〜１００ｎｍ
の膜厚の酸化窒化層１５０をシリコン窒化膜１１２上に
形成する。その後、窒化膜１１２上に公知のホトリソグ
ラフィ技術によりレジストパターン１１４を形成する。

【００６９】次に、第二工程として、レジストパターン
１１４をマスクとして用いて、最上層であるシリコン窒
化膜１１２をエッチングし、最上層パターン領域１１２
ａを形成する。

【００７０】この、第二工程では、先ず、図５（Ｂ）に
示すように、レジストパターン１１４をマスクとし、酸
化窒化膜１５０の選択的なエッチングを行う。

【００７１】次に、レジストパターン１１４及び酸化窒
化膜１５０をマスクとして、シリコン窒化膜１１２の選
択的なエッチングを行う。この構成例では、シリコン窒
化膜１１２をエッチングした後に、残存するレジストパ
ターン１１４の除去は行わない。（図５（Ｃ））。そこ
で、この実施の形態では、レジストパターン１１４及び
酸化窒化膜１５０による二層構造を有すマスクパターン
が第一マスク１８０である。

【００７２】次に、第三工程として、第一マスク１８０
及び最上層パターン領域１１２ａから成る複合層を第二
マスク１８４として、下地１８２の残存する層１８６の
うち第二マスク１８４間の領域を除いた第二マスクの周
辺領域を、残存層１８６の表面から深さ方向の一部分に
わたりエッチングを行い、島状の容量形成予備層（島状
予備層）１８８を形成する（図６（Ａ）参照）。また、
このエッチングは、残存層１８６の表面から深さ方向
に、パッド酸化膜１０４の表面まで行う。

【００７３】そこで、第三工程では、図５（Ｄ）に示す
ように、第二マスク１８４間の領域に、公知のホトリソ
グラフィ技術により対エッチング材料を埋め込み、レジ
ストパターン１１６を形成する。

【００７４】次に、レジストパターン１１６、レコシト
パターン１１４及び酸化窒化膜１５０とをマスクとし
て、シリコン酸化膜１１０、タングステンシリサイド膜
１０８及びポリシリコン膜１０６の選択的なエッチング
を行い、島状予備層１８８を形成する（図６（Ａ））。
その後、レジストパターン１１４及び１１６を除去す
る。

【００７５】次に、第四工程として、島状予備層１８８
と島状予備層上に残存している最上層パターン領域１１
２ａを含む構造体１９０の全面に絶縁膜を形成する。

【００７６】例えば、図６（Ｂ）に示すように、ＣＶＤ
法により絶縁膜としてシリコン窒化膜１１８を最上層パ
ターン領域１１２ａを含む構造体１９０の全面に約１０
ｎｍの膜厚で形成する。

【００７７】次に、第五工程として、構造体１９０の側
面の絶縁膜上に主電極部分を形成するためのサイドウォ
ールを形成する。

【００７８】この第五工程では、ＣＶＤ法により膜厚１
００ｎｍのポリシリコン膜を形成し、然る後、このポリ
シリコン膜に対して異方性エッチングを行い、図６
（Ｂ）に示すように、ポリシリコンサイドウォール（１
２０ａ、１２０ｂ）を形成する。尚、このポリシリコン
サイドウォール（１２０ａ、１２０ｂ）は、基板１０２
にイオン注入することでＬＤＤ構造を形成するためのも
のである。このとき、シリコン窒化膜１１８のエッチン
グは行わない。

【００７９】次に、第六工程として、一旦サイドウォー
ル（１２０ａ、１２０ｂ）を除去し、パッド酸化膜１０
４上及び構造体１９０の上面に形成されている絶縁膜で
あるシリコン窒化膜１１８のエッチングを行う。そし
て、構造体１９０の側面の絶縁膜であるシリコン窒化膜
１１８上に主電極部分を形成するためのサイドウォール
を再度形成する。

【００８０】このため、第六工程として、一旦ポリシリ
コンサイドウォール（１２０ａ、１２０ｂ）をアンモニ
ア水および過酸化水素（ＮＨ₄ＯＨ＋Ｈ₂Ｏ₂）によるウ
ェットエッチングにより除去する。そして、少なくとも
タングステンシリサイド膜１０８及びポリシリコン膜１
０６の側壁にはシリコン窒化膜１１８が残るように、基
板１０２の基板面に対して垂直方向からシリコン窒化膜
１１８の異方性エッチングを行う。続いて、ＣＶＤ法に
より膜厚１５０ｎｍのポリシリコン膜を形成した後、こ
のポリシリコン膜に対して異方性エッチングを行い、図
６（Ｃ）に示すように別のポリシリコンサイドウォール
（１２２ａ、１２２ｂ）を再度形成する。尚、二度にわ
たるイオン注入工程を経ることで、不純物拡散層である
ポリシリコンサイドウォール１２２ａが主電極部分とし
て形成される。

【００８１】次に、第七工程として、フォトリソグラフ
ィ技術により、島状予備層１８８に開口部を画成するた
めに、対エッチング材料を構造体１９０の上面から外側
に向けて、構造体１９０を覆うようにして設ける。そし
て、露出面の全面に対して露出面の表面から深さ方向の
一部分にわたりエッチングを行い開口部を形成する。

【００８２】そこで、第七工程では、公知のホトリソグ
ラフィ技術によりレジストパターン１２４を形成する。
尚、この実施の形態では、対エッチング材料をレジスト
パターン１２４とする。その後、レジストパターン１２
４及び最上層パターン領域１１２ａであるシリコン窒化
膜をマスクとし、ポリシリコンサイドウォール１２２
ｂ、シリコン酸化膜１１０、タングステンシリサイド膜
１０８、及びポリシリコン膜１０６の選択的なエッチン
グを行い、図６（Ｄ）に示すような正常なアレイドレイ
ン開口部１２６を形成する。

【００８３】以上のように、この実施の形態では、図５
（Ａ）で酸化窒化膜１５０をシリコン窒化膜１１２上に
形成することにより、図６（Ｃ）での窒化膜１１８エッ
チングの際、酸化窒化膜１５０がエッチングストッパー
として作用し、シリコン窒化膜１１２が削られることは
ない。よって、図６（Ｅ）に示すように、後工程のアレ
イドレイン開口部１２６を形成するエッチングの際に、
レジストパターン１２４の合わせズレが発生してたとし
ても、最上層パターン領域１１２ａであるシリコン窒化
膜に極端に薄い部分がない。従って、従来技術における
異常なドレイン開口部１６０の形成を防止することが可
能となり、半導体素子の製造歩留まりの向上が期待でき
る（図１２（Ｄ）参照）。

【００８４】＜第４の実施の形態＞第４の実施の形態例
によれば、先ず、第一工程として、複数層の積層からな
る下地の最上層の上面に、互いに離間して隣接するマス
クパターン領域を形成する。そこで、第一工程を具体的
に以下の通り説明する。尚、この実施の形態では、マス
クパターンをレジストパターンとしている。

【００８５】図７（Ａ）に示すように、６２５μｍの厚
みのシリコン基板１０２の上部に、複数の層として熱酸
化によるパッド酸化膜１０４を９ｎｍの膜厚で、ＣＶＤ
法によりポリシリコン膜１０６を１５０ｎｍの膜厚で、
スパッタ法またはＣＶＤ法によりタングステンシリサイ
ド膜１０８を１００ｎｍの膜厚で、及びＣＶＤ法により
シリコン酸化膜１１０を２００ｎｍの膜厚で順次形成し
て下地１８２としての積層を得る。ここで、この実施の
形態ではシリコン酸化膜１１０が下地１８２の最上層で
ある。その後、下地１８２の最上層であるシリコン酸化
膜１１０上に公知のホトリソグラフィ技術によりマスク
パターン領域としてレジストパターン１１４を形成す
る。

【００８６】次に、第二工程として、レジストパターン
１１４を第一マスク１８０として用いて、最上層をエッ
チングして最上層パターン領域１１０ａを形成する。

【００８７】この第二工程では、先ず、図７（Ｂ）に示
すように、一層構造を有するレジストパターン１１４を
第一マスク１８０として、最上層であるシリコン酸化膜
１１０の選択的なエッチングを行い、最上層パターン領
域１１０ａを形成する。このとき、レジストパターン１
１４もエッチングされるが、ある膜厚で残存する。この
構成例では、シリコン酸化膜１１０をエッチングした後
に、残存する第一マスク１８０であるレジストパターン
１１４の除去は行わない。

【００８８】次に、第三工程として、第一マスク１８０
及び最上層パターン領域１１０ａから成る複合層を第二
マスク１８４として、下地１８２の残存する層のうち第
二マスク１８４間の領域を除いた第二マスクの周辺領域
を、残存層１８６の表面から深さ方向の一部分にわたり
エッチングを行い、島状の容量形成予備層（島状予備
層）１８８を形成する。また、このエッチングは、残存
層１８６の表面から深さ方向に、パッド酸化膜１０４の
表面まで行う。

【００８９】そこで、第三工程では、図７（Ｃ）に示す
ように、第二マスク間の領域に、公知のホトリソグラフ
ィ技術により対エッチング材料を埋め込み、レジストパ
ターン１１６を形成する。

【００９０】次に、図７（Ｄ）に示すように、レジスト
パターン１１６及びレジストパターン１１４をマスクと
して、タングステンシリサイド膜１０８及びポリシリコ
ン膜１０６の選択的なエッチングを行い、島状予備層１
８８を形成する。このエッチングの後、レジストパター
ン１１６及び１１４を除去する。

【００９１】次に、第四工程として、島状予備層１８８
と島状予備層上に残存している最上層パターン領域１１
０ａを含む構造体１９０の全面に絶縁膜を形成する。

【００９２】例えば、図８（Ａ）に示すように、ＣＶＤ
法により絶縁膜としてシリコン窒化膜１１８を最上層パ
ターン領域１１０ａを含む構造体の全面に１０ｎｍの膜
厚で形成する。

【００９３】次に、第五工程として、構造体１９０の側
面の絶縁膜上に主電極部分を形成するためのサイドウォ
ールを形成する。

【００９４】この第五工程では、ＣＶＤ法により膜厚の
ポリシリコン膜を形成し、然る後、このポリシリコン膜
に対して異方性エッチングを行い、図８（Ａ）に示すよ
うに、ポリシリコンサイドウォール（１２０ａ、１２０
ｂ）を形成する。尚、このポリシリコンサイドウォール
１２０ａは、基板１０２にイオン注入することでＬＤＤ
構造を形成するためのものである。このとき、シリコン
窒化膜１１８のエッチングは行わない。

【００９５】次に、第六工程として、一旦サイドウォー
ル（１２０ａ、１２０ｂ）を除去し、パッド酸化膜１０
４上及び構造体１９０の上面に形成されている絶縁膜で
あるシリコン窒化膜１１８のエッチングを行う。そし
て、構造体１９０の側面の絶縁膜であるシリコン窒化膜
１１８上に主電極部分を形成するためのサイドウォール
を再度形成する。

【００９６】このため、第六工程では、一旦ポリシリコ
ンサイドウォール（１２０ａ、１２０ｂ）をアンモニア
水および過酸化水素（ＮＨ₄ＯＨ＋Ｈ₂Ｏ₂）によるウェ
ットエッチングにより除去する。そして、少なくともタ
ングステンシリサイド膜１０８及びポリシリコン膜１０
６の側壁にはシリコン窒化膜１１８が残るように、基板
１０２の基板面に対して垂直方向からシリコン窒化膜１
１８の異方性エッチングを行う。続いて、ＣＶＤ法によ
り膜厚１５０ｎｍのポリシリコン膜を形成した後、この
ポリシリコン膜に対して異方性エッチングを行い、図８
（Ｂ）に示すように別のポリシリコンサイドウォール
（１２２ａ、１２２ｂ）を再度形成する。尚、二度にわ
たるイオン注入工程を経ることで、不純物拡散層である
ポリシリコンサイドウォール１２２ａが主電極部分とし
て形成される。

【００９７】次に、第七工程として、フォトリソグラフ
ィ技術により、島状予備層１８８に開口部を画成するた
めの対エッチング材料を構造体１９０の上面から外側に
向けて、構造体１９０を覆うようにして設ける。そし
て、露出面の全面に対して露出面の表面から深さ方向の
一部分にわたりエッチングし開口部を形成する。

【００９８】そこで、第七工程では、公知のホトリソグ
ラフィ技術によりレジストパターン１２４を形成する。
尚、この実施の形態では、対エッチング材料をレジスト
パターン１２４としている。その後、レジストパターン
１２４及び最上層パターン領域１１０ａであるシリコン
酸化膜をマスクとし、ポリシリコンサイドウォール１２
２ｂ、タングステンシリサイド膜１０８、ポリシリコン
膜１０６の選択的なエッチングを行い、図８（Ｃ）に示
すようにな正常なアレイドレイン開口部１２６を形成す
る。

【００９９】以上のように、この実施の形態では、図７
（Ｂ）でレジストパターン１１４を残存させることで、
図７（Ｄ）でのエッチングの際、最上層パターン領域１
１０ａであるシリコン酸化膜の表面が削られることはな
い。また、エッチングマスクをシリコン酸化膜１１０に
したことにより、図８（Ｂ）でのシリコン窒化膜１１８
をエッチングする際に、シリコン酸化膜１１０がエッチ
ングストッパーとして作用し、かつシリコン酸化膜１１
０自身が削られることはない。よって、図８（Ｄ）に示
すように、後工程のアレイドレイン開口部１２６を形成
するエッチングの際に、レジストパターンの合わせズレ
が発生してたとしても、シリコン酸化膜１１０に極端に
薄い部分がない。従って、従来技術における異常なドレ
イン開口部１６０の形成を防止することが可能となり、
半導体素子の製造歩留まりの向上が期待できる（図１２
（Ｄ）参照）。

【０１００】＜第５の実施の形態＞第５の実施の形態例
によれば、先ず、第一工程として、複数層の積層からな
る下地の最上層の上面に、互いに離間して隣接するマス
クパターン領域を形成する。そこで、第一工程を具体的
に以下の通り説明する。尚、この実施の形態では、マス
クパターンをレジストパターンとしている。

【０１０１】図９（Ａ）に示すように、６２５μｍの厚
みのシリコン基板１０２の上部に、複数の層として熱酸
化によるパッド酸化膜１０４を９ｎｍの膜厚で、ＣＶＤ
法によりポリシリコン膜１０６を１５０ｎｍの膜厚で、
スパッタ法またはＣＶＤ法によりタングステンシリサイ
ド膜１０８を１００ｎｍの膜厚で、ＣＶＤ法によりシリ
コン酸化膜１１０を１００ｎｍの膜厚及びＣＶＤ法によ
りシリコン窒化膜１１２を２００ｎｍの膜厚で順次形成
して下地１８２としての積層を得る。その後、下地１８
２の最上層であるシリコン窒化膜１１２上に公知のホト
リソグラフィ技術によりレジストパターン１１４を形成
する。

【０１０２】次に、第二工程として、残存する最上層の
露出面の全面に対して、露出面の表面から深さ方向の一
部分にわたりエッチングをして、島状の容量形成予備層
（島状予備層）１８８を形成する。

【０１０３】この第二工程では、先ず、図９（Ｂ）に示
すように、この実施の形態では、レジストパターン１１
４をマスクとして、シリコン窒化膜１１２、シリコン酸
化膜１１０、タングステンシリサイド膜１０８及びポリ
シリコン膜１０６の選択的なエッチングを行い、島状容
量形成予備層（島状予備）層１８８を形成する。また、
このエッチングは、下地１８２の表面から深さ方向に、
パッド酸化膜１０４の表面まで行う。そして、エッチン
グの後に、残存するレジストパターン１１４を除去す
る。

【０１０４】次に、第三工程として、島状予備層１８８
と、その上部に残存している最上層パターン領域である
シリコン窒化膜１１２ａを少なくとも含む構造体１９０
の全面に絶縁膜を形成する。

【０１０５】例えば、図９（Ｃ）に示すように、ＣＶＤ
法により絶縁膜としてシリコン窒化膜１１８を最上層パ
ターン領域１１２ａを含む構造体１９０の全面に１０ｎ
ｍの膜厚で形成する。

【０１０６】次に、第四工程として、構造体１９０の側
面の絶縁膜上に主電極部分を形成するためのサイドウォ
ールを形成する。

【０１０７】この第４工程では、ＣＶＤ法により膜厚１
００ｎｍのポリシリコン膜を形成し、然る後、このポリ
シリコン膜に対して異方性エッチングを行い、図９
（Ｄ）に示すようにポリシリコンサイドウォール（１２
０ａ、１２０ｂ）を形成する。尚、このポリシリコンサ
イドウォール１２０ａは、基板１０２にイオン注入する
ことでＬＤＤ構造を形成するためのものである。このと
き、シリコン窒化膜１１８のエッチングは行わない。

【０１０８】次に、第五工程として、一旦サイドウォー
ル（１２０ａ、１２０ｂ）を除去し、パッド酸化膜１０
４上及び構造体１９０の上面に形成されている絶縁膜の
エッチングを行う。そして、構造体１９０の側面の絶縁
膜１１８上に主電極部分を形成するためのサイドウォー
ルを再度形成する。

【０１０９】このため、第五工程として、一旦ポリシリ
コンサイドウォール（１２０ａ、１２０ｂ）をアンモニ
ア水および過酸化水素（ＮＨ₄ＯＨ＋Ｈ₂Ｏ₂）によるウ
ェットエッチングにより除去する。そして、少なくとも
タングステンシリサイド膜１０８及びポリシリコン膜１
０６の側壁には窒化膜１１８が残るように、基板１０２
の基板面に対して垂直方向からシリコン窒化膜１１８の
異方性エッチングを行う。続いて、ＣＶＤ法により膜厚
１５０ｎｍのポリシリコン膜を形成した後、このポリシ
リコン膜に対して異方性エッチングを行い、図１０
（Ａ）に示すように別のポリシリコンサイドウォール
（１２２ａ、１２２ｂ）を再度形成する。尚、二度にわ
たるイオン注入工程を経ることで、不純物拡散層である
ポリシリコンサイドウォール１２２ａが主電極部分とし
て形成される。

【０１１０】次に、第六工程として、フォトリソグラフ
ィ技術により、島状予備層１８８に開口部を画成するた
めの対エッチング材料を構造体１９０の上面から外側に
向けて、構造体１９０を覆うようにして設ける。そし
て、露出面の全面に対して露出面の表面から深さ方向の
一部分にわたりエッチングし開口部を形成する。

【０１１１】そこで、第七工程では、公知のホトリソグ
ラフィ技術によりレジストパターン１２４を形成する。
尚、この実施の形態では、対エッチング材料をレジスト
パターン１２４とする。図１０（Ｂ）に示すように、そ
の後、レジストパターン１２４及び最上層パターン領域
１１２ａである窒化膜をマスクとし、埋め込まれている
ポリシリコンサイドウォール１２２ｂの選択的なエッチ
ングを行い、正常なアレイドレイン開口部１２６を形成
する。

【０１１２】以上のように、この実施の形態では、図９
（Ｂ）において、シリコン窒化膜１１２、シリコン酸化
膜１１０、タングステンシリサイド膜１０８及びポリシ
リコン膜１０６を同時にエッチングする際、窒化膜１１
２はレジストパターン１１４から露出していないため削
られない。また、これまでのレジストパターン１１６を
使用することなく、島状予備層１８８を形成できるので
寸法変換差の安定化が期待できる。また、製造工程にお
いても、マスクの低減化に伴う製造コストの低減化が期
待できる。さらに、図１０（Ｃ）に示すように、後工程
のアレイドレイン開口部１２６を形成するエッチングの
際に、レジストパターンの合わせズレが発生したとして
も、最上層パターン領域１１２ａであるシリコン窒化膜
に極端に薄い部分がない。また、ポリシリコンのシリコ
ン窒化膜１１２に対する選択比が大きいことからエッチ
ングされる膜がポリシリコンサイドウォール１２２ｂの
みとなる。従って、従来技術における異常なドレイン開
口部１６０の形成を防止することが可能となり、半導体
素子の製造歩留まりの向上が期待できる（図１２（Ｄ）
参照）。

【０１１３】

【発明の効果】以上、詳述したようにこの発明によれ
ば、開口部形成におけるエッチング時において、マスク
として作用する積層された下地の最上層パターンが、合
わせズレ量に対処し得るマージン、及び十分かつ均一な
膜厚による安定した形状を有する。よって、レジストパ
ターンの合わせズレを伴うエッチングでも、異常な開口
部の形成を防止でき、半導体素子の製造歩留まりの向上
が期待できる。さらに、製造工程におけるエッチングマ
スクの低減化が可能であり、これに伴う寸法変換差の安
定化や製造コストの低減化が期待できる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態であるアレイドレ
イン開口部の製造工程を示す断面図である。

【図２】この発明の第１の実施の形態であるアレイドレ
イン開口部の製造工程を示す断面図である。

【図３】この発明の第２の実施の形態であるアレイドレ
イン開口部の製造工程を示す断面図である。

【図４】この発明の第２の実施の形態であるアレイドレ
イン開口部の製造工程を示す断面図である。

【図５】この発明の第３の実施の形態であるアレイドレ
イン開口部の製造工程を示す断面図である。

【図6】この発明の第３の実施の形態であるアレイドレ
イン開口部の製造工程を示す断面図である。

【図7】この発明の第４の実施の形態であるアレイドレ
イン開口部の製造工程を示す断面図である。

【図8】この発明の第４の実施の形態であるアレイドレ
イン開口部の製造工程を示す断面図である。

【図9】この発明の第５の実施の形態であるアレイドレ
イン開口部の製造工程を示す断面図である。

【図10】この発明の第５の実施の形態であるアレイドレ
イン開口部の製造工程を示す断面図である。

【図11】従来のアレイドレイン開口部の製造工程を示す
断面図である。

【図12】従来のアレイドレイン開口部の製造工程を示す
断面図である。

【符合の説明】

１０２：シリコン基板 １０４：パッド酸化膜 １０６：ポリシリコン膜 １０８：タングステンシリサイド膜 １１０：シリコン酸化膜 １１０ａ：最上層パターン領域（シリコン酸化膜） １１２：シリコン窒化膜 １１２ａ：最上層パターン領域（シリコン窒化膜） １１２ｂ：パターン領域（シリコン窒化膜） １１４：レジストパターン １１６：レジストパターン １１８：シリコン窒化膜 １２０ａ：ポリシリコンサイドウォール（１回目） １２０ｂ：ポリシリコンサイドウォール（１回目） １２２ａ：ポリシリコンサイドウォール（２回目） １２２ｂ：ポリシリコンサイドウォール（２回目） １２4：レジストパターン １２６：正常なアレイドレイン開口部 １３０：アモルファスシリコン膜またはポリシリコン膜 １５０：酸化窒化膜 １６０：異常なアレイドレイン開口部 １７０ａ：膜厚が不均一及び不十分な部分 １８０：第１マスク １８２：下地 １８４：第２マスク １８６：残存層 １８８：島状容量形成予備層（島状予備層） １９０：構造体

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F001 AA02 AA32 AB03 AD17 AG28 AG29 5F046 AA20 EA13 EA14 EA19 EA23 EA26 5F083 EP02 EP24 EP63 JA35 JA39 JA53 PR03 PR07 PR09 5F101 BA02 BA14 BB04 BD07 BH13 BH15

Claims (14)

【特許請求の範囲】
1. 【請求項１】複数層の積層からなる下地の最上層の上面
   に、互いに離間して隣接するマスクパターン領域を形成
   する第一工程と、 該マスクパターン領域を第一マスクとして用いて、前記
   最上層をエッチングして最上層パターン領域を形成する
   第二工程と、 前記第一マスク及び該最上層パターン領域からなる複合
   層を第二マスクとして用いて、前記下地の残存層のうち
   前記第二マスク間の領域を除いた該第二マスクの周辺領
   域を、前記残存層の表面から深さ方向の一部分にわたり
   エッチングして、島状の容量形成予備層（島状予備層）
   を形成する第三工程とを含むことを特徴とする半導体素
   子製造方法。
2. 【請求項２】請求項１に記載の半導体素子製造方法にお
   いて、前記下地の前記複数層が、基板、該基板上に設け
   たパッド酸化膜及び該パッド酸化膜上に少なくとも二層
   の積層を含む場合には、前記第三工程のエッチングは、
   前記残存層の表面から深さ方向に、前記パッド酸化膜の
   表面まで行うことを特徴とする半導体素子製造方法。
3. 【請求項３】請求項１に記載の半導体素子製造方法にお
   いて、前記第二工程の後に、前記第二マスク間の領域に
   対エッチング材料を埋め込んだ後に前記第三工程を行う
   ことを特徴とする半導体素子製造方法。
4. 【請求項４】請求項１に記載の半導体素子製造方法にお
   いて、前記第一マスクは、一層構造または二層構造を有
   することを特徴とする半導体素子製造方法。
5. 【請求項５】請求項４に記載の半導体素子製造方法にお
   いて、前記一層構造を有する前記第一マスクは、レジス
   ト、ポリシリコン膜及びアモルファスシリコン膜のいず
   れか一つで形成することを特徴とする半導体素子製造方
   法。
6. 【請求項６】請求項４に記載の半導体素子製造方法にお
   いて、前記二層構造を有する前記第一マスクは、前記最
   上層の上面に形成されている酸化窒化膜と、該酸化窒化
   膜上に形成されているレジストとからなることを特徴と
   する半導体素子製造方法。
7. 【請求項７】請求項１に記載の半導体素子製造方法にお
   いて、前記第二マスクは、シリコン窒化膜またはシリコ
   ン酸化膜であることを特徴とする半導体素子製造方法。
8. 【請求項８】請求項２に記載の半導体素子製造方法にお
   いて、前記第三工程により得られた前記島状予備層と、
   該島状予備層上に残存している前記最上層パターン領域
   とを少なくとも含む構造体の全面に絶縁膜を形成する第
   四工程と、 前記構造体の側面の前記絶縁膜上に主電極部分を形成す
   るためのサイドウォールを形成する第五工程と、 然る後、一旦前記サイドウォールを除去し、前記パッド
   酸化膜上及び前記構造体の上面に形成されている絶縁膜
   をエッチングした後、前記構造体の側面の前記絶縁膜上
   に、主電極部分を形成するためのサイドウォールを再度
   形成する第六工程と、 フォトリソグラフィ技術により、前記島状予備層に開口
   部を画成するための対エッチング材料を前記構造体の上
   面から外側に向けて構造体を覆うようにして設け、露出
   面の全面に対して、該露出面の表面から深さ方向の一部
   分にわたりエッチングして、前記開口部を形成する第七
   工程とを含むことを特徴とする半導体素製造方法。
9. 【請求項９】請求項８に記載の半導体素子製造方法にお
   いて、前記開口部をアレイドレイン開口部とすることを
   特徴とする半導体素子製造方法。
10. 【請求項１０】複数層の積層からなる下地の最上層の上
    面に、互いに離間して隣接するマスクパターン領域を形
    成する第一工程と、 残存する前記最上層の露出面の全面に対して、該露出面
    の表面から深さ方向の一部分にわたりエッチングして、
    島状の容量形成予備層（島状予備層）を形成する第二工
    程とを含むことを特徴とする半導体素子製造方法。
11. 【請求項１１】請求項１０に記載の半導体素子製造方法
    において、前記下地の前記複数層が、基板と該基板上に
    設けたパッド酸化膜と該パッド酸化膜上に少なくとも二
    層の積層を含む場合には、前記第二工程のエッチング
    は、前記残存層の表面から深さ方向に、前記パッド酸化
    膜の表面まで行うことを特徴とする半導体素子製造方
    法。
12. 【請求項１２】請求項１０に記載の半導体素子製造方法
    において、前記最上層は、シリコン酸化膜であることを
    特徴とする半導体素子製造方法。
13. 【請求項１３】請求項１０に記載の半導体素子製造方法
    において、前記第二工程により得られた前記島状予備層
    と、該島状予備層上に残存している前記最上層パターン
    領域とを少なくとも含む構造体の全面に、絶縁膜を形成
    する第三工程と、 前記構造体の側面の前記絶縁膜上に主電極部分を形成す
    るためのサイドウォールを形成する第四工程と、 然る後、一旦前記サイドウォールを除去し、前記パッド
    酸化膜上及び前記構造体の上面に形成されている絶縁膜
    をエッチングした後、前記構造体の側面の前記絶縁膜上
    に、主電極部分を形成するためのサイドウォールを再度
    形成する第五工程と、 フォトリソグラフィ技術により、前記島状予備層に開口
    部を画成するための対エッチング材料を前記構造体の上
    面から外側に向けて構造体を覆うようにして設け、露出
    面の全面に対して、該露出面の表面から深さ方向の一部
    分にわたりエッチングして、前記開口部を形成する第六
    工程とを含むことを特徴とする半導体素製造方法。
14. 【請求項１４】請求項１３に記載の半導体素子製造方法
    において、前記開口部をアレイドレイン開口部とするこ
    とを特徴とする半導体素子製造方法。