JP2002091607A - システムバスクロック供給方法 - Google Patents

システムバスクロック供給方法

Info

Publication number
JP2002091607A
JP2002091607A JP2000280127A JP2000280127A JP2002091607A JP 2002091607 A JP2002091607 A JP 2002091607A JP 2000280127 A JP2000280127 A JP 2000280127A JP 2000280127 A JP2000280127 A JP 2000280127A JP 2002091607 A JP2002091607 A JP 2002091607A
Authority
JP
Japan
Prior art keywords
clock
slot
clock signal
supplied
supply line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000280127A
Other languages
English (en)
Inventor
Yuji Sugaya
祐二 菅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000280127A priority Critical patent/JP2002091607A/ja
Publication of JP2002091607A publication Critical patent/JP2002091607A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】バックプレーン上のスロット数が多くなり、バ
ックプレーン上のシステムスロットから各スロットへの
クロック信号供給線のトレース長の差が大きくなった場
合、クロックの位相差を規定値内におさめられるように
する。 【解決手段】システムスロットからバックプレーン上の
他のスロットへのクロック信号供給線と同じ配線長を持
ち、当該スロットへ供給されたクロック信号をシステム
スロットに戻す、クロック信号戻り線、システムスロッ
トからバックプレーン上の各スロットへ供給されたクロ
ックの戻り信号とシステムスロット上のクロックジェネ
レータから供給されるクロック信号の位相差を比較し、
クロックジェネレータから供給されるクロック信号に対
して上記位相差の半分の位相を進ませたクロックをバッ
クプレーン上の各スロットへ供給する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンパクトPCI
(Peripheral Components Interconnect)バスに代表さ
れるバックプレーン上の端に実装されたシステムスロッ
トからバックプレーン上の各スロットへクロックが供給
されるクロック同期システムバスに関する技術分野に属
する。
【0002】
【従来の技術】コンパクトPCIバスに代表されるクロ
ック同期のシステムバスでは、クロックの立ち上りまた
は立ち下がりのエッジでデータをフリップフロップに取
りこむため、データの授受を行う場合は、クロックのエ
ッジの前のデータの確定時間(セットアップ時間)、ク
ロックのエッジの後のデータの確定時間(ホールド時
間)が規定されている。しかし、各スロットのシステム
バスインタフェース回路が上記セットアップ時間、ホー
ルド時間を守るように設計されても、各スロットのシス
テムバスインタフェース回路に供給されるクロックの間
に位相差(クロックスキュー)がある場合、データを受
取る側のシステムバスインタフェース回路では、セット
アップ、ホールド時間が守られない場合がある。このた
め、クロック同期システムバスでは、各スロットで観測
されるクロック信号の間の位相差に制限が設けられてお
り、例えばコンパクトPCIバスでは±2ns内に入るよ
うに規定されている。
【0003】従来の方式では、システムスロット上に出
力間のクロックスキューが無い、クロックドライバーを
実装し、クロックドライバーの出力をバックプレーン上
の各スロットに供給し、システムスロット上でのクロッ
クのスキューを無くしていた。
【0004】また、バックプレーン上のシステムスロッ
トから各スロットへのクロック信号供給線のトレース長
を固定とし、システムスロット上の位相調整機能付クロ
ックドライバにより、システムスロットから各スロット
にクロックを供給する際に伝搬遅延時間分だけ位相を進
ませたクロック信号をバックプレーン上の各スロットへ
供給することにより、バックプレーン上で観測されるク
ロック信号のスキューを無くしていた。
【0005】
【発明が解決しようとする課題】しかしながら、位相調
整機能無しのクロックドライバを用いた従来の方式で
は、バックプレーン上のスロット数が多くなり、バック
プレーン上のシステムスロットから各スロットへのクロ
ック信号供給線のトレース長の差が大きくなった場合、
信号の伝搬遅延時間の差が大きくなりクロックスキュー
の規定値を守れなくなる。
【0006】また、位相調整機能付のクロックドライバ
を用いた従来の方式では、コンパクトPCIバスのよう
に、バックプレーン上のクロック信号供給線のトレース
長が規格で厳密に固定長に規定されていない場合、シス
テムスロットに実装されているボードを、クロックのト
レース長が当初想定していた値と異なる他のバックプレ
ーンに実装した場合、クロックスキューの規定値を守れ
なくなる。
【0007】本発明は、バックプレーン上のスロット数
が多くなり、バックプレーン上システムスロットから各
スロットへのクロック信号供給線のトレース長の差が大
きくなった場合や、バックプレーン上のクロック信号供
給線のトレース長が厳密に固定長となるように規格で定
められていない場合、各スロット上で観測されるクロッ
クの位相差を規定値内におさめられるようにすることを
目的とする。
【0008】
【課題を解決するための手段】本発明の実施形態は、シ
ステムスロットからバックプレーン上の他のスロットへ
のクロック信号供給線と同じ配線長を持ち、当該スロッ
トへ供給されたクロック信号をシステムスロットに戻
す、クロック信号戻り線を設け、システムスロットから
バックプレーン上の各スロットへ供給されたクロックの
戻り信号とシステムスロット上のクロックジェネレータ
から供給されるクロック信号の位相差を比較し、クロッ
クジェネレータから供給されるクロック信号に対して上
記位相差の半分の位相を進ませたクロックをバックプレ
ーン上の各スロットへ供給する構成を備える。
【0009】
【発明の実施の形態】以下、図面を用いて本発明の実施
形態を説明する。図1は、本発明の構成例を示す図であ
る。図1において、200はクロック同期システムバス
のバックプレーンである。バックプレーン200には、
システムスロットであるスロット1からスロットnまで
のn個のスロットがある。また、バックプレーン200
にはクロック信号を除くクロック同期システムバス信号
線201とスロット1からスロット2,・・・,スロット
nへシステムバスのクロックを供給するクロック信号供
給線2s,・・・,ns、クロック信号供給線2s,・・・,
nsによりスロット2,・・・,スロットnへ供給された
クロック信号をシステムスロットへ戻すクロック信号戻
り線2r,・・・,nrが設けられている。スロット2か
らスロットnの各スロットにおけるクロック信号供給線
とクロック信号戻り線の配線長は同じである。すなわ
ち、クロック信号供給線2sの配線長とクロック信号戻
り線2rの配線長は等しく、クロック信号供給線nsの
配線長とクロック信号戻り線nrの配線長は等しい。
【0010】1はシステムスロットに実装されるCPU
ボードである。CPUボード1内ではCPUボード内ク
ロックジェネレータ11により生成されたクロックがク
ロックドライバクロック信号供給線13を介して位相調
整機能付クロックドライバ10に供給される。位相調整
機能付クロックドライバ10はクロック信号供給線1s
を介してCPUボード1上のクロック同期システムバス
I/F(インタフェース)デバイス12にシステムバス
のクロックを供給すると共に、同デバイスに供給したク
ロックと同じ位相のクロックをクロック信号戻り線1r
に供給する。クロック信号戻り線1rは位相調整機能付
クロックドライバ10にフィードバックさせる。クロッ
ク信号供給線1sとクロック信号戻り線1rは配線長は
等しく、クロック同期システムバスI/Fデバイス12
がクロック信号供給線1sを介して受取るシステムバス
のクロックと、位相調整機能付クロックドライバ10が
クロック信号戻り線1rによりサンプリングするクロッ
クの位相は等しい。
【0011】スロット2からスロットnに実装されるボ
ードのクロック同期システムバスI/Fデバイス22,
・・・,n2は、クロック信号供給線2s,・・・,nsによ
りシステムバスのクロックが供給される。
【0012】図2は位相調整機能付クロックドライバ1
0の内部構造を表わす。クロックドライバクロック信号
供給線13により供給された基準クロックは遅れ時間tp
dの遅延素子103を複数段に直列に接続した回路に入
力される。各段の遅延素子103の出力は位相比較制御
器101、セレクタ102に接続される。位相比較制御
器101にはクロックドライバクロック信号供給線13
により供給された基準クロック、クロック信号戻り線1
r,2r,・・・,nrも入力され、各信号の位相差を比
較し、各段の遅延素子103の出力の中からクロック信
号供給線1s,2s,・・・,nsに供給するクロック信
号を選定し、クロック信号選定線104に出力する。セ
レクタ102はクロック信号選定線104の内容をもと
に、各段の遅延素子103の出力の中から、クロック信
号供給線1s,2s,・・・,nsに供給するクロック信
号を切り分ける。
【0013】図3は、位相調整機能の無いクロックドラ
イバを用いた従来のクロック同期システムバスのクロッ
ク供給方式である。図1において位相調整機能付クロッ
クドライバ10が位相調整機能無しのクロックドライバ
14に代わり、クロック信号戻り線1r,2r,・・・,
nrが無くなった構成である。
【0014】図4は図3の従来のクロック供給方式の問
題点を示す図である。
【0015】出力間のクロックスキューが無いクロック
ドライバー14により、クロック信号供給線1s,2
s,・・・,nsにクロック信号が供給されるため、スロ
ット1上のクロックドライバー14では、クロック信号
供給線1s,2s,・・・,ns上のクロック信号は位相
が同じになりスキューは0となる。しかし、スロットn
上でクロック信号供給線ns上のクロック信号を観測し
た場合、クロック供給線ns上をクロック信号が伝搬す
る遅延時間tdnが加わり、スロット1上のクロックドラ
イバ14上のクロック信号供給線1sとスロットn上の
クロック信号供給線nsでクロック信号を比較した場
合、tdnだけのスキューが生じる。
【0016】スロットnのボードが出力したデータをス
ロット1のCPUボードが読み取る場合を考え、スロッ
トn上でクロック供給線nsのクロック信号立ち上りか
ら出力データが確定するまでの時間をtco、スロットn
からスロット1までのスロットn出力データの伝搬遅延
時間とtdnとする。スロット1上でクロック供給線1s
のクロック信号立ち上りからスロットnの出力データが
確定するまでの時間はtdn+tco+tdnとなる。次のクロッ
ク信号の立ち上り前のデータの確定時間(セットアップ
時間)、立ち上り後のデータの確定時間(ホールド時
間)をそれぞれtsu、thdとする。図4の場合、tsuの規
定を守る場合に影響が出る。システムバスのクロック信
号の周期をtckとすると、tck−(tdn+tco+tdn)≧tsuでな
ければならない。バックプレーン上のスロット数が多く
なると、スロット1とスロットn間の信号の伝搬遅延時
間tdnが大きくなりセットアップ時間の規定が守れなく
なる。
【0017】従来の位相調整機能付クロックドライバを
用いたシステムバスのクロック供給方式でも、図4に示
したものと同様の問題がある。
【0018】上記方式では、バックプレーン上のシステ
ムスロットから各スロットへのクロック信号供給線のト
レース長を固定とし、システムスロット上の位相調整機
能付クロックドライバにより、システムスロットから各
スロットへクロックを供給する際に伝搬遅延時間分だけ
位相を進ませたクロック信号をバックプレーン上の各ス
ロットへ供給することにより、バックプレーン上で観測
されるクロック信号のスキューを無くしている。しか
し、コンパクトPCIのように、バックプレーン上のク
ロック信号供給線のトレース長が規格で厳密に固定長に
規定されていない場合、システムスロットに実装されて
いるボードを、クロックのトレース長が当初想定してい
た値と異なる他のバックプレーンに実装した場合、クロ
ックの位相差が大きくなり、スキューの規定値を守れな
くなる。この結果、図4に示したのと同様に、セットア
ップ時間とホールド時間の既定値が守れなくなる。
【0019】図1、図5、図6を使用し、スロットnを
例に取り、本発明によりバックプレーン上の各スロット
上で観測されるシステムバスのクロック信号のスキュー
を無くす方法を示す。図5はスロット1とスロットn上
で観測されるシステムバスのクロックの位相差を無くす
ために、位相調整機能付クロックドライバ10内で各段
の遅延素子103の出力の中からクロック信号供給線1
s,2s,・・・,nsに供給するクロック信号を選定す
る方法を示している。図6は図5で示した位相調整機能
付クロックドライバ10上の各信号線の波形を示す図で
ある。
【0020】クロック信号供給線1sとクロック信号戻
り線1rは配線長が同じであり、同位相のクロックが供
給されるため、位相調整機能付クロックドライバ10が
出力したクロックがクロック信号供給線1sを伝搬し
て、クロック同期システムバスI/Fデバイス12に到
着するまでの遅延時間は、位相調整機能付クロックドラ
イバ10内の遅延素子103の段数を0とした場合の位
相調整機能付クロックドライバ10上でのクロック信号
戻り線1r上の受信クロックのクロックドライバクロッ
ク信号供給線13上のクロックに対する遅れ時間と同じ
である。この遅れ時間をtd1とすると、クロックサイク
ル時間tck、遅延素子103の遅れ時間tpdから、m1段
の遅延素子を通過したクロックをクロック信号供給線1
sに供給した場合に、位相調整機能付クロックドライバ
10上でのクロック信号戻り線1r上のクロックのクロ
ックドライバクロック信号供給線13上のクロックとの
位相差が0となるとすると、以下の(1)の関係式が成り
立つ。
【0021】
【数1】td1+m1×tpd=tck・・・(1) 具体的には、位相調整機能付クロックドライバ10内
で、クロック信号供給線1sに出力するクロック信号が
通過する遅延素子103の段数を変え、位相比較制御器
101により、クロックドライバクロック信号供給線1
3上のクロックとクロック信号戻り線1r上の受信クロ
ックの位相差を比較し、位相差が0となるように遅延素
子103の段数を選択する。この結果、クロック信号供
給線1s上のクロックはクロックドライバクロック信号
供給線13上のクロックに対してtd1だけ位相が進む。
【0022】スロットnに関して、クロック信号供給線
nsとクロック信号戻り線nrはスロット1、スロット
n間で配線長が同じである。クロック信号のクロック信
号供給線nsとクロック信号戻り線nrのクロック信号
の伝搬遅延時間をtdnとすると、位相調整機能付クロッ
クドライバ10内の遅延素子103の段数を0とした場
合のクロックドライバクロック信号供給線13上のクロ
ックに対する遅れ時間は、スロットnでのクロック信号
供給線ns上のクロックがtpn、スロット1でのクロッ
ク信号戻り線nr上のクロックが2tpnとなる。mn段の
遅延素子を通過したクロックをクロック信号供給線ns
に供給した場合に、スロットnでのクロック信号供給線
ns上のクロックのクロックドライバクロック信号供給
線13上のクロックとの位相差が0となるすると、以下
の(1)の関係式が成り立つ。
【0023】
【数2】tdn+mn×tpd=tck・・・(2) 具体的には、位相調整機能付クロックドライバ10内
で、クロック信号供給線nsに出力するクロック信号が
通過する遅延素子103の段数を変え、位相比較制御器
101により、クロックドライバクロック信号供給線1
3上のクロックとクロック信号戻り線1r上の受信クロ
ックの位相差を比較し、位相差が0となる遅延素子10
3の段数mn'を検出する。また、位相比較制御器10
1により、クロックドライバクロック信号供給線13上
のクロックの遅延時間がtckとなる遅延素子103の段
数mckを検出する。以下の(3)の関係式が成り立つこ
とから、(3)式を満たすmnを位相比較制御器101で
選択する。
【0024】
【数3】(mck−mn')/2=mck−mn・・・(3) この結果、クロック信号供給線ns上のクロックはクロ
ックドライバクロック信号供給線13上のクロックに対
してtdnだけ位相が進む。
【0025】上記のスロットnの場合と同様に、位相調
整機能付クロックドライバ10がスロット2以降に供給
するシステムバスのクロックの位相を調整することによ
り、バックプレーン上のスロット数が多くなり、バック
プレーン上のシステムスロットから各スロットへのクロ
ック信号供給線のトレース長の差が大きくなった場合
や、バックプレーン上のクロック信号供給線のトレース
長が厳密に固定長となるように規格で定められていない
場合でも、各スロット上で観測されるシステムバスのク
ロックの位相差は無くなり、クロックの位相差を規定値
内におさめることが可能となる。
【0026】
【発明の効果】以上説明したように、本発明により、ク
ロック同期のシステムバスにおいて、バックプレーン上
のスロット数が多くなり、バックプレーン上のシステム
スロットから各スロットへのクロック信号供給線のトレ
ース長の差が大きくなった場合や、バックプレーン上の
クロック信号供給線のトレース長が厳密に固定長となる
ように規格で定められていない場合でも、各スロット上
で観測されるシステムバスのクロックの位相差は無くな
り、クロックの位相差を規定値内におさめることが可能
となる。
【図面の簡単な説明】
【図1】本発明の構成例を示す図である。
【図2】位相調整機能付クロックドライバ10の内部構
造を表わす図である。
【図3】位相調整機能の無いクロックドライバを用いた
従来のクロック同期システムバスのクロック供給方式を
示す図である。
【図4】従来のクロック供給方式の問題点を示す図であ
る。
【図5】クロック信号供給線に供給するクロック信号を
選定する方法を示す図である。
【図6】位相調整機能付クロックドライバ上の各信号線
の波形を示す図である。
【符号の説明】 1…CPUボード、1s…クロック信号供給線、1r…
クロック信号戻り線、2s…クロック信号供給線、2r
…クロック信号戻り線、ns…クロック信号供給線、n
r…クロック信号戻り線、10…位相調整機能付クロッ
クドライバ、11…CPUボード内クロックジェネレー
タ、12…クロック同期システムバスI/Fデバイス、
13…クロックドライバクロック信号供給線、14…位
相調整機能無しクロックドライバ、22…クロック同期
システムバスI/Fデバイス、n2…クロック同期シス
テムバスI/Fデバイス、101…位相比較制御器、1
02…セレクタ、103…遅延素子、104…クロック
信号選定線、200…バックプレーン、201…クロッ
ク信号を除くクロック同期システムバス信号線。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 コンパクトPCIバスに代表されるバッ
    クプレーンの端のシステムスロットに実装されたボード
    から、バックプレーン上の各スロットにクロックが供給
    されるシステムバスにおいて、システムスロットからバ
    ックプレーン上の他のスロットへのクロック信号供給線
    と同じ配線長を持ち、当該スロットへ供給されたクロッ
    ク信号をシステムスロットに戻すクロック信号戻り線を
    設け、システムスロット上の位相調整機能付クロックド
    ライバにより、位相調整機能付クロックドライバに供給
    されるクロックとシステムスロットからバックプレーン
    上の各スロットへ供給されたクロックの戻り信号の位相
    差を比較し、位相調整機能付クロックドライバに供給さ
    れるクロックに対して上記位相差の半分の位相を進ませ
    たクロックをバックプレーン上の各スロットへ供給する
    ことを特徴とするシステムバスクロック供給方法。
JP2000280127A 2000-09-11 2000-09-11 システムバスクロック供給方法 Pending JP2002091607A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000280127A JP2002091607A (ja) 2000-09-11 2000-09-11 システムバスクロック供給方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000280127A JP2002091607A (ja) 2000-09-11 2000-09-11 システムバスクロック供給方法

Publications (1)

Publication Number Publication Date
JP2002091607A true JP2002091607A (ja) 2002-03-29

Family

ID=18765025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000280127A Pending JP2002091607A (ja) 2000-09-11 2000-09-11 システムバスクロック供給方法

Country Status (1)

Country Link
JP (1) JP2002091607A (ja)

Similar Documents

Publication Publication Date Title
TW406219B (en) PLL clock generation circuit that is capable of programming frequency and skew
US6707726B2 (en) Register without restriction of number of mounted memory devices and memory module having the same
US8819472B1 (en) Method and system for clock edge synchronization of multiple clock distribution integrated circuits by configuring master device to produce at least one gated clock output signal
WO1997025797A1 (en) Signal distribution system
JPH11250006A (ja) シリアルバス高速化回路
US7174475B2 (en) Method and apparatus for distributing a self-synchronized clock to nodes on a chip
US7490257B2 (en) Clock distributor for use in semiconductor logics for generating clock signals when enabled and a method therefor
JPH1198101A (ja) データデマルチプレクサ回路及びこれを用いたシリアル―パラレル変換回路
US10389515B1 (en) Integrated circuit, multi-channel transmission apparatus and signal transmission method thereof
US4638256A (en) Edge triggered clock distribution system
US6456676B1 (en) Clock signal distribution and synchronization
JPH11112485A (ja) 複数伝送線路間の遅延時間の調整装置及び調整方法
US8588341B2 (en) Data transfer circuit and data transfer method for clock domain crossing
US6255883B1 (en) System and method for balancing clock distribution between two devices
JP2002091607A (ja) システムバスクロック供給方法
JP2901657B2 (ja) クロック信号供給装置
US7711940B2 (en) Circuit block and circuit system having skew compensation, and skew compensation method
JPH11161601A (ja) 複数伝送線路間の遅延時間の調整装置
JP2003216271A (ja) 半導体集積回路
US20040169531A1 (en) Apparatus, generator, and method for clock tree synthesis
JPH05130094A (ja) クロツク乗換回路
JP3539494B2 (ja) クロック分配回路及び分配方法並びにクロック供給回路
TWI540441B (zh) 與週邊裝置同步的電子系統
JP2954191B1 (ja) 入出力制御装置および入出力制御方法、並びに記録媒体
US5758130A (en) Digital signal distribution for long and short paths